JP2003086513A - 半導体素子用基板の製造方法および半導体素子用基板ならびに半導体素子 - Google Patents

Abstract

(57)【要約】 【課題】 広範囲に亘って欠陥密度が低い半導体素子用
基板を得る。 【解決手段】 ベース基板１上に、GaN膜２、第一のGaN
層３を順次積層し、この第一のGaN層３上にSiO₂膜10お
よびCr膜11を形成し、複数の正方形の穴を有する格子状
Cr膜11となるようにパターニングする。このCr膜11をマ
スクとしてSiO₂膜10をエッチングし、さらにGaN層３を
エッチングすることにより、GaN層３に複数の穴３ｂを
形成する。その後、Cr膜11およびSiO₂膜10を除去し、上
面に複数の穴３ｂが形成された第一のGaN層３上に第二
のGaN層５を横方向の成長により表面が平坦化するまで
成長させる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体素子用基板
およびその製造方法ならびにその基板を用いた半導体素
子に関するものである。

【０００２】

【従来の技術】410nm帯の短波長半導体レーザ素子とし
て、Jpn.J.Appl.Phys.Vol.37(1998) pp.L1020におい
て、サファイア基板上にGaN層を形成した後、GaN層上に
形成したSiO _２をストライプパターン状のマスクとし、
このSiO₂マスクから露出するGaN層のストライプ状部分
に生じる成長の核から選択横成長によりGaN厚膜を形成
した後、このGaN厚膜を剥がして基板とし、このGaN基板
上に、n-GaNバッファ層、n-InGaNクラック防止層、n-Al
GaN／GaN変調ドープ超格子クラッド層、n-GaN光導波
層、n-InGaN／InGaN多重量子井戸活性層、p-AlGaNキャ
リアブロック層、p-GaN光導波層、p-AlGaN／GaN変調ド
ープ超格子クラッド層、p-GaNコンタクト層を積層して
なるものが報告されている。しかしながら、この半導体
レーザにおいては３０ｍＷ程度の横基本モード発振と３
０ｍＷ程度までの信頼性しか得られておらず、高出力で
の信頼性が得られていない。

【０００３】

【発明が解決しようとする課題】上述のような従来の選
択横成長基板（ELOG基板）は、SiO₂マスクから露出する
GaN層のストライプ状部分に生じた成長の核からGaN層を
選択横成長させて形成したものである。このとき、GaN
層の選択横成長した領域においては欠陥が低減したもの
となる。しかしながら、この従来の方法では、成長核形
成密度が大きいために成長核が小さい状態で架橋するた
めに、この架橋部において欠陥が発生する。基板として
も用いるためには、ある程度の膜厚のGaN層とする必要
があり、架橋部における欠陥密度が小さかったとして
も、膜厚を大きくするにつれ、欠陥密度は増加してしま
う。したがって、広範囲に亘る低欠陥領域を形成するこ
とが困難であった。すなわち従来のELOG基板において
は、低欠陥領域が狭い領域に限られている。しかるに、
信頼性の高い出力の半導体レーザを得るためには、基板
上の導波路が形成される箇所が低欠陥領域となっている
必要がある。そのため、低欠陥領域が狭い領域に限られ
た従来のELOG基板は、前述の文献に示されているような
幅狭のストライプ構造を有する半導体レーザには有効で
あるが、幅広のストライプ構造を有する半導体レーザに
ついては信頼性が得られない。

【０００４】信頼性の高い高出力発振可能な半導体レー
ザを得るためには、幅広のストライプ構造を備える必要
があり、幅広ストライプの半導体レーザにおいて高信頼
性を得るためには、広範囲に亘って欠陥の少ないGaN基
板を用いて構成する必要がある。つまり、従来のELOG基
板では高出力でかつ信頼性の高い半導体レーザを得るこ
とが困難であった。

【０００５】なお、上記においては半導体レーザを例に
挙げて説明したが、半導体素子用基板上に半導体層を備
えてなる半導体素子の信頼性は一般に基板の欠陥密度に
左右される。従って、広範囲に亘って欠陥の少ない基板
を得ることが半導体素子全般に亘って求められている。

【０００６】本発明は上記事情に鑑みて、広範囲に亘っ
て欠陥密度が低い半導体素子用基板およびその製造方
法、ならびに該方法により製造された半導体素子用基板
を用いた、信頼性の高い半導体素子を提供することを目
的とするものである。

【０００７】

【課題を解決するための手段】本発明の半導体素子用基
板の製造方法は、ベース基板上に形成されたGaN膜上
に、上面に最大幅2.5μｍ以下の複数の穴を有する第一
のGaN層を形成する第一の工程と、前記第一のGaN層上に
第二のGaN層を結晶成長させる第二の工程とを含むこと
を特徴とするものである。

【０００８】上記製造方法はさらに、前記第一のGaN層
上に結晶成長させた第二のGaN層の上面に最大幅2.5μｍ
以下の複数の新たな穴を形成する第三の工程と、前記新
たな穴が形成された前記第二のGaN層上に第三のGaN層を
結晶成長させる第四の工程とを含むことが望ましい。な
お、この第三の工程および第四の工程を含むにあたって
は、１回のみ含んでもよいし、複数回含んでもよい。こ
こで、複数回含むとは、先に形成された上面に穴を有す
るGaN層上に結晶成長させたGaN層の上面に新たな複数の
穴を形成し、さらに、この新たな穴を有するGaN層上に
新たなGaN層を結晶成長させるという工程を複数回繰り
返して半導体素子用基板を形成することをいう。

【０００９】前記各穴の深さは、0.5μｍ以上であるこ
とが望ましい。

【００１０】また、前記各穴間の間隔は、2.5μｍ以下
であることが望ましい。なお、各穴間の間隔とは、例え
ば、一つの穴に注目したとき、この穴の周辺に形成され
ている穴のうち、最も近接して形成されている穴との最
短距離をいうものとする。

【００１１】さらに、前記GaN層上面における前記穴が
占める面積の割合が40％以上、90％以下であることが望
ましい。

【００１２】なお、最上層に、導電性不純物をドーピン
グした導電性GaN層を形成する工程を含むようにしても
よい。

【００１３】前記ベース基板としては、サファイア、Si
C、ZnO、LiGaO₂、LiAlO₂、GaAs、GaP、GeまたはSiのい
ずれか一つを用いることが望ましい。

【００１４】また、本発明の半導体素子用基板の製造方
法においては、さらに、前記ベース基板を除去する工程
を含んでもよい。なおここで、ベース基板のみならず、
ベース基板側から最上層以外の任意の層までを除去する
場合もこれに含まれる。例えば、最上層として導電性Ga
N層を形成し、その後、ベース基板から導電性GaN層の下
層のGaN層までを除去し、導電性GaN層を半導体素子用基
板としてもよい。

【００１５】なお、本発明の半導体素子用基板の製造方
法において、形成する穴の最大幅および深さとして適当
な値を選ぶことにより、各穴に空間を有する半導体素子
用基板を製造してもよい。例えば、穴の最大幅を１μｍ
以下とすると容易に穴に空間を有する半導体素子用基板
を得ることができる。

【００１６】本発明の半導体素子は、上述の本発明の半
導体素子用基板の製造方法により製造された半導体素子
用基板上に半導体層を備えてなることを特徴するもので
ある。ここでいう本発明の半導体素子用基板には、ベー
ス基板側から最上層以外の任意の層までを除去すること
により製造された半導体素子用基板も含まれる。

【００１７】本発明の半導体素子用基板は、GaN膜と、
該GaN膜上に形成された上面に最大径2.5μｍ以下の複数
の穴を有する第一のGaN層と、前記第一のGaN層上に結晶
成長した第二のGaN層とを備えてなることを特徴とする
ものである。

【００１８】また、本発明の半導体素子用基板は、さら
に前記第二のGaN層の上面に最大幅2.5μｍ以下の複数の
新たな穴が形成されて、該新たな穴が形成された前記第
二のGaN層上に結晶成長した第三のGaN層を備えてなるも
のであってもよい。

【００１９】本発明の半導体素子用基板においては、前
記各穴の深さは、0.5μｍ以上であることが望ましい。
また、前記各穴間の間隔が、2.5μｍ以下であることが
望ましい。

【００２０】さらに、本発明の半導体素子用基板は、前
記GaN層上面における前記穴が占める面積の割合が40％
以上、90％以下であることが望ましい。

【００２１】

【発明の効果】本発明の半導体素子用基板の製造方法
は、GaN膜上に、上面に最大幅2.5μｍ以下の複数の穴を
有する第一のGaN層を形成し、この第一のGaN層上に第二
のGaN層を結晶成長させて形成するようにしたため、従
来よりも成長核形成密度を低減することができ、結果と
して広範囲にわたって低欠陥密度の領域を有するGaN層
を形成することができる。

【００２２】また、さらに、最上層のGaN層に複数の新
たな穴を形成し、その新たな穴が形成されたGaN層上に
新たなGaN層を結晶成長させるという工程を１回もしく
は複数回繰り返すことにより、より低欠陥なGaN層を得
ることができる。

【００２３】このように広範囲に亘って低欠陥密度の領
域を有するGaN層を備えた半導体素子用基板を得ること
ができることにより、この半導体素子用基板を用いて構
成される半導体素子において高信頼性を得ることができ
る。

【００２４】前記GaN層上面における前記穴が占める面
積の割合を40％以上、90％以下とすることにより、より
効果的に成長核密度を低減することができるため、複数
の穴を有するGaN層上に結晶成長するGaN層の欠陥密度を
効果的に低減することができる。

【００２５】また、最上層として導電性GaN層を形成す
れば、欠陥密度の低い導電性の半導体素子用基板を製造
することができる。

【００２６】また、本発明の半導体素子は、欠陥の少な
い本発明の半導体素子用基板の上に半導体層を備えてな
るので、高い信頼性を得ることができる。

【００２７】本発明の半導体素子用基板は、GaN膜上に
形成された上面に最大幅2.5μｍ以下の複数の穴を有す
る第一のGaN層と、前記第一のGaN層上に結晶成長したGa
N層とを備えてなるものであり、複数の穴を有するGaN層
上に結晶成長して形成されたGaN層は、広範囲にわたっ
て低欠陥の領域を有するものである。

【００２８】また、穴の最大径および深さ等を調整して
形成された、穴に空間を有してなる半導体素子用基板で
あれば、ベース基板との熱膨張の差により温度の上昇お
よび下降の際に生じる歪等を緩和することができ、基板
の信頼性を向上させることができる。

【００２９】

【発明の実施の形態】以下、本発明の実施の形態を図面
を用いて説明する。

【００３０】本発明の第一の実施形態による半導体素子
用基板は、図１（ｄ）に示すように、ベース基板１上に
GaN膜２、上面に複数の穴３ｂを有する第一のGaN層３お
よび該第一のGaN層３上に結晶成長させて形成された第
二のGaN層５を積層してなる。また、第一のGaN層３の穴
３ｂには空間３ｃが形成されている。

【００３１】この半導体素子用基板は、まず図１（ａ）
に示すように、ベース基板１上にGaN膜２、第一のGaN層
３を順次積層し、この第一のGaN層３上にSiO₂膜10およ
びCr膜11を形成し、その後、図１（ｂ）に示すように、
Cr膜11を複数の正方形の穴を有する格子状Cr膜11となる
ようにパターニングし、図１（ｃ）に示すように、この
Cr膜11をマスクとしてSiO₂膜10をエッチングし、さらに
GaN層３をエッチングすることにより、GaN層３に複数の
穴３ｂを形成し、その後、Cr膜11およびSiO₂膜10を除去
し、GaN層３上に第二のGaN層５を横方向の成長により形
成して製造されたものである。

【００３２】なお、ここで穴３ｂは、その最大幅（GaN
層３の上面における穴３ｂの最大径）が１μｍ以下、Ga
N層３上面における該穴３ｂが占める面積の割合が40％
以上、90％以下となるように形成されている。また、穴
の深さは、0.5μｍ以上とするのが望ましい。また、各
穴同士の間隔は2.5μｍ以下とするのが望ましい。

【００３３】この複数の穴３ｂが形成された第一のGaN
層３上に選択横成長により第二のGaN層５を形成するこ
とにより、従来と比較して成長核形成密度を低減するこ
とができるので、従来より欠陥密度が低減されたGaN層
５とすることができる。また、成長核形成密度を低減す
ることにより、基板との格子不整合に起因する歪による
欠陥も低減することができる。穴３ｂが占める面積の割
合を前記40％以上、90％以下とすることにより、GaN層
３上に結晶成長するGaN層５の欠陥密度をより効果的に
低減することができる。これは、結晶成長後の温度の上
昇および下降時において基板とGaN層３との熱膨張率の
差に起因する歪を緩和することができるためと考えられ
る。

【００３４】また、穴３ｂを有するGaN層３上に選択横
成長によりGaN層５を成長させる際には、穴３ｂの内面
となるGaN層の部分にも成長の核が発生すると考えられ
るが、穴３ｂの最大幅を１μｍ以下とした場合には、穴
３ｂの深さを適宜設定することにより、穴３ｂの内面か
らの成長よりもGaN層３の上面に生じた成長の核からの
横方向の成長により穴３ｂ上部が閉じる方が早く、穴３
ｂに一部前述の空間３ｃが生じる。このような空間３ｃ
を有することにより、基板との熱膨張係数の差に起因す
る歪による欠陥を効果的に低減することができる。

【００３５】図２に本発明の第二の実施形態の半導体素
子用基板を示す。この第二の実施形態の半導体素子用基
板は、図２（ａ）に示すように、上記第一の実施形態で
形成した第二のGaN層５の上面に、第一のGaN層３の上面
に穴３ｂを形成したのと同様の方法で複数の新たな穴５
ｂを形成し、同図（ｂ）に示すように、この第二のGaN
層５上に第三のGaN層７を選択横成長により形成したも
のである。このようにGaN層の選択横成長と該GaN層の上
部に穴を形成する工程を繰り返すことにより、さらに欠
陥の低減したGaN層を得ることができる。

【００３６】なお、図１（ｄ）もしくは図２（ｂ）に示
すように、ベース基板１から最上層のGaN層を含んで半
導体素子用基板としてもよいし、図３に示すようにベー
ス基板１を除去して半導体素子用基板とすることもでき
る。いずれにしても最上層であるGaN層の欠陥密度が低
減されているために、このGaN層上に半導体層を積層し
てなる半導体素子の信頼性が向上する。

【００３７】図２（ｂ）に示した上述の本発明の実施の
形態による半導体素子用基板の製造方法の具体的な実施
例を説明する。

【００３８】以下において、成長用材料としてトリメチ
ルガリウム（TMG）、トリメチルアルミニウム（TMA）、
トリメチルインジウム（TMI）およびアンモニアを成長
用原料とし、ｎ型ドーパントガスとしてシランガスを用
い、ｐ型ドーパントとしてシクロペンタジエニルマグネ
シウム（Cp₂Mg）を用いた。

【００３９】まず、図１(ａ)に示すように、有機金属気
相成長法によりベース基板である（０００１）面サファ
イア基板１上に温度500℃でGaN膜であるGaNバッファ層
２を20ｎｍ程度の膜厚で形成し、続いて、温度を1050℃
にして第一のGaN層３を２μｍ程度成長させた。その
後、SiH₄ガスとN₂Oガスを用いたプラズＣＶＤ法により
0.5μｍ程度の厚みのSiO₂膜10を形成し、更に蒸着法に
より200ｎｍ程度の厚みのCr膜11を形成した。Cr膜11の
上にレジストを塗布後、電子ビーム露光と現像を行っ
て、最大幅１μｍ以下の正方形パターンを除去するよう
に、Cl₂とO₂ガスを用いたＲＩＥ（リアクティブ・イオ
ン・エッチング）によりCr膜11をパターニングして図１
（ｂ）に示すようなパターン状Cr膜11を形成した。ここ
では、格子状Cr膜11となるようにパターニングした。レ
ジスト除去後、図１（ｃ）に示すように、CF₄とO₂ガス
を用いたＲＩＥによりSiO₂膜10をエッチングしてレジス
トパターンが転写されたSiO₂エッチングマスク10を形成
し、さらにCl₂ガスを用いたＥＣＲプラズマエッチング
法によりGaN層３の上面から四角柱状の穴３ｂを形成し
た。なお、この穴３ｂのGaN層３上面からの深さは約１
μｍ程度とした。また、穴３ｂのGaN層３上面における
占有面積が、GaN層３上面の総面積の40％以上、90％以
下となるようにした。

【００４０】さらに、フッ酸溶液によってパターン状の
Cr膜11およびSiO₂膜10を除去後、温水洗浄を行い、温度
を1050℃にして、図１（ｄ）に示すように、上面に複数
の穴３ｂが形成された第二のGaN層３上に横方向の成長
により合体して表面が平坦化するまで第三のGaN層５を
結晶成長させた。

【００４１】さらに、図２に示すように、同様の手順に
より、第三のGaN層５の上面から四角柱状の穴５ｂを形
成し、その後、温水洗浄を行い、温度を1050℃にして、
上面に複数の新たな穴５ｂが形成された第二のGaN層５
上に第三のGaN層７を表面が平坦化するまで結晶成長さ
せることにより、より欠陥密度の低減された半導体素子
用基板を得ることができた。

【００４２】このようにして形成した半導体素子用基板
について、エッチング液に浸水させて行うエッチピット
密度(etch pit density)評価を行った結果、従来の製造
方法で作製された半導体素子用基板では10¹⁰/cm²程度で
あった欠陥密度が３桁から４桁程度低減し10⁶〜10⁷/cm²
程度となった。

【００４３】なお、本実施例においては、エッチングマ
スクとしてSiO₂膜を用いたが、GaN層を１μｍ程度の深
さにエッチングする際にマスク材としての機能を維持で
きるものであればよく、SiO₂以外にアルミナや窒化珪素
の膜等を用いてもよい。

【００４４】また、SiO₂膜の上層にCr膜を設け、SiO₂膜
をエッチングする際のマスクとして用いたが、SiO₂をエ
ッチングするマスク材として機能を維持できる材料であ
ればCrに限るものではなく、Ni、Pt、Au、窒化チタン等
を用いてもよい。

【００４５】また、パターニングには、電子ビーム露光
法を用いたが、最大幅１μｍ以下のパターンのレジスト
を除去できる手法であれば良く、短波長紫外線を用いた
ステッパー露光、電子ビーム露光法、近接場光による露
光法、Ｘ線による露光法およびシンクロトロン放射光に
よる露光法等を用いてもよい。

【００４６】なお、上記実施例においては、GaN層の上
面に形成する穴として、四角柱状の穴を形成したが、こ
の穴の形状は四角柱に限るものではなく、断面が四角形
以外の多角形、円形、その他任意の形状となるような種
々の形状を採用することができる。

【００４７】また、上記実施例では、GaNの成長はアン
ドープの場合について述べたが、GaNの成長時に導電性
不純物を導入することにより、ｎまたはｐ型GaN層を成
長させ、この導電性GaN層の成長後、図３に示すよう
に、ベース基板１を除去して導電性の半導体素子用基板
とすることができる。

【００４８】また、図４（ａ）に示すように、図２
（ｂ）に示す半導体用基板の最上層のGaN層７上に導電
性のGaN層８を100〜200μｍ程度の厚みまで成長させ、
図４（ｂ）に示すように、ベース基板１からGaN層７ま
でを除去して導電性のGaN層８を導電性の半導体素子用
基板としてもよい。

【００４９】このような導電性の基板上に活性層等の半
導体層を積層して半導体レーザ等の半導体素子を形成し
た場合、基板の裏面に電極を形成することができるため
素子作製プロセスを簡略化することができる。

【００５０】図５に本発明の第三の実施形態の半導体素
子用基板を示す。この第三の実施形態の半導体素子用基
板は、図５（ｄ）に示すように、ベース基板31上にGaN
膜32、上面に複数の穴33ｂを有する第一のGaN層33およ
び該第一のGaN層33上に結晶成長させて形成された第二
のGaN層35を積層してなる。本実施形態の半導体素子用
基板は、上述の第一の実施形態の半導体素子用基板と異
なり、第一のGaN層33の穴33ｂから第二のGaN層35が成長
しており、空間が形成されていないものである。

【００５１】なお、ここで穴33ｂは、その最大幅（GaN
層33の上面における穴の最大径）が１μｍから2.5μｍ
程度、GaN層33上面における該穴33ｂが占める面積の割
合が40％以上、90％以下となるように形成されている。
また、穴の深さは、0.5μｍ以上とするのが望ましい。
また、各穴同士の間隔は2.5μｍ以下とするのが望まし
い。

【００５２】この複数の穴33ｂが形成された第一のGaN
層33上に選択横成長により第二のGaN層35を形成するこ
とにより、従来と比較して成長核形成密度を低減するこ
とができるので、GaN層35を従来より欠陥密度が低減さ
れた層とすることができる。

【００５３】穴33ｂの径を１μｍ以上、2.5μｍ以下と
した場合には、穴33ｂの深さを適宜設定することによ
り、穴33ｂ内部を成長層により埋め込み、成長層をGaN
層33上面で架橋させることができる。この際GaN層33上
面に生じる架橋部は欠陥とならず、良好なGaN層35を得
ることができる。

【００５４】さらに、図６（ａ）に示すように、図５
（ｄ）の第二のGaN層35上面に、複数の新たな穴35ｂを
形成し、図６（ｂ）に示すように、この第二のGaN層35
上に第三のGaN層37を選択横成長により形成してもよ
い。このようにGaN層の選択横成長と該GaN層の上部に穴
を形成する工程を繰り返すことにより、さらに欠陥の低
減したGaN層を得ることができる。

【００５５】次に、図６（ｂ）に示した上述の本発明の
第三の実施の形態による半導体素子用基板の製造方法の
具体的な一の実施例を説明する。

【００５６】以下において、成長用材料としてトリメチ
ルガリウム（TMG）、トリメチルアルミニウム（TMA）、
トリメチルインジウム（TMI）およびアンモニアを成長
用原料とし、n型ドーパントガスとしてシランガスを用
い、ｐ型ドーパントとしてシクロペンタジエニルマグネ
シウム（Cp₂Mg）を用いた。

【００５７】まず、図５（ａ)に示すように、有機金属
気相成長法によりベース基板である（０００１）面サフ
ァイア基板31上に温度500℃でGaN膜であるGaNバッファ
層32を20ｎｍ程度の膜厚で形成し、続いて、温度を1050
℃にして第一のGaN層33を２μｍ程度成長させた。

【００５８】その後、図５（ｂ）に示すように、SiH₄ガ
スとN₂Oガスを用いたプラズＣＶＤ法により0.5μｍ程度
の厚みのSiO₂膜40を形成し、フォトリソ法によって1.0
〜2.5μｍ径の円形のパターン状開口を有するレジスト
を形成した。続いてこのレジストをマスクとしてCHF₃/O
₂ガスを用いたRIEドライエッチング法によりSiO₂膜40を
エッチングした後、レジストをO₂プラズマアッシング法
によって除去した。これにより、SiO₂膜40は複数の円形
の開口40ａを有するパターン状とされる。

【００５９】続いて、図５（ｃ）に示すように、このSi
O₂膜40をマスクとして、Cl₂ガスを用いたＥＣＲ（電子
サイクロトロン共鳴）エッチング法により該SiO₂膜40の
開口40ａに露出するGaN層33を0.5μｍから2.0μｍの深
さまでエッチングして、GaN層33に円柱状の穴33ｂを形
成した。なお、穴33ｂのGaN層33上面における占有面積
が、GaN層33上面の総面積の40％以上、90％以下となる
ようにした。なお、第一のGaN層33の厚みを２μｍより
厚くした場合には、穴33ｂの深さもGaN層33と同等の深
さまで深くしてもよい。

【００６０】さらに、図５（ｄ）に示すように、ＢＨＦ
（バッファードフッ酸NH₄F:HF混合液）によってパター
ン状のSiO₂膜40を除去後、再び、温度を1050℃にして、
上面に複数の穴33ｂが形成された第二のGaN層33上に横
方向の成長により合体して表面が平坦化するまで第三の
GaN層35を結晶成長させた。

【００６１】さらに、図６（ａ）に示すように、上記と
同様の手順により、第三のGaN層35の上面から円柱状の
穴を複数形成し、その後、温度を1050℃にして、上面に
複数の新たな穴が形成された第二のGaN層35上に第三のG
aN層37を表面が平坦化するまで結晶成長させることによ
り、より欠陥密度の低減された半導体素子用基板を得る
ことができた（図６（ｂ）参照）。

【００６２】このようにして形成した半導体素子用基板
について、エッチング液に浸水させて行うエッチピット
密度(etch pit density)評価を行った結果、従来の製造
方法で作製された半導体素子用基板と比較して欠陥密度
が２桁から６桁程度低減した。

【００６３】図７は、半導体積層面を上方から見た図で
あり、複数の穴を形成する際の代表的な穴のレイアウト
を示すものである。複数の穴は、図７（ａ）に示すよう
に、穴の幅Ａxと穴間隔Ｂxとが等間隔、穴の幅Ｂyと穴
間隔Ｂyとが等間隔となるように整列されていてもよい
し、あるいは図７（ｂ）に示すように、穴が正三角形状
に整列されていてもよい。また、図７（ｃ）に示すよう
に、穴が無秩序に並べられていてもよい。但し、いずれ
の場合にも、最隣接穴同士の間隔（各図においてZa,Zb,
Zc）が2.5μｍ以下となるようにすることが望ましい。
図７（ｃ）においては穴が無秩序に並べられているた
め、各穴毎に最隣接穴との間隔が異なるが、いずれの穴
についても最隣接の穴との間隔が2.5μｍ以下となるよ
うにすることが望ましい。

【００６４】なお、上述の各半導体素子用基板の製造に
用いられるベース基板としては、サファイア、SiC、Zn
O、LiGaO₂、LiAlO₂、GaAs、GaP、Ge、Si等を用いること
ができる。

【００６５】本発明による半導体素子用基板は、欠陥密
度が小さいため、信頼性が高く、高速な情報・画像処理
及び通信、計測、医療、印刷の分野での必要とされる光
・電子デバイス作製用の基板として応用できる。ここで
いう、半導体素子あるいは光・電子デバイスとしては、
電界効果トランジスタ、半導体レーザ素子、半導体光増
幅器、半導体発光素子、光検出器等が挙げられる。

【００６６】次に上記実施例の半導体素子用基板を備え
た半導体素子の一例である半導体レーザ素子について説
明する。その半導体レーザ素子の断面図を図８に示す。

【００６７】図８に示すように、図２に示した半導体素
子用基板のGaN層７の上にｎ-GaNコンタクト層18、ｎ-Ga
_1-z1Al_z1N（2.5ｎｍ）/GaN（2.5ｎｍ）超格子クラッド
層19、ｎ-Ga_1-z2Al_z2N光導波層20、In_x2Ga_1-x2N（Siド
ープ）/In_x1Ga_1-x1N多重量子井戸活性層21（0.5＞x1＞x
2≧０）、ｐ-Ga_1-z3Al_z3Nキャリアブロッキング層22、
ｐ-Ga_1-z2Al_z2N光導波層23、p-Ga_1-z1Al_z1N（2.5ｎｍ）
/GaN（2.5ｎｍ）超格子クラッド層24、ｐ-GaNコンタク
ト層25を積層した。なお、ここでGaAlN半導体層の組成
比は１≧z1＞z3＞z2≧０とした。

【００６８】引き続き、SiO₂膜（図示せず）とレジスト
（図示せず）を形成し、通常のリソグラフィーにより、
30μｍ程度の幅よりなるストライプ領域のレジストとSi
O₂膜が残るように、この領域以外のSiO₂膜とレジストを
除去する。RIE（反応性イオンエッチング装置）で選択
エッチングによりｐ型超格子クラッド層24の途中までエ
ッチングを行った。このエッチングのｐ型超格子クラッ
ド層24の残し厚は、屈折率導波が達成できる厚みとし
た。その後、レジストとSiO₂膜を除去した。

【００６９】次に、再度SiO₂膜（図示せず）とレジスト
（図示せず）を形成し、ストライプ領域とストライプ領
域の各端から20μｍ外側の領域を含む領域以外のSiO₂膜
とレジストを除去し、RIEでn-GaNコンタクト層18が露出
するまでエッチングを行った。その後、通常のリソグラ
フィー技術を用い、n-GaNコンタクト層18表面にTi/Alよ
りなるｎ側電極26を形成し、p-GaNコンタクト層25の表
面にストライプ状にNi/Auよりなるｐ側電極27を形成し
た。その後、基板を研磨し試料をへき開して形成した共
振器面の一方に高反射率コート、他方に低反射率コート
を行い、その後、チップ化して半導体レーザ素子を完成
させた。

【００７０】この半導体レーザ素子は低欠陥のGaN層７
上に幅広のストライプ構造が形成されているので、高出
力下においても高い信頼性を得ることができた。

【００７１】なお、上記構成の半導体レーザ素子は、そ
の活性層の組成を制御することにより、発振波長λを、
380≦λ≦550（ｎｍ）の範囲で制御することができる。

【００７２】本実施例の半導体レーザ素子としては、ス
トライプ幅が30μｍの幅広ストライプのリッジ構造の屈
折率導波型半導体レーザについて述べたが、内部に電流
狭窄構造を有するレーザやリッジ構造を埋め込み屈折率
導波機構を作りつけた半導体レーザ等としてもよい。ま
た、本発明の半導体素子用基板は、ストライプ幅が１〜
２μｍ程度の基本横モード発振する半導体レーザ素子の
作製にも応用できる。

【００７３】また、上記実施例の各半導体層の導電性を
反転（ｎ型とｐ型を入れ換え）した半導体レーザ素子を
形成してもよい。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態による半導体素子用
基板の製造過程を示す斜視図

【図２】本発明の第２の実施の形態による半導体素子用
基板の製造過程を示す斜視図

【図３】ベース基板を除去して構成された半導体素子用
基板の断面図

【図４】導電性の半導体素子用基板の断面図

【図５】本発明の第三の実施の形態による半導体素子用
基板の製造過程を示す斜視図

【図６】本発明の第三の実施の形態による半導体素子用
基板の製造過程を示す斜視図

【図７】半導体素子用基板の製造過程に設けられる穴の
レイアウト例を示す図

【図８】本発明の実施例の半導体素子用基板を用いた半
導体レーザ素子を示す断面図

【符号の説明】

１ （０００１）面サファイア基板 ２ GaNバッファ層（GaN膜） ３ 第一のGaN層 ３ｂ 穴 ５ 第二のGaN層 ５ｂ 新たな穴 ７ 第三のGaN層 ８ 導電性のGaN層 10 SiO₂膜 11 Cr膜

フロントページの続き (72)発明者 福永 敏明 神奈川県足柄上郡開成町宮台798番地 富 士写真フイルム株式会社内 Ｆターム(参考） 5F045 AA04 AA08 AB14 AB17 AB32 AC01 AC08 AC12 AC19 AD09 AD14 AF02 AF03 AF04 AF06 AF09 AF13 AF20 BB12 CA12 DA53 DA54 DA55 DB06 HA13 5F073 AA04 AA45 AA74 CA04 CB01 CB14 DA05 DA07 DA22 DA25 EA28

Claims (14)

【特許請求の範囲】
1. 【請求項１】 ベース基板上に形成されたGaN膜上に、
   上面に最大幅2.5μｍ以下の複数の穴を有する第一のGaN
   層を形成する第一の工程と、 前記第一のGaN層上に第二のGaN層を結晶成長させる第二
   の工程とを含むことを特徴とする半導体素子用基板の製
   造方法。
2. 【請求項２】 前記第一のGaN層上に結晶成長させた第
   二のGaN層の上面に最大幅2.5μｍ以下の複数の新たな穴
   を形成する第三の工程と、 前記新たな穴が形成された前記第二のGaN層上に第三のG
   aN層を結晶成長させる第四の工程とを含むことを特徴と
   する請求項１記載の半導体素子用基板の製造方法。
3. 【請求項３】 前記各穴の深さが、0.5μｍ以上である
   ことを特徴とする請求項１または２記載の半導体素子用
   基板の製造方法。
4. 【請求項４】 前記各穴間の間隔が、2.5μｍ以下であ
   ることを特徴とする請求項１から３いずれか１項記載の
   半導体素子用基板の製造方法。
5. 【請求項５】 前記GaN層上面における前記穴が占める
   面積の割合が40％以上、90％以下であることを特徴とす
   る請求項１から４いずれか１項記載の半導体素子用基板
   の製造方法。
6. 【請求項６】 最上層として、導電性不純物をドーピン
   グした導電性GaN層を形成する工程を含むことを特徴と
   する請求項１から５いずれか１項記載の半導体素子用基
   板の製造方法。
7. 【請求項７】 前記ベース基板が、サファイア、SiC、Z
   nO、LiGaO₂、LiAlO₂、GaAs、GaP、GeまたはSiのいずれ
   か一つにより形成されたものであることを特徴とする請
   求項１から６いずれか１項記載の半導体素子用基板の製
   造方法。
8. 【請求項８】 前記ベース基板を除去する工程を含むこ
   とを特徴とする請求項１から７いずれか１項記載の半導
   体素子用基板の製造方法。
9. 【請求項９】 請求項１から８いずれか１項記載の半導
   体素子用基板の製造方法により製造された半導体素子用
   基板上に半導体層を備えてなることを特徴とする半導体
   素子。
10. 【請求項１０】 GaN膜と、 該GaN膜上に形成された上面に最大幅2.5μｍ以下の複数
    の穴を有する第一のGaN層と、 前記第一のGaN層上に結晶成長した第二のGaN層とを備え
    てなることを特徴とする半導体素子用基板。
11. 【請求項１１】 前記第二のGaN層の上面に最大幅2.5μ
    ｍ以下の複数の新たな穴が形成されて、該新たな穴が形
    成された前記第二のGaN層上に結晶成長した第三のGaN層
    を備えてなることを特徴とする請求項１０記載の半導体
    素子用基板。
12. 【請求項１２】 前記各穴の深さが、0.5μｍ以上であ
    ることを特徴とする請求項１０または１１記載の半導体
    素子用基板。
13. 【請求項１３】 前記各穴の間隔が、2.5μｍ以下であ
    ることを特徴とする請求項１０から１２いずれか１項記
    載の半導体素子用基板。
14. 【請求項１４】 前記GaN層上面における前記穴が占め
    る面積の割合が40％以上、90％以下であることを特徴と
    する請求項１０から１３いずれか１項記載の半導体素子
    用基板。