JP2003086502A - 半導体基板のフォトレジスト層のパターン化方法 - Google Patents

半導体基板のフォトレジスト層のパターン化方法

Info

Publication number
JP2003086502A
JP2003086502A JP2002217383A JP2002217383A JP2003086502A JP 2003086502 A JP2003086502 A JP 2003086502A JP 2002217383 A JP2002217383 A JP 2002217383A JP 2002217383 A JP2002217383 A JP 2002217383A JP 2003086502 A JP2003086502 A JP 2003086502A
Authority
JP
Japan
Prior art keywords
photoresist layer
layer
semiconductor substrate
photoresist
patterning
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002217383A
Other languages
English (en)
Other versions
JP4226287B2 (ja
Inventor
Kay Lederer
カイ,レーデラー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of JP2003086502A publication Critical patent/JP2003086502A/ja
Application granted granted Critical
Publication of JP4226287B2 publication Critical patent/JP4226287B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26Processing photosensitive materials; Apparatus therefor
    • G03F7/40Treatment after imagewise removal, e.g. baking

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

(57)【要約】 【課題】 フォトレジストリソグラフィー方法と、この
様なフォトレジストリソグラフィー方法に使用するため
のフォトレジストとを提供することであり、これらによ
って、半導体表面への改善されたレジスト固着が保証さ
れる。 【解決手段】 従来のリソグラフィー技術を用いてパタ
ーンされたネガもしくはポジフォトレジスト層の場合、
界面のフォトレジスト層を、その下に位置する層と、半
導体基板において溶着するために、半導体基板との界面
領域のフォトレジスト層は、短期的に、溶解温度より高
い温度で過熱される。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体基板のフォ
トレジスト層をパターン化する方法、ならびにこの様な
方法に使用するためのフォトレジストに関するものであ
る。
【0002】
【従来の技術】半導体基板に位置する集積回路は、一般
に、平坦化技術によって製造される。平坦化技術では、
リソグラフィー方法を使用することによって、半導体基
板の局部的な加工が行われる。フォトリソグラフィー方
法では、まず、薄い感光性のフィルム、いわゆるフォト
レジスト層が半導体基板に析出される。このフォトレジ
スト層に、半導体基板に製造されるべきパターンを有し
ている適切なマスクを通して、光が照射される。あるい
は、フォトレジスト層にパターンを焼き付けるために、
レントゲン放射線も使用することができる。さらに、所
望するパターンを、直接フォトレジストに電子放射線を
用いて形成する可能性もある。
【0003】パターンをフォトレジスト層に焼き付けた
後、レジストは、現像され、続いて硬化される。そし
て、このようにフォトレジスト層に形成されたパターン
は、特別なエッチング方法を用いることによって、その
下に位置する半導体層に転写される。しかし、フォトレ
ジスト層は、それ自体でも、半導体層の局部的マスキン
グとして、例えば、イオンインプランテーション用に使
用される。
【0004】フォトリソグラフィーは、ポジレジスト技
術とネガレジスト技術とに細分される。ポジレジスト技
術の場合、感光されたフォトレジストの部分が、レジス
ト現像の際に溶解される。これに対比して、感光されて
いない領域は、マスクされたままである。このことは、
ネガレジスト技術の場合、ちょうど反対となる。すなわ
ち、感光された部分は、レジスト現像の後マスクされた
ままとなり、一方、現像の際に感光されていない部分が
溶解される。
【0005】リソグラフィー技術の範囲では、集積回路
の小型化が進むと、パターン幅(Strukturbreiten)を
一層小さくフォトレジスト層に形成することが要求され
る。この際、パターン化されたフォトレジスト層を、そ
の下に位置している半導体層をパターン化するためのエ
ッチングマスクとして使用することは、同時に、フォト
レジスト層が確実にエッチングに耐えるように、所定の
最小の層の厚さを必要とする。このことは、結果とし
て、構成部分の幅(Bauteilbreiten)がますます小さく
なる場合、フォトレジストパターンの面積比率、つま
り、個々のパターンの幅対高さの相関が好ましくなくな
るということを伴う。さらに、このことは、その後に続
くプロセス工程の際に、レジストパターンが倒れる危険
性を大きくする。従って、このことから、レジストパタ
ーンを半導体層に転写する際の欠陥パターン、すなわち
欠陥集積回路に繋がることがある。
【0006】
【発明が解決しようとする課題】従って、レジストパタ
ーンが倒れるのを防ぐため、半導体表面にレジストをよ
く固着させることが必要である。半導体表面へのフォト
レジストの固着を改善するために、一般には、レジスト
を形成する前に、いわゆるプライマー(シリコン基板の
場合に典型的なのは、HMDS(ヘキサメチルジシラザ
ン))によって、表面活性化(Oberflaechenbenetzun
g)が行われる。そして、シリコン基板のHMDS表面
活性化によって有機的な表面が形成される。この有機的
な表面は、従来のような同様の有機フォトレジスト層に
比べて、高い接触角度を形成し、このことにより、接触
面は大きくなる。あるいは、プライマーとしてHMDS
を使用するため、フォトレジスト層と半導体基板との間
に、有機反射防止層も使用される。この有機反射防止層
は、HMDS層と類似して、シリコン基板に、有機的な
表面をもたらし、さらに、フォトレジスト層の感光の際
に反射減少を保証する。しかし、このようなプライマー
を使用しても、特にμm領域以下(Sub-μm−Bereich)
のパターン幅の場合には、なおフォトレジストパターン
が倒れる危険性がある。
【0007】従って、本発明の目的は、フォトレジスト
リソグラフィー方法と、この様なフォトレジストリソグ
ラフィー方法に使用するためのフォトレジストとを提供
することであり、これらによって、半導体表面への改善
されたレジスト固着が保証される。
【0008】
【課題を解決するための手段】本目的は、請求項1また
は2による方法によって達成される。好ましい実施形態
を、従属請求項に挙げる。
【0009】本発明の半導体基板のフォトレジスト層の
パターン化方法は、上記の課題を解決するために、半導
体基板の最上層へのネガフォトレジスト層の全面的な
(grossflaechiges)形成と、ネガフォトレジスト層の
パターンを焼き付けるための、ネガフォトレジスト層の
部分的な感光と、前記ネガフォトレジスト層の感光され
ていない領域を除去するための、ネガフォトレジスト層
の現像という工程を有する半導体基板のフォトレジスト
層のパターン化方法であって、半導体基板の最上層との
界面領域にあるパターン化されたネガフォトレジスト層
は、その下に位置している層と界面で溶着されるよう
に、ネガフォトレジストの少なくとも一構成部分の溶解
温度より高い温度で短時間加熱されることを特徴として
いる。
【0010】また、本発明の半導体基板のフォトレジス
ト層のパターン化方法は、上記の課題を解決するため
に、半導体基板の最上層へのポジフォトレジスト層の全
面的な形成と、ポジフォトレジスト層のパターンを焼き
付けるための、ポジフォトレジスト層の部分的な感光
と、前記ポジフォトレジスト層の感光されている領域を
除去するための、ポジフォトレジスト層の現像という工
程を有する半導体基板のフォトレジスト層のパターン化
方法であって、半導体基板の最上層との界面領域にある
パターン化されたポジフォトレジスト層は、その下に位
置している層と界面で溶着されるように、ポジフォトレ
ジストの少なくとも一構成部分の溶解温度より高い温度
で短時間加熱されることを特徴としている。
【0011】本発明によると、従来のリソグラフィー技
術を用いてパターン化されたネガもしくはポジフォトレ
ジスト層の場合、界面のフォトレジスト層を、その下に
位置している層と溶着するために、その下に位置してい
る層との界面領域にあるフォトレジスト層は、フォトレ
ジスト層の少なくとも一構成部分が溶解する温度(以
下、溶解温度と称す)より高い温度で、短期的に加熱さ
れる。
【0012】よって、本発明によるフォトレジストパタ
ーン技術を用いることにより、その土台へのフォトレジ
スト輪郭(Fotolacklinien)の機械的な安定化が達成さ
れる。その下に位置している層に対する、フォトレジス
ト層の界面において溶解し、フォトレジスト層の構成部
分は、この層に融合し、この層と、界面において溶着す
ることができる。このことから、フォトレジスト層とそ
の下に位置している層との間の、強化された相互作用が
達成される。
【0013】好ましい実施形態として、上記フォトレジ
スト層が加熱される温度は、フォトレジストの少なくと
も一構成部分の溶解温度より約0.1℃高いことがより
好ましい。
【0014】これにより、フォトレジスト層が過熱され
る温度は、溶解温度よりも約0.1℃だけ高い。このこ
とから、フォトレジスト層は、界面領域においてのみ、
固体状から液状への遷移するということが確実に保証さ
れる。つまり、フォトレジスト層は、一層の厚さだけ溶
解し、これに対してフォトレジスト層の残留部分は、固
いまま残っている。このことにより、フォトレジスト層
のパターン、すなわち、感光過程で転写されるマスク柄
は、変化させないようにすることができる。
【0015】さらに好ましい実施形態として、加熱工程
の後、フォトレジスト層を即時に硬化させるために、冷
却工程が行われることがより好ましい。
【0016】これにより、過熱工程の後に、溶解された
フォトレジスト層を即時に硬化させるさらなる冷却工程
が行われる。このことにより、溶解過程によるフォトレ
ジストパターンの変化をできる限り少なくとどめること
が保証される。
【0017】さらに好ましい実施例として、半導体基板
が、最上層として、基本的には、フォトレジストの溶解
温度に相当する溶解温度を有する構成部分を含む層を備
え、その結果、界面のフォトレジストレジスト層の加熱
すると、フォトレジスト層と、この領域のその下に位置
する層との間に、溶解が生じることがより好ましい。
【0018】これにより、半導体基板の最上層として、
溶解温度がフォトレジストの溶解温度にほぼ相当してい
る構成部分を有する層が備えられている。このことか
ら、界面のフォトレジスト層だけではなく、その下に位
置している層も加熱の際に溶解される。従って、これら
両方の層は、界面において、相互に流れ、最良の溶着、
すなわち強化されたフォトレジスト輪郭の固着が行え
る。
【0019】本発明の半導体基板のフォトレジスト層の
パターン化は、上記の課題を解決するために、半導体基
板にネガフォトレジスト層を形成する工程と、前記ネガ
フォトレジスト層にパターンを焼き付けるための感光処
理工程と、前記ネガフォトレジスト層の非感光領域を除
去するための現像処理工程とを有する半導体基板のフォ
トレジスト層のパターン化方法において、前記ネガフォ
トレジスト層を構成する一構成部分の溶解温度より高い
温度になるように、短期的に、前記ネガフォトレジスト
層を加熱する加熱工程を有することを特徴としている。
【0020】また、本発明の半導体基板のフォトレジス
ト層のパターン化方法は、上記の課題を解決するため
に、半導体基板にポジフォトレジスト層を形成する工程
と、前記ポジフォトレジスト層にパターンを焼き付ける
ための感光処理工程と、前記ポジフォトレジスト層の感
光領域を除去するための現像処理工程とを有する半導体
基板のフォトレジスト層のパターン化方法において、前
記ポジフォトレジスト層を構成する一構成部分の溶解温
度より高い温度になるように、短期的に、前記ポジフォ
トレジスト層を加熱する加熱工程を有することを特徴と
している。
【0021】上記の構成によれば、従来のリソグラフィ
ー技術を用いてパターン化されたネガもしくはポジフォ
トレジスト層の場合、界面のフォトレジスト層を、その
下に位置している層と溶着するために、その下に位置し
ている層との界面領域にあるフォトレジスト層は、フォ
トレジスト層の少なくとも一構成部分(例えば、マトリ
ックス部分)が溶解する温度(以下、溶解温度と称す)
より高い温度で、短期的に加熱される。
【0022】なお、ここでいう、「短期的に」とは、例
えば、フォトレジスト層や半導体基板の部材が溶解し過
ぎて使用不能にならない時間をいう。即ち、フォトレジ
スト層や半導体基板の部材が溶解しすぎて、本来の機能
を発揮できない状態にならない時間である。
【0023】よって、本発明によるフォトレジストパタ
ーン技術を用いることにより、その土台へのフォトレジ
スト輪郭(Fotolacklinien)の機械的な安定化が達成さ
れる。その下に位置している層に対する、フォトレジス
ト層の界面において溶解し、フォトレジスト層の構成部
分は、この層に融合し、この層と、界面において溶着す
ることができる。このことから、フォトレジスト層とそ
の下に位置している層との間の、強化された相互作用が
達成される。
【0024】
【発明の実施の形態】本発明を図に基づき詳述する。
【0025】図1(a)〜図1(f)は、本発明による
ネガリソグラフィー技術、図2(a)〜図2(f)は、
本発明によるポジリソグラフィー技術、および図3
(a)・図3(b)は、フォトレジスト層を溶解するた
めの加熱装置の2つの実施形態を示す。
【0026】高集積回路は、従来の方法により、平坦化
技術を用いて半導体基板に実施される。平坦化技術の場
合、半導体基板のパターンは、一貫して、リソグラフィ
ー技術を用いて行われる。この技術の重要な特徴は、感
光されたもしくは感光されていない領域のみ適切な現像
剤によって除去されるように、所望の領域が感光され
る、感光性のフォトレジスト層である。従って、この様
に生じたレジスト柄は、その上に行われるプロセス工
程、例えば、エッチングまたはイオンインプランテーシ
ョンのためのマスクとして役立つ。そして、最後には、
レジストマスクは、再度溶解して取り除かれる。フォト
レジストの感光のために、紫外線、レントゲン放射線、
ならびに加速電子およびイオンを使用できる。
【0027】リソグラフィーは、基本的に、ポジレジス
ト技術とネガレジスト技術とに細分される。ポジレジス
ト技術の場合、フォトレジストは、感光された部分が現
像剤によって溶解され、これに対比して、感光されてい
ない領域は、マスクされたままである。ネガレジスト技
術の場合、ちょうど反対に、感光された部分は、マスク
されたままであり、一方、感光されていないレジスト
が、現像の際に溶解される。基本的な問題は、パターン
されたフォトレジスト層の安定性と機械的負荷耐性であ
る。半導体基板にある集積回路の小型化が進むと、ます
ます小さなレジストパターンが必要とされ、このこと
は、レジストパターンが、後に続くプロセスにおいて破
損するもしくは倒れるという危険性が高くなる。従っ
て、このことから、半導体層のマスクもしくはパターン
の欠陥、すなわち、欠陥集積回路に繋がることが考えら
れる。
【0028】改善されたレジスト固着を達成するため
に、本発明によると、この界面にあるフォトレジスト層
を、その下に位置する層に対して溶着し、このことによ
りフォトレジスト層をその下に位置している層と接続す
るために、現像過程の後、その下に位置する半導体基板
の層との界面領域にある、パターン化されたフォトレジ
スト層を、フォトレジスト層の少なくとも一構成部分が
溶解する温度(以下、溶解温度と称する)より高い温度
で短期的に加熱することが提案される。このことによ
り、パターン化されたフォトレジスト層の改善された固
着が達成される。この固着によって、μm領域以下での
パターンの場合にも、その後に続くプロセスの際にレジ
ストパターンが倒れるのを防ぐことができ、十分に高い
安定性が達成される。
【0029】本発明によるリソグラフィー技術は、以下
に例として示すように、ポジレジスト技術でも、ネガレ
ジスト技術でも使用される。ここで、図1は、ネガフォ
トレジスト技術によってシリコン基板の表面にレジスト
輪郭を生成するためのプロセス順序を図式的に示す。
【0030】ネガフォトレジストは、一般に、硬いマト
リックス部分および感光性部分を有するポリマーからな
る。マトリックス部分は、基本的には、レジストの温度
特性を決定する。感光性部分は、レジストの波長領域お
よび感度を決定する。ネガフォトレジストは、感光され
ていない状態で、現像溶液、好ましくは、アルカリ溶液
によって、溶解されるように配置されている。感光され
た領域に、ネガフォトレジストの変化をもたらす感光性
部分の化学反応が、感光によって引き起こされる。その
結果、この領域は、現像液中でもはや溶解しない。
【0031】レジスト層を形成する前においては、一般
に、図1(a)に示すような、半導体基板1の表面活性
化が、いわゆるプライマー2によって行われる。シリコ
ン基板の場合のプライマーとしては、HMDS(ヘキサ
メチルジシラザン)が通常使用される。表面活性化のた
めには、真空または大気圧の場合は窒素に取り囲まれて
いるシリコン基板が、HMDS溶液の蒸気に晒される。
その結果、シリコン表面は活性化される。あるいは、単
層の強いHMDS層の替わりに、多くの場合、有機反射
防止層が、レジストを行う前に施される。さらに、この
有機反射防止層は、フォトレジスト層の露光のために使
用される光波が半導体表面に反射するのを防止するため
に作用する。従って、妨害効果は、可能な限り遮蔽され
る。
【0032】シリコン基板にある有機プライマー層もし
くは有機反射防止層は、施されるべきレジストのための
接触表面を縮小することによって、このことによって、
固着性を削減することになるであろう自由OH-グルー
プ(freie OH- Gruppen)が、シリコン表面に飽和され
るようにする。
【0033】ネガフォトレジスト3が上に施された(Au
fschleudern)後に、図1(b)に示すように、層の安
定性を改善するため、一般には、さらに熱による後加工
が行われる。あるいは、半導体基板は、約100℃の温
度領域で数分乾燥される。そして、ネガフォトレジスト
層3は、図1(c)に示すように、フォトマスク4を用
いて感光される。フォトマスク4は、半導体基板の所望
のパターンの柄を、一般には、透明なキャリアにあるク
ロム層として有している。フォトマスク4の柄は、感光
放射線(Belichtungsstrahlung)を用いて、フォトレジ
スト層3に焼き付けられる。この場合、感光放射線は、
受光性の構成部分の化学反応を、ネガフォトレジストに
引き起こす。この領域を、図1(d)のフォトレジスト
層3に、参照番号31で示す。感光によって引き起こさ
れた化学反応は、フォトレジスト層の相当する領域が、
後に使用される現像溶液によって、ほとんど侵食されな
いようにすることが可能である。つまり、現像溶液に対
して溶解しないままである。現像過程の後のネガフォト
レジスト層を有する半導体基板を図1(e)に示す。現
像溶液は、ネガフォトレジスト層3の全ての感光されて
いない領域を溶解し、その結果、感光領域31だけが残
留するようにする。
【0034】ネガフォトレジストパターン31の半導体
基板1への固着を高めるために、フォトレジスト層の現
像の後、その下に位置している固着媒体2との界面に残
っているレジスト輪郭31は短期的に、ネガフォトレジ
ストの少なくとも一構成部分の溶解温度より高い温度ま
で加熱される。ネガフォトレジスト構成部分の溶解温度
は、通常140℃から150℃までの領域内にある。フ
ォトレジスト輪郭31と土台との界面が加熱される温度
は、溶解温度よりも約0.1℃高くなるように選択され
ることが好ましい。さらに、加熱は、数秒間だけレジス
ト層の界面の溶解温度を超過するように制御される。従
って、溶解されたフォトレジストを急速に再硬化させる
ため、加熱工程の後、溶解されたフォトレジストを即時
に硬化させるさらなる冷却工程が行われることが好まし
い。界面の薄いレジストフィルムが、その下に位置して
いる層に対して溶解される短い期間に、このフィルムは
溶融し、その下に位置している層2に混ざり合う。この
ことにより、溶着層32(図1(f))が、半導体基板
1の最上層2の構成部分およびフォトレジスト層3の構
成部分から生じ、これら構成部分は、フォトレジストレ
ジスト構成部分が硬化された後に、土台にレジスト輪郭
の改善された固着を行う。フォトレジスト層とその下に
位置する層とは、このとき、加熱工程の際に、界面のフ
ォトレジスト層の下に位置している層の材料要素の少な
くとも一部の溶解温度を超過するように、選択されてい
ることが好ましい。このことから、改善された溶着、す
なわち、再硬化後のレジスト輪郭のさらに強化された固
着が行われる。
【0035】レジスト輪郭とその下に位置する層2との
界面を加熱するには、図3(a)に示すように、感光、
例えば赤外線の光源71を用いることによって行うこと
ができる。また、あるいは、しかし、図3(b)に示す
ように、加熱板(Heizplatte)72も使用することがで
きる。この場合、この様に急速に加熱するために、加熱
板は、その加熱限度(thermische Masse)が半導体基板
1に関しては小さいままであるように選択される。この
とき重要なことは、加熱が、急速、かつ、高い均一性を
もって行われることである。
【0036】あるいは、図2(a)〜(f)では、ポジ
フォトレジストを有するフォトレジスト基板2をパター
ン化するためのプロセス順序を示す。ポジフォトレジス
トは、一般に、硬いマトリックス材料、感光性の部分、
および溶解剤から構成されている。マトリックス材料
は、従来のようにフェノール樹脂である。感光性の部分
として、例えば、ジアゾナフトキノンが使用され、溶解
剤として、エチレングリコールエチルエーテルアセテー
トが使用される。ポジフォトレジストは、ネガフォトレ
ジストに類似して、図2(b)に示すように、プライマ
ー層2が、備えられた半導体基板1に施される。上に施
されたフォトレジスト層5が乾燥すると、これは(dies
er)、アルカリ溶液の中ではほとんど溶解しない。つま
りフォトレジスト層は、現像溶液によって侵食されな
い。マスク6は、フォトレジスト層に構成されるべき、
所望のパターンを含んでおり、このマスク6を介しての
感光(図2(c))は、フォトレジスト5の感光性の部
分を、現像溶液によって溶解することができるように、
化学的に変化するように(図2(d))する。従って、
フォトレジスト51の感光されていない領域だけが、現
像過程の後、図2(e)に示すように、残ったままであ
る。
【0037】従って、このポジフォトレジスト輪郭51
は、ネガフォトレジスト輪郭と同様、熱によって加工さ
れる。この加工では、その下に位置しているプライマー
層2との界面が、短い期間、ポジフォトレジストの少な
くとも一構成部分の溶解温度より高い温度で加熱され
る。このとき、同様に、加熱温度は、通常140℃と1
50℃との間であるポジフォトレジストの溶解温度より
約0.1℃高くなるように選択されることが好ましい。
この場合、界面の加熱は、図3(a)に示すような光源
を用いる感光、または、図3(b)に示すように加熱板
によって、数秒の間だけ行われる。界面の溶解によっ
て、同様に、薄いポジフォトレジストフィルムが、その
下に位置しているプライマー層と溶融して、これと溶着
され、再度硬化した後、レジスト輪郭の土台に対する改
善された固着を行う。
【0038】上記の説明、図面、請求項に開示された本
発明の特徴は、1つずつでも任意の組み合わせによって
も、本発明を実現するため、その様々な実施形態に意味
を持っている。また、本発明は上述した実施形態に限定
されるのみではなく、図面、および請求項に示した範囲
で種々の変更が可能である。
【図面の簡単な説明】
【図1】図1(a)〜図1(f)は、本発明によるネガ
リソグラフィー技術を示す図である。
【図2】図2(a)〜図2(f)は、本発明によるポジ
リソグラフィー技術を示す図である。
【図3】図3(a)、図3(b)は、フォトレジスト層
を溶解するための加熱装置の2つの実施形態を示す図で
ある。
【符号の説明】
1 半導体基板 2 プライマー 3 ネガフォトレジスト層 4 フォトマスク 5 フォトレジスト層 6 マスク 31 感光領域 32 溶着層 51 ポジフォトレジスト輪郭 52 溶着層

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】半導体基板の最上層へのネガフォトレジス
    ト層の全面的な(grossflaechiges)形成と、ネガフォ
    トレジスト層のパターンを焼き付けるためのネガフォト
    レジスト層の部分的な感光と、前記ネガフォトレジスト
    層の感光されていない領域を除去するためのネガフォト
    レジスト層の現像という工程を有する半導体基板のフォ
    トレジスト層のパターン化方法であって、 半導体基板の最上層との界面領域にあるパターン化され
    たネガフォトレジスト層は、その下に位置している層と
    界面で溶着されるように、ネガフォトレジストの少なく
    とも一構成部分の溶解温度より高い温度で短時間加熱さ
    れることを特徴とする半導体基板のフォトレジスト層の
    パターン化方法。
  2. 【請求項2】半導体基板の最上層へのポジフォトレジス
    ト層の全面的な形成と、ポジフォトレジスト層のパター
    ンを焼き付けるためのポジフォトレジスト層の部分的な
    感光と、前記ポジフォトレジスト層の感光されている領
    域を除去するためのポジフォトレジスト層の現像という
    工程を有する半導体基板のフォトレジスト層のパターン
    化方法であって、 半導体基板の最上層との界面領域にあるパターン化され
    たポジフォトレジスト層は、その下に位置している層と
    界面で溶着されるように、ポジフォトレジストの少なく
    とも一構成部分の溶解温度より高い温度で短時間加熱さ
    れることを特徴とする半導体基板のフォトレジスト層の
    パターン化方法。
  3. 【請求項3】上記フォトレジスト層が加熱される温度
    は、フォトレジストの少なくとも一構成部分の溶解温度
    より約0.1℃高いことを特徴とする請求項1または2
    に記載の半導体基板のフォトレジスト層のパターン化方
    法。
  4. 【請求項4】加熱工程の後、フォトレジスト層を即時に
    硬化させるために、冷却工程が行われることを特徴とす
    る請求項1〜3の何れか1項に記載の半導体基板のフォ
    トレジスト層のパターン化方法。
  5. 【請求項5】半導体基板が、最上層として、基本的に
    は、フォトレジストの溶解温度に相当する溶解温度を有
    する構成部分を含む層を備え、 その結果、界面のフォトレジストレジスト層を加熱する
    と、フォトレジスト層と、この領域のその下に位置する
    層との間に、溶解が生じることを特徴とする請求項1〜
    4の何れか1項に記載の半導体基板のフォトレジスト層
    のパターン化方法。
  6. 【請求項6】半導体基板にネガフォトレジスト層を形成
    する工程と、前記ネガフォトレジスト層にパターンを焼
    き付けるための感光処理工程と、前記ネガフォトレジス
    ト層の非感光領域を除去するための現像処理工程とを有
    する半導体基板のフォトレジスト層のパターン化方法に
    おいて、 前記ネガフォトレジスト層を構成する一構成部分の溶解
    温度より高い温度になるように、短期的に、前記ネガフ
    ォトレジスト層を加熱する加熱工程を有することを特徴
    とする半導体基板のフォトレジスト層のパターン化方
    法。
  7. 【請求項7】半導体基板にポジフォトレジスト層を形成
    する工程と、前記ポジフォトレジスト層にパターンを焼
    き付けるための感光処理工程と、前記ポジフォトレジス
    ト層の感光領域を除去するための現像処理工程とを有す
    る半導体基板のフォトレジスト層のパターン化方法にお
    いて、 前記ポジフォトレジスト層を構成する一構成部分の溶解
    温度より高い温度になるように、短期的に、前記ポジフ
    ォトレジスト層を加熱する加熱工程を有することを特徴
    とする半導体基板のフォトレジスト層のパターン化方
    法。
JP2002217383A 2001-08-03 2002-07-26 半導体基板のフォトレジスト層のパターン化方法 Expired - Fee Related JP4226287B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10138103.4 2001-08-03
DE10138103A DE10138103B4 (de) 2001-08-03 2001-08-03 Verfahren zum Strukturieren einer Fotolackschicht auf einem Halbleitersubstrat

Publications (2)

Publication Number Publication Date
JP2003086502A true JP2003086502A (ja) 2003-03-20
JP4226287B2 JP4226287B2 (ja) 2009-02-18

Family

ID=7694252

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002217383A Expired - Fee Related JP4226287B2 (ja) 2001-08-03 2002-07-26 半導体基板のフォトレジスト層のパターン化方法

Country Status (3)

Country Link
US (1) US6858376B2 (ja)
JP (1) JP4226287B2 (ja)
DE (1) DE10138103B4 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10138105A1 (de) * 2001-08-03 2003-02-27 Infineon Technologies Ag Fotolack und Verfahren zum Strukturieren eines solchen Fotolacks
US8728714B2 (en) * 2011-11-17 2014-05-20 Micron Technology, Inc. Methods for adhering materials, for enhancing adhesion between materials, and for patterning materials, and related semiconductor device structures

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3716390A (en) * 1970-05-27 1973-02-13 Bell Telephone Labor Inc Photoresist method and products produced thereby
DE3328285A1 (de) * 1983-08-05 1985-02-21 Basf Ag, 6700 Ludwigshafen Verfahren zur herstellung von lichtgehaerteten schichten mit definierter haerte
GB2339479B (en) * 1998-07-02 2003-02-26 Samsung Electronics Co Ltd Method of forming a semiconductor device pattern

Also Published As

Publication number Publication date
US20030027087A1 (en) 2003-02-06
JP4226287B2 (ja) 2009-02-18
US6858376B2 (en) 2005-02-22
DE10138103A1 (de) 2003-02-27
DE10138103B4 (de) 2007-07-26

Similar Documents

Publication Publication Date Title
US5635333A (en) Antireflective coating process
KR101800996B1 (ko) 기판 상의 콘택 개구 패터닝 방법
US5324550A (en) Pattern forming method
US7662542B2 (en) Pattern forming method and semiconductor device manufacturing method
KR20040094706A (ko) 이중 파장을 이용한 자기정렬 패턴 형성 방법
GB2135793A (en) Bilevel ultraviolet resist system for patterning substrates of high reflectivity
JPH05232684A (ja) 位相シフト・リソグラフィマスクの作製
JP2994501B2 (ja) パターン形成方法
JP2001267230A (ja) パターンの形成方法
JP4226287B2 (ja) 半導体基板のフォトレジスト層のパターン化方法
US5356758A (en) Method and apparatus for positively patterning a surface-sensitive resist on a semiconductor wafer
JPH1195418A (ja) フォトレジスト膜及びパターン形成方法
JP3337020B2 (ja) 半導体装置の製造方法
JPH0786127A (ja) レジストパターンの形成方法
US7005220B2 (en) Method for structuring a lithography mask
JP2000241989A (ja) ホトリソグラフィー構造の製造方法
JP3592805B2 (ja) フォトレジストパターン形成方法
JP3986911B2 (ja) パターン形成材料及びパターン形成方法
US6156480A (en) Low defect thin resist processing for deep submicron lithography
KR100261162B1 (ko) 반도체소자의 패터닝 방법
JP3421268B2 (ja) パターン形成法
JP2595886B2 (ja) 半導体装置の製造方法
JPH11204414A (ja) パターン形成法
JPH02177420A (ja) ウエハ周辺露光装置
JP4267298B2 (ja) 半導体素子の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050302

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20050302

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071207

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071211

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080310

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081028

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081126

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111205

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111205

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121205

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121205

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131205

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees