JP2003078417A

JP2003078417A - 送信装置、受信装置および送受信装置

Info

Publication number: JP2003078417A
Application number: JP2001262574A
Authority: JP
Inventors: Wataru Kawasaki; 渉河崎
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 2001-08-31
Filing date: 2001-08-31
Publication date: 2003-03-14

Abstract

(57)【要約】【課題】入力信号の冗長性・相関性を用いることなくそ
の特性に依存せず、高い能率で伝送可能であり、元の信
号を忠実に再生できるディジタル伝送用の送受信装置を
提供する。【解決手段】入力信号の折り返し雑音を防止するローパ
スフィルタ１２と、予め定めた任意の単位時間ごとに入
力信号に含まれる最高周波数を検出する手段１１と、検
出された最高周波数の２倍以上のサンプリング周波数を
選択しローパスフィルタからの入力信号をＡ／Ｄ変換す
る手段１３と、Ａ／Ｄ変換されたデータをサンプリング
周波数とともに送信する送信部１４とを有する送信装置
と、Ａ／Ｄ変換された受信データとそのサンプリング周
波数とを受信する受信部１５と、受信データをサンプリ
ング周波数のサンプリングクロックでＤ／Ａ変換する手
段１７とを有する受信装置とを備えた送受信装置を提供
する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ディジタルネット
ワークを介してアナログデータを高能率に伝送する送信
装置、受信装置および送受信装置に関する。

【０００２】

【従来の技術】従来、情報を圧縮して伝送する高能率伝
送方法としては、入力情報に対し時空間でのサブサンプ
リングを行うものがあり、この種の伝送方法としては、
たとえば、特許第３１０４４３９号公報に示すような従
来技術が知られている。この従来技術について図１２を
用いて説明する。図１２は従来技術の高能率符号化／復
号化装置の概略的なブロック図であり、入力信号に対し
間引き操作を行い出力する間引きサブサンプリング部１
と、モデル対応係数演算部２と、モデル対応補間演算部
と、時系列変換部で構成される。モデル対応係数演算部
２は、予め定義したモデルに従った領域の情報のサブサ
ンプル抽出を行って連立方程式である正規方程式を生成
する正規方程式生成部２ａと、該正規方程式生成部２ａ
から供給される画素情報によって正規方程式に含まれる
未定係数を求める係数演算部２ｂで構成される。入力信
号は、間引きサブサンプリング部１で間引き処理をされ
て伝送情報となる。伝送情報と入力信号はモデル対応係
数演算部２にも入力され、モデル化を行って正規方程式
を生成し、生成した正規方程式の未定係数を最小二乗法
により算出し係数として出力する。伝送情報と係数を受
け取った側では、モデル対応の補間演算と時系列変換を
行うことで、ほとんど品質劣化がなく入力信号を復元
し、出力信号としている。このように、従来技術では、
画像情報を圧縮して高能率で伝送することができる。

【０００３】さらに、他の従来技術として、フォールバ
ックモードにおいて、通常モードに比べてＡ／Ｄ変換の
サンプリング周波数を低くするものがあり、この種の伝
送方法としては、たとえば、特開平６−５４２００号公
報に示すような従来技術が知られている。この従来技術
では、伝送路の品質が劣化したときのフォールバックモ
ードでも、１サンプル当たりの平均ビット数を通常モー
ドと同程度としながら、例えば、予測符号化を採用した
システムでは、Ｓ／Ｎの劣化を防ぐことができ、またＤ
ＣＴを採用したシステムでは、ブロック歪みの発生を防
止することができる。

【０００４】

【発明が解決しようとする課題】しかしながら、特許第
３１０４４３９号公報に示される方法では、入力情報に
対しては、映像信号の同一フレーム内の冗長性とフレー
ム間の相関性を用いているため、伝送対象が画像信号に
限られるという課題があり、また特開平６−５４２００
号公報に示される方法は、伝送路の品質が通常状態より
悪いときに用いるフォールバックモード時において、Ａ
／Ｄ変換のサンプリング周波数を通常状態よりも低くし
ているため、元の信号が再現できない場合があるという
課題があった。

【０００５】本発明は、上記従来の２つの課題を解決す
るためになされたもので、単位時間ごとにサンプリング
周波数を変更することによる高能率伝送を可能とし、か
つ入力信号の冗長性・相関性を用いていないため入力信
号の特性に依存せず、更に標本化定理に従ったサンプリ
ングクロックを用いるために元の信号が再生可能な送信
装置、受信装置および送受信装置を提供するものであ
る。

【０００６】

【課題を解決するための手段】本発明における送受信装
置は、入力信号の折り返し雑音を防止するローパスフィ
ルタと、予め定めた任意の単位時間ごとに前記入力信号
に含まれる最高周波数を検出する最高周波数検出手段
と、検出された最高周波数の２倍以上のサンプリング周
波数を選択し前記ローパスフィルタからの入力信号をＡ
／Ｄ変換するＡ／Ｄ変換手段と、Ａ／Ｄ変換されたデー
タを前記サンプリング周波数とともに送信する送信部と
を有する送信装置と、Ａ／Ｄ変換されたデータと前記サ
ンプリング周波数とを受信する受信部と、Ａ／Ｄ変換さ
れたデータを前記サンプリング周波数のサンプリングク
ロックでＤ／Ａ変換するＤ／Ａ変換手段とを有する受信
装置とを備えるという構成を有している。この構成によ
り、入力信号の特性に依存しない、元の信号が再生可能
な高能率伝送を可能にすることができる。

【０００７】本発明における送信装置は、入力信号の折
り返し雑音を防止するローパスフィルタと、前記ローパ
スフィルタからの入力信号を異なる周波数でサンプリン
グする複数のＡ／Ｄ変換手段と、前記各Ａ／Ｄ変換手段
の出力をそれぞれアナログ信号に変換するＤ／Ａ変換手
段と、変換されたアナログ信号と遅延させた前記入力信
号とを単位時間ごとに比較する比較手段と、比較結果が
入力信号に含まれる最高周波数成分の２倍以上となるよ
うな周波数許容範囲内にあるアナログ信号列のうち最低
のサンプリング周波数のＡ／Ｄ変換出力とサンプリング
周波数とを選択するセレクタと、Ａ／Ｄ変換されたデー
タを前記サンプリング周波数とともに送信する送信部と
を備えるという構成を有している。この構成により、入
力信号の特性に依存しない、元の信号が再生可能な高能
率伝送を可能にすることができる。

【０００８】本発明における送信装置は、前記比較手段
の一方の比較入力として、前記遅延させた入力信号に替
え最高サンプリング周波数でＡ／Ｄ変換した変換出力を
再度アナログ信号に変換した信号を用いるという構成を
有している。この構成により、入力信号の特性に依存し
ない、元の信号が再生可能な高能率伝送を可能とし、更
にアナログ遅延線が不要で集積化に適合することができ
る。

【０００９】本発明における送信装置は、入力信号の折
り返し雑音を防止するローパスフィルタと、前記入力信
号をサンプリングするＡ／Ｄ変換手段と、Ａ／Ｄ変換し
たデータを記憶するメモリと、記憶したＡ／Ｄ変換デー
タを飛び飛びに読み出す読出手段と、飛び飛びに読み出
したＡ／Ｄ変換データを補間する補間手段と、補間デー
タと入力信号をＡ／Ｄ変換したデータとを単位時間ごと
に比較する比較手段と、比較の結果、再生可能な再生許
容範囲内にある飛び飛びの読み出しデータのうちデータ
数が最少のデータ列とそのサンプリング周波数とを選択
するセレクタと、前記セレクタにより選択されたデータ
列と前記サンプリング周波数とを送信する送信部とを備
えるという構成を有している。この構成により、入力信
号の特性に依存しない、元の信号が再生可能な高能率伝
送を可能とする送信装置が得られ、更に１つのＡ／Ｄ変
換器と１種類のサンプリングクロックで構成することが
できる。

【００１０】本発明における送信制御方法は、サンプリ
ングクロックで入力信号をサンプリングしてＡ／Ｄ変換
したデータを記憶し、記憶したＡ／Ｄ変換データを飛び
飛びに読み出し、飛び飛びに読み出したＡ／Ｄ変換デー
タを補間し、補間データと入力信号をＡ／Ｄ変換したデ
ータとを単位時間ごとに比較し、比較の結果、再生可能
な再生許容範囲内にある飛び飛びの読み出しデータのう
ちデータ数が最少のデータ列とそのサンプリング周波数
とを選択し、選択されたデータ列とそのサンプリング周
波数とを送信する各工程を備えるという構成を有してい
る。この構成により、入力信号の特性に依存しない、元
の信号が再生可能な高能率の伝送が可能となる。

【００１１】本発明におけるコンピュータに読み取り可
能な記録媒体は、請求項５に記載の送信制御方法におけ
る各工程をコンピュータに実行させるためのプログラム
を記録するという構成を有している。この構成により、
入力信号の特性に依存しない、元の信号が再生可能な高
能率伝送を可能にする制御プログラムを他のコンピュー
タで使用することができる。

【００１２】本発明における送信装置は、入力信号の折
り返し雑音を防止するローパスフィルタと、前記入力信
号をフーリエ変換し単位時間ごとの最高周波数を検出す
る最高周波数検出手段と、検出された最高周波数の２倍
以上のサンプリングクロックを生成する可変発振手段
と、前記ローパスフィルタからの入力信号を前記可変発
振手段からのサンプリングクロックによりＡ／Ｄ変換す
るＡ／Ｄ変換手段と、Ａ／Ｄ変換されたデータをサンプ
リング周波数とともに送信する送信部とを備えるという
構成を有している。この構成により、入力信号の特性に
依存しない、元の信号が再生可能な高能率伝送を可能と
することができる。

【００１３】本発明における送信装置は、前記可変発振
手段に代わり、複数周波数のサンプリングクロックを発
生する手段と、前記最高周波数の２倍以上で最も低い周
波数を選択するセレクタとを備えるという構成を有して
いる。この構成により、入力信号の特性に依存しない、
元の信号が再生可能な高能率の伝送を可能にすることが
できる。

【００１４】本発明における送受信装置は、前記単位時
間を可変長とするという構成を有している。この構成に
より、入力信号の特性に依存しない、元の信号が再生可
能な高能率伝送を可能にする上、サンプリング周波数の
値を送る回数を減らし、伝送効率を改善することができ
る。

【００１５】本発明における送信装置は、前記単位時間
を可変長とするという構成を有している。この構成によ
り、入力信号の特性に依存しない、元の信号が再生可能
な高能率伝送を可能にする上、サンプリングクロックの
周波数の値を送る回数を減らし、伝送効率を改善するこ
とができる。

【００１６】本発明における受信装置は、請求項２ない
し４のいずれか、７または８記載の送信装置とネットワ
ークを介して接続され、前記送信装置からＡ／Ｄ変換さ
れたデータとサンプリング周波数の値とを受信する受信
部と、受信したＡ／Ｄ変換されたデータを受信したサン
プリング周波数に対応するＤ／Ａクロックにより読み出
しＤ／Ａ変換してアナログ信号を出力する手段とを備え
るという構成を有している。この構成により、入力信号
の特性に依存しない、元の信号が再生可能な高能率伝送
を可能にすることができる。

【００１７】本発明における送信装置は、前記最高周波
数をｆｍａｘとし、他の周波数をｆｍａｘ／２ⁿ （ｎ
＝１，２，３，・・・）とするという構成を有してい
る。この構成により、入力信号の特性に依存しない、元
の信号が再生可能な高能率伝送を可能にし、更に簡単な
手段で複数のサンプリングクロックを得ることができ
る。

【００１８】

【発明の実施の形態】以下、添付図面に基づき、本発明
の第１ないし第７の実施の形態を詳細に説明する。（第１の実施の形態）まず、図１を参照して、本発明の
第１の実施の形態における入力アナログ信号をディジタ
ル伝送する送受信装置の構成を説明する。図１に示す送
受信装置は、入力信号の予め定められた任意の単位時間
ごとに入力信号の最高周波数を検出する最高周波数検出
部１１と、折り返し雑音を防止するためのカットオフ周
波数を可変出来るローパスフィルタ（ＬＰＦ、以下単に
フィルタともいう）１２と、ローパスフィルタ１２を通
過した入力信号をディジタル信号に変換するＡ／Ｄ（ア
ナログディジタル）変換器（ＡＤＣ）１３と、単位時間
ごとの最高周波数の値とＡ／Ｄ変換されたデータを１つ
のデータパケットあるいはフレームとして送信する送信
部１４と、データパケットあるいはフレームを受信して
最高周波数の値とＡ／Ｄ変換されたデータを出力する受
信部１５と、受信部１５から最高周波数の値を受け取り
受け取った値の２倍の周波数で発振する可変発振器１６
と、可変発振器１６の発振周波数でＡ／Ｄ変換されたデ
ータを受信部１５から読み出し、Ｄ／Ａ（ディジタルア
ナログ）変換するＤ／Ａ変換器（ＤＡＣ）１７とにより
構成される。なお、入力信号の最高周波数検出部１１と
ローパスフィルタ１２とＡ／Ｄ変換器（ＡＤＣ）１３と
送信部１４とにより送信装置を構成し、受信部１５と可
変発振器１６とＤ／Ａ変換器（ＤＡＣ）１７とにより受
信装置を構成する。

【００１９】次に、図１を参照して、本発明の第１の実
施の形態における送受信装置の動作を説明する。図１に
おいて、最高周波数検出部１１は予め定めた単位時間ご
とに入力信号中の最高周波数Ｆｍａｘを検出し、ローパ
スフィルタ１２、Ａ／Ｄ変換器１３及び送信部１４に通
知する。ローパスフィルタ１２は通知された最高周波数
Ｆｍａｘの２倍以上にカットオフ周波数を設定したの
ち、単位時間中の入力信号を通過させる。標本化定理に
より、Ａ／Ｄ変換器１３は通知された最高周波数Ｆｍａ
ｘの２倍以上のサンプリングクロックを選択しローパス
フィルタ１２を通過した入力信号をＡ／Ｄ変換して送信
部１４へ出力する。送信部１４は通知された最高周波数
Ｆｍａｘの値とＡ／Ｄ変換器１３から出力されたＡ／Ｄ
変換データを１つのパケットあるいはフレームに構成し
て伝送路に送出する。

【００２０】受信部１５は、伝送路からパケットあるい
はフレームを受信して最高周波数Ｆｍａｘの値とＡ／Ｄ
変換されたデータとを分離し、それぞれ可変発振器１６
およびＤ／Ａ変換器１７に出力する。可変発振器１６は
受信部から最高周波数の値を受け取り受け取った値の２
倍の周波数で発振し、Ｄ／Ａ変換器１７にＤ／Ａクロッ
クとして出力する。Ｄ／Ａ変換器１７は受信部１５から
Ａ／Ｄ変換されたデータをＤ／Ａクロックにより読み出
すとともにＤ／Ａ変換し出力信号として出力する。

【００２１】本発明の第１の実施の形態によれば、単位
時間ごとに入力信号の最高周波数に基づき、サンプリン
グ周波数を変更することにより高能率伝送が可能とな
り、かつ入力信号の冗長性・相関性を用いていないため
入力信号の特性に依存せず、更に標本化定理に従ったサ
ンプリングクロックを用いることにより、元の信号を再
生することができるデータ伝送方法を実施可能な送受信
装置を提供することができる。

【００２２】（第２の実施の形態）次に、図２を参照し
て、本発明の第２の実施の形態における入力アナログ信
号をディジタル伝送する送信装置の構成を説明する。図
２に示す送信装置は、折り返し雑音を防止するためカッ
トオフ周波数を図中右側に接続されるＡ／Ｄ変換器２２
のサンプリングクロックの２倍にしたローパスフィルタ
（以下、単にフィルタともいう）２１と、各々サンプリ
ング周波数が異なりローパスフィルタ２１を通過した入
力信号をＡ／Ｄ変換するＡ／Ｄ変換器２２と、Ａ／Ｄ変
換器２２のＡ／Ｄ変換データをＤ／Ａ変換するＤ／Ａ変
換器２３と、入力信号がローパスフィルタ２１、Ａ／Ｄ
変換器２２、Ｄ／Ａ変換器２３を通過する時間と相等し
い時間だけ入力信号を遅延させる遅延手段としてのアナ
ログ遅延素子２４と、一定周期の信号を出力するインタ
ーバルタイマ２５と、インターバルタイマ２５の出力ご
とにリセットスタートしＤ／Ａ変換器２３の出力とアナ
ログ遅延素子２４の出力との差分即ち元の入力信号とＡ
／ＤおよびＤ／Ａ変換した信号との誤差を積分する減算
器２６と、インターバルタイマ２５の信号出力時に減算
器２６の出力する積分誤差が予め定めた許容範囲内であ
り、かつデータ量を少なくするためにそのうちで最も低
いサンプリングクロックの周波数値を出力する比較器２
７と、インターバルタイマ２５の信号周期の間、Ａ／Ｄ
変換データを順に格納するＦＩＦＯ構造のメモリである
ＦＩＦＯ２８と、比較器２７が出力するサンプリングク
ロックの周波数値に応じてＦＩＦＯ２８が出力するＡ／
Ｄ変換データを選択的に出力するセレクタ２９と、比較
器２７が出力するサンプリングクロックの周波数値とセ
レクタ２９の出力するＡ／Ｄ変換データを１つのパケッ
トあるいはフレームに構成して送信する送信部３０とに
より構成される。

【００２３】次に、図２を参照して、本発明の第２の実
施の形態における送受信装置の動作を説明する。図２に
おいて、入力信号はＡ／Ｄ変換の際折り返し雑音が発生
しないようにサンプリングクロックの２倍のカットオフ
周波数にした各ローパスフィルタ２１を通過し、それぞ
れサンプリングクロックの周波数が異なるＡ／Ｄ変換器
２２によりディジタル信号に変換される。説明の便宜
上、インターバルタイマ２５の出力時刻ｔ１とｔ２の間
の入力信号の最高周波数が３ｆであったとすると、時刻
ｔ１にＡ／Ｄ変換された各データはＦＩＦＯ２８に格納
されると共に、各々Ｄ／Ａ変換器２３でＤ／Ａ変換され
減算器２６に入力される。一方、入力信号がローパスフ
ィルタ２１、Ａ／Ｄ変換器２２、Ｄ／Ａ変換器２３を通
過する時間と相等しい時間だけ遅延させるアナログ遅延
素子２４を通過した入力信号も減算器２６に入力され
る。こうして順次、Ａ／Ｄ変換、Ｄ／Ａ変換、誤差の積
分が時刻ｔ２まで実行される。この間、インターバルタ
イマ２５は時刻ｔ１に減算器２６をリセットスタートさ
せ、時刻ｔ２に比較器２７に対し周波数値の出力を指示
する。

【００２４】この例の場合、標本化定理によりサンプリ
ング周波数が６ｆ以上であれば元の信号を復元すること
ができる。即ち、サンプリングクロックが８ｆ、１６
ｆ、３２ｆ、６４ｆの場合は積分誤差が概ね回路自体の
誤差分のみとなり、信号を復元できない４ｆ以下の場合
と明瞭に区別できる。比較器２７は上記の上位４つのサ
ンプリング周波数のうち最も低い周波数値８ｆをセレク
タ２９及び送信部３０に出力する。セレクタ２９は周波
数値８ｆを受けて、サンプリングクロックが８ｆのＡ／
Ｄ変換データを送信部３０に送る。送信部３０は周波数
値８ｆとＦＩＦＯ２８に格納されているＡ／Ｄ変換デー
タを１つのパケットあるいはフレームに構成して外部に
送信する。

【００２５】本発明の第２の実施の形態によれば、単位
時間ごとにサンプリング周波数を変更することにより高
能率伝送が可能となり、かつ入力信号の冗長性・相関性
を用いていないため入力信号の特性に依存せず、更に標
本化定理に従ったサンプリングクロックを用いることに
より、元の信号を再生可能な送信装置を提供することが
できる。

【００２６】なお、以上の説明では、サンプリングクロ
ックを２ⁿｆとしたが異なる周波数であれば問題なく、
効果は変わらない。また、サンプリングクロックを２ⁿ
ｆにすると、図１１に示すような極簡単な回路構成で複
数周波数のサンプリングクロックを得られるという有利
な効果が追加される。

【００２７】（第３の実施の形態）次に、図３を参照し
て、本発明の第３の実施の形態における入力アナログ信
号をディジタル伝送する送信装置の構成を説明する。図
２に示す送信装置では、その減算器２６に入力する信号
としてアナログ遅延素子２４で遅延させた入力信号を用
いているが、図３に示す送信装置では、遅延した入力信
号に替えて、最高周波数でサンプリングしたＡ／Ｄ変換
データをＤ／Ａ変換した信号（この例では６４ｆが最高
周波数）を入力している点で相違する。その他の構成
は、図２に示す第２の実施の形態のものと同様である。
すなわち、図２と同一の番号を付与した図３の構成要素
は図２のものと同様の作用・効果を有する。

【００２８】図３に示す例では、単位時間内の入力信号
の最高周波数が、例えば、１６ｆを越える場合は３２ｆ
以下の全てのＡ／Ｄ変換データで入力信号を復元でき
ず、積分誤差が予め定めた許容範囲を超えることになる
が、この場合比較器２７は６４ｆを選択する。

【００２９】本発明の第３の実施の形態によれば、単位
時間ごとにサンプリング周波数を変更することにより高
能率伝送が可能となり、かつ入力信号の冗長性・相関性
を用いていないため入力信号の特性に依存せず、更に標
本化定理に従ったサンプリングクロックを用いることに
より、元の信号が再生可能であり、更にアナログ遅延線
が不要のため集積化に適合した送信装置が得られるとい
う有利な効果を得ることができる。

【００３０】（第４の実施の形態）次に、図４に示すブ
ロック構成図と、図５に示すメモリへのデータ格納の様
子を示す模式図と、図６に示すメモリへのデータ格納と
補間データ生成の手順を示すフローチャートとを参照し
て、本発明の第４の実施の形態における入力アナログ信
号をディジタル伝送する送信装置について説明する。

【００３１】図４に示す送信装置は、折り返し雑音を防
止するためのローパスフィルタ４１と、ローパスフィル
タ４１を通過した入力信号をディジタル信号に変換する
Ａ／Ｄ変換器４２と、Ａ／Ｄ変換されたデータ及びその
補間値を記憶するメモリ４３と、Ａ／Ｄ変換器４２、メ
モリ４３および送信部４５との間でデータの授受を行う
と共にＡ／Ｄ変換データの間引き操作、補間計算および
誤差計算を行うＣＰＵ４４と、単位時間ごとの最高周波
数の値とＡ／Ｄ変換されたデータを１つのパケットある
いはフレームとして送信する送信部４５とにより構成さ
れる。また、ＣＰＵ４４は、記憶したＡ／Ｄ変換データ
を飛び飛びに読み出す読出手段と、飛び飛びに読み出し
たＡ／Ｄ変換データを補間する補間手段と、補間データ
と入力信号をＡ／Ｄ変換したデータとを単位時間ごとに
比較する比較手段と、比較の結果、再生可能な再生許容
範囲内にある飛び飛びの読み出しデータのうちデータ数
が最少のデータ列とそのサンプリング周波数とを選択す
るセレクタとを備えて構成される。

【００３２】なお、本実施の形態における最高周波数Ｆ
ｍａｘは、他の実施の形態におけるような入力信号の最
高周波数によりきめるのではなく、システムの要求によ
りまたは経験的に予め設定しておく周波数である。入力
データを送信する際には、複数のデータ列の各データを
飛び飛びに読み出してデータ間を補間し、再生可能な再
生許容範囲内にある飛び飛びの読み出しデータ列のうち
データ数が最少のデータ列を送信するよう設定する。な
お、補間データはＦｍａｘで読み出したデータと比較し
て、送信するデータ列の補間データが再生許容範囲内に
あるかどうかを決定する。このようにして、伝送するデ
ータを減少することにより、能率の高い伝送が可能とな
る。そのようなデータ列の送信手順は、以下詳細に説明
する。

【００３３】次に、図４、図５および図６を参照して、
本発明の第４の実施の形態における入力アナログ信号を
ディジタル伝送する送信装置の動作を説明する。まず、
図４において、入力信号はＡ／Ｄ変換の際折り返し雑音
が発生しないようサンプリングクロックの２倍のカット
オフ周波数としたローパスフィルタ４１を通過し、Ａ／
Ｄ変換器４２でディジタル信号に変換される。Ａ／Ｄ変
換器４２は１回の変換終了ごとにＣＰＵ４４に対し割り
込み信号（図示せず）で通知し、ＣＰＵ４４はＡ／Ｄ変
換データをＡ／Ｄ変換器４２から読み出しメモリ４３に
格納する。図５の（Ａ）はＡ／Ｄ変換器４２のサンプリ
ングクロック周波数をｆｍａｘとしたとき、Ａ／Ｄ変換
データがメモリ４３に格納される様子を示す。ＣＰＵ４
４は図５の（Ａ）のデータ０からデータＮを順次格納す
ると共に、Ａ／Ｄ変換データ列をＭ個飛び（Ｍ＝１、
２、３、・・・）でメモリ４３に格納する。以下、説明
の便宜上、Ｍ＝１、２、３とし、その場合のメモリ４３
への格納イメージを図５の（Ｂ）から図５の（Ｄ）に示
す。それぞれの場合のサンプリングクロックがｆｍａｘ
の１／２、１／３、１／４になることは容易に推察でき
る。ＣＰＵ４４は更に飛ばしたＡ／Ｄ変換データの前後
のデータを格納すると、補間値を計算し飛ばした領域に
格納する。補間式１ないし補間式６は図５の下部に示
す。図５の（Ｂ）に適用する補間式１では前後の値の単
純平均を用い、図５の（Ｃ）および（Ｄ）に適用する補
間式２ないし６では加重平均を用いている。予め定めた
単位時間あたりのＮ個のＡ／Ｄ変換データの格納と補間
値の計算および格納を終えると、ＣＰＵ４４は補間値と
図５の（Ａ）のそれに対応する領域の格納データとの
差、即ち補間誤差の計算を行い、その絶対値の合計を算
出する。

【００３４】次に、図６には、以上説明した動作の一連
の動作手順を示す。図６において、ＲＥＧ０〜ＲＥＧ２
はそれぞれＣＰＵ４４の内部レジスタ、ＡＤＣはＡ／Ｄ
変換器の出力データ、ＡＤＲＳはメモリアドレスレジス
タ、( ＡＤＲＳ) はメモリアドレスレジスタの値で間接
指定するメモリ領域、ＭＢ０、ＭＢ１はそれぞれｆｍａ
ｘ、ｆｍａｘ／２のＡ／Ｄ変換データを格納するメモリ
の基底アドレスを示す。なお、図６では説明の都合上、
１つ飛びの場合のみを示した。また、説明の都合上、Ａ
／Ｄ変換データのメモリへの格納と補間計算を逐次処理
的に記述したが、多重並列的に処理することも可能であ
る。しかし、図６は、一見して判断可能のため、詳細な
説明は省略する。

【００３５】上述のように、図５の（Ａ）ないし（Ｄ）
までの場合のサンプリングクロックはそれぞれｆｍａ
ｘ、ｆｍａｘ／２，ｆｍａｘ／３，ｆｍａｘ／４となる
からデータ０からデータＮの間の最高周波数成分が、
（１）ｆｍａｘ／８以下であれば４つの場合全てが、
（２）ｆｍａｘ／８を超えてｆｍａｘ／６以下であれば
図５の（Ａ）ないし（Ｃ）の場合が、（３）ｆｍａｘ／
６を超えてｆｍａｘ／４以下であれば図５の（Ａ）およ
び（Ｂ）の場合が、（４）ｆｍａｘ／４を超えてｆｍａ
ｘ／２以下であれば図５の（Ａ）の場合のみが、それぞ
れ元の信号を再生可能となるため、補間誤差の絶対値の
合計が再生できない場合と明確に区別できる。ＣＰＵ４
４のセレクタは上記（１）ないし（４）のそれぞれに於
いて、例えば、データが再生許容範囲内にある等の条件
を満たす最もデータ数の少ない場合を選択し、サンプリ
ングクロックの周波数値とＡ／Ｄ変換データを送信部４
５に転送する。例えば（１）の場合、周波数値ｆｍａｘ
／４と飛び飛びに読み出したＡ／Ｄ変換データ０、デー
タ４、データ８、・・・とを送信部４５に転送する。送
信部４５は周波数値ｆｍａｘ／４とＡ／Ｄ変換データデ
ータ０、データ４、データ８、・・・とを１つのパケッ
トあるいはフレームに構成して送信する。このように、
間引きしたデータを送信することにより、送信データ量
を少なくすることができる。

【００３６】本発明の第４の実施の形態によれば、単位
時間ごとにサンプリング周波数を変更することにより高
能率伝送が可能となり、かつ入力信号の冗長性・相関性
を用いていないため入力信号の特性に依存せず、更に標
本化定理に従ったサンプリングクロックを用いることに
より、元の信号が再生可能な送信装置、および入力信号
の最高周波数の検出が不要のため、使用する制御プログ
ラムを容易に得ることができ、その制御プログラムを記
録した記録媒体を提供できるという有利な効果が得られ
る。

【００３７】（第５の実施の形態）次に、図７を参照し
て、本発明の第５の実施の形態における入力アナログ信
号をディジタル伝送する送信装置の構成を説明する。図
７に示す送信装置は、入力信号の予め定めた単位時間ご
との最高周波数をフーリエ変換により検出するＦＦＴ部
７１と、折り返し雑音を防止するためのカットオフ周波
数を可変できるローパスフィルタ７２と、ローパスフィ
ルタ７２を通過した入力信号をディジタル信号に変換す
るＡ／Ｄ変換器７３と、ＦＦＴ部７１から最高周波数の
値を受け取り受け取った値の２倍の周波数で発振する可
変発振器（可変ＯＳＣ）７４と、単位時間ごとの最高周
波数の値とＡ／Ｄ変換されたデータを１つのパケットあ
るいはフレームとして送信する送信部７５とにより構成
される。

【００３８】次に、図７を参照して、本発明の第５の実
施の形態における送信装置の動作を説明する。図７にお
いて、ＦＦＴ部７１は予め定めた単位時間ごとに入力信
号中の最高周波数Ｆｍａｘを算出し、ローパスフィルタ
７２、可変発振器７４及び送信部７５に通知する。ロー
パスフィルタ７２は通知された最高周波数Ｆｍａｘの２
倍以上にカットオフ周波数を設定したのち、前記単位時
間中の入力信号を通過させる。標本化定理により、可変
発振器７４は通知された最高周波数Ｆｍａｘの２倍以上
のサンプリングクロックをＡ／Ｄ変換器７３に出力す
る。Ａ／Ｄ変換器７３はローパスフィルタ７２を通過し
たデータをＡ／Ｄ変換して送信部７５へ出力する。送信
部７５は通知された最高周波数Ｆｍａｘの値とＡ／Ｄ変
換器７３から出力されたＡ／Ｄ変換データを１つのパケ
ットあるいはフレームに構成し、本発明の請求の範囲外
の手段で送信する。

【００３９】本発明の第５の実施の形態によれば、単位
時間ごとにサンプリング周波数を変更することにより高
能率伝送が可能となり、かつ入力信号の冗長性・相関性
を用いていないため入力信号の特性に依存せず、更に標
本化定理に従ったサンプリングクロックを用いることに
より、元の信号に再生可能な送信装置が得られるという
有利な効果が得られる。

【００４０】（第６の実施の形態）次に、図８を参照し
て、本発明の第６の実施の形態における入力アナログ信
号をディジタル伝送する送信装置の構成を説明する。図
８に示す本実施の形態における送信装置では、図７に示
す可変発振器７４に替えて、複数の発振周波数出力を持
つ発振器（ＯＳＣ）８１と、発振器８１の出力からＦＦ
Ｔ部７１が通知した最高周波数Ｆｍａｘの２倍以上の周
波数で最も低い周波数を選択するセレクタ８２を用いる
点で、図７に示す送信装置と異なる。その他の構成は、
図７に示す第５の実施の形態のものと同様である。すな
わち、図７と同一の番号を付与した図８の構成要素は図
７のものと同様の作用・効果を有する。

【００４１】本発明の第６の実施の形態によれば、単位
時間ごとにサンプリング周波数を変更することにより高
能率伝送が可能となり、かつ入力信号の冗長性・相関性
を用いていないため入力信号の特性に依存せず、更に標
本化定理に従ったサンプリングクロックを用いることに
より、元の信号が再生可能な送信装置が得られるという
有利な効果が得られる。

【００４２】また、上記から分かるように、図７に示す
可変発振器７４と、図８に示す本実施の形態における発
振器８１およびセレクタ８２とは、ほぼ同様の機能およ
び作用・効果を有するが、本実施の形態における発振器
８１は、その出力周波数を最も高い周波数をｆｍａｘと
し、以下ｆｍａｘ／２ⁿとすると、図１１に示すような
極簡単な回路構成により複数周波数のサンプリングクロ
ックが得られるという有利な効果が追加される。

【００４３】（第７の実施の形態）次に、図９および図
１０を参照して、本発明の第７の実施の形態における入
力アナログ信号をディジタル伝送する送信装置（送信
部）および受信装置（受信部）により構成される送受信
装置の構成と、送信装置と受信装置間で送受信するパケ
ットまたはフレームの構成例を説明する。

【００４４】図９において、入力信号の予め定めた単位
時間ごとの最高周波数の２倍以上のサンプリングクロッ
クで入力信号をＡ／Ｄ変換し送信部９２へ出力するＡ／
Ｄ変換器（ＡＤＣ）９１と、制御部９２１、送信バッフ
ァ９２２及び並列直列変換回路（Ｐ→Ｓ）９２３で構成
され、単位時間ごとの最高周波数の値とＡ／Ｄ変換され
たデータを１つのパケットあるいはフレームとして送信
する送信部９２と、制御部９３１、受信バッファ９３２
及び直列並列変換回路（Ｓ→Ｐ）９３３で構成され、パ
ケットあるいはフレームを受信して最高周波数の値とＡ
／Ｄ変換されたデータを出力する受信部９３と、受信部
９３から最高周波数の値を受け取り受け取った値の２倍
の周波数で発振する可変発振器（可変ＯＳＣ）９４と、
可変発振器９４から出力する信号をクロックとして受信
部９３からのデータをＤ／Ａ変換するＤ／Ａ変換器（Ｄ
ＡＣ）９５とにより構成される。

【００４５】次に、図９および図１０を参照して、本発
明の第７の実施の形態における送受信装置の動作を説明
する。図９において、制御部９２１は単位時間ごとの最
高周波数の値とＡ／Ｄ変換データを送信バッファ９２２
に蓄積し、ヘッダ、単位時間ごとの最高周波数の値を示
すサンプリング周波数識別子、Ａ／Ｄ変換データのデー
タ数を表すデータ長およびＡ／Ｄ変換データを、順に並
列直列変換回路９２３に転送する。並列直列変換回路９
２３は得られたデータを順にパラレルデータからシリア
ルデータに変換して伝送路に送出する。

【００４６】上記の順に伝送する場合の伝送路上の伝送
フォーマットを図１０に示す。受信部９３は、伝送路か
ら受信したシリアルデータを直列並列変換回路９３３に
よりパラレルデータに変換し、受信バッファ９３２に格
納する。一つのパケット若しくはフレームの受信が終了
すると、直列並列変換回路９３３は制御部９３１に受信
割込み（図示せず）を通知する。制御部９３１は受信割
込みを検出すると受信バッファ９３２内のサンプリング
周波数識別子を読みとり、対応する周波数値を可変発振
器９４に出力すると共に、Ａ／Ｄ変換データをＤ／Ａ変
換器９５に転送してＤ／Ａ変換させ、Ｄ／Ａ変換器９５
からアナログ信号を出力する。

【００４７】本発明の第７の実施の形態によれば、単位
時間ごとにサンプリング周波数を変更することによる高
能率伝送が可能となり、かつ入力信号の冗長性・相関性
を用いていないため入力信号の特性に依存せず、更に標
本化定理に従ったサンプリングクロックを用いているこ
とにより、元の信号に再生可能な送受信装置が得られる
という有利な効果が得られる。特に、本実施の形態で
は、データの送信部および受信部にバッファ使用するこ
とにより、データ送受信間の同期をとることができる。

【００４８】なお、以上説明したいずれの実施の形態に
於いても、Ａ／Ｄ変換器及びＤ／Ａ変換器は、例えばオ
ーム社発行の「電子情報通信ハンドブック」９３７，９
３８ページ記載の回路例等で容易に構成することができ
る。

【００４９】

【発明の効果】本発明における送受信装置は、上記のよ
うに構成され、単位時間ごとにサンプリング周波数を変
更して最適な周波数にすることにより、高能率伝送を可
能とし、かつ入力信号の冗長性・相関性を用いていない
ため入力信号の特性に依存せず、更に標本化定理に従っ
たサンプリングクロックを用いることにより、元の信号
を忠実に再生することができる。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態における送受信装置
の構成を示すブロック図、

【図２】本発明の第２の実施の形態における送信装置の
構成を示すブロック図、

【図３】本発明の第３の実施の形態における送信装置の
構成を示すブロック図、

【図４】本発明の第４の実施の形態における送信装置の
構成を示すブロック図、

【図５】本発明の第４の実施の形態における送信装置の
メモリへのデータ格納の様子を示す模式図、

【図６】図４に示すメモリへのデータ格納と補間データ
生成の手順を示すフローチャート、

【図７】本発明の第５の実施の形態における送信装置の
構成を示すブロック図、

【図８】本発明の第６の実施の形態における送信装置の
構成を示すブロック図、

【図９】本発明の第７の実施の形態における送受信装置
の構成を示すブロック図、

【図１０】本発明の第７実施の形態における送信装置と
受信装置との間で送受信するパケットまたはフレームの
構成例を示す図、

【図１１】複数周波数のサンプリングクロックを出力す
る簡単な回路構成を示す図、

【図１２】従来技術の高能率符号化／復号化装置の概略
的なブロック図。

【符号の説明】

１１最高周波数検出部１２、２１、４１、７２ローパスフィルタ（ＬＰＦ）１３、２２、４２、７３、９１Ａ／Ｄ変換器（ＤＡ
Ｃ）１４、３０、４５、７５、９２送信部１５、９３受信部１６、７４、９４可変発振器１７、２３、９５Ｄ／Ａ変換器（ＤＡＣ）２４アナログ遅延素子２５インターバルタイマ２６減算器２７比較器２８ＦＩＦＯ構造のメモリ２９セレクタ４３メモリ４４ＣＰＵ７１ＦＦＴ部８１発振器８２セレクタ９２１、９３１制御部９２２送信バッファ９２３並列直列変換回路９３２受信バッファ９３３直列並列変換回路

フロントページの続きＦターム(参考） 5C059 LA01 LB03 LB11 PP04 SS06 SS20 UA02 UA12 UA36 UA37 UA38 5J064 AA02 AA04 BA06 BA16 BB04 BC01 BC06 BC07 BC10 BC11 BC25 BD02

Claims

【特許請求の範囲】

【請求項１】入力信号の折り返し雑音を防止するローパ
スフィルタと、予め定めた任意の単位時間ごとに前記入
力信号に含まれる最高周波数を検出する最高周波数検出
手段と、検出された最高周波数の２倍以上のサンプリン
グ周波数を選択し前記ローパスフィルタからの入力信号
をＡ／Ｄ変換するＡ／Ｄ変換手段と、Ａ／Ｄ変換された
データを前記サンプリング周波数とともに送信する送信
部とを有する送信装置と、Ａ／Ｄ変換されたデータと前
記サンプリング周波数とを受信する受信部と、Ａ／Ｄ変
換されたデータを前記サンプリング周波数のサンプリン
グクロックでＤ／Ａ変換するＤ／Ａ変換手段とを有する
受信装置とを備えることを特徴とする送受信装置。
【請求項２】入力信号の折り返し雑音を防止するローパ
スフィルタと、前記ローパスフィルタからの入力信号を
異なる周波数でサンプリングする複数のＡ／Ｄ変換手段
と、前記各Ａ／Ｄ変換手段の出力をそれぞれアナログ信
号に変換するＤ／Ａ変換手段と、変換されたアナログ信
号と遅延させた前記入力信号とを単位時間ごとに比較す
る比較手段と、比較結果が入力信号に含まれる最高周波
数成分の２倍以上となるような周波数許容範囲内にある
アナログ信号列のうち最低のサンプリング周波数のＡ／
Ｄ変換出力とサンプリング周波数とを選択するセレクタ
と、Ａ／Ｄ変換されたデータを前記サンプリング周波数
とともに送信する送信部とを備えることを特徴とする送
信装置。
【請求項３】前記比較手段の一方の比較入力として、前
記遅延させた入力信号に替え最高サンプリング周波数で
Ａ／Ｄ変換した変換出力を再度アナログ信号に変換した
信号を用いることを特徴とする請求項２記載の送信装
置。
【請求項４】入力信号の折り返し雑音を防止するローパ
スフィルタと、前記入力信号をサンプリングするＡ／Ｄ
変換手段と、Ａ／Ｄ変換したデータを記憶するメモリ
と、記憶したＡ／Ｄ変換データを飛び飛びに読み出す読
出手段と、飛び飛びに読み出したＡ／Ｄ変換データを補
間する補間手段と、補間データと入力信号をＡ／Ｄ変換
したデータとを単位時間ごとに比較する比較手段と、比
較の結果、再生可能な再生許容範囲内にある飛び飛びの
読み出しデータのうちデータ数が最少のデータ列とその
サンプリング周波数とを選択するセレクタと、前記セレ
クタにより選択されたデータ列と前記サンプリング周波
数とを送信する送信部とを備えることを特徴とする送信
装置。
【請求項５】サンプリングクロックで入力信号をサンプ
リングしてＡ／Ｄ変換したデータを記憶し、記憶したＡ
／Ｄ変換データを飛び飛びに読み出し、飛び飛びに読み
出したＡ／Ｄ変換データを補間し、補間データと入力信
号をＡ／Ｄ変換したデータとを単位時間ごとに比較し、
比較の結果、再生可能な再生許容範囲内にある飛び飛び
の読み出しデータのうちデータ数が最少のデータ列とそ
のサンプリング周波数とを選択し、選択されたデータ列
とそのサンプリング周波数とを送信する各工程を備える
ことを特徴とする送信制御方法。
【請求項６】請求項５に記載の送信制御方法における各
工程をコンピュータに実行させるためのプログラムを記
録した、コンピュータ読み取り可能な記録媒体。
【請求項７】入力信号の折り返し雑音を防止するローパ
スフィルタと、前記入力信号をフーリエ変換し単位時間
ごとの最高周波数を検出する最高周波数検出手段と、検
出された最高周波数の２倍以上のサンプリングクロック
を生成する可変発振手段と、前記ローパスフィルタから
の入力信号を前記可変発振手段からのサンプリングクロ
ックによりＡ／Ｄ変換するＡ／Ｄ変換手段と、Ａ／Ｄ変
換されたデータをサンプリング周波数とともに送信する
送信部とを備えることを特徴とする送信装置。
【請求項８】前記可変発振手段に代わり、複数周波数の
サンプリングクロックを発生する手段と、前記最高周波
数の２倍以上で最も低い周波数を選択するセレクタとを
備えることを特徴とする請求項７記載の送信装置。
【請求項９】前記単位時間を可変長とすることを特徴と
する請求項１記載の送受信装置。
【請求項１０】前記単位時間を可変長とすることを特徴
とする請求項２ないし４のいずれか、７または８記載の
送信装置。
【請求項１１】請求項２ないし４のいずれか、７または
８記載の送信装置とネットワークを介して接続され、前
記送信装置からＡ／Ｄ変換されたデータとサンプリング
周波数の値とを受信する受信部と、受信したＡ／Ｄ変換
されたデータを受信したサンプリング周波数に対応する
Ｄ／Ａクロックにより読み出しＤ／Ａ変換してアナログ
信号を出力する手段とを備えることを特徴とする受信装
置。
【請求項１２】前記最高周波数をｆｍａｘとし、他の周
波数をｆｍａｘ／２ⁿ（ｎ＝１，２，３，・・・）とす
ることを特徴とする請求項２ないし４のいずれか、７、
８または１０記載の送信装置。