JP2003077297A - 半導体チップを検査する方法 - Google Patents
半導体チップを検査する方法Info
- Publication number
- JP2003077297A JP2003077297A JP2002140670A JP2002140670A JP2003077297A JP 2003077297 A JP2003077297 A JP 2003077297A JP 2002140670 A JP2002140670 A JP 2002140670A JP 2002140670 A JP2002140670 A JP 2002140670A JP 2003077297 A JP2003077297 A JP 2003077297A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- mode
- inspection
- test
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/14—Implementation of control logic, e.g. test mode decoders
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/30—Marginal testing, e.g. by varying supply voltage
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/26—Functional testing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/46—Test trigger logic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2201/00—Indexing scheme relating to error detection, to error correction, and to monitoring
- G06F2201/83—Indexing scheme relating to error detection, to error correction, and to monitoring the solution involving signatures
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Tests Of Electronic Circuits (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】 （修正有）
【課題】半導体チップ、特に、半導体メモリチップを検
査する方法に関し、確実で追跡可能な検査結果を提供す
る。 【解決手段】半導体チップ、特に、半導体メモリチップ
を検査する方法であって、検査すべきチップ内で少なく
とも１つの検査モードがセットされ、該検査モードは該
チップ内で実行され、該検査結果が該チップから出力さ
れる方法であって、該検査モードをセットした後、およ
び該検査モードを実行する前に検証モードが実行され、
該検査モードにおいて、該チップ内でセットされた該検
査モード状態は所定のフォーマットで読み出されること
を特徴とする方法。
査する方法に関し、確実で追跡可能な検査結果を提供す
る。 【解決手段】半導体チップ、特に、半導体メモリチップ
を検査する方法であって、検査すべきチップ内で少なく
とも１つの検査モードがセットされ、該検査モードは該
チップ内で実行され、該検査結果が該チップから出力さ
れる方法であって、該検査モードをセットした後、およ
び該検査モードを実行する前に検証モードが実行され、
該検査モードにおいて、該チップ内でセットされた該検
査モード状態は所定のフォーマットで読み出されること
を特徴とする方法。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体チップ、特
に、半導体メモリチップを検査する方法に関する。この
方法では、検査すべきチップ内で少なくとも１つの検査
モードがセットされ、この検査モードはチップ内で実行
され、検査結果がチップから出力される。
に、半導体メモリチップを検査する方法に関する。この
方法では、検査すべきチップ内で少なくとも１つの検査
モードがセットされ、この検査モードはチップ内で実行
され、検査結果がチップから出力される。
【０００２】
【従来の技術】チップの質を確認するために、および場
合によっては、チップをさらなる製造工程の前に排除す
るか、または修復するために、半導体チップにはウエハ
レベルのうちに検査および修復プロセス（デバッギン
グ）が行われる。対応するチップ検査は、通常、検査す
べきチップ内にロードされるか、またはそこにセットさ
れる多数のテストモードを提供する検査器具を用いて、
同時にまたは平行して多数のチップに対して行われる。
その後、それぞれの検査モードはチップ内で実行され、
その際にチップから取得される検査結果が検査装置に出
力される。検査方法のこの流れにおいて、チップ内でセ
ットされた検査モード、および場合によっては、付属の
レジスタも実際にセットされ、所望の検査を進行させた
ということから出発する。換言すると、検査モードが総
じて成功裏に行われたのかどうかということの点検は、
チップの誘導された反応をもとにしてのみ行われ得る。
これらの点検は手動で行われ、特に今日、テストモード
が益々包括的で複雑になるため、対応する時間の浪費お
よび出費と結びつく。問題なのは、さらに、手動点検の
際に、誘導された反応がチップの特定の機能領域に簡単
には帰属させられ得ないことである。例えば、チップの
内部カウンタが正確に動作しない場合、さらなる物理的
分析を用いて、誘導された反応からこれを追跡すること
は、大抵の場合、非常に困難である。この関連で、の検
査を開発するために、複数の検査モードが相互に組合わ
される場合は、さらに問題が多い。この場合、１つの検
査モードが忘れられるか、または誤って中断されただけ
であっても、セットされた検査モードに対するチップの
反応から、直接的に、チップにエラーが存在することを
推察することはできず、間接的、および非常に大きな時
間の浪費のもとでのみ推察することができる。
合によっては、チップをさらなる製造工程の前に排除す
るか、または修復するために、半導体チップにはウエハ
レベルのうちに検査および修復プロセス（デバッギン
グ）が行われる。対応するチップ検査は、通常、検査す
べきチップ内にロードされるか、またはそこにセットさ
れる多数のテストモードを提供する検査器具を用いて、
同時にまたは平行して多数のチップに対して行われる。
その後、それぞれの検査モードはチップ内で実行され、
その際にチップから取得される検査結果が検査装置に出
力される。検査方法のこの流れにおいて、チップ内でセ
ットされた検査モード、および場合によっては、付属の
レジスタも実際にセットされ、所望の検査を進行させた
ということから出発する。換言すると、検査モードが総
じて成功裏に行われたのかどうかということの点検は、
チップの誘導された反応をもとにしてのみ行われ得る。
これらの点検は手動で行われ、特に今日、テストモード
が益々包括的で複雑になるため、対応する時間の浪費お
よび出費と結びつく。問題なのは、さらに、手動点検の
際に、誘導された反応がチップの特定の機能領域に簡単
には帰属させられ得ないことである。例えば、チップの
内部カウンタが正確に動作しない場合、さらなる物理的
分析を用いて、誘導された反応からこれを追跡すること
は、大抵の場合、非常に困難である。この関連で、の検
査を開発するために、複数の検査モードが相互に組合わ
される場合は、さらに問題が多い。この場合、１つの検
査モードが忘れられるか、または誤って中断されただけ
であっても、セットされた検査モードに対するチップの
反応から、直接的に、チップにエラーが存在することを
推察することはできず、間接的、および非常に大きな時
間の浪費のもとでのみ推察することができる。
【０００３】従って、冒頭で述べた半導体チップの検査
方法は、確実な検査結果は非常に大きい浪費を伴っての
み達成可能であり、部分的には全く達成できないという
不利な点を負う。
方法は、確実な検査結果は非常に大きい浪費を伴っての
み達成可能であり、部分的には全く達成できないという
不利な点を負う。
【０００４】米国特許第４，９７０，７２７号から、請
求項１の前提部に従った方法が公知である。この公報
は、外部の検査器を介して選択され得る複数の検査モー
ドを実行することができる集積半導体メモリを記載す
る。このために、外部の検査器から集積半導体メモリの
端子に付与された信号は、入力バッファおよび出力バッ
ファならびに回路を介してレジスタにロードされ、そこ
で格納されるので、信号が半導体メモリの端子において
変化したとしても、選択された検査モードは固定された
状態で留まる。次に、レジスタに格納されたデータは復
号器で復号され、この復号器は検査モードに対応する信
号を制御回路に送信し、その後、この信号は検査モード
を実行するために用いられる。回路、入力バッファおよ
び出力バッファ、ならびに外部検査器の端子を介してレ
ジスタが読出されることによって、検査モードの実行
中、半導体メモリにおいて復号器が作動され得る。
求項１の前提部に従った方法が公知である。この公報
は、外部の検査器を介して選択され得る複数の検査モー
ドを実行することができる集積半導体メモリを記載す
る。このために、外部の検査器から集積半導体メモリの
端子に付与された信号は、入力バッファおよび出力バッ
ファならびに回路を介してレジスタにロードされ、そこ
で格納されるので、信号が半導体メモリの端子において
変化したとしても、選択された検査モードは固定された
状態で留まる。次に、レジスタに格納されたデータは復
号器で復号され、この復号器は検査モードに対応する信
号を制御回路に送信し、その後、この信号は検査モード
を実行するために用いられる。回路、入力バッファおよ
び出力バッファ、ならびに外部検査器の端子を介してレ
ジスタが読出されることによって、検査モードの実行
中、半導体メモリにおいて復号器が作動され得る。
【０００５】
【発明が解決しようとする課題】本発明の課題は、冒頭
で述べられた種類の半導体チップを検査する方法をもた
らすことであり、この方法は、いかなる場合にも、確実
で追跡可能な検査結果を提供する。
で述べられた種類の半導体チップを検査する方法をもた
らすことであり、この方法は、いかなる場合にも、確実
で追跡可能な検査結果を提供する。
【０００６】
【課題を解決するための手段】この課題は、請求項１の
特徴によって解決される。本発明の有利な実施形態は、
従属請求項に記載される。
特徴によって解決される。本発明の有利な実施形態は、
従属請求項に記載される。
【０００７】従って、本発明は以下を提供する。
【０００８】１． 半導体チップ、特に、半導体メモリ
チップを検査する方法であって、検査すべきチップ内で
少なくとも１つの検査モードがセットされ、該検査モー
ドは該チップ内で実行され、検査結果が該チップから出
力される方法であって、該検査モードをセットした後、
および該検査モードを実行する前に検証モードが実行さ
れ、該検証モードにおいて、該チップ内でセットされた
該検査モードの状態は所定のフォーマットで読出される
ことを特徴とする、方法。
チップを検査する方法であって、検査すべきチップ内で
少なくとも１つの検査モードがセットされ、該検査モー
ドは該チップ内で実行され、検査結果が該チップから出
力される方法であって、該検査モードをセットした後、
および該検査モードを実行する前に検証モードが実行さ
れ、該検証モードにおいて、該チップ内でセットされた
該検査モードの状態は所定のフォーマットで読出される
ことを特徴とする、方法。
【０００９】２． 前記検証モードとともに、少なくと
も１つのレジスタもまた前記チップ内でセットされ、セ
ットされた該レジスタの状態は、前記検証モードにおい
て同様に読出されることを特徴とする、項目１に記載の
方法。
も１つのレジスタもまた前記チップ内でセットされ、セ
ットされた該レジスタの状態は、前記検証モードにおい
て同様に読出されることを特徴とする、項目１に記載の
方法。
【００１０】３． 複数の検査モード、および場合によ
っては、複数のレジスタがセットされる場合、単に選択
された検査モード、および場合によってはレジスタの前
記状態は、前記検証モードにおいて読出されることを特
徴とする、項目１または２に記載の方法。
っては、複数のレジスタがセットされる場合、単に選択
された検査モード、および場合によってはレジスタの前
記状態は、前記検証モードにおいて読出されることを特
徴とする、項目１または２に記載の方法。
【００１１】４． 前記所定の出力フォーマットは、前
記検証モードにおいてスタートサインおよびストップサ
インを含むことを特徴とする、項目１〜３のうちの１つ
に記載の方法。
記検証モードにおいてスタートサインおよびストップサ
インを含むことを特徴とする、項目１〜３のうちの１つ
に記載の方法。
【００１２】５． 前記レジスタの状態を読み出すため
に、所与の比較値が前記チップに入力されること、該比
較値はチップの内部でレジスタ値と比較されること、お
よび比較結果は合／否トポロジーを用いて前記検証モー
ドにおいて読出されることを特徴とする、項目２、３ま
たは４のうちの１つに記載の方法。
に、所与の比較値が前記チップに入力されること、該比
較値はチップの内部でレジスタ値と比較されること、お
よび比較結果は合／否トポロジーを用いて前記検証モー
ドにおいて読出されることを特徴とする、項目２、３ま
たは４のうちの１つに記載の方法。
【００１３】６． 前記半導体チップのデバッギング工
程を包含することを特徴とする、項目１〜５のうちの１
つに記載の方法。
程を包含することを特徴とする、項目１〜５のうちの１
つに記載の方法。
【００１４】（要旨）本発明は、半導体チップ、特に、
半導体メモリチップを検査する方法に関し、この方法で
は、検査すべきチップ内で少なくとも１つの検査モード
がセットされ、この検査モードはチップ内で実行され、
検査結果がチップから出力される。本発明に従って、検
査モードがセットされた後、および検査モードが実行さ
れる前に検証モードが実行され、この検証モードにおい
て、チップ内でセットされた検査モードの状態が所定の
フォーマットで読出されることが提供される。
半導体メモリチップを検査する方法に関し、この方法で
は、検査すべきチップ内で少なくとも１つの検査モード
がセットされ、この検査モードはチップ内で実行され、
検査結果がチップから出力される。本発明に従って、検
査モードがセットされた後、および検査モードが実行さ
れる前に検証モードが実行され、この検証モードにおい
て、チップ内でセットされた検査モードの状態が所定の
フォーマットで読出されることが提供される。
【００１５】
【発明の実施の形態】誘導された反応を介してのみ検査
の質が推察され得るので、いわば盲目飛行状態で実行さ
れたこれまでの半導体チップの検査方法の実行に代わり
に、本発明は、それぞれの半導体チップの内部で検査が
実行される前に、検査モードの状態の制御を提供する。
従って、本発明によるアプローチは、検査方法の流れに
制御を提供し、ここから、検査モードが総じて完全に、
および正確にチップ内にロードされたかどうかが察知さ
れ得、その結果、検査の流れが実行される前にすでに、
従って、検査結果を獲得する前に検査の正確な開始が保
証される。従って、発明による方法を用いて、検査モー
ドが正確にセットされなかったチップは、早期の段階で
製造工程から取除かれ得るか、または修復され得るか、
あるいは検査モードをセットする条件が初期の段階で点
検され、再定義され得る。
の質が推察され得るので、いわば盲目飛行状態で実行さ
れたこれまでの半導体チップの検査方法の実行に代わり
に、本発明は、それぞれの半導体チップの内部で検査が
実行される前に、検査モードの状態の制御を提供する。
従って、本発明によるアプローチは、検査方法の流れに
制御を提供し、ここから、検査モードが総じて完全に、
および正確にチップ内にロードされたかどうかが察知さ
れ得、その結果、検査の流れが実行される前にすでに、
従って、検査結果を獲得する前に検査の正確な開始が保
証される。従って、発明による方法を用いて、検査モー
ドが正確にセットされなかったチップは、早期の段階で
製造工程から取除かれ得るか、または修復され得るか、
あるいは検査モードをセットする条件が初期の段階で点
検され、再定義され得る。
【００１６】従って、本発明による方法は、新しいチッ
プ設計の正確さを検証する際、および検査工程を開発お
よびデバッグする際に、時間的節減および質の向上が得
られるという利点を有する。
プ設計の正確さを検証する際、および検査工程を開発お
よびデバッグする際に、時間的節減および質の向上が得
られるという利点を有する。
【００１７】半導体チップを検査する方法を提供し、そ
れぞれの検証モードと共に、少なくとも１つのレジスタ
もチップ内でセットされる場合に備えて、本発明に従っ
て、さらに提供された検証モードにおいてセットされた
レジスタｉの状態が同様に読出されることが好適に提供
される。
れぞれの検証モードと共に、少なくとも１つのレジスタ
もチップ内でセットされる場合に備えて、本発明に従っ
て、さらに提供された検証モードにおいてセットされた
レジスタｉの状態が同様に読出されることが好適に提供
される。
【００１８】複数の検査モード、および場合によって
は、複数のレジスタが検査すべきチップ内でセットされ
る場合に備えて、検査の情報の全部が重要というのでは
ない場合、時間を節約するために予め決定されただけの
検査モードの状態、および場合によっては、レジスタの
状態を検証モードにおいて読出すことを提供する。
は、複数のレジスタが検査すべきチップ内でセットされ
る場合に備えて、検査の情報の全部が重要というのでは
ない場合、時間を節約するために予め決定されただけの
検査モードの状態、および場合によっては、レジスタの
状態を検証モードにおいて読出すことを提供する。
【００１９】検証モードの所定の出力フォーマットは、
好適には、確定されたスタートサイン、および確定され
たストップサインを含む。これは、シフトされたデータ
ストリングを容易に認識するのに利用される。
好適には、確定されたスタートサイン、および確定され
たストップサインを含む。これは、シフトされたデータ
ストリングを容易に認識するのに利用される。
【００２０】基本的には、本発明による方法もまた、Ｄ
ＲＡＭのセルフリフレッシュ発振器の周波数等の生産パ
ラメータを検査するのに適切である。
ＲＡＭのセルフリフレッシュ発振器の周波数等の生産パ
ラメータを検査するのに適切である。
【００２１】検査モードを単純化するために、好適に提
供されるのは、レジスタの状態を読出すために所与の比
較値がチップに入力されること、これらの比較値がチッ
プ内でレジスタ値と比較されること、および比較結果
が、合／否／トポロジーを有する検証モードにおいて読
出されることである。合／否／トポロジーの構成は任意
であり、好適には、１／０の形式を有する。
供されるのは、レジスタの状態を読出すために所与の比
較値がチップに入力されること、これらの比較値がチッ
プ内でレジスタ値と比較されること、および比較結果
が、合／否／トポロジーを有する検証モードにおいて読
出されることである。合／否／トポロジーの構成は任意
であり、好適には、１／０の形式を有する。
【００２２】要約すると、本発明による方法は、チップ
の本来の検査が進行される前に、検査すべき半導体チッ
プの状態を全検査モードおよびレジスタに関して正常か
どうかを確認する可能性を提供することが確認され得
る。
の本来の検査が進行される前に、検査すべき半導体チッ
プの状態を全検査モードおよびレジスタに関して正常か
どうかを確認する可能性を提供することが確認され得
る。
【００２３】次に、半導体チップを検査する本発明の方
法が図面を用いて詳細に説明される。図面は、半導体チ
ップの検査方法の枠内で、本発明による検査モードの定
義、実施形態および評価を表の形式で含む。
法が図面を用いて詳細に説明される。図面は、半導体チ
ップの検査方法の枠内で、本発明による検査モードの定
義、実施形態および評価を表の形式で含む。
【００２４】従って、半導体チップ、すなわちＳＲＡＭ
の形の半導体メモリに対して、３０個の検査モードＴＭ
−０２９が確定される。これらの３０個の検査モード３
０のうち、検査モードＴＭ２８は、それぞれ４ディジッ
トを有する３個のレジスタを所有し、他方、検査モード
ＴＭ２９は、それぞれ６ディジットを有する７個のレジ
スタを含む。
の形の半導体メモリに対して、３０個の検査モードＴＭ
−０２９が確定される。これらの３０個の検査モード３
０のうち、検査モードＴＭ２８は、それぞれ４ディジッ
トを有する３個のレジスタを所有し、他方、検査モード
ＴＭ２９は、それぞれ６ディジットを有する７個のレジ
スタを含む。
【００２５】ＤＲＡＭのセルフタイマーリフレッシュが
検査される、いわゆる生産性検査に対して、８ディジッ
ト→ＳＴＲという読出しが可能である。
検査される、いわゆる生産性検査に対して、８ディジッ
ト→ＳＴＲという読出しが可能である。
【００２６】図１において、検査モードＴＭ−Ｒｅａｄ
−ＯＵＴと表示される、本発明により提供された検証モ
ードの呼出しは、ＴＭＲＯ＜ｘ1ｘ2ｘ3ｘ4＞であり、こ
の場合、ｘ1ｘ2ｘ3ｘ4に対して、図面および定義におい
て入力されたスイッチマスキング＜０または１＞が取決
められる。
−ＯＵＴと表示される、本発明により提供された検証モ
ードの呼出しは、ＴＭＲＯ＜ｘ1ｘ2ｘ3ｘ4＞であり、こ
の場合、ｘ1ｘ2ｘ3ｘ4に対して、図面および定義におい
て入力されたスイッチマスキング＜０または１＞が取決
められる。
【００２７】入力フォーマットとして定義されるのは、
所定の１という数字および０という数字の所定のシーケ
ンスを有するスタートサインおよびストップサイン、お
よびフォーマットとして定義されるのは、スタートサイ
ンに３０個の検査モードが続き、レジスタ、ＳＴＲおよ
びストップサインがこれに続くことである。
所定の１という数字および０という数字の所定のシーケ
ンスを有するスタートサインおよびストップサイン、お
よびフォーマットとして定義されるのは、スタートサイ
ンに３０個の検査モードが続き、レジスタ、ＳＴＲおよ
びストップサインがこれに続くことである。
【００２８】検査の実行に関しては、検査モード０、
５、６、７、２３、２９のみが動作中であることが取決
められる。これは、本発明に従ってチップ状態が検証モ
ードにおいて正常かどうかを確認することにとって、図
面において実行されたチップの応答を意味する。
５、６、７、２３、２９のみが動作中であることが取決
められる。これは、本発明に従ってチップ状態が検証モ
ードにおいて正常かどうかを確認することにとって、図
面において実行されたチップの応答を意味する。
【００２９】これに続く、読出された状態の評価工程に
おいて、どの検査モードが動作中であるか、どのレジス
タが注意される必要があるか、注意すべきレジスタの内
容およびＳＴＲの内容が明らかになる。
おいて、どの検査モードが動作中であるか、どのレジス
タが注意される必要があるか、注意すべきレジスタの内
容およびＳＴＲの内容が明らかになる。
【００３０】評価工程が、以下の場合のように、全検査
モードおよびレジスタが正確にセットされたという結果
をもたらした場合、本発明による検査方法は、本来の検
査の流れ、および検査結果の出力を続行する。
モードおよびレジスタが正確にセットされたという結果
をもたらした場合、本発明による検査方法は、本来の検
査の流れ、および検査結果の出力を続行する。
【００３１】
【発明の効果】確実で追跡可能な検査結果を提供する、
半導体チップを検査する方法が提供される。
半導体チップを検査する方法が提供される。
【図１】図１は、本発明の半導体の検査方法の一実施形
態を示す。
態を示す。
フロントページの続き
(72)発明者 ヨヘン カルショイアー
ドイツ国 デー−81737 ミュンヘン，
ゼバスティアン−バウアー−シュトラーセ
33
(72)発明者 ペーター ベール
ドイツ国 デー−82327 トゥートゥツィ
ンク， ヴァクセンシュタインシュトラー
セ １
Ｆターム(参考） 2G132 AA00 AA08 AB01 AD06 AG01
AH03 AK09 AK15 AL09
5F038 DF05 DT08 DT15 DT17 DT19
EZ20
5L106 AA01 AA02 DD22 EE06 GG07
Claims (6)
- 【請求項１】 半導体チップ、特に、半導体メモリチッ
プを検査する方法であって、検査すべきチップ内で少な
くとも１つの検査モードがセットされ、該検査モードは
該チップ内で実行され、検査結果が該チップから出力さ
れる方法であって、該検査モードをセットした後、およ
び該検査モードを実行する前に検証モードが実行され、
該検証モードにおいて、該チップ内でセットされた該検
査モードの状態は所定のフォーマットで読出されること
を特徴とする、方法。 - 【請求項２】 前記検証モードとともに、少なくとも１
つのレジスタもまた前記チップ内でセットされ、セット
された該レジスタの状態は、前記検証モードにおいて同
様に読出されることを特徴とする、請求項１に記載の方
法。 - 【請求項３】 複数の検査モード、および場合によって
は、複数のレジスタがセットされる場合、単に選択され
た検査モード、および場合によってはレジスタの前記状
態は、前記検証モードにおいて読出されることを特徴と
する、請求項１または２に記載の方法。 - 【請求項４】 前記所定の出力フォーマットは、前記検
証モードにおいてスタートサインおよびストップサイン
を含むことを特徴とする、請求項１〜３のうちの１つに
記載の方法。 - 【請求項５】 前記レジスタの状態を読み出すために、
所与の比較値が前記チップに入力されること、該比較値
はチップの内部でレジスタ値と比較されること、および
比較結果は合／否トポロジーを用いて前記検証モードに
おいて読出されることを特徴とする、請求項２、３また
は４のうちの１つに記載の方法。 - 【請求項６】 前記半導体チップのデバッギング工程を
包含することを特徴とする、請求項１〜５のうちの１つ
に記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE10124735.4 | 2001-05-21 | ||
| DE10124735A DE10124735C1 (de) | 2001-05-21 | 2001-05-21 | Verfahren zum Testen von Halbleiter-Chips |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003077297A true JP2003077297A (ja) | 2003-03-14 |
Family
ID=7685594
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002140670A Withdrawn JP2003077297A (ja) | 2001-05-21 | 2002-05-15 | 半導体チップを検査する方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6858447B2 (ja) |
| JP (1) | JP2003077297A (ja) |
| KR (1) | KR100868416B1 (ja) |
| DE (1) | DE10124735C1 (ja) |
| FR (1) | FR2824916B1 (ja) |
| TW (1) | TWI251082B (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6472239B2 (en) * | 2001-04-02 | 2002-10-29 | Micron Technology, Inc. | Method for fabricating semiconductor components |
| DE102004053316A1 (de) | 2004-11-04 | 2006-05-18 | Infineon Technologies Ag | Verfahren zur Ein- und Ausgabe von Betriebsparametern eines integrierten Halbleiterspeichers |
| DE102004057483B3 (de) | 2004-11-29 | 2006-08-10 | Infineon Technologies Ag | Verfahren zum Testen von Halbleiter-Chips mittels Bitmasken |
| US8499208B2 (en) * | 2006-10-27 | 2013-07-30 | Qualcomm Incorporated | Method and apparatus for scheduling BIST routines |
| KR100970895B1 (ko) * | 2009-08-31 | 2010-07-16 | 리노공업주식회사 | 반도체 칩 검사용 소켓 |
| SG192859A1 (en) | 2011-03-01 | 2013-09-30 | Celerint Llc | Method and system for utilizing stand-alone controller in multiplexed handler test cell for indexless tandem semiconductor test |
| CN114328340B (zh) * | 2021-12-30 | 2024-06-07 | 南京英锐创电子科技有限公司 | 芯片检测装置和功能板卡 |
| CN115549820B (zh) * | 2022-12-02 | 2023-03-24 | 深圳市锦锐科技股份有限公司 | 收音芯片测试方法及芯片测试系统 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH081760B2 (ja) * | 1987-11-17 | 1996-01-10 | 三菱電機株式会社 | 半導体記憶装置 |
| JPH02260200A (ja) * | 1989-03-30 | 1990-10-22 | Sharp Corp | 複数ビット並列テスト機能を有する半導体記憶装置における複数ビット並列機能テスト方法 |
| US5299203A (en) * | 1990-08-17 | 1994-03-29 | Sgs-Thomson Microelectronics, Inc. | Semiconductor memory with a flag for indicating test mode |
| JP2796590B2 (ja) * | 1991-08-07 | 1998-09-10 | 三菱電機株式会社 | メモリ装置及びそれを使用したデータ処理装置 |
| DE69716789T2 (de) | 1996-01-26 | 2003-07-03 | Teijin Chemicals Ltd., Tokio/Tokyo | Brillenglas |
| WO1998047152A1 (fr) * | 1997-04-16 | 1998-10-22 | Hitachi, Ltd. | Circuit integre a semi-conducteur et procede pour tester la memoire |
| US6314011B1 (en) * | 1997-08-22 | 2001-11-06 | Micron Technology Inc | 256 Meg dynamic random access memory |
| US6557128B1 (en) * | 1999-11-12 | 2003-04-29 | Advantest Corp. | Semiconductor test system supporting multiple virtual logic testers |
| US6259639B1 (en) * | 2000-02-16 | 2001-07-10 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor integrated circuit device capable of repairing defective parts in a large-scale memory |
-
2001
- 2001-05-21 DE DE10124735A patent/DE10124735C1/de not_active Expired - Fee Related
-
2002
- 2002-04-11 TW TW091107302A patent/TWI251082B/zh not_active IP Right Cessation
- 2002-05-14 FR FR0205896A patent/FR2824916B1/fr not_active Expired - Fee Related
- 2002-05-15 JP JP2002140670A patent/JP2003077297A/ja not_active Withdrawn
- 2002-05-17 KR KR1020020027455A patent/KR100868416B1/ko not_active IP Right Cessation
- 2002-05-21 US US10/151,990 patent/US6858447B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| FR2824916B1 (fr) | 2004-10-08 |
| FR2824916A1 (fr) | 2002-11-22 |
| US20030059962A1 (en) | 2003-03-27 |
| DE10124735C1 (de) | 2002-11-14 |
| KR20020088402A (ko) | 2002-11-27 |
| TWI251082B (en) | 2006-03-11 |
| US6858447B2 (en) | 2005-02-22 |
| KR100868416B1 (ko) | 2008-11-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0556826B1 (en) | Microprocessor with self-diagnostic test function | |
| JP2003114260A (ja) | Ａｓｉｃの埋め込みメモリ及びプロセッサを用いた内蔵自己テスト法 | |
| US20020163351A1 (en) | Method for producing test patterns for testing an integrated circuit | |
| JP2003077297A (ja) | 半導体チップを検査する方法 | |
| US20050108596A1 (en) | Method of verifying circuitry used for testing a new logic component prior to the first release of the component | |
| US6425102B1 (en) | Digital signal processor with halt state checking during self-test | |
| TWI488246B (zh) | 資源整合及晶片測試方法 | |
| JP2006525586A (ja) | 製品をテストするための方法および装置 | |
| JP2005190112A (ja) | マイクロコンピュータ及びそのデバッグ方法 | |
| JPH09181134A (ja) | 半導体集積回路装置の検査装置および方法 | |
| JP2852156B2 (ja) | Ｉｃ検査装置の自己診断方法 | |
| JPH0887429A (ja) | プログラマブルコントローラ | |
| JP2007035119A (ja) | 半導体装置 | |
| CN115098377A (zh) | 一种基于fpga数字信号的逻辑触发检测方法及系统 | |
| CN117950929A (zh) | 基于门控功能的通用测试方法和装置 | |
| US20020138219A1 (en) | Quality assurance automatic display system | |
| JP2003315412A (ja) | Ｉｃ試験装置及びその制御方法 | |
| JP2001155047A (ja) | 論理シミュレーション処理装置及び方法 | |
| JP2000046910A (ja) | 集積回路の機能試験方法 | |
| JP2003344488A (ja) | 半導体集積回路のメモリポーズテスト方法およびそのテスト回路 | |
| JP2002207782A (ja) | 論理シミュレーション方法、および、論理シミュレーション用プログラムを記録する記録媒体 | |
| JPH05114639A (ja) | 半導体集積回路 | |
| JPS6149253A (ja) | Ｒｏｍデ−タチエツク方式 | |
| JPS63127170A (ja) | 集積回路試験装置 | |
| JPH05144300A (ja) | 情報機器の診断システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20050802 |