DE10124735C1 - Verfahren zum Testen von Halbleiter-Chips - Google Patents

Abstract

Die Erfindung betrifft ein Verfahren zum Testen von Halbleiter-Chips, insbesondere von Halbleiterspeicher-Chips, bei dem in einem zu testenden Chip zumindest ein Testmodus gesetzt, der Testmodus im Chip ausgeführt wird und Testergebnisse aus dem Chip ausgegeben werden. Erfindungsgemäß ist vorgesehen, dass nach dem Setzen und vor dem Durchführen des Testmodus ein Prüfmodus ausgeführt wird, in welchem der Status des im Chip eingesetzten Testmodus in einem definierten Format ausgelesen wird.

Description

Die vorliegende Erfindung betrifft ein Verfahren zum Testen von Halbleiter-Chips, insbesondere von Halbleiterspeicher- Chips, bei dem in einem zu testenden Chip zumindest ein Test­ modus gesetzt, der Testmodus im Chip ausgeführt wird und Testergebnisse aus dem Chip ausgegeben werden.

Halbleiter-Chips werden bereits auf der Wafer-Ebene Tests und Reparaturprozessen (Debugging) unterzogen, um die Qualität der Chips zu ermitteln, und um Chips gegebenenfalls vor der weiteren Produktion auszuscheiden oder zu reparieren. Ent­ sprechende Chip-Tests erfolgen gleichzeitig bzw. parallel an einer großen Anzahl von Chips mit Hilfe von Testgeräten, die in der Regel eine Vielzahl von Testmodi bereitstellen, die in die zu testenden Chips geladen bzw. dort gesetzt werden, wor­ aufhin der jeweilige Testmodus im Chip ausgeführt wird, wobei die dabei erhaltenen Testergebnisse aus dem Chip zum Testge­ rät ausgegeben werden. Bei diesem Ablauf des Testverfahrens wird davon ausgegangen, dass die im Chip gesetzten Testmodi und gegebenenfalls die zugehörigen Register tatsächlich auch gesetzt wurden und die gewünschten Testabläufe ausgelöst ha­ ben. Mit anderen Worten kann eine Überprüfung, ob die Test­ modi überhaupt erfolgreich ausgelöst wurden, lediglich anhand von abgeleiteten Reaktionen des Chips vorgenommen werden. Diese Überprüfungen erfolgen manuell, was mit entsprechendem Zeit- und Kostenaufwand verbunden ist, zumal heutzutage die Testmodi immer umfangreicher und komplexer werden. Problema­ tisch ist bei der manuellen Überprüfung aber auch, dass abge­ leitete Reaktionen nicht ohne weiteres einem bestimmten Funk­ tionsbereich des Chips zugeordnet werden können. Läuft bei­ spielsweise ein interner Zähler des Chips nicht korrekt, so ist dies zumeist mit Hilfe zusätzlicher physikalischer Analy­ sen aus den abgeleiteten Reaktionen nur sehr schwer nachzu­ vollziehen. Problematisch ist in diesem Zusammenhang ferner, wenn für die Entwicklung von Testprozeduren mehrere Testmodi miteinander kombiniert werden. Wird in diesem Fall auch nur ein Testmodus vergessen oder falsch abgesetzt, kann aus der Reaktion des Chips auf die gesetzten Testmodi nicht direkt auf den im Chip vorliegenden Fehler geschlossen werden, sondern nur indirekt und unter sehr großem Zeitaufwand.

Das eingangs genannte Testverfahren für Halbleiter-Chips ist also mit dem Nachteil behaftet, dass zuverlässige Testergeb­ nisse nur mit sehr großem Aufwand und zum Teil gar nicht er­ zielbar sind.

Aus der US 4,970,727 ist ein Verfahren gemäß dem Oberbegriff des Anspruchs 1 bekannt. Diese Druckschrift beschreibt einen integrierten Halbleiterspeicher, der mehrere Testmodi durch­ führen kann, die über einen externen Tester angewählt werden können. Dazu werden die vom externen Tester an die Anschlüsse des integrierten Halbleiterspeichers anliegenden Signale über einen Ein- und Ausgabepuffer und einen Schaltkreis in ein Re­ gister geladen und dort gespeichert, so dass der gewählte Testmodus festgelegt bleibt, auch wenn die Signale an den An­ schlüssen des Halbleiterspeichers sich ändern. Anschließend wird das im Register gespeicherte Datum in einem Decoder de­ codiert, der ein dem Testmodus entsprechendes Signal an einen Steuerkreis abgibt, der daraufhin die Ausführung des Testmo­ dus auslöst. Während der Ausführung des Testmodus kann bei dem Halbleiterspeicher dieser betätigt werden, indem das Re­ gister über den Schaltkreis und den Ein- und Ausgabepuffer und die Anschlüsse vom externen Tester ausgelesen wird.

Eine Aufgabe der vorliegenden Erfindung besteht darin, ein Verfahren zum Testen von Halbleiter-Chips der eingangs ge­ nannten Art zu schaffen, das in jedem Fall zuverlässige und nachvollziehbare Testergebnisse liefert.

Gelöst wird diese Aufgabe durch die Merkmale des Anspruchs 1. Vorteilhafte Weiterbildungen der Erfindung sind in den Unter­ ansprüchen angegeben.

Anstelle der bisherigen Führung des Testverfahrens für Halb­ leiter-Chips, das gewissermaßen im Blindflug durchgeführt wird, weil auf die Qualität des Tests nur über die abgeleite­ ten Reaktionen geschlossen werden kann, sieht die Erfindung eine Kontrolle des Status der Testmodi vor der internen Aus­ führung des Tests im jeweiligen Halbleiter-Chip vor. Der er­ findungsgemäße Ansatz stellt also ein Kontrolle im Ablauf des Testverfahrens bereit, aus welcher entnehmbar ist, ob die Testmodi überhaupt vollständig und korrekt in den Chip gela­ den sind, so dass bereits vor Ausführung des Testablaufs und damit vor Gewinnung der Testergebnisse Sicherheit bezüglich einer korrekten Initiierung des Test besteht. Mit Hilfe des erfindungsgemäßen Verfahrens können damit diejenigen Chips, in welchen die Testmodi nicht korrekt gesetzt wurden, bereits in einem frühzeitigen Stadium aus dem Verkehr gezogen oder repariert werden, oder die Bedingungen des Setzens der Testmodi können in einem frühen Stadium überprüft und neu defi­ niert werden.

Das erfindungsgemäße Verfahren hat demnach den Vorteil, einer zeitlichen Einsparung und Qualitätssteigerung bei der Verifi­ zierung von neuen Chip-Designs und beim Entwickeln und Debug­ gen von Testabläufen.

Für den Fall, dass das Verfahren zum Testen von Halbleiter- Chips vorsieht, dass zusammen mit dem jeweiligen Prüfmodus auch zumindest ein Register im Chip gesetzt wird, ist bevor­ zugt vorgesehen, dass der Status des gesetzten Registers erfindungsgemäß zusätzlich zum vorgesehenen Prüfmodus ebenfalls aus gelesen wird.

Für den Fall, dass mehrere Testmodi und gegebenenfalls meh­ rere Register im zu testenden Chip gesetzt werden, ist zur Zeitersparnis vorgesehen, den Status von lediglich vorbe­ stimmten Testmodi und gegebenenfalls Registern im Prüfmodus auszulesen, falls nicht sämtliche Informationen des Test re­ levant sind.

Das definierte Ausgabeformat des Prüfmodus enthält bevorzugt eine festgelegte Start-Signatur und eine festgelegte Stopp- Signatur. Dies dient der leichten Erkennbarkeit von verscho­ benen Datenstrings.

Grundsätzlich ist das erfindungsgemäße Verfahren auch zum Testen produktiver Parameter, wie etwa der Frequenz eines Selfrefresh-Oszillators von DRAMS geeignet.

Zur Vereinfachung des Testmodus ist bevorzugt vorgesehen, dass für die Statusauslesung der Register vorgegebene Ver­ gleichswerte in den Chip eingegeben werden, dass diese Ver­ gleichswerte chipintern mit den Registerwerten verglichen, und dass das Vergleichsergebnis im Prüfmodus mit einer Pass/Fail/Topologie ausgelesen wird. Die Gestaltung der PASS/FAIL/Topologie kann in beliebiger Weise erfolgen und hat bevorzugt die Form von 1/0.

Zusammenfassend ist festzustellen, dass das erfindungsgemäße Verfahren die Möglichkeit bietet, den Status eines zu testen­ den Halbleiter-Chips bezüglich sämtlicher Testmodi und Regis­ ter abzufragen, bevor der eigentliche Test in Chip ablaufen gelassen wird.

Nachfolgend wird das erfindungsgemäße Verfahren zum Testen von Halbleiter-Chips anhand der Zeichnung näher erläutert; die Zeichnung umfasst in tabellarischer Form Definition, Aus­ führung und Auswertung des erfindungsgemäßen Testmodus im Rahmen des Testverfahrens für Halbleiter-Chips.

Demnach sind für einen Halbleiter-Chip, nämlich einen Halb­ leiterspeicher in Gestalt eines SRAM 30 Testmodi TM-029 fest­ gelegt. Von diesen 30 Testmodi besitzt der Testmodus TM28 drei Register mit je vier Stellen, während der Testmodus TM 29 sieben Register mit je sechs Stellen umfasst.

Für einen sogenannten produktiven Test, bei welchem der Self­ timer-Refresh des DRAM getestet wird, besteht folgende Ausle­ semöglichkeit: 8 Digits → STR.

Der Aufruf des erfindungsgemäß vorgesehenen Prüfmodus, der in der Zeichnung als TM-Read-OUT Testmodus bezeichnet ist, er­ folgt wie folgt: → TMRO <x₁x₂x₃x₄<, wobei für x₁x₂x₃x₄ ein in der Zeichnung und der Definition eingegebene Einschaltmaskie­ rung <0 oder 1< vereinbart ist.

Als Eingabeformat sind eine Start-Signatur und eine Stopp- Signatur mit einer festgelegten Abfolge von Einsern und Nul­ len definiert und als Format ist definiert, dass auf die Startsignatur die dreißig Testmodi, gefolgt von den Registern und STR sowie der Stopsignatur folgen.

Für die Ausführung des Tests wird vereinbart, dass lediglich die Testmodi 0, 5, 6, 7, 23, 29 aktiv sind. Dies bedeutet für die erfindungsgemäße Abfrage des Chipstatus im Prüfmodus die in der Zeichnung aufgeführte Antwort des Chips.

In der darauffolgenden Auswertung des ausgelesenen Status er­ gibt sich, welche Testmodi aktiv sind, welche Register nicht beachtet werden müssen, die Inhalte der zu beachtenden Regis­ ter und der Inhalt von STR.

Wenn die Auswertung, wie im vorliegenden Fall ergeben hat, dass sämtliche Testmodi und Register korrekt gesetzt worden sind, wird das erfindungsgemäße Testverfahren fortgesetzt mit dem eigentlichen Testablauf und der Ausgabe der Testergeb­ nisse.

Claims (6)

1. Verfahren zum Testen von Halbleiter-Chips, insbesondere von Halbleiterspeicher-Chips, bei dem in einem zu testenden Chip zumindest ein Testmodus gesetzt, der Testmodus im Chip ausgeführt wird und Testergebnisse aus dem Chip ausgegeben werden, dadurch gekennzeichnet, dass nach dem Setzen und vor dem Durchführen des Testmodus ein Prüfmodus ausgeführt wird, in welchem der Status des im Chip gesetzten Testmodus in ei­ nem definierten Format ausgelesen wird.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass zusammen mit dem Prüfmodus auch zumindest ein Register im Chip gesetzt wird und dass der Status des gesetzten Registers im Prüfmodus ebenfalls ausgelesen wird.

3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeich­ net, dass in dem Fall, wenn mehrere Testmodi und ggf. mehrere Register gesetzt werden, der Status von lediglich ausgewähl­ ten Testmodi und ggf. Registern im Prüfmodus ausgelesen wird.

4. Verfahren nach Anspruch 1, 2 oder 3, dadurch gekenn­ zeichnet, dass das definierte Ausgabeformat im Prüfmodus eine Start- und eine Stop-Signatur enthält.

5. Verfahren nach Anspruch 2, 3 oder 4, dadurch gekenn­ zeichnet, dass für die Statusauslesung der Register vorgegebene Vergleichswerte in den Chip eingegeben werden, dass diese Vergleichswerte chipintern mit den Registerwerten verglichen, und dass das Vergleichsergebnis im Prüfmodus mit einer Pass/Fail-Topologie ausgelesen wird.

6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch ge­ kennzeichnet, dass es ein Debuggen des Halbleiter-Chips um­ fasst.