JP2003060627A - クロック乗せ換え回路 - Google Patents

Abstract

(57)【要約】 【課題】 衝突検出の信頼性が高く、ＣＡＤツールによ
る設計が容易なクロック乗せ換え回路を提供する。 【解決手段】 異なるアドレス番号によって指定される
複数のデータ記憶領域を有し、当該データ記憶領域に対
するデータの書込みと読出しを同時に実行し得るデータ
記憶手段を備えたクロック乗せ換え回路において、書込
み用ポインタ手段と、読出し用ポインタ手段と、同期化
処理手段と、衝突検出手段と、衝突回避手段を設ける。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はクロック乗せ換え回
路に関し、例えば、高速通話路におけるビット同期回路
で、あるクロック位相が定まっている入力データを当該
クロックとは異なる位相を有するクロックに乗せ換える
場合などに適用し得る。

【０００２】

【従来の技術】従来のクロック乗せ換え回路としては、
次の文献１、文献２に記載されたものがある。

【０００３】文献１：特開平５−２６８２０１号公報 文献２：特許第３１１９７９３号公報 このうち文献１のクロック乗換え回路は、複数面のメモ
リを備え、書き込み側では書き込みクロックを用いてデ
ータをこれらのメモリをフレーム毎に順番に切り替えて
書き込み、読み出し側では読み出しクロックを用いてこ
れらのメモリをフレーム毎に順番に切り替えて書き込ん
だデータを読み出すことでクロックの乗せ換えを行うク
ロック乗せ換え回路において、同一メモリにおける書き
込み位相と読み出し位相の衝突の有無を監視し検出する
位相監視部と、該位相監視部で該書き込み位相と読み出
し位相の衝突が検出された時に読み出し位相を変えて該
書き込み位相と読み出し位相を所定位相差離す位相制御
部とを備えたことを特徴とする回路構成である。

【０００４】これにより、それまで必要であったＤ／Ａ
変換器とＡ／Ｄ変換器を用いずに、小さな回路規模で、
クロック乗せ換えを実現するものである。

【０００５】

【発明が解決しようとする課題】ところが、従来のこの
種のクロック乗せ換え回路において、メモリ領域に対す
る書込み位相を決める書込みクロックと、メモリ領域か
らの読出し位相を決める読出しクロックとは非同期（す
なわち、位相が一致している保証がない）であり、しか
もその非同期な書込み位相から得られた書込み側窓パル
スと読出し側パルスとの位相を比較する（論理積を求め
る）ことによって、衝突の有無を検査している。

【０００６】ここで、衝突とは、同一のアドレス番号に
よって指定される同じメモリ領域に対する書込みと、読
出しとが同時に行われること等を指す。衝突が発生する
と、まだ書込みが完了していないデータを読み出してし
まう（この場合は、当然、読み出されたデータは正常な
ものではない）等の不都合が生じるので、衝突は確実に
検出し、繰り返し発生しないように対処する必要があ
る。

【０００７】しかしながら従来のクロック乗せ換え回路
のように、非同期な書込み位相から得られた書込み側窓
パルスと読出し側パルスとの位相を比較することによっ
て衝突の有無を検査する場合、衝突の検出自体を確実に
行うことが困難である。

【０００８】例えば衝突時に書込み側窓パルスのハイレ
ベルと読出し側パルスのハイレベルが時間的に重なるこ
とを検出することで衝突の検出を行うものとすると、両
者が非同期であるために、ハイレベルとハイレベルの重
なり部分の時間幅が極めて短いこと（例えば、１クロッ
クパルスの時間幅よりも短いこと等）が有り得、一般的
にフリップフロップやラッチなどが必要とするセットア
ップ時間とホールド時間を合わせた時間よりも短くなる
ことも起こる。その場合には、フリップフロップやラッ
チなどの記憶内容の正常性が保証されないため、信頼性
が低下する。

【０００９】一方、一般的な電子回路の設計と同様に、
当該クロック乗せ換え回路の設計にもＣＡＤツール（コ
ンピュータ支援設計ツール）を使用することが多いと考
えられるが、ＣＡＤツールを用いる場合、従来のよう
に、非同期な書込み側窓パルスと読出し側パルスを用い
たのでは、機能だけを指定できる簡便なソフトマクロを
使用できず、ハードマクロを使用して回路素子のレイア
ウトまで詳細に指定しなければならないため、設計作業
自体が困難なものとなる。

【００１０】

【課題を解決するための手段】かかる課題を解決するた
めに、本発明では、異なるアドレス番号によって指定さ
れる複数のデータ記憶領域を有し、当該データ記憶領域
に対するデータの書込みと読出しを同時に実行し得るデ
ータ記憶手段を備えたクロック乗せ換え回路において、
（１）前記データ記憶手段に対する書込み用のアドレス
番号を、書込みクロックに同期して変化させる書込み用
ポインタ手段と、（２）前記データ記憶手段に対する読
出し用のアドレス番号を、読出しクロックに同期して変
化させる読出し用ポインタ手段と、（３）前記書込み用
アドレス番号の位相を読出しクロックに同期させて同期
化書込み用アドレス番号を生成する第１の同期化処理、
または読出し用アドレス番号の位相を書込みクロックに
同期させて同期化読出し用アドレス番号を生成する第２
の同期化処理を実行する同期化処理手段と、（４）前記
書込み用アドレス番号と同期化読出し用アドレス番号の
位相差が所定の基準値未満に近接したこと、または前記
読出し用アドレス番号と同期化書込み用アドレス番号の
位相が所定の基準値未満に近接したことを検出したとき
衝突検出信号を出力する衝突検出手段と、（５）当該衝
突検出手段から衝突検出信号が出力されると、前記書込
み用アドレス番号と読出し用アドレス番号を少なくとも
前記基準値以上に相違させる衝突回避操作を実行する衝
突回避手段を設けたことを特徴とする。

【００１１】

【発明の実施の形態】（Ａ）実施形態 以下、本発明にかかるクロック乗せ換え回路を、高速通
話路におけるビット同期回路に適用した場合を例に、実
施形態について説明する。

【００１２】（Ａ−１）第１の実施形態の構成 本実施形態のビット同期回路の主要部の構成例を図１に
示す。

【００１３】図１において、当該ビット同期回路は、ラ
イトポインタ１と、リードポインタ２と、メモリ３と、
衝突検出部４とを備えている。

【００１４】このうちメモリ３は、データの書込みと、
データの読出しを同時に実行可能なメモリである。この
メモリ３に対しデータを書き込むメモリ領域を指定する
書込みアドレス番号ＷＮの供給と、データを読み出すメ
モリ領域を指定する読出しアドレス番号ＲＮの供給とは
独立して行われ、書込みアドレス番号ＷＮで任意の１つ
のメモリ領域を指定すると、前記高速通信路から得られ
たデータ（例えば、会話音声などを収容したデータ）Ｄ
Ａ１が当該メモリ領域へ書き込まれ、読出しアドレス番
号ＲＮで任意の１つのメモリ領域を指定すると、当該メ
モリ領域に書き込まれていたデータＤＡ２が読み出さ
れ、当該ビット同期回路の後段（図示せず）に出力され
る。

【００１５】書込みアドレス番号ＷＮの供給を受けるの
はメモリ３のアドレス番号入力端子ＷＡであり、読出し
アドレス番号ＲＮの供給を受けるのはアドレス番号入力
端子ＲＡであり、データＤＡ１の供給を受けるのはデー
タ入力端子ＷＤであり、データＤＡ２を出力するのはデ
ータ出力端子ＲＤである。

【００１６】当該メモリ３はまた、図示したように、各
クロック入力端子に供給される書込みクロックＷＣと読
出しクロックＲＣの各クロックパルスの立上がりエッジ
に応じて、エッジ動作を行う。したがって、当該メモリ
３に対するデータＤＡ１の書込みは書込みクロックＷＣ
に同期して行われ、データＤＡ２の読出しはクロックＲ
Ｃに同期して行われることとなる。

【００１７】書込みアドレス番号ＷＮや読出しアドレス
番号ＲＮによって指定される当該メモリ３のアドレス空
間の大きさはどのように構成してもかまわないが、一般
的には、メモリ容量を節約する等の理由で、できるだけ
小さなアドレス空間を用いることが望ましい。ここでは
一例として、アドレス空間の大きさｍ（このｍは、クロ
ック乗せ換えフレーム長に相当する）を８、すなわち書
込みアドレス番号ＷＮや読出しアドレス番号ＲＮの番号
で指定される整数値は、０〜７であるものとする。

【００１８】なお、当該メモリ３のなかの各メモリ領域
のサイズ、すなわちワード長についても、長短、様々な
構成が可能である。

【００１９】当該メモリ３に対し、前記書込みアドレス
番号ＷＮを供給するライトポインタ１はクロック入力端
子に供給される書込みクロックＷＣに応じたエッジ動作
により所定の下限と上限の範囲内（ここでは、メモリ３
のアドレス空間の大きさｍに対応して、０〜７の範囲
内）で巡回的にカウントを繰り返すフリーランカウンタ
である。

【００２０】すなわち、当該ライトポインタ１は、書込
みクロックＷＣの新たなクロックパルスの立上がりエッ
ジが供給されるたびに、０，１，２，３，…，６，７，
０，１，２，３，…と、カウント値を逐次変化（ここで
は、インクリメント）させる。そしてこのカウント値が
そのまま、前記書込みアドレス番号ＷＮとなる。

【００２１】前記メモリ３に読出しアドレス番号ＲＮを
供給するリードポインタ２も基本的に当該ライトポイン
タ１と同様なカウンタである。ただし当該リードポイン
タ２は、読出しクロックＲＣに応じて動作する点、およ
び、衝突検出部４から警報出力信号ＡＬ１が供給される
とそれを格納（ロード：ＬＤ）し、現時点のカウント値
から、飛躍的にカウント値を変化させる機能を持つ点で
ライトポインタ１と相違する。

【００２２】読出しクロックＲＣと書込みクロックＷＣ
のクロック周期（クロックパルスの間隔）は同じになる
ように設定しておき、最初は書込みアドレス番号ＷＮと
読出しアドレス番号ＲＮができるだけ大きな位相差（メ
モリ３のアドレス空間の大きさｍが８の場合、アドレス
番号に換算した位相差では４が最大値）を持った状態で
本実施形態のビット同期回路が動作しはじめるように初
期条件を設定することは可能であるが、そのような初期
条件を設定したとしても、高速通話路から抽出される書
込みクロックＷＣのクロック間隔は、高速通信路におけ
るジッタやワンダの影響により動的に変動し得るから、
衝突が発生する可能性がある。

【００２３】このリードポインタ２の主要部の構成例を
図１１に示す。

【００２４】（Ａ−１−１）リードポインタの構成例 図１１において、当該リードポインタ２は、カウンタ部
２０と、カウンタ制御部２１と、レジスタ部２２と、加
算部２３と、定数記憶部２４とを備えている。

【００２５】このうちカウンタ部２０は、前記読出しア
ドレス番号ＲＮを発生するフリーランカウンタである。
通常、当該カウンタ部２０のカウント値は、上述した０
〜７の範囲内でインクリメントし、最大値７の次には再
び最小値０に戻って巡回する。ただしカウンタ制御部２
１からカウント制御信号ＣＴが供給されると、当該カウ
ント制御信号ＣＴの内容に応じて、当該カウンタ部２０
は、飛躍的にそのカウント値（すなわち読出しアドレス
番号ＲＮ）を変化させる。

【００２６】一方、レジスタ部２２は、前記衝突検出部
４から警報出力信号ＡＬ１を受け取って格納する部分で
ある。警報出力信号ＡＬ１には衝突が検出されたときの
書込みアドレス番号ＷＮの値が収容されており、レジス
タ部２２はその値を一時記憶する。

【００２７】レジスタ部２２からその値を信号ＡＴとし
て受け取る加算部２３は、定数記憶部２４に記憶されて
いる定数を信号ＣＴとして受け取ると、信号ＡＴの値と
ＣＴの値を加算し、その加算結果を信号ＡＤとして出力
する部分である。

【００２８】定数記憶部２４には、メモリ３のアドレス
空間の大きさｍの半分の値が記憶されている。したがっ
て、ｍ＝８の場合には、４（＝８／２）が、当該定数記
憶部２４に格納されている。

【００２９】加算部２３による加算結果ＡＤが最大値７
を超過した場合、その超過分に対応した０〜８（ただし
ＡＤが７を超える場合は０〜３）の値が加算結果ＡＤと
される。例えば、アドレス番号６の位相で衝突が発生し
た場合、ＡＴは６なので加算結果ＡＤは２（＝６＋４−
８）となる。

【００３０】ここで、衝突が発生したアドレス番号に加
算した定数がアドレス空間の大きさ８の半分にあたる４
なので、この加算によって、書込みアドレス番号ＷＮの
位相と読出しアドレス番号ＲＮの位相とは、相互に、も
っとも遠い関係（すなわち、フレーム位相が１８０度離
れた関係）になり、次回以降の書込みや読出しで衝突が
発生する確率は、もっとも小さくなる。一般的にはアド
レス空間の大きさｍは、当該８のような偶数に限定する
必要はないので、奇数にした場合には、衝突検出時にカ
ウント値をどのように飛躍させるかを予め決めておくと
よい。例えば、ｍ＝９の場合には、衝突検出時にカウン
ト値を４進めるか、５進めるかを予め決めておくとよ
い。

【００３１】なお、衝突が発生したアドレス番号は、カ
ウンタ部２０が出力している現時点の読出しアドレス番
号ＲＮより１つ前のアドレス番号ＲＮと同じであるた
め、当該１つ前のアドレス番号ＲＮを記憶しておく手段
などを設けるようにすれば、警報出力信号ＡＬ１ではア
ドレス番号ＷＮを収容せず、衝突が発生した事実だけを
通知するようにしてもよい。この場合、リードポインタ
２は、１つ前のアドレス番号ＲＮに４を前述の通りに加
算して得られる加算結果を次のアドレス番号ＲＮとして
発生させることとなる。

【００３２】また、衝突発生時にこのようなカウント値
の飛躍があると、メモリ３から読み出されるデータＤＡ
２の順番が本来の順番と異なるものとなるが、データＤ
Ａ２の順番の並べ替え等は、図示しない上位の通信プロ
トコルの機能に依存する。

【００３３】前記警報出力信号ＡＬ１を出力する衝突検
出部４は、読出しクロックＲＣをクロック入力端子で、
書込みアドレス番号ＷＮをアドレス番号入力端子ＷＬ
で、読出しアドレス番号ＲＮをアドレス番号入力端子Ｒ
Ｌでそれぞれ受け取るとともに、前記警報出力信号ＡＬ
１を警報出力端子ａｌｍから出力する部分で、前記読出
しアドレス番号ＲＡの飛躍、すなわち自己リセット機能
を実現する主要な構成要素である。

【００３４】読出しクロックＲＣを受け取っていること
から、当該衝突検出部４は、読出しクロックＲＣに同期
して動作する。また、受け取った読出しアドレス番号Ｒ
Ｎと書込みアドレス番号ＷＮは、そのまま両者間で位相
を比較するようにしてもよいが、ここでは、衝突の検出
に必要な最小の時間幅をクロック１周期分の時間幅、す
なわちｎ＝１として、アクティブレベル（ここではハイ
レベル）の期間がｎ＋１の時間幅を持つライト側窓パル
ス信号ＷＰ（図２(ｆ）参照）を生成し、当該ライト側
窓パルス信号ＷＰと、前記読出しアドレス番号ＲＮに対
応して前記ｎ＝１の時間幅を持つハイレベルのリード側
パルス信号ＲＰ（図２(ｇ）参照）とのあいだで、位相
を比較することによって衝突の検出を行うものとする。

【００３５】衝突の検出のために当該ライト側窓パルス
信号ＷＰを用いることにより、衝突時にはライト側窓パ
ルス信号ＷＰのハイレベルと、リード側パルス信号ＲＰ
のハイレベルの重なる部分の時間幅が長くなり、確実な
衝突の検出を行うことができる可能性が高まる。

【００３６】ただしライト側窓パルス信号ＷＰのハイレ
ベル区間をｎ＋１にしたことにより、実際には衝突（同
じアドレス番号で指定されるメモリ領域に対する書込み
と読出しの同時発生）が起きていないのに衝突の検出を
行う可能性も出てくる。例えば、書込みアドレス番号Ｗ
Ｎが５で、読出しアドレス番号ＲＮが６でも、ライト側
窓パルス信号ＷＰのハイレベル区間がアドレス番号６の
位相にまで及んでいる場合には、衝突として検出され得
るが、両者がそれほど近接している場合には、衝突が発
生したものとみなして読出しアドレス番号ＲＮを飛躍さ
せることで、信頼性の向上に寄与し得る。

【００３７】なお、前記ライト側窓パルス信号ＷＰは書
込みアドレス番号ＷＮをもとに生成されるものなので、
その位相は、書込みクロックＷＣに同期したものであ
り、読出しクロックＲＣには非同期である。したがっ
て、当該ライト側窓パルス信号ＷＰが読出しクロックＲ
Ｃに同期するように、クロックの乗せ換えを行うように
するとよい。このクロック乗せ換えは図５(ｅ）から図
５（ｆ）を得る操作に等しい。

【００３８】当該クロック乗せ換えにより、衝突検出の
信頼性はいっそう向上する。

【００３９】なお、上述したように、本実施形態ではメ
モリ３のアドレス空間の大きさｍは８としたが、当該８
には、図３に示す根拠がある。

【００４０】図３において、「ＲＥＧ♯１」などはメモ
リ３の各メモリ領域を示しており、「♯」の右側の整数
値（この例では１）は、メモリ３の各アドレス番号に対
応する。したがって、図示の状態は、基本的に、読出し
アドレス番号ＲＮ（すなわち、READ POINT）の位置す
るアドレス番号０のメモリ領域から読出しを行い、書込
みアドレス番号ＷＮ（すなわち、WRITE POINT）の位置
するアドレス番号４のメモリ領域に書込みを行う状態で
ある。

【００４１】書込みと読出しを同時に行う当該メモリ３
の場合、データＤＡ１、ＤＡ２に関してクロックの乗せ
換えを実行するためには、最低でも２つのメモリ領域が
必要であるので、クロック乗せ換えに必要な位相差は±
１（すなわち２）である。

【００４２】また、当該クロック乗せ換えを実行し、な
おかつ、前記高速通話路で発生したジッタを±１ビット
分（すなわち、２ｋクロック周期分。ただし、ｋ＝１）
吸収できるようにするためには、さらに２ｋのメモリ領
域が必要であるので、必要なメモリ領域数の合計は２＋
２ｋである。

【００４３】これに加えて、上述したカウント値の飛躍
（すなわち、読出しアドレス番号ＲＮのリセット）が発
生した場合、当該リセットはクロック（ここでは、読出
しクロックＲＣ）に対して非同期に発生し得るため、こ
の非同期性を吸収するには、さらにリセットとクロック
の位相規定を解除可能とするために必要な位相差±１ク
ロック幅分に対応した２つのメモリ領域が必要となり、
必要なメモリ領域の合計は６となる。

【００４４】さらにまた、当該カウント値の飛躍が発生
する場合、前記ライト側窓パルス信号ＷＰのハイレベル
区間の時間幅２（＝ｎ＋１。ただしｎ＝１）に対応し
て、衝突検出範囲は、２クロック周期分の時間幅を持つ
ため、さらに２メモリ領域を追加する必要があり、結
局、最終的なメモリ領域の合計値は８となる。

【００４５】以下、上記のような構成を有する本実施形
態の動作について説明する。

【００４６】（Ａ−２）第１の実施形態の動作 図２は、本実施形態のビット同期回路の動作を示すタイ
ムチャート（衝突なしの場合）である。ここでは、上述
した通り、メモリ３のアドレス空間の大きさｍを８と
し、衝突検出に必要な位相差ｎを１としている。

【００４７】また、書込みアドレス番号ＷＮの初期値を
０とし、読出しアドレス番号の初期値を４とすること
で、両者の位相差が最大値４となる上述した初期条件の
設定を行っている。

【００４８】この状態から動作を開始すると、ビット同
期回路において、図２（ａ）の書き込みクロックＷＣに
同期した図２(ｂ)の入力データＤＡ１は、書き込みクロ
ックＷＣに同期して動作する前記ライトポインタ１の出
力する図２(ｃ）の書込みアドレス番号ＷＮの指定に応
じて、メモリ３のメモリ領域に書き込まれる。

【００４９】また、これと同時に、図２(ｄ）の読出し
クロックＲＣに同期して動作するリードポインタ２が出
力する図２(ｅ)の読出しアドレス番号ＲＮによって指定
されるメモリ領域からは、図２(ｈ）の出力データＤＡ
２が読み出される。ただし、ビット同期回路の動作開始
直後にはまだ、各メモリ領域に有効な入力データＤＡ１
の書込みが行われていないため、最初に有効なデータＤ
Ａ２の読出しが行われるのは、図２(ｈ）に示すように
５クロック周期後になる。

【００５０】図２において、書込みアドレス番号ＷＮの
０番によって指定されるメモリ領域に入力データＤＡ１
の「Ａ」が書き込まれ、１番によって指定されるメモリ
領域に入力データＤＡ１の「Ｂ」が書き込まれ、２番に
よって指定されるメモリ領域に入力データＤＡ１の
「Ｃ」が書き込まれ、…、７番によって指定されるメモ
リ領域に入力データＤＡ１の「Ｈ」が書き込まれるもの
とすると、読出しアドレス番号ＲＮの０番によって指定
されるメモリ領域からデータＤＡ２として当該「Ａ」が
読み出され、１番によって指定されるメモリ領域からデ
ータＤＡ２として当該「Ｂ」が読み出され、２番によっ
て指定されるメモリ領域からデータＤＡ２として当該
「Ｃ」が読み出され、…、７番によって指定されるメモ
リ領域からデータＤＡ２として当該「Ｈ」が読み出され
ることになる。

【００５１】書込みアドレス番号ＷＮの７番によって指
定されたメモリ領域に対するデータ「Ｈ」の書込みが行
われた後は、書込みアドレス番号ＷＮの０番によって指
定されたメモリ領域（前回に「Ａ」を書き込んだメモリ
領域）に９番目の入力データＤＡ１として「Ｉ」が書き
込まれ（前記「Ａ」に上書きされる）、以降は、同様
に、各メモリ領域に１０番目以降の入力データＤＡ１が
上書きされていく。

【００５２】このため、読出しアドレス番号ＲＮが２回
目の０番を指定したときには、前記「Ａ」ではなく、９
番目の入力データＤＡ１である「Ｉ」が読み出され、出
力データＤＡ２として出力される。１０番目以降のデー
タＪ、Ｋ、Ｌ、Ｍ、Ｎ、Ｏ、…の読出しについても同様
である。

【００５３】また、図２(ｇ）に示すリード側パルス信
号ＲＰの最初のハイレベル区間Ｐ１１は、読出しが開始
される位相、すなわち読出しアドレス番号ＲＮの最初の
０番の位相に出現し、次のハイレベル区間Ｐ１２は、読
出しアドレス番号ＲＮが次に０番となる位相に出現す
る。そして、図２（ｆ）に示すライト側窓パルス信号Ｗ
Ｐの最初のハイレベル区間Ｐ２１は、書込みアドレス番
号ＷＮが２回目の４番、５番を示す位相に出現し、２回
目のハイレベル区間Ｐ２２は、書込みアドレス番号ＷＮ
が３回目の４番、５番を示す位相に出現する。書込みア
ドレス番号ＷＮが１回目の４番、５番を示す書込み開始
の位相にも点線で示したようにハイレベル区間を設けて
もかまわないが、このときはまだ、メモリ３からの読出
しが始まっていないため、衝突が発生することはあり得
ず、点線のハイレベル区間は省略している。

【００５４】前記高速通話路におけるジッタ等の影響も
なく、衝突も発生しない理想的なケースでは、一例とし
て、図２（ａ）〜（ｈ）に示すような動作が繰り返され
ることとなる。このとき、書込みアドレス番号ＷＮと読
出しアドレス番号ＲＮの位相差は、もっとも遠い関係
（すなわち、フレーム位相が１８０度離れた関係であ
り、アドレス番号が４離れた関係）に維持される。

【００５５】ところが、もしも、例えば入力データＤＡ
１の「Ｊ」と「Ｋ」のあいだが、ジッタの影響で、通常
よりも長くなると、その部分で書込みクロックＷＣを構
成する各クロックパルスの間隔も長くなるため、その部
分ではライトポインタ１のカウント動作も遅くなり、書
込みアドレス番号ＷＮの２番によって指定されるメモリ
領域に当該「Ｋ」が書き込まれるのが遅くなる。

【００５６】一方で、読出しクロックＲＣのほうは、当
該ジッタの影響と無関係であるから、当該ジッタによっ
て書込みアドレス番号ＷＮの位相が遅れた分だけ、読出
しアドレス番号ＲＮの位相が相対的に早くなる。もしも
当該ジッタによって遅れた分が１クロック周期に相当す
る時間以内である場合には、読出しアドレス番号ＲＮの
位相が書込みアドレス番号ＷＮの位相に対し、アドレス
番号の１番分だけ進むこととなる。

【００５７】このとき、図２（ａ）、(ｂ）とともに図
２(ｃ)の書込みポインタ番号ＷＮの位相が右方向に１ク
ロック周期分ずれ（位相差の最小値は、前記４から３に
なる）、それに応じて、図２(ｆ)の位相も右方向に１ク
ロック周期分ずれるだけで、それ以外の動作は当該ジッ
タの発生前と同様、正常に繰り返され、データＤＡ２が
読出される間隔は変化しない。すなわち、±１ビット以
下のジッタが発生したとしても、当該ジッタの影響は、
メモリ３に対するデータＤＡ１の書込みとデータＤＡ２
の読出しによるクロック乗せ換えによって吸収される。

【００５８】なお、ここでは、メモリ３に図３で示した
±１ビットのジッタに対応するだけのアドレス空間しか
搭載していないので、２ビット以上（すなわち、２クロ
ック周期以上）のジッタが発生した場合には、クロック
乗せ換えなどの動作に影響が発生する可能性がある。

【００５９】例えば、当該ジッタによって、書込みアド
レス番号ＷＮの位相が４ビット分（すなわち、読出しク
ロックＲＣの４クロック周期分）おくれた場合には、正
常時にアドレス番号４つ分の間隔を維持していた読出し
アドレス番号ＲＮが当該書込みアドレス番号ＷＮに追い
ついてしまい、同じ入力データＤＡ１を２回読み出そう
とする。

【００６０】反対に、ジッタによって書込みアドレス番
号ＷＮの位相が正常時よりも早くなる場合には、例え
ば、書込みアドレス番号ＷＮが読出しアドレス番号ＲＮ
に追いついてしまい、まだ読み出していないデータＤＡ
１（すなわちＤＡ２）を新たな入力データＤＡ１で上書
きしようとする。

【００６１】本実施形態ではこのようなジッタに起因す
る読出しアドレス番号ＲＮと書込みアドレス番号ＷＮの
位相差の変化があり、当該位相差がなくなろうとする
と、前記衝突検出部４が衝突検出を行って読出しアドレ
ス番号ＲＮを飛躍させるが、当該飛躍は、衝突が検出さ
れた当該アドレス番号で指定されるメモリ領域に関して
だけ、書込み途中のメモリ領域から読み出したり、読出
し途中のメモリ領域に書き込んだりすることを防止する
ものであるので、衝突が検出されたアドレス番号以外の
メモリ領域において、同じ入力データＤＡ１を２回読み
出したり、まだ読み出していないデータＤＡ１（すなわ
ちＤＡ２）を新たな入力データＤＡ１で上書きしたりす
る可能性を確実に無くすためには、メモリ３に、より大
きなアドレス空間を付与することが必要となる。

【００６２】しかしながら、ジッタの大きさが、±１ビ
ット未満である場合には、ｍ＝８の本実施形態におい
て、データＤＡ１、ＤＡ２のクロック乗せ換えを行い、
なおかつジッタを吸収し、さらに衝突が検出されたとき
には、読出しアドレス番号ＲＮの飛躍を行うことが可能
である。

【００６３】当該飛躍を行うと、書込みアドレス番号Ｗ
Ｎと読出しアドレス番号ＲＮの位相差は、アドレス番号
にして４だけ離れ、ジッタ等による再衝突がもっとも起
こりにくい状態に復帰する。

【００６４】（Ａ−３）第１の実施形態の効果 以上のように、本実施形態によれば、読出しクロック
（ＲＣ）に同期している保証のない書込みクロック（Ｗ
Ｃ）をもとに生成されたライト側窓パルス信号（ＷＰ）
を、読出しクロック（ＲＣ）に乗せ換えた上で衝突検出
を行うことができるため、衝突時には、ライト側窓パル
ス信号（ＷＰ）のハイレベル区間と、リード側パルス信
号（ＲＰ）のハイレベル区間の重なり部分の時間幅が十
分に長くなり、確実な衝突検出が実行可能で、信頼性が
向上する。

【００６５】また、本実施形態では、前記ＣＡＤツール
を用いて当該ビット同期回路を設計するときに、機能だ
けを指定できる簡便なソフトマクロを使用できるため、
従来よりも設計作業が容易になる。

【００６６】（Ｂ）第２の実施形態 以下では、本実施形態が第１の実施形態と相違する点に
ついてのみ説明する。

【００６７】本実施形態は、第１の実施形態では必ずし
も明確でなかった衝突検出部４について、好ましい内部
構成例を提供するものである。

【００６８】（Ｂ−１）第２の実施形態の構成および動
作 図４は本実施形態のビット同期回路における衝突検出部
４の内部構成例を示す。当該衝突検出部４以外の構成要
素、すなわち、ライトポインタ１と、リードポインタ２
と、メモリ３は、図４には示していないが、本実施形態
にも存在し、その機能は第１の実施形態と同じである。
また、本実施形態におけるこれらの構成要素１，２，３
と衝突検出部４との接続関係も、第１の実施形態と同じ
である。

【００６９】図４において、当該衝突検出部４は、ライ
ト側窓パルス生成部１０と、リード側パルス生成部１１
と、ライト側窓パルス信号同期化部１２と、位相比較部
１３とを備えている。

【００７０】このうちライト側窓パルス生成部１０は、
前記ライトポインタ１から前記書込みアドレス番号ＷＮ
を受け取って時間幅ｎ＋１のハイレベル区間を持つライ
ト側窓パルス信号ＷＮを生成する。ただし当該ライト側
窓パルス生成部１０が生成したライト側窓パルス信号Ｗ
Ｐの位相は、書込みアドレス番号ＷＮの位相に対応する
書込みクロックＷＣの位相に同期しており、読出しクロ
ックＲＣの位相には同期していない。

【００７１】そこで、読出しクロックＲＣの立上がりエ
ッジに応じてエッジ動作を行うライト側窓パルス信号同
期化部１２が、当該ライト側窓パルス信号ＷＰの位相を
読出しクロックＲＣに同期させ、クロックの乗せ換えを
行う。この動作は、図５（ｅ）から図５（ｆ）を生成す
る操作（または図６（ｅ）から図６（ｆ）を生成する操
作）に相当する。

【００７２】当該ライト側窓パルス信号同期化部１２
は、例えば、１つ（または縦続接続（縦続接続では、前
段のＤ−ＦＦのＱ出力端子を後段のＤ−ＦＦのＤ入力端
子に接続する）した２つ）のＤ−ＦＦによって構成する
ことが可能である。

【００７３】一方、リード側パルス生成部１１は、前記
リードポインタ２から前記読出しアドレス番号ＲＮを受
け取って、時間幅ｎのハイレベル区間を持つリード側パ
ルス信号ＲＰを生成する部分である。読出しアドレス番
号ＲＮは読出しクロックＲＣに同期しているため、当該
リード側パルス信号ＲＰも、当然、読出しクロックＲＣ
に同期した位相を持つこととなる。

【００７４】ライト側窓パルス信号同期化部１２から、
クロック乗せ換え後のライト側窓パルス信号ＷＰ１を受
け取り、リード側パルス生成部１１からリード側パルス
信号ＲＰを受け取る位相比較部１３は、これらの位相を
比較して衝突の有無を検出する部分である。

【００７５】当該位相比較部１３では、これらの位相が
一致したとき（ハイレベル区間が時間的に重なったと
き）が衝突有りとされ、一致しないときは衝突無しとさ
れるが、読出しクロックＲＣへの乗せ換えによって、リ
ード側パルス信号ＲＰとライト側窓パルス信号ＷＰ１の
位相は同期しているため、衝突時における衝突有りの検
出の信頼性は高い。

【００７６】なお、当該位相比較部１３はこのようにリ
ード側パルス信号ＲＰとライト側窓パルス信号ＷＰ１の
位相を直接比較するものであっても従来と比べて高い信
頼性を得ることができるが、ここではさらに、図５
（ｇ）（または図６（ｇ））に示すように、当該ライト
側窓パルス信号ＷＰ１を１ビット分シフトさせて、メタ
ステーブルの影響を除去している。

【００７７】１ビット分シフトしたのは、位相比較部１
３の内部でメタステーブルを防止するためのＤ−ＦＦな
どを用いたことにより、１クロック周期（読出しクロッ
クＲＣの１クロック周期）分の遅れが発生したためであ
る。したがって、前記ライト側窓パルス信号同期化部１
２を縦続接続した２つのＤ−ＦＦで構成した場合などに
は、当該ライト側窓パルス信号同期化部１２から出力さ
れるのはＷＰ１ではなくＷＰ２であるため、位相比較部
１３の内部でさらに１ビット分シフトさせる必要はな
い。この場合、位相比較部１３はＡＮＤゲートで構成す
ることも可能である。

【００７８】すでに第１の実施形態でも説明したよう
に、書込みクロックＷＣを外部の高速通話路から抽出す
る構成を取る以上、衝突が発生する原因は必ず高速通話
路側（すなわち書込みクロックＲＣ側）のジッタ等であ
る。ジッタ等は書込みクロックＷＣのクロック周期が短
くなる方向でも長くなる方向でも発生し得るため、図５
（ｈ）または図６（ｈ）のリード側パルス信号のハイレ
ベル区間Ｐ３１、Ｓ３２を基準に考えると、前方（すな
わち右方向）からライト側窓パルス信号ＷＰ２のハイレ
ベル区間が重なることにによって起こる前方からの衝突
と、後方（すなわち左方向）からライト側窓パルス信号
ＷＰ２のハイレベル区間が重なることにによって起こる
後方からの衝突にわけることができる。

【００７９】前方からの衝突は、書込みアドレス番号Ｗ
Ｎの変化速度が低下したために、本来の速度で変化して
いる読出しアドレス番号ＲＮが書込みアドレス番号ＷＮ
に追いついてしまうことによって発生し、後方からの衝
突は、書込みアドレス番号ＷＮの変化速度が上昇したた
めに、本来の速度で変化している読出しアドレス番号Ｒ
Ｎに書込みアドレス番号ＷＮが追いついてしまうことに
よって発生する。

【００８０】図５（ｇ）と（ｈ）では、リード側パルス
信号ＲＰのハイレベル区間Ｐ３１に対し、ライト側窓パ
ルス信号ＷＰ２のハイレベル区間Ｐ４１が前方から衝突
している。このままの位相関係を維持すると、次のハイ
レベル区間Ｐ４２の位相でもまた衝突が発生する可能性
が高いため、当該衝突を検出した位相比較部１３は警報
出力信号ＡＬ１を出力し、リードポインタ２が読出しア
ドレス番号ＲＮを飛躍させるから、図５（ｄ）の読出し
アドレス番号ＲＮは２番の次が３番ではなく７番にな
り、リード側パルス信号ＲＰの次のハイレベル区間はＰ
３２となって、再衝突が防止される。

【００８１】同様に、図６（ｇ）と（ｈ）では、リード
側パルス信号ＲＰのハイレベル区間Ｓ３２に対し、ライ
ト側窓パルス信号ＷＰ２のハイレベル区間Ｓ４１が後方
から衝突しているので、当該衝突を検出した位相比較部
１３は警報出力信号ＡＬ１を出力し、リードポインタ２
が読出しアドレス番号ＲＮを飛躍させるから、図６
（ｄ）の読出しアドレス番号ＲＮは２番の次が３番では
なく７番になり、リード側パルス信号ＲＰの次のハイレ
ベル区間はＳ３３となって、再衝突が防止される。

【００８２】（Ｂ−２）第２の実施形態の効果 本実施形態によれば、第１の実施形態と同等な効果を得
ることが可能である。

【００８３】加えて、本実施形態では、クロック乗せ換
え後のライト側窓パルス信号を１ビットシフトさせてメ
タステーブルを確実に防止することも可能なので、信頼
性がいっそう向上する。

【００８４】（Ｃ）第３の実施形態 以下では、本実施形態が第１、第２の実施形態と相違す
る点についてのみ説明する。

【００８５】本実施形態では、第２の実施形態で説明し
た衝突の方向を積極的に識別し、識別結果に応じて読出
しアドレス番号の飛躍先の値を変化させることで、飛躍
後の位相差をより好ましいものとすることを特徴とす
る。

【００８６】（Ｃ−１）第３の実施形態の構成および動
作 本実施形態のビット同期回路の主要部の構成例を図７に
示し、本実施形態の衝突検出部４の内部構成例を図８に
示す。

【００８７】図７は基本的に図１と同じであり、図８は
基本的に図４と同じである。

【００８８】ただし図７および図８に示す本実施形態の
衝突検出部４は、衝突の方向を識別し、識別結果に応じ
て異なる警報出力信号ＡＬ２、ＡＬ３を出力する。

【００８９】そのために当該衝突検出部４内の位相比較
部１３は、例えば、図１２に示す構成を備えている。

【００９０】（Ｃ−１−１）位相比較部の構成例 図１２において、当該位相比較部１３は、前方微分回路
２０と、１ビットシフト回路２１と、第１の位相比較回
路２２と、第２の位相比較回路２３とを備えいている。

【００９１】このうち前方微分回路２０は、読出しクロ
ックＲＣに乗せ換えられ、１ビットシフトされた図９
(ｇ）または図１０（ｇ）のライト側窓パルス信号ＷＰ
２に対し、前方微分を施す回路である。前方微分を施せ
ば、ハイレベル区間の時間幅が小さくなり、デューティ
ー比が低減するが、ここでは、ハイレベル区間の時間幅
が、２クロック周期分から１クロック周期分に半減する
ような前方微分を施すものとし、図９(ｈ）または図１
０（ｈ）のライト側窓パルス信号ＷＰ３を生成する。

【００９２】なお、前方微分のために必要であれば、当
該前方微分回路２０は、読出しクロックＲＣを利用する
ことができる。

【００９３】図９(ｈ）または図１０（ｈ）の前方微分
されたライト側窓パルス信号ＷＰ３を受け取る１ビット
シフト回路２１は、当該ライト側窓パルス信号ＷＰ３の
位相を１クロック周期分おくれさせて、図９(ｉ）また
は図１０（ｉ）のライト側窓パルス信号ＷＰ４を生成す
るための回路である。当該１ビットシフト回路２１は、
クロック入力端子に前記読出しクロックＲＣの供給を受
ける１つのＤ−ＦＦによって構成することが可能であ
る。

【００９４】位相比較部１３内の２つの位相比較回路２
２，２３のうち第１の位相比較回路２２は、前記リード
側パルス生成部１１から受け取ったリード側パルス信号
ＲＰと、前記ライト側窓パルス信号ＷＰ４の位相を比較
する回路であり、第２の位相比較回路２３は、当該リー
ド側パルス信号ＲＰと、１ビットシフトする前の前記ラ
イト側窓パルス信号ＷＰ３の位相を比較する回路であ
る。

【００９５】各位相比較回路２２，２３は、比較する２
つの信号の位相が一致すると、それぞれ警報出力信号Ａ
Ｌ２、ＡＬ３を、リードポインタ２へ供給する。

【００９６】１ビットシフトする前の前記ライト側窓パ
ルス信号ＷＰ３の位相とリード側パルス信号ＲＰの位相
の一致が第２の位相比較回路２３で検出されるときは、
前方からの衝突が検出される場合であるので、リードポ
インタ２は、警報出力信号ＡＬ２を受け取ることによ
り、検出された衝突が前方からのものであることを認識
できる。

【００９７】そして当該リードポインタ２は当該認識に
基づいて、例えば、図９(ｄ）に示すように、読出しア
ドレス番号ＲＮを２番の次は６番へ飛躍させて、再衝突
の発生を防止する。

【００９８】反対に、１ビットシフトした後の前記ライ
ト側窓パルス信号ＷＰ４の位相とリード側パルス信号Ｒ
Ｐの位相の一致が第１の位相比較回路２２で検出される
ときは、後方からの衝突が検出される場合であるので、
リードポインタ２は、警報出力信号ＡＬ３を受け取るこ
とにより、検出された衝突が後方からのものであること
を認識できる。

【００９９】この場合、当該リードポインタ２は当該認
識に基づいて、例えば、図１０(ｄ）に示すように、読
出しアドレス番号ＲＮの２番の次は、前記６番ではなく
７番へ飛躍させて、再衝突の発生を防止する。

【０１００】このように本実施形態では、同じライト側
窓パルス信号ＷＰ２に対応する衝突であっても、前方か
らの衝突の場合と後方からの衝突の場合で、飛躍先の読
出しアドレス番号ＲＮを変化させ、最適化することがで
きるため、再衝突が発生する確率をいっそう低減するこ
とが可能である。

【０１０１】（Ｃ−２）第３の実施形態の効果 以上のように、本実施形態によれば、第２の実施形態の
効果と同等な効果を得ることができる。

【０１０２】加えて、本実施形態では、検出した衝突が
前方からのものであるか後方からのものであるかに応じ
て、読出しアドレス番号（ＲＮ）の飛躍先のアドレス番
号をより高精度に選定するため、再衝突の発生確率をい
っそう低減することが可能で、信頼性が向上する。

【０１０３】（Ｄ）他の実施形態 上記第１〜第３の実施形態では、リードポインタとライ
トポインタにフリーランカウンタを使用して説明した
が、ポインタを生成できるのであればジョンソンカウン
タ、バイナリカウンタなどを使用しても構わない。カウ
ンタのカウント方向についても、上記実施形態のように
カウント値をインクリメントさせるものに限らず、カウ
ント値をデクリメントさせるタイプのカウンタを使用す
ることも可能である。

【０１０４】また、上記第１〜第３の実施形態では、時
間幅の長いライト側窓パルスを使用したが、必要に応じ
て、当該ライト側窓パルスの替わりに、リード側パルス
信号と同じ時間幅のライト側パルス信号を使用するよう
にしてもかまわない。

【０１０５】なお、必要ならば前記メモリ３、ライトポ
インタ１などのエッジ動作を行う各構成要素は、立上が
りエッジではなく立下がりエッジに応じたエッジ動作を
行うようにしてもよい。

【０１０６】さらに、上記実施形態では、書込みクロッ
クＷＣや当該書込みクロックＷＣに応じてインクリメン
トされる書込みアドレス番号ＷＮのほうはビット同期回
路から制御することができないため、残った読出しアド
レス番号ＲＮのほうを制御するものとしたが、より一般
化すると、読出しアドレス番号ＲＮのほうが制御でき
ず、書込みアドレス番号ＷＮのほうが制御可能な場合
や、双方を制御可能な場合なども考えられるので、その
ようなケースでは、書込みアドレス番号ＲＮを制御した
り、書込みアドレス番号ＲＮと読出しアドレス番号ＷＮ
の双方を制御したりするようにしてもよい。

【０１０７】また、第１〜第３の実施形態では、ｋ，ｎ
＝１と置いたが、ｋとｎは２以上であってもよいことは
当然である。

【０１０８】なお、上記第１〜第３の実施形態では、リ
ード側パルス信号ＲＰのハイレベル区間は１クロック周
期分の時間幅しか持たなかったため、衝突検出部が衝突
を検出してから読出しアドレス番号ＲＮを飛躍させて
も、衝突が検出されたアドレス番号ＲＮ（＝ＷＮ）で
は、少なくとも１回はすでに衝突による非正常なデータ
の読出しが行われてしまっているが、リード側パルス信
号ＲＰのハイレベル区間を２クロック周期分以上に長く
すれば、前記衝突が発生する前に、前記読出しアドレス
番号ＲＮの飛躍を実行することが可能となり、衝突の発
生を未然に防ぐことができる。同様の効果は、ライト側
窓パルス信号ＷＰのハイレベル区間を３クロック周期分
以上にすることによっても、得ることができる。

【０１０９】

【発明の効果】以上に説明したように、本発明によれ
ば、衝突検出の信頼性が向上し、ＣＡＤツール等による
設計作業を容易にすることが可能である。

【図面の簡単な説明】

【図１】第１および第２の実施形態にかかるビット同期
回路の主要部の構成例を示す概略図である。

【図２】第１の実施形態の動作を示すタイムチャートで
ある。

【図３】第１〜第３の実施形態の動作説明図である。

【図４】第２の実施形態にかかるビット同期回路で使用
する衝突検出部の内部構成例を示す概略図である。

【図５】第２の実施形態の動作を示すタイムチャートで
ある。

【図６】第２の実施形態の動作を示すタイムチャートで
ある。

【図７】第３の実施形態にかかるビット同期回路の主要
部の構成例を示す概略図である。

【図８】第３の実施形態にかかるビット同期回路で使用
する衝突検出部の内部構成例を示す概略図である。

【図９】第３の実施形態の動作を示すタイムチャートで
ある。

【図１０】第３の実施形態の動作を示すタイムチャート
である。

【図１１】第１および第２の実施形態にかかるビット同
期回路で使用するリードポインタの内部構成例を示す概
略図である。

【図１２】第３の実施形態にかかるビット同期回路で使
用する位相比較部の内部構成例を示す概略図である。

【符号の説明】

１…ライトポインタ、２…リードポインタ、３…メモ
リ、４…衝突検出部、１０…ライト側窓パルス生成部、
１１…リード側パルス生成部、１２…ライト側窓パルス
信号同期化部、１３…位相比較部、２０…カウンタ部、
２１…カウンタ制御部、２４…定数記憶部、ＷＣ…書込
みクロック、ＲＣ…読出しクロック、ＷＮ…書込みアド
レス番号、ＲＮ…読出しアドレス番号、ＤＡ１、ＤＡ２
…データ、ＡＬ１〜ＡＬ３…警報出力信号、ＷＰ、ＷＰ
１、ＷＰ２…ライト側窓パルス信号、ＲＰ…リード側パ
ルス信号。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 小田切 英昭 東京都港区虎ノ門１丁目７番12号 沖電気 工業株式会社内 Ｆターム(参考） 5K047 AA12 GG45 GG52 GG53 MM24 MM63

Claims (7)

【特許請求の範囲】
1. 【請求項１】 異なるアドレス番号によって指定される
   複数のデータ記憶領域を有し、当該データ記憶領域に対
   するデータの書込みと読出しを同時に実行し得るデータ
   記憶手段を備えたクロック乗せ換え回路において、 前記データ記憶手段に対する書込み用のアドレス番号
   を、書込みクロックに同期して変化させる書込み用ポイ
   ンタ手段と、 前記データ記憶手段に対する読出し用のアドレス番号
   を、読出しクロックに同期して変化させる読出し用ポイ
   ンタ手段と、 前記書込み用アドレス番号の位相を読出しクロックに同
   期させて同期化書込み用アドレス番号を生成する第１の
   同期化処理、または読出し用アドレス番号の位相を書込
   みクロックに同期させて同期化読出し用アドレス番号を
   生成する第２の同期化処理を実行する同期化処理手段
   と、 前記書込み用アドレス番号と同期化読出し用アドレス番
   号の位相差が所定の基準値未満に近接したこと、または
   前記読出し用アドレス番号と同期化書込み用アドレス番
   号の位相が所定の基準値未満に近接したことを検出した
   とき衝突検出信号を出力する衝突検出手段と、 当該衝突検出手段から衝突検出信号が出力されると、前
   記書込み用アドレス番号と読出し用アドレス番号を少な
   くとも前記基準値以上に相違させる衝突回避操作を実行
   する衝突回避手段を設けたことを特徴とするクロック乗
   せ換え回路。
2. 【請求項２】 請求項１のクロック乗せ換え回路におい
   て、 前記データ記憶手段は、 前記データの書込みと、データの読出しを同時に実行し
   て当該データに対するクロックの乗せ換え操作に必要な
   位相差±１クロック幅分に対応した２つのデータ記憶領
   域を備えていることを特徴とするクロック乗せ換え回
   路。
3. 【請求項３】 書込み用クロックが所定の伝送路から抽
   出される場合の請求項２のクロック乗せ換え回路におい
   て、 前記データ記憶手段は、 前記クロックの乗せ換え操作に必要な位相差±１クロッ
   ク幅分に対応した２つのデータ記憶領域にくわえ、 前記クロックの乗せ換え操作を行い、なおかつ前記伝送
   路上で発生した遅延時間差の変動±ｋビット分（：ｋは
   １以上の整数）の影響を、当該クロック乗せ換え操作時
   に吸収する遅延時間差変動吸収操作を実行するために必
   要な２ｋのデータ記憶領域と、 前記衝突回避操作と前記読出しクロックの位相規定を解
   除可能とするために必要な位相差±１クロック幅分に対
   応した２つのデータ記憶領域を加算した、合計４＋２ｋ
   のデータ記憶領域を備えていることを特徴とするクロッ
   ク乗せ換え回路。
4. 【請求項４】 請求項１のクロック乗せ換え回路におい
   て、 前記衝突回避手段は、 前記近接を検出するための最低限度の時間幅に書込みク
   ロックの１クロック分の時間幅を加えた時間幅を持つと
   共に、前記書込みクロックに同期し、前記書込み用アド
   レス番号に応じて前記データ記憶手段に対する書込みの
   タイミングを示す書込み側窓パルス信号を生成する書込
   み側窓パルス生成部と、 前記同期化処理手段に対しては、前記第１の同期化処理
   の対象として、前記書込み用アドレス番号に置換して当
   該書込み側窓パルス信号を供給することで、当該書込み
   側窓パルス信号を前記読出しクロックに同期させるクロ
   ック乗せ換え処理部と、 前記近接を検出するための最低限度の時間幅を持つと共
   に、前記読出しクロックに同期し、前記読出し用アドレ
   ス番号に応じて前記データ記憶手段に対する読出しの位
   相を示す読出しパルス信号を生成する読出しパルス生成
   部と、 当該読出しパルス信号と前記書込み側窓パルス信号の位
   相を比較することによって、前記近接を検出する位相比
   較部とを備えたことを特徴とするクロック乗せ換え回
   路。
5. 【請求項５】 請求項４のクロック乗せ換え回路におい
   て、 前記書込み側窓パルス信号をもとに、当該書込み側窓パ
   ルス信号の時間幅のなかで前方に位置する前方部分パル
   ス信号を生成する前方部分パルス生成部と、 当該前方部分パルス信号と前記読出しパルス信号の位相
   を比較することによって、前方から前記近接が行われる
   か否かを検出する前方位相比較部とを備えたことを特徴
   とするクロック乗せ換え回路。
6. 【請求項６】 請求項４のクロック乗せ換え回路におい
   て、 前記書込み側窓パルス信号をもとに、当該書込み側窓パ
   ルス信号の時間幅のなかで後方に位置する後方部分パル
   ス信号を生成する後方部分パルス生成部と、 当該後方部分パルス信号と前記読出しパルス信号の位相
   を比較することによって、後方から前記近接が行われる
   か否かを検出する後方位相比較部とを備えたことを特徴
   とするクロック乗せ換え回路。
7. 【請求項７】 書込み用クロックが所定の伝送路から抽
   出される場合の請求項４のクロック乗せ換え回路におい
   て、 前記データ記憶手段は、 前記データの書込みと、データの読出しを同時に実行し
   て当該データに対するクロックの乗せ換え操作に必要な
   位相差±１クロック幅分に対応した２つのデータ記億領
   域と、 前記クロックの乗せ換え操作を行ない、なおかつ前記伝
   送路上で発生した遅延時間差の変動±ｋビット（：ｋは
   １以上の整数）分の影響を、当該クロック乗せ換え操作
   時に吸収する遅延時間差変動吸収操作を実行するために
   必要な２ｋのデータ記億領域と、 前記衝突回避操作と前記読出しクロックの位相規定を解
   除可能とするために必要な位相差±１クロック幅分に対
   応した２つのデータ記憶領域と、 前記書込み側窓パルス信号のハイレベル区間の時間幅ｎ
   ＋１（：ｎは１以上の整数）によって定められた、前記
   衝突検出手段における検出に必要な位相差ｎ＋１クロッ
   ク幅分に対応したｎ＋１のデータ記憶領域を加算した、
   合計５＋２ｋ＋ｎのデータ記億領域を備えていることを
   特徴とするクロック乗せ換え回路。