JP2003060345A - 配線基板の製造方法 - Google Patents

配線基板の製造方法

Info

Publication number
JP2003060345A
JP2003060345A JP2001287830A JP2001287830A JP2003060345A JP 2003060345 A JP2003060345 A JP 2003060345A JP 2001287830 A JP2001287830 A JP 2001287830A JP 2001287830 A JP2001287830 A JP 2001287830A JP 2003060345 A JP2003060345 A JP 2003060345A
Authority
JP
Japan
Prior art keywords
substrate
resist film
hole
film
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001287830A
Other languages
English (en)
Other versions
JP4477804B2 (ja
Inventor
Jun Mizuno
潤 水野
Hirokazu Sanpei
広和 三瓶
Masazumi Yasuoka
正純 安岡
Masaki Esashi
正喜 江刺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Priority to JP2001287830A priority Critical patent/JP4477804B2/ja
Publication of JP2003060345A publication Critical patent/JP2003060345A/ja
Application granted granted Critical
Publication of JP4477804B2 publication Critical patent/JP4477804B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

(57)【要約】 【課題】 微細な貫通孔及び当該貫通孔に設けられた導
体部材を有する配線基板を提供する。 【解決手段】 貫通孔及び当該貫通孔に設けられた導電
性部材を有する配線基板の製造方法であって、第1の基
板に第1の導電性膜を形成するステップと、第1の膜上
に、第1のレジスト膜を形成するステップと、第2の基
板の表面から裏面に向かって貫通孔を形成するステップ
と、第2の基板の表面と第1の基板における第1のレジ
スト膜が設けられた面とが対向するように第2の基板と
第1の基板とを貼り合わせるステップと、貫通孔の底部
に存在する第1のレジスト膜を除去するステップと、貫
通孔の底部に存在する第1の導電性膜を電極として、電
鋳により貫通部に導電性部材を形成するステップとを備
えた配線基板の製造方法。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、配線基板の製造方
法に関する。特に本発明は、微細な貫通孔及び当該貫通
孔に充填された導電性部材を有する配線基板の製造方法
に関する。
【0002】
【従来の技術】基板に設けられた貫通孔、及び当該貫通
孔に設けられた導電部材を有する従来の配線基板とし
て、貫通孔にワイヤを挿入した後、ワイヤと貫通孔との
隙間を樹脂等で封することにより製造された配線基板が
ある。
【0003】
【発明が解決しようとする課題】近年のマイクロマシン
の微細化に伴い、例えばマイクロマシンに電力を供給す
るための、微小な導電部材及び/又は微小ピッチで設け
られた導電部材を有する配線基板の開発が望まれてい
る。
【0004】しかしながら従来の配線基板は、基板に貫
通孔を設け、当該貫通孔にワイヤを挿入する必要があ
る。ワイヤを貫通孔に挿入するためには、ワイヤの径に
ある程度の太さが必要であるため、その微細化には限界
がある。そのため配線基板の微細化は極めて困難な状況
となっている。
【0005】そこで本発明は、上記の課題を解決するこ
とのできる配線基板の製造方法を提供することを目的と
する。この目的は特許請求の範囲における独立項に記載
の特徴の組み合わせにより達成される。また従属項は本
発明の更なる有利な具体例を規定する。
【0006】
【課題を解決するための手段】即ち、本発明の1つの形
態によると、貫通孔及び当該貫通孔に設けられた導電性
部材を有する配線基板の製造方法であって、第1の基板
を用意するステップと、第1の基板に第1の導電性膜を
形成するステップと、第1の膜上に、第1のレジスト膜
を形成するステップと、第2の基板を用意するステップ
と、第2の基板の表面から裏面に向かって貫通孔を形成
するステップと、第2の基板の表面と第1の基板におけ
る第1のレジスト膜が設けられた面とが対向するように
第2の基板と第1の基板とを貼り合わせるステップと、
貫通孔の底部に存在する第1のレジスト膜を除去するス
テップと、貫通孔の底部に存在する第1の導電性膜を電
極として、電鋳により貫通部に導電性部材を形成するス
テップとを備えたことを特徴とする配線基板の製造方法
を提供する。
【0007】また、第1のレジスト膜を除去するステッ
プは、第1のレジスト膜を露光するステップと、露光さ
れた第1のレジスト膜を現像するステップとを有するこ
とが好ましい。
【0008】また、第1のレジスト膜を除去することに
より、第2の基板と第1の基板とを離脱させるステップ
を更に備えることが好ましい。
【0009】また、第1の基板と第1の導電性膜との間
に、第2のレジスト膜を形成するステップを更に備え、
離脱させるステップは、第1及び第2のレジスト膜を除
去することにより第2の基板と第1の基板とを離脱させ
てもよい。
【0010】また、第2の基板の表面及び貫通孔の内壁
に、第2の導電性膜を形成するステップを更に備えるこ
とが好ましい。
【0011】また、第2の基板として、光を透過する基
板を用意するステップを更に備え、第1のレジスト膜を
除去するステップは、第2の導電性膜をマスクとして第
1のレジスト膜を露光するステップと、露光された第1
のレジスト膜を現像するステップとを含んでもよい。
【0012】また、第1の基板から離脱された第2の基
板の表面及び裏面を研磨するステップを更に備えること
が好ましい。
【0013】なお上記の発明の概要は、本発明の必要な
特徴の全てを列挙したものではなく、これらの特徴群の
サブコンビネーションも又発明となりうる。
【0014】
【発明の実施の形態】以下、発明の実施の形態を通じて
本発明を説明するが、以下の実施形態はクレームにかか
る発明を限定するものではなく、又実施形態の中で説明
されている特徴の組み合わせの全てが発明の解決手段に
必須であるとは限らない。
【0015】図1は、本発明の一実施形態に係る配線基
板の製造方法の途中工程を示す。図1(a)は、第1の
基板100を用意するステップを示す。本実施形態にお
いて第1の基板100は、ガラス基板である。第1の基
板100は、例えばシリコン基板などの単結晶基板や、
例えば金、ニッケル、銅、アルミニウム、あるいはチタ
ンなどの金属基板であってもよい。
【0016】続いて、図1(b)に示すように、第1の
基板100に第2のレジスト膜110を形成する。本実
施形態において第2のレジスト膜110は、ポリイミド
を第1の基板100に塗布することにより形成される。
また、第2のレジスト膜110を形成する材料を第1の
基板100に塗布した後、当該材料を例えば40〜10
0℃程度の温度に加熱するのが好ましい。
【0017】続いて、図1(c)に示すように、バッフ
ァ層120及び第1の導電性膜130を、第2のレジス
ト膜110上に形成する。まず、バッファ層120を第
2のレジスト膜110上に形成する。バッファ層120
は、第2のレジスト膜110及び第1の導電性膜130
に対して高い密着性を有する材料により形成されるのが
望ましい。またバッファ層120は、導電性を有する材
料により形成されるのが好ましい。本実施形態において
バッファ層120は、第2のレジスト膜110上に、ス
パッタリング法によりクロムを堆積させることにより形
成される。また、第1の導電性膜130が、第2のレジ
スト膜110、及び後述する第1のレジスト膜140に
対して良好な密着性を有する場合、バッファ層120を
形成するステップは省略してもよい。
【0018】次いで、バッファ層120上に第1の導電
性膜130を形成する。第1の導電性膜130は、後述
する工程において、第2の基板200に設けられた貫通
孔210を充填する導電部材を鍍金により形成するため
の電極となりうる導電性材料により形成される。本実施
形態において第1の導電性膜130は金であって、スパ
ッタリング法により形成される。
【0019】続いて、図1(d)に示すように、第1の
導電性膜130上に、第1のレジスト膜140を形成す
る。第1のレジスト膜140は、例えば紫外光などの所
定の波長を有する光に対して反応するフォトレジストで
あることが好ましい。この場合、第1のレジスト膜14
0は、ポジ型のフォトレジストであることが望ましい。
また、第1のレジスト膜140は、電子線やX線に対し
て反応するレジストにより形成されてもよい。
【0020】図1(e)は、第2の基板200を用意す
るステップを示す。第2の基板200は、絶縁性を有
し、強度が高く、加工しやすい基板であることが望まし
い。また、第2の基板200は、第1のレジスト膜14
0が所定の波長を有する光に反応するフォトレジストで
ある場合に、当該光を透過する基板であることが好まし
い。本実施形態において、第2の基板200はガラス基
板である。また他の例において第2の基板200は、例
えばシリコン基板などの単結晶基板であってもよい。
【0021】図1(f)は、第2の基板200に貫通孔
210を形成するステップを示す。貫通孔210は、第
2の基板の表面212から裏面214に向かって、第2
の基板200を貫通して形成される。本実施形態におい
て貫通孔210は、第2の基板200の表面212及び
/又は裏面214に対して略垂直に形成される。貫通孔
210は、第2の基板200の表面212及び/又は裏
面214に対して斜めに形成されてもよい。また貫通孔
210は、表面212から裏面214に、又は裏面21
4から表面212に向かって断面が狭くなるようなテー
パ形状を有するように形成されてもよい。貫通孔210
がテーパ形状を有するように形成されることにより、後
述する第2の導電性膜220を形成するステップにおい
て、より容易に貫通孔210の内壁216に第2の導電
性膜220を形成することができる。
【0022】図1(g)は、第2の基板200に第2の
導電性膜220を形成するステップを示す。第2の導電
性膜220は、第2の基板200の表面212及び内壁
216に形成されるのが望ましい。第2の導電性膜22
0は、例えばスパッタリング法や蒸着法などの物理蒸着
により、第2の導電性膜220を形成する材料を、第2
の基板200の表面212から裏面214に向かう方向
に飛散させることにより、表面212及び内壁216に
形成するのが望ましい。
【0023】図2は、本実施形態に係る配線基板の製造
方法の途中工程を示す。まず、図2(a)に示すよう
に、図1(d)において得られた第1の基板100と、
図1(g)において得られた第2の基板200とを貼り
合わせる。本実施形態においては、第2の基板200に
設けられた第2の導電性膜220と、第1の基板100
に設けられた第1のレジスト膜140とが接するよう
に、第2の基板200と第1の基板100とを貼り合わ
せる。また、第2の基板200に第2の導電性膜220
が設けられない場合には、第2の基板200の表面21
2と第1のレジスト膜140とが接するように、第2の
基板200と第1の基板100とを貼り合わせてもよ
い。
【0024】また、第2の導電性膜220と第1のレジ
スト膜140とを接触させた後に、第1のレジスト膜1
40を加熱するのが好ましい。第1のレジスト膜140
を加熱する温度は、40〜100℃程度であることが好
ましい。本実施形態においては、第2の基板200及び
第1の基板100を、ホットプレートを用いて加熱する
ことにより第1のレジスト膜140を加熱する。第2の
導電性膜220と第1のレジスト膜140とを接触させ
た後に、第1のレジスト膜140を加熱することによ
り、第2の基板200と第1の基板100との密着性を
より高めることができる。
【0025】本実施形態において第1の基板100に第
1のレジスト膜140を形成することにより、第1の基
板100と第2の基板200との密着性を高め、かつ、
後述するステップにおいて、第2の基板200と第1の
基板100とを容易に離脱させることができる。
【0026】続いて、図2(b)に示すように、第1の
レジスト膜140の一部を露光する。具体的には、第2
の基板200に設けられた貫通孔210の底部に存在す
る第1のレジスト膜140を露光する。本実施形態にお
いて第2の基板200は、当該第2の基板200の表面
212及び内壁216に、第2の導電性膜220として
光を遮蔽する金属であるクロム膜を有する。そのため、
第1のレジスト膜140が反応する波長の光を、第2の
基板200の裏面214から、第2の基板200の略全
面に照射することにより、貫通孔210の底部に存在す
る第1のレジスト膜140を選択的に露光することがで
きる。
【0027】他の例においては、第2の基板200の裏
面214に、貫通孔210の底部に存在する第1のレジ
スト膜140を露光するためのマスクを形成することに
より、第1のレジスト膜140を露光してもよい。
【0028】続いて、図2(c)に示すように、第1の
レジスト膜140を露光するステップにおいて露光され
た第1のレジスト膜140を除去する。具体的には、貫
通孔210の底部に存在する、露光された第1のレジス
ト膜140を、現像液を用いて除去する。
【0029】本実施形態において、第1の基板100と
第2の基板200とを接着すべくレジスト膜を形成する
ことにより、後述する鍍金するステップにおいてシード
層となる導電性膜を、露光及び現像処理を用いて貫通孔
210の底部に極めて容易に露出させることができる。
また、第2の基板200に設けられた貫通孔210の表
面212及び内壁216に、第1のレジスト膜140を
露光するための光を遮蔽することができる導電性膜を形
成することにより、露光処理を容易に行うことができ
る。従って、配線基板の製造工程を簡略化することがで
き、ひいては配線基板のコストを低減させることができ
る。
【0030】本実施形態においては、貫通孔210の底
部に存在する第1のレジスト膜140を、露光及び現像
することにより除去したが、他の例においては、貫通孔
210の底部に存在する第1のレジスト膜140を、例
えばドライエッチングやウエットエッチングなどのエッ
チングにより除去してもよい。この場合、第1のレジス
ト膜140を選択的に除去することができるエッチャン
トを用いて、即ち、第2の導電性膜220及び第1の導
電性膜130を実質的にエッチングしないエッチャント
を用いて、第1のレジスト膜140をエッチングするの
が望ましい。この場合、第2の基板200をマスクとし
て、貫通孔210の底部に存在する第1のレジスト膜1
40を除去してよい。
【0031】続いて、図2(d)に示すように、貫通孔
210に導電性部材300を形成する。導電性部材30
0は、電鋳により貫通孔210を充填するように形成さ
れるのが望ましい。また、導電性部材300は、ニッケ
ル、銅、金などの高い導電性を有する材料により形成さ
れるのが望ましい。本実施形態において導電性部材30
0は、第1の導電性膜130を電極とした電解鍍金によ
り、ニッケルを貫通孔210に充填させることにより形
成される。
【0032】本実施形態において、鍍金により導電性部
材300を形成することにより、貫通孔210を封止す
ることができる。そのため配線基板を、例えばマイクロ
スイッチなどの気密性を必要とするマイクロマシンに使
用した場合であっても、十分に気密性を保つことができ
る。
【0033】続いて、図2(e)に示すように、第2の
基板200と第1の基板100とを離脱させる。具体的
には、第1のレジスト膜140及び第2のレジスト21
0の少なくとも一方を除去することにより、第1の基板
100と第2の基板200とを離脱させる。本実施形態
において第1のレジスト膜140及び第2のレジスト膜
110は同じ材料により形成されており、第1のレジス
ト膜140及び第2のレジスト膜110を有機溶剤に含
浸させることにより、第1のレジスト膜140及び第2
のレジスト膜110の双方を除去する。そして、バッフ
ァ層220及び第1の導電性膜120を剥離されるた
め、第1の基板100と第2の基板200とを離脱させ
ることができる。
【0034】本実施形態において第1の基板100と第
2の基板200との間に、第1のレジスト膜140及び
第2のレジスト膜110を設けることにより、バッファ
層120及び第1の導電性膜120を容易に剥離するこ
とができる。即ち、第1の基板100と第2の基板20
0とを容易に離脱させることができる。
【0035】また、第1の基板100と第2の基板20
0とを離脱させた後に、第1の導電性膜130(及びバ
ッファ層120)を除去するステップを更に備えてもよ
い。当該ステップを更に備えることにより、第1の導電
性膜130(及びバッファ層120)が、第2の基板2
00に残存した場合であっても、第1の導電性膜130
(及びバッファ層120)を十分に除去することができ
る。この場合、第1の導電性膜130(及びバッファ層
120)を除去した後に、第1のレジスト膜140を再
度、除去するステップを更に備えることが好ましい。
【0036】続いて、図2(f)に示すように、導電性
部材300及び第2の導電性膜220の不要な部分を除
去する。具体的には、第2の基板200の表面212か
ら突出した導電性部材300、及び表面212に設けら
れた第2の導電性膜220を除去することにより、それ
ぞれの貫通孔210に設けられた導電性部材300及び
第2の導電性膜220を絶縁する。そして、第2の基板
200の裏面から突出した導電性部材300を除去す
る。本実施形態においては、第2の基板200の表面2
12及び裏面214の双方を、化学機械研磨(CMP:
Chemical Mechanical Poli
sh)により研磨することにより、第2の導電性膜22
0及び導電性部材300を除去するとともに、第2の基
板200の表面212及び裏面214を平坦化すること
により配線基板を得る。
【0037】以上、本発明を実施形態を用いて説明した
が、本発明の技術的範囲は上記実施形態に記載の範囲に
は限定されない。上記実施形態に、多様な変更または改
良を加えることができる。そのような変更または改良を
加えた形態も本発明の技術的範囲に含まれ得ることが、
特許請求の範囲の記載から明らかである。
【0038】
【発明の効果】上記説明から明らかなように、本発明に
よれば非常に微細な導電部材を有する配線基板を提供す
ることができる。
【図面の簡単な説明】
【図1】本発明の一実施形態に係る配線基板の製造方法
の途中工程を示す。
【図2】本実施形態に係る配線基板の製造方法の途中工
程を示す。
【符号の説明】
100 第1の基板 110
第2のレジスト膜 120 バッファ層 130
第1の導電性膜 140 第1のレジスト膜 200
第2の基板 210 貫通孔 212
表面 214 裏面 216
内壁 220 第2の導電性膜 300
導電部材
───────────────────────────────────────────────────── フロントページの続き (72)発明者 三瓶 広和 東京都練馬区旭町1丁目32番1号株式会社 アドバンテスト内 (72)発明者 安岡 正純 東京都練馬区旭町1丁目32番1号株式会社 アドバンテスト内 (72)発明者 江刺 正喜 宮城県仙台市太白区八木山南1丁目11番地 9 Fターム(参考) 5E317 AA27 BB01 BB11 CC25 CC31 CC51 CD01 CD11 CD15 CD17 CD31 GG14

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】 貫通孔及び当該貫通孔に設けられた導電
    性部材を有する配線基板の製造方法であって、 第1の基板に第1の導電性膜を形成するステップと、 前記第1の導電性膜上に、第1のレジスト膜を形成する
    ステップと、 第2の基板の表面から裏面に向かって前記貫通孔を形成
    するステップと、 前記第2の基板の前記表面と、前記第1の基板における
    前記第1のレジスト膜が設けられた面とが対向するよう
    に、前記第1の基板と前記第2の基板とを貼り合わせる
    ステップと、 前記貫通孔の底部に存在する前記第1のレジスト膜を除
    去するステップと、 前記貫通孔の底部に存在する前記第1の導電性膜を電極
    として、電鋳により前記貫通部に前記導電性部材を形成
    するステップとを備えたことを特徴とする配線基板の製
    造方法。
  2. 【請求項2】 前記第1のレジスト膜を除去するステッ
    プは、 前記第1のレジスト膜を露光するステップと、 露光された前記第1のレジスト膜を現像するステップと
    を含むことを特徴とする請求項1記載の配線基板の製造
    方法。
  3. 【請求項3】 前記第1のレジスト膜を除去することに
    より、前記第1の基板と前記第2の基板とを離脱させる
    ステップを更に備えたことを特徴とする請求項1又は2
    記載の配線基板の製造方法。
  4. 【請求項4】 前記第1の基板と前記第1の導電性膜と
    の間に、第2のレジスト膜を形成するステップを更に備
    え、 前記離脱させるステップは、前記第1及び第2のレジス
    ト膜を除去することにより前記第1の基板と第2の基板
    とを離脱させることを特徴とする請求項3記載の配線基
    板の製造方法。
  5. 【請求項5】 前記第2の基板の前記表面及び前記貫通
    孔の内壁に、第2の導電性膜を形成するステップを更に
    備えたことを特徴とする請求項1から4のいずれか記載
    の配線基板の製造方法。
  6. 【請求項6】 前記第2の基板として、所定の波長を有
    する光を透過する基板を用意するステップを更に備え、 前記第1のレジスト膜を除去するステップは、 前記第2の導電性膜をマスクとして、前記所定の波長を
    有する光により前記第1のレジスト膜を露光するステッ
    プと、 露光された前記第1のレジスト膜を現像するステップと
    を含むことを特徴とする請求項5記載の配線基板の製造
    方法。
  7. 【請求項7】 離脱された前記第2の基板の前記表面及
    び前記裏面を研磨するステップを更に備えたことを特徴
    とする請求項1から6のいずれか記載の配線基板の製造
    方法。
JP2001287830A 2001-08-17 2001-08-17 配線基板の製造方法 Expired - Fee Related JP4477804B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001287830A JP4477804B2 (ja) 2001-08-17 2001-08-17 配線基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001287830A JP4477804B2 (ja) 2001-08-17 2001-08-17 配線基板の製造方法

Publications (2)

Publication Number Publication Date
JP2003060345A true JP2003060345A (ja) 2003-02-28
JP4477804B2 JP4477804B2 (ja) 2010-06-09

Family

ID=19110579

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001287830A Expired - Fee Related JP4477804B2 (ja) 2001-08-17 2001-08-17 配線基板の製造方法

Country Status (1)

Country Link
JP (1) JP4477804B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012151277A (ja) * 2011-01-19 2012-08-09 Mitsubishi Electric Corp セラミック基板の製造方法および多層セラミック基板の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012151277A (ja) * 2011-01-19 2012-08-09 Mitsubishi Electric Corp セラミック基板の製造方法および多層セラミック基板の製造方法

Also Published As

Publication number Publication date
JP4477804B2 (ja) 2010-06-09

Similar Documents

Publication Publication Date Title
US20140042122A1 (en) Method of manufacturing printed circuit board
JP2003060345A (ja) 配線基板の製造方法
US6150074A (en) Method of forming electrically conductive wiring pattern
US6800211B2 (en) Method for removing voids in a ceramic substrate
JP2009231509A (ja) 電子部品パッケージの製造方法および電子部品パッケージ
JP2003060343A (ja) 配線基板の製造方法
JP2003185674A (ja) プローブユニットおよびその製造方法
JPH10340852A (ja) 転写マスク用基板及び該基板を用いた転写マスクの製造方法
KR100275372B1 (ko) 회로기판 제조방법
TW396369B (en) A metallic building element for optoelectronics
JP4786867B2 (ja) 毛管力を用いて基板上に微細パターンを形成する方法
JPH09139564A (ja) 厚膜配線及びその形成方法
JPH07297590A (ja) 同軸構造の配線の形成方法
JP2002359464A (ja) 配線基板の製造方法
JP2001223461A (ja) 接続構造体の製造方法
JP2003115660A (ja) 配線基板の製造方法
JP2002280451A (ja) 多層配線形成方法
KR101016341B1 (ko) 반도체 소자의 인덕터 제조 방법
JPS60140747A (ja) 半導体装置の製造方法
KR100503983B1 (ko) 반도체 칩 테스트용의 다수의 접촉팁들을 구비하는 카드의 제조방법
JPS59213131A (ja) X線露光用マスクの製造方法
JPH01187926A (ja) マスク及びレチクルの製造方法
JPH06188175A (ja) 微細構造体の形成方法
JPS6273741A (ja) 半導体装置の製造方法
JPH05291743A (ja) プリント回路基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080718

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100309

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100312

R150 Certificate of patent or registration of utility model

Ref document number: 4477804

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130319

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130319

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140319

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees