JP2003052048A - 撮像素子、撮像装置および撮像方法 - Google Patents

Abstract

(57)【要約】 【課題】たとえばベイヤ配列に対しても完全素子内同色
２次元加算を可能とする撮像素子を提供する。 【解決手段】この発明の撮像素子は、複数本の垂直転送
路（ＶＣＣＤ）２０２の上下端に２本の水平転送路（Ｈ
ＣＣＤ）２０３ａ，ｂを設け、この２本の水平転送路
（ＨＣＣＤ）２０３ａ，ｂに垂直転送路（ＶＣＣＤ）２
０２の転送電荷を列交互に振り分けられるようにした。
これにより、垂直転送に関しては公知の同色加算を実行
しつつ、この２本の水平転送路の各終端に設けられる出
力アンプで画素電荷加算を行うことにより、ベイヤ配列
に対しても完全素子内同色２次元加算を可能とし、画質
の高い画像を高速に読み出すことを実現する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、画素加算により
感度の向上を図る撮像素子、撮像装置および撮像方法に
係り、特に、たとえばベイヤ配列に対しても完全素子内
同色２次元加算を可能とする撮像素子、撮像装置および
撮像方法に関する。

【０００２】

【従来の技術】近年、被写体像を撮像光学系により固体
撮像素子、たとえばＣＣＤ２次元イメージセンサ上に結
像して電気信号に変換し、これにより得られた撮像デー
タを半導体メモリや磁気ディスクのような記録媒体に記
録する、いわゆる電子カメラが広く普及しつつある。

【０００３】この種の電子カメラにおいては、撮像素子
の隣接する画素情報の加算、たとえば垂直方向２画素と
水平方向２画素の合計４画素の信号を加算することによ
り、解像度は低下するものの、感度の向上を図ることが
できるとされている。

【０００４】また、本出願人自身の特願２０００−２２
７５８号には、ベイヤ配列の撮像素子の画素出力情報か
ら、画素数（正確には空間画素密度）を減じたベイヤ配
列画素信号を生成する減数処理技術が記載されている。

【０００５】これをＲＧＢベイヤ配列に関して詳細に述
べれば、たとえば２×２の４画素加算の場合は、ベイヤ
配列の単位配列を２×２＝４個並べた４×４＝１６画素
を１つのブロックと見なし、その中で、（１）式で表わ
される加算を行なうものであった。

【０００６】 Ａ（ｉ，ｊ）＝Ｘ（ｉ−１，ｊ−１）＋Ｘ（ｉ＋１，ｊ−１） ＋Ｘ（ｉ−１，ｊ＋１）＋Ｘ（ｉ＋１、ｊ＋１） …（１）式 （ただし、ｉ＝４ｍ₁＋ｍ₂、ｊ＝４ｎ₁＋ｎ₂、 ｍ₁，ｎ₁は非負の整数、ｍ₂，ｎ₂は１または２） このとき、座標ｉ，ｊは、原画像画素Ｘの位置座標であ
り、また、生成画像画素Ａの座標でもある。したがっ
て、Ａ（ｉ，ｊ）の座標（ｉ，ｊ）は、減数処理で生成
された画素の原画像における代表的存在位置を示すこと
になる。

【０００７】この（１）式の座標から判るように、生成
画素は、加算時の４つの原画素の平均位置に生成される
と見なしている（加算４画素の感度は等しいから、この
場合は感度分布の重心位置に生成されるということもで
きる）。この様子を図１１に示す。

【０００８】また、このような減数処理により生成され
たベイヤ画像データは、次段での処理においては上記原
画像における代表的存在位置の座標は意味を失い、これ
らが単に順次（隙間無く隣接して）配列されたデータと
して扱われるから、たとえば上記と共通の記号（ｉ、
ｊ、ｍ₁、ｍ₂、ｎ₁、ｎ₂）を用いて、 Ａ（ｘ，ｙ）＝Ａ（ｉ，ｊ） …（２）式 （ただし、ｘ＝２ｍ₁＋ｍ₂−１、ｙ＝２ｎ₁＋ｎ₂−１） という形式のベイヤ配列画像として、従来のベイヤ撮像
素子からの出力信号と全く同様の公知の信号処理によっ
て、色情報が同時化された（各画素が全て３色データを
有する）コンポーネント信号化され記録対象画像に生成
される（その際必要に応じて情報圧縮処理も伴う）。ま
た、同様の加算は、さらに多画素にも拡張できることは
当然である。

【０００９】

【発明が解決しようとする課題】ところで、この画素加
算には素子内加算と素子外加算とがあり、ＳＮの観点か
らも、また、読出し時間の短縮の観点からも素子内加算
が望ましい。この素子内加算は、隣接する画素同士の場
合は比較的容易に実現できる。ところが、ベイヤ配列
は、２×２の周期配列、換言すれば行交互、列交互の配
列であるから、上記加算を単純に素子内で実行すること
はできない。ただし、垂直方向の加算については、 （１）上記公報に記載したような、インターレースを利
用して読出し時に同色が隣接（縦ストライプ状）するよ
うにする方法 （２）画素部からの転送ゲートを複数の相に分割し、読
出しタイミングと転送の工夫で垂直転送路上で同色が隣
接するように並べ替える方法 などによって同色隣接化を行なうことで、素子内加算が
実現されている。

【００１０】これに対して、水平加算については、単独
ではともかく、上記垂直加算と両立的に（同時に）実行
可能な素子内同色２次元加算方法は実現されていない。
このため、上記公報においても、水平加算は、外部ディ
ジタル演算で行なうようになっている。したがって、こ
れに伴うＳＮの低下や読出し時間の長期化が問題であっ
た。

【００１１】この発明は、このような事情を考慮してな
されたものであり、たとえばベイヤ配列に対しても完全
素子内同色２次元加算を可能とする撮像素子、撮像装置
および撮像方法を提供することを目的とする。

【００１２】

【課題を解決するための手段】前述した目的を達成する
ために、この発明は、インターライン型電荷転送路を有
する撮像素子であって、１列ごとに転送方向が逆となる
ように構成された複数の垂直転送路と、前記複数の垂直
転送路の両端に設けられる２つの水平転送路とを具備す
ることを特徴とする撮像素子を提供する。

【００１３】この撮像素子においては、２つの水平転送
路に複数の垂直転送路の転送電荷が列交互に振り分けら
れることから、垂直転送に関しては公知の同色加算を実
行しつつ、この２つの水平転送路の各終端に設けられる
出力アンプで画素電荷加算を行うことにより、ベイヤ配
列に対しても完全素子内同色２次元加算を可能とし、画
質の高い画像を高速に読み出すことを実現する。

【００１４】

【発明の実施の形態】以下、図面を参照してこの発明の
一実施形態を説明する。

【００１５】図１は、この発明の実施形態に係るデジタ
ルカメラの構成を示すブロック図である。

【００１６】図中、１０１は各種レンズからなる撮像レ
ンズ系、１０２はレンズ系１０１を駆動するためのレン
ズ駆動機構、１０３はレンズ系１０１の絞り及びシャッ
タ装置を制御するための露出制御機構、１０４はローパ
ス及び赤外カット用のフィルタ、１０５は被写体像を光
電変換するためのＣＣＤカラー撮像素子、１０６は撮像
素子１０５を駆動するためのＣＣＤドライバ、１０７は
Ａ／Ｄ変換器等を含むプリプロセス回路、１０８はγ変
換などを初めとする各種のデジタル演算処理を行うため
のデジタルプロセス回路、１０９はカードインターフェ
ース、１１０はメモリカード、１１１はＬＣＤ画像表示
系を示している。また、図中の１１２は各部を統括的に
制御するためのシステムコントローラ、１１３は各種Ｓ
Ｗからなる操作スイッチ系、１１４は操作状態及びモー
ド状態等を表示するための操作表示系、１１５は発光手
段としてのストロボ、１１６はレンズ駆動機構１０２を
制御するためのレンズドライバ、１１７は露出制御機構
１０３及びストロボ１１５を制御するための露出制御ド
ライバ、１１８は各種設定情報等を記憶するための不揮
発性メモリ（ＥＥＰＲＯＭ）を示している。

【００１７】本実施形態のデジタルカメラにおいては、
システムコントローラ１１２が全ての制御を統括的に行
っており、特にＣＣＤドライバ１０６によるＣＣＤ撮像
素子１０５の駆動を制御して露光（電荷蓄積）及び信号
の読み出しを行い、それをプリプロセス回路１０７を介
してデジタルプロセス回路１０８に取込んで記録用の画
像信号を生成した後にカードインターフェース１０９を
介してメモリカード１１０に記録するようになってい
る。また、露出制御機構１０３には、メカシャッタ（光
学的シャッタ）が含まれている。

【００１８】ＣＣＤ撮像素子１０５は、図２に示すよう
に、マトリクス配置されたフォトダイオード（ＰＤ）２
０１、１列ごとに転送方向が逆となるように構成された
複数本の垂直転送路（ＶＣＣＤ）２０２およびこの垂直
転送路（ＶＣＣＤ）２０２の上下端に設けられる２本の
水平転送路（ＨＣＣＤ）２０３ａ，ｂから構成されるイ
ンターライン型の撮像素子である。そして、このＣＣＤ
撮像素子１０５は、図３に示す従来の撮像素子と比較し
て、２つの水平転送路（ＨＣＣＤ）２０３ａ，ｂを設
け、この２つの水平転送路（ＨＣＣＤ）２０３ａ，ｂに
垂直転送路（ＶＣＣＤ）２０２の転送電荷を列交互に振
り分け可能とした点を特徴としている。なお、カラーフ
ィルタは、図４に示すようにＲＧＢのベイヤ配列となっ
ている。

【００１９】また、このＣＣＤ撮像素子１０５は、電子
シャッタとメカシャッタを併用したインターレース読み
出しを行なう。具体的には、メカシャッタ開状態におい
て電荷排出パルス（半導体基板バイアスを一旦所定の電
荷排出用の高電圧値とすることで全画素の電荷を基板に
排出するパルス）を出力することで露光を開始し、所定
の露光時間後にシャッタを閉じることで露光を終了す
る。

【００２０】その後、公知のインターレース読み出しに
よって、すなわち奇数ラインはＡフィールド、偶数ライ
ンはＢフィールドと順次の２つのフィールド期間に別々
に読み出しを行なって、１つのフレーム画像を得る。

【００２１】その際、色配列に着目すると、１フレーム
のベイヤ配列は、各フィールドのみに着目すれば、それ
ぞれ縦ストライプ配列に相当しているから、読み出し時
に、公知の垂直ｎ加算駆動（１水平ブランキング期間に
ｎライン分の垂直転送を行なう）によって、垂直方向に
関しては素子内同色加算を行なうことができる。本実施
形態では、２×２＝４画素加算を行なうので、ｎ＝２と
して加算駆動読み出しを行なう。

【００２２】ただし、図２に示したように、１列ごとに
転送の向きは上下逆になる。したがって、たとえばＡフ
ィールドにおいては、水平転送路（ＨＣＣＤ）２０３ａ
にはＲ、水平転送路（ＨＣＣＤ）２０３ｂにはＧのみ、
Ｂフィールドにおいては、水平転送路（ＨＣＣＤ）２０
３ａにはＧ、水平転送路（ＨＣＣＤ）２０３ｂにはＢの
みが転送され、水平転送路への移送の際に垂直２画素加
算される。

【００２３】一方、水平方向については、ＦＤＡへの水
平転送を行なう際に、図５に示すように、１回のリセッ
トパルス出力に対してｎ画素分の水平転送パルスを印加
することで、水平ｎ加算駆動を行なう。上記したよう
に、各水平転送路には同色の画素電荷のみが垂直転送さ
れているので、同色加算を行なうことができる。この場
合もｎ＝２とすることは言うまでもない。

【００２４】ここで、垂直転送路（ＶＣＣＤ）２０２の
転送電荷を列交互に上下に振り分けるための仕組みの一
具体例を示す。

【００２５】図６は、このＣＣＤ撮像素子１０５におけ
る各画素の模式構造を示す図、図７は、従来のＣＣＤ撮
像素子における各画素の模式構造を示す図である。ま
た、図８は、このＣＣＤ撮像素子１０５における配線模
式図、図９は、従来のＣＣＤ撮像素子における配線模式
図である。

【００２６】図６および図８に示すように、このＣＣＤ
撮像素子１０５では、図７および図９に示す従来のＣＣ
Ｄ撮像素子とは異なり、垂直転送路（ＶＣＣＤ）２０２
の第２および第４電極が１列おきに交叉して設けられ
る。このように電極を設けることにより、このＣＣＤ撮
像素子１０５は、垂直転送路（ＶＣＣＤ）２０２の転送
電荷を列交互に上下に（同時に）振り分けることを実現
している。

【００２７】また、本実施形態では、加算のパターンと
して、先の図１１に示したものを採用している。すなわ
ち上記（１）式である。

【００２８】加算生成された画像は、ベイヤ配列をなし
ているから、従来のベイヤ撮像素子からの出力信号と全
く同様の（すなわち非加算の場合と同一の）公知の信号
処理によって、色情報が同時化された（各画素が全て３
色データを有する）コンポーネント信号化され記録対象
画像に生成されて記録される。あるいは、適当なインタ
ーフェースを介して、たとえば汎用コンピューターやプ
リンタ等の外部機器に出力される。

【００２９】この後段の回路における処理は、必要に応
じて適宜使用される、それ自体は公知の、たとえば色バ
ランス処理、マトリクス演算による輝度−色差信号への
変換またはその逆変換処理、帯域制限等による偽色除去
または低減処理、γ変換に代表される各種非線型処理、
各種情報圧縮処理、等々である。

【００３０】なお、ここでは、水平転送路（ＨＣＣＤ）
２０３ａ，ｂを垂直転送路（ＶＣＣＤ）２０２の上下端
に設ける例を説明したが、上記と同様の振り分け転送が
可能ならば、たとえば図１０に示すように、水平転送路
（ＨＣＣＤ）２０３ａ，ｂを同じ側に設けても良い。

【００３１】また、上記ではＲＧＢベイヤ配列を使用し
ているが、（１）たとえばＹＣＭの補色系３原色など任
意のベイヤ配列、（２）ＹＣＭＧやＲＧＢｘ（ｘ＝Ｗ
（Ｗは白＝全透過）、ｘ＝ＩＲ（赤外）など）などの４
色配列、等に適用しても同様に有効である。

【００３２】さらに、水平と垂直のそれぞれの加算数は
任意数で良く、たとえば垂直について非加算でも良い。

【００３３】つまり、本願発明は、前記実施形態に限定
されるものではなく、実施段階ではその要旨を逸脱しな
い範囲で種々に変形することが可能である。更に、前記
実施形態には種々の段階の発明が含まれており、開示さ
れる複数の構成要件における適宜な組み合わせにより種
々の発明が抽出され得る。たとえば、実施形態に示され
る全構成要件から幾つかの構成要件が削除されても、発
明が解決しようとする課題の欄で述べた課題が解決で
き、発明の効果の欄で述べられている効果が得られる場
合には、この構成要件が削除された構成が発明として抽
出され得る。

【００３４】

【発明の効果】以上、詳述したように、この発明によれ
ば、２つの水平転送路に複数の垂直転送路の転送電荷が
列交互に振り分けられることから、垂直転送に関しては
公知の同色加算を実行しつつ、この２つの水平転送路の
各終端に設けられる出力アンプで画素電荷加算を行うこ
とにより、ベイヤ配列に対しても完全素子内同色２次元
加算を可能とし、画質の高い画像を高速に読み出すこと
を可能とする。

【図面の簡単な説明】

【図１】この発明の実施形態に係るデジタルカメラの構
成を示すブロック図。

【図２】同実施形態のデジタルカメラの撮像素子構成を
示す図。

【図３】従来のデジタルカメラの撮像素子構成を示す
図。

【図４】同実施形態のデジタルカメラの撮像素子におけ
るフィルタ配列を示す図。

【図５】同実施形態のデジタルカメラの撮像素子におけ
る水平ｎ加算駆動を説明するための図。

【図６】同実施形態のデジタルカメラの撮像素子におけ
る各画素の模式構造を示す図。

【図７】従来のデジタルカメラの撮像素子における各画
素の模式構造を示す図。

【図８】同実施形態のデジタルカメラの撮像素子におけ
る配線模式図。

【図９】従来のデジタルカメラの撮像素子における配線
模式図。

【図１０】同実施形態のデジタルカメラの撮像素子構成
（変形例）を示す図。

【図１１】４画素同色加算パターンを説明するための
図。

【符号の説明】

１０１…レンズ系 １０２…レンズ駆動機構 １０３…露出制御機構 １０４…フィルタ系 １０５…ＣＣＤカラー撮像素子 １０６…ＣＣＤドライバ １０７…プリプロセス回路 １０８…デジタルプロセス回路 １０９…カードインターフェース １１０…メモリカード １１１…ＬＣＤ画像表示系 １１２…システムコントローラ １１３…操作スイッチ系 １１４…操作表示系 １１５…ストロボ １１６…レンズドライバ １１７…露出制御機構 １１８…不揮発メモリ（ＥＥＰＲＯＭ） ２０１…フォトダイオード（ＰＤ） ２０２…垂直転送路（ＶＣＣＤ） ２０３ａ，ｂ…水平転送路（ＨＣＣＤ）

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 4M118 AA05 AA10 AB01 BA13 CA02 DA18 DB09 DB20 FA06 FA44 FA50 GC09 GC14 5C024 BX01 CX41 DX01 GX03 GY01 GZ01 HX02 HX28 JX21 5C065 AA03 CC01 CC07 CC08 DD02 DD17 EE05 EE06 GG21

Claims (8)

【特許請求の範囲】
1. 【請求項１】 インターライン型電荷転送路を有する撮
   像素子であって、 １列ごとに転送方向が逆となるように構成された複数の
   垂直転送路と、 前記複数の垂直転送路の両端に設けられる２つの水平転
   送路とを具備することを特徴とする撮像素子。
2. 【請求項２】 ２×２色配列の色フィルタを有すること
   を特徴とする請求項１記載の撮像素子。
3. 【請求項３】 前記垂直転送路の第２および第４電極が
   １列ごとに交叉して設けられることを特徴とする請求項
   １または２記載の撮像素子。
4. 【請求項４】 インターライン型電荷転送路を有する撮
   像素子であって、 複数の垂直転送路と、 前記複数の垂直転送路の終端に１列おきに互い違いに設
   けられる２つの水平転送路とを具備することを特徴とす
   る撮像素子。
5. 【請求項５】 ２×２色配列の色フィルタを有すること
   を特徴とする請求項４記載の撮像素子。
6. 【請求項６】 請求項１乃至５記載のいずれかの撮像素
   子と、 前記撮像素子の各水平転送路上を転送する連続した画素
   電荷を加算する素子内同色２次元加算手段とを具備する
   ことを特徴とする撮像装置。
7. 【請求項７】 複数の垂直転送路と、この複数の垂直転
   送路の転送電荷が列交互に振り分けられる２つの水平転
   送路と、２×２色配列の色フィルタとを有する撮像素子
   と、 前記撮像素子の各水平転送路上を転送する連続した画素
   電荷を加算する素子内同色２次元加算手段とを具備する
   ことを特徴とする撮像装置。
8. 【請求項８】 複数の垂直転送路と、この複数の垂直転
   送路の転送電荷が列交互に振り分けられる２つの水平転
   送路と、２×２色配列の色フィルタとを有する撮像素子
   を用いた撮像方法であって、 前記撮像素子の各水平転送路上を転送する連続した画素
   電荷を加算して素子内同色２次元加算を実行することを
   特徴とする撮像方法。