JP2003051537A

JP2003051537A - 半導体装置

Info

Publication number: JP2003051537A
Application number: JP2001237994A
Authority: JP
Inventors: Hideyuki Shirai; 英幸白井
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 2001-08-06
Filing date: 2001-08-06
Publication date: 2003-02-21
Anticipated expiration: 2021-08-06
Also published as: JP4113692B2

Abstract

(57)【要約】【課題】溶液にてパッケージ、保護膜及び金属配線間
の絶縁膜等をエッチングすることによる配線構造の解析
を、簡便に防止することができる半導体装置を提供する
ことを目的とする。【解決手段】最表面が保護膜で被覆され、層間絶縁膜
を備えた多層配線構造の半導体装置であって、前記保護
膜及び／又は層間絶縁膜が、配線層の上方において、部
分的にエッチングレートが大きい材料で形成されてなる
半導体装置。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置に関
し、より詳細には、配線構造の機密の解読に対抗し得る
耐タンパ機能を有する半導体装置に関する。

【０００２】

【従来の技術】半導体装置は、一般に、基板上に多数の
半導体素子が配置され、それぞれの半導体素子の電極間
に配線が施された回路構成を有している。このような半
導体装置では、α線、湿気、応力などの外部雰囲気の影
響を回避するために、回路構成部が酸化シリコン、窒化
シリコン等の絶縁性保護膜で覆われている。また、回路
構成部は、回路の大規模化やチップ面積の縮小化に伴
い、層間絶縁膜による多層配線化が進んでいる。半導体
装置における回路構成部は、開発に長時間を要し、独創
性に富んでいるものもあるため、他人により模倣、複製
されないように加工されたものが存在する。しかし、上
述した保護膜及び層間絶縁膜は、回路構成部を外部雰囲
気から保護し、金属配線間を電気的に絶縁する目的で配
設されているものであるため、溶液（例えば、フッ酸な
どの酸性溶液）により剥離することによって、回路構成
部の金属配線の構造を容易に解析することができる。こ
のような解析を防止するため、以下のような半導体装置
が提案されている（特開平１−１６５１２９号公報）。

【０００３】この半導体装置は、図５に示すように、半
導体基板に配設された多数の半導体素子が相互に配線さ
れている回路構成部２０とこれらを覆う絶縁性保護膜２
２（例えば、窒化シリコン膜）とを有する。回路構成部
２０の表面は、機密保護が必要でない領域では保護膜２
２のみによって覆われており、機密保護が必要な主要部
領域では下層保護膜２２ａ、金属膜２３及び上層保護膜
２２ｂにより順次覆われている。これにより、保護膜２
２をエッチングしても、機密保持が必要な領域上では金
属膜２３が除去されないために、その下の回路構成部２
０における配線パターン２１は露出せず、視認できな
い。また、この状態で金属膜２３をエッチング除去して
も、金属膜２３と同材料、例えばアルミニウムからなる
配線パターン２１までも除去され、回路構成部２０は解
析できない。

【０００４】

【発明が解決しようとする課題】しかし、金属膜２３下
に下層保護膜２２ａが存在しているので、金属膜２３が
露出するまで上層保護膜２２ｂをエッチングした後、保
護膜２２及び下層保護膜２２ａをエッチングストッパと
して利用して、金属膜２３をエッチングすることによ
り、金属膜２３のみを除去することができ、その下に配
置する配線パターン２１の認識が可能となり、回路の解
析が可能となるという問題がある。本発明は上記課題に
鑑みなされたものであり、溶液にてパッケージ、保護膜
及び金属配線間の絶縁膜等をエッチングすることによる
配線構造の解析を、簡便に防止することができる半導体
装置を提供することを目的とする。

【０００５】

【課題を解決するための手段】本発明によれば、最表面
が保護膜で被覆され、層間絶縁膜を備えた多層配線構造
の半導体装置であって、前記保護膜及び／又は層間絶縁
膜が、配線層の上方において、部分的にエッチングレー
トが大きい材料で形成されてなる半導体装置半導体装置
が提供される。

【０００６】

【発明の実施の形態】本発明の半導体装置は、多層配線
構造の半導体装置からなる。ここで、多層配線構造の半
導体装置とは、通常、半導体基板に、トランジスタ、キ
ャパシタ、抵抗等の素子が形成され、その上に１層目層
間絶縁膜、１層目配線、２層目層間絶縁膜…、ｎ層目配
線（ｎは２以上の整数）がこの順に積層されて構成され
る半導体装置を意味する。また、この半導体装置の最表
面は保護膜で被覆されている。

【０００７】この半導体装置においては、配線層の上方
において、保護膜及び／又層間絶縁膜が、部分的にエッ
チングレートが大きい材料で形成されている。ここでの
配線層とは、１層目…、ｎ層目のいずれの配線層でもよ
いが、少なくとも、配線構造の解析を防止したい配線層
の上方の一部又は全部を意味する。また、保護膜と層間
絶縁膜とは、半導体装置における配線層等を保護し得る
とともに、配線層の絶縁性を確保し得るものであれば、
材料や機能において特に区別されるものではない。さら
に、部分的にエッチングレートが大きい材料とは、一定
の条件下で保護膜又は層間絶縁膜のエッチングを行った
場合に、保護膜又は層間絶縁膜に対するエッチングレー
トの大きい材料のエッチング比が２以上、４以上、５以
上、１０以上、２０以上、好ましくは３０以上、より好
ましくは４０以上となるような材料を意味する。例え
ば、保護膜又は層間絶縁膜のエッチングレートが１〜２
００ｎｍ／分程度、エッチングレートが大きい材料のエ
ッチングレートが１００〜６００ｎｍ／分程度の膜が挙
げられる。この場合の材料は、絶縁膜であれば特に限定
されるものではなく、保護膜又は層間絶縁膜と同一の材
料で異なる膜質のものであってもよいし、異なる材料の
ものであってもよい。具体的には、保護膜又は層間絶縁
膜が熱ＣＶＤ酸化膜、プラズマＣＶＤ酸化膜、プラズマ
ＣＶＤ酸窒化膜又はブラズマＣＶＤ窒化膜等で形成され
ており、その膜においてエッチングレートが大きい材
料、例えば、ＳＯＧ膜等が配置している膜が挙げられ
る。ただし、エッチングレートが異なれば、これらの材
料の膜からどのような組み合わせで用いてもよい。な
お、エッチングレートが大きい材料膜が形成されてなる
保護膜及び／又は層間絶縁膜は、多層配線構造の半導体
装置において、層ごとに異なる材料を組み合わせてもよ
いが、複数層にわたってすべて同じ組み合わせであるこ
とが好ましい。エッチングは、酸又はアルカリ溶液を使
用したウェットエッチング、ＲＩＥ法等のドライエッチ
ング等のどのようなエッチング方法、エッチング条件を
選択してもよい。

【０００８】エッチングレートが大きい材料で形成する
膜は、多層配線構造における配線層の積層数、秘密を保
持したい配線構造を有する配線層の位置等によって、保
護膜又は層間絶縁膜内における位置、形状、膜厚等を適
宜調整することができる。なお、この材料で形成する膜
は、保護膜にのみ配置してもよいし、少なくとも１層の
層間絶縁膜にのみ配置してもよいし、保護膜と少なくと
も１層の層間絶縁膜との双方に配置してもよいし、保護
膜とすべての層間絶縁膜とに配置してもよい。好ましく
は、秘密を保持したい配線構造を有する配線層より上方
の層間絶縁膜と保護膜とに配置されていることである。
例えば、半導体装置が２層配線構造を有しており、１層
目配線の構造を機密保持したい場合には、保護膜と２層
目層間絶縁膜とにエッチングレートが大きい材料を配置
することが好ましい。３層配線構造を有しており、１層
目配線の構造を機密保持したい場合には、保護膜と３層
目及び２層目層間絶縁膜とにエッチングレートの大きい
材料を配置することが好ましい。３層配線構造を有して
おり、２層目配線の構造を機密保持したい場合には、保
護膜と３層目層間絶縁膜とにエッチングレートが大きい
材料を配置することが好ましい。なお、ｎ層目の配線、
つまり最上層の配線の構造を秘密保持したい場合でない
場合には、保護膜にはエッチングレートが大きい材料を
必ずしも配置しなくてもよい。

【０００９】エッチングレートが大きい材料で形成する
膜は、層間絶縁膜及び／又は保護膜において、どのよう
な領域に形成されていてもよい。少なくとも、機密を保
持したい配線層の直上の保護膜又は層間絶縁膜の一部又
は全領域上に、エッチングレートが大きい材料が配置し
ていることが好ましい。さらに、機密を保持したい配線
層より上層のすべての保護膜及び／又は層間絶縁膜の一
部又は全領域上に、エッチングレートが大きい材料が配
置していることが好ましい。この場合、つまり複数の層
間絶縁膜等にエッチングレートが大きい材料が配置され
る場合には、エッチングレートが大きい材料で形成され
た領域の少なくとも一部が、半導体装置の上面から見
て、複数の層間絶縁膜のすべてにおいてオーバーラップ
することが好ましい。

【００１０】保護膜及び層間絶縁膜は、通常、半導体装
置において各機能を確保し得るのであれば、どのような
膜厚で形成されていてもよい。また、エッチングレート
が大きい材料で形成する膜の膜厚は、保護膜又は層間絶
縁膜の膜厚よりも薄くても、同等でもよい。これらの膜
の膜厚は、材料及び膜質、得ようとする半導体装置の性
能等に応じて適宜調整することが好ましく、例えば、保
護膜及び／又は層間絶縁膜をエッチング除去する際に、
その保護膜及び／又は層間絶縁膜におけるエッチングレ
ートの大きい材料と、配線構造を機密保持したい配線層
の一部又は全部を腐食し得るように、保護膜及び／又は
層間絶縁膜、エッチングレートの大きい材料膜の膜厚を
設定することが好ましい。また、保護膜及び／又は層間
絶縁膜をエッチング除去する際に、その保護膜及び／又
は層間絶縁膜におけるエッチングレートの大きい材料
と、その下層の層間絶縁膜（１層でも、２層以上でもよ
い）のエッチングレートの大きい材料とがエッチング除
去されるように、さらには、配線構造を機密保持したい
配線層の一部又は全部を腐食し得るように、各膜の膜厚
が設定されていることが好ましい。つまり、保護膜及び
／又は層間絶縁膜をエッチング除去した場合に、機密保
持したい配線層の配線構造が視認できないように、この
配線層の上方に存在するエッチングレートの大きな材料
からなる膜がほぼ全部エッチング除去され、さらに機密
保持したい配線層の一部又は全部が腐食されるような膜
厚に、各膜の膜厚が設定されていることが好ましい。

【００１１】本発明の半導体装置においては、多層配線
構造を構成する配線層は、通常の導電性材料を用いて形
成するものであれば、どのような形状、膜厚で形成され
ていてもよい。例えば、アルミニウム、銅、白金、金、
ニッケル、チタン、タンタル、タングステン、コバルト
等の金属又は合金、抵抗率を小さくした半導体薄膜又は
合金等の単層膜、積層膜で形成することができる。な
お、上記のようなエッチングレートが大きい材料で形成
された層間絶縁膜及び／又は保護膜は、同一種類の動作
を行うデバイスにおいて使用する場合には、エッチング
レートの大きい材料を、デバイスごとに種々の異なるパ
ターンで配置することが好ましい。

【００１２】以下に、本発明の半導体装置の実施の形態
を図面に基づいて説明する。図１は、耐タンパ性の層間
絶縁膜を備えた多層配線構造の半導体装置である。この
半導体装置は、トランジスタ等の素子が形成されたシリ
コン基板１上に、第１層間絶縁膜２、１層目配線３、第
２層間絶縁膜４、２層目配線６、第３層間絶縁膜７、３
層目配線９、第４絶縁膜１０、下及び上層保護膜１２及
び１３が、この順に形成されている。第２層間絶縁膜４
内であって、１層目配線３の構造の秘密を保持したい領
域の直上には、エッチングレートが大きい材料からなる
第２膜５が配置しており、第３層間絶縁膜７内の一部の
領域に、第２膜５にオーバーラップするように、エッチ
ングレートが大きい材料からなる第３膜８が配置してお
り、第４絶縁膜１０内であって、第２膜５にオーバーラ
ップする領域と、３層目配線９の一部の領域の直上と
に、第４膜１１が配置している。

【００１３】このような半導体装置は、以下の方法によ
って製造することができる。まず、図２（ａ）に示すよ
うに、シリコン基板１上に、通常の手順に従ってＭＯＳ
トランジスタ等の半導体素子を形成し、得られたシリコ
ン基板１上全面にＣＶＤ（Chemical Vapor Depositio
n）法により第１層間絶縁膜２を所定の厚さ堆積させ、
所定の位置にコンタクトホールを開口し、このコンタク
トホールを含む第１層間絶縁膜２上に第１導電膜を形成
し、所望の形状にパターニングして１層目配線３を形成
する。コンタクトホールの形成は、半導体集積回路の製
造工程で通常用いられている方法及び条件で行うことが
できる。また、１層目配線３は、膜厚３１０ｎｍ程度の
ＴｉＷ膜と、６００ｎｍ程度のＡｌＳｉ膜との積層膜で
形成する。これにより、各素子間の配線が行われる。

【００１４】次いで、図２（ｂ）に示すように、１層目
配線３を含むシリコン基板１上全面に、プラズマＣＶＤ
法により２０００ｎｍ程度のシリコン酸化膜を堆積さ
せ、１層目配線３による凸凹を平坦化するためにＣＭＰ
法（Chemical Mechanical Polishing）によってシリコ
ン酸化膜を８００ｎｍ程度研磨し、膜厚１２００ｎｍ程
度の第２層間絶縁膜４を形成する。そして、フォトリソ
グラフィ及びエッチング工程により、機密保護が必要な
領域における第２層間絶縁膜４にホールを形成する。こ
の際のホールは、第２層間絶縁膜４の全膜厚と同程度の
深さで形成してもよいし、１層目配線３の上面に至る程
度の深さで形成してもよい。

【００１５】続いて、図３（ｃ）に示すように、ＳＯＧ
（Spin on Glass）法によって第２膜５を積層し、その
表面を平坦化して、第２層間絶縁膜４のホールに第２膜
５を埋め込む。ＳＯＧ法は、流動性の絶縁膜を、スピン
コートにより簡便に形成することができ、凸部よりも凹
部に厚膜で形成することができるため、平坦化にとって
は有利な方法である。第２層間絶縁膜４及び第２膜５
は、いずれもＳｉＯ₂を主成分とした絶縁膜であるが、
絶縁膜中に含まれる水分や膜の緻密さにより、酸性薬液
（例えば、ＨＦ等）によるエッチングレートが異なる。
つまり、第２層間絶縁膜４では、１０：１のバッファー
ドフッ酸溶液（水：ＢＨＦ＝１０：１）で１００〜２０
０ｎｍ／分程度のエッチングレートであり、第２膜５で
は、１０：１のＢＨＦで４００〜５００ｎｍ／分程度の
エッチングレートである。

【００１６】次に、図３（ｄ）に示すように、第２層間
絶縁膜４の所定の位置に、１層目配線３で形成した配線
同士の接続等のために、ビアホールを形成する。ビアホ
ールは、コンタクトホールと同様の方法で形成すること
ができる。ビアホールを含む第２層間絶縁膜４及び第２
膜５上に、第２導電膜を形成し、所望の形状にパターニ
ングして、２層目配線６を形成する。２層目配線６は、
１層目配線３と同様の積層膜で形成する。

【００１７】続いて、図３（ｅ）に示すように、２層目
配線６を含むシリコン基板１上全面に、プラズマＣＶＤ
法により２０００ｎｍ程度のシリコン酸化膜を堆積さ
せ、その表面をＣＭＰ法によって研磨することによって
膜厚１２００ｎｍ程度の第３層間絶縁膜７を形成する。
そして、フォトリソグラフ及びエッチング工程により、
下層の機密保持が必要な領域の一部に接するように、第
３層間絶縁膜７にホールを形成する。ホールを含む第３
層間絶縁膜７上に、ＳＯＧ法によって第３膜８を積層
し、その表面を平坦化して、第３層間絶縁膜７のホール
に第３膜８を埋め込む。その後、図４（ｆ）に示すよう
に、第３層間絶縁膜７における所定の位置にビアホール
を形成し、ビアホールを含む第３膜８上に、第３導電膜
を形成し、所望の形状にパターニングして、３層目配線
９を形成する。３層目配線９は、１層目配線３と同様の
積層膜で形成する。

【００１８】続いて、図４（ｇ）に示すように、３層目
配線９を含むシリコン基板１上全面に、プラズマＣＶＤ
法により１０００ｎｍ程度のシリコン窒化膜からなる第
４絶縁膜１０を形成し、機密保護が必要な領域（３層目
配線９の領域）上の一部及び下層の機密保持が必要な領
域に接するように、第４絶縁膜１０にホールを形成す
る。ホールを含む第４絶縁膜１０上に、ＳＯＧ法によっ
て第４膜１１を積層し、その表面を平坦化して、第４絶
縁膜１０のホールに第４膜１１を埋め込む。第４絶縁膜
１０及び第４膜１１は、絶縁膜中に含まれる水分や膜の
緻密さにより、酸性薬液（例えば、ＨＦ等）によるエッ
チングレートが異なる。つまり、第４絶縁膜１０では、
１０：１のＢＨＦで１０ｎｍ／分程度のエッチングレー
トであり、第４膜１１では、１０：１のＢＨＦで４００
ｎｍ／分程度のエッチングレートである。

【００１９】その後、下層保護膜１２を、プラズマＣＶ
Ｄ法による膜厚２００ｎｍ程度のシリコン窒化膜により
形成し、その上に、上層保護膜１３として熱ＣＶＤ法に
よる膜厚２００００ｎｍ程度のＰＳＧ膜を形成し、図１
に示す半導体装置を作製する。これらの下及び上層保護
膜１２、１３は、外部からの不純物の混入防止や耐腐食
性向上のために採用する。このように、エッチングレー
トの異なる絶縁膜を組み合わせて形成したデバイスを１
０：１のＢＨＦ薬液で処理する場合、３層目配線９は耐
酸性がなく、容易に腐食されるが、上層保護膜１３、下
層保護膜１２を除去することにより、視認が可能であ
る。

【００２０】２層目配線６及び１層目配線３を視認する
場合、さらに第４膜１１、第４絶縁膜１０及び３層目配
線９を剥離することが必要である。したがって、まず、
第４膜１１と第４絶縁膜１０との表面が露出する状態ま
で水平方向に均等にエッチングする。次に、第４膜１１
と第４絶縁膜１０とを１０：１のＢＨＦによってエッチ
ングする。この際のエッチング時間は、エッチングレー
トの小さい第４絶縁膜１０が完全に除去されるように設
定することを要し、そのエッチング時間は、１０００ｎ
ｍ／（１０ｎｍ／分）＝１００分となる。

【００２１】しかし、第４絶縁膜１０を１００分間エッ
チングしている間、エッチングレートが４００ｎｍ／分
程度である絶縁膜、第４膜１１、第３膜８及び第２膜５
はすべて除去されるとともに、さらに、１層目配線３も
腐食される。そのため、２層目配線６及び１層目配線３
のパターン解析はできなくなる。つまり、同一層におい
て、層間絶縁膜をエッチングレートの異なる複数の材料
で形成することにより、絶縁膜の材料ごとのエッチング
レートの差を利用して、各層における層間絶縁膜の材料
ごとのパターン形状と、機密保持が必要な金属配線パタ
ーンまでの絶縁膜の膜厚とを自由に設定することがで
き、これによって、最上層からの段階的な層間絶縁膜等
の剥離による不正な金属配線パターンの解析を防止する
ことができる。また、上記で説明したパターニングは、
回路ロジックとは無関係であるため、同一種類の動作を
する集積回路であっても、自由なパターニングが可能で
あり、不正な解析をより複雑に防止することが可能とな
る。

【００２２】

【発明の効果】本発明によれば、多層配線構造を有する
半導体装置において、配線構造の解析を防止したい配線
層の上方に存在する保護膜及び層間絶縁膜を他の部分の
よりエッチングレートが大きい材料で形成することによ
り、つまり、エッチングレートの異なる材料を所望のパ
ターンで、保護膜及び／又は層間絶縁膜内に配置すると
いう簡便な方法により、ウェットエッチングを利用した
パッケージ、保護膜、層間絶縁膜等の剥離による配線構
造の解析を有効に防止し、半導体装置の配線構造の機密
保持を確保することができる耐タンパ性の半導体装置を
提供することが可能となる。

【図面の簡単な説明】

【図１】本発明の半導体装置の一実施の形態を示す要部
の概略断面図である。

【図２】図１の半導体装置の製造工程を説明するための
要部の概略断面工程図である。

【図３】図１の半導体装置の製造工程を説明するための
要部の概略断面工程図である。

【図４】図１の半導体装置の製造工程を説明するための
要部の概略断面工程図である。

【図５】従来の半導体装置を示す要部の概略断面工程図
である。

【符号の説明】

１シリコン基板２第１層間絶縁膜３１層目配線４第２層間絶縁膜５第２膜６２層目配線７第３層間絶縁膜８第３膜９３層目配線１０第４絶縁膜１１第４膜１２下層保護膜１３上層保護膜

───────────────────────────────────────────────────── フロントページの続きＦターム(参考） 5F033 HH09 HH23 JJ01 JJ09 JJ23 KK01 KK09 KK23 MM05 MM13 NN06 NN07 QQ09 QQ37 QQ48 RR04 RR06 RR09 RR14 SS11 SS15 SS21 TT02 XX00 XX01 5F038 BH01 BH20 DF10 EZ15 EZ20

Claims

【特許請求の範囲】

【請求項１】最表面が保護膜で被覆され、層間絶縁膜
を備えた多層配線構造の半導体装置であって、前記保護
膜及び／又は層間絶縁膜が、配線層の上方において、部
分的にエッチングレートが大きい材料で形成されてなる
半導体装置。
【請求項２】保護膜及び層間絶縁膜のいずれもが、部
分的にエッチングレートが大きい材料で形成され、これ
らの材料が同一である請求項１に記載の半導体装置。
【請求項３】保護膜、層間絶縁膜、部分的にエッチン
グレートが大きい材料による膜が、保護膜及び／又は層
間絶縁膜をエッチング除去した際に、前記保護膜及び／
又は層間絶縁膜におけるエッチングレートの大きい材料
と、該保護膜及び／又は層間絶縁膜の下層の層間絶縁膜
のエッチングレートの大きい材料とがエッチング除去さ
れるような膜厚に設定されてなる半導体装置。
【請求項４】保護膜及び／又は層間絶縁膜における部
分的にエッチングレートが大きい材料で形成された領域
の一部がオーバーラップしてなる半導体装置。
【請求項５】保護膜及び／又は層間絶縁膜が熱ＣＶＤ
酸化膜、プラズマＣＶＤ酸化膜、プラズマＣＶＤ酸窒化
膜又はブラズマＣＶＤ窒化膜で形成され、その一部にエ
ッチングレートの大きい材料であるＳＯＧ膜が形成され
てなる請求項１〜４のいずれか１つに記載の半導体装
置。