JP2003046237A - セラミック配線基板及びその製造方法 - Google Patents
セラミック配線基板及びその製造方法Info
- Publication number
- JP2003046237A JP2003046237A JP2001226580A JP2001226580A JP2003046237A JP 2003046237 A JP2003046237 A JP 2003046237A JP 2001226580 A JP2001226580 A JP 2001226580A JP 2001226580 A JP2001226580 A JP 2001226580A JP 2003046237 A JP2003046237 A JP 2003046237A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- ceramic
- exposed
- substrate
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
(57)【要約】
【課題】 表面に配線部が露出形成されてなり、かつ該
配線部の伝送ロスが小さくノイズ等も発生しにくいセラ
ミック配線基板を提供する。 【解決手段】 セラミック配線基板は、セラミック誘電
体層５０と金属配線層とを積層した構造を有する。金属
配線層は、基板主表面に露出形成されるとともに末端縁
が基板側面に到達する露出配線部８０を含んでなり、そ
の露出配線部８０の末端縁に対応する位置に、基板厚さ
方向における突出高さが３μｍ以上となるバリ部が形成
されないようにする。
配線部の伝送ロスが小さくノイズ等も発生しにくいセラ
ミック配線基板を提供する。 【解決手段】 セラミック配線基板は、セラミック誘電
体層５０と金属配線層とを積層した構造を有する。金属
配線層は、基板主表面に露出形成されるとともに末端縁
が基板側面に到達する露出配線部８０を含んでなり、そ
の露出配線部８０の末端縁に対応する位置に、基板厚さ
方向における突出高さが３μｍ以上となるバリ部が形成
されないようにする。
Description
【０００１】
【発明の属する技術分野】この発明はセラミック配線基
板に関し、特に高周波用に適したセラミック配線基板に
関する。
板に関し、特に高周波用に適したセラミック配線基板に
関する。
【０００２】
【従来の技術】従来、配線基板、例えば、ＬＳＩやＩＣ
あるいはディスクリート部品などの半導体素子を搭載し
たり、あるいは基板内部に種々の厚膜印刷素子を作りこ
んだりした配線基板として、比較的高密度の配線が可能
な多層セラミック配線基板が多用されている。この多層
セラミック配線基板は、アルミナやガラスセラミックな
どからなるセラミック誘電体層と、Ｃｕ、Ａｇ、Ｗ、Ｍ
ｏ等の金属からなる金属配線層とを交互に積層したもの
であり、必要に応じてその表面に半導体素子が実装され
る。最近、携帯電話をはじめとする無線通信には、電波
資源拡大と伝送容量の高密度化を測るために、マイクロ
波帯からミリ波帯の高周波帯が積極的に採用されるよう
になり、これに使用される無線通信機器用の部品とし
て、高周波信号を取り扱うための配線基板に対する需要
が爆発的に増大しつつある。
あるいはディスクリート部品などの半導体素子を搭載し
たり、あるいは基板内部に種々の厚膜印刷素子を作りこ
んだりした配線基板として、比較的高密度の配線が可能
な多層セラミック配線基板が多用されている。この多層
セラミック配線基板は、アルミナやガラスセラミックな
どからなるセラミック誘電体層と、Ｃｕ、Ａｇ、Ｗ、Ｍ
ｏ等の金属からなる金属配線層とを交互に積層したもの
であり、必要に応じてその表面に半導体素子が実装され
る。最近、携帯電話をはじめとする無線通信には、電波
資源拡大と伝送容量の高密度化を測るために、マイクロ
波帯からミリ波帯の高周波帯が積極的に採用されるよう
になり、これに使用される無線通信機器用の部品とし
て、高周波信号を取り扱うための配線基板に対する需要
が爆発的に増大しつつある。
【０００３】高周波用の基板においては、高周波信号の
伝送損失がなるべく生じないことが重要であり、特に基
板中に組み込まれた、もしくは基板表面に形成された金
属配線層は、高周波帯でのインピーダンスがなるべく小
さいことが要求される。例えば、金属配線層内において
高周波信号は、主にその表皮部分を伝送されるので、そ
の表面をなるべく平滑に仕上げることが、金属配線層の
インピーダンス低減には有効である。
伝送損失がなるべく生じないことが重要であり、特に基
板中に組み込まれた、もしくは基板表面に形成された金
属配線層は、高周波帯でのインピーダンスがなるべく小
さいことが要求される。例えば、金属配線層内において
高周波信号は、主にその表皮部分を伝送されるので、そ
の表面をなるべく平滑に仕上げることが、金属配線層の
インピーダンス低減には有効である。
【０００４】上記のようなセラミック配線基板は、複数
の製品を一括して得るために、個々の製品の配線パター
ンをセラミックグリーンシート上に印刷形成した後、こ
れを切断刃により切断・分離して焼成することにより製
造されている。そのため、焼成後の基板の側面は、切断
の際に形成されるツールマークなどにより荒れているこ
とが多い。そこで、個々の基板は、平滑化と寸法精度の
向上を図るため、側面をグラインダ研磨により仕上げる
ことが行われている。
の製品を一括して得るために、個々の製品の配線パター
ンをセラミックグリーンシート上に印刷形成した後、こ
れを切断刃により切断・分離して焼成することにより製
造されている。そのため、焼成後の基板の側面は、切断
の際に形成されるツールマークなどにより荒れているこ
とが多い。そこで、個々の基板は、平滑化と寸法精度の
向上を図るため、側面をグラインダ研磨により仕上げる
ことが行われている。
【０００５】
【発明が解決しようとする課題】図５（ａ）に示すよう
に、表面に配線部１０１が露出形成されている基板１０
０の場合、グラインダの砥石Ｇにより上記のような側面
の研磨を行なうと、配線部１０１の末端が研磨により捲
くれ上がり、（ｂ）に示すようなバリ１０２が不可避的
に形成される。高周波信号は、主に配線部１０１の表皮
部分を伝送されるので、上記のようなバリ１０２が生ず
ると、伝送距離の増大により伝送損失が大きくなった
り、先鋭なバリ部に電界集中してノイズ等の原因となり
やすい。
に、表面に配線部１０１が露出形成されている基板１０
０の場合、グラインダの砥石Ｇにより上記のような側面
の研磨を行なうと、配線部１０１の末端が研磨により捲
くれ上がり、（ｂ）に示すようなバリ１０２が不可避的
に形成される。高周波信号は、主に配線部１０１の表皮
部分を伝送されるので、上記のようなバリ１０２が生ず
ると、伝送距離の増大により伝送損失が大きくなった
り、先鋭なバリ部に電界集中してノイズ等の原因となり
やすい。
【０００６】本発明は、表面に配線部が露出形成されて
なり、かつ該配線部の伝送ロスが小さくノイズ等も発生
しにくいセラミック配線基板と、その製造方法とを提供
することにある。
なり、かつ該配線部の伝送ロスが小さくノイズ等も発生
しにくいセラミック配線基板と、その製造方法とを提供
することにある。
【０００７】
【課題を解決するための手段及び作用・効果】本発明
は、セラミック誘電体層と金属配線層とを積層したセラ
ミック配線基板において、金属配線層は、基板主表面に
露出形成されるとともに末端縁が基板側面に到達する露
出配線部を含んでなり、その露出配線部の末端縁に対応
する位置には、基板厚さ方向における突出高さが３μｍ
以上となるバリ部が形成されていないことを特徴とす
る。
は、セラミック誘電体層と金属配線層とを積層したセラ
ミック配線基板において、金属配線層は、基板主表面に
露出形成されるとともに末端縁が基板側面に到達する露
出配線部を含んでなり、その露出配線部の末端縁に対応
する位置には、基板厚さ方向における突出高さが３μｍ
以上となるバリ部が形成されていないことを特徴とす
る。
【０００８】上記本発明のセラミック配線基板によれ
ば、基板主表面に露出形成される露出配線部の末端縁に
対応する位置に、基板厚さ方向における突出高さが３μ
ｍ以上となるバリ部が形成されていないことから、当該
露出配線部の高周波信号に対する伝送ロスが少なく、ノ
イズ等も発生しにくい高性能のセラミック配線基板が実
現できる。
ば、基板主表面に露出形成される露出配線部の末端縁に
対応する位置に、基板厚さ方向における突出高さが３μ
ｍ以上となるバリ部が形成されていないことから、当該
露出配線部の高周波信号に対する伝送ロスが少なく、ノ
イズ等も発生しにくい高性能のセラミック配線基板が実
現できる。
【０００９】上記本発明のセラミック配線基板は、以下
の本発明の製造方法により製造可能である。すなわち、
該方法は、セラミック誘電体層と金属配線層とが積層さ
れ、かつ金属配線層が、基板主表面に露出形成されると
ともに末端縁が基板側面に到達する露出配線部を含んで
なるセラミック配線基板の製造方法であって、セラミッ
ク誘電体層となるべきセラミックグリーンシートの主表
面に、露出配線部となるべき配線パターンを形成して焼
成することにより焼結体を得る焼成工程と、セラミック
誘電体層の主表面の全部又は一部を、露出配線部の末端
部が包含される形態にて保護樹脂層により覆う被覆工程
と、該保護樹脂層を形成したセラミック誘電体層の、露
出配線部の末端に対応する側面を、保護樹脂層及び露出
配線部の末端部とともに研磨する研磨工程と、を含むこ
とを特徴とする。
の本発明の製造方法により製造可能である。すなわち、
該方法は、セラミック誘電体層と金属配線層とが積層さ
れ、かつ金属配線層が、基板主表面に露出形成されると
ともに末端縁が基板側面に到達する露出配線部を含んで
なるセラミック配線基板の製造方法であって、セラミッ
ク誘電体層となるべきセラミックグリーンシートの主表
面に、露出配線部となるべき配線パターンを形成して焼
成することにより焼結体を得る焼成工程と、セラミック
誘電体層の主表面の全部又は一部を、露出配線部の末端
部が包含される形態にて保護樹脂層により覆う被覆工程
と、該保護樹脂層を形成したセラミック誘電体層の、露
出配線部の末端に対応する側面を、保護樹脂層及び露出
配線部の末端部とともに研磨する研磨工程と、を含むこ
とを特徴とする。
【００１０】上記本発明の製造方法によると、セラミッ
ク誘電体層の主表面を、露出配線部の末端部が包含され
る形態にて保護樹脂層により覆い、その状態で、セラミ
ック誘電体層の露出配線部の末端に対応する側面を研磨
するようにした。これにより、グラインダ等による研磨
に伴い露出配線部の末端が捲くれ上がろうとしても、保
護樹脂層により押さえ込まれるので、露出配線部の末端
に前記したようなバリ部が発生することを効果的に防止
できる。
ク誘電体層の主表面を、露出配線部の末端部が包含され
る形態にて保護樹脂層により覆い、その状態で、セラミ
ック誘電体層の露出配線部の末端に対応する側面を研磨
するようにした。これにより、グラインダ等による研磨
に伴い露出配線部の末端が捲くれ上がろうとしても、保
護樹脂層により押さえ込まれるので、露出配線部の末端
に前記したようなバリ部が発生することを効果的に防止
できる。
【００１１】
【発明の実施の形態】以下、本発明の実施の形態を、図
面を用いて説明する。図１は、本発明のセラミック配線
基板の一実施例である高周波用多層セラミック配線基板
（以下、単に基板ともいう）１を示すものである。該基
板１は、セラミックパッケージ基板として構成され、図
１（ａ）が平面図、（ｂ）が正面断面図を示す。具体的
には、該基板１は、Ｃｕ−Ｗ合金等の放熱金属基体２０
１上に、同じ材質にてチップ保持部２０１ａを突出形成
し、その周囲を取り囲む形で配線積層体６０が配置され
たものである。配線積層体６０は、シート状の接地導体
５６とセラミック誘電体層５０とを交互に積層したもの
であり、最表面部には金属配線部８０が露出形成されて
いる。接地導体５６は金属配線部８０とともに金属配線
層を構成する。
面を用いて説明する。図１は、本発明のセラミック配線
基板の一実施例である高周波用多層セラミック配線基板
（以下、単に基板ともいう）１を示すものである。該基
板１は、セラミックパッケージ基板として構成され、図
１（ａ）が平面図、（ｂ）が正面断面図を示す。具体的
には、該基板１は、Ｃｕ−Ｗ合金等の放熱金属基体２０
１上に、同じ材質にてチップ保持部２０１ａを突出形成
し、その周囲を取り囲む形で配線積層体６０が配置され
たものである。配線積層体６０は、シート状の接地導体
５６とセラミック誘電体層５０とを交互に積層したもの
であり、最表面部には金属配線部８０が露出形成されて
いる。接地導体５６は金属配線部８０とともに金属配線
層を構成する。
【００１２】配線積層体６０の最表面部において、金属
配線部８０の幅方向両側には、一定の間隔をおいて別の
接地導体１５６，１５６が露出形成され、いわゆるコプ
レーナウェーブガイド形態の配線部が構成されている。
各層の接地導体５６及び１５６は、ビア３５にて接続さ
れている。また、チップ保持部２０１ａの周囲には、配
線積層体６０の表面から突出する形で、高周波用ＩＣあ
るいはＬＳＩからなるチップ２０５を収容する凹部を形
成するための枠体２０６が形成されている。
配線部８０の幅方向両側には、一定の間隔をおいて別の
接地導体１５６，１５６が露出形成され、いわゆるコプ
レーナウェーブガイド形態の配線部が構成されている。
各層の接地導体５６及び１５６は、ビア３５にて接続さ
れている。また、チップ保持部２０１ａの周囲には、配
線積層体６０の表面から突出する形で、高周波用ＩＣあ
るいはＬＳＩからなるチップ２０５を収容する凹部を形
成するための枠体２０６が形成されている。
【００１３】枠体２０６はセラミック誘電体層５０と、
開口部側をなす低膨張率金属層（インバーあるいはコバ
ール等の低膨張率金属からなる）２０３とが、ろう材層
２０２にて接蔵された構造をなす。チップ２０５はチッ
プ保持部２０１ａの先端面上に接着固定され、ボンディ
ングワイヤ２０７により金属配線部８０と端子接続され
る。そして、枠体２０６の開口部は金属製の蓋体２０４
により封止される。
開口部側をなす低膨張率金属層（インバーあるいはコバ
ール等の低膨張率金属からなる）２０３とが、ろう材層
２０２にて接蔵された構造をなす。チップ２０５はチッ
プ保持部２０１ａの先端面上に接着固定され、ボンディ
ングワイヤ２０７により金属配線部８０と端子接続され
る。そして、枠体２０６の開口部は金属製の蓋体２０４
により封止される。
【００１４】上記の金属配線部８０は、配線積層体６０
の最表面、すなわち基板主表面に露出形成されたもので
あり、本発明における露出配線部を形成している（以
下、露出配線部８０ともいう）。図１において金属配線
部８０は、四辺形状の平面形態をなす基板１の各辺に対
応する形で設けられ、各々一端側が主表面の中央に配置
されるチップ２０５に結合される一方、他端側の末端縁
は基板１の各側面に到達している。そして、その末端縁
に対応する位置には、基板厚さ方向における突出高さｈ
が３μｍ以上となるようなバリ部Ｂが形成されていな
い。また、基板１の最表面にて露出配線部８０とともに
コプレーナウェーブガイドをなす接地導体５６について
も、基板１の各側面に対応する周縁にバリ部が形成され
ていない。露出配線部８０（あるいは基板主表面に露出
する接地導体５６）がこのように構成されることによ
り、高周波信号を伝送する際の損失（ロス）が少なくな
り、ノイズの発生も防止ないし抑制される。なお、本発
明において高周波信号とは、８００ＭＨｚ以上の周波数
を有した信号を意味する。
の最表面、すなわち基板主表面に露出形成されたもので
あり、本発明における露出配線部を形成している（以
下、露出配線部８０ともいう）。図１において金属配線
部８０は、四辺形状の平面形態をなす基板１の各辺に対
応する形で設けられ、各々一端側が主表面の中央に配置
されるチップ２０５に結合される一方、他端側の末端縁
は基板１の各側面に到達している。そして、その末端縁
に対応する位置には、基板厚さ方向における突出高さｈ
が３μｍ以上となるようなバリ部Ｂが形成されていな
い。また、基板１の最表面にて露出配線部８０とともに
コプレーナウェーブガイドをなす接地導体５６について
も、基板１の各側面に対応する周縁にバリ部が形成され
ていない。露出配線部８０（あるいは基板主表面に露出
する接地導体５６）がこのように構成されることによ
り、高周波信号を伝送する際の損失（ロス）が少なくな
り、ノイズの発生も防止ないし抑制される。なお、本発
明において高周波信号とは、８００ＭＨｚ以上の周波数
を有した信号を意味する。
【００１５】セラミック誘電体層５０を構成する誘電体
材料としては、アルミナ含有量を９８％以上としたアル
ミナ質セラミックス、ムライト質セラミックス、窒化ア
ルミニウムセラミックス、窒化珪素セラミックス、炭化
珪素セラミックスおよびガラスセラミックス等、高周波
領域においても誘電損失が小さい材質が本発明に好適に
使用される。特に、誘電体基板表面の焼き上げ時の表面
平滑性に優れる点において、ガラスとガラス以外のセラ
ミックフィラーとの複合材料（以下、これをガラスセラ
ミックという）や高純度アルミナ質セラミックスを使用
することが特に望ましい。特にガラスセラミックとして
は、ホウケイ酸系ガラスあるいはホウケイ酸鉛系ガラス
にアルミナ等の無機セラミックフィラーを４０〜６０重
量部添加した系が、金属配線部との同時焼結性が良好で
好ましい。
材料としては、アルミナ含有量を９８％以上としたアル
ミナ質セラミックス、ムライト質セラミックス、窒化ア
ルミニウムセラミックス、窒化珪素セラミックス、炭化
珪素セラミックスおよびガラスセラミックス等、高周波
領域においても誘電損失が小さい材質が本発明に好適に
使用される。特に、誘電体基板表面の焼き上げ時の表面
平滑性に優れる点において、ガラスとガラス以外のセラ
ミックフィラーとの複合材料（以下、これをガラスセラ
ミックという）や高純度アルミナ質セラミックスを使用
することが特に望ましい。特にガラスセラミックとして
は、ホウケイ酸系ガラスあるいはホウケイ酸鉛系ガラス
にアルミナ等の無機セラミックフィラーを４０〜６０重
量部添加した系が、金属配線部との同時焼結性が良好で
好ましい。
【００１６】また、金属配線部８０あるいは接地導体に
使用される金属の材質は、例えばセラミック誘電体層５
０の材質としてガラスセラミックスを用いる場合には、
Ａｇ、Ａｕ、Ｃｕのいずれかを主成分とするものを使用
することができる（本明細書にて「主成分」とは、最も
質量含有率の高い成分のことである）。具体的には、Ａ
ｇ系（Ａｇ単体、Ａｇ−金属酸化物（Ｍｎ、Ｖ、Ｂｉ、
Ａｌ、Ｓｉ、Ｃｕ等の酸化物）、Ａｇ−ガラス添加、Ａ
ｇ−Ｐｄ、Ａｇ−Ｐｔ、Ａｇ−Ｒｈ等）、Ａｕ系（Ａｕ
単体、Ａｕ−金属酸化物、Ａｕ−Ｐｄ、Ａｕ−Ｐｔ、Ａ
ｕ−Ｒｈ等）、Ｃｕ系（Ｃｕ単体、Ｃｕ−金属酸化物、
Ｃｕ−Ｐｄ、Ｃｕ−Ｐｔ、Ｃｕ−Ｒｈ等）等の低抵抗材
料から選ばれるものを用いることができる。
使用される金属の材質は、例えばセラミック誘電体層５
０の材質としてガラスセラミックスを用いる場合には、
Ａｇ、Ａｕ、Ｃｕのいずれかを主成分とするものを使用
することができる（本明細書にて「主成分」とは、最も
質量含有率の高い成分のことである）。具体的には、Ａ
ｇ系（Ａｇ単体、Ａｇ−金属酸化物（Ｍｎ、Ｖ、Ｂｉ、
Ａｌ、Ｓｉ、Ｃｕ等の酸化物）、Ａｇ−ガラス添加、Ａ
ｇ−Ｐｄ、Ａｇ−Ｐｔ、Ａｇ−Ｒｈ等）、Ａｕ系（Ａｕ
単体、Ａｕ−金属酸化物、Ａｕ−Ｐｄ、Ａｕ−Ｐｔ、Ａ
ｕ−Ｒｈ等）、Ｃｕ系（Ｃｕ単体、Ｃｕ−金属酸化物、
Ｃｕ−Ｐｄ、Ｃｕ−Ｐｔ、Ｃｕ−Ｒｈ等）等の低抵抗材
料から選ばれるものを用いることができる。
【００１７】以下、上記セラミック配線基板１の製造方
法について説明する。まず、セラミック誘電体層５０と
なるべきセラミックグリーンシート１５０を用意する。
該セラミックグリーンシートは、セラミック誘電体層の
原料セラミック粉末（例えば、ガラスセラミック粉末の
場合、ホウケイ酸ガラス粉末とアルミナ等のセラミック
フィラー粉末との混合粉末）に溶剤（アセトン、メチル
エチルケトン、ジアセトン、メチルイソブチルケトン、
ベンゼン、ブロムクロロメタン、エタノール、ブタノー
ル、プロパノール、トルエン、キシレンなど）、結合剤
（アクリル系樹脂（例えば、ポリアクリル酸エステル、
ポリメチルメタクリレート）、セルロースアセテートブ
チレート、ポリエチレン、ポリビニルアルコール、ポリ
ビニルブチラールなど）、可塑剤（ブチルベンジルフタ
レート、ジブチルフタレート、ジメチルフタレート、フ
タル酸エステル、ポリエチレングリコール誘導体、トリ
クレゾールホスフェートなど）、解膠剤（脂肪酸（グリ
セリントリオレートなど）、界面活性剤（ベンゼンスル
ホン酸など）、湿潤剤（アルキルアリルポリエーテルア
ルコール、ポチエチレングリコールエチルエーテル、ニ
チルフェニルグリコール、ポリオキシエチレンエステル
など）などの添加剤を配合して混練し、ドクターブレー
ド法等によりシート状に成形したものである。
法について説明する。まず、セラミック誘電体層５０と
なるべきセラミックグリーンシート１５０を用意する。
該セラミックグリーンシートは、セラミック誘電体層の
原料セラミック粉末（例えば、ガラスセラミック粉末の
場合、ホウケイ酸ガラス粉末とアルミナ等のセラミック
フィラー粉末との混合粉末）に溶剤（アセトン、メチル
エチルケトン、ジアセトン、メチルイソブチルケトン、
ベンゼン、ブロムクロロメタン、エタノール、ブタノー
ル、プロパノール、トルエン、キシレンなど）、結合剤
（アクリル系樹脂（例えば、ポリアクリル酸エステル、
ポリメチルメタクリレート）、セルロースアセテートブ
チレート、ポリエチレン、ポリビニルアルコール、ポリ
ビニルブチラールなど）、可塑剤（ブチルベンジルフタ
レート、ジブチルフタレート、ジメチルフタレート、フ
タル酸エステル、ポリエチレングリコール誘導体、トリ
クレゾールホスフェートなど）、解膠剤（脂肪酸（グリ
セリントリオレートなど）、界面活性剤（ベンゼンスル
ホン酸など）、湿潤剤（アルキルアリルポリエーテルア
ルコール、ポチエチレングリコールエチルエーテル、ニ
チルフェニルグリコール、ポリオキシエチレンエステル
など）などの添加剤を配合して混練し、ドクターブレー
ド法等によりシート状に成形したものである。
【００１８】そして、図２（ａ）に示すように、上記の
セラミックグリーンシート１５０上に金属配線層（接地
導体５６を含む）となるべき配線層金属粉末パターン１
５６を形成する。配線層金属粉末パターン１５６は、Ｃ
ｕまたはＡｇを主成分とする金属粉末のペーストを用い
て公知のスクリーン印刷法により形成される。金属粉末
のペーストは、金属粉末に、エチルセルロース等の有機
バインダと、ブチルカルビトール等の有機溶剤を適度な
粘度が得られるように配合・調整したものである。
セラミックグリーンシート１５０上に金属配線層（接地
導体５６を含む）となるべき配線層金属粉末パターン１
５６を形成する。配線層金属粉末パターン１５６は、Ｃ
ｕまたはＡｇを主成分とする金属粉末のペーストを用い
て公知のスクリーン印刷法により形成される。金属粉末
のペーストは、金属粉末に、エチルセルロース等の有機
バインダと、ブチルカルビトール等の有機溶剤を適度な
粘度が得られるように配合・調整したものである。
【００１９】配線層金属粉末パターン１５６を形成した
ら、図２（ｂ）に示すように、その上に別のセラミック
グリーンシート１５０を重ね、さらにパターン印刷／セ
ラミックグリーンシート積層の工程を繰り返し、基板主
表面に露出する金属配線部８０となるべき配線層金属粉
末パターン１８０を、最後のセラミックグリーンシート
１５０の表面に形成し、配線積層体６０となるべきグリ
ーン積層体１６０を得る。なお、層間ビアを形成する場
合は、セラミックグリーンシート１５０のビア形成位置
にドリル等を用いて穿孔しておき、ここに金属ペースト
を充填するようにする。
ら、図２（ｂ）に示すように、その上に別のセラミック
グリーンシート１５０を重ね、さらにパターン印刷／セ
ラミックグリーンシート積層の工程を繰り返し、基板主
表面に露出する金属配線部８０となるべき配線層金属粉
末パターン１８０を、最後のセラミックグリーンシート
１５０の表面に形成し、配線積層体６０となるべきグリ
ーン積層体１６０を得る。なお、層間ビアを形成する場
合は、セラミックグリーンシート１５０のビア形成位置
にドリル等を用いて穿孔しておき、ここに金属ペースト
を充填するようにする。
【００２０】上記のグリーン積層体１６０は、図２
（ｃ）に示すように、個々の配線基板製品の配線層金属
粉末パターン１８０が所定配列にて複数形成されたもの
であり、これをカッターを用いて切断線Ｃに沿って切断
・分離することにより、各々個別に配線基板１の配線積
層体６０となるべき分離グリーン積層体１８０’が得ら
れる。これを焼成することにより、図２（ｄ）に示すよ
うな、配線積層体６０’が得られる。なお、図では簡略
化のため具体的には表示していないが、図１の枠体２０
６に対応した積層体を、分離グリーン積層体１８０’に
貼り合せた後焼成を行い、枠体２０６を焼成により配線
積層体６０’と一体形成する。
（ｃ）に示すように、個々の配線基板製品の配線層金属
粉末パターン１８０が所定配列にて複数形成されたもの
であり、これをカッターを用いて切断線Ｃに沿って切断
・分離することにより、各々個別に配線基板１の配線積
層体６０となるべき分離グリーン積層体１８０’が得ら
れる。これを焼成することにより、図２（ｄ）に示すよ
うな、配線積層体６０’が得られる。なお、図では簡略
化のため具体的には表示していないが、図１の枠体２０
６に対応した積層体を、分離グリーン積層体１８０’に
貼り合せた後焼成を行い、枠体２０６を焼成により配線
積層体６０’と一体形成する。
【００２１】次に、焼結上がりの配線積層体６０’は、
外周面がカッター切断面の状態を引き継いだものとなっ
ているので、ツールマーク等により荒れており、寸法精
度も高くない。そこで、図３に示すように、焼結上がり
状態の配線積層体６０’の外周面をグラインダの砥石Ｇ
により研磨する。この研磨に際し、図３（ｂ）に示すよ
うに、配線積層体６０’の、露出配線部８０が形成され
ている側の主表面（基板主表面）、つまり、露出配線部
８０が形成されているセラミック誘電体層５０の主表面
を、露出配線部の末端部が包含される形態にて保護樹脂
層７０により覆う。保護樹脂層７０は、例えば樹脂を溶
媒に溶解あるいは懸濁させた塗布剤を、スプレー噴霧、
スピンコートあるいはディッピング等の公知の塗布方法
により塗布し、乾燥させることにより形成可能である。
外周面がカッター切断面の状態を引き継いだものとなっ
ているので、ツールマーク等により荒れており、寸法精
度も高くない。そこで、図３に示すように、焼結上がり
状態の配線積層体６０’の外周面をグラインダの砥石Ｇ
により研磨する。この研磨に際し、図３（ｂ）に示すよ
うに、配線積層体６０’の、露出配線部８０が形成され
ている側の主表面（基板主表面）、つまり、露出配線部
８０が形成されているセラミック誘電体層５０の主表面
を、露出配線部の末端部が包含される形態にて保護樹脂
層７０により覆う。保護樹脂層７０は、例えば樹脂を溶
媒に溶解あるいは懸濁させた塗布剤を、スプレー噴霧、
スピンコートあるいはディッピング等の公知の塗布方法
により塗布し、乾燥させることにより形成可能である。
【００２２】そして、上記砥石Ｇによる研磨は、該保護
樹脂層７０を形成した配線積層体６０’（セラミック誘
電体層５０）の、露出配線部８０の末端に対応する側面
を、保護樹脂層７０及び露出配線部８０の末端部ととも
に研磨する形で行なわれる。露出配線部８０の末端部
は、これを覆う保護樹脂層７０により押さえ込まれた状
態で研磨されるから、研磨に伴う捲くれ上がり、ひいて
はそれに伴うバリ部の発生が防止される。
樹脂層７０を形成した配線積層体６０’（セラミック誘
電体層５０）の、露出配線部８０の末端に対応する側面
を、保護樹脂層７０及び露出配線部８０の末端部ととも
に研磨する形で行なわれる。露出配線部８０の末端部
は、これを覆う保護樹脂層７０により押さえ込まれた状
態で研磨されるから、研磨に伴う捲くれ上がり、ひいて
はそれに伴うバリ部の発生が防止される。
【００２３】本実施形態では、配線積層体６０’の主表
面全面を保護樹脂層７０により覆うようにしているが、
バリ部発生が問題となる露出配線部８０の末端部近傍の
みを部分的に覆うようにしてもよい。また、本実施形態
では、配線積層体６０’の４つの側面のすべてを研磨す
るようにしているが、仕上げの必要な側面のみを選択的
に研磨するようにしてもよい。
面全面を保護樹脂層７０により覆うようにしているが、
バリ部発生が問題となる露出配線部８０の末端部近傍の
みを部分的に覆うようにしてもよい。また、本実施形態
では、配線積層体６０’の４つの側面のすべてを研磨す
るようにしているが、仕上げの必要な側面のみを選択的
に研磨するようにしてもよい。
【００２４】上記研磨工程が終了すれば、保護樹脂層７
０を除去することにより、図３（ｃ）に示すような、研
磨済みの配線積層体６０が得られる。保護樹脂層７０
は、特定に溶剤に可溶な樹脂を用いることで、該溶剤を
用いて溶解・除去することができる。例えば、保護樹脂
層７０をポリスチレン系の樹脂にて構成した場合、トル
エン、ベンゼン、シクロヘキサン、アセトン等の有機溶
剤に溶解させてこれを除去することが可能である。ま
た、溶剤除去性を予め考慮して設計された樹脂、例えば
フォトリソグラフィー技術にて多用されている市販のフ
ォトレジスト樹脂を採用することも有効である。保護樹
脂層７０の溶解・除去は、保護樹脂層７０の形成された
配線積層体６０’を溶媒中に浸漬することにより行なう
ことができ、溶解を促進するために溶媒に拡販あるいは
超音波等による振動を付加することが望ましい。
０を除去することにより、図３（ｃ）に示すような、研
磨済みの配線積層体６０が得られる。保護樹脂層７０
は、特定に溶剤に可溶な樹脂を用いることで、該溶剤を
用いて溶解・除去することができる。例えば、保護樹脂
層７０をポリスチレン系の樹脂にて構成した場合、トル
エン、ベンゼン、シクロヘキサン、アセトン等の有機溶
剤に溶解させてこれを除去することが可能である。ま
た、溶剤除去性を予め考慮して設計された樹脂、例えば
フォトリソグラフィー技術にて多用されている市販のフ
ォトレジスト樹脂を採用することも有効である。保護樹
脂層７０の溶解・除去は、保護樹脂層７０の形成された
配線積層体６０’を溶媒中に浸漬することにより行なう
ことができ、溶解を促進するために溶媒に拡販あるいは
超音波等による振動を付加することが望ましい。
【００２５】保護樹脂層７０が除去された配線積層体６
０は、図１に示す放熱金属基体２０１、チップ１あるい
は蓋体２０４を取り付けることにより、パッケージ基板
１として完成する。
０は、図１に示す放熱金属基体２０１、チップ１あるい
は蓋体２０４を取り付けることにより、パッケージ基板
１として完成する。
【００２６】図４は、本発明の適用可能なセラミック配
線基板の別例を示すものである。該基板２００の基板主
表面には、基板側面に開放するとともに露出配線部８０
の厚みよりも大きな深さを有した凹部８１が形成され、
露出配線部８０は該凹部８１の底面上に配置されてい
る。そして、凹部８１の開放側において露出配線部８０
の末端縁が、基板側面に到達する形となっている。具体
的には、該基板２００は、長方形状の基板本体２０１を
有し、その主表面を長手方向に二分した片側の領域に、
前記凹部８１を形成するための枠体２０２が一体化され
ている。基板本体２０１は図示しないセラミック誘電体
層と金属配線層あるいは接地導体層とが積層された配線
積層体とされ、各層の金属配線層あるいは接地導体層
が、側面に形成された端子パッド８５により互いに導通
している。露出配線層８０は、基板本体２０１上におい
て枠体２０２の形成側の領域と、他方の領域とのそれぞ
れに形成されている。
線基板の別例を示すものである。該基板２００の基板主
表面には、基板側面に開放するとともに露出配線部８０
の厚みよりも大きな深さを有した凹部８１が形成され、
露出配線部８０は該凹部８１の底面上に配置されてい
る。そして、凹部８１の開放側において露出配線部８０
の末端縁が、基板側面に到達する形となっている。具体
的には、該基板２００は、長方形状の基板本体２０１を
有し、その主表面を長手方向に二分した片側の領域に、
前記凹部８１を形成するための枠体２０２が一体化され
ている。基板本体２０１は図示しないセラミック誘電体
層と金属配線層あるいは接地導体層とが積層された配線
積層体とされ、各層の金属配線層あるいは接地導体層
が、側面に形成された端子パッド８５により互いに導通
している。露出配線層８０は、基板本体２０１上におい
て枠体２０２の形成側の領域と、他方の領域とのそれぞ
れに形成されている。
【００２７】本形態の基板２００も、保護樹脂層７０を
形成せずに外周面の研磨を行なえば、露出配線層８０の
末端部には前記したようなバリ部が発生する。例えば、
枠体２０２の形成されていない側の露出配線層８０につ
いては、現実的な方法ではないが、製品の一つ一つにつ
いてハンドグラインダ等を用いてバリ部を除去すること
も、生産効率を無視すればあるいは考えることができ
る。しかしながら、枠体２０２の形成側においては、凹
部８１の内側に砥石を挿入してバリ部を除去しなければ
ならず、極めて面倒であり、凹部８１の寸法によっては
砥石の挿入自体が不可能となる。そこで、上記のような
凹部８１が形成されている場合は、保護樹脂層７０を、
該凹部８１を充填する形で形成して研磨を行なえば、バ
リ発生のない露出配線層８０の形成が可能となる。
形成せずに外周面の研磨を行なえば、露出配線層８０の
末端部には前記したようなバリ部が発生する。例えば、
枠体２０２の形成されていない側の露出配線層８０につ
いては、現実的な方法ではないが、製品の一つ一つにつ
いてハンドグラインダ等を用いてバリ部を除去すること
も、生産効率を無視すればあるいは考えることができ
る。しかしながら、枠体２０２の形成側においては、凹
部８１の内側に砥石を挿入してバリ部を除去しなければ
ならず、極めて面倒であり、凹部８１の寸法によっては
砥石の挿入自体が不可能となる。そこで、上記のような
凹部８１が形成されている場合は、保護樹脂層７０を、
該凹部８１を充填する形で形成して研磨を行なえば、バ
リ発生のない露出配線層８０の形成が可能となる。
【００２８】
【実施例】本発明の効果を確認するために、下記の実験
を行なった。まず、セラミックスグリーンシートを以下
のようにして作製した。すなわち、平均粒径２．５μ
ｍ、組成がＣａＯ＋ＢａＯ：６質量％、ＳｉＯ２：６質
量％、Ａｌ２Ｏ３：９質量％、Ｂ２Ｏ３２６質量％のホ
ウケイ酸系ガラス粉末５０質量部に対し、セラミックフ
ィラー粒子として平均粒径２μｍのアルミナ粉末を５０
質量部配合し、複合セラミック粉末を調製した。この複
合セラミック粉末１００質量部に対し、バインダ成分と
してアクリル系の樹脂を１０質量部、可塑剤としてジブ
チルフタレートを５質量部、さらに有機溶剤としてメチ
ルエチルケトンを適量添加して混合し、スラリーにした
後、ドクターブレード法によりグリーンシート（厚み
０．３ｍｍ）を得た。
を行なった。まず、セラミックスグリーンシートを以下
のようにして作製した。すなわち、平均粒径２．５μ
ｍ、組成がＣａＯ＋ＢａＯ：６質量％、ＳｉＯ２：６質
量％、Ａｌ２Ｏ３：９質量％、Ｂ２Ｏ３２６質量％のホ
ウケイ酸系ガラス粉末５０質量部に対し、セラミックフ
ィラー粒子として平均粒径２μｍのアルミナ粉末を５０
質量部配合し、複合セラミック粉末を調製した。この複
合セラミック粉末１００質量部に対し、バインダ成分と
してアクリル系の樹脂を１０質量部、可塑剤としてジブ
チルフタレートを５質量部、さらに有機溶剤としてメチ
ルエチルケトンを適量添加して混合し、スラリーにした
後、ドクターブレード法によりグリーンシート（厚み
０．３ｍｍ）を得た。
【００２９】また、金属ペーストを以下のようにして調
製した。 ・ペーストＸ：平均粒径３μｍのＣｕ粉末１００質量部
に対して、前記した複合セラミック粉末を５重量部添加
し、これに有機バインダとしてエチルセルロース及び溶
剤としてブチルカルビトールを粘度が１０００ポイズに
なるように適量添加し、３本ロールミルにて混合するこ
とにより調製した。 ・ペーストＹ：平均粒径１μｍのＡｕ粉末を用いた以外
はペーストＸと同様に調製した。
製した。 ・ペーストＸ：平均粒径３μｍのＣｕ粉末１００質量部
に対して、前記した複合セラミック粉末を５重量部添加
し、これに有機バインダとしてエチルセルロース及び溶
剤としてブチルカルビトールを粘度が１０００ポイズに
なるように適量添加し、３本ロールミルにて混合するこ
とにより調製した。 ・ペーストＹ：平均粒径１μｍのＡｕ粉末を用いた以外
はペーストＸと同様に調製した。
【００３０】そして、前記した方法で製造された第一の
セラミックグリーンシート上に、上記のペーストを用い
て、長さ１ｃｍ、幅１０μｍの直線状の配線層金属粉末
パターンを露出形態にて形成し、その後温度９５０℃に
て焼成を行なった。これを用いて以下の３通りの基板試
料を作成した。 ペーストＸを用いて配線層を形成し焼成後、配線層形
成側の基板主表面を、ノボラック樹脂誘導体及びナスト
キノンジアジド誘導体を含有するフォトレジストを塗布
した。これを、１００℃にて３０分乾燥することにより
３０μｍの保護樹脂層とし、その状態で基板試料の外周
面を番手３２０のダイヤモンド砥石を用いて周速３２０
００ｒｐｍにて研磨処理した。研磨終了後、保護樹脂層
をアセトンを用いて溶解除去した。 ペーストＸに代えてペーストＹを用いた以外は、と
同様の条件により基板試料を作成した。 保護樹脂層を形成せずに研磨処理を行なった以外は、
と同様の条件により基板試料を作成した。
セラミックグリーンシート上に、上記のペーストを用い
て、長さ１ｃｍ、幅１０μｍの直線状の配線層金属粉末
パターンを露出形態にて形成し、その後温度９５０℃に
て焼成を行なった。これを用いて以下の３通りの基板試
料を作成した。 ペーストＸを用いて配線層を形成し焼成後、配線層形
成側の基板主表面を、ノボラック樹脂誘導体及びナスト
キノンジアジド誘導体を含有するフォトレジストを塗布
した。これを、１００℃にて３０分乾燥することにより
３０μｍの保護樹脂層とし、その状態で基板試料の外周
面を番手３２０のダイヤモンド砥石を用いて周速３２０
００ｒｐｍにて研磨処理した。研磨終了後、保護樹脂層
をアセトンを用いて溶解除去した。 ペーストＸに代えてペーストＹを用いた以外は、と
同様の条件により基板試料を作成した。 保護樹脂層を形成せずに研磨処理を行なった以外は、
と同様の条件により基板試料を作成した。
【００３１】得られた基板試料は、露出配線部の末端部
に形成されたバリ部の高さを、走査型電子顕微鏡（ＳＥ
Ｍ）による観察像に基づいて測定した。また、各金属配
線層の両端にプローブを接続し、市販のネットワークア
ナライザ（横川ヒューレットパッカード（株）製：ＨＰ
−８５１０Ｃ）により５０ＧＨｚまでの周波数帯での端
子間伝達係数Ｓ２１を測定し、その測定プロファイル上
において半値幅５ＧＨｚ以下、ピーク高さ２ｄＢ以上の
伝送ロスピークを生じたものを不良（×）、ピーク高さ
２ｄＢ未満の軽微な伝送ロスピークしか認められなかっ
たものを良好（○）、伝送ロスピークが全く認められな
かったものを優良（◎）として判定した。以上の結果を
表１に示す。
に形成されたバリ部の高さを、走査型電子顕微鏡（ＳＥ
Ｍ）による観察像に基づいて測定した。また、各金属配
線層の両端にプローブを接続し、市販のネットワークア
ナライザ（横川ヒューレットパッカード（株）製：ＨＰ
−８５１０Ｃ）により５０ＧＨｚまでの周波数帯での端
子間伝達係数Ｓ２１を測定し、その測定プロファイル上
において半値幅５ＧＨｚ以下、ピーク高さ２ｄＢ以上の
伝送ロスピークを生じたものを不良（×）、ピーク高さ
２ｄＢ未満の軽微な伝送ロスピークしか認められなかっ
たものを良好（○）、伝送ロスピークが全く認められな
かったものを優良（◎）として判定した。以上の結果を
表１に示す。
【００３２】
【表１】
【００３３】すなわち、保護樹脂層を形成しなかった試
料では、１０μｍ程度の大きなバリ部が形成され、こ
れに起因すると思われる伝送ロスピークの発生が認めら
れた。他方、保護樹脂層を形成した試料及びでは、
バリ部の形成が認められず、有意な伝送ロスピークも検
出されなかった。
料では、１０μｍ程度の大きなバリ部が形成され、こ
れに起因すると思われる伝送ロスピークの発生が認めら
れた。他方、保護樹脂層を形成した試料及びでは、
バリ部の形成が認められず、有意な伝送ロスピークも検
出されなかった。
【図１】本発明のセラミック配線基板を、パッケージ基
板として構成した例を模式的に示す図。
板として構成した例を模式的に示す図。
【図２】図１のセラミック配線基板の製造工程説明図。
【図３】図２に続く説明図。
【図４】本発明のセラミック配線基板の変形例を示す平
面図及び正面図。
面図及び正面図。
【図５】従来のセラミック配線基板の製造工程を、その
問題点とともに示す図。
問題点とともに示す図。
１ セラミック配線基板
７０ 保護樹脂層
８０ 金属配線層（露出配線層）
８１ 凹部
５０ セラミック誘電体層
１８０ 配線層金属粉末パターン
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考）
Ｈ０５Ｋ 3/26 Ｈ０１Ｌ 23/12 Ｄ
Ｆターム(参考） 5E338 AA03 AA18 BB02 BB19 BB23
CC01 CC06 CD12 CD23 CD25
EE13
5E343 AA02 AA05 AA23 BB03 BB24
BB76 DD03 EE33 EE43 EE58
ER35 ER39 FF23 GG13
5E346 AA15 BB02 BB04 CC18 CC32
DD02 DD34 DD45 EE32 FF01
FF18 GG04 GG06 GG08 GG09
GG10 HH06
Claims (5)
- 【請求項１】 セラミック誘電体層と金属配線層とを積
層したセラミック配線基板において、前記金属配線層
は、基板主表面に露出形成されるとともに末端縁が基板
側面に到達する露出配線部を含んでなり、その露出配線
部の前記末端縁に対応する位置には、基板厚さ方向にお
ける突出高さが３μｍ以上となるバリ部が形成されてい
ないことを特徴とするセラミック配線基板。 - 【請求項２】 前記基板主表面には、基板側面に開放す
るとともに前記露出配線部の厚みよりも大きな深さを有
した凹部が形成され、前記露出配線部は該凹部の底面上
に配置されてなり、かつ該凹部の開放側において前記末
端縁が前記基板側面に到達する形で形成されている請求
項１記載のセラミック配線基板。 - 【請求項３】 セラミック誘電体層と金属配線層とが積
層され、かつ前記金属配線層が、基板主表面に露出形成
されるとともに末端縁が基板側面に到達する露出配線部
を含んでなるセラミック配線基板の製造方法であって、 前記セラミック誘電体層となるべきセラミックグリーン
シートの主表面に、前記露出配線部となるべき配線パタ
ーンを形成して焼成することにより焼結体を得る焼成工
程と、 前記セラミック誘電体層の主表面の全部又は一部を、前
記露出配線部の末端部が包含される形態にて保護樹脂層
により覆う被覆工程と、 該保護樹脂層を形成した前記セラミック誘電体層の、前
記露出配線部の末端に対応する側面を、前記保護樹脂層
及び前記露出配線部の末端部とともに研磨する研磨工程
と、 を含むことを特徴とするセラミック配線基板の製造方
法。 - 【請求項４】 前記セラミック誘電体層の主表面には、
基板側面に開放するとともに前記露出配線部の厚みより
も大きな深さを有した凹部が形成され、前記露出配線部
は該凹部の底面上に配置されてなり、前記保護樹脂層
を、該凹部を充填する形で形成する請求項３記載のセラ
ミック配線基板の製造方法。 - 【請求項５】 前記研磨工程が終了した後、前記保護樹
脂層を、溶剤を用いて溶解・除去する請求項３又は４に
記載のセラミック配線基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001226580A JP2003046237A (ja) | 2001-07-26 | 2001-07-26 | セラミック配線基板及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001226580A JP2003046237A (ja) | 2001-07-26 | 2001-07-26 | セラミック配線基板及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003046237A true JP2003046237A (ja) | 2003-02-14 |
Family
ID=19059370
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001226580A Pending JP2003046237A (ja) | 2001-07-26 | 2001-07-26 | セラミック配線基板及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003046237A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007006065A (ja) * | 2005-06-23 | 2007-01-11 | Ngk Spark Plug Co Ltd | 高周波信号伝送用の基板と半導体素子用パッケージ |
| JP2010041463A (ja) * | 2008-08-06 | 2010-02-18 | Tdk Corp | 積層型電子部品およびその製造方法 |
-
2001
- 2001-07-26 JP JP2001226580A patent/JP2003046237A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007006065A (ja) * | 2005-06-23 | 2007-01-11 | Ngk Spark Plug Co Ltd | 高周波信号伝送用の基板と半導体素子用パッケージ |
| JP2010041463A (ja) * | 2008-08-06 | 2010-02-18 | Tdk Corp | 積層型電子部品およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6329715B1 (en) | Passive electronic parts, IC parts, and wafer | |
| EP1323682A2 (en) | Dielectric material and dielectric sintered body, and wiring board | |
| JP2002198660A (ja) | 回路基板及びその製造方法 | |
| JP2973820B2 (ja) | セラミックス基板の製造方法 | |
| JP2003046237A (ja) | セラミック配線基板及びその製造方法 | |
| JP3588224B2 (ja) | 高周波用配線基板 | |
| JPH0613755A (ja) | セラミック多層配線基板とその製造方法 | |
| JP4702979B2 (ja) | 複合粒子 | |
| JP2003031956A (ja) | セラミック配線基板及びその製造方法 | |
| JP4595199B2 (ja) | 多層セラミック基板の製造方法 | |
| JPH08228105A (ja) | マイクロストリップ基板 | |
| JP2002050865A (ja) | ガラスセラミック配線基板及びその製造方法 | |
| JP4911829B2 (ja) | セラミック基板の製造方法 | |
| JPH10289822A (ja) | 電子部品及びウエハ | |
| JP4057843B2 (ja) | 多層回路基板 | |
| JP2003046238A (ja) | セラミック配線基板及びその製造方法 | |
| JP2003060358A (ja) | セラミック配線基板の製造方法 | |
| JP2003051679A (ja) | セラミック配線基板の製造方法及びセラミック配線基板 | |
| JP2002076554A (ja) | 高周波用回路基板 | |
| JP2006157257A (ja) | 弾性表面波素子搭載用基板、高周波モジュールおよび携帯端末機 | |
| JP3854199B2 (ja) | ガラスセラミック基板およびその製造方法 | |
| JP2669033B2 (ja) | セラミック回路基板の製造方法 | |
| JP3954396B2 (ja) | 金属体付配線基板 | |
| JPH1098158A (ja) | Ｉｃチップ | |
| JP3273113B2 (ja) | 多層配線基板 |