JP2003045860A - Ｉｒ−Ｔａ−Ｏ電極のプラズマエッチングおよびエッチング後のクリーニングのための方法 - Google Patents
Ｉｒ−Ｔａ−Ｏ電極のプラズマエッチングおよびエッチング後のクリーニングのための方法Info
- Publication number
- JP2003045860A JP2003045860A JP2002134738A JP2002134738A JP2003045860A JP 2003045860 A JP2003045860 A JP 2003045860A JP 2002134738 A JP2002134738 A JP 2002134738A JP 2002134738 A JP2002134738 A JP 2002134738A JP 2003045860 A JP2003045860 A JP 2003045860A
- Authority
- JP
- Japan
- Prior art keywords
- etching
- substrate
- sccm
- preparing
- range
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 84
- 238000005530 etching Methods 0.000 title claims abstract description 78
- 238000001020 plasma etching Methods 0.000 title claims abstract description 12
- 238000004140 cleaning Methods 0.000 title claims description 13
- 239000000758 substrate Substances 0.000 claims abstract description 60
- 239000007772 electrode material Substances 0.000 claims abstract description 34
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 claims abstract description 29
- 229910052731 fluorine Inorganic materials 0.000 claims abstract description 29
- 239000011737 fluorine Substances 0.000 claims abstract description 29
- 238000000059 patterning Methods 0.000 claims abstract description 25
- 238000000151 deposition Methods 0.000 claims abstract description 24
- 239000004065 semiconductor Substances 0.000 claims abstract description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 11
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 11
- 239000010703 silicon Substances 0.000 claims abstract description 11
- 239000007789 gas Substances 0.000 claims description 44
- 239000000203 mixture Substances 0.000 claims description 18
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 13
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 7
- 239000001301 oxygen Substances 0.000 claims description 7
- 229910052760 oxygen Inorganic materials 0.000 claims description 7
- 239000008367 deionised water Substances 0.000 claims description 6
- 229910021641 deionized water Inorganic materials 0.000 claims description 6
- 239000000463 material Substances 0.000 abstract description 7
- 239000000126 substance Substances 0.000 abstract description 4
- 230000001747 exhibiting effect Effects 0.000 abstract 1
- 238000004519 manufacturing process Methods 0.000 description 4
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 description 2
- 238000003486 chemical etching Methods 0.000 description 2
- 239000012153 distilled water Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 229910052741 iridium Inorganic materials 0.000 description 2
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- KZBUYRJDOAKODT-UHFFFAOYSA-N Chlorine Chemical compound ClCl KZBUYRJDOAKODT-UHFFFAOYSA-N 0.000 description 1
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- 101150000715 DA18 gene Proteins 0.000 description 1
- 101150042515 DA26 gene Proteins 0.000 description 1
- 241000277331 Salmonidae Species 0.000 description 1
- BPNRRQFZIBQRMK-UHFFFAOYSA-N [O-2].[Ta+5].[Ir+3].[O-2].[O-2].[O-2] Chemical compound [O-2].[Ta+5].[Ir+3].[O-2].[O-2].[O-2] BPNRRQFZIBQRMK-UHFFFAOYSA-N 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000000460 chlorine Substances 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000001000 micrograph Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02057—Cleaning during device manufacture
- H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
- H01L21/02071—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a delineation, e.g. RIE, of conductive layers
-
- C—CHEMISTRY; METALLURGY
- C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
- C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
- C04B41/00—After-treatment of mortars, concrete, artificial stone or ceramics; Treatment of natural stone
- C04B41/009—After-treatment of mortars, concrete, artificial stone or ceramics; Treatment of natural stone characterised by the material treated
-
- C—CHEMISTRY; METALLURGY
- C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
- C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
- C04B41/00—After-treatment of mortars, concrete, artificial stone or ceramics; Treatment of natural stone
- C04B41/53—After-treatment of mortars, concrete, artificial stone or ceramics; Treatment of natural stone involving the removal of at least part of the materials of the treated article, e.g. etching, drying of hardened concrete
- C04B41/5338—Etching
- C04B41/5346—Dry etching
-
- C—CHEMISTRY; METALLURGY
- C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
- C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
- C04B41/00—After-treatment of mortars, concrete, artificial stone or ceramics; Treatment of natural stone
- C04B41/80—After-treatment of mortars, concrete, artificial stone or ceramics; Treatment of natural stone of only ceramics
- C04B41/91—After-treatment of mortars, concrete, artificial stone or ceramics; Treatment of natural stone of only ceramics involving the removal of part of the materials of the treated articles, e.g. etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
- H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
-
- C—CHEMISTRY; METALLURGY
- C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
- C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
- C04B2111/00—Mortars, concrete or artificial stone or mixtures to prepare them, characterised by specific function, property or use
- C04B2111/00474—Uses not provided for elsewhere in C04B2111/00
- C04B2111/00844—Uses not provided for elsewhere in C04B2111/00 for electronic applications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Physics & Mathematics (AREA)
- Organic Chemistry (AREA)
- Materials Engineering (AREA)
- Structural Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Plasma & Fusion (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Drying Of Semiconductors (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】
【課題】 意図した材料のみを取り除くことができる優
れたエッチング選択性を有し、またエッチングで取り除
かれた物質の再堆積がないエッチングプロセス、および
それを用いた電極形成方法を提供すること。 【解決手段】 集積回路内に電極を形成する方法が提供
される。この方法は、シリコン系基板を調製するステッ
プであって、基板上に半導体構造を形成して集積された
基板構造を形成するステップを含む、ステップと、基板
構造上に電極材料の層を堆積するステップと、電極素子
を形成するように電極材料の層をパターニングするステ
ップであって、パターニングするステップは、内部にフ
ッ素成分を有するエッチングガス雰囲気でプラズマリア
クタ内の電極材料の層をプラズマエッチングするステッ
プを含む、ステップとを包含する。
れたエッチング選択性を有し、またエッチングで取り除
かれた物質の再堆積がないエッチングプロセス、および
それを用いた電極形成方法を提供すること。 【解決手段】 集積回路内に電極を形成する方法が提供
される。この方法は、シリコン系基板を調製するステッ
プであって、基板上に半導体構造を形成して集積された
基板構造を形成するステップを含む、ステップと、基板
構造上に電極材料の層を堆積するステップと、電極素子
を形成するように電極材料の層をパターニングするステ
ップであって、パターニングするステップは、内部にフ
ッ素成分を有するエッチングガス雰囲気でプラズマリア
クタ内の電極材料の層をプラズマエッチングするステッ
プを含む、ステップとを包含する。
Description
【０００１】
【発明の属する技術分野】（関連出願）本願は、１９９
９年３月５日に出願された米国出願番号第０９／２６
３，９７０号「Ｉｒｉｄｉｕｍ ｃｏｍｐｏｓｉｔｅ
ｂａｒｒｉｅｒ ｓｔｒｕｃｔｕｒｅ ａｎｄ ｍｅｔ
ｈｏｄ ｆｏｒ ｓａｍｅ」に関する。
９年３月５日に出願された米国出願番号第０９／２６
３，９７０号「Ｉｒｉｄｉｕｍ ｃｏｍｐｏｓｉｔｅ
ｂａｒｒｉｅｒ ｓｔｒｕｃｔｕｒｅ ａｎｄ ｍｅｔ
ｈｏｄ ｆｏｒ ｓａｍｅ」に関する。
【０００２】（発明の分野）本発明は、集積回路内の電
極のエッチングに関し、より詳細には、強誘電体集積回
路内のイリジウム‐タンタル‐酸化物電極をプラズマエ
ッチングする方法およびエッチングした残渣のクリーニ
ングする方法に関する。
極のエッチングに関し、より詳細には、強誘電体集積回
路内のイリジウム‐タンタル‐酸化物電極をプラズマエ
ッチングする方法およびエッチングした残渣のクリーニ
ングする方法に関する。
【０００３】
【従来の技術】強誘電体デバイス内で使用される電極
は、通常、白金またはイリジウムから形成され、一般的
に、イオンミリングまたは塩素系化学物質を用いてエッ
チングされる。エッチングは、通常、物理スパッタリン
グを先に行なうが、プラズマ支援化学エッチングを先に
行なうこともある。
は、通常、白金またはイリジウムから形成され、一般的
に、イオンミリングまたは塩素系化学物質を用いてエッ
チングされる。エッチングは、通常、物理スパッタリン
グを先に行なうが、プラズマ支援化学エッチングを先に
行なうこともある。
【０００４】
【発明が解決しようとする課題】そのようなプロセス
は、低いエッチングレート、取り除くことを意図しない
材料をエッチングが取り除くような乏しい選択性および
エッチングで取り除かれた材料の再堆積を生じさせる。
乏しい側壁プロファイルが生じることもしばしばある。
は、低いエッチングレート、取り除くことを意図しない
材料をエッチングが取り除くような乏しい選択性および
エッチングで取り除かれた材料の再堆積を生じさせる。
乏しい側壁プロファイルが生じることもしばしばある。
【０００５】本発明は上記問題点に鑑みてなされたもの
であり、意図した材料のみを取り除くことができる優れ
たエッチング選択性を有し、またエッチングで取り除か
れた物質の再堆積がないエッチングプロセス、およびそ
れを用いた電極形成方法を提供することを目的とする。
であり、意図した材料のみを取り除くことができる優れ
たエッチング選択性を有し、またエッチングで取り除か
れた物質の再堆積がないエッチングプロセス、およびそ
れを用いた電極形成方法を提供することを目的とする。
【０００６】すなわち、本発明の一つの目的は、Ｉｒ−
Ｔａ−Ｏ電極の正確なパターニングを提供することであ
る。
Ｔａ−Ｏ電極の正確なパターニングを提供することであ
る。
【０００７】本発明の別の目的は、強誘電体デバイス内
の電極の高速エッチングの方法を提供することである。
の電極の高速エッチングの方法を提供することである。
【０００８】本発明のさらに別の目的は、強誘電体デバ
イスで使用される場合に、Ｉｒ−Ｔａ−Ｏ電極の信頼性
のある製造プロセスを提供することである。
イスで使用される場合に、Ｉｒ−Ｔａ−Ｏ電極の信頼性
のある製造プロセスを提供することである。
【０００９】本発明のさらに別の目的は、構造からエッ
チング残渣を取り除く方法を提供することである。
チング残渣を取り除く方法を提供することである。
【００１０】
【課題を解決するための手段】本発明は、集積回路内に
電極を形成する方法であって、シリコン系基板を調製す
るステップであって、該基板上に半導体構造を形成して
集積された基板構造を形成するステップを含む、ステッ
プと、該基板構造上に電極材料の層を堆積するステップ
と、電極素子を形成するように該電極材料の層をパター
ニングするステップであって、該パターニングするステ
ップは、内部にフッ素成分を有するエッチングガス雰囲
気でプラズマリアクタ内の該電極材料の層をプラズマエ
ッチングするステップを含む、ステップとを包含する方
法であり、これにより上記目的が達成される。
電極を形成する方法であって、シリコン系基板を調製す
るステップであって、該基板上に半導体構造を形成して
集積された基板構造を形成するステップを含む、ステッ
プと、該基板構造上に電極材料の層を堆積するステップ
と、電極素子を形成するように該電極材料の層をパター
ニングするステップであって、該パターニングするステ
ップは、内部にフッ素成分を有するエッチングガス雰囲
気でプラズマリアクタ内の該電極材料の層をプラズマエ
ッチングするステップを含む、ステップとを包含する方
法であり、これにより上記目的が達成される。
【００１１】本発明の一つの局面は、前記堆積するステ
ップは、Ｉｒ−Ｔａ−Ｏ電極材料の層を堆積するステッ
プを含む、上記に記載の方法である。
ップは、Ｉｒ−Ｔａ−Ｏ電極材料の層を堆積するステッ
プを含む、上記に記載の方法である。
【００１２】本発明の一つの局面は、前記調製するステ
ップは、強誘電体半導体構造を形成するステップを含
む、上記に記載の方法である。
ップは、強誘電体半導体構造を形成するステップを含
む、上記に記載の方法である。
【００１３】本発明の一つの局面は、前記パターニング
するステップは、フッ素成分、酸素成分および不活性成
分を有するエッチングガスを調製するステップを含む、
上記に記載の方法である。
するステップは、フッ素成分、酸素成分および不活性成
分を有するエッチングガスを調製するステップを含む、
上記に記載の方法である。
【００１４】本発明の一つの局面は、前記エッチングす
るステップは、ＣＦ4、ＣＨＦ3、Ｃ 2Ｆ6、ＳＦ6および
ＮＦ3からなる成分の群から選択されたフッ素エッチン
グガス成分を選択するステップを含む、上記に記載の方
法である。
るステップは、ＣＦ4、ＣＨＦ3、Ｃ 2Ｆ6、ＳＦ6および
ＮＦ3からなる成分の群から選択されたフッ素エッチン
グガス成分を選択するステップを含む、上記に記載の方
法である。
【００１５】本発明の一つの局面は、前記エッチングす
るステップは、ＣＦ4／Ｏ2／Ａｒのエッチングガス混合
物を調製するステップと、約３０ｓｃｃｍのＣＦ4と、
約５ｓｃｃｍのＯ2と、約２５ｓｃｃｍのＡｒとを含む
約６０ｓｃｃｍのフローレート、約６ｍＴｏｒｒのプロ
セス圧力、約６００Ｗのマイクロ波電力、約２００Ｗの
基板ＲＦバイアス電力、周囲温度で、該混合物を送達す
るステップとを含む、上記に記載の方法である。
るステップは、ＣＦ4／Ｏ2／Ａｒのエッチングガス混合
物を調製するステップと、約３０ｓｃｃｍのＣＦ4と、
約５ｓｃｃｍのＯ2と、約２５ｓｃｃｍのＡｒとを含む
約６０ｓｃｃｍのフローレート、約６ｍＴｏｒｒのプロ
セス圧力、約６００Ｗのマイクロ波電力、約２００Ｗの
基板ＲＦバイアス電力、周囲温度で、該混合物を送達す
るステップとを含む、上記に記載の方法である。
【００１６】本発明の一つの局面は、約２０分から１０
０分の間、約８０℃で脱イオンウォータバス内の前記基
板構造および電極素子をクリーニングするステップをさ
らに包含する、上記に記載の方法である。
０分の間、約８０℃で脱イオンウォータバス内の前記基
板構造および電極素子をクリーニングするステップをさ
らに包含する、上記に記載の方法である。
【００１７】本発明の一つの局面は、前記エッチングす
るステップは、フッ素成分を有するエッチングガスを調
製するステップと、約２０ｓｃｃｍから１００ｓｃｃｍ
の間の範囲のフローレート、約５ｍＴｏｒｒから約５０
ｍＴｏｒｒの間の範囲のプロセス圧力、約３００Ｗから
１０００Ｗの間の範囲のマイクロ波電力、約５０Ｗから
１０００Ｗの間の範囲の基板ＲＦバイアス電力、約−５
０℃から２００℃の間の範囲の温度で、混合物を送達す
るステップとを含む、上記に記載の方法である。
るステップは、フッ素成分を有するエッチングガスを調
製するステップと、約２０ｓｃｃｍから１００ｓｃｃｍ
の間の範囲のフローレート、約５ｍＴｏｒｒから約５０
ｍＴｏｒｒの間の範囲のプロセス圧力、約３００Ｗから
１０００Ｗの間の範囲のマイクロ波電力、約５０Ｗから
１０００Ｗの間の範囲の基板ＲＦバイアス電力、約−５
０℃から２００℃の間の範囲の温度で、混合物を送達す
るステップとを含む、上記に記載の方法である。
【００１８】さらに本発明は、集積回路内に電極を形成
する方法であって、シリコン系基板を調製するステップ
であって、該基板上に半導体構造を形成して集積された
基板構造を形成するステップを含む、ステップと、該基
板構造上に電極材料の層を堆積するステップと、電極素
子を形成するように該電極材料の層をパターニングする
ステップであって、該パターニングするステップは、内
部にフッ素成分を有するエッチングガス雰囲気でプラズ
マリアクタ内の該電極材料の層をプラズマエッチングす
るステップを含む、ステップと約２０分から１００分の
間、約８０℃で脱イオンウォータバス内の該基板構造お
よび電極素子をクリーニングするステップとを包含す
る、方法であり、これにより上記目的が達成される。
する方法であって、シリコン系基板を調製するステップ
であって、該基板上に半導体構造を形成して集積された
基板構造を形成するステップを含む、ステップと、該基
板構造上に電極材料の層を堆積するステップと、電極素
子を形成するように該電極材料の層をパターニングする
ステップであって、該パターニングするステップは、内
部にフッ素成分を有するエッチングガス雰囲気でプラズ
マリアクタ内の該電極材料の層をプラズマエッチングす
るステップを含む、ステップと約２０分から１００分の
間、約８０℃で脱イオンウォータバス内の該基板構造お
よび電極素子をクリーニングするステップとを包含す
る、方法であり、これにより上記目的が達成される。
【００１９】本発明の一つの局面は、前記堆積するステ
ップは、Ｉｒ−Ｔａ−Ｏ電極材料の層を堆積するステッ
プを含む、上記に記載の方法である。
ップは、Ｉｒ−Ｔａ−Ｏ電極材料の層を堆積するステッ
プを含む、上記に記載の方法である。
【００２０】本発明の一つの局面は、前記調製するステ
ップは、強誘電体半導体構造を形成するステップを含
む、上記に記載の方法である。
ップは、強誘電体半導体構造を形成するステップを含
む、上記に記載の方法である。
【００２１】本発明の一つの局面は、前記パターニング
するステップは、フッ素成分、酸素成分および不活性成
分を有するエッチングガスを調製するステップを含む、
上記に記載の方法である。
するステップは、フッ素成分、酸素成分および不活性成
分を有するエッチングガスを調製するステップを含む、
上記に記載の方法である。
【００２２】本発明の一つの局面は、前記エッチングす
るステップは、ＣＦ4、ＣＨＦ3、Ｃ 2Ｆ6、ＳＦ6および
ＮＦ3からなる成分の群から選択されたフッ素エッチン
グガス成分を選択するステップを含む、上記に記載の方
法である。
るステップは、ＣＦ4、ＣＨＦ3、Ｃ 2Ｆ6、ＳＦ6および
ＮＦ3からなる成分の群から選択されたフッ素エッチン
グガス成分を選択するステップを含む、上記に記載の方
法である。
【００２３】本発明の一つの局面は、前記エッチングす
るステップは、ＣＦ4／Ｏ2／Ａｒのエッチングガス混合
物を調製するステップと、約３０ｓｃｃｍのＣＦ4と、
約５ｓｃｃｍのＯ2と、約２５ｓｃｃｍのＡｒとを含む
約６０ｓｃｃｍのフローレート、約６ｍＴｏｒｒのプロ
セス圧力、約６００Ｗのマイクロ波電力、約２００Ｗの
基板ＲＦバイアス電力、周囲温度で、該混合物を送達す
るステップとを含む、上記に記載の方法である。
るステップは、ＣＦ4／Ｏ2／Ａｒのエッチングガス混合
物を調製するステップと、約３０ｓｃｃｍのＣＦ4と、
約５ｓｃｃｍのＯ2と、約２５ｓｃｃｍのＡｒとを含む
約６０ｓｃｃｍのフローレート、約６ｍＴｏｒｒのプロ
セス圧力、約６００Ｗのマイクロ波電力、約２００Ｗの
基板ＲＦバイアス電力、周囲温度で、該混合物を送達す
るステップとを含む、上記に記載の方法である。
【００２４】本発明の一つの局面は、前記エッチングす
るステップは、フッ素成分を有するエッチングガスを調
製するステップと、約２０ｓｃｃｍから１００ｓｃｃｍ
の間の範囲のフローレート、約５ｍＴｏｒｒから約５０
ｍＴｏｒｒの間の範囲のプロセス圧力、約３００Ｗから
１０００Ｗの間の範囲のマイクロ波電力、約５０Ｗから
１０００Ｗの間の範囲の基板ＲＦバイアス電力、約−５
０℃から２００℃の間の範囲の温度で、混合物を送達す
るステップとを含む、上記に記載の方法である。
るステップは、フッ素成分を有するエッチングガスを調
製するステップと、約２０ｓｃｃｍから１００ｓｃｃｍ
の間の範囲のフローレート、約５ｍＴｏｒｒから約５０
ｍＴｏｒｒの間の範囲のプロセス圧力、約３００Ｗから
１０００Ｗの間の範囲のマイクロ波電力、約５０Ｗから
１０００Ｗの間の範囲の基板ＲＦバイアス電力、約−５
０℃から２００℃の間の範囲の温度で、混合物を送達す
るステップとを含む、上記に記載の方法である。
【００２５】さらに本発明は、集積回路内に電極を形成
する方法であって、シリコン系基板を調製するステップ
であって、該基板上に半導体構造を形成して集積された
基板構造を形成するステップを含む、ステップと、該基
板構造上に電極材料の層を堆積するステップと、電極素
子を形成するように該電極材料の層をパターニングする
ステップであって、該パターニングするステップは、Ｃ
Ｆ4、ＣＨＦ3、Ｃ2Ｆ6、ＳＦ6およびＮＦ3からなる成分
の群から選択されたフッ素エッチングガス成分を含むフ
ッ素成分を内部に有するエッチングガス雰囲気でプラズ
マリアクタ内の該電極材料の層をエッチングするステッ
プを含み、該エッチングするステップは、約２０ｓｃｃ
ｍから１００ｓｃｃｍの間の範囲のフローレート、約５
ｍＴｏｒｒから約５０ｍＴｏｒｒの間の範囲のプロセス
圧力、約３００Ｗから１０００Ｗの間の範囲のマイクロ
波電力、約５０Ｗから１０００Ｗの間の範囲の基板ＲＦ
バイアス電力、約−５０℃から２００℃の間の範囲の温
度で、エッチングガス混合物を送達するステップをさら
に含む、ステップと、約２０分から１００分の間、約８
０℃で脱イオンウォータバス内の該基板構造および電極
素子をクリーニングするステップとを包含する、方法で
あり、これにより上記目的が達成される。
する方法であって、シリコン系基板を調製するステップ
であって、該基板上に半導体構造を形成して集積された
基板構造を形成するステップを含む、ステップと、該基
板構造上に電極材料の層を堆積するステップと、電極素
子を形成するように該電極材料の層をパターニングする
ステップであって、該パターニングするステップは、Ｃ
Ｆ4、ＣＨＦ3、Ｃ2Ｆ6、ＳＦ6およびＮＦ3からなる成分
の群から選択されたフッ素エッチングガス成分を含むフ
ッ素成分を内部に有するエッチングガス雰囲気でプラズ
マリアクタ内の該電極材料の層をエッチングするステッ
プを含み、該エッチングするステップは、約２０ｓｃｃ
ｍから１００ｓｃｃｍの間の範囲のフローレート、約５
ｍＴｏｒｒから約５０ｍＴｏｒｒの間の範囲のプロセス
圧力、約３００Ｗから１０００Ｗの間の範囲のマイクロ
波電力、約５０Ｗから１０００Ｗの間の範囲の基板ＲＦ
バイアス電力、約−５０℃から２００℃の間の範囲の温
度で、エッチングガス混合物を送達するステップをさら
に含む、ステップと、約２０分から１００分の間、約８
０℃で脱イオンウォータバス内の該基板構造および電極
素子をクリーニングするステップとを包含する、方法で
あり、これにより上記目的が達成される。
【００２６】本発明の一つの局面は、前記堆積するステ
ップは、Ｉｒ−Ｔａ−Ｏ電極材料の層を堆積するステッ
プを含む、上記に記載の方法である。
ップは、Ｉｒ−Ｔａ−Ｏ電極材料の層を堆積するステッ
プを含む、上記に記載の方法である。
【００２７】本発明の一つの局面は、前記調製するステ
ップは、強誘電体半導体構造を形成するステップを含
む、上記に記載の方法である。
ップは、強誘電体半導体構造を形成するステップを含
む、上記に記載の方法である。
【００２８】本発明の一つの局面は、前記パターニング
するステップは、フッ素成分、酸素成分および不活性成
分を有するエッチングガスを調製するステップを含む、
上記に記載の方法である。
するステップは、フッ素成分、酸素成分および不活性成
分を有するエッチングガスを調製するステップを含む、
上記に記載の方法である。
【００２９】本発明の一つの局面は、前記エッチングす
るステップは、ＣＦ4／Ｏ2／Ａｒのエッチングガス混合
物を調製するステップと、約３０ｓｃｃｍのＣＦ4と、
約５ｓｃｃｍのＯ2と、約２５ｓｃｃｍのＡｒとを含む
約６０ｓｃｃｍのフローレート、約６ｍＴｏｒｒのプロ
セス圧力、約６００Ｗのマイクロ波電力、約２００Ｗの
基板ＲＦバイアス電力、周囲温度で、該混合物を送達す
るステップとを含む、上記に記載の方法である。
るステップは、ＣＦ4／Ｏ2／Ａｒのエッチングガス混合
物を調製するステップと、約３０ｓｃｃｍのＣＦ4と、
約５ｓｃｃｍのＯ2と、約２５ｓｃｃｍのＡｒとを含む
約６０ｓｃｃｍのフローレート、約６ｍＴｏｒｒのプロ
セス圧力、約６００Ｗのマイクロ波電力、約２００Ｗの
基板ＲＦバイアス電力、周囲温度で、該混合物を送達す
るステップとを含む、上記に記載の方法である。
【００３０】集積回路内に電極を形成する方法は、シリ
コン系基板を調製するステップであって、その基板上に
半導体構造を形成して集積された基板構造を形成するス
テップを含む、ステップと、その基板構造上に電極材料
の層を堆積するステップと、電極素子を形成するように
その電極材料の層をパターニングするステップであっ
て、上記パターニングするステップは、内部にフッ素成
分を有するエッチングガス雰囲気でプラズマリアクタ内
のその電極材料の層をプラズマエッチングするステップ
を含む、ステップと、蒸留水のバスでその基板構造およ
び電極素子をクリーニングするステップとを包含する。
コン系基板を調製するステップであって、その基板上に
半導体構造を形成して集積された基板構造を形成するス
テップを含む、ステップと、その基板構造上に電極材料
の層を堆積するステップと、電極素子を形成するように
その電極材料の層をパターニングするステップであっ
て、上記パターニングするステップは、内部にフッ素成
分を有するエッチングガス雰囲気でプラズマリアクタ内
のその電極材料の層をプラズマエッチングするステップ
を含む、ステップと、蒸留水のバスでその基板構造およ
び電極素子をクリーニングするステップとを包含する。
【００３１】本発明の上記の要旨および目的は、本発明
の本質の迅速な理解を可能にするように提供される。本
発明のより完全な理解は、図面とともに、以下の本発明
の好適な実施形態の詳細な説明を参照することによって
得られ得る。
の本質の迅速な理解を可能にするように提供される。本
発明のより完全な理解は、図面とともに、以下の本発明
の好適な実施形態の詳細な説明を参照することによって
得られ得る。
【００３２】
【発明の実施の形態】本発明の方法を用いたエッチング
は、任意の最新技術の高密度プラズマリアクタの使用を
含み得る。そのようなあるリアクタは、電子サイクロト
ロン共鳴（ＥＣＲ）プラズマリアクタである。ＥＣＲリ
アクタにおいて、イオン密度およびイオンエネルギー
は、ＥＣＲマイクロ波電力およびＲＦバイアス電力をそ
れぞれ調整することによって個別に制御され得る。エッ
チングパラメータを表１に示す。表１は、本明細書にお
いて記載される実施例に対して使用されるパラメータの
範囲と具体的なパラメータを示す。
は、任意の最新技術の高密度プラズマリアクタの使用を
含み得る。そのようなあるリアクタは、電子サイクロト
ロン共鳴（ＥＣＲ）プラズマリアクタである。ＥＣＲリ
アクタにおいて、イオン密度およびイオンエネルギー
は、ＥＣＲマイクロ波電力およびＲＦバイアス電力をそ
れぞれ調整することによって個別に制御され得る。エッ
チングパラメータを表１に示す。表１は、本明細書にお
いて記載される実施例に対して使用されるパラメータの
範囲と具体的なパラメータを示す。
【００３３】
【表１】
【００３４】本発明の方法は、集積回路の製造（特に、
強誘電体デバイスの製造）の間にエッチングした電極に
使用され得る。製造プロセスは、バルクシリコンまたは
ＳＩＭＯＸシリコン基板から基板を調製し、その基板内
に活性領域を形成し、その基板上の材料の様々な層を形
成することによって半導体デバイスを構築する、有用な
ステップを包含する。そのようなある層は、例えば、Ｉ
ｒ−Ｔａ−Ｏなどの電極として使用するための金属層で
あり得る。
強誘電体デバイスの製造）の間にエッチングした電極に
使用され得る。製造プロセスは、バルクシリコンまたは
ＳＩＭＯＸシリコン基板から基板を調製し、その基板内
に活性領域を形成し、その基板上の材料の様々な層を形
成することによって半導体デバイスを構築する、有用な
ステップを包含する。そのようなある層は、例えば、Ｉ
ｒ−Ｔａ−Ｏなどの電極として使用するための金属層で
あり得る。
【００３５】上述したように、塩素ガス化学物質は、Ｉ
ｒ−Ｔａ−Ｏ電極のためのエッチングプロセスにおい
て、一般的に使用されている。さまざまなエッチングガ
ス化学物質を使用して、著しく異なるエッチングレート
が生じることを図１の参照符号１０に示す。Ｃｌ2／Ｏ2
／Ａｒガス化学物質を３０／５／２５ｓｃｃｍのフロー
レートで用いたエッチングのエッチングレート（参照符
号１２）は、フッ素を含むガス化学物質のエッチングレ
ートの半分より小さい。中間の結果（参照符号１４）
は、３０／５／２５ｓｃｃｍのフローレートにおけるＣ
Ｆ4／Ｏ2／Ａｒガス化学物質から得られた。フッ素成分
を含むガス（例えば、５５ｓｃｃｍ／５ｓｃｃｍフロー
レートでＣＦ4をＯ2と混合したガス）の使用により、最
も高いエッチングレート（参照符号１６）が生じた。他
の適切なフッ素ガス化学物質は、ＣＨＦ3、Ｃ2Ｆ6、Ｓ
Ｆ6およびＮＦ3を酸素および不活性ガス成分（例えば、
アルゴン）と組み合わせて含む。物理スパッタリング
は、図１に示される結果を得るために必要とされるので
はなく、エッチングプロセスは、プラズマ支援化学エッ
チングプロセスを先に行なってもよい。
ｒ−Ｔａ−Ｏ電極のためのエッチングプロセスにおい
て、一般的に使用されている。さまざまなエッチングガ
ス化学物質を使用して、著しく異なるエッチングレート
が生じることを図１の参照符号１０に示す。Ｃｌ2／Ｏ2
／Ａｒガス化学物質を３０／５／２５ｓｃｃｍのフロー
レートで用いたエッチングのエッチングレート（参照符
号１２）は、フッ素を含むガス化学物質のエッチングレ
ートの半分より小さい。中間の結果（参照符号１４）
は、３０／５／２５ｓｃｃｍのフローレートにおけるＣ
Ｆ4／Ｏ2／Ａｒガス化学物質から得られた。フッ素成分
を含むガス（例えば、５５ｓｃｃｍ／５ｓｃｃｍフロー
レートでＣＦ4をＯ2と混合したガス）の使用により、最
も高いエッチングレート（参照符号１６）が生じた。他
の適切なフッ素ガス化学物質は、ＣＨＦ3、Ｃ2Ｆ6、Ｓ
Ｆ6およびＮＦ3を酸素および不活性ガス成分（例えば、
アルゴン）と組み合わせて含む。物理スパッタリング
は、図１に示される結果を得るために必要とされるので
はなく、エッチングプロセスは、プラズマ支援化学エッ
チングプロセスを先に行なってもよい。
【００３６】図２〜図４は、プラズマエッチングに続い
てエッチング後のクリーニングを行なった、Ｉｒ−Ｔａ
−Ｏ電極構造または電極素子のＳＥＭ写真を示す。約８
０℃の温度の熱脱イオン（ＤＩ）水内の水リンスは、エ
ッチング誘導側壁残留物（フェンス（ｆｅｎｃｅ）とも
呼ばれる）を完全に溶解する。図２および図３の結果を
得るために、使用されたエッチングガスは、３０ｓｃｃ
ｍ／５ｓｃｃｍ／２５ｓｃｃｍのフローレート（すなわ
ち、総量６０ｓｃｃｍエッチングガスフローレート）を
有するＣＦ4／Ｏ2／Ａｒであった。エッチング後のクリ
ーニングは、８０℃、ＤＩ水で２０分であった。図４の
場合において、使用されたエッチングガスは、３０ｓｃ
ｃｍ／５ｓｃｃｍ／５ｓｃｃｍのフローレートを有する
ＣＦ4／Ｏ2／Ａｒであった。エッチング後のクリーニン
グは８０℃、ＤＩ水で１００分であった。
てエッチング後のクリーニングを行なった、Ｉｒ−Ｔａ
−Ｏ電極構造または電極素子のＳＥＭ写真を示す。約８
０℃の温度の熱脱イオン（ＤＩ）水内の水リンスは、エ
ッチング誘導側壁残留物（フェンス（ｆｅｎｃｅ）とも
呼ばれる）を完全に溶解する。図２および図３の結果を
得るために、使用されたエッチングガスは、３０ｓｃｃ
ｍ／５ｓｃｃｍ／２５ｓｃｃｍのフローレート（すなわ
ち、総量６０ｓｃｃｍエッチングガスフローレート）を
有するＣＦ4／Ｏ2／Ａｒであった。エッチング後のクリ
ーニングは、８０℃、ＤＩ水で２０分であった。図４の
場合において、使用されたエッチングガスは、３０ｓｃ
ｃｍ／５ｓｃｃｍ／５ｓｃｃｍのフローレートを有する
ＣＦ4／Ｏ2／Ａｒであった。エッチング後のクリーニン
グは８０℃、ＤＩ水で１００分であった。
【００３７】要約すると、プラズマエッチングを用い
て、強誘電体デバイスにおいてＩｒ−Ｔａ−Ｏ電極材料
をパターニングする。フッ素含有エッチングガスを用い
てＩｒ−Ｔａ−Ｏ材料のエッチングレートを増加させ
る。最終的に、熱ＤＩ水洗浄をエッチング後のクリーナ
として使用して、任意のエッチング後の誘導側壁残留物
を溶解する。したがって、Ｉｒ−Ｔａ−Ｏ電極のプラズ
マエッチングおよびエッチング後のクリーニングの方法
が開示される。そのさらなる変更および改変が、特許請
求の範囲に規定される本発明の範囲内で行なわれ得るこ
とが認識される。
て、強誘電体デバイスにおいてＩｒ−Ｔａ−Ｏ電極材料
をパターニングする。フッ素含有エッチングガスを用い
てＩｒ−Ｔａ−Ｏ材料のエッチングレートを増加させ
る。最終的に、熱ＤＩ水洗浄をエッチング後のクリーナ
として使用して、任意のエッチング後の誘導側壁残留物
を溶解する。したがって、Ｉｒ−Ｔａ−Ｏ電極のプラズ
マエッチングおよびエッチング後のクリーニングの方法
が開示される。そのさらなる変更および改変が、特許請
求の範囲に規定される本発明の範囲内で行なわれ得るこ
とが認識される。
【００３８】集積回路内に電極を形成する方法は、シリ
コン系基板を調製するステップであって、その基板上に
半導体構造を形成して集積された基板構造を形成するス
テップを含む、ステップと、基板構造上に電極材料の層
を堆積するステップと、電極素子を形成するようにその
電極材料の層をパターニングするステップであって、上
記パターニングするステップは、内部にフッ素成分を有
するエッチングガス雰囲気でプラズマリアクタ内の電極
材料の層をプラズマエッチングするステップを含む、ス
テップと、蒸留水のバスでその基板構造および電極素子
をクリーニングするステップとを包含する。
コン系基板を調製するステップであって、その基板上に
半導体構造を形成して集積された基板構造を形成するス
テップを含む、ステップと、基板構造上に電極材料の層
を堆積するステップと、電極素子を形成するようにその
電極材料の層をパターニングするステップであって、上
記パターニングするステップは、内部にフッ素成分を有
するエッチングガス雰囲気でプラズマリアクタ内の電極
材料の層をプラズマエッチングするステップを含む、ス
テップと、蒸留水のバスでその基板構造および電極素子
をクリーニングするステップとを包含する。
【００３９】
【発明の効果】本発明により、意図した材料のみを取り
除くことができる優れたエッチング選択性を有するエッ
チングプロセス、およびそれを用いた電極形成方法が可
能となった。また、エッチングで取り除かれた物質の再
堆積がないエッチングプロセス、およびそれを用いた電
極形成方法が可能となった。
除くことができる優れたエッチング選択性を有するエッ
チングプロセス、およびそれを用いた電極形成方法が可
能となった。また、エッチングで取り除かれた物質の再
堆積がないエッチングプロセス、およびそれを用いた電
極形成方法が可能となった。
【図１】図１は、本発明の方法において使用されるエッ
チングガス化学物質を示すグラフである。
チングガス化学物質を示すグラフである。
【図２】図２は、本発明の方法によって構築される強誘
電体デバイスの断面の顕微鏡写真である。
電体デバイスの断面の顕微鏡写真である。
【図３】図３は、本発明の方法によって構築される強誘
電体デバイスの断面の顕微鏡写真である。
電体デバイスの断面の顕微鏡写真である。
【図４】図４は、本発明の方法によって構築される強誘
電体デバイスの断面の顕微鏡写真である。
電体デバイスの断面の顕微鏡写真である。
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 フェニャン ツアン
アメリカ合衆国 ワシントン 98683，
バンクーバー， エスイー 32エヌディー
ストリート 16804
(72)発明者 ジャ−セン マー
アメリカ合衆国 ワシントン 98683，
バンクーバー， エスイー ソロモン ル
ープ 1511
(72)発明者 シェン テン スー
アメリカ合衆国 ワシントン 98607，
ケイマス， エヌダブリュー トラウト
コート 2216
Ｆターム(参考） 5F004 AA05 DA00 DA01 DA02 DA18
DA23 DA26 DB13 EB02 FA08
5F083 FR01 JA43
Claims (20)
- 【請求項１】 集積回路内に電極を形成する方法であっ
て、 シリコン系基板を調製するステップであって、該基板上
に半導体構造を形成して集積された基板構造を形成する
ステップを含む、ステップと、 該基板構造上に電極材料の層を堆積するステップと、 電極素子を形成するように該電極材料の層をパターニン
グするステップであって、該パターニングするステップ
は、内部にフッ素成分を有するエッチングガス雰囲気で
プラズマリアクタ内の該電極材料の層をプラズマエッチ
ングするステップを含む、ステップとを包含する方法。 - 【請求項２】 前記堆積するステップは、Ｉｒ−Ｔａ−
Ｏ電極材料の層を堆積するステップを含む、請求項１に
記載の方法。 - 【請求項３】 前記調製するステップは、強誘電体半導
体構造を形成するステップを含む、請求項１に記載の方
法。 - 【請求項４】 前記パターニングするステップは、フッ
素成分、酸素成分および不活性成分を有するエッチング
ガスを調製するステップを含む、請求項１に記載の方
法。 - 【請求項５】 前記エッチングするステップは、Ｃ
Ｆ4、ＣＨＦ3、Ｃ2Ｆ6、ＳＦ6およびＮＦ3からなる成分
の群から選択されたフッ素エッチングガス成分を選択す
るステップを含む、請求項１に記載の方法。 - 【請求項６】 前記エッチングするステップは、ＣＦ4
／Ｏ2／Ａｒのエッチングガス混合物を調製するステッ
プと、約３０ｓｃｃｍのＣＦ4と、約５ｓｃｃｍのＯ
2と、約２５ｓｃｃｍのＡｒとを含む約６０ｓｃｃｍの
フローレート、約６ｍＴｏｒｒのプロセス圧力、約６０
０Ｗのマイクロ波電力、約２００Ｗの基板ＲＦバイアス
電力、周囲温度で、該混合物を送達するステップとを含
む、請求項１に記載の方法。 - 【請求項７】 約２０分から１００分の間、約８０℃で
脱イオンウォータバス内の前記基板構造および電極素子
をクリーニングするステップをさらに包含する、請求項
１に記載の方法。 - 【請求項８】 前記エッチングするステップは、フッ素
成分を有するエッチングガスを調製するステップと、約
２０ｓｃｃｍから１００ｓｃｃｍの間の範囲のフローレ
ート、約５ｍＴｏｒｒから約５０ｍＴｏｒｒの間の範囲
のプロセス圧力、約３００Ｗから１０００Ｗの間の範囲
のマイクロ波電力、約５０Ｗから１０００Ｗの間の範囲
の基板ＲＦバイアス電力、約−５０℃から２００℃の間
の範囲の温度で、混合物を送達するステップとを含む、
請求項１に記載の方法。 - 【請求項９】 集積回路内に電極を形成する方法であっ
て、 シリコン系基板を調製するステップであって、該基板上
に半導体構造を形成して集積された基板構造を形成する
ステップを含む、ステップと、 該基板構造上に電極材料の層を堆積するステップと、 電極素子を形成するように該電極材料の層をパターニン
グするステップであって、該パターニングするステップ
は、内部にフッ素成分を有するエッチングガス雰囲気で
プラズマリアクタ内の該電極材料の層をプラズマエッチ
ングするステップを含む、ステップと約２０分から１０
０分の間、約８０℃で脱イオンウォータバス内の該基板
構造および電極素子をクリーニングするステップとを包
含する、方法。 - 【請求項１０】 前記堆積するステップは、Ｉｒ−Ｔａ
−Ｏ電極材料の層を堆積するステップを含む、請求項９
に記載の方法。 - 【請求項１１】 前記調製するステップは、強誘電体半
導体構造を形成するステップを含む、請求項９に記載の
方法。 - 【請求項１２】 前記パターニングするステップは、フ
ッ素成分、酸素成分および不活性成分を有するエッチン
グガスを調製するステップを含む、請求項９に記載の方
法。 - 【請求項１３】 前記エッチングするステップは、ＣＦ
4、ＣＨＦ3、Ｃ2Ｆ6、ＳＦ6およびＮＦ3からなる成分の
群から選択されたフッ素エッチングガス成分を選択する
ステップを含む、請求項９に記載の方法。 - 【請求項１４】 前記エッチングするステップは、ＣＦ
4／Ｏ2／Ａｒのエッチングガス混合物を調製するステッ
プと、約３０ｓｃｃｍのＣＦ4と、約５ｓｃｃｍのＯ
2と、約２５ｓｃｃｍのＡｒとを含む約６０ｓｃｃｍの
フローレート、約６ｍＴｏｒｒのプロセス圧力、約６０
０Ｗのマイクロ波電力、約２００Ｗの基板ＲＦバイアス
電力、周囲温度で、該混合物を送達するステップとを含
む、請求項９に記載の方法。 - 【請求項１５】 前記エッチングするステップは、フッ
素成分を有するエッチングガスを調製するステップと、
約２０ｓｃｃｍから１００ｓｃｃｍの間の範囲のフロー
レート、約５ｍＴｏｒｒから約５０ｍＴｏｒｒの間の範
囲のプロセス圧力、約３００Ｗから１０００Ｗの間の範
囲のマイクロ波電力、約５０Ｗから１０００Ｗの間の範
囲の基板ＲＦバイアス電力、約−５０℃から２００℃の
間の範囲の温度で、混合物を送達するステップとを含
む、請求項９に記載の方法。 - 【請求項１６】 集積回路内に電極を形成する方法であ
って、 シリコン系基板を調製するステップであって、該基板上
に半導体構造を形成して集積された基板構造を形成する
ステップを含む、ステップと、 該基板構造上に電極材料の層を堆積するステップと、 電極素子を形成するように該電極材料の層をパターニン
グするステップであって、該パターニングするステップ
は、ＣＦ4、ＣＨＦ3、Ｃ2Ｆ6、ＳＦ6およびＮＦ3からな
る成分の群から選択されたフッ素エッチングガス成分を
含むフッ素成分を内部に有するエッチングガス雰囲気で
プラズマリアクタ内の該電極材料の層をエッチングする
ステップを含み、該エッチングするステップは、約２０
ｓｃｃｍから１００ｓｃｃｍの間の範囲のフローレー
ト、約５ｍＴｏｒｒから約５０ｍＴｏｒｒの間の範囲の
プロセス圧力、約３００Ｗから１０００Ｗの間の範囲の
マイクロ波電力、約５０Ｗから１０００Ｗの間の範囲の
基板ＲＦバイアス電力、約−５０℃から２００℃の間の
範囲の温度で、エッチングガス混合物を送達するステッ
プをさらに含む、ステップと、 約２０分から１００分の間、約８０℃で脱イオンウォー
タバス内の該基板構造および電極素子をクリーニングす
るステップとを包含する方法。 - 【請求項１７】 前記堆積するステップは、Ｉｒ−Ｔａ
−Ｏ電極材料の層を堆積するステップを含む、請求項１
６に記載の方法。 - 【請求項１８】 前記調製するステップは、強誘電体半
導体構造を形成するステップを含む、請求項１６に記載
の方法。 - 【請求項１９】 前記パターニングするステップは、フ
ッ素成分、酸素成分および不活性成分を有するエッチン
グガスを調製するステップを含む、請求項１６に記載の
方法。 - 【請求項２０】 前記エッチングするステップは、ＣＦ
4／Ｏ2／Ａｒのエッチングガス混合物を調製するステッ
プと、約３０ｓｃｃｍのＣＦ4と、約５ｓｃｃｍのＯ
2と、約２５ｓｃｃｍのＡｒとを含む約６０ｓｃｃｍの
フローレート、約６ｍＴｏｒｒのプロセス圧力、約６０
０Ｗのマイクロ波電力、約２００Ｗの基板ＲＦバイアス
電力、周囲温度で、該混合物を送達するステップとを含
む、請求項１６に記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/855,393 | 2001-05-14 | ||
| US09/855,393 US6541385B2 (en) | 2001-05-14 | 2001-05-14 | Method for plasma etching of Ir-Ta-O electrode and for post-etch cleaning |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003045860A true JP2003045860A (ja) | 2003-02-14 |
Family
ID=25321143
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002134738A Pending JP2003045860A (ja) | 2001-05-14 | 2002-05-09 | Ｉｒ−Ｔａ−Ｏ電極のプラズマエッチングおよびエッチング後のクリーニングのための方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6541385B2 (ja) |
| JP (1) | JP2003045860A (ja) |
| KR (1) | KR100461743B1 (ja) |
| CN (1) | CN1237579C (ja) |
| TW (1) | TW554389B (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6541385B2 (en) * | 2001-05-14 | 2003-04-01 | Sharp Laboratories Of America, Inc. | Method for plasma etching of Ir-Ta-O electrode and for post-etch cleaning |
| US20130034970A1 (en) * | 2011-08-02 | 2013-02-07 | Tokyo Electron Limited | Plasma processing method |
| US9224592B2 (en) * | 2013-09-12 | 2015-12-29 | Texas Intruments Incorporated | Method of etching ferroelectric capacitor stack |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB8802930D0 (en) | 1988-02-09 | 1988-03-09 | Plasmon Data Systems Uk Ltd | Improved data storage medium |
| US5356833A (en) * | 1993-04-05 | 1994-10-18 | Motorola, Inc. | Process for forming an intermetallic member on a semiconductor substrate |
| US5585300A (en) | 1994-08-01 | 1996-12-17 | Texas Instruments Incorporated | Method of making conductive amorphous-nitride barrier layer for high-dielectric-constant material electrodes |
| JP3279453B2 (ja) | 1995-03-20 | 2002-04-30 | シャープ株式会社 | 不揮発性ランダムアクセスメモリ |
| KR0171735B1 (ko) * | 1995-12-16 | 1999-03-30 | 김주용 | 반도체 소자의 금속배선 부식 방지 방법 |
| DE19631622A1 (de) * | 1996-08-05 | 1998-02-12 | Siemens Ag | Verfahren zum plasmaunterstützten anisotropen Ätzen von Metallen, Metalloxiden und deren Gemische |
| KR100246989B1 (ko) | 1996-09-09 | 2000-03-15 | 김영환 | 반도체소자의 캐패시터 형성방법 |
| KR100237020B1 (ko) * | 1996-10-25 | 2000-01-15 | 김영환 | 반도체 소자의 금속층 형성 방법 |
| JPH10340893A (ja) * | 1997-06-09 | 1998-12-22 | Sony Corp | 電子薄膜材料のエッチング方法 |
| KR100319879B1 (ko) * | 1998-05-28 | 2002-08-24 | 삼성전자 주식회사 | 백금족금속막식각방법을이용한커패시터의하부전극형성방법 |
| US6368517B1 (en) * | 1999-02-17 | 2002-04-09 | Applied Materials, Inc. | Method for preventing corrosion of a dielectric material |
| US6399521B1 (en) * | 1999-05-21 | 2002-06-04 | Sharp Laboratories Of America, Inc. | Composite iridium barrier structure with oxidized refractory metal companion barrier and method for same |
| US6368518B1 (en) * | 1999-08-25 | 2002-04-09 | Micron Technology, Inc. | Methods for removing rhodium- and iridium-containing films |
| US6261967B1 (en) * | 2000-02-09 | 2001-07-17 | Infineon Technologies North America Corp. | Easy to remove hard mask layer for semiconductor device fabrication |
| US6541385B2 (en) * | 2001-05-14 | 2003-04-01 | Sharp Laboratories Of America, Inc. | Method for plasma etching of Ir-Ta-O electrode and for post-etch cleaning |
-
2001
- 2001-05-14 US US09/855,393 patent/US6541385B2/en not_active Expired - Fee Related
-
2002
- 2002-05-09 TW TW091109675A patent/TW554389B/zh not_active IP Right Cessation
- 2002-05-09 JP JP2002134738A patent/JP2003045860A/ja active Pending
- 2002-05-14 KR KR10-2002-0026419A patent/KR100461743B1/ko not_active IP Right Cessation
- 2002-05-14 CN CNB021218609A patent/CN1237579C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| TW554389B (en) | 2003-09-21 |
| US20020187645A1 (en) | 2002-12-12 |
| CN1387234A (zh) | 2002-12-25 |
| US6541385B2 (en) | 2003-04-01 |
| KR100461743B1 (ko) | 2004-12-14 |
| KR20020087369A (ko) | 2002-11-22 |
| CN1237579C (zh) | 2006-01-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8153527B2 (en) | Method for reducing sidewall etch residue | |
| EP1389800A2 (en) | Method for removal of residue from a film stack using a sacrificial mask layer | |
| US6017826A (en) | Chlorine containing plasma etch method with enhanced sidewall passivation and attenuated microloading effect | |
| JP2004336029A (ja) | 電界効果トランジスタのゲート構造の製造方法 | |
| JP2003532289A (ja) | チタン酸鉛ジルコニウム及びチタン酸バリウムストロンチウムをパターン化する方法 | |
| JP2003282844A (ja) | ハードマスク及びＣｌ２／Ｎ２／Ｏ２及びＣｌ２／ＣＨＦ３／Ｏ２の化学的性質を利用するＩｒ及びＰＺＴのプラズマエッチング | |
| US6852636B1 (en) | Insitu post etch process to remove remaining photoresist and residual sidewall passivation | |
| JP3894747B2 (ja) | 非クロロフルオロカーボンであるフッ素化学物質を用いて異方性プラズマエッチングを行う方法 | |
| US6921493B2 (en) | Method of processing substrates | |
| JPH10178014A (ja) | 半導体装置の製造方法 | |
| JP5153143B2 (ja) | 銅表面に対する表面還元、不動態化、腐食防止、および活性化のための方法 | |
| US20030047532A1 (en) | Method of etching ferroelectric layers | |
| JP2003045860A (ja) | Ｉｒ−Ｔａ−Ｏ電極のプラズマエッチングおよびエッチング後のクリーニングのための方法 | |
| US7078161B2 (en) | Plasma ashing process for removing photoresist and residues during ferroelectric device fabrication | |
| JP2006060203A (ja) | ＦｅＲＡＭ用途のためのＰｔ／ＰＧＯエッチングプロセス | |
| TWI333673B (en) | Method to remove fluorine residue from bond pads | |
| KR102355416B1 (ko) | 구리 패터닝을 위한 플라즈마 에칭 | |
| TW582072B (en) | Method for fabrication semiconductor device | |
| JP2006294842A (ja) | 半導体装置の製造方法 | |
| JP3896123B2 (ja) | 半導体装置の製造方法 | |
| JP3175354B2 (ja) | 微小機械の製造方法 | |
| JP2003174095A (ja) | 容量素子の製造方法 | |
| KR100332647B1 (ko) | 반도체소자의콘택홀형성방법 | |
| JPH0218577B2 (ja) | ||
| KR20030052168A (ko) | 반도체 소자의 금속 배선 패턴 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050324 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070821 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071018 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081009 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090227 |