JP2003037181A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JP2003037181A
JP2003037181A JP2001222090A JP2001222090A JP2003037181A JP 2003037181 A JP2003037181 A JP 2003037181A JP 2001222090 A JP2001222090 A JP 2001222090A JP 2001222090 A JP2001222090 A JP 2001222090A JP 2003037181 A JP2003037181 A JP 2003037181A
Authority
JP
Japan
Prior art keywords
metal wiring
same
transistors
plasma
gate oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001222090A
Other languages
English (en)
Inventor
Takeshi Nogawa
健 野川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2001222090A priority Critical patent/JP2003037181A/ja
Priority to US10/175,445 priority patent/US20030015797A1/en
Publication of JP2003037181A publication Critical patent/JP2003037181A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 同一の半導体基板上に同一の特性を有する複
数のトランジスタを備えた半導体装置およびその製造方
法を提供する。 【解決手段】 ２つのトランジスタのゲート酸化膜２ａ
および２ｂの面積を同一に設定し、プラズマエッチング
等のプラズマ処理による金属配線形成工程で、その時点
で最上層のため露出する第６の金属配線層１５ａおよび
１５ｂの側面の面積をも同一に設定している。このた
め、ペアリングトランジスタ間では上述のアンテナ比が
同一となり、プラズマ処理に際し、第６の金属配線層１
５ａおよび１５ｂの側面からゲート酸化膜２ａおよび２
ｂに加えられるプラズマ誘起ダメージも両トランジスタ
間で同一に設定される。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、大規模集積回路
（ＬＳＩ）構造に使用される半導体装置およびその製造
方法に関するものである。
【０００２】
【従来の技術】ＬＳＩ等の半導体装置にはその用途に応
じて種々のトランジスタが含まれており、そのトランジ
スタは例えばプラズマＣＶＤ、プラズマエッチング等の
周知の薄膜技術により形成されている。
【０００３】従来の半導体装置は、例えば図５（ａ）お
よび図５（ｂ）や図６（ａ）および図６（ｂ）に示すよ
うに多くの工程を経て製造されている。図５（ａ）は従
来の半導体装置の一製造方法における金属配線形成工程
を示す断面図であり、図５（ｂ）は図５（ａ）の要部を
拡大して示す平面図であり、図６（ａ）は従来の半導体
装置の一製造方法における金属配線上の層間膜形成工程
を示す断面図であり、図６（ｂ）は図６（ａ）の要部を
拡大して示す平面図である。
【０００４】図において１はシリコン等からなる半導体
基板である。この半導体基板１上には、所定位置に例え
ば酸化シリコンからなる薄いゲート酸化膜２ａおよび２
ｂが形成され、ゲート酸化膜２ａおよび２ｂ上にはゲー
ト電極３ａおよび３ｂが形成されている。ゲート電極３
ａおよび３ｂはそれぞれ図５（ａ）および図５（ｂ）に
示すように２つのトランジスタのゲートとして機能する
ように構成されている。なお、この従来例ではエミッタ
やコレクタ等の他の構成要素の図示は省略する。ゲート
電極３ａおよび３ｂと半導体基板１上にはプラズマＣＶ
Ｄ等の手法により第１の層間膜４が堆積して形成されて
いる。第１の層間膜４にはエッチング等の手法によりゲ
ート電極３ａおよび３ｂまで達するスルーホール５ａお
よび５ｂが形成されており、スルーホール５ａおよび５
ｂ内にはスパッタリング等の手法により例えばアルミニ
ウム等の金属からなる第１の金属配線層６ａおよび６ｂ
が形成されている。第１の金属配線層６ａおよび６ｂ上
には例えばアルミニウム等の金属からなる第２の金属配
線層７ａおよび７ｂが形成されており、第２の金属配線
層７ａおよび７ｂと第１の層間膜４上にはプラズマＣＶ
Ｄ等の手法により第２の層間膜８が堆積して形成されて
いる。第２の層間膜８にはエッチング等の手法により第
２の金属配線層７ａおよび７ｂまで達するスルーホール
９ａおよび９ｂが形成されており、スルーホール９ａお
よび９ｂ内にはスパッタリング等の手法により例えばア
ルミニウム等の金属からなる第３の金属配線層１０ａお
よび１０ｂが形成されている。第３の金属配線層１０ａ
および１０ｂ上には例えばアルミニウム等の金属からな
る第４の金属配線層１１ａおよび１１ｂが形成されてお
り、第４の金属配線層１１ａおよび１１ｂと第２の層間
膜８上にはプラズマＣＶＤ等の手法により第３の層間膜
１２が堆積して形成されている。第３の層間膜１２には
エッチング等の手法により第４の金属配線層１１ａおよ
び１１ｂまで達するスルーホール１３ａおよび１３ｂが
形成されており、スルーホール１３ａおよび１３ｂ内に
はスパッタリング等の手法により例えばアルミニウム等
の金属からなる第５の金属配線層１４ａおよび１４ｂが
形成されている。第５の金属配線層１４ａおよび１４ｂ
上には例えばアルミニウム等の金属からなる第６の金属
配線層１５ａおよび１５ｂが形成されている。
【０００５】第６の金属配線層１５ａおよび１５ｂは、
例えば次のような工程で形成される。まず、図５（ａ）
に示すように第３の層間膜１２上に例えばアルミニウム
等の金属からなる金属層Ａを形成した後、例えば光硬化
性樹脂からなるレジスト１６ａおよび１６ｂを設けた
後、プラズマ中で行われるドライエッチング、例えばプ
ラズマエッチングまたは反応性イオンエッチング等のプ
ラズマ処理によりレジスト１６ａおよび１６ｂで被覆さ
れていない部分の金属層Ａを除去して第６の金属配線層
１５ａおよび１５ｂを形成する（金属配線形成工程）。
このとき、第６の金属配線層１５ａおよび１５ｂの側面
はレジスト１６ａおよび１６ｂで被覆されていないた
め、その側面を通じてプラズマ誘起ダメージが第６の金
属配線層１５ａおよび１５ｂ、第５の金属配線層１４ａ
および１４ｂ、第４の金属配線層１１ａおよび１１ｂ、
第３の金属配線層１０ａおよび１０ｂ、第２の金属配線
層７ａおよび７ｂおよび第１の金属配線層６ａおよび６
ｂ、ゲート電極３ａおよび３ｂを介してゲート酸化膜２
ａおよび２ｂに加わってしまう。このようにプラズマ誘
起ダメージが加えられると、半導体基板１に局所電場が
出現し、ゲート酸化膜２ａおよび２ｂにトンネル電流が
流れる。この状況は過酷な信頼性試験に曝されているの
と同様である。
【０００６】なお、この従来例では、第６の金属配線層
１５ａおよび１５ｂの側面に直接及ぶプラズマ処理にお
いてゲート酸化膜２ａおよび２ｂに加えられるプラズマ
誘起ダメージに着目したが、第４の金属配線層１１ａお
よび１１ｂ、第２の金属配線層７ａおよび７ｂの側面に
直接及ぶプラズマ処理においても同様にプラズマ誘起ダ
メージがゲート酸化膜２ａおよび２ｂに加えられてい
る。
【０００７】また、プラズマ誘起ダメージは、上述の金
属配線層形成工程の後工程としての層間膜形成工程にお
いてもゲート酸化膜２ａおよび２ｂに対して加えられ
る。即ち、図５（ａ）および図５（ｂ）に示したレジス
ト１６ａおよび１６ｂが第６の金属配線層１５ａおよび
１５ｂ上から除去された後、第６の金属配線層１５ａお
よび１５ｂと第３の層間膜１２上に第４の層間膜として
の酸化膜ＢがプラズマＣＶＤ等の手法により形成される
（層間膜形成工程）。このとき、第６の金属配線層１５
ａおよび１５ｂの表面全体がプラズマに曝されるため、
この場合においてもプラズマ誘起ダメージがゲート酸化
膜２ａおよび２ｂに対して加えられることになる。これ
により、ゲート酸化膜２ａおよび２ｂには、各工程で加
えられたプラズマ誘起ダメージが蓄積されるため、この
ゲート酸化膜２ａおよび２ｂを有するトランジスタの特
性が設定より低減することになる。
【０００８】なお、この従来例では、第６の金属配線層
１５ａおよび１５ｂの表面全体に直接及ぶプラズマＣＶ
Ｄによる層間膜形成工程においてゲート酸化膜２ａおよ
び２ｂに加えられるプラズマ誘起ダメージに着目した
が、第４の金属配線層１１ａおよび１１ｂおよび第２の
金属配線層７ａおよび７ｂの表面全体に直接及ぶプラズ
マＣＶＤによる層間膜形成工程においても同様にプラズ
マ誘起ダメージがゲート酸化膜２ａおよび２ｂに加えら
れている。
【０００９】近年のトランジスタでは、小さなゲート電
極３ａおよび３ｂに長い配線が接続されている場合が多
く、単位面積当たりに流れるトンネル電流は増大し、製
造過程においてますます過酷なストレスに曝されてい
る。このため、従来、各トランジスタを製造するにあた
っては、各製造段階においてゲート電極３ａおよび３ｂ
とこれらに接続される各金属配線との面積比（以下、ア
ンテナ比という）が、ゲート酸化膜２ａおよび２ｂに加
えられたプラズマ誘起ダメージを評価する際の重要なパ
ラメータとされており、このアンテナ比を指標としてプ
ラズマ誘起ダメージの低減を図る工夫もなされている。
【００１０】
【発明が解決しようとする課題】しかしながら、従来の
半導体装置の製造方法では、トランジスタごとに個別に
アンテナ比を決定してトランジスタ特性を設定していた
ため、同一の半導体基板上に同一の特性に設定された複
数のトランジスタを有する半導体装置を製造しようとす
る場合には、プラズマ誘起ダメージを各トランジスタ間
で均一にできないため、同一の半導体基板上に設けられ
た複数のトランジスタの特性を同一に設定することがで
きず、同一特性のトランジスタ間に出力電圧がずれるな
ど、回路として不具合が起きるという課題があった。
【００１１】即ち、図５（ａ）および図５（ｂ）、図６
（ａ）および図６（ｂ）に示した従来の半導体装置にお
いては、いずれも図面に向かって右側に位置する第６の
金属配線層１５ａが左側の第６の金属配線層１５ｂに比
べて大きいため、例えば図５（ａ）および図５（ｂ）で
は、レジスト１６ａおよび１６ｂで被覆されずに露出し
ている第６の金属配線層１５ａおよび１５ｂの側面に関
し左右で面積差が生じると共に、図６（ａ）および図６
（ｂ）では、露出している第６の金属配線層１５ａおよ
び１５ｂの表面全体に関し左右のトランジスタ間で面積
差が生じることになる。従って、ゲート電極３ａを含む
トランジスタとゲート電極３ｂを含むトランジスタはそ
もそも同一の特性を有するものとして設計されていて
も、それぞれのゲート酸化膜２ａおよび２ｂに加えられ
たプラズマ誘起ダメージに差異があるため、特性の低減
の程度に差異が生じ、両トランジスタを同一の特性を有
するものとして製造することはできなかった。
【００１２】この発明は上記のような課題を解決するた
めになされたもので、同一の半導体基板上に同一の特性
を有する複数のトランジスタを備えた半導体装置および
その製造方法を提供することを目的とする。
【００１３】
【課題を解決するための手段】この発明に係る半導体装
置は、同一の半導体基板上に同一の特性に設定された複
数のトランジスタを有する半導体装置において、各トラ
ンジスタのゲート酸化膜の面積とゲート酸化膜上に形成
されたゲート電極に電気的に接続する金属配線のプラズ
マ処理時における露出面積とのアンテナ比をトランジス
タ間で同一に設定したものである。
【００１４】この発明に係る半導体装置は、金属配線を
同一の半導体基板上に設けられた他の回路に接続したも
のである。
【００１５】この発明に係る半導体装置は、金属配線の
プラズマ処理に対する露出面積をトランジスタ間で同一
に設定したものである。
【００１６】この発明に係る半導体装置の製造方法は、
同一の半導体基板上に同一の特性に設定される複数のト
ランジスタを有する半導体装置の製造方法において、各
トランジスタのゲート酸化膜上に形成されたゲート電極
に電気的に接続する金属配線に直接及ぶプラズマ処理を
施す工程を備え、該プラズマ処理に際し各トランジスタ
のゲート酸化膜の面積とゲート酸化膜上に形成されたゲ
ート電極に電気的に接続する金属配線のプラズマ処理時
における露出面積とのアンテナ比をトランジスタ間で同
一に設定するものである。
【００１７】この発明に係る半導体装置の製造方法は、
金属配線を、プラズマ処理前に、同一の半導体基板上に
設けられた他の回路に接続したものである。
【００１８】この発明に係る半導体装置の製造方法は、
金属配線のプラズマ処理に対する露出面積をトランジス
タ間で同一に設定したものである。
【００１９】
【発明の実施の形態】以下、この発明の実施の一形態を
説明する。 実施の形態１．図１（ａ）はこの発明の実施の形態１に
よる半導体装置の製造方法における金属配線形成工程を
示す断面図であり、図１（ｂ）は図１（ａ）の要部を拡
大して示す平面図である。なお、この実施の形態１の構
成要素のうち、従来の構成要素と共通するものについて
は同一符号を付し、その部分の説明を省略する。
【００２０】この実施の形態１の特徴は、各トランジス
タのゲート酸化膜の面積と、プラズマエッチング等のプ
ラズマ処理による金属配線形成工程でプラズマの影響が
直接及ぶように露出する金属配線層の側面の面積（露出
面積）とのアンテナ比を、同一の半導体基板上に設けら
れた複数のトランジスタ間で同一に設定するようにした
点にある。即ち、この実施の形態１では、図１（ａ）お
よび図１（ｂ）に示すように、同一の特性に設定される
２つのトランジスタ（以下、ペアリングトランジスタと
いう）のゲート酸化膜２ａおよび２ｂの面積を同一に設
定し、プラズマエッチング等のプラズマ処理による金属
配線形成工程で、その時点で最上層のため露出する第６
の金属配線層１５ａおよび１５ｂの側面の面積をも同一
に設定している。このため、ペアリングトランジスタ間
では上述のアンテナ比が同一となり、プラズマ処理に際
し、第６の金属配線層１５ａおよび１５ｂの側面からゲ
ート酸化膜２ａおよび２ｂに加えられるプラズマ誘起ダ
メージもペアリングトランジスタ間で同一に設定するこ
とができ、ペアリングトランジスタの特性低減も同一と
することができる。これにより、同一の半導体基板１上
に設けられたペアリングトランジスタの特性を同一に設
定することができる。
【００２１】以上のように、この実施の形態１によれ
ば、ペアリングトランジスタのゲート酸化膜２ａおよび
２ｂの面積と、金属配線形成工程で露出する第６の金属
配線層１５ａおよび１５ｂの側面の面積とのアンテナ比
を、同一の半導体基板１上に設けられたペアリングトラ
ンジスタ間で同一に設定するようにしたので、ゲート酸
化膜２ａおよび２ｂに加えられるプラズマ誘起ダメージ
をペアリングトランジスタ間で同一にすることができ、
これによりペアリングトランジスタの特性を同一に設定
することができる。
【００２２】なお、この実施の形態１では、ゲート酸化
膜２ａおよび２ｂの面積と、第６の金属配線層１５ａお
よび１５ｂの側面の面積をペアリングトランジスタ間で
それぞれ同一に設定したが、ペアリングトランジスタ間
でアンテナ比が同一であれば、面積が共に同一である必
要はない。
【００２３】また、この実施の形態１では、第６の金属
配線層１５ａおよび１５ｂの側面に直接及ぶプラズマ処
理においてゲート酸化膜２ａおよび２ｂに加えられるプ
ラズマ誘起ダメージをペアリングトランジスタ間で同一
にする点を説明したが、勿論、第４の金属配線層１１ａ
および１１ｂ、第２の金属配線層７ａおよび７ｂの側面
に直接及ぶプラズマ処理においても同様にプラズマ誘起
ダメージをペアリングトランジスタで同一にすることが
望ましい。但し、半導体装置の製造方法全体においてペ
アリングトランジスタ間で同一にする設計であれば、１
つのプラズマ処理においてペアリングトランジスタ間で
プラズマ誘起ダメージが完全に同一でなくてもよい。
【００２４】さらに、この実施の形態１では、同一の半
導体基板１上に設けられたペアリングトランジスタ間で
特性の同一性を説明したが、同一の半導体基板１上に設
けられ同一の特性に設定されるトランジスタであれば、
その個数に制限はない。
【００２５】実施の形態２．図２（ａ）はこの発明の実
施の形態２による半導体装置の製造方法における金属配
線上の層間膜形成工程を示す断面図であり、図２（ｂ）
は図２（ａ）の要部を拡大して示す平面図である。な
お、この実施の形態２の構成要素のうち、実施の形態１
の構成要素と共通するものについては同一符号を付し、
その部分の説明を省略する。
【００２６】この実施の形態２の特徴は、各トランジス
タのゲート酸化膜の面積と、プラズマＣＶＤ等のプラズ
マ処理による層間膜形成工程でプラズマの影響が直接及
ぶように露出する金属配線層の表面積（露出面積）との
アンテナ比を、同一の半導体基板上に設けられた複数の
トランジスタ間で同一に設定するようにした点にある。
即ち、この実施の形態２では、図２（ａ）および図２
（ｂ）に示すように、ペアリングトランジスタのゲート
酸化膜２ａおよび２ｂの面積を同一に設定し、プラズマ
ＣＶＤ等のプラズマ処理による層間膜形成工程で、その
時点で最上層のため露出する第６の金属配線層１５ａお
よび１５ｂの表面全体の面積（表面積）をも同一に設定
している。このため、ペアリングトランジスタ間では上
述のアンテナ比が同一となり、プラズマ処理に際し、第
６の金属配線層１５ａおよび１５ｂの表面全体からゲー
ト酸化膜２ａおよび２ｂに加えられるプラズマ誘起ダメ
ージも両トランジスタ間で同一に設定することができ、
ペアリングトランジスタ特性の低減も同一とすることが
できる。これにより、同一の半導体基板１上に設けられ
たペアリングトランジスタの特性を同一に設定すること
ができる。
【００２７】以上のように、この実施の形態２によれ
ば、トランジスタのゲート酸化膜２ａおよび２ｂの面積
と、層間膜形成工程で露出する第６の金属配線層１５ａ
および１５ｂの表面積とのアンテナ比を、同一の半導体
基板１上に設けられたペアリングトランジスタ間で同一
に設定するようにしたので、ゲート酸化膜２ａおよび２
ｂに加えられるプラズマ誘起ダメージをペアリングトラ
ンジスタ間で同一にすることができ、これによりペアリ
ングトランジスタの特性を同一に設定することができ
る。
【００２８】なお、この実施の形態２では、ゲート酸化
膜２ａおよび２ｂの面積と、第６の金属配線層１５ａお
よび１５ｂの表面積をペアリングトランジスタ間でそれ
ぞれ同一に設定したが、ペアリングトランジスタ間でア
ンテナ比が同一であれば、面積が共に同一である必要は
ない。
【００２９】また、この実施の形態２では、第６の金属
配線層１５ａおよび１５ｂの表面全体に直接及ぶプラズ
マ処理においてゲート酸化膜２ａおよび２ｂに加えられ
るプラズマ誘起ダメージを両トランジスタ間で同一にす
る点を説明したが、勿論、第４の金属配線層１１ａおよ
び１１ｂ、第２の金属配線層７ａおよび７ｂの表面全体
に直接及ぶプラズマ処理においても同様にプラズマ誘起
ダメージをペアリングトランジスタ間で同一にすること
が望ましい。但し、半導体装置の製造方法全体において
ペアリングトランジスタ間で同一にする設計であれば、
１つのプラズマ処理においてペアリングトランジスタ間
でプラズマ誘起ダメージが完全に同一でなくてもよい。
【００３０】さらに、この実施の形態２では、同一の半
導体基板１上に設けられたペアリングトランジスタ間で
特性の同一性を説明したが、同一の半導体基板１上に設
けられ同一の特性に設定されるトランジスタであれば、
その個数に制限はない。
【００３１】実施の形態３．図３（ａ）はこの発明の実
施の形態３による半導体装置の製造方法における金属配
線形成工程を示す断面図であり、図３（ｂ）は図３
（ａ）に示した金属配線形成工程の後工程としての金属
配線上の層間膜形成工程を示す断面図である。なお、こ
の実施の形態３の構成要素のうち、実施の形態１等の構
成要素と共通するものについては同一符号を付し、その
部分の説明を省略する。
【００３２】この実施の形態３の特徴は、実施の形態１
における金属配線形成工程と実施の形態２における層間
膜形成工程で、共にプラズマ処理に直接曝される第６の
金属配線１５ａが同一の半導体基板１上に設けられた他
の回路（図示せず）に接続されている点にある。即ち、
この実施の形態３では、図３（ａ）および図３（ｂ）に
示すように第６の金属配線層１５ａが第５の金属配線層
１４ｃ、第４の金属配線層１１ｃ、第３の金属配線層１
０ｃおよび第２の金属配線層７ｃ等を経て他の回路（図
示せず）に接続されている。この場合、第５の金属配線
層１４ｃ、第４の金属配線層１１ｃ、第３の金属配線層
１０ｃ、第２の金属配線層７ｃ等はいずれも第６の金属
配線層１５ａ形成以前においてゲート酸化膜２ａと接続
されていない。このため、第６の金属配線層１５ａを含
むトランジスタは、他の回路（図示せず）からのプラズ
マ誘起ダメージを受けない。
【００３３】以上のように、この実施の形態３によれ
ば、実施の形態１または実施の形態２による効果の他
に、次のような効果がある。即ち、この実施の形態３に
よれば、プラズマ処理に直接曝される第６の金属配線層
１５ａを同一の半導体基板１上に設けられた他の回路
（図示せず）に接続した構成としても、ゲート酸化膜２
ａが他の回路（図示せず）からのプラズマ誘起ダメージ
を受けることがなく、各トランジスタ内のプラズマ誘起
ダメージのみを受けるに過ぎない。このため、当該金属
配線の設計の自由度を維持することができるという効果
がある。
【００３４】実施の形態４．図４（ａ）はこの発明の実
施の形態４による半導体装置の製造方法における金属配
線形成工程を示す断面図であり、図４（ｂ）は図４
（ａ）に示した金属配線形成工程の後工程としての金属
配線上の層間膜形成工程を示す断面図である。なお、こ
の実施の形態４の構成要素のうち、実施の形態１等の構
成要素と共通するものについては同一符号を付し、その
部分の説明を省略する。
【００３５】この実施の形態４の特徴は、２つのトラン
ジスタ間で、第１の金属配線層６ａおよび６ｂ、第２の
金属配線層７ａおよび７ｂ、第３の金属配線層１０ａお
よび１０ｂ、第４の金属配線層１１ａおよび１１ｂ、第
５の金属配線層１４ａおよび１４ｂ、第６の金属配線層
１５ａおよび１５ｂのプラズマ処理に対する露出面積を
同一にすると共に、可能な限り小さくした点にある。即
ち、この実施の形態４では、図４（ａ）および図４
（ｂ）に示すように、各金属配線層が単純な形状でコン
パクトに形成されている。
【００３６】以上のように、この実施の形態４によれ
ば、実施の形態１または実施の形態２による効果の他
に、次のような効果がある。即ち、この実施の形態４に
よれば、各金属配線層の表面積および側面積を可能な限
り小さくするようにしたので、各トランジスタのゲート
酸化膜に加わるプラズマ誘起ダメージをも可能な限り小
さくすることができる。
【００３７】
【発明の効果】以上のように、この発明によれば、同一
の半導体基板上に同一の特性に設定された複数のトラン
ジスタを有する半導体装置において、各トランジスタの
ゲート酸化膜の面積とゲート酸化膜上に形成されたゲー
ト電極に電気的に接続する金属配線のプラズマ処理時に
おける露出面積とのアンテナ比をトランジスタ間で同一
に設定するように構成したので、ゲート酸化膜に加えら
れるプラズマ誘起ダメージを各トランジスタ間で同一に
することができ、これにより複数のトランジスタの特性
をも同一に設定することができるという効果がある。
【００３８】この発明によれば、金属配線を同一の半導
体基板上に設けられた他の回路に接続するように構成し
たので、当該構成であっても当該金属配線を含むトラン
ジスタ内のゲート酸化膜が他の回路からのプラズマ誘起
ダメージを受けることがなく、当該トランジスタ内のプ
ラズマ誘起ダメージのみを受けるに過ぎないので、当該
金属配線の設計の自由度を維持することができるという
効果がある。
【００３９】この発明によれば、金属配線のプラズマ処
理に対する露出面積をトランジスタ間で同一に設定する
ように構成したので、ゲート酸化膜に加わるプラズマ誘
起ダメージをトランジスタ間で均一にすることができ、
これにより各トランジスタ特性を同一に設定することが
できるという効果がある。
【００４０】この発明によれば、同一の半導体基板上に
同一の特性に設定される複数のトランジスタを有する半
導体装置の製造方法において、各トランジスタのゲート
酸化膜上に形成されたゲート電極に電気的に接続する金
属配線に直接及ぶプラズマ処理を施す工程を備え、該プ
ラズマ処理に際し各トランジスタのゲート酸化膜の面積
とゲート酸化膜上に形成されたゲート電極に電気的に接
続する金属配線のプラズマ処理時における露出面積との
アンテナ比をトランジスタ間で同一に設定するように構
成したので、ゲート酸化膜に加えられるプラズマ誘起ダ
メージを各トランジスタ間で同一にすることができ、こ
れにより同一の特性を有する複数のトランジスタを備え
た半導体装置を製造することができるという効果があ
る。
【００４１】この発明によれば、金属配線を、プラズマ
処理前に、同一の半導体基板上に設けられた他の回路に
接続するように構成したので、当該構成であっても当該
金属配線を含むトランジスタ内のゲート酸化膜が他の回
路からのプラズマ誘起ダメージを受けることがなく、当
該トランジスタ内のプラズマ誘起ダメージのみを受ける
に過ぎないので、当該金属配線の設計の自由度を維持す
ることができるという効果がある。
【００４２】この発明によれば、金属配線のプラズマ処
理に対する露出面積をトランジスタ間で同一に設定する
ように構成したので、ゲート酸化膜に加わるプラズマ誘
起ダメージをトランジスタ間で均一にすることができ、
これにより各トランジスタ特性を同一に設定することが
できるという効果がある。
【図面の簡単な説明】
【図１】 （ａ）はこの発明の実施の形態１による半導
体装置の製造方法における金属配線形成工程を示す断面
図であり、（ｂ）は（ａ）の要部を拡大して示す平面図
である。
【図２】 （ａ）はこの発明の実施の形態２による半導
体装置の製造方法における金属配線上の層間膜形成工程
を示す断面図であり、（ｂ）は（ａ）の要部を拡大して
示す平面図である。
【図３】 （ａ）はこの発明の実施の形態３による半導
体装置の製造方法における金属配線形成工程を示す断面
図であり、（ｂ）は（ａ）に示した金属配線形成工程の
後工程としての金属配線上の層間膜形成工程を示す断面
図である。
【図４】 （ａ）はこの発明の実施の形態４による半導
体装置の製造方法における金属配線形成工程を示す断面
図であり、（ｂ）は（ａ）に示した金属配線形成工程の
後工程としての金属配線上の層間膜形成工程を示す断面
図である。
【図５】 （ａ）は従来の半導体装置の一製造方法にお
ける金属配線形成工程を示す断面図であり、（ｂ）は
（ａ）の要部を拡大して示す平面図である。
【図６】 （ａ）は従来の半導体装置の一製造方法にお
ける金属配線上の層間膜形成工程を示す断面図であり、
（ｂ）は（ａ）の要部を拡大して示す平面図である。
【符号の説明】
１ 半導体基板、２ａ，２ｂ ゲート酸化膜、３ａ，３
ｂ ゲート電極、４第１の層間膜、５ａ，５ｂ スルー
ホール、６ａ，６ｂ 第１の金属配線層、７ａ，７ｂ，
７ｃ 第２の金属配線層、８ 第２の層間膜、９ａ，９
ｂ スルーホール、１０ａ，１０ｂ，１０ｃ 第３の金
属配線層、１１ａ，１１ｂ，１１ｃ第４の金属配線層、
１２ 第３の層間膜、１３ａ，１３ｂ スルーホール、
１４ａ，１４ｂ，１４ｃ 第５の金属配線層、１５ａ，
１５ｂ 第６の金属配線層、１６ａ，１６ｂ レジス
ト、Ａ 金属層、Ｂ 酸化膜（第４の層間膜）。

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 同一の半導体基板上に同一の特性に設定
    された複数のトランジスタを有する半導体装置におい
    て、前記各トランジスタのゲート酸化膜の面積と前記ゲ
    ート酸化膜上に形成されたゲート電極に電気的に接続す
    る金属配線のプラズマ処理に対する露出面積とのアンテ
    ナ比を前記トランジスタ間で同一に設定したことを特徴
    とする半導体装置。
  2. 【請求項２】 金属配線は同一の半導体基板上に設けら
    れた他の回路に接続されていることを特徴とする請求項
    １記載の半導体装置。
  3. 【請求項３】 金属配線のプラズマ処理に対する露出面
    積をトランジスタ間で同一に設定したことを特徴とする
    請求項１記載の半導体装置。
  4. 【請求項４】 同一の半導体基板上に同一の特性に設定
    される複数のトランジスタを有する半導体装置の製造方
    法において、前記各トランジスタのゲート酸化膜上に形
    成されたゲート電極に電気的に接続する金属配線に直接
    及ぶプラズマ処理を施す工程を備え、該プラズマ処理に
    際し前記各トランジスタのゲート酸化膜の面積と前記ゲ
    ート酸化膜上に形成されたゲート電極に電気的に接続す
    る金属配線のプラズマ処理時における露出面積とのアン
    テナ比を前記トランジスタ間で同一に設定することを特
    徴とする半導体装置の製造方法。
  5. 【請求項５】 金属配線は、プラズマ処理前に、同一の
    半導体基板上に設けられた他の回路に接続されているこ
    とを特徴とする請求項４記載の半導体装置の製造方法。
  6. 【請求項６】 金属配線のプラズマ処理に対する露出面
    積をトランジスタ間で同一に設定したことを特徴とする
    請求項４記載の半導体装置の製造方法。
JP2001222090A 2001-07-23 2001-07-23 半導体装置およびその製造方法 Pending JP2003037181A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2001222090A JP2003037181A (ja) 2001-07-23 2001-07-23 半導体装置およびその製造方法
US10/175,445 US20030015797A1 (en) 2001-07-23 2002-06-20 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001222090A JP2003037181A (ja) 2001-07-23 2001-07-23 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2003037181A true JP2003037181A (ja) 2003-02-07

Family

ID=19055641

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001222090A Pending JP2003037181A (ja) 2001-07-23 2001-07-23 半導体装置およびその製造方法

Country Status (2)

Country Link
US (1) US20030015797A1 (ja)
JP (1) JP2003037181A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9589413B2 (en) * 2005-01-11 2017-03-07 Aim Management, Inc. System for tracking a player of gaming devices

Also Published As

Publication number Publication date
US20030015797A1 (en) 2003-01-23

Similar Documents

Publication Publication Date Title
JPH02278820A (ja) エアブリッジ金属相互接続の製造方法
JP3600544B2 (ja) 半導体装置の製造方法
JP2001210716A (ja) レイアウト設計方法
US20020094680A1 (en) Unlanded process in semiconductor manufacture
JP2003037181A (ja) 半導体装置およびその製造方法
US6429060B1 (en) Method for fabricating semiconductor device
JPH10163198A (ja) 半導体装置およびその製造方法
JP2003005345A (ja) マスクパターンの設計方法
JPH05160271A (ja) 半導体装置
JP2001024056A (ja) 半導体装置の多層配線装置及びその製造方法
US20030173672A1 (en) Semiconductor devices and methods for manufacturing the same
KR100734144B1 (ko) Ｍｉｍ 커패시터 형성 방법
JPH04171845A (ja) 配線構造およびその製法
JPH073835B2 (ja) 半導体装置
JPH08274098A (ja) 半導体装置及び半導体装置の製造方法
JPH0228324A (ja) 半導体装置の製造方法
KR20030089475A (ko) 반도체 장치
JPS60227440A (ja) 半導体装置の製造方法
JPH07142476A (ja) 半導体装置の製造方法
JPS6149439A (ja) 半導体装置の製造方法
KR20010026806A (ko) 반도체 소자의 콘택홀 형성 방법
JPS62243341A (ja) 半導体装置の製造方法
JP2000031271A (ja) 多層配線の半導体装置の製造方法
JPH06349828A (ja) 集積回路装置の製造方法
JPH1126468A (ja) 半導体装置及びその製造方法