JP2003033083A - モータ制御回路 - Google Patents

Abstract

(57)【要約】 【課題】 ＣＰＵやスイッチング素子等の故障時におい
てもモータを継続的に作動させ得るモータ制御回路を提
供する。 【解決手段】 モータ１１に、低速駆動用の低速ブラシ
１２と、低速ブラシ１２より進角した位置に配設した高
速駆動用の高速ブラシ１３を設ける。低速ブラシ１２に
給電を行う低速ブラシ給電回路１４に、高速ブラシ１３
使用時にスイッチング制御を行うＦＥＴ１９を設ける。
高速ブラシ１３に給電を行う高速ブラシ給電回路１５に
低速ブラシ１２使用時にスイッチング制御を行うＦＥＴ
２０を設ける。さらに、ＦＥＴ１９，２０と並列に、高
速および低速ブラシ１２，１３とＧＮＤ１６との間を接
続する短絡回路２１を設ける。ＦＥＴ１９，２０が故障
した場合でも短絡回路２１がモータ駆動回路を形成して
フェールセーフ機能が働き、モータ駆動が維持される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＦＥＴ等のスイッ
チング素子を用いてモータ回転速度の制御を行う回路に
関し、特に、スイッチング素子等の故障時においてもモ
ータの駆動を維持し得るフェールセーフ機能を有したモ
ータ制御回路に関する。

【０００２】

【従来の技術】モータの制御回路としては、従来より、
ＦＥＴ等のスイッチング素子を用いてモータをDUTY制御
し、その回転速度を適宜制御するものが知られている。
例えば、特許第2798733号公報には、パワーMOSFETを用
いてモータ回転速度を制御するワイパー制御回路が示さ
れており、そこでは、パルス幅変調回路によるＰＷＭ制
御によって回転速度がコントロールされている。

【０００３】一方、このようなモータ制御回路では、一
般に、モータと接地（ＧＮＤ）との間にスイッチング素
子を設け、それをＰＷＭ制御回路からのパルス信号に応
じてON/OFFすることによりモータの速度制御を行ってい
る。図５は、このような形態のモータ制御回路の一例を
示す説明図である。図５の回路は、自動車用ワイパモー
タの制御回路であり、ここでは、モータ５１とＧＮＤ５
２との間に、ＣＰＵ５３によってON/OFFされるＦＥＴ５
４が設けられている。ＣＰＵ５３には、図示しないＰＷ
Ｍ制御回路およびＦＥＴ駆動回路が配設されており、Ｐ
ＷＭ制御回路の出力するパルス信号に基づき、ＦＥＴ駆
動回路がＦＥＴ５４のON/OFFを行うようになっている。

【０００４】また、モータ５１とＦＥＴ５４の間には、
ワイパ動作モードに合わせてモータ速度をHiとLoに切り
換える速度切換スイッチ５５が設けられている。この場
合、速度切換スイッチ５５は、車内に設置されたワイパ
スイッチ（図示せず）と連動するリレー５６によって切
り換えられる。さらに、電源（バッテリ）５７とモータ
５１との間には、モータ５１の作動を制御する動作スイ
ッチ５８が配設されている。なお、動作スイッチ５８も
前述のワイパスイッチと連動している。

【０００５】この場合、速度のHi,Lo切換は、速度切換
スイッチ５５を切り換えて使用するブラシを変更するこ
とによって行われる。すなわち、速度切換スイッチ５５
のLoモード側は低速ブラシ５９と接続される一方、Hiモ
ード側はLo側よりも進角した位置に配設された高速ブラ
シ６０と接続されている。そして、Hiモード時において
は、進角された高速ブラシ６０によりモータ５１に給電
が行われ、その分、モータ５１においてLoモード時より
も高い回転数が得られるようになっている。

【０００６】図５の回路において、速度切換スイッチ５
５がHi,Lo何れかに設定された状態で動作スイッチ５８
が投入されると、バッテリ５７から電源が供給され、モ
ータ５１が選択されたモードに応じた回転数にて駆動さ
れる。一方、図５の回路では、ＣＰＵ５３とＦＥＴ５４
によるＰＷＭ制御が実施され、ブラシ進角＋ＰＷＭ制御
により、低速域・高トルク／高速域・低トルクの２スピ
ード制御が行われる。この場合、ＰＷＭ制御ではブレー
ド位置や負荷に応じて速度制御が行われ、例えば、ワイ
パブレードが上反転位置に接近しつつある場合に、ブレ
ードのオーバーランを回避すべくモータ５１の速度を低
下させるなど、きめ細かなモータ駆動制御が実行され
る。

【０００７】

【発明が解決しようとする課題】しかしながら、このよ
うなモータ制御回路では、スイッチング素子がモータと
ＧＮＤとの間に設けられているため、スイッチング素子
若しくはその制御回路が故障すると、モータが作動不能
となるという問題がある。つまり、図５の回路では、Ｆ
ＥＴ５４が速度切換スイッチ５５と直列にモータ５１と
ＧＮＤ５２との間に配設されているため、ＦＥＴ５４若
しくはＣＰＵ５３が故障すると、他のスイッチ５５，５
８は正常であっても、モータ５１を駆動させることがで
きなくなるという問題があった。

【０００８】この場合、手動操作をモータがアシストす
るような機器の場合、モータが停止しても手動にて機器
の動作を行うことができ、その影響は少ない。しかしな
がら、ワイパやパワーウインド等のようにマニュアル作
動を行えないものでは、モータ停止と共に機器の動作が
全く停止してしまうことになる。すなわち、例えば降雨
中にワイパ動作が停止したり、窓の開閉が全く出来なく
なったりするおそれがあり、その改善が望まれていた。

【０００９】本発明の目的は、ＣＰＵやスイッチング素
子等の故障時においてもモータを継続的に作動させ得る
モータ制御回路を提供することにある。

【００１０】

【課題を解決するための手段】本発明のモータ制御回路
は、モータに対する印加電圧を制御することにより前記
モータの回転速度の制御を行う電圧制御回路を備えたモ
ータ制御回路であって、前記電圧制御回路と並列に前記
モータと接地との間を接続する短絡回路を配設したこと
を特徴とする。

【００１１】本発明によれば、電圧制御回路が故障した
場合でも、短絡回路がモータ駆動回路を形成するので、
モータ駆動が維持され、最低限のモータ動作が確保され
る。従って、電圧制御回路やそれを制御するＣＰＵ等の
制御系が故障しても、フェールセーフ機能が働き、モー
タの駆動を維持することができる。

【００１２】また、本発明のモータ制御回路は、モータ
のアーマチュアに対する給電位置を異にする複数のブラ
シを備え、前記ブラシを選択的に使用することにより前
記モータの回転速度の制御を行うモータ制御回路であっ
て、前記ブラシに給電を行う各給電回路にそれぞれ設け
られ、前記モータに対する印加電圧の制御を行う電圧制
御回路と、前記各電圧制御回路と並列に配設され、前記
ブラシと接地との間を接続する短絡回路とを有すること
を特徴とする。

【００１３】本発明によれば、給電位置の異なる複数の
ブラシを有するモータの制御回路においてその電圧制御
回路が故障した場合でも、短絡回路がモータ駆動回路を
形成するので、モータ駆動が維持され、最低限のモータ
動作が確保される。

【００１４】さらに、本発明のモータ制御回路は、低速
駆動用の低速ブラシと、前記低速ブラシより進角した位
置に配設された高速駆動用の高速ブラシとを備えてなる
モータの回転速度の制御を行うモータ制御回路であっ
て、前記低速ブラシに給電を行う低速ブラシ給電回路に
設けられ、前記高速ブラシ使用時に前記モータに対する
印加電圧の制御を行う高速側電圧制御回路と、前記高速
ブラシに給電を行う高速ブラシ給電回路に設けられ、前
記低速ブラシ使用時に前記モータに対する印加電圧の制
御を行う低速側電圧制御回路と、前記高速側電圧制御回
路および低速側電圧制御回路と並列に配設され、前記高
速および低速ブラシと接地との間を接続する短絡回路と
を有することを特徴とする。

【００１５】本発明によれば、低速用・高速用の２つの
ブラシを有するモータの制御回路においてその電圧制御
回路が故障した場合でも、短絡回路がモータ駆動回路を
形成するので、モータ駆動が維持され、最低限のモータ
動作が確保される。なお、前記の各発明における印加電
圧の制御には、電圧の高低を制御する場合のみならず、
電圧印加時間を制御してモータ印加電圧のDUTYを変更す
ることも含まれる。

【００１６】

【発明の実施の形態】（実施の形態１）以下、本発明の
実施の形態を図面に基づいて詳細に説明する。図１は、
本発明の実施の形態１であるモータ制御回路の構成を示
す説明図である。図１に示すように、当該回路において
も図５の回路と同様、モータ１とＧＮＤ（接地）２との
間に、ＣＰＵ３によってON/OFFされるＦＥＴ（電圧制御
回路）４が設けられている。ＣＰＵ３には、ＰＷＭ制御
回路やＦＥＴ駆動回路（共に図示せず）が配設されてお
り、ＰＷＭ制御回路の出力するパルス信号に基づき、Ｆ
ＥＴ駆動回路がＦＥＴ４のON/OFFを行うようになってい
る。

【００１７】ここで当該回路ではさらに、モータ１とＧ
ＮＤ２との間に、ＦＥＴ４と並列に短絡回路５が配設さ
れている。この短絡回路５は、後述するように、ＣＰＵ
３やＦＥＴ４が故障した場合にモータ駆動回路を構成す
る配線であり、そこには抵抗６が介設されている。一
方、電源（バッテリ）７とモータ１との間には、モータ
１の作動を制御する動作スイッチ８が配設されている。

【００１８】このような構成からなるモータ制御回路で
は、動作スイッチ８が投入されるとバッテリ７から電源
が供給されてモータ１が駆動される。この場合、図１の
回路ではＣＰＵ３とＦＥＴ４によりＰＷＭ制御が実施さ
れ、モータ負荷等に応じて速度制御が行われる。すなわ
ち、ＣＰＵ３はＦＥＴ４のスイッチング動作を制御して
モータ１に印加される電圧のDUTYを変更し、実質的に印
加電圧の制御を行いモータ回転数を適宜制御する。

【００１９】ところで、ＣＰＵ３やＦＥＴ４が故障した
場合、前述のように、図５のような回路構成ではその時
点でモータ動作が停止してしまう。これに対し当該制御
回路では、ＦＥＴ４と並列に短絡回路５が設けられてい
るため、ＣＰＵ３等が故障してもモータ１が即停止して
しまうことはない。すなわち、ＦＥＴ４が故障によりオ
ープンとなった場合でも、短絡回路５がモータ駆動回路
を形成し、モータ１は抵抗６の設定に応じた所定電圧に
て駆動される。この場合、ＦＥＴ４は動作停止状態のた
めモータ１の回転数制御を行うことはできないが、最低
限のモータ動作は維持される。

【００２０】従って、当該制御回路では、ＣＰＵ３等が
故障してもモータを駆動させ続けることができ、これを
かかる動作が求められるシステムに適用すれば、故障時
におけるフェールセーフ機能を備えることが可能とな
る。そこで、例えば自動車用のワイパ装置に当該制御回
路を用いれば、降雨中にＣＰＵ３等が故障しても、ガラ
ス面の払拭動作は維持され、運転者の視界確保を図るこ
とが可能となる。

【００２１】（実施の形態２）次に、本発明の実施の形
態２であるモータ制御回路について説明する。図２は、
本発明の実施の形態２であるモータ制御回路の構成を示
す説明図である。図２の回路は、図５のものと同様、自
動車用ワイパモータの制御回路であり、モータ１１に
は、低速駆動用の低速(Lo)ブラシ１２と高速駆動用の高
速(Hi)ブラシ１３が設けられている。この場合も、高速
ブラシ１３は低速ブラシ１２よりも進角した位置に配設
されている。そして、Hiモード時には進角された高速ブ
ラシ１３を介してモータ１１に給電が行われ、低速ブラ
シ１２を使用するLoモード時よりも高い回転数が得られ
るようになっている。

【００２２】ここで、低速ブラシ１２には低速ブラシ給
電回路１４（以下、給電回路１４と略記する）が、ま
た、高速ブラシ１３には高速ブラシ給電回路１５（以
下、給電回路１５と略記する）が接続されており、両者
は共にＧＮＤ（接地）１６に接続されている。また、給
電回路１４にはＣＰＵ１７によって制御されるＦＥＴ
（高速側電圧制御回路）１９が、また、給電回路１５に
はＣＰＵ１８によって制御されるＦＥＴ（低速側電圧制
御回路）２０が介設されている。ＣＰＵ１７，１８に
は、前述同様、ＰＷＭ制御回路やＦＥＴ駆動回路が配設
されており、ＰＷＭ制御回路の出力するパルス信号に基
づき、ＦＥＴ駆動回路がＦＥＴ１９，２０のON/OFF（ス
イッチング制御）を行うようになっている。

【００２３】さらに当該回路では、給電回路１４，１５
の両ブラシ１２，１３とＦＥＴ１９，２０の間に、ＧＮ
Ｄ１６と接続された短絡回路２１が設けられている。短
絡回路２１には、リレー２２によって作動される速度切
換スイッチ２３が設けられている。リレー２２は、車内
に設置されたワイパスイッチ（図示せず）と連動してお
り、運転者の選択したワイパ動作モードに応じて速度切
換スイッチ２３がHi,Loの何れかに切り換えられる。

【００２４】一方、電源（バッテリ）２４とモータ１１
との間には、モータ１１の作動を制御する動作スイッチ
２５が配設されている。この場合、動作スイッチ２５も
前述のワイパスイッチと連動しており、これをＯＮする
ことによりモータ１１が駆動され、ワイパ装置における
ガラス面払拭動作が開始される。

【００２５】このような構成からなるモータ制御回路で
は、動作スイッチ２５が投入されるとバッテリ２４から
電源が供給されてモータ１１が駆動される。この場合、
当該回路においては、Loモード時には、速度切換スイッ
チ２３がLo側に接続され、低速ブラシ１２側がＯＮとな
る。また、このとき、高速ブラシ１３の給電回路１５に
配設されたＦＥＴ２０がＣＰＵ１８によってスイッチン
グ制御される。これにより、モータ１１に印加される電
圧のDUTYが変更され、モータ回転数が適宜制御される。
一方、Hiモード時には、速度切換スイッチ２３がHi側に
接続され、高速ブラシ１３側がＯＮとなると共に、給電
回路１４に配設されたＦＥＴ１９がＣＰＵ１７によって
スイッチング制御される。

【００２６】図３は、図２の制御回路によって前述のよ
うな制御を行った場合のモータ特性を示す説明図であ
り、横軸は負荷を縦軸はモータ回転数を示している。図
２において、線図ＬはLoモード時においてＦＥＴ２０を
ＯＦＦにした場合の特性、線図ＨはHiモード時において
ＦＥＴ１９をＯＦＦにした場合の特性を示している。ま
た、中央の線図Ｍは、Loモード時においてＦＥＴ２０を
ＯＮ、またはHiモード時においてＦＥＴ１９をＯＮにし
た場合の特性を示している。

【００２７】当該回路では、Loモード時にＦＥＴ２０を
スイッチング制御すると、線図ＬとＭとの間の領域Ｘの
範囲にてモータ１１の回転速度が制御される。つまり、
ＦＥＴ２０における通電DUTYが０％の状態の線図Ｌか
ら、１００％の状態の線図Ｍの間で、スイッチングのDU
TYに応じて適宜制御される。これに対しHiモード時にＦ
ＥＴ１９をスイッチング制御すると、線図ＨとＭとの間
の領域Ｙの範囲にてモータ１１の回転速度が制御され
る。つまり、ＦＥＴ１９における通電DUTYが０％の状態
の線図Ｈから、１００％の状態の線図Ｍの間で、スイッ
チングのDUTYに応じて適宜制御される。

【００２８】ところで、ＣＰＵ１７やＦＥＴ１９等が故
障した場合、当該制御回路では次のような制御形態が採
られる。この場合、ＦＥＴ１９，２０の故障形態として
は、オープン故障とショート故障の２つの場合がある
が、ショート故障の場合には、当該回路のみならず図５
の回路においてもモータ動作は確保され得るので、ここ
ではオープン故障における動作を中心に説明する。

【００２９】まず、Loモード時にＦＥＴ２０がオープン
故障した場合には、低速ブラシ１２が短絡回路２１によ
りＧＮＤ１６と接続される一方、高速ブラシ１３は給電
が断たれる。これは、ＦＥＴ２０をＯＦＦさせた図３の
線図Ｌの状態と同様であり、モータ１１は線図Ｌの特性
にて駆動される。また、Hiモード時にＦＥＴ１９がオー
プン故障した場合には、高速ブラシ１３が短絡回路２１
によりＧＮＤ１６と接続される一方、低速ブラシ１２は
給電が断たれる。これは、ＦＥＴ１９をＯＦＦさせた図
３の線図Ｈの状態と同様であり、モータ１１は線図Ｈの
特性にて駆動される。すなわち、ＦＥＴ１９，２０が故
障により作動しなくなっても、モータ１１に対する給電
系は短絡回路２１によって確保され、モータ駆動状態は
維持される。しかもその際、選択されたワイパ動作モー
ドに合わせて、Hiモードであれば回転数の高い線図Ｈの
特性にて、また、Loモードであれば回転数の低い線図Ｌ
の特性にて駆動が維持される。

【００３０】一方、Loモード時にＦＥＴ２０がショート
故障した場合には、両ブラシ１２，１３が短絡回路２１
および給電回路１５によりＧＮＤ１６と接続される形と
なる。これは、両ＦＥＴ１９，２０を同時通電した図３
の線図Ｍの状態と同様であり、モータ１１は線図Ｍの特
性にて駆動される。また、Hiモード時にＦＥＴ１９がシ
ョート故障した場合には、Loモードの場合と同様、両ブ
ラシ１２，１３が短絡回路２１および給電回路１５によ
りＧＮＤ１６と接続される形となり、モータ１１は線図
Ｍの特性にて駆動される。

【００３１】なお、前述の例ではＦＥＴ１９，２０の故
障の場合について述べたが、ＣＰＵ１７，１８の故障の
場合も同様に考えることができる。つまり、ＦＥＴ１
９，２０に対する駆動信号が常時出力された状態となっ
た場合には前述のショート故障と同様の動作となり、線
図Ｈ，Ｌの特性にて動作が維持される。また、駆動信号
が出力されない状態となった場合には前述のオープン故
障と同様の動作となり、線図Ｍの特性にて動作が維持さ
れる。

【００３２】このように、当該回路では、ＦＥＴ１９，
２０と並列に、両ブラシ１２，１３とＧＮＤ１６との間
を接続する短絡回路２１を配設したので、ＣＰＵ１７，
１８やＦＥＴ１９，２０等が故障してもモータ１１が即
停止してしまうことがない。すなわち、ＦＥＴ１９，２
０等がオープン状態となった場合でも、短絡回路２１が
モータ駆動回路を形成してモータ駆動が維持される。こ
の場合、ＦＥＴ１９，２０は動作停止状態のためモータ
１１の回転数制御を行うことはできないが、最低限のモ
ータ動作は確保されフェールセーフ機能を備えることが
できる。従って、ＣＰＵ１７，１８やＦＥＴ１９，２０
等が故障してもモータ１１を駆動させ続けることがで
き、降雨中の故障であっても、ガラス面の払拭動作が維
持され、運転者の視界確保を図ることが可能となる。

【００３３】（実施の形態３）さらに、本発明の実施の
形態３として、図２のモータ制御回路を用いつつ、高速
ブラシ１３の進角量をさらに大きくした場合について説
明する。図４は、進角量を増大させたモータに図２の制
御回路を適用して前述のような制御を行った場合のモー
タ特性を示す説明図である。なお、制御回路自体の構成
は図２と同様であるので、その説明は省略する。また、
図４においては、図３と同様の特性を意味する線図には
同一の符号を付して示す。

【００３４】本実施の形態では、図４に示すように、Hi
モード時におけるモータ回転速度が図３の場合に比して
大きくなっている。ここで、例えばHiモード時のモータ
特性として図３の線図Ｈの特性を得たい場合、ＰＷＭ制
御においては領域Ｙでの制御が行われるため、制御の結
果として図３の線図Ｈの特性を得ることはできない。す
なわち、求める回転数よりも高い回転数が得られる状態
にてＰＷＭ制御を行わなければ、所望のモータ特性は得
られない。

【００３５】一方、例えばワイパブレードが上反転位置
に接近したときモータ１１の速度を低下させる制御を行
った場合、かかる制御を一払拭時間を変更することなく
行うためには、一払拭動作中にてこの遅れを取り戻さな
ければならない。ところが、Hiモード時の制御領域が狭
い図３の制御形態では、遅れを回復するためにモータ速
度を大きく上げることが難しい。このため、モータ制御
形態が規制される形となり、ＰＷＭ制御の効果を十分に
発揮できないことになる。

【００３６】そこで、当該実施の形態においては、高速
ブラシ１３の進角量を図３の場合よりもさらに大きく設
定し、図４に示すように、線図Ｈをより高い回転数レベ
ルにオフセットさせている。このため、ＰＷＭ制御領域
である領域Ｙが図３に比して大きくなっており、図４に
破線にて示した図３の線図Ｈの特性を容易に得ることが
できるようになっている。従って、払拭途中にてモータ
速度を低下させても、他の払拭領域にてモータ速度を上
げ、その遅れを容易に取り戻すことが可能となり、より
幅広い制御形態を採ることが可能となる。なお、磁束を
上げるなどにより、線図Ｌを低くオフセットし、低速領
域での制御幅を広げることも可能である。

【００３７】本発明は前記実施の形態に限定されるもの
ではなく、その要旨を逸脱しない範囲で種々変更可能で
あることは言うまでもない。例えば、実施の形態２，３
の制御回路の適用対象は、自動車用ワイパモータの制御
回路には限定されず、例えば、パワーウインド用モータ
の制御回路など、スイッチング素子やその制御回路等が
故障した場合でもモータ駆動を維持する必要のある機器
の制御系にも適用し得る。また、前述の実施の形態で
は、電圧制御回路のスイッチング素子としてＦＥＴを用
いた例を示したが、可変抵抗など電圧制御を行い得る他
の素子や回路を適用することも可能である。

【００３８】

【発明の効果】本発明のモータ制御回路によれば、モー
タの回転速度制御を行う電圧制御回路と並列にモータと
接地との間を接続する短絡回路を設けたので、電圧制御
回路が故障した場合でも、短絡回路がモータ駆動回路を
形成してモータ駆動が維持され、最低限のモータ動作が
確保される。従って、電圧制御回路やそれを制御するＣ
ＰＵ等の制御系が故障してもモータを駆動させ続けるこ
とができ、故障時におけるモータ動作が確保され、フェ
ールセーフ機能を備えることが可能となる。

【００３９】また、給電位置を異にする複数のブラシを
備えたモータの回転速度の制御を行うモータ制御回路に
おいて、ブラシ給電用の給電回路に設けた電圧制御回路
と並列にブラシと接地との間を接続する短絡回路を設け
たので、かかる形態のモータにおいても、電圧制御回路
が故障した場合に短絡回路がモータ駆動回路を形成し、
モータ駆動が維持される。

【００４０】さらに、低速ブラシとそれより進角した位
置に配設された高速ブラシとを備えたモータの回転速度
の制御を行うモータ制御回路において、低速ブラシ給電
回路に高速側電圧制御回路を、また、高速ブラシ給電回
路に低速側電圧制御回路を設けると共に、各電圧制御回
路と並列に高速・低速の両ブラシと接地との間を接続す
る短絡回路を設けたので、かかる形態のモータにおいて
も、電圧制御回路が故障した場合に短絡回路がモータ駆
動回路を形成し、モータ駆動が維持される。

【図面の簡単な説明】

【図１】本発明の実施の形態１であるモータ制御回路の
構成を示す説明図である。

【図２】本発明の実施の形態２であるモータ制御回路の
構成を示す説明図である。

【図３】図２の制御回路によって回転数制御を行った場
合のモータ特性を示す説明図である。

【図４】進角量を増大させたモータに図２の制御回路を
適用して回転数制御を行った場合のモータ特性を示す説
明図である。

【図５】従来のモータ制御回路の一例を示す説明図であ
る。

【符号の説明】

１ モータ ２ ＧＮＤ（接地） ３ ＣＰＵ ４ ＦＥＴ（電圧制御回路） ５ 短絡回路 ６ 抵抗 ７ 電源 ８ 動作スイッチ １１ モータ １２ 低速ブラシ １３ 高速ブラシ １４ 低速ブラシ給電回路 １５ 高速ブラシ給電回路 １６ ＧＮＤ（接地） １７ ＣＰＵ １８ ＣＰＵ １９ ＦＥＴ（高速側電圧制御回路） ２０ ＦＥＴ（低速側電圧制御回路） ２１ 短絡回路 ２２ リレー ２３ 速度切換スイッチ ２４ 電源 ２５ 動作スイッチ ５１ モータ ５２ ＧＮＤ ５３ ＣＰＵ ５４ ＦＥＴ ５５ 速度切換スイッチ ５６ リレー ５７ 電源 ５８ 動作スイッチ ５９ 低速ブラシ ６０ 高速ブラシ

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5H570 AA21 CC04 DD06 EE02 EE08 HA04 HA05 HA08 HB12 HB16 HB18 JJ03 LL32 5H571 AA03 BB07 CC04 DD01 EE01 EE09 GG07 HA04 HA09 HB01 HD02

Claims (3)

【特許請求の範囲】
1. 【請求項１】 モータに対する印加電圧を制御すること
   により前記モータの回転速度の制御を行う電圧制御回路
   を備えたモータ制御回路であって、 前記電圧制御回路と並列に前記モータと接地との間を接
   続する短絡回路を配設したことを特徴とするモータ制御
   回路。
2. 【請求項２】 モータのアーマチュアに対する給電位置
   を異にする複数のブラシを備え、前記ブラシを選択的に
   使用することにより前記モータの回転速度の制御を行う
   モータ制御回路であって、 前記ブラシに給電を行う各給電回路にそれぞれ設けら
   れ、前記モータに対する印加電圧の制御を行う電圧制御
   回路と、 前記各電圧制御回路と並列に配設され、前記ブラシと接
   地との間を接続する短絡回路とを有することを特徴とす
   るモータ制御回路。
3. 【請求項３】 低速駆動用の低速ブラシと、前記低速ブ
   ラシより進角した位置に配設された高速駆動用の高速ブ
   ラシとを備えてなるモータの回転速度の制御を行うモー
   タ制御回路であって、 前記低速ブラシに給電を行う低速ブラシ給電回路に設け
   られ、前記高速ブラシ使用時に前記モータに対する印加
   電圧の制御を行う高速側電圧制御回路と、 前記高速ブラシに給電を行う高速ブラシ給電回路に設け
   られ、前記低速ブラシ使用時に前記モータに対する印加
   電圧の制御を行う低速側電圧制御回路と、 前記高速側電圧制御回路および低速側電圧制御回路と並
   列に配設され、前記高速および低速ブラシと接地との間
   を接続する短絡回路とを有することを特徴とするモータ
   制御回路。