JP2003031942A - 配線基板の製造方法 - Google Patents

配線基板の製造方法

Info

Publication number
JP2003031942A
JP2003031942A JP2001214161A JP2001214161A JP2003031942A JP 2003031942 A JP2003031942 A JP 2003031942A JP 2001214161 A JP2001214161 A JP 2001214161A JP 2001214161 A JP2001214161 A JP 2001214161A JP 2003031942 A JP2003031942 A JP 2003031942A
Authority
JP
Japan
Prior art keywords
core substrate
substrate
core
insulating
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2001214161A
Other languages
English (en)
Inventor
Sumio Ota
純雄 太田
Yukihiro Kimura
幸広 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP2001214161A priority Critical patent/JP2003031942A/ja
Publication of JP2003031942A publication Critical patent/JP2003031942A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】 【課題】コア基板の表面上方にのみ平坦なビルドアップ
層を有し且つコア基板の裏面側に開口する凹部に電子部
品を実装可能とした平坦な配線基板を確実に製造できる
配線基板の製造方法を提供する。 【解決手段】第1のコア基板2と第2のコア基板6とを
厚み方向に対向して配置し、かかる第1のコア基板2と
第2のコア基板6との間に絶縁性介在物Sを挟持すると
共に、上記絶縁性介在物Sの周囲における第1のコア基
板2と第2のコア基板6との間に配置した接着層5によ
り、かかる第1のコア基板2および第2のコア基板6を
接着して積層する積層工程、を含む、配線基板1の製造
方法。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、コア基板の表面上
方のみにビルドアップ層を有する配線基板で、更には電
子部品を実装するための凹部を有する配線基板の製造方
法に関する。
【0002】
【従来の技術】近年、低コスト化の要請に応じ、コア基
板の表面(片面)上方にのみ複数の絶縁層および複数の配
線層を交互に積層したビルドアップ層を形成し且つコア
基板の裏面側に開口する凹部に電子部品を実装可能とし
た配線基板が提案されている。かかる配線基板を得るた
め、図11(A)に示すように、表面41に銅メッキ層4
3を有し裏面42に電子部品接続用配線44および配線
層45を有する第1のコア基板40と、表面51に配線
層53および凹溝55を有し裏面52に銅メッキ層54
を有する第2のコア基板50と、が用いられる。第1の
コア基板40は、その表面41と裏面42との間を貫通
する複数のスルーホール46内にスルーホール導体47
および充填樹脂48を有する。また、上記凹溝55は、
平面視で矩形を呈し、追って電子部品を実装するための
凹部を形成する際の切断位置を示す。尚、銅メッキ層4
3,54は、追って所定パターンの配線層に成形され
る。
【0003】上記第1のコア基板40と第2のコア基板
50とを、上記配線44を除いた位置に配置した接着層
49を介して、図11(A)中の矢印で示すように、接近
させつつ図11(B)に示すように積層する。この際、第
1のコア基板40の裏面42および第2のコア基板50
の表面51の中央部で且つ上記凹溝55に囲まれた位置
には、偏平な中空部Sが形成される。かかる状態で、第
1のコア基板40と第2のコア基板50とを、真空熱プ
レスにより加熱および加圧して接着する。その後、第2
のコア基板50の裏面52側から上記凹溝55に沿って
切り込みを入れると、裏面52側に開口し且つその底面
(天井面)に上記配線44を有する電子部品実装用の凹部
を形成することができる。
【0004】しかしながら、第1のコア基板40と第2
のコア基板50との間に、上記中空部Sが存在すると、
第1のコア基板40の表面41の上方に追って形成する
複数の絶縁層および複数の配線層を交互に積層したビル
ドアップ層の平坦度が損なわれ易い、という問題があっ
た。。また、上記プレス時に、第1のコア基板40の中
央部が上記中空部S寄りに数10μm程度(例えば約3
0μm)の撓み変形を生じてしまい、得られる配線基板
の信頼性を損ねかねない、という問題があった。
【0005】
【発明が解決すべき課題】本発明は、以上に説明した従
来の技術における問題点を解決し、コア基板の表面上方
にのみ平坦なビルドアップ層を有し且つコア基板の裏面
側に開口する凹部に電子部品を実装可能とした平坦な配
線基板を確実に製造できる配線基板の製造方法を提供す
る、ことを課題とする。
【0006】
【課題を解決するための手段】本発明は、上記課題を解
決するため、第1のコア基板および第2のコア基板の
間、更には、第1のコア基板と第2のコア基板とを積層
した基板本体同士の間に絶縁性介在物を挟持させる、こ
とに着想して成されたものである。即ち、本発明による
第1の配線基板の製造方法(請求項1)は、第1のコア基
板と第2のコア基板とを厚み方向に対向して配置し、か
かる第1のコア基板と第2のコア基板との間に絶縁性介
在物を挟持すると共に、上記絶縁性介在物の周囲におけ
る第1のコア基板と第2のコア基板との間に配置した接
着層により、かかる第1のコア基板および第2のコア基
板を接着して積層する積層工程、を含む、ことを特徴と
する。
【0007】これによれば、第1のコア基板と第2のコ
ア基板との間に絶縁性介在物が挟持されるため、第1の
コア基板および第2のコア基板を平坦に維持して積層で
きると共に、第1のコア基板および第2のコア基板の対
向する面に予め形成した配線層などを損傷することなく
活用することができる。しかも、追って第1のコア基板
の表面上方に配置するビルドアップ層も平坦性をもって
形成することができる。従って、信頼性の高い配線基板
を製造することが可能となる。尚、第1のコア基板およ
び第2のコア基板は、単一の絶縁層からなる形態の他、
複数の絶縁層とその間に配置した配線層とを有する多層
基板の形態も含まれる。また、絶縁性介在物は、第1の
コア基板と第2のコア基板との中央部に挟持することが
望ましい。更に、積層工程は、第1のコア基板を複数有
するパネル(多数個取りのパネル)および第2のコア基板
を複数有するパネル(多数個取りのパネル)を用いて行う
形態も含まれる。
【0008】一方、本発明による第2の配線基板の製造
方法(請求項2)は、第1のコア基板および第2のコア基
板を両者の間に位置する絶縁性介在物を挟み且つかかる
絶縁性介在物の周囲に配置した接着層により積層した基
板本体を形成する積層工程と、一対の基板本体を厚み方
向に対向して配置し、かかる一対の基板本体それぞれの
第2のコア基板同士の間に周辺部のスペーサとその内側
の絶縁性介在物とを挟持すると共に、上記一対の基板本
体においてそれぞれ外側に向いた第1のコア基板の表面
上方に複数の絶縁層および複数の配線層を交互に積層し
たビルドアップ層を形成するビルドアップ形成工程と、
を含む、ことを特徴とする。
【0009】これによれば、第1のコア基板および第2
のコア基板を積層した基板本体同士を新たな(別の)絶縁
性介在物を挟持した状態で、各基板本体の外側に露出す
る第1のコア基板の表面上方にビルドアップ層をそれぞ
れ形成するため、かかるビルドアップ層を一層平坦にし
て形成した配線基板を確実に製造することができる。こ
のため、ビルドアップ層内の配線層同士の導通はもとよ
り、かかる配線層と当該配線基板の表面上方に実装する
ICチップ(半導体素子)や後述する凹部内に実装する電
子部品との間における導通も確実に得ることが可能とな
る。従って、信頼性の高い配線基板を製造することが可
能となる。
【0010】尚、本発明において、ビルドアップ層と
は、第1のコア基板の表面上方に交互に形成された複数
の絶縁層および複数の配線層を指称する。また、絶縁性
介在物は、第1のコア基板と第2のコア基板との中央部
に挟持することが望ましい。付言すれば、一対の基板本
体を厚み方向に対向して配置し、かかる一対の基板本体
の間に周辺部のスペーサとその内側の絶縁性介在物とを
挟持すると共に、上記一対の基板本体においてそれぞれ
外側に向いた表面上方に複数の絶縁層および複数の配線
層を交互に積層したビルドアップ層を形成するビルドア
ップ形成工程を、含む、配線基板の製造方法を本発明に
含めることも可能である。かかる製造方法では、基板本
体には単層のコア基板のみからなる形態も含まれる。
【0011】更に、本発明には、前記絶縁性介在物は、
前記接着層または前記スペーサとほぼ同じ厚みに成形さ
れた樹脂フイルム、または全体が前記接着層とほぼ同じ
厚みを有し且つ一対のフィルム間に保持された樹脂から
なるクッション材の何れかである、配線基板の製造方法
(請求項3)も含まれる。これによれば、第1のコア基板
および第2のコア基板を接着層を介して積層する際の加
熱により、樹脂フイルムまたは樹脂製のクッション材が
軟化するため、例えば第1のコア基板の裏面に予め形成
した電子部品接続用配線などの損傷を防止できる。ある
いは、一対の基板本体において対向するそれぞれの第1
のコア基板の裏面に予め形成した配線層を損傷すること
なく、それぞれの第1のコア基板の表面上方にビルドア
ップ層を形成することができる。しかも、前述したよう
に第1のコア基板および第2のコア基板を平坦に保てる
と共に、一対の基板本体においてビルドアップ層をそれ
ぞれ平坦にして形成することもできる。尚、上記樹脂フ
ィルムまたはクッション材の樹脂には、熱可塑性の樹脂
を用いることにより、上述した加熱時に確実に軟化させ
ることができる。
【0012】加えて、本発明には、前記第1のコア基板
および前記第2のコア基板の何れか一方のコア基板の対
向する面には、前記絶縁性介在物の周辺に沿った凹溝が
予め形成されていると共に、前記積層工程の後に、上記
凹溝を有する上記第1のコア基板および上記第2のコア
基板の何れか一方のコア基板において、上記凹溝が形成
された面と反対側の面から上記凹溝に沿った切り込みを
入れることにより、当該コア基板の一部を切除し且つ凹
部を形成する工程、を有する、配線基板の製造方法(請
求項4)も含まれる。
【0013】これによれば、第1のコア基板および第2
のコア基板を平坦に保って積層した工程の後で、第1の
コア基板および第2のコア基板の何れかにおいて、両者
が対向する面と反対側の面側に開口し且つ上記凹溝に沿
った電子部品実装用の凹部を形成することができる。し
かも、かかる凹部から前記絶縁性介在物を除去すること
により、当該凹部の底面(天井面)に隣接するコア基板の
裏面に形成され且つ損傷していない電子部品接続用配線
などを露出させることができる。従って、かかる配線を
介して電子部品を上記凹部内に容易に実装することが可
能となる。
【0014】付言すれば、前記凹部を形成する工程の後
に、かかる凹部の底面に予め形成した電子部品接続端子
に電子部品の電極を接続することにより、上記凹部内に
電子部品を実装する工程を有する、配線基板の製造方法
を本発明に含めることも可能である。これによる場合、
実装した電子部品と平坦に形成されたビルドアップ層の
配線層とを容易に導通できるため、高性能化する配線基
板を提供することが可能となる。
【0015】
【発明の実施の形態】以下において本発明の実施に好適
な形態を図面と共に説明する。図1は、本発明の製造方
法により得られる配線基板1の主要部の断面を示す。配
線基板1は、図1に示すように、比較的薄肉の第1のコ
ア基板2と、比較的厚肉の第2のコア基板6と、第1の
コア基板2における表面3の上方に形成された絶縁層2
2,28,34および配線層20,26,32からなる
ビルドアップ層BUと、第1のコア基板2と第2のコア
基板6により形成される凹部9と、を含む。第1のコア
基板2は、表面3および裏面4を有する厚さ100〜4
00μmのガラス−エポキシ樹脂からなり(本実施形態
では200μm)、その中央付近には、直径約100μ
mの複数のスルーホール11が貫通すると共に、各スル
ーホール11の内側には、銅製のスルーホール導体12
および充填樹脂13が形成されている。
【0016】図1に示すように、第2のコア基板6は、
表面7および裏面8を有する厚さ約800μmのガラス
−エポキシ樹脂からなり、その中央付近には、凹部9が
穿設されている。凹部9は、平面視で縦・横約14mm
ずつのほぼ正方形を呈する。第1のコア基板2と第2の
コア基板6とは、厚みが約60μmの接着性を有するプ
リプレグ(接着層)5を介して貼り合わされることによ
り、積層されている。図1の左右に示すように、上記凹
部9の周囲における第1のコア基板2および第2のコア
基板6には、直径約100μmの複数のスルーホール1
4が貫通し、各スルーホール14の内側には、銅製で長
いスルーホール導体15および充填樹脂16が形成され
ている。
【0017】また、図1に示すように、第1のコア基板
2の裏面4には、所定パターンを有し且つ厚みが約15
μmである銅製の配線層17,19が形成され、図1で
中央の配線層(電子部品接続端子)19はスルーホール導
体12の下端と、図1で左右の配線層17はスルーホー
ル導体15の中間と接続されている。第2のコア基板6
の表面7にも、上記同様の所定パターンおよび厚みを有
する銅製の配線層18が形成され、且つスルーホール導
体15の中間と接続されている。
【0018】更に、図1に示すように、第1のコア基板
2の表面3には、所定パターンを有する銅製の配線層2
0が形成され、スルーホール導体12,15の上端と接
続されている。表面3および配線層20の上には、エポ
キシ系樹脂の絶縁層22が形成され、且つ配線層20上
の所定の位置にフィルドビア導体24が形成されてい
る。上記絶縁層22の上には、同様の絶縁層28および
上記ビア導体24の上端と接続する配線層26が形成さ
れる。同様にして、絶縁層28の上には、ソルダーレジ
スト層(絶縁層)34および上記ビア導体30の上端と接
続する配線層32が形成される。以上の絶縁層22,2
8,34および配線層20,26,32は、ビルドアッ
プ層BUを形成する。尚、絶縁層22などの厚みは約3
0μmで、ソルダーレジスト層34の厚みは約25μm
である。
【0019】図1に示すように、配線層32上の所定の
位置には、第1主面(表面)35よりも高く突出する複数
のハンダバンプ(IC接続端子)36が個別に形成され、
かかるバンプ36は、第1主面35上に実装するICチ
ップ(半導体素子)38の底面における複数の接続端子3
8aと個別に接続される。かかるバンプ36は、Sn−
Ag系、Pb−Sn系、Sn−Ag−Cu系、Sn−C
u系、Sn−Zn系などの低融点合金からなり、隣接す
るハンダバンプ36,36の軸心間距離(ピッチ)は、約
150μmとされる。尚、複数のハンダバンプ36と接
続端子38aとは、図示しないアンダーフィル材により
埋設され且つ保護される。
【0020】また、図1に示すように、第1のコア基板
2および第2のコア基板6により形成される凹部9に
は、複数のチップコンデンサ(電子部品)25が挿入さ
れ、且つハンダ23を介して実装される。かかるコンデ
ンサ25は、両側面の上端に突出する電極27を図1の
前後方向に沿って複数有し、例えばチタン酸バリウムを
主成分とする誘電体層および内部電極となるNi層を交
互に積層したセラミックスコンデンサであり、3.2m
m×1.6mm×0.7mmのサイズを有する。かかる
コンデンサ25における上端の電極27は、ハンダ23
を介してスルーホール導体12の下端に位置する配線層
(電子部品接続端子)19と接続されている。尚、上記ハ
ンダ23も低融点の合金(Sn−Sb系ハンダ)からな
る。
【0021】更に、図1に示すように、第2のコア基板
6の裏面8と配線層21との下側には、凹部9の真下を
除いて、前記同様の厚みを有するソルダーレジスト(絶
縁層)31が形成され、配線層21から延びて第2主面
33側に開口する開口部37内に露出する配線39が形
成されている。かかる配線39は、表面にNiおよびA
uメッキが被覆され、当該配線基板1自体を搭載する図
示しないマザーボードなどのプリント基板との接続端子
として活用される。尚、かかる接続端子には、ハンダボ
ールや銅系または鉄系合金からなるピンなどを接合して
も良い。
【0022】以上のような配線基板1によれば、薄肉の
第1のコア基板2にプリプレグ5を介して厚肉の第2の
コア基板6を積層し且つ第1のコア基板2の表面3上に
ビルドアップ層BUを有しているので、充分な強度が得
られるため、補強材を取り付けることが不要となり、低
コストで製造することが可能となる。また、第1主面3
5上に実装されるICチップ38の接続端子38aと凹
部9に実装されるチップコンデンサ25の電極27と
は、ハンダバンプ36、配線層32,26,20、ビア
導体30,24、スルーホール導体12、配線層19、
およびハンダ23の短い経路により接続される。このた
め、かかる経路におけるループインダクタンスや抵抗を
小さくでき、安定した導通を取ることが可能となる。
【0023】更に、第1主面35から突出する複数のハ
ンダバンプ36は、第1のコア基板2を貫通しチップコ
ンデンサ25と導通するスルーホール導体12の配線だ
けでなく、第1のコア基板2と第2のコア基板6とを貫
通するスルーホール導体15を経る配線に対応した位置
にも形成することができる。このため、複数のハンダバ
ンプ36を約150μm程度のピッチの高密度で配置す
ることが可能となり、多数の接続端子38aを有するI
Cチップ38も確実に実装することができる。従って、
反りがなく且つ内部の電気的特性が安定していると共
に、第1主面35にハンダバンプ36を高密度で配置し
た配線基板1となる。
【0024】前記配線基板1を得るための本発明の製造
方法における主要な製造工程を、図2乃至図10により
説明する。図2(A)は、表・裏面3,4に厚みが約16
μmの銅箔3a,4aを貼り付けた厚みが約200μm
の第1のコア基板2を示す。該コア基板2の表面3側の
中央部における所定の位置にレーザを照射するか、細径
のドリルにより穿孔する。その結果、図2(B)に示すよ
うに、第1のコア基板2の中央部において、表面3と裏
面4との間を貫通し且つ内径が約100μmのスルーホ
ール11が複数形成される。尚、スルーホール11は、
第1のコア基板2の周辺寄りの位置で且つ後述するスル
ーホール14と同軸心の位置に併せて形成しても良い。
【0025】次に、複数のスルーホール11を有する第
1のコア基板2の全面に対し、無電解銅メッキおよび電
解銅メッキを施す。尚、各スルーホール11の内壁に
は、予めPdを含むメッキ触媒を塗布しておく。また、
上記スルーホール11の穿孔と銅メッキは、複数のコア
基板2(製品単位)を含むパネル(多数個取りの基板)の状
態で行っても良い。その結果、図2(C)に示すように、
各スルーホール11の内壁表面に沿って厚みが約30μ
mのスルーホール導体12が形成される。また、銅箔3
a,4aは、銅メッキ層3b,4b(便宜上厚みは銅箔
3a,4aと同じとする)となる。
【0026】次いで、図2(D)に示すように、各スルー
ホール導体12の内側に、シリカフィラなどの無機フィ
ラ入りのエポキシ系樹脂からなる充填樹脂13を充填す
る。尚、充填樹脂13に替え、多量の金属粉末を含む導
電性樹脂、または金属粉末を含む非導電性樹脂を用いて
も良い。更に、裏面4の銅メッキ層4bの上に、全面銅
メッキを行い充填樹脂13の表面に蓋メッキを行う。そ
して、公知のフォトリソグラフィ技術により、所定のパ
ターンを有する図示しないエッチングレジストを形成し
た後、かかるエッチングレジストのパターン間の隙間か
ら露出する銅メッキ層4bをエッチング(公知のサブト
ラクティブ法)する。その結果、図2(E)に示すよう
に、第1のコア基板2の裏面4に、上記パターンに倣っ
た配線層17,19が形成される。尚、充填樹脂13の
表面の真上にビア導体を形成しない場合には、上記蓋メ
ッキを省いても良い。
【0027】図3(A)は、厚みが約800μmの第2の
コア基板6を示し、その表・裏面7,8には前記同様の
厚みの銅箔7a,8aを有している。図3(B),(b)に
示すように、第2のコア基板6の表面7には、その中央
部において平面視でほぼ正方形を呈する凹溝6aが、エ
ンドミルによる座ぐり加工によって形成される。次に、
表面7側の銅箔7aに対して、前記同様のフォトリソグ
ラフィ技術およびエッチングを施す。その結果、図3
(C)に示すように、第2のコア基板6の表面7には、所
定パターンの配線層18が凹溝6aの周囲に形成され
る。
【0028】次に、図4(A)に示すように、裏面4に配
線層17,19を有する第1のコア基板2と、表面7に
凹溝6aおよび配線層18を有する第2のコア基板6と
の間に、中央の絶縁性介在物Sとその周辺の接着性を有
するプリプレグ(接着層)5とを配置する。かかる絶縁性
介在物Sは、一対のフィルムs1間に熱可塑性樹脂から
なるクッション材s2を挟み且つその周縁でフィルムs
1により密封したシート状のものである。尚、クッショ
ン材s2には、柔軟性(弱い弾性)を有する熱可塑性樹脂
(商品名:パコタンプラス)が用いられるかかる状態で、
図4(A)中の矢印方向に沿って、第1のコア基板2およ
び第2のコア基板6を、図示しない真空熱プレスにより
加圧しつつ加熱する。
【0029】その結果、図4(B)に示すように、第1の
コア基板2および第2のコア基板6は、絶縁性介在物S
を挟持しつつ、その周りのプリプレグ(接着層)5を介し
て貼り合わされ且つ積層される(本発明の第1・第2の
製造方法における積層工程)。この結果、基板本体Kが
形成される。尚、絶縁性介在物Sは、前記加熱により軟
化すると共に、第2のコア基板6の凹溝6aに囲まれた
表面7と第1のコア基板2における配線層19付近の裏
面4との間の偏平な空間に押し込まれる。また、上記積
層時に、過剰なプリプレグ5は、絶縁性介在物Sにより
中央寄りへの移動を阻止される。更に、上記配線層19
は、絶縁性介在物Sに押されても損傷しないため、当初
の形態のままで保たれる。
【0030】次いで、絶縁性介在物Sの真上を除いた図
4(B)で左右に位置する第1のコア基板2の表面3側か
ら、当該基板本体Kに対し、前記同様のレーザの照射ま
たはドリルによる穿孔を行う。その結果、図5(A)に示
すように、基板本体Kの左右において、プリプレグ5を
含み且つ第1のコア基板2の表面3と第2のコア基板6
の裏面8との間を貫通する長いスルーホール14が複数
穿孔される。かかるスルーホール14は、その中間でプ
リプレグ5の上下に位置する配線層17,18を貫通し
ている。尚、スルーホール14は、予め第1のコア基板
2の同じ位置に穿孔しておいたスルーホール11の軸心
に沿って同軸心で形成することも可能である。かかる方
法による場合、各スルーホール14の位置決めが容易と
なる。
【0031】更に、各スルーホール14の内壁に、前記
同様のメッキ触媒を塗布した後、無電解銅メッキおよび
電解銅メッキを全面に施す。その結果、図5(B)に示す
ように、各スルーホール14の内壁に沿ったスルーホー
ル導体15が形成される。同時に、銅メッキ層3bと銅
箔8aとは、それぞれ銅メッキ層3c,8bとなる。次
に、各スルーホール導体15の内側に前記同様の充填樹
脂16を個別に充填した後、全面銅メッキを行い充填樹
脂16の表面に蓋メッキを形成する。そして、第1のコ
ア基板2の表面3における銅メッキ層3cと、第2のコ
ア基板6の裏面8における銅メッキ層8bに対して、前
記同様のフォトリソグラフィ技術およびエッチングを施
す。
【0032】その結果、図6(A)に示すように、基板本
体Kにおいて、第1のコア基板2の表面3および第2の
コア基板6の裏面8に、それぞれ所定パターンの配線層
20,21が形成される。尚、充填樹脂16の表面の真
上にビア導体を形成しない場合には、上記蓋メッキを省
いても良い。次いで、図6(B)に示すように、第1およ
び第2のコア基板2,6をプリプレグ5を介して貼り併
せて積層した一対の基板本体K,Kを、各組における第
2のコア基板6の裏面8同士を対向させ、両者の間に新
たな(別の)絶縁性介在物Sおよびその周辺部のスペーサ
(接着層)5aを挟持した状態で拘束する。これにより、
一対の基板本体K,Kは、互いに対称に積層され且つ全
体として、厚肉となり且つ高い剛性を発揮するため、反
りの発生が防止される。
【0033】次に、図7に示すように、何れかの基板本
体Kにおける第1のコア基板2の表面3の上方に、絶縁
層22を形成し、且つ配線層20上の所定の位置にフィ
ルドビア導体24を形成する。これ以降は、ビルドアッ
プ層BUを上記絶縁層22など共に形成する絶縁層2
8、ソルダーレジスト層34、配線層26,32、およ
びフィルドビア導体30を、公知のビルドアップ工程
(セミアディティブ法、フルアディティブ法、サブトラ
クティブ法、フィルム状樹脂材料のラミネートによる絶
縁層の形成、フォトリソグラフィ技術など)により形成
する(本発明の第2の製造方法におけるビルドアップ形
成工程)。
【0034】また、図7に示すように、配線層32上に
おける所定の位置に、ソルダーレジスト層34を貫通す
る開口部(パッド)を形成し、それらの内側に前記同様の
低融点合金を印刷・充填して、ソルダーレジスト層34
の表面(第1主面)35よりも突出するハンダバンプ36
を形成する。この際、隣接し合うハンダバンプ36,3
6の軸心間距離(ピッチ)を約150μmにして配置する
ことが可能である。更に、残りの基板本体Kにおける第
1のコア基板2にも、上記同様にしてビルドアップ層B
Uなどを形成する。その結果、これらのビルドアップ層
BUを一層平坦で且つ精度良く形成することができる。
【0035】図8(A)は、第1のコア基板2を複数有す
る第1のパネルP1と第2のコア基板6を複数有する第
2のパネルP2とを用いて、前記図4(A)で示した本発
明の第1の製造方法における積層工程を示す。かかるパ
ネルP1,P2は、多数個取りの基板であり、第1のパ
ネルP1には、前記図2(A)〜(D)で示した各工程を経
て、銅メッキ層3b、スルーホール導体12、配線層1
7,19などが予め形成されている。一方、第2のパネ
ルP2には、前記図3(A)〜(C)で示した各工程を経
て、凹溝6a、配線層18、銅メッキ層8aが予め形成
されている。
【0036】図8(A)に示すように、第1のパネルP1
と第2のパネルP2との間において、製品単位となる第
1のコア基板2と第2のコア基板6との中央部に絶縁性
介在物Sを、かかる介在物Sの周囲で且つ隣接する絶縁
性介在物Sとの間にプリプレグ(接着層)5を配置し、前
記同様に真空熱プレスにより加圧しつつ加熱する。この
結果、第1のパネルP1および第2のパネルP2は積層
されると共に、複数の基板本体Kがその平面方向に沿っ
て効率良く得られる。また、図8(B)に示すように、前
記に対して更にスルーホール導体15を形成した複数の
基板本体K1,K2(製品単位)を含む2枚のパネルP
1,P2を積層した一対のパネルユニットU1,U2
を、絶縁性介在物Sを介して固定した状態で、本発明の
第2の製造方法におけるビルドアップ形成工程を行って
も良い。
【0037】図8(B)に示すように、パネルユニットU
1,U2において互いに対向する第2のパネル(第2の
コア基板6)P2,P2間には、その周辺部に配置する
スペーサ5aを除いて新たな(別の)絶縁性介在物Sが全
体に挟持される。かかる状態でパネルユニットU1,U
2を固定した後、ユニットU1,U2にて外側に露出す
る第1のパネル(第1のコア基板2)P1の表面上方3
に、前記図7と同様にして、絶縁層22,28,34、
配線層26,32を交互に積層し、且つ所定の位置にフ
ィルドビア導体24,30を配置してビルドアップ層B
Uを形成する。この結果、ビルドアップ層BUを平坦に
形成した複数のコア基板2,6からなる製品単位の基板
本体K1,K2を効率良く得ることができる。
【0038】次に、基板本体K1,K2間の前記絶縁性
介在物Sおよびその周辺部のスペーサ(接着層)5aを除
去し、ビルドアップ層BUを有する第1のコア基板2と
第2のコア基板6からなる基板本体K,Kを分離する
と、図9(A)の状態となる。尚、図7において、前記絶
縁性介在物Sおよびその周辺部のスペーサ(接着層)5a
を除去し、基板本体K,Kを分離する他、図8(B)にお
いて、これらを含むパネルユニットU1,U2を分離し
ても、図9(A)の状態となる。次いで、第2のコア基板
6の裏面8および配線層21の下側に、ソルダーレジス
ト層31を形成すると共に、図9(A)に示すように、か
かるレジスト層31の表面である第2主面33側に開口
する開口部37を、フォトリソグラフィ技術などにより
形成する。この開口部37内に露出する配線層21内の
配線39に、図示しないNiおよびAuメッキを施し、
マザーボードなどとの接続端子とする。尚、上記配線3
9に対し、ハンダを介して銅系または鉄系合金からなる
図示しないピンを接続しても良い。
【0039】そして、第2のコア基板6の裏面8側か
ら、図9(A)中に一対の破線k間で示す位置に、高速回
転するエンドミルを挿入し且つその先端を凹溝6aの底
部付近に入れると共に、凹溝6aに沿った軌跡で移動さ
せつつ切り込みを入れる。その結果、図9(B)に示すよ
うに、第2のコア基板6において凹溝6aに囲まれてい
た位置が切除されると共に、その裏面8側に開口する凹
部9が形成される。この際、かかる凹部9の底部に密封
されていた絶縁性介在物Sを除去する。凹部9の底面
(天井面)には、第1のコア基板2の裏面4における配線
層19が露出すると共に、その周囲にはプリプレグ(接
着層)5の側面が露出する。これにより、図9(B)に示
すように、第1のコア基板2、第2のコア基板6、およ
びビルドアップ層BUを含み且つ凹部9を有する配線基
板1を得ることができる。
【0040】以下において、前記凹部9に電子部品を実
装する方法について説明する。図10(A)に示すよう
に、ビルドアップ層BUを形成した配線基板1における
第2のコア基板6の裏面8側に開口した凹部9に、チッ
プコンデンサ(電子部品)25を図示しないチップマウン
タにより複数挿入する。この際、予め凹部9内に位置す
る各配線層19の上にハンダ23をそれぞれ形成してお
き、各ハンダ23を介してチップコンデンサ25の電極
27と配線層19とを個別に接続する。これにより、図
10(B)に示すように、複数のチップコンデンサ25が
上記ハンダ23を介して配線基板1の凹部9内に実装さ
れる。尚、上記ハンダ23には、例えばSn−Sb系の
低融点合金が用いられる。
【0041】以上の図2〜図10において説明した本発
明のうち、第1の製造方法によれば、第1のコア基板2
と第2のコア基板6との間に絶縁性介在物Sが挟持され
るため、第1のコア基板2および第2のコア基板6を平
坦な状態に維持できる。しかも、上記介在物Sは加熱時
に軟化するため、第1のコア基板2の裏面4に予め形成
した配線層19を損なうことなく、これを活用すること
ができる。また、本発明のうち、第2の製造方法によれ
ば、第1のコア基板2および第2のコア基板6を積層し
た基板本体K同士を更に絶縁性介在物Sにより挟持した
状態で、各基板本体Kの外側に露出する第1のコア基板
2の表面3上方にビルドアップ層BUをそれぞれ形成す
るため、かかるビルドアップ層BUを一層平坦にして配
置した配線基板1を確実に製造することができる。
【0042】更に、凹部9は、ルータ(ざぐり)加工によ
る加工面積が、凹部9の全体を加工する場合に比べ少な
くて済むため、加工時間や加工コストを低減できる。加
えて、凹部9にチップコンデンサ(電子部品)25を実装
した際、かかるチップコンデンサ25と第1主面35上
方に実装するICチップ(半導体素子)38との導通距離
を短くできる。このため、かかる経路におけるループイ
ンダクタンスや抵抗を低減できるなどの内部の電気的特
性を安定させることもできる。また、ICチップ38と
接続するハンダバンプ(IC接続端子)36は、第1のコ
ア基板2のみを貫通するスルーホール導体12を経る配
線経路の他、第1および第2のコア基板2,6を貫通す
るスルーホール導体15からの配線経路も活用できるた
め、隣接する距離を短くして高密度に形成することも可
能となる。
【0043】本発明は、以上において説明した形態に限
定されるものではない。前記第1のコア基板2や第2の
コア基板6の材質は、前記ガラス−エポキシ樹脂系の複
合材料の他、ビスマレイミド・トリアジン(BT)樹脂、
エポキシ樹脂、同様の耐熱性、機械強度、可撓性、加工
容易性などを有するガラス織布や、ガラス織布などのガ
ラス繊維とエポキシ樹脂、ポリイミド樹脂、またはBT
樹脂などの樹脂との複合材料であるガラス繊維−樹脂系
の複合材料を用いても良い。あるいは、ポリイミド繊維
などの有機繊維と樹脂との複合材料や、連続気孔を有す
るPTFEなど3次元網目構造のフッ素系樹脂にエポキ
シ樹脂などの樹脂を含浸させた樹脂−樹脂系の複合材料
などを用いることも可能である。更に、前記基板本体に
は、単層のコア基板のみからなる形態も含まれる。ま
た、前記配線層20,26、スルーホール導体12など
の材質は、前記Cuの他、Ag、Ni、Ni−Au系な
どにしても良く、あるいは、これら金属のメッキ層を用
いず、導電性樹脂を塗布するなどの方法により形成して
も良い。
【0044】更に、前記絶縁層22,28などの材質
は、前記エポキシ樹脂を主成分とするもののほか、同様
の耐熱性、パターン成形性等を有するポリイミド樹脂、
BT樹脂、PPE樹脂、あるいは、連続気孔を有するP
TFEなど3次元網目構造のフッ素系樹脂にエポキシ樹
脂などの樹脂を含浸させた樹脂−樹脂系の複合材料など
を用いることもできる。尚、絶縁層の形成には、絶縁性
の樹脂フィルムを熱圧着する方法のほか、液状の樹脂を
ロールコータにより塗布する方法を用いることもでき
る。尚また、絶縁層に混入するガラス布またはガラスフ
ィラの組成は、Eガラス、Dガラス、Qガラス、Sガラ
スの何れか、またはこれらのうちの2種類以上を併用し
たものとしても良い。
【0045】また、ビア導体は、前記フィルドビア導体
24などでなく、内部が完全に導体で埋まってないコン
フォーマルビア導体とすることもできる。あるいは、各
ビア導体の軸心をずらしつつ積み重ねるスタッガードの
形態でも良いし、途中で平面方向に延びる配線層が介在
する形態としても良い。また、前記凹部9に実装する電
子部品は、1つのみでも良い。逆に、多数の配線基板1
を含む多数個取りの基板(前記パネルP)内における製品
単位1個内に、複数の凹部9を形成しても良い。更に、
複数のチップ状電子部品を互いの側面間で予め接着した
電子部品ユニットとし、これを前記凹部9内に実装する
こともできる。更に、かかるチップ状電子部品には、前
記チップコンデンサ25などの他、チップ状のインダク
タ、抵抗、フィルタなどの受動部品や、トランジスタ、
半導体素子、FET、ローノイズアンプ(LNA)などの
能動部品も含まれ、あるいはSAWフィルタ、LCフィ
ルタ、アンテナスイッチモジュール、カプラ、ダイプレ
クサなども含まれる。そして、互いに異種の電子部品同
士を配線基板1の同じ凹部9内に併せて実装することも
可能である。
【0046】
【発明の効果】以上に説明した本発明による第1の配線
基板の製造方法(請求項1)によれば、第1のコア基板と
第2のコア基板との間に絶縁性介在物を挟持して積層さ
れるため、第1のコア基板および第2のコア基板を平坦
に維持できると共に、これらのコア基板の対向する面に
予め形成した配線層などを損なわずに活用できる。ま
た、本発明による第2の配線基板の製造方法(請求項2)
によれば、第1のコア基板および第2のコア基板を積層
した基板本体同士を更に絶縁性介在物により挟持した状
態で、各基板本体の外側に露出する第1のコア基板の表
面上方にビルドアップ層をそれぞれ形成できる。このた
め、かかるビルドアップ層を一層平坦にして形成した配
線基板を確実に製造することができる。
【0047】更に、請求項3の配線基板の製造方法によ
れば、第1のコア基板および第2のコア基板を接着層を
介して積層する際の加熱により、絶縁性介在物である樹
脂製のクッション材などが軟化するため、例えば第1の
コア基板の裏面に予め形成した電子部品接続用配線など
の損傷を防止できる。あるいは、一対の基板本体におい
て対向するそれぞれの第1のコア基板の裏面に予め形成
した配線層を損傷させずに、第1のコア基板の表面上方
にビルドアップ層を形成することができる。加えて、請
求項4の配線基板の製造方法によれば、第1のコア基板
および第2のコア基板を平坦に保って積層した後で、第
1のコア基板および第2のコア基板の何れかにおいて、
両者が対向する面と半体側の面側に開口し且つ上記凹溝
に沿った電子部品実装用の凹部を形成できる。しかも、
かかる凹部から前記絶縁性介在物を除去することで、当
該凹部の底面(天井面)に隣接するコア基板の裏面に形成
され且つ損傷のない電子部品接続用配線などを露出させ
ることができる。
【図面の簡単な説明】
【図1】本発明の製造方法により得られる配線基板の主
要部を示す断面図。
【図2】(A)〜(E)は本発明の製造方法のうち第1のコ
ア基板に関する主な製造工程を示す概略図。
【図3】(A)〜(C),(b)は本製造方法のうち第2のコ
ア基板に関する主な製造工程を示す概略図。
【図4】(A),(B)は図2,3に続く本発明の製造方法
の主な工程を示す概略図。
【図5】(A),(B)は図4(B)に続く本発明の製造方法
の主な工程を示す概略図。
【図6】(A),(B)は図5(B)に続く本発明の製造方法
の主な工程を示す概略図。
【図7】図6(B)に続く本発明の製造方法の主な工程を
示す概略図。
【図8】(A)は図4(A),(B)の工程をパネルにより行
う形態を示す概略図、(B)は図6(B),図7の工程をパ
ネルにより行う形態を示す概略図。
【図9】(A),(B)は図7または図8(B)に続く主要な
製造工程を示す概略図。
【図10】(A),(B)は図9(B)に続くの主な製造工程
を示す概略図。
【図11】(A),(B)は従来の配線基板の主な製造工程
を示す概略断面図。
【符号の説明】
1………………………………配線基板 2………………………………第1のコア基板 3,7…………………………表面 4,8…………………………裏面 5………………………………プリプレグ(接着層) 5a……………………………スペーサ(接着層) 6………………………………第2のコア基板 6a……………………………凹溝 9………………………………凹部 S………………………………絶縁性介在物 20,26,32………………配線層 22,28,34………………絶縁層 BU……………………………ビルドアップ層 K,K1,K2…………………基板本体 s1……………………………フイルム s2……………………………クッション材
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5E346 AA22 CC04 CC09 CC32 DD22 EE02 EE06 EE08 EE12 FF07 FF10 FF15 FF18 FF45 HH11 HH32

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】第1のコア基板と第2のコア基板とを厚み
    方向に対向して配置し、かかる第1のコア基板と第2の
    コア基板との間に絶縁性介在物を挟持すると共に、上記
    絶縁性介在物の周囲における第1のコア基板と第2のコ
    ア基板との間に配置した接着層により、第1のコア基板
    および第2のコア基板を接着して積層する積層工程、を
    含む、ことを特徴とする配線基板の製造方法。
  2. 【請求項2】第1のコア基板および第2のコア基板を両
    者の間に位置する絶縁性介在物を挟み且つかかる絶縁性
    介在物の周囲に配置した接着層により積層した基板本体
    を形成する積層工程と、 一対の基板本体を厚み方向に対向して配置し、かかる一
    対の基板本体それぞれの第2のコア基板同士の間に周辺
    部のスペーサとその内側の絶縁性介在物とを挟持すると
    共に、上記一対の基板本体においてそれぞれ外側に向い
    た第1のコア基板の表面上方に複数の絶縁層および複数
    の配線層を交互に積層したビルドアップ層を形成するビ
    ルドアップ形成工程と、を含む、 ことを特徴とする配線基板の製造方法。
  3. 【請求項3】前記絶縁性介在物は、前記接着層または前
    記スペーサとほぼ同じ厚みに成形された樹脂フイルム、
    または全体が前記接着層とほぼ同じ厚みを有し且つ一対
    のフィルム間に保持された樹脂からなるクッション材の
    何れかである、 ことを特徴とする請求項1または2に記載の配線基板の
    製造方法。
  4. 【請求項4】前記第1のコア基板および前記第2のコア
    基板の何れか一方のコア基板の対向する面には、前記絶
    縁性介在物の周辺に沿った凹溝が予め形成されていると
    共に、 前記積層工程の後に、上記凹溝を有する上記第1のコア
    基板および上記第2のコア基板の何れか一方のコア基板
    において、上記凹溝が形成された面と反対側の面から上
    記凹溝に沿った切り込みを入れることにより、当該コア
    基板の一部を切除し且つ凹部を形成する工程、を有す
    る、 ことを特徴とする請求項1乃至3の何れか一項に記載の
    配線基板の製造方法。
JP2001214161A 2001-07-13 2001-07-13 配線基板の製造方法 Withdrawn JP2003031942A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001214161A JP2003031942A (ja) 2001-07-13 2001-07-13 配線基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001214161A JP2003031942A (ja) 2001-07-13 2001-07-13 配線基板の製造方法

Publications (1)

Publication Number Publication Date
JP2003031942A true JP2003031942A (ja) 2003-01-31

Family

ID=19049029

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001214161A Withdrawn JP2003031942A (ja) 2001-07-13 2001-07-13 配線基板の製造方法

Country Status (1)

Country Link
JP (1) JP2003031942A (ja)

Similar Documents

Publication Publication Date Title
US9040837B2 (en) Wiring board and method for manufacturing the same
KR102032171B1 (ko) 전자 부품 내장 기판 및 그 제조 방법
JP2002290030A (ja) 配線基板
JP2003068923A (ja) 半導体パッケージ及びその製造方法並びに半導体装置
KR101868680B1 (ko) 회로 기판, 회로 기판의 제조 방법 및 전자 기기
JP2002530900A (ja) 局所的に配線密度を強化した印刷回路組立体
JP4694007B2 (ja) 三次元実装パッケージの製造方法
JPH10303561A (ja) 多層配線基板及びその製造方法
JP4363947B2 (ja) 多層配線回路基板およびその作製方法
JP2002290031A (ja) 配線基板およびその製造方法
JP2002319750A (ja) プリント配線基板、半導体装置、及び、これらの製造方法
JP4899409B2 (ja) 多層プリント配線基板及びその製造方法
JP2001345559A (ja) 配線基板及びその製造方法
JP2003229661A (ja) 配線基板およびその製造方法
JP3945764B2 (ja) 配線基板
JP2002319760A (ja) 配線基板の製造方法
JP2003031942A (ja) 配線基板の製造方法
JP3765743B2 (ja) 配線基板の製造方法
JP2002290032A (ja) 配線基板の製造方法
JP2003046252A (ja) 配線基板の製造方法
JP2004228521A (ja) 配線基板およびその製造方法
JPH11289165A (ja) 多層配線基板およびその製造方法
JP2000208946A (ja) 多層配線板およびその製造方法
JPH0786749A (ja) 印刷配線板の製造方法
JP4892924B2 (ja) 多層プリント配線基板及びその製造方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20081007