JP3765743B2 - 配線基板の製造方法 - Google Patents
配線基板の製造方法 Download PDFInfo
- Publication number
- JP3765743B2 JP3765743B2 JP2001326181A JP2001326181A JP3765743B2 JP 3765743 B2 JP3765743 B2 JP 3765743B2 JP 2001326181 A JP2001326181 A JP 2001326181A JP 2001326181 A JP2001326181 A JP 2001326181A JP 3765743 B2 JP3765743 B2 JP 3765743B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating substrate
- layer
- substrate
- wiring
- insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Description
【発明の属する技術分野】
本発明は、コア基板の片面(表面)のみにビルドアップ層を有し更には当該コア基板の裏面側に開口する凹部を有する配線基板の製造方法に関する。
【0002】
【従来の技術】
近年、低コスト化の要請に応じ、コア基板の表面(片面)上方にのみ複数の絶縁層および複数の配線層を交互に積層したビルドアップ層を形成し且つコア基板の裏面側に開口する凹部に電子部品を実装可能とした配線基板が提案されている。
かかる配線基板を得るため、図12(A)に示すように、表面81に銅メッキ層83を有し裏面82に電子部品接続配線84および配線層85を有する第1の絶縁基板80と、表面91に配線層93および凹溝95を有し裏面92に銅メッキ層94を有する第2の絶縁基板90と、が用いられる。第1の絶縁基板80は、その表面81と裏面82との間を貫通する複数のスルーホール86内にスルーホール導体87および充填樹脂88を有する。また、上記凹溝95は、平面視で矩形を呈し、追って電子部品を実装するための凹部を形成する際の切断位置を示す。尚、銅メッキ層83,94は、追って所定パターンの配線層に形成される。
【0003】
上記第1の絶縁基板80と第2の絶縁基板90とを、上記接続配線84を除いた位置に配置した接着層89を介して、図12(A)中の矢印で示すように、互いに接近させつつ図12(B)に示すように積層する。この際、第1の絶縁基板80の裏面82および第2の絶縁基板90の表面91の中央部で且つ上記凹溝95に囲まれた位置には、偏平な中空部Sが形成される。かかる状態で、第1の絶縁基板80と第2の絶縁基板90とを、真空熱プレスにより加熱および加圧して接着することにより、図12(B)に示すようなコア基板Kが形成される。
その後、第2の絶縁基板90の裏面92側から上記凹溝95に沿って切り込みを入れると、裏面92側に開口し且つその底面(天井面)に上記接続配線84を有する電子部品実装用の凹部をコア基板Kに形成することができる。
【0004】
しかしながら、コア基板Kにおける第1の絶縁基板80と第2の絶縁基板90との間に、上記中空部Sが存在すると、第1の絶縁基板80の表面81の上方に追って形成する複数の絶縁層および複数の配線層を交互に積層したビルドアップ層の平坦度が損なわれ易い、という問題があった。
また、上記プレス時に、第1の絶縁基板80の中央部が上記中空部S寄りに数10μm程度(例えば約30μm)の撓み変形を生じてしまい、コア基板Kを含む配線基板の信頼性を損ねかねない、という問題もあった。
【0005】
【発明が解決すべき課題】
本発明は、以上に説明した従来の技術における問題点を解決し、コア基板の表面上方にのみ平坦なビルドアップ層を有し且つコア基板の裏面側に開口する凹部に電子部品を実装または内蔵可能とした平坦な配線基板を確実に製造できる配線基板の製造方法を提供する、ことを課題とする。
【0006】
【課題を解決するための手段】
本発明は、上記課題を解決するため、第1の絶縁基板および第2の絶縁基板の間、更には、第1の絶縁基板と第2の絶縁基板とを積層して接着した一対のコア基板の間に導電性介在物を挟持させる、ことに着想して成されたものである。
即ち、本発明の配線基板の製造方法(請求項1)は、第1の絶縁基板の裏面と第2の絶縁基板の表面との何れか一方に、配線層とかかる配線層の厚みよりも厚く形成した導電性介在層とを形成し、上記第1の絶縁基板の裏面と第2の絶縁基板の表面とを厚み方向に対向して配置し、上記導電性介在層を第1の絶縁基板および第2の絶縁基板の間に挟持すると共に、上記導電性介在層の周囲における第1の絶縁基板と第2の絶縁基板との間に配置した接着層により、かかる第1の絶縁基板および第2の絶縁基板を接着してコア基板を形成する積層工程、を含む、ことを特徴とする。
【0007】
これによれば、第1の絶縁基板と第2の絶縁基板との間に、導電性介在層を介在させつつその周囲の接着層により、上記一対の絶縁基板を厚み方向に沿って加熱および加圧して接着するため、平坦なコア基板が得られる。このため、かかるコア基板の表面上方に追って形成するビルドアップ層を平坦に形成できるため、信頼性の高い配線基板を提供することが可能となる。
尚、導電性介在層は、かかる導電性介在層が形成されていない他方の絶縁基板の対向する面にも配線層が形成されている場合は、かかる配線層と共に上記第1および第2の絶縁基板の間に介在する。また、導電性介在層は、前記第1の絶縁基板および第2の絶縁基板の何れか一方の中央部に形成することが望ましい。
【0008】
更に、本発明には、前記コア基板の表面上方に、絶縁層および配線層をそれぞれ複数交互に積層してビルドアップ層を形成するビルドアップ層形成工程を有する、配線基板の製造方法(請求項2)も含まれる。
【0009】
これによれば、コア基板の表面上方にビルドアップ層を平坦に形成できるため、信頼性の高い配線基板を提供することが可能となる。
【0010】
また、本発明には、前記導電性介在層は、前記接着層とほぼ同じ厚みである、配線基板の製造方法を含めることも可能である。これによる場合、前記第1の絶縁基板および第2の絶縁基板を平坦に接着できるため、平坦なコア基板を確実に製造することが可能となる。
更に、本発明には、前記第2の絶縁基板の一部を前記導電性介在層と共に切除する工程を有する、配線基板の製造方法(請求項3)も含まれる。
【0011】
更に、本発明には、前記第2の絶縁基板における前記第1の絶縁基板と対向する表面の一部には、前記導電性介在層の周辺に沿った凹溝が予め形成されており、上記第1の絶縁基板と第2の絶縁基板とを接着してコア基板を形成する前記積層工程の後に、上記凹溝を有する第2の絶縁基板の裏面から当該凹溝に沿った切り込みを入れることにより、第2の絶縁基板の一部を切除し且つ上記コア基板の裏面側に開口する凹部を形成する工程、を有する、配線基板の製造方法(請求項4)も含まれる。
【0012】
これによれば、平坦なコア基板において、その裏面側に開口し且つ電子部品を実装または内蔵する凹部を、容易に形成することができると共に、かかるコア基板の表面上方に形成する平坦なビルドアップ層の配線層と当該凹部に実装または内蔵する電子部品とを、短い距離で且つ確実に導通させることができる。
尚、前記導電性介在層が第1の絶縁基板の裏面に形成されている場合には、形成される凹部の底面(天井面)に露出するかかる導電性介在層を、フォトリソグラフィ技術などにより、上記凹部に実装または内蔵する電子部品の電極と接続するための所定パターンを有する電子部品接続配線にパターニングする。
【0013】
【発明の実施の形態】
以下において、本発明の実施に好適な形態を図面と共に説明する。
図1(A)は、表面3と裏面4とに厚みが約16μmの銅箔3a,4aを貼り付けた厚みが約200μmの第1の絶縁基板2を示す。該絶縁基板2の表面3側の中央部における所定の位置をレーザで照射するか、細径のドリルにて穿孔する。
その結果、図1(B)に示すように、第1の絶縁基板2の中央部において、表面3と裏面4との間を貫通し且つ内径が約100μmのスルーホール11が複数形成される。尚、スルーホール11は、第1の絶縁基板2の周辺寄りの位置で且つ後述するスルーホール14と同軸心の位置にも併せて形成しても良い。
【0014】
次に、複数のスルーホール11を有する第1の絶縁基板2の全面に対し、無電解銅メッキおよび電解銅メッキを施す。尚、各スルーホール11の内壁には、予めPdを含むメッキ触媒を塗布しておく。また、上記スルーホール11の穿孔と銅メッキとは、複数の絶縁基板2(製品単位)を含むパネル(多数個取りの基板)の状態で行っても良い。
その結果、図1(C)に示すように、各スルーホール11の内壁表面に沿って厚みが約30μmのスルーホール導体12が形成される。また、銅箔3a,4aは、銅メッキ層3b,4b(便宜上厚みは銅箔3a,4aと同じとする)となる。
【0015】
次いで、図1(D)に示すように、各スルーホール導体12の内側に、シリカフィラなどの無機フィラ入りのエポキシ系樹脂からなる充填樹脂13を充填する。尚、充填樹脂13に替え、多量の金属粉末を含む導電性樹脂、または金属粉末を含む非導電性樹脂を用いても良い。
更に、裏面4の銅メッキ層4bの上に、全面銅メッキを行い充填樹脂13の表面に蓋メッキを行う。そして、公知のフォトリソグラフィ技術により、所定のパターンを有する図示しないエッチングレジストを形成した後、かかるエッチングレジストのパターン間の隙間から露出する銅メッキ層4bをエッチング(公知のサブトラクティブ法)する。
その結果、図1(E)に示すように、第1の絶縁基板2の裏面4に、上記パターンに倣った配線層17,19が形成される。このうち、中央部の配線層19は、後述する電子部品と接続するための電子部品接続配線である。尚、充填樹脂13の表面の真上にビア導体を形成しない場合には、上記蓋メッキを省いても良い。
【0016】
図2(A)は、厚みが約800μmの第2の絶縁基板6を示し、その表面7と裏面8とには前記同様の厚みの銅箔7a,8aを有している。図2(B),(b)に示すように、第2の絶縁基板6の表面7側には、その中央部において平面視でほぼ正方形を呈する凹溝6aが、エンドミルによる座ぐり加工によって形成される。
次に、表面7側の銅箔7aに対して、前記同様のフォトリソグラフィ技術およびエッチングを施す。その結果、図2(C)に示すように、第2の絶縁基板6の表面7には、所定パターンの配線層18が凹溝6aの周囲に形成される。
【0017】
次に、図3(A)に示すように、第2の絶縁基板6の表面7および裏面8に、凹溝6aの内側の表面7を除いて、メッキレジスト18aを公知のフォトリソグラフィ技術により形成する。かかるメッキレジスト18aの間から露出する第2の絶縁基板6の表面7に、メッキ触媒を塗布してから無電解銅メッキおよび電解銅メッキを施す。その結果、図3(B)に示すように、第2の絶縁基板6の表面7の中央部に、周囲の配線層18よりも厚い銅メッキ製の導電性介在層18bが形成される。次いで、図3(C)に示すように、第2の絶縁基板6の表面7および裏面8のメッキレジスト18aを、公知の剥離液により除去する。
【0018】
次に、図4(A)に示すように、裏面4に配線層17,19を有する第1の絶縁基板2と、表面7に凹溝6a、導電性介在層18b、および配線層18を有する第2の絶縁基板6との間における周辺部に接着性を有するプリプレグ(接着層)5とを配置する。尚、プリプレグ5の厚みは、導電性介在層18bよりもやや厚く、かかる導電性介在層18bに配線層19の厚みを加えた厚さである。
かかる状態で、図4(A)中の矢印方向に沿って、第1の絶縁基板2および第2の絶縁基板6を、図示しない真空熱プレスにより加圧しつつ加熱する。
【0019】
その結果、図4(B)に示すように、第1の絶縁基板2および第2の絶縁基板6は、導電性介在層18bを挟持しつつ、その周りのプリプレグ(接着層)5を介して貼り合わされ且つ積層される(本発明の積層工程)。
これにより、図4(B)に示すように、第1の絶縁基板2および第2の絶縁基板6からなるコア基板Kが形成される。尚、上記積層時に、過剰なプリプレグ5は、導電性介在層18bにより中央寄りへの移動を阻止される。また、配線層19は、上記介在層18bに押されても損傷しないため、当初の形態で保たれる。
尚、上述した積層工程は、複数の第1の絶縁基板2を有するパネル(多数個取りの基板)と複数の第2の絶縁基板6を有するパネルとを用いて行っても良い。
【0020】
次いで、導電性介在層18bの真上を除いた図4(B)で左右に位置する第1の絶縁基板2の表面3側から、当該コア基板Kに対し、前記同様のレーザ照射またはドリルによる穿孔を行う。
その結果、図5(A)に示すように、コア基板Kの左右において、プリプレグ5を含み且つ第1の絶縁基板2の表面3と第2の絶縁基板6の裏面8との間を貫通する長いスルーホール14が複数穿孔される。かかるスルーホール14は、その中間でプリプレグ5の上下に位置する配線層17,18を貫通している。
尚、スルーホール14は、予め第1の絶縁基板2の同じ位置に穿孔しておいたスルーホール11の軸心に沿って同軸心で形成することも可能である。かかる方法による場合、各スルーホール14の位置決めが容易となる。
【0021】
更に、各スルーホール14の内壁に、前記同様のメッキ触媒を塗布した後、無電解銅メッキおよび電解銅メッキを全面に施す。その結果、図5(B)に示すように、各スルーホール14の内壁に沿ったスルーホール導体15が形成される。同時に、銅メッキ層3bと銅箔8aとは、それぞれ銅メッキ層3c,8bとなる。
次に、各スルーホール導体15の内側に前記同様の充填樹脂16を個別に充填した後、全面銅メッキを行い充填樹脂16の表面に蓋メッキを形成する。
そして、第1の絶縁基板2の表面3における銅メッキ層3cと、第2の絶縁基板6の裏面8における銅メッキ層8bに対して、前記同様のフォトリソグラフィ技術およびエッチングを施す。
【0022】
その結果、図6(A)に示すように、コア基板Kにおいて、第1の絶縁基板2の表面3および第2の絶縁基板6の裏面8に、それぞれ所定パターンの配線層20,21が形成される。また、かかる配線層21を含む第2の絶縁基板6の裏面8に、図示しないメッキレジストを形成し且つかかる裏面8の中央部に前記同様の銅メッキを施す。これにより、図6(A)に示すように、配線層21よりも厚い導電性介在層8cをコア基板Kの裏面8の中央部に形成する。
次いで、図6(B)に示すように、第1の絶縁基板2および第2の絶縁基板6をプリプレグ5を介して貼り併せて積層した一対のコア基板K1,K2を、それぞれの第2の絶縁基板6の裏面8同士を対向し、両者の間に新たな導電性介在層8c,8cおよびその周辺部のスペーサ(接着層)5aを挟持した状態で固定(拘束)する。これにより、一対のコア基板K1,K2は、互いに対称に積層され且つ全体として、厚肉となり且つ高い剛性を発揮するため、反りの発生が防止される。
【0023】
次に、図7に示すように、何れかのコア基板Kにおける第1の絶縁基板2の表面3上方に、シリカフィラを含有したエポキシ系樹脂フィルムの絶縁層22を形成し且つ配線層20上の所定の位置にフィルドビア導体24を形成する。更に、かかるビア導体24の上端または下端に接続する配線層26を絶縁層22の上に形成し、かかる配線層26の上に絶縁層28を形成する。
同様にして、配線層26上の所定の位置にフィルドビア導体30を形成し、かかるビア導体30の上端または下端に接続する配線層32を絶縁層28の上に形成した後、かかる配線層28の上に絶縁層(ソルダーレジスト層)34を形成する(本発明のビルドアップ層形成工程)。
上記絶縁層22,28の厚みは約30μm、絶縁層34の厚みは約25μm、配線層26,32の厚みは約15μmである。かかる絶縁層22,28および配線層26,32は、ビルドアップ層BUを形成する。
尚、上記ビルドアップ層形成工程は、公知のビルドアップ工程(セミアディティブ法、フルアディティブ法、サブトラクティブ法、フィルム状樹脂材料のラミネートによる絶縁層の形成、フォトリソグラフィ技術など)により行われる。
【0024】
また、図7に示すように、配線層32上における所定の位置に、ソルダーレジスト層34を貫通する開口部(パッド)を形成し、それらの内側に低融点合金を印刷・充填して、ソルダーレジスト層34の表面(第1主面)35よりも突出するハンダバンプ(ICチップ接続端子)36を形成する。かかるハンダバンプ36は、Sn−Ag系、Pb−Sn系、Sn−Ag−Cu系、Sn−Cu系、Sn−Zn系などの低融点合金からなり、追って第1主面35の上方に実装される図示しないICチップとの接続に活用される。この際、隣接するハンダバンプ36,36の軸心間距離(ピッチ)を約150μmにして配置することが可能である。
更に、残りのコア基板Kにおける第1の絶縁基板2の表面3上方にも、上記同様にしてビルドアップ層BUやハンダバンプ36などを形成する。その結果、これらのビルドアップ層BUを一層平坦で且つ精度良く形成することができる。
尚、上述したビルドアップ層形成工程は、複数のコア基板K1を有するパネル(多数個取りの基板)と複数のコア基板K2を有するパネルとで行っても良い。
【0025】
次に、第1のコア基板K1と第2のコア基板K2との間のスペーサ(接着層)5aを除去し、ビルドアップ層BUを有する第1のコア基板K1と第2のコア基板K2とに分離すると、図8(A)の状態となる。尚、かかる分離の後で、前記ハンダバンプ36の形成を行っても良い。
図8(A)に示すように、表面3上方にビルドアップ層BUを形成したコア基板Kの裏面4に、導電性介在層8cとほぼ同じ厚みの絶縁層(ソルダーレジスト層)31を形成する。かかる絶縁層31の所定の位置にフォトリソグラフィ技術を施して、第2主面33側に開口する開口部37を形成する。かかる開口部37の底部には、図8(A)に示すように、コア基板Kの裏面4の配線層21から延びた配線39が露出する。かかる配線39は、その表面にNiおよびAuメッキが被覆され、図示しないマザーボードなどのプリント基板との接続配線に活用される。
【0026】
そして、第2の絶縁基板6の裏面8側から、図8(A)中に一対の破線間で示す位置に、高速回転する図示しないエンドミルを挿入し、その先端を凹溝6aの底部付近に入れ且つ当該凹溝6aに沿った軌跡で移動させつつ切り込みを入れる。
その結果、図8(B)に示すように、第2の絶縁基板6において凹溝6aに囲まれていた位置が切除され、その裏面8側に開口する凹部9が形成される。この際、かかる凹部9の底部に挟持されていた導電性介在層18bも同時に除去する。凹部9の底面(天井面)には、第1の絶縁基板2の裏面4における配線層19が露出すると共に、その周囲にはプリプレグ(接着層)5の側面が露出する。これにより、図8(B)に示すように、コア基板K、ビルドアップ層BU、および凹部9などを有する配線基板1を得ることができる。尚、前記配線39に対し、ハンダを介して銅系または鉄系合金からなる図示しない接続ピンを接合しても良い。
【0027】
次に、配線基板1の凹部9に電子部品を実装する方法について説明する。
図9(A)に示すように、配線基板1におけるコア基板Kの裏面8側に開口した凹部9に、複数のチップコンデンサ(電子部品)25を図示しないチップマウンタにより挿入する。かかるチップコンデンサ25は、両側面の上端に突出する電極27を図9(A)の前後方向に沿って複数有し、例えばチタン酸バリウムを主成分とする誘電体層および内部電極となるNi層を交互に積層したセラミックスコンデンサであり、3.2mm×1.6mm×0.7mmのサイズを有する。これに先だって、予め凹部9の底面に位置する配線層(電子部品接続配線)19の上にハンダ23を形成しておき、各ハンダ23を介して各チップコンデンサ25の上端から突出する電極27と上記配線層19とを個別に接続する。
この結果、図9(A)に示すように、複数のチップコンデンサ25が上記ハンダ23を介して配線基板1の凹部9内に実装される。尚、上記ハンダ23には、例えばSn−Sb系の低融点合金が用いられる。
【0028】
また、図9(B)に示すように、前記同様にして凹部9に上端および下端に電極27,29を有するチップコンデンサ(電子部品)25aを実装した後、コア基板Kを上下逆にした状態で凹部9に溶けたエポキシ系樹脂10を充填し且つ固化しても良い。これにより、上記コンデンサ25aを埋込樹脂10に埋設して凹部9に内蔵させる。かかる埋込樹脂10の表面は、上記コンデンサ25aの電極29が露出し且つコア基板Kの裏面8と面一となるように平坦に研磨される。
更に、埋込樹脂10の表面に、上記コンデンサ25aの電極29に接続する配線層21を形成すると共に、かかる埋込樹脂10の下側にも前記絶縁層31を形成する。この結果、コア基板Kの表面3上方にビルドアップ層BUを有し、且つコア基板Kの裏面8側に開口する凹部9に埋込樹脂10を介してチップコンデンサ25aを内蔵した配線基板1aを得ることができる。
【0029】
以上の図1〜図9において説明した本発明の製造方法によれば、第1の絶縁基板2と第2の絶縁基板6との間に導電性介在層18bが挟持されるため、第1の絶縁基板2および第2の絶縁基板6により平坦なコア基板Kを形成できる。尚、前記介在層18bは、第1の絶縁基板2の裏面4に予め形成した配線層19と共に、第1の絶縁基板2と第2の絶縁基板6との間に挟持されるが、かかる配線層19が存在しない場合には、その厚み分も含めて形成される。
また、第1の絶縁基板2および第2の絶縁基板6を積層したコア基板K1,K2を、導電性介在層8c,8cを介して固定(拘束)した状態で、コア基板K1,K2の外側に露出する第1の絶縁基板2の表面3上方にビルドアップ層BUをそれぞれ形成する。この結果、かかるビルドアップ層BUを一層平坦に形成した配線基板1,1aを確実に製造できる。
【0030】
更に、凹部9は前記凹溝6aに沿って切除されるため、ルータ(ざぐり)加工による加工面積が、凹部9の全体を加工する場合に比べ少なくて済むため、加工時間や加工コストを低減できる。
加えて、凹部9にチップコンデンサ(電子部品)25,25aを実装または内蔵した際、チップコンデンサ25,25aと第1主面35の上方に実装するICチップ(半導体素子)との導通距離を短くできる。このため、かかる経路におけるループインダクタンスや抵抗を低減できるなどの配線基板1,1a内部の電気的特性を安定させることもできる。
また、ICチップと接続するハンダバンプ(IC接続端子)36は、第1の絶縁基板2のみを貫通するスルーホール導体12を経る配線経路の他、第1の絶縁基板2および第2の絶縁基板6を貫通するスルーホール導体15からの配線経路も活用できるため、隣接する距離を短くして高密度に形成することも可能となる。
【0031】
図10,11は、参考形態に関する。
図10(A)は、表面42および裏面43に銅箔42a,43aを予め貼り付けた厚み約800μmのガラス−エポキシ樹脂の単層からなるコア基板Kを示す。かかるコア基板Kには、図10(A)に示すように、前記同様にして、表面42および裏面43の間を貫通する複数のスルーホール44と、それらの内壁に沿ったスルーホール導体45,45とが形成されている。
図10(B)に示すように、スルーホール導体45の内側に充填樹脂46を形成し且つその上端および下端を蓋メッキした後、上記銅箔42a,43aの上に所定パターンを有する図示しないエッチングレジストを形成すると共に、かかるレジストのパターンから露出する銅箔42a,43aをエッチングして除去する。
【0032】
その結果、図10(B)に示すように、コア基板Kの表面42および裏面43には、上記レジストのパターンに倣った配線層48,49が形成される。
次に、図10(C)に示すように、コア基板Kの表面42および裏面43に、メッキレジスト50および裏面43の中央部に開口部51aを有するメッキレジスト51を形成した後、かかる開口部51a内に、メッキ触媒を塗布し且つ無電解銅メッキおよび電解銅メッキを施す。その結果、図10(D)に示すように、上記開口部51a内には、配線層49よりも厚い導電性介在層52が形成される。
更に、コア基板Kの表面42および裏面43に形成したメッキレジスト50,51を公知の剥離液で除去する。この結果、図10(E)に示すように、表面42に配線層48を、裏面43に配線層49と中央部の導電性介在層52を有し、配線層48,49を接続するスルーホール導体45を内蔵するコア基板Kとなる。
【0033】
次いで、図11(A)に示すように、一対のコア基板K1,K2を、それぞれの裏面43同士を対向させ、両者の間に導電性介在層52,52およびその周辺部のスペーサ(接着層)5aを挟持した状態で固定(拘束)する。これにより、一対のコア基板K1,K2は、互いに対称に積層され且つ全体として、厚肉となり且つ高い剛性を発揮するため、反りの発生が防止される。
更に、図11(B)に示すように、何れかのコア基板Kの表面42上方に、シリカフィラを含有したエポキシ系樹脂からなる絶縁層54を形成し且つ配線層48上の所定の位置にフィルドビア導体56を形成する。更に、かかるビア導体56の上端または下端に接続する配線層58を絶縁層54の上に形成し、かかる配線層58の上に絶縁層60を形成する。
【0034】
同様にして、配線層58上の所定の位置にフィルドビア導体62を形成し、かかるビア導体62の上端または下端に接続する配線層64を絶縁層60の上に形成した後、かかる配線層64の上に絶縁層(ソルダーレジスト層)66を形成する( ビルドアップ層形成工程)。かかる絶縁層54,60および配線層58,64は、ビルドアップ層BUを形成する。尚、上述したビルドアップ層形成工程は、複数のコア基板K1を有するパネル(多数個取りの基板)と複数のコア基板K2を有するパネル(多数個取りの基板)とを用いて行っても良い。
次に、第1のコア基板K1と第2のコア基板K2との間のスペーサ(接着層)5aを除去し、ビルドアップ層BUを有する第1のコア基板K1と第2のコア基板K2とに分離すると、図11(C)の状態となる。
【0035】
図11(C)に示すように、表面42上方に形成したビルドアップ層BUの配線層64上における所定の位置に、第1主面68よりも高く突出する複数のハンダバンプ70を形成し、第1主面68の上方に実装する図示しないICチップとの接続端子として活用する。
また、図11(C)に示すように、コア基板Kの裏面43の中央部に、導電性介在層52の上に図示しないメッキレジストを形成し、銅メッキにより所定パターンの配線53を形成した後、裏面43に絶縁層(ソルダーレジスト層)61を形成する。かかる絶縁層61の所定の位置にフォトリソグラフィ技術を施して、第2主面63側に開口する開口部65を形成する。かかる開口部65の底部には、図11(C)に示すように、裏面43の配線層49から延びた配線55が露出する。
【0036】
かかる配線55は、その表面にNiおよびAuメッキが被覆され、図示しないマザーボードなどのプリント基板との接続配線に活用される。尚、配線55に対し、ハンダを介して銅系または鉄系合金からなる図示しないピンを接続しても良い。この結果、図11(C)に示すような配線基板40が得られる。
以上の図10,11に示した参考形態の製造方法によれば、一対のコア基板K1,K2を導電性介在層52,52を介して固定(拘束)した状態で、コア基板K1,K2の外側に露出する表面42上方にビルドアップ層BUをそれぞれ形成する。このため、かかるビルドアップ層BUを平坦にして形成した配線基板40を確実に製造することが可能となる。
【0037】
本発明は、以上において説明した形態に限定されるものではない。
前記第1・第2の絶縁基板2,6やコア基板Kの材質は、前記ガラス−エポキシ樹脂系の複合材料の他、ビスマレイミド・トリアジン(BT)樹脂、エポキシ樹脂、同様の耐熱性、機械強度、可撓性、加工容易性などを有するガラス織布や、ガラス織布などのガラス繊維とエポキシ樹脂、ポリイミド樹脂、またはBT樹脂などの樹脂との複合材料であるガラス繊維−樹脂系の複合材料を用いても良い。あるいは、ポリイミド繊維などの有機繊維と樹脂との複合材料や、連続気孔を有するPTFEなど3次元網目構造のフッ素系樹脂にエポキシ樹脂などの樹脂を含浸させた樹脂−樹脂系の複合材料などを用いることも可能である。
また、前記配線層20,26、スルーホール導体12などの材質は、前記Cu(銅)の他、Ag、Ni、Ni−Au系などにしても良く、あるいは、これら金属のメッキ層を用いず、導電性樹脂を塗布するなどの方法により形成しても良い。
【0038】
更に、前記絶縁層22,28などの材質は、前記エポキシ樹脂を主成分とするもののほか、同様の耐熱性、パターン成形性などを有するポリイミド樹脂、BT樹脂、PPE樹脂、あるいは、連続気孔を有するPTFEなど3次元網目構造のフッ素系樹脂にエポキシ樹脂などの樹脂を含浸させた樹脂−樹脂系の複合材料などを用いることもできる。尚、絶縁層の形成には、絶縁性の樹脂フィルムを熱圧着する方法のほか、液状の樹脂をロールコータにより塗布する方法を用いることもできる。尚また、絶縁層に混入するガラス布またはガラスフィラの組成は、Eガラス、Dガラス、Qガラス、Sガラスの何れか、またはこれらのうちの2種類以上を併用したものとしても良い。
【0039】
また、ビア導体は、前記フィルドビア導体24などでなく、内部が完全に導体で埋まってないコンフォーマルビア導体とすることもできる。あるいは、各ビア導体の軸心をずらしつつ積み重ねるスタッガードの形態でも良いし、途中で平面方向に延びる配線層が介在する形態としても良い。
また、前記凹部9に実装または内蔵する電子部品は、1つのみでも良い。逆に、多数の配線基板1を含む多数個取りの基板(前記パネル)内における製品単位1個内に、複数の凹部9を形成しても良い。更に、複数のチップ状電子部品を互いの側面間で予め接着した電子部品ユニットとし、これを前記凹部9内に実装または内蔵することもできる。更に、かかるチップ状電子部品には、前記チップコンデンサ25などの他、チップ状のインダクタ、抵抗、フィルタなどの受動部品や、トランジスタ、半導体素子、FET、ローノイズアンプ(LNA)などの能動部品も含まれ、あるいはSAWフィルタ、LCフィルタ、アンテナスイッチモジュール、カプラ、ダイプレクサ、ICチップ、半導体集積回路なども含まれる。そして、互いに異種の電子部品同士を配線基板1の同じ凹部9内に併せて実装または内蔵することも可能である。
【0040】
【発明の効果】
以上に説明した本発明による配線基板の製造方法(請求項1)によれば、第1の絶縁基板と第2の絶縁基板との間に導電性介在層を挟持して積層されるため、第1の絶縁基板および第2の絶縁基板からなる平坦なコア基板を形成でき、且つこれらの対向する面に予め形成した配線層などを損なわずに活用できる。
更に、請求項2の配線基板の製造方法によれば、前記コア基板の表面上方にビルドアップ層を形成するため、かかるビルドアップ層を一層平坦にして形成した配線基板を確実に製造することができる。
【0041】
また、請求項3,4の配線基板の製造方法によれば、平坦なコア基板の裏面側に開口し且つ電子部品を実装または内蔵する凹部を容易に形成することができると共に、コア基板の表面上方に形成する平坦なビルドアップ層の配線層と凹部に実装または内蔵する電子部品とを、短い距離で且つ確実に導通することができる。
【図面の簡単な説明】
【図1】(A)〜(E)は本発明における製造方法のうち第1の絶縁基板に関する主な製造工程を示す概略図。
【図2】(A)〜(C),(b)は本発明における製造方法のうち第2の絶縁基板に関する主な製造工程を示す概略図。
【図3】(A)〜(C)は図2(C)に続く製造方法の主な工程を示す概略図。
【図4】(A),(B)は図1(E),3(C)に続く本発明の製造方法の主な工程を示す概略図。
【図5】(A),(B)は図4(B)に続く製造方法の主な工程を示す概略図。
【図6】(A),(B)は図5(B)に続く製造方法の主な工程を示す概略図。
【図7】図6(B)に続く本発明の製造方法の主な工程を示す概略図。
【図8】(A),(B)は図7に続く主要な製造工程を示す概略図。
【図9】(A),(B)は図8(B)に続く製造方法の主な工程を示す概略図。
【図10】(A)〜(E)は参考形態の製造方法の主な製造工程を示す概略図。
【図11】(A)〜(C)は図10(E)に続く製造方法の主な工程を示す概略図。
【図12】(A),(B)は従来の配線基板の主な製造工程を示す概略断面図。
【符号の説明】
1,1a………………配線基板
2………………………第1の絶縁基板
3,7…………………表面
4,8…………………裏面
5………………………プリプレグ(接着層)
5a……………………スペーサ(接着層)
6………………………第2の絶縁基板
6a……………………凹溝
8c,18b…………導電性介在層
9………………………凹部
26,32……………配線層
22,28……………絶縁層
BU……………………ビルドアップ層
K,K1,K2………コア基板
Claims (4)
- 第1の絶縁基板の裏面と第2の絶縁基板の表面との何れか一方に、配線層とかかる配線層の厚みよりも厚く形成した導電性介在層とを形成し、
上記第1の絶縁基板の裏面と第2の絶縁基板の表面とを厚み方向に対向して配置し、上記導電性介在層を第1の絶縁基板および第2の絶縁基板の間に挟持すると共に、
上記導電性介在層の周囲における第1の絶縁基板と第2の絶縁基板との間に配置した接着層により、かかる第1の絶縁基板および第2の絶縁基板を接着してコア基板を形成する積層工程、を含む、ことを特徴とする配線基板の製造方法。 - 前記コア基板の表面上方に、絶縁層および配線層をそれぞれ複数交互に積層してビルドアップ層を形成するビルドアップ層形成工程を有する、
ことを特徴とする請求項1に記載の配線基板の製造方法。 - 前記第2の絶縁基板の一部を前記導電性介在層と共に切除する工程を有する、ことを特徴とする請求項1または2に記載の配線基板の製造方法。
- 前記第2の絶縁基板における前記第1の絶縁基板と対向する表面の一部には、前記導電性介在層の周辺に沿った凹溝が予め形成されており、
上記第1の絶縁基板と第2の絶縁基板とを接着してコア基板を形成する前記積層工程の後に、上記凹溝を有する第2の絶縁基板の裏面から当該凹溝に沿った切り込みを入れることにより、第2の絶縁基板の一部を切除し且つ上記コア基板の裏面側に開口する凹部を形成する工程、を有する、
ことを特徴とする請求項3に記載の配線基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001326181A JP3765743B2 (ja) | 2001-10-24 | 2001-10-24 | 配線基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001326181A JP3765743B2 (ja) | 2001-10-24 | 2001-10-24 | 配線基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003133729A JP2003133729A (ja) | 2003-05-09 |
JP3765743B2 true JP3765743B2 (ja) | 2006-04-12 |
Family
ID=19142598
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001326181A Expired - Fee Related JP3765743B2 (ja) | 2001-10-24 | 2001-10-24 | 配線基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3765743B2 (ja) |
-
2001
- 2001-10-24 JP JP2001326181A patent/JP3765743B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003133729A (ja) | 2003-05-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7102085B2 (en) | Wiring substrate | |
EP1611611B1 (en) | Methods for fabricating three-dimensional all organic interconnect structures | |
KR101969174B1 (ko) | 배선판 및 그 제조 방법 | |
US20010029666A1 (en) | Printed-circuit board having projection electrodes and method for producing the same | |
WO1997048260A1 (fr) | Plaquette a circuit sur un seul cote pour carte a circuits imprimes multicouche, carte a circuits imprimes multicouche, et procede pour sa production | |
JP2007035689A (ja) | 電子部品内蔵基板の製造方法 | |
JP4694007B2 (ja) | 三次元実装パッケージの製造方法 | |
JP2002290031A (ja) | 配線基板およびその製造方法 | |
JP4778148B2 (ja) | 多層配線基板 | |
JP4899409B2 (ja) | 多層プリント配線基板及びその製造方法 | |
JP4082995B2 (ja) | 配線基板の製造方法 | |
JP3765743B2 (ja) | 配線基板の製造方法 | |
JP2001345559A (ja) | 配線基板及びその製造方法 | |
JPH1041635A (ja) | 多層プリント配線板用片面回路基板とその製造方法、および多層プリント配線板 | |
JP2003229661A (ja) | 配線基板およびその製造方法 | |
JP3945764B2 (ja) | 配線基板 | |
JP3474896B2 (ja) | 印刷配線板およびその製造方法 | |
JP2002198652A (ja) | 多層プリント配線板用片面回路基板、および多層プリント配線板とその製造方法 | |
JP3253886B2 (ja) | 多層プリント配線板用片面回路基板とその製造方法、および多層プリント配線板 | |
JPH11289165A (ja) | 多層配線基板およびその製造方法 | |
JP2002290032A (ja) | 配線基板の製造方法 | |
JP3996049B2 (ja) | 配線板およびその製造方法、並びに、多層配線板 | |
JP3725489B2 (ja) | 配線基板の製造方法 | |
JP3786894B2 (ja) | 配線基板およびその製造方法 | |
JPH11284342A (ja) | パッケージとその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050826 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050906 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051107 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060104 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060124 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |