JP2003023549A - 信号直流電圧安定化回路およびそれを用いた映像機器 - Google Patents
信号直流電圧安定化回路およびそれを用いた映像機器Info
- Publication number
- JP2003023549A JP2003023549A JP2001209426A JP2001209426A JP2003023549A JP 2003023549 A JP2003023549 A JP 2003023549A JP 2001209426 A JP2001209426 A JP 2001209426A JP 2001209426 A JP2001209426 A JP 2001209426A JP 2003023549 A JP2003023549 A JP 2003023549A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- signal
- converter
- bit digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Picture Signal Circuits (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【課題】 Ａ／Ｄコンバータの出力デジタル信号におけ
る黒基準期間の直流電圧の変動は緩和され、安定なもの
にする。 【解決手段】 Ａ／Ｄコンバータ３の出力デジタル信号
の上位ビットをクリップ回路５でクリップした信号にお
ける黒基準期間内の少なくとも２以上のバイナリ数のデ
ータの加算平均を加算平均回路６で求め、この平均値と
クランプレベル設定値との差をＤ／Ａコンバータ９でＤ
／Ａ変換した値と、このＤ／Ａコンバータ９の基準電圧
の中間電圧とを比較した結果の大小に従ってコンデンサ
１３に充放電を行い、このコンデンサ１３の電圧に従っ
てＡ／Ｄコンバータ３に入力する信号における黒基準期
間の直流電圧を制御するループを構成する。
る黒基準期間の直流電圧の変動は緩和され、安定なもの
にする。 【解決手段】 Ａ／Ｄコンバータ３の出力デジタル信号
の上位ビットをクリップ回路５でクリップした信号にお
ける黒基準期間内の少なくとも２以上のバイナリ数のデ
ータの加算平均を加算平均回路６で求め、この平均値と
クランプレベル設定値との差をＤ／Ａコンバータ９でＤ
／Ａ変換した値と、このＤ／Ａコンバータ９の基準電圧
の中間電圧とを比較した結果の大小に従ってコンデンサ
１３に充放電を行い、このコンデンサ１３の電圧に従っ
てＡ／Ｄコンバータ３に入力する信号における黒基準期
間の直流電圧を制御するループを構成する。
Description
【０００１】
【発明の属する技術分野】本発明は、特にＣＣＤ（Char
ge Coupled Devices）エリアセンサの出力信号、ＣＣＤ
リニアセンサの出力信号、ＣＭＯＳセンサの出力信号、
テレビジョン信号、ビデオ信号、ＲＧＢ信号等の映像系
信号をＡ／Ｄ変換する際の信号直流電圧安定化を行う信
号直流電圧安定化回路および、信号直流電圧安定化回路
を具備したＣＣＤカメラ、複写機、イメージスキャナ装
置、テレビジョン装置、ビデオテープレコーダ装置およ
びその他の映像機器に関するものである。
ge Coupled Devices）エリアセンサの出力信号、ＣＣＤ
リニアセンサの出力信号、ＣＭＯＳセンサの出力信号、
テレビジョン信号、ビデオ信号、ＲＧＢ信号等の映像系
信号をＡ／Ｄ変換する際の信号直流電圧安定化を行う信
号直流電圧安定化回路および、信号直流電圧安定化回路
を具備したＣＣＤカメラ、複写機、イメージスキャナ装
置、テレビジョン装置、ビデオテープレコーダ装置およ
びその他の映像機器に関するものである。
【０００２】
【従来の技術】従来の信号直流電圧安定化回路として
は、図５に示すような回路が使用されている。この図５
に示す信号直流電圧安定化回路は、入力アナログ映像信
号を増幅する増幅器５１と、制御端子５２ａに与える電
圧に従って増幅器５１の出力アナログ映像信号の直流電
圧を規定する直流制御回路５２と、入力クロックに従っ
た変換速度で直流制御回路５２から出力されるアナログ
映像信号をＮビットのデジタル信号に変換してクロック
に同期して出力するＮビットＡ／Ｄコンバータ５３と、
アクティブ期間が入力アナログ映像信号の水平ブランキ
ング期間における黒基準期間に存在するクランプパルス
のアクティブ期間において、任意に設定されるクランプ
レベル設定電圧５５から直流制御回路５２の出力信号を
引き算した引き算結果に従って充放電されるコンデンサ
５６を有し、このコンデンサ５６の電圧に比例して直流
制御回路５２の制御端子電圧を発生する引き算回路５４
で構成される。
は、図５に示すような回路が使用されている。この図５
に示す信号直流電圧安定化回路は、入力アナログ映像信
号を増幅する増幅器５１と、制御端子５２ａに与える電
圧に従って増幅器５１の出力アナログ映像信号の直流電
圧を規定する直流制御回路５２と、入力クロックに従っ
た変換速度で直流制御回路５２から出力されるアナログ
映像信号をＮビットのデジタル信号に変換してクロック
に同期して出力するＮビットＡ／Ｄコンバータ５３と、
アクティブ期間が入力アナログ映像信号の水平ブランキ
ング期間における黒基準期間に存在するクランプパルス
のアクティブ期間において、任意に設定されるクランプ
レベル設定電圧５５から直流制御回路５２の出力信号を
引き算した引き算結果に従って充放電されるコンデンサ
５６を有し、このコンデンサ５６の電圧に比例して直流
制御回路５２の制御端子電圧を発生する引き算回路５４
で構成される。
【０００３】上記のクランプパルスは、振幅調整回路５
７にて振幅を調整した状態で引き算回路５４へ与えられ
る。
７にて振幅を調整した状態で引き算回路５４へ与えられ
る。
【０００４】なお、振幅調整回路５７によるクランプパ
ルスの振幅調整は例えば以下の理由で行われる。一般的
にクランプパルスは、電源〜ＧＮＤの振幅で入ってくる
ので、引き算回路が図３のような電流駆動構成の場合、
その差動ペアに流したい電流量になる振幅に調整する。
したがって、引き算回路が他の構成、例えばクランプパ
ルスでアナログスイッチをオンオフさせるような場合、
振幅をそのまま受け入れるため、振幅調整回路は必要な
くなる。
ルスの振幅調整は例えば以下の理由で行われる。一般的
にクランプパルスは、電源〜ＧＮＤの振幅で入ってくる
ので、引き算回路が図３のような電流駆動構成の場合、
その差動ペアに流したい電流量になる振幅に調整する。
したがって、引き算回路が他の構成、例えばクランプパ
ルスでアナログスイッチをオンオフさせるような場合、
振幅をそのまま受け入れるため、振幅調整回路は必要な
くなる。
【０００５】以上のような構成によって、直流制御回路
５２の出力信号における直流電圧がクランプレベル設定
電圧５５に等しくなるように制御される。
５２の出力信号における直流電圧がクランプレベル設定
電圧５５に等しくなるように制御される。
【０００６】
【発明が解決しようとする課題】しかし、上記従来の信
号直流電圧安定化回路では、Ａ／Ｄコンバータ５３の基
準電圧のバラツキや電源電圧変動ならびにＡ／Ｄコンバ
ータ５３固有の変換誤差等により、Ａ／Ｄコンバータ５
３の出力デジタル信号における黒基準期間の直流電圧は
上記クランプレベル設定電圧５５に対して誤差を持つと
いう問題を有する。この誤差は映像の黒ズレとして現れ
る。
号直流電圧安定化回路では、Ａ／Ｄコンバータ５３の基
準電圧のバラツキや電源電圧変動ならびにＡ／Ｄコンバ
ータ５３固有の変換誤差等により、Ａ／Ｄコンバータ５
３の出力デジタル信号における黒基準期間の直流電圧は
上記クランプレベル設定電圧５５に対して誤差を持つと
いう問題を有する。この誤差は映像の黒ズレとして現れ
る。
【０００７】また、一般的に入力アナログ映像信号の黒
基準期間にはノイズが存在し、そのノイズ振幅は増幅器
５１で増幅され、Ａ／Ｄコンバータ５３に入力される。
Ａ／Ｄコンバータ５３の変換クロックのデータ取り込み
タイミングがこのノイズの存在するタイミングと一致す
ると、Ａ／Ｄコンバータ５３の出力デジタル信号（Ｄ９
〜Ｄ０）における黒基準期間の直流電圧はこのノイズ分
の誤差が生じる。
基準期間にはノイズが存在し、そのノイズ振幅は増幅器
５１で増幅され、Ａ／Ｄコンバータ５３に入力される。
Ａ／Ｄコンバータ５３の変換クロックのデータ取り込み
タイミングがこのノイズの存在するタイミングと一致す
ると、Ａ／Ｄコンバータ５３の出力デジタル信号（Ｄ９
〜Ｄ０）における黒基準期間の直流電圧はこのノイズ分
の誤差が生じる。
【０００８】さらに前段の増幅器５１の利得を変化させ
ると、その利得に従ってＡ／Ｄコンバータ５３に入力さ
れるノイズ振幅も変化するので、出力における誤差量も
変化する。すなわち増幅器５１の利得変化によって映像
の黒レベルが変化してしまう問題を有する。
ると、その利得に従ってＡ／Ｄコンバータ５３に入力さ
れるノイズ振幅も変化するので、出力における誤差量も
変化する。すなわち増幅器５１の利得変化によって映像
の黒レベルが変化してしまう問題を有する。
【０００９】この難点を解決すべく、図６に示すような
回路も提案されている。この図６は、米国特許明細書第
４５２５７４１号に開示されているものである。図６に
おいて、６１は増幅器、６２は直流制御回路、６３はＡ
／Ｄコンバータ、６４はデジタル比較器、６５はカウン
タイネーブルロジック、６６はアップダウンカウンタ、
６７はＤ／Ａコンバータである。
回路も提案されている。この図６は、米国特許明細書第
４５２５７４１号に開示されているものである。図６に
おいて、６１は増幅器、６２は直流制御回路、６３はＡ
／Ｄコンバータ、６４はデジタル比較器、６５はカウン
タイネーブルロジック、６６はアップダウンカウンタ、
６７はＤ／Ａコンバータである。
【００１０】しかし、この図６に示す回路は、Ａ／Ｄコ
ンバータ６３の出力デジタル信号（Ｄ９〜Ｄ０）とクラ
ンプレベル設定値（ＤＦ９〜ＤＦ０）とを比較し、その
比較結果の黒基準期間における値に従って、アップダウ
ンカウンタ６６の出力値を増減させ、これをＤ／Ａ変換
して、直流制御回路６２の制御端子電圧として与える一
連の制御ループを構成しているので、Ａ／Ｄコンバータ
６３の出力デジタル信号（Ｄ９〜Ｄ０）における黒基準
期間の直流電圧は常にクランプ設定値と一致する。
ンバータ６３の出力デジタル信号（Ｄ９〜Ｄ０）とクラ
ンプレベル設定値（ＤＦ９〜ＤＦ０）とを比較し、その
比較結果の黒基準期間における値に従って、アップダウ
ンカウンタ６６の出力値を増減させ、これをＤ／Ａ変換
して、直流制御回路６２の制御端子電圧として与える一
連の制御ループを構成しているので、Ａ／Ｄコンバータ
６３の出力デジタル信号（Ｄ９〜Ｄ０）における黒基準
期間の直流電圧は常にクランプ設定値と一致する。
【００１１】ところが、クランプ設定値を増減させる速
度がアップダウンカウンタ６６の速度、すなわち１水平
期間ごとに変化するので、入力アナログ映像信号の黒基
準期間にノイズがある場合、それに従って１水平期間ご
とに信号の直流電圧が相補的に増減し、結果として映像
に横方向のランダムなノイズが発生する問題を有する。
度がアップダウンカウンタ６６の速度、すなわち１水平
期間ごとに変化するので、入力アナログ映像信号の黒基
準期間にノイズがある場合、それに従って１水平期間ご
とに信号の直流電圧が相補的に増減し、結果として映像
に横方向のランダムなノイズが発生する問題を有する。
【００１２】具体的に説明すると、直流制御回路６２の
制御端子電圧が増減して、その出力信号、ひいてはＡ／
Ｄコンバータ６３の出力デジタル信号の黒基準期間のデ
ータを、クランプレベル設定値にする一連の制御ループ
の時定数は、アップダウンカウンタ６６の速度、すなわ
ち、１水平期間の時定数になるので、Ａ／Ｄコンバータ
６３の出力デジタル信号の黒基準期間のデータが１水平
期間毎に微妙に変化するので、結果として映像に横方向
のノイズが発生するという問題が発生する。
制御端子電圧が増減して、その出力信号、ひいてはＡ／
Ｄコンバータ６３の出力デジタル信号の黒基準期間のデ
ータを、クランプレベル設定値にする一連の制御ループ
の時定数は、アップダウンカウンタ６６の速度、すなわ
ち、１水平期間の時定数になるので、Ａ／Ｄコンバータ
６３の出力デジタル信号の黒基準期間のデータが１水平
期間毎に微妙に変化するので、結果として映像に横方向
のノイズが発生するという問題が発生する。
【００１３】さらに、デジタル比較器６４の比較動作
が、Ａ／Ｄコンバータ６３の出力信号のデータ毎である
ので、もしもこのＡ／Ｄコンバータ６３の出力信号にノ
イズが存在すると、その分の誤差が生じてしまうという
問題を有する。
が、Ａ／Ｄコンバータ６３の出力信号のデータ毎である
ので、もしもこのＡ／Ｄコンバータ６３の出力信号にノ
イズが存在すると、その分の誤差が生じてしまうという
問題を有する。
【００１４】さらに、Ａ／Ｄコンバータ６３の出力デジ
タル信号が直接デジタル比較器６４に入力されるので、
デジタル比較器６４はＡ／Ｄコンバータ６３と同じビッ
ト数の回路が必要であるため、ビット数の増大に従って
回路規模が大きく、ＩＣ化の時の面積が大きくなる問題
を有する。
タル信号が直接デジタル比較器６４に入力されるので、
デジタル比較器６４はＡ／Ｄコンバータ６３と同じビッ
ト数の回路が必要であるため、ビット数の増大に従って
回路規模が大きく、ＩＣ化の時の面積が大きくなる問題
を有する。
【００１５】本発明は、このような問題を解決するもの
で、その目的とするところは回路素子の特性バラツキ、
Ａ／Ｄコンバータの基準電圧のバラツキ、Ａ／Ｄコンバ
ータ固有の変換誤差、電源電圧変動、入力信号における
黒基準期間のノイズ等にかかわらず、直流電圧を調整し
なくても、常にＡ／Ｄコンバータの出力デジタル信号に
おける黒基準期間の直流電圧を任意に設定した値に制御
でき、しかも回路規模を比較的小さく実現可能な信号直
流電圧安定化回路ならびにそれを具備した映像機器を提
供することである。
で、その目的とするところは回路素子の特性バラツキ、
Ａ／Ｄコンバータの基準電圧のバラツキ、Ａ／Ｄコンバ
ータ固有の変換誤差、電源電圧変動、入力信号における
黒基準期間のノイズ等にかかわらず、直流電圧を調整し
なくても、常にＡ／Ｄコンバータの出力デジタル信号に
おける黒基準期間の直流電圧を任意に設定した値に制御
でき、しかも回路規模を比較的小さく実現可能な信号直
流電圧安定化回路ならびにそれを具備した映像機器を提
供することである。
【００１６】
【課題を解決するための手段】上記課題を解決するため
に本発明は、Ａ／Ｄコンバータの出力デジタル信号をそ
のまま、もしくはその上位ビットをクリップした信号に
おける黒基準期間内の少なくとも２以上のバイナリ数の
データの加算平均を求め、この平均値とクランプレベル
設定値との差をＤ／Ａ変換した値と所定の基準電圧とを
比較した結果の大小に従ってコンデンサに充放電を行
い、このコンデンサの電圧に従ってＡ／Ｄコンバータに
入力するアナログ映像信号における黒基準期間の直流電
圧を制御するループを構成することを特徴とする。
に本発明は、Ａ／Ｄコンバータの出力デジタル信号をそ
のまま、もしくはその上位ビットをクリップした信号に
おける黒基準期間内の少なくとも２以上のバイナリ数の
データの加算平均を求め、この平均値とクランプレベル
設定値との差をＤ／Ａ変換した値と所定の基準電圧とを
比較した結果の大小に従ってコンデンサに充放電を行
い、このコンデンサの電圧に従ってＡ／Ｄコンバータに
入力するアナログ映像信号における黒基準期間の直流電
圧を制御するループを構成することを特徴とする。
【００１７】このような構成によると、種々の変動要因
に対して、Ａ／Ｄコンバータの出力デジタル信号におけ
る黒基準期間の直流電圧が、設定された値にある時定数
を持って常に一致するように作用する。
に対して、Ａ／Ｄコンバータの出力デジタル信号におけ
る黒基準期間の直流電圧が、設定された値にある時定数
を持って常に一致するように作用する。
【００１８】以下、請求項毎に説明する。
【００１９】本発明の請求項１記載の信号直流電圧安定
化回路は、入力アナログ映像信号を増幅する増幅器と、
制御端子に与えられる制御端子電圧に従って増幅器の出
力アナログ映像信号の直流電圧を規定する直流制御回路
と、所定の変換周期で直流制御回路より出力されるアナ
ログ映像信号をＮビットデジタル信号に変換して出力す
るＡ／Ｄコンバータと、Ａ／Ｄコンバータより出力され
るＮビットデジタル信号を入力アナログ映像信号の水平
ブランキング期間における黒基準期間にアクティブ期間
が存在するクランプパルスのアクティブ期間に抽出して
クランプパルスの周期を持つＮビットデジタル信号とし
て出力するデータ抽出回路と、任意に設定されるクラン
プレベル設定コードに対して所定のデジタル値を加えた
Ｎビットデータからデータ抽出回路より出力されるＮビ
ットデジタル信号を引き算するデジタル引き算回路と、
デジタル引き算回路より出力されるＮビットデジタルデ
ータを所定の上側基準電圧および下側基準電圧の範囲内
でアナログデータに変換するＤ／Ａコンバータと、クラ
ンプパルスのアクティブ期間にＤ／Ａコンバータより出
力されるアナログデータから所定のデジタル値に対応し
た電圧を引き算した引き算結果に従って充放電されるコ
ンデンサを有し、コンデンサの電圧に比例して直流制御
回路の制御端子電圧を発生する引き算回路とを備えてい
る。
化回路は、入力アナログ映像信号を増幅する増幅器と、
制御端子に与えられる制御端子電圧に従って増幅器の出
力アナログ映像信号の直流電圧を規定する直流制御回路
と、所定の変換周期で直流制御回路より出力されるアナ
ログ映像信号をＮビットデジタル信号に変換して出力す
るＡ／Ｄコンバータと、Ａ／Ｄコンバータより出力され
るＮビットデジタル信号を入力アナログ映像信号の水平
ブランキング期間における黒基準期間にアクティブ期間
が存在するクランプパルスのアクティブ期間に抽出して
クランプパルスの周期を持つＮビットデジタル信号とし
て出力するデータ抽出回路と、任意に設定されるクラン
プレベル設定コードに対して所定のデジタル値を加えた
Ｎビットデータからデータ抽出回路より出力されるＮビ
ットデジタル信号を引き算するデジタル引き算回路と、
デジタル引き算回路より出力されるＮビットデジタルデ
ータを所定の上側基準電圧および下側基準電圧の範囲内
でアナログデータに変換するＤ／Ａコンバータと、クラ
ンプパルスのアクティブ期間にＤ／Ａコンバータより出
力されるアナログデータから所定のデジタル値に対応し
た電圧を引き算した引き算結果に従って充放電されるコ
ンデンサを有し、コンデンサの電圧に比例して直流制御
回路の制御端子電圧を発生する引き算回路とを備えてい
る。
【００２０】この構成によれば、ブランキング期間にお
ける黒基準期間における信号レベルに相当する複数のＮ
ビットデジタル信号を加算平均したデータに基づいて直
流制御回路の制御端子電圧を変化させているので、回路
素子の特性バラツキ、Ａ／Ｄコンバータの基準電圧のバ
ラツキ、Ａ／Ｄコンバータ固有の変換誤差、電源電圧変
動、入力信号における黒基準期間のノイズ等にかかわら
ず、直流電圧を調整しなくても、Ａ／ＤコンバータのＮ
ビットデジタル信号における黒基準期間の直流電圧が、
設定された値にある時定数を持って常に一致させること
ができる。
ける黒基準期間における信号レベルに相当する複数のＮ
ビットデジタル信号を加算平均したデータに基づいて直
流制御回路の制御端子電圧を変化させているので、回路
素子の特性バラツキ、Ａ／Ｄコンバータの基準電圧のバ
ラツキ、Ａ／Ｄコンバータ固有の変換誤差、電源電圧変
動、入力信号における黒基準期間のノイズ等にかかわら
ず、直流電圧を調整しなくても、Ａ／ＤコンバータのＮ
ビットデジタル信号における黒基準期間の直流電圧が、
設定された値にある時定数を持って常に一致させること
ができる。
【００２１】本発明の請求項２記載の信号直流電圧安定
化回路は、請求項１記載の信号直流電圧安定化回路にお
いて、クランプレベル設定コードは（Ｎ−１）ビットで
あって、所定のデジタル値はクランプレベル設定コード
のＭＳＢ側に付加された値“１”の一つのビットであ
り、所定のデジタル値に対応した電圧は、上側基準電圧
から下側基準電圧までの範囲の中央の電圧である。
化回路は、請求項１記載の信号直流電圧安定化回路にお
いて、クランプレベル設定コードは（Ｎ−１）ビットで
あって、所定のデジタル値はクランプレベル設定コード
のＭＳＢ側に付加された値“１”の一つのビットであ
り、所定のデジタル値に対応した電圧は、上側基準電圧
から下側基準電圧までの範囲の中央の電圧である。
【００２２】この構成によれば、任意に設定されるクラ
ンプレベル設定コードに対して所定のデジタル値を加え
てＮビットデータを作成するための構成が簡単になる。
ンプレベル設定コードに対して所定のデジタル値を加え
てＮビットデータを作成するための構成が簡単になる。
【００２３】本発明の請求項３記載の信号直流電圧安定
化回路は、請求項１または２記載の信号直流電圧安定化
回路において、データ抽出回路が、アクティブ期間が入
力アナログ映像信号の水平ブランキング期間における黒
基準期間に存在するクランプパルスの前エッジを始点と
して所定数の変換周期分だけＡ／Ｄコンバータより出力
されるＮビットデジタル信号を加算平均してクランプパ
ルスの周期を持つＮビットデジタル信号として出力する
加算平均回路からなる。
化回路は、請求項１または２記載の信号直流電圧安定化
回路において、データ抽出回路が、アクティブ期間が入
力アナログ映像信号の水平ブランキング期間における黒
基準期間に存在するクランプパルスの前エッジを始点と
して所定数の変換周期分だけＡ／Ｄコンバータより出力
されるＮビットデジタル信号を加算平均してクランプパ
ルスの周期を持つＮビットデジタル信号として出力する
加算平均回路からなる。
【００２４】この構成によれば、黒基準期間における直
流電圧レベルに対応した複数のＮビットデジタル信号を
加算平均しているので、入力信号における黒基準期間の
ノイズによる影響を小さくすることができ、Ａ／Ｄコン
バータのＮビットデジタル信号における黒基準期間の直
流電圧をいっそう安定させることができる。
流電圧レベルに対応した複数のＮビットデジタル信号を
加算平均しているので、入力信号における黒基準期間の
ノイズによる影響を小さくすることができ、Ａ／Ｄコン
バータのＮビットデジタル信号における黒基準期間の直
流電圧をいっそう安定させることができる。
【００２５】本発明の請求項４記載の信号直流電圧安定
化回路は、入力アナログ映像信号を増幅する増幅器と、
制御端子に与えられる制御端子電圧に従って増幅器の出
力アナログ映像信号の直流電圧を規定する直流制御回路
と、所定の変換周期で直流制御回路より出力されるアナ
ログ映像信号をＮビットデジタル信号に変換して出力す
るＡ／Ｄコンバータと、Ａ／Ｄコンバータより出力され
るＮビットデジタル信号をＮビットより少ないＭビット
で信号クリップしてＭビットデジタル信号として出力す
るクリップ回路と、Ａ／Ｄコンバータより出力されるＭ
ビットデジタル信号を入力アナログ映像信号の水平ブラ
ンキング期間における黒基準期間にアクティブ期間が存
在するクランプパルスのアクティブ期間に抽出してクラ
ンプパルスの周期を持つＭビットデジタル信号として出
力するデータ抽出回路と、任意に設定されるクランプレ
ベル設定コードに対して所定のデジタル値を加えたＭビ
ットデータからデータ抽出回路より出力されるＭビット
デジタル信号を引き算するデジタル引き算回路と、デジ
タル引き算回路より出力されるＭビットデジタルデータ
を所定の上側基準電圧および下側基準電圧の範囲内でア
ナログデータに変換するＤ／Ａコンバータと、クランプ
パルスのアクティブ期間にＤ／Ａコンバータより出力さ
れるアナログデータから所定のデジタル値に対応した電
圧を引き算した引き算結果に従って充放電されるコンデ
ンサを有し、コンデンサの電圧に比例して直流制御回路
の制御端子電圧を発生する引き算回路とを備えている。
化回路は、入力アナログ映像信号を増幅する増幅器と、
制御端子に与えられる制御端子電圧に従って増幅器の出
力アナログ映像信号の直流電圧を規定する直流制御回路
と、所定の変換周期で直流制御回路より出力されるアナ
ログ映像信号をＮビットデジタル信号に変換して出力す
るＡ／Ｄコンバータと、Ａ／Ｄコンバータより出力され
るＮビットデジタル信号をＮビットより少ないＭビット
で信号クリップしてＭビットデジタル信号として出力す
るクリップ回路と、Ａ／Ｄコンバータより出力されるＭ
ビットデジタル信号を入力アナログ映像信号の水平ブラ
ンキング期間における黒基準期間にアクティブ期間が存
在するクランプパルスのアクティブ期間に抽出してクラ
ンプパルスの周期を持つＭビットデジタル信号として出
力するデータ抽出回路と、任意に設定されるクランプレ
ベル設定コードに対して所定のデジタル値を加えたＭビ
ットデータからデータ抽出回路より出力されるＭビット
デジタル信号を引き算するデジタル引き算回路と、デジ
タル引き算回路より出力されるＭビットデジタルデータ
を所定の上側基準電圧および下側基準電圧の範囲内でア
ナログデータに変換するＤ／Ａコンバータと、クランプ
パルスのアクティブ期間にＤ／Ａコンバータより出力さ
れるアナログデータから所定のデジタル値に対応した電
圧を引き算した引き算結果に従って充放電されるコンデ
ンサを有し、コンデンサの電圧に比例して直流制御回路
の制御端子電圧を発生する引き算回路とを備えている。
【００２６】この構成によれば、ブランキング期間にお
ける黒基準期間における信号レベルに相当する複数のＭ
ビットデジタル信号を加算平均したデータに基づいて直
流制御回路の制御端子電圧を変化させているので、回路
素子の特性バラツキ、Ａ／Ｄコンバータの基準電圧のバ
ラツキ、Ａ／Ｄコンバータ固有の変換誤差、電源電圧変
動、入力信号における黒基準期間のノイズ等にかかわら
ず、直流電圧を調整しなくても、Ａ／ＤコンバータのＮ
ビットデジタル信号における黒基準期間の直流電圧が、
設定された値にある時定数を持って常に一致させること
ができる。さらに、クリップ回路を設けてデジタル信号
のビット数を少なくしているので、直流制御回路の制御
端子電圧を調整するための回路規模をさらに小さくでき
る。
ける黒基準期間における信号レベルに相当する複数のＭ
ビットデジタル信号を加算平均したデータに基づいて直
流制御回路の制御端子電圧を変化させているので、回路
素子の特性バラツキ、Ａ／Ｄコンバータの基準電圧のバ
ラツキ、Ａ／Ｄコンバータ固有の変換誤差、電源電圧変
動、入力信号における黒基準期間のノイズ等にかかわら
ず、直流電圧を調整しなくても、Ａ／ＤコンバータのＮ
ビットデジタル信号における黒基準期間の直流電圧が、
設定された値にある時定数を持って常に一致させること
ができる。さらに、クリップ回路を設けてデジタル信号
のビット数を少なくしているので、直流制御回路の制御
端子電圧を調整するための回路規模をさらに小さくでき
る。
【００２７】本発明の請求項５記載の信号直流電圧安定
化回路は、請求項４記載の信号直流電圧安定化回路にお
いて、クランプレベル設定コードは（Ｍ−１）ビットで
あって、所定のデジタル値はクランプレベル設定コード
のＭＳＢ側に付加された値“１”の一つのビットであ
り、所定のデジタル値に対応した電圧は、上側基準電圧
から下側基準電圧までの範囲の中央の電圧である。
化回路は、請求項４記載の信号直流電圧安定化回路にお
いて、クランプレベル設定コードは（Ｍ−１）ビットで
あって、所定のデジタル値はクランプレベル設定コード
のＭＳＢ側に付加された値“１”の一つのビットであ
り、所定のデジタル値に対応した電圧は、上側基準電圧
から下側基準電圧までの範囲の中央の電圧である。
【００２８】この構成によれば、任意に設定されるクラ
ンプレベル設定コードに対して所定のデジタル値を加え
てＭビットデータを作成するための構成が簡単になる。
ンプレベル設定コードに対して所定のデジタル値を加え
てＭビットデータを作成するための構成が簡単になる。
【００２９】本発明の請求項６記載の信号直流電圧安定
化回路は、請求項４または５記載の信号直流電圧安定化
回路において、データ抽出回路が、アクティブ期間が入
力アナログ映像信号の水平ブランキング期間における黒
基準期間に存在するクランプパルスの前エッジを始点と
して所定数の変換周期分だけクリップ回路より出力され
るＭビットデジタル信号を加算平均してクランプパルス
の周期を持つＭビットデジタル信号として出力する加算
平均回路からなる。
化回路は、請求項４または５記載の信号直流電圧安定化
回路において、データ抽出回路が、アクティブ期間が入
力アナログ映像信号の水平ブランキング期間における黒
基準期間に存在するクランプパルスの前エッジを始点と
して所定数の変換周期分だけクリップ回路より出力され
るＭビットデジタル信号を加算平均してクランプパルス
の周期を持つＭビットデジタル信号として出力する加算
平均回路からなる。
【００３０】この構成によれば、黒基準期間における直
流電圧レベルに対応した複数のＭビットデジタル信号を
加算平均しているので、入力信号における黒基準期間の
ノイズによる影響を小さくすることができ、Ａ／Ｄコン
バータのＭビットデジタル信号における黒基準期間の直
流電圧をいっそう安定させることができる。
流電圧レベルに対応した複数のＭビットデジタル信号を
加算平均しているので、入力信号における黒基準期間の
ノイズによる影響を小さくすることができ、Ａ／Ｄコン
バータのＭビットデジタル信号における黒基準期間の直
流電圧をいっそう安定させることができる。
【００３１】本発明の請求項７記載の信号直流電圧安定
化回路は、請求項３または６記載の信号直流電圧安定化
回路において、加算平均回路で加算平均するＭビットデ
ジタル信号の個数は加算平均回路に設けられた加算数設
定端子に与えられる値に応じて任意に設定されることを
特徴とする。
化回路は、請求項３または６記載の信号直流電圧安定化
回路において、加算平均回路で加算平均するＭビットデ
ジタル信号の個数は加算平均回路に設けられた加算数設
定端子に与えられる値に応じて任意に設定されることを
特徴とする。
【００３２】この構成によれば、Ａ／Ｄコンバータの出
力信号における黒基準期間に存在するノイズの位置に応
じて、そのノイズが存在するデータを加算平均に含めな
いような選択が可能となる。
力信号における黒基準期間に存在するノイズの位置に応
じて、そのノイズが存在するデータを加算平均に含めな
いような選択が可能となる。
【００３３】本発明の請求項８記載の信号直流電圧安定
化回路は、請求項７記載の信号直流電圧安定化回路にお
いて、加算数設定端子へ与えられる値はバイナリ数であ
ることを特徴とする。
化回路は、請求項７記載の信号直流電圧安定化回路にお
いて、加算数設定端子へ与えられる値はバイナリ数であ
ることを特徴とする。
【００３４】この構成によれば、加算平均回路における
平均演算がビットシフト動作で実現でき、回路構成がい
っそう簡単になる。
平均演算がビットシフト動作で実現でき、回路構成がい
っそう簡単になる。
【００３５】本発明の請求項９記載の映像機器は、入力
アナログ映像信号を増幅する増幅器と、制御端子に与え
られる制御端子電圧に従って増幅器の出力アナログ映像
信号の直流電圧を規定する直流制御回路と、所定の変換
周期で直流制御回路より出力されるアナログ映像信号を
Ｎビットデジタル信号に変換して出力するＡ／Ｄコンバ
ータと、Ａ／Ｄコンバータより出力されるＮビットデジ
タル信号を入力アナログ映像信号の水平ブランキング期
間における黒基準期間にアクティブ期間が存在するクラ
ンプパルスのアクティブ期間に抽出してクランプパルス
の周期を持つＮビットデジタル信号として出力するデー
タ抽出回路と、任意に設定されるクランプレベル設定コ
ードに対して所定のデジタル値を加えたＮビットデータ
からデータ抽出回路より出力されるＮビットデジタル信
号を引き算するデジタル引き算回路と、デジタル引き算
回路より出力されるＮビットデジタルデータを所定の上
側基準電圧および下側基準電圧の範囲内でアナログデー
タに変換するＤ／Ａコンバータと、クランプパルスのア
クティブ期間にＤ／Ａコンバータより出力されるアナロ
グデータから所定のデジタル値に対応した電圧を引き算
した引き算結果に従って充放電されるコンデンサを有
し、コンデンサの電圧に比例して直流制御回路の制御端
子電圧を発生する引き算回路とを備えた信号直流電圧安
定化回路を具備している。
アナログ映像信号を増幅する増幅器と、制御端子に与え
られる制御端子電圧に従って増幅器の出力アナログ映像
信号の直流電圧を規定する直流制御回路と、所定の変換
周期で直流制御回路より出力されるアナログ映像信号を
Ｎビットデジタル信号に変換して出力するＡ／Ｄコンバ
ータと、Ａ／Ｄコンバータより出力されるＮビットデジ
タル信号を入力アナログ映像信号の水平ブランキング期
間における黒基準期間にアクティブ期間が存在するクラ
ンプパルスのアクティブ期間に抽出してクランプパルス
の周期を持つＮビットデジタル信号として出力するデー
タ抽出回路と、任意に設定されるクランプレベル設定コ
ードに対して所定のデジタル値を加えたＮビットデータ
からデータ抽出回路より出力されるＮビットデジタル信
号を引き算するデジタル引き算回路と、デジタル引き算
回路より出力されるＮビットデジタルデータを所定の上
側基準電圧および下側基準電圧の範囲内でアナログデー
タに変換するＤ／Ａコンバータと、クランプパルスのア
クティブ期間にＤ／Ａコンバータより出力されるアナロ
グデータから所定のデジタル値に対応した電圧を引き算
した引き算結果に従って充放電されるコンデンサを有
し、コンデンサの電圧に比例して直流制御回路の制御端
子電圧を発生する引き算回路とを備えた信号直流電圧安
定化回路を具備している。
【００３６】この構成によれば、ブランキング期間にお
ける黒基準期間における信号レベルに相当する複数のＮ
ビットデジタル信号を加算平均したデータに基づいて直
流制御回路の制御端子電圧を変化させているので、回路
素子の特性バラツキ、Ａ／Ｄコンバータの基準電圧のバ
ラツキ、Ａ／Ｄコンバータ固有の変換誤差、電源電圧変
動、入力信号における黒基準期間のノイズ等にかかわら
ず、直流電圧を調整しなくても、Ａ／ＤコンバータのＮ
ビットデジタル信号における黒基準期間の直流電圧が、
設定された値にある時定数を持って常に一致させること
ができる。
ける黒基準期間における信号レベルに相当する複数のＮ
ビットデジタル信号を加算平均したデータに基づいて直
流制御回路の制御端子電圧を変化させているので、回路
素子の特性バラツキ、Ａ／Ｄコンバータの基準電圧のバ
ラツキ、Ａ／Ｄコンバータ固有の変換誤差、電源電圧変
動、入力信号における黒基準期間のノイズ等にかかわら
ず、直流電圧を調整しなくても、Ａ／ＤコンバータのＮ
ビットデジタル信号における黒基準期間の直流電圧が、
設定された値にある時定数を持って常に一致させること
ができる。
【００３７】本発明の請求項１０記載の映像機器は、請
求項９記載の映像機器において、クランプレベル設定コ
ードは（Ｎ−１）ビットであって、所定のデジタル値は
クランプレベル設定コードのＭＳＢ側に付加された値
“１”の一つのビットであり、所定のデジタル値に対応
した電圧は、上側基準電圧から下側基準電圧までの範囲
の中央の電圧である。
求項９記載の映像機器において、クランプレベル設定コ
ードは（Ｎ−１）ビットであって、所定のデジタル値は
クランプレベル設定コードのＭＳＢ側に付加された値
“１”の一つのビットであり、所定のデジタル値に対応
した電圧は、上側基準電圧から下側基準電圧までの範囲
の中央の電圧である。
【００３８】この構成によれば、任意に設定されるクラ
ンプレベル設定コードに対して所定のデジタル値を加え
てＮビットデータを作成するための構成が簡単になる。
ンプレベル設定コードに対して所定のデジタル値を加え
てＮビットデータを作成するための構成が簡単になる。
【００３９】本発明の請求項１１記載の映像機器は、請
求項９または１０記載の映像機器において、データ抽出
回路が、アクティブ期間が入力アナログ映像信号の水平
ブランキング期間における黒基準期間に存在するクラン
プパルスの前エッジを始点として所定数の変換周期分だ
けＡ／Ｄコンバータより出力されるＮビットデジタル信
号を加算平均してクランプパルスの周期を持つＮビット
デジタル信号として出力する加算平均回路からなる。
求項９または１０記載の映像機器において、データ抽出
回路が、アクティブ期間が入力アナログ映像信号の水平
ブランキング期間における黒基準期間に存在するクラン
プパルスの前エッジを始点として所定数の変換周期分だ
けＡ／Ｄコンバータより出力されるＮビットデジタル信
号を加算平均してクランプパルスの周期を持つＮビット
デジタル信号として出力する加算平均回路からなる。
【００４０】この構成によれば、黒基準期間における直
流電圧レベルに対応した複数のＮビットデジタル信号を
加算平均しているので、入力信号における黒基準期間の
ノイズによる影響を小さくすることができ、Ａ／Ｄコン
バータのＮビットデジタル信号における黒基準期間の直
流電圧をいっそう安定させることができる。
流電圧レベルに対応した複数のＮビットデジタル信号を
加算平均しているので、入力信号における黒基準期間の
ノイズによる影響を小さくすることができ、Ａ／Ｄコン
バータのＮビットデジタル信号における黒基準期間の直
流電圧をいっそう安定させることができる。
【００４１】本発明の請求項１２記載の映像機器は、入
力アナログ映像信号を増幅する増幅器と、制御端子に与
えられる制御端子電圧に従って増幅器の出力アナログ映
像信号の直流電圧を規定する直流制御回路と、所定の変
換周期で直流制御回路より出力されるアナログ映像信号
をＮビットデジタル信号に変換して出力するＡ／Ｄコン
バータと、Ａ／Ｄコンバータより出力されるＮビットデ
ジタル信号をＮビットより少ないＭビットで信号クリッ
プしてＭビットデジタル信号として出力するクリップ回
路と、Ａ／Ｄコンバータより出力されるＭビットデジタ
ル信号を入力アナログ映像信号の水平ブランキング期間
における黒基準期間にアクティブ期間が存在するクラン
プパルスのアクティブ期間に抽出してクランプパルスの
周期を持つＭビットデジタル信号として出力するデータ
抽出回路と、任意に設定されるクランプレベル設定コー
ドに対して所定のデジタル値を加えたＭビットデータか
らデータ抽出回路より出力されるＭビットデジタル信号
を引き算するデジタル引き算回路と、デジタル引き算回
路より出力されるＭビットデジタルデータを所定の上側
基準電圧および下側基準電圧の範囲内でアナログデータ
に変換するＤ／Ａコンバータと、クランプパルスのアク
ティブ期間にＤ／Ａコンバータより出力されるアナログ
データから所定のデジタル値に対応した電圧を引き算し
た引き算結果に従って充放電されるコンデンサを有し、
コンデンサの電圧に比例して直流制御回路の制御端子電
圧を発生する引き算回路とを備えた信号直流電圧安定化
回路を具備している。
力アナログ映像信号を増幅する増幅器と、制御端子に与
えられる制御端子電圧に従って増幅器の出力アナログ映
像信号の直流電圧を規定する直流制御回路と、所定の変
換周期で直流制御回路より出力されるアナログ映像信号
をＮビットデジタル信号に変換して出力するＡ／Ｄコン
バータと、Ａ／Ｄコンバータより出力されるＮビットデ
ジタル信号をＮビットより少ないＭビットで信号クリッ
プしてＭビットデジタル信号として出力するクリップ回
路と、Ａ／Ｄコンバータより出力されるＭビットデジタ
ル信号を入力アナログ映像信号の水平ブランキング期間
における黒基準期間にアクティブ期間が存在するクラン
プパルスのアクティブ期間に抽出してクランプパルスの
周期を持つＭビットデジタル信号として出力するデータ
抽出回路と、任意に設定されるクランプレベル設定コー
ドに対して所定のデジタル値を加えたＭビットデータか
らデータ抽出回路より出力されるＭビットデジタル信号
を引き算するデジタル引き算回路と、デジタル引き算回
路より出力されるＭビットデジタルデータを所定の上側
基準電圧および下側基準電圧の範囲内でアナログデータ
に変換するＤ／Ａコンバータと、クランプパルスのアク
ティブ期間にＤ／Ａコンバータより出力されるアナログ
データから所定のデジタル値に対応した電圧を引き算し
た引き算結果に従って充放電されるコンデンサを有し、
コンデンサの電圧に比例して直流制御回路の制御端子電
圧を発生する引き算回路とを備えた信号直流電圧安定化
回路を具備している。
【００４２】この構成によれば、ブランキング期間にお
ける黒基準期間における信号レベルに相当する複数のＭ
ビットデジタル信号を加算平均したデータに基づいて直
流制御回路の制御端子電圧を変化させているので、回路
素子の特性バラツキ、Ａ／Ｄコンバータの基準電圧のバ
ラツキ、Ａ／Ｄコンバータ固有の変換誤差、電源電圧変
動、入力信号における黒基準期間のノイズ等にかかわら
ず、直流電圧を調整しなくても、Ａ／ＤコンバータのＮ
ビットデジタル信号における黒基準期間の直流電圧が、
設定された値にある時定数を持って常に一致させること
ができる。さらに、クリップ回路を設けてデジタル信号
のビット数を少なくしているので、直流制御回路の制御
端子電圧を調整するための回路規模をさらに小さくでき
る。
ける黒基準期間における信号レベルに相当する複数のＭ
ビットデジタル信号を加算平均したデータに基づいて直
流制御回路の制御端子電圧を変化させているので、回路
素子の特性バラツキ、Ａ／Ｄコンバータの基準電圧のバ
ラツキ、Ａ／Ｄコンバータ固有の変換誤差、電源電圧変
動、入力信号における黒基準期間のノイズ等にかかわら
ず、直流電圧を調整しなくても、Ａ／ＤコンバータのＮ
ビットデジタル信号における黒基準期間の直流電圧が、
設定された値にある時定数を持って常に一致させること
ができる。さらに、クリップ回路を設けてデジタル信号
のビット数を少なくしているので、直流制御回路の制御
端子電圧を調整するための回路規模をさらに小さくでき
る。
【００４３】本発明の請求項１３記載の映像機器は、請
求項１２記載の映像機器において、クランプレベル設定
コードは（Ｍ−１）ビットであって、所定のデジタル値
はクランプレベル設定コードのＭＳＢ側に付加された値
“１”の一つのビットであり、所定のデジタル値に対応
した電圧は、上側基準電圧から下側基準電圧までの範囲
の中央の電圧である。
求項１２記載の映像機器において、クランプレベル設定
コードは（Ｍ−１）ビットであって、所定のデジタル値
はクランプレベル設定コードのＭＳＢ側に付加された値
“１”の一つのビットであり、所定のデジタル値に対応
した電圧は、上側基準電圧から下側基準電圧までの範囲
の中央の電圧である。
【００４４】この構成によれば、任意に設定されるクラ
ンプレベル設定コードに対して所定のデジタル値を加え
てＭビットデータを作成するための構成が簡単になる。
ンプレベル設定コードに対して所定のデジタル値を加え
てＭビットデータを作成するための構成が簡単になる。
【００４５】本発明の請求項１４記載の映像機器は、請
求項１２または１３記載の映像機器において、データ抽
出回路が、アクティブ期間が入力アナログ映像信号の水
平ブランキング期間における黒基準期間に存在するクラ
ンプパルスの前エッジを始点として所定数の変換周期分
だけクリップ回路より出力されるＭビットデジタル信号
を加算平均してクランプパルスの周期を持つＭビットデ
ジタル信号として出力する加算平均回路からなる。
求項１２または１３記載の映像機器において、データ抽
出回路が、アクティブ期間が入力アナログ映像信号の水
平ブランキング期間における黒基準期間に存在するクラ
ンプパルスの前エッジを始点として所定数の変換周期分
だけクリップ回路より出力されるＭビットデジタル信号
を加算平均してクランプパルスの周期を持つＭビットデ
ジタル信号として出力する加算平均回路からなる。
【００４６】この構成によれば、黒基準期間における直
流電圧レベルに対応した複数のＭビットデジタル信号を
加算平均しているので、入力信号における黒基準期間の
ノイズによる影響を小さくすることができ、Ａ／Ｄコン
バータのＭビットデジタル信号における黒基準期間の直
流電圧をいっそう安定させることができる。
流電圧レベルに対応した複数のＭビットデジタル信号を
加算平均しているので、入力信号における黒基準期間の
ノイズによる影響を小さくすることができ、Ａ／Ｄコン
バータのＭビットデジタル信号における黒基準期間の直
流電圧をいっそう安定させることができる。
【００４７】本発明の請求項１５記載の映像機器は、請
求項１１または１４記載の映像機器において、加算平均
回路で加算平均するＭビットデジタル信号の個数は加算
平均回路に設けられた加算数設定端子に与えられる値に
応じて任意に設定される。
求項１１または１４記載の映像機器において、加算平均
回路で加算平均するＭビットデジタル信号の個数は加算
平均回路に設けられた加算数設定端子に与えられる値に
応じて任意に設定される。
【００４８】この構成によれば、Ａ／Ｄコンバータの出
力信号における黒基準期間に存在するノイズの位置に応
じて、そのノイズが存在するデータを加算平均に含めな
いような選択が可能となる。
力信号における黒基準期間に存在するノイズの位置に応
じて、そのノイズが存在するデータを加算平均に含めな
いような選択が可能となる。
【００４９】本発明の請求項１６記載の映像機器は、請
求項１５記載の映像機器において、加算数設定端子へ与
えられる値はバイナリ数である。
求項１５記載の映像機器において、加算数設定端子へ与
えられる値はバイナリ数である。
【００５０】この構成によれば、加算平均回路における
平均演算がビットシフト動作で実現でき、回路構成がい
っそう簡単になる。
平均演算がビットシフト動作で実現でき、回路構成がい
っそう簡単になる。
【００５１】
【発明の実施の形態】本発明の実施の形態について図面
を参照して説明する。図１は本発明にかかる信号直流電
圧安定化回路の実施の形態を示すブロック図である。本
実施の形態では１０ビットＡ／Ｄコンバータと８ビット
クリップ回路の例を示す。図１において、１は増幅器、
２は直流制御回路、３はＡ／Ｄコンバータ、４は位相調
整回路、５はクリップ回路、６はデータ抽出回路として
の加算平均回路、７は位相調整回路、８はデジタル引き
算回路、９はＤ／Ａコンバータ、１０は振幅調整回路、
１１は引き算回路、１２は上側基準電圧から下側基準電
圧までの範囲の中央の電圧、１３はコンデンサである。
を参照して説明する。図１は本発明にかかる信号直流電
圧安定化回路の実施の形態を示すブロック図である。本
実施の形態では１０ビットＡ／Ｄコンバータと８ビット
クリップ回路の例を示す。図１において、１は増幅器、
２は直流制御回路、３はＡ／Ｄコンバータ、４は位相調
整回路、５はクリップ回路、６はデータ抽出回路として
の加算平均回路、７は位相調整回路、８はデジタル引き
算回路、９はＤ／Ａコンバータ、１０は振幅調整回路、
１１は引き算回路、１２は上側基準電圧から下側基準電
圧までの範囲の中央の電圧、１３はコンデンサである。
【００５２】図４には信号直流電圧安定化回路の動作の
示すタイミング図を示す。
示すタイミング図を示す。
【００５３】入力アナログ映像信号は、図４に示す通
り、その１水平期間には映像信号が存在する有効期間
と、映像信号が存在しない水平ブランキング期間とが存
在し、この水平ブランキング期間の中には黒の基準とな
る黒基準期間が存在する。また、後程記述するクランプ
パルスは、図４の通りそのアクティブ期間は入力アナロ
グ映像信号の黒基準期間に存在する。
り、その１水平期間には映像信号が存在する有効期間
と、映像信号が存在しない水平ブランキング期間とが存
在し、この水平ブランキング期間の中には黒の基準とな
る黒基準期間が存在する。また、後程記述するクランプ
パルスは、図４の通りそのアクティブ期間は入力アナロ
グ映像信号の黒基準期間に存在する。
【００５４】この入力アナログ映像信号は、図１の通
り、固定利得あるいは可変利得の増幅器１で振幅されて
振幅が最適化され、さらに制御端子２ａに与える制御端
子電圧に従って増幅器１の出力アナログ映像信号の直流
電圧を規定する直流制御回路２にて直流電圧が最適化さ
れる。そして、入力アナログ映像信号は、１０ビットＡ
／Ｄコンバータ３にて、入力クロックに従った変換速度
でＬＳＢのＤ０からＭＳＢのＤ９までの１０ビットデジ
タル信号に変換されてクロックに同期して出力される。
このクロックと入力アナログ映像信号との関係は図４の
通りである。
り、固定利得あるいは可変利得の増幅器１で振幅されて
振幅が最適化され、さらに制御端子２ａに与える制御端
子電圧に従って増幅器１の出力アナログ映像信号の直流
電圧を規定する直流制御回路２にて直流電圧が最適化さ
れる。そして、入力アナログ映像信号は、１０ビットＡ
／Ｄコンバータ３にて、入力クロックに従った変換速度
でＬＳＢのＤ０からＭＳＢのＤ９までの１０ビットデジ
タル信号に変換されてクロックに同期して出力される。
このクロックと入力アナログ映像信号との関係は図４の
通りである。
【００５５】一方、この１０ビットデジタル信号の水平
ブランキング期間における黒基準期間の直流電圧レベル
を検出するに当たり、動作の定常状態ではそのレベルは
少なくともフルスケールの４分の１を超えることはあり
えないので、クリップ回路５にてＭＳＢ側２ビットをク
リップしてＤ０からＤ７の８ビットデジタル信号にして
８ビットの加算平均回路６に入力する。
ブランキング期間における黒基準期間の直流電圧レベル
を検出するに当たり、動作の定常状態ではそのレベルは
少なくともフルスケールの４分の１を超えることはあり
えないので、クリップ回路５にてＭＳＢ側２ビットをク
リップしてＤ０からＤ７の８ビットデジタル信号にして
８ビットの加算平均回路６に入力する。
【００５６】このクリップ回路５の構成例は図２に示す
通り、Ａ／Ｄコンバータ３の１０ビットデジタル信号
（Ｄ０〜Ｄ９）をそれぞれ入力とする１０個のＤフリッ
プフロップと、ＭＳＢ側の２ビット分のＤフリップフロ
ップのＱ出力の論理和をとってＬＳＢ側の８ビット分の
ＤフリップフロップにＳ入力として与えるＯＲ回路から
なる。
通り、Ａ／Ｄコンバータ３の１０ビットデジタル信号
（Ｄ０〜Ｄ９）をそれぞれ入力とする１０個のＤフリッ
プフロップと、ＭＳＢ側の２ビット分のＤフリップフロ
ップのＱ出力の論理和をとってＬＳＢ側の８ビット分の
ＤフリップフロップにＳ入力として与えるＯＲ回路から
なる。
【００５７】そして、このクリップ回路５は、入力され
た１０ビットデジタル信号が８ビットフルスケールを超
えた時、ＭＳＢ側２ビットのＤ８あるいはＤ９のどちら
か一方が“１”となるので、この時ＬＳＢ側の８個のＤ
フリップフロップをセットしてＤ０からＤ７を全て
“１”にして出力し、８ビットフルスケールにクリップ
した信号にする。
た１０ビットデジタル信号が８ビットフルスケールを超
えた時、ＭＳＢ側２ビットのＤ８あるいはＤ９のどちら
か一方が“１”となるので、この時ＬＳＢ側の８個のＤ
フリップフロップをセットしてＤ０からＤ７を全て
“１”にして出力し、８ビットフルスケールにクリップ
した信号にする。
【００５８】この１０ビットデジタル信号の各Ｄ０から
Ｄ９が入力されるＤフリップフロップに与えられるクロ
ックは、１０ビットＡ／Ｄコンバータ３に入力されるの
と同じクロックを位相調整回路４で位相を１０ビットデ
ジタル信号に対して最適化したものである。
Ｄ９が入力されるＤフリップフロップに与えられるクロ
ックは、１０ビットＡ／Ｄコンバータ３に入力されるの
と同じクロックを位相調整回路４で位相を１０ビットデ
ジタル信号に対して最適化したものである。
【００５９】８ビットの加算平均回路６では、アクティ
ブ期間が水平ブランキング期間における黒基準期間に存
在するクランプパルス（図４）の前エッジを始点として
加算数設定端子で規定される少なくとも２以上のバイナ
リ数（２，４，８，…等２のべき乗（２のｎ乗）の数
値）のクロック周期分だけ１０ビットＡ／Ｄコンバータ
に入力される変換クロックを位相調整回路４で位相を調
整した入力クロックに従って、クリップ回路５の出力の
８ビットデジタル信号における黒基準期間の信号を加算
平均して、入力クランプパルスの周期を持つＬＳＢのＡ
Ｄ０からＭＳＢのＡＤ７までの８ビットデジタル信号と
して出力し、デジタル引き算回路８に入力する。
ブ期間が水平ブランキング期間における黒基準期間に存
在するクランプパルス（図４）の前エッジを始点として
加算数設定端子で規定される少なくとも２以上のバイナ
リ数（２，４，８，…等２のべき乗（２のｎ乗）の数
値）のクロック周期分だけ１０ビットＡ／Ｄコンバータ
に入力される変換クロックを位相調整回路４で位相を調
整した入力クロックに従って、クリップ回路５の出力の
８ビットデジタル信号における黒基準期間の信号を加算
平均して、入力クランプパルスの周期を持つＬＳＢのＡ
Ｄ０からＭＳＢのＡＤ７までの８ビットデジタル信号と
して出力し、デジタル引き算回路８に入力する。
【００６０】このデジタル引き算回路８では、任意に設
定される７ビットのクランプレベル設定コードＬＳＢの
ＤＡ０からＭＳＢのＤＡ６に対し、ＭＳＢ側のＤＡ７に
“１”すなわち８０Ｈｅｘａを付加した８ビットデータ
から、８ビットの加算平均回路６の出力であるＬＳＢの
ＡＤ０からＭＳＢのＡＤ７までの８ビットデジタル信号
を引き算した結果を出力し、８ビットのＤ／Ａコンバー
タ９へ与える。
定される７ビットのクランプレベル設定コードＬＳＢの
ＤＡ０からＭＳＢのＤＡ６に対し、ＭＳＢ側のＤＡ７に
“１”すなわち８０Ｈｅｘａを付加した８ビットデータ
から、８ビットの加算平均回路６の出力であるＬＳＢの
ＡＤ０からＭＳＢのＡＤ７までの８ビットデジタル信号
を引き算した結果を出力し、８ビットのＤ／Ａコンバー
タ９へ与える。
【００６１】Ｄ／Ａコンバータ９は、上側基準電圧Ｖｒ
ｅｆＨおよび下側基準電圧ＶｒｅｆＬが与えられること
によって、上記の引き算結果を上記両電圧の範囲内でク
ランプパルスの周期をもつアナログデータに変換し、引
き算回路１１に入力する。
ｅｆＨおよび下側基準電圧ＶｒｅｆＬが与えられること
によって、上記の引き算結果を上記両電圧の範囲内でク
ランプパルスの周期をもつアナログデータに変換し、引
き算回路１１に入力する。
【００６２】引き算回路１１では、クランプパルスのア
クティブ期間において、８ビットＤ／Ａコンバータ９の
出力アナログデータから、８ビットＤ／Ａコンバータ９
に印加される上側基準電圧ＶｒｅｆＨから下側基準電圧
ＶｒｅｆＬまでの範囲の中央の電圧［（ＶｒｅｆＨ＋Ｖ
ｒｅｆＬ）／２］、言い換えると、上側基準電圧Ｖｒｅ
ｆＨおよび下側基準電圧ＶｒｅｆＬの平均値を引き算
し、この引き算結果に従ってコンデンサ１３を充放電す
る構成となっており、さらにコンデンサ１３の電圧に比
例して直流制御回路２の制御端子電圧を発生し、直流制
御回路２の出力アナログ映像信号の黒基準期間の直流電
圧を決定するようになっている。
クティブ期間において、８ビットＤ／Ａコンバータ９の
出力アナログデータから、８ビットＤ／Ａコンバータ９
に印加される上側基準電圧ＶｒｅｆＨから下側基準電圧
ＶｒｅｆＬまでの範囲の中央の電圧［（ＶｒｅｆＨ＋Ｖ
ｒｅｆＬ）／２］、言い換えると、上側基準電圧Ｖｒｅ
ｆＨおよび下側基準電圧ＶｒｅｆＬの平均値を引き算
し、この引き算結果に従ってコンデンサ１３を充放電す
る構成となっており、さらにコンデンサ１３の電圧に比
例して直流制御回路２の制御端子電圧を発生し、直流制
御回路２の出力アナログ映像信号の黒基準期間の直流電
圧を決定するようになっている。
【００６３】上記において、引き算回路１１に与えられ
るクランプパルスは、加算平均回路６に用いるのと同じ
クランプパルスを位相調整回路７にて位相調整すること
で、クランプパルスのアクティブ期間の位相をＤ／Ａコ
ンバータ９の出力アナログ信号の周期変化の変化点を避
けて安定点にし、さらに振幅調整回路１０にて振幅を引
き算回路１１に対して最適なものに設定したものであ
る。この振幅調整回路１０による振幅調整動作は従来例
で説明したのと同じ目的で行われる。
るクランプパルスは、加算平均回路６に用いるのと同じ
クランプパルスを位相調整回路７にて位相調整すること
で、クランプパルスのアクティブ期間の位相をＤ／Ａコ
ンバータ９の出力アナログ信号の周期変化の変化点を避
けて安定点にし、さらに振幅調整回路１０にて振幅を引
き算回路１１に対して最適なものに設定したものであ
る。この振幅調整回路１０による振幅調整動作は従来例
で説明したのと同じ目的で行われる。
【００６４】この引き算回路１１の構成例は図３に示す
通りである。この引き算回路１１では、コンデンサ１３
に発生する電圧が内部基準電圧３２と等しい時は、定電
流源３３と負荷３４とで決まる電圧がバッファ３５を通
して直流制御回路２の制御端子に印加される。
通りである。この引き算回路１１では、コンデンサ１３
に発生する電圧が内部基準電圧３２と等しい時は、定電
流源３３と負荷３４とで決まる電圧がバッファ３５を通
して直流制御回路２の制御端子に印加される。
【００６５】Ｄ／Ａコンバータ９の出力アナログデータ
が差動ペア３１の相手である（ＶｒｅｆＨ＋Ｖｒｅｆ
Ｌ）／２の電圧よりも高ければ、コンデンサ１３に充電
して電圧を上昇させ、内部基準電圧３２より高くなると
負荷３４に流れる電流が増加して直流制御回路２の制御
端子に印加される制御端子電圧が上昇する。
が差動ペア３１の相手である（ＶｒｅｆＨ＋Ｖｒｅｆ
Ｌ）／２の電圧よりも高ければ、コンデンサ１３に充電
して電圧を上昇させ、内部基準電圧３２より高くなると
負荷３４に流れる電流が増加して直流制御回路２の制御
端子に印加される制御端子電圧が上昇する。
【００６６】逆に、Ｄ／Ａコンバータ９の出力アナログ
データが差動ペア３１の相手である（ＶｒｅｆＨ＋Ｖｒ
ｅｆＬ）／２の電圧よりも低ければ、コンデンサ１３を
放電させて電圧を下降させ、内部基準電圧３２より低く
なると負荷３４に流れる電流が減少して直流制御回路２
の制御端子に印加される制御端子電圧が下降する。
データが差動ペア３１の相手である（ＶｒｅｆＨ＋Ｖｒ
ｅｆＬ）／２の電圧よりも低ければ、コンデンサ１３を
放電させて電圧を下降させ、内部基準電圧３２より低く
なると負荷３４に流れる電流が減少して直流制御回路２
の制御端子に印加される制御端子電圧が下降する。
【００６７】入力アナログ映像信号の黒基準期間にノイ
ズが存在すると、Ｄ／Ａコンバータ９の出力アナログデ
ータはクランプパルスの周期、すなわち１水平期間の周
期で差動ペア３１の相手である（ＶｒｅｆＨ＋Ｖｒｅｆ
Ｌ）／２近傍で電圧変動することになる。しかし、コン
デンサ１３に発生する電圧は差動ペア３１のインピーダ
ンスとコンデンサ１３の容量値とで決まる時定数の周期
に電圧変動が緩和される。したがって、このコンデンサ
１３に発生する電圧に比例して決まる直流制御回路２の
制御端子電圧、直流制御回路２の出力アナログ映像信号
の黒基準期間の直流電圧、ひいてはＡ／Ｄコンバータ３
の出力デジタル信号Ｄ０からＤ９における黒基準期間の
直流電圧の変動が緩和され、安定なものになる。
ズが存在すると、Ｄ／Ａコンバータ９の出力アナログデ
ータはクランプパルスの周期、すなわち１水平期間の周
期で差動ペア３１の相手である（ＶｒｅｆＨ＋Ｖｒｅｆ
Ｌ）／２近傍で電圧変動することになる。しかし、コン
デンサ１３に発生する電圧は差動ペア３１のインピーダ
ンスとコンデンサ１３の容量値とで決まる時定数の周期
に電圧変動が緩和される。したがって、このコンデンサ
１３に発生する電圧に比例して決まる直流制御回路２の
制御端子電圧、直流制御回路２の出力アナログ映像信号
の黒基準期間の直流電圧、ひいてはＡ／Ｄコンバータ３
の出力デジタル信号Ｄ０からＤ９における黒基準期間の
直流電圧の変動が緩和され、安定なものになる。
【００６８】Ａ／Ｄコンバータ３の出力デジタル信号Ｄ
０からＤ９の黒基準期間の直流電圧の平均が、任意に設
定したクランプレベル設定値ＤＡ０からＤＡ６に一致す
ると、加算平均回路６の出力であるＬＳＢのＡＤ０から
ＭＳＢのＡＤ７までの８ビットデジタル信号が、任意に
設定する７ビットのクランプレベル設定コードＬＳＢの
ＤＡ０からＭＳＢのＤＡ６に一致するので、このデジタ
ル引き算回路８の出力は８ビットフルスケールの中間値
８０ｈｅｘａになるので、これをＤ／Ａコンバータ９で
変換したアナログ出力は、引き算回路１１の相手である
（ＶｒｅｆＨ＋ＶｒｅｆＬ）／２と一致する。
０からＤ９の黒基準期間の直流電圧の平均が、任意に設
定したクランプレベル設定値ＤＡ０からＤＡ６に一致す
ると、加算平均回路６の出力であるＬＳＢのＡＤ０から
ＭＳＢのＡＤ７までの８ビットデジタル信号が、任意に
設定する７ビットのクランプレベル設定コードＬＳＢの
ＤＡ０からＭＳＢのＤＡ６に一致するので、このデジタ
ル引き算回路８の出力は８ビットフルスケールの中間値
８０ｈｅｘａになるので、これをＤ／Ａコンバータ９で
変換したアナログ出力は、引き算回路１１の相手である
（ＶｒｅｆＨ＋ＶｒｅｆＬ）／２と一致する。
【００６９】すると、コンデンサ１３への充放電は停止
して、引き算回路１１の出力電圧の変化は停止してその
時点の電圧で固定され、したがって直流制御回路２の出
力であるアナログ映像信号の黒基準期間の直流電圧も固
定され、これをＡ／Ｄコンバータ３で変換した出力デジ
タル信号Ｄ０からＤ９の黒基準期間の直流電圧もクラン
プレベル設定値と一致した値で固定される。
して、引き算回路１１の出力電圧の変化は停止してその
時点の電圧で固定され、したがって直流制御回路２の出
力であるアナログ映像信号の黒基準期間の直流電圧も固
定され、これをＡ／Ｄコンバータ３で変換した出力デジ
タル信号Ｄ０からＤ９の黒基準期間の直流電圧もクラン
プレベル設定値と一致した値で固定される。
【００７０】今、Ａ／Ｄコンバータ３の出力デジタル信
号Ｄ０からＤ９の黒基準期間の直流電圧の平均をＶｄと
し、本来設定したい直流電圧をＶ０、種々の変動要因に
より発生した誤差をＡとすると Ｖｄ＝Ｖ０＋Ａ ・・・ （１） と表される。これは加算平均回路６の出力デジタル信号
ＡＤ０からＡＤ７に一致する。デジタル引き算回路８で
はクランプレベル設定値Ｖｒに８０Ｈｅｘａを加えたデ
ータから、この加算平均回路６の出力デジタル信号ＡＤ
０からＡＤ７を減算するので、出力は Ｖｒ＋８０Ｈｅｘａ−Ｖ０−Ａ ・・・ （２） と表される。８０Ｈｅｘａは、上側基準電圧がＶｒｅｆ
Ｈで下側基準電圧がＶｒｅｆＬの８ビットＤ／Ａコンバ
ータで変換すると、出力は （ＶｒｅｆＨ＋ＶｒｅｆＬ）／２ となるので、デジタル引き算回路８の出力である（２）
式を上側基準電圧がＶｒｅｆＨで下側基準電圧がＶｒｅ
ｆＬの８ビットＤ／Ａコンバータで変換すると、出力は Ｖｒ＋（ＶｒｅｆＨ＋ＶｒｅｆＬ）／２−Ｖ０−Ａ ・・・ （３） と表される。引き算回路１１では、この８ビットＤ／Ａ
コンバータの出力である（３）式と （ＶｒｅｆＨ＋ＶｒｅｆＬ）／２ との差がゼロとなるように働くので、 Ｖｒ＋（ＶｒｅｆＨ＋ＶｒｅｆＬ）／２−Ｖ０−Ａ−
（ＶｒｅｆＨ＋ＶｒｅｆＬ）／２＝０ すなわち Ｖ０＝Ｖｒ−Ａ ・・・ （４） となる。この（４）式を（１）式に代入すると Ｖｄ＝Ｖｒ−Ａ＋Ａ ＝Ｖｒ となる。すなわち、いかなる変動要因ＡがあろうともＡ
／Ｄコンバータ３の出力デジタル信号Ｄ０からＤ９の黒
基準期間の直流電圧Ｖｄは常にクランプレベル設定値Ｖ
ｒと一致する。
号Ｄ０からＤ９の黒基準期間の直流電圧の平均をＶｄと
し、本来設定したい直流電圧をＶ０、種々の変動要因に
より発生した誤差をＡとすると Ｖｄ＝Ｖ０＋Ａ ・・・ （１） と表される。これは加算平均回路６の出力デジタル信号
ＡＤ０からＡＤ７に一致する。デジタル引き算回路８で
はクランプレベル設定値Ｖｒに８０Ｈｅｘａを加えたデ
ータから、この加算平均回路６の出力デジタル信号ＡＤ
０からＡＤ７を減算するので、出力は Ｖｒ＋８０Ｈｅｘａ−Ｖ０−Ａ ・・・ （２） と表される。８０Ｈｅｘａは、上側基準電圧がＶｒｅｆ
Ｈで下側基準電圧がＶｒｅｆＬの８ビットＤ／Ａコンバ
ータで変換すると、出力は （ＶｒｅｆＨ＋ＶｒｅｆＬ）／２ となるので、デジタル引き算回路８の出力である（２）
式を上側基準電圧がＶｒｅｆＨで下側基準電圧がＶｒｅ
ｆＬの８ビットＤ／Ａコンバータで変換すると、出力は Ｖｒ＋（ＶｒｅｆＨ＋ＶｒｅｆＬ）／２−Ｖ０−Ａ ・・・ （３） と表される。引き算回路１１では、この８ビットＤ／Ａ
コンバータの出力である（３）式と （ＶｒｅｆＨ＋ＶｒｅｆＬ）／２ との差がゼロとなるように働くので、 Ｖｒ＋（ＶｒｅｆＨ＋ＶｒｅｆＬ）／２−Ｖ０−Ａ−
（ＶｒｅｆＨ＋ＶｒｅｆＬ）／２＝０ すなわち Ｖ０＝Ｖｒ−Ａ ・・・ （４） となる。この（４）式を（１）式に代入すると Ｖｄ＝Ｖｒ−Ａ＋Ａ ＝Ｖｒ となる。すなわち、いかなる変動要因ＡがあろうともＡ
／Ｄコンバータ３の出力デジタル信号Ｄ０からＤ９の黒
基準期間の直流電圧Ｖｄは常にクランプレベル設定値Ｖ
ｒと一致する。
【００７１】この実施の形態の信号直流電圧安定化回路
によれば、ブランキング期間における黒基準期間におけ
る信号レベルに相当する複数のＭビットデジタル信号を
加算平均したデータに基づいて直流制御回路２の制御端
子電圧を変化させているので、回路素子の特性バラツ
キ、Ａ／Ｄコンバータの基準電圧のバラツキ、Ａ／Ｄコ
ンバータ３固有の変換誤差、電源電圧変動、入力信号に
おける黒基準期間のノイズ等にかかわらず、直流電圧を
調整しなくても、Ａ／Ｄコンバータ３のＮビットデジタ
ル信号における黒基準期間の直流電圧が、設定された値
にある時定数を持って常に一致させることができる。さ
らに、クリップ回路５を設けてデジタル信号のビット数
を少なくしているので、直流制御回路の制御端子電圧を
調整するための回路規模をさらに小さくできる。
によれば、ブランキング期間における黒基準期間におけ
る信号レベルに相当する複数のＭビットデジタル信号を
加算平均したデータに基づいて直流制御回路２の制御端
子電圧を変化させているので、回路素子の特性バラツ
キ、Ａ／Ｄコンバータの基準電圧のバラツキ、Ａ／Ｄコ
ンバータ３固有の変換誤差、電源電圧変動、入力信号に
おける黒基準期間のノイズ等にかかわらず、直流電圧を
調整しなくても、Ａ／Ｄコンバータ３のＮビットデジタ
ル信号における黒基準期間の直流電圧が、設定された値
にある時定数を持って常に一致させることができる。さ
らに、クリップ回路５を設けてデジタル信号のビット数
を少なくしているので、直流制御回路の制御端子電圧を
調整するための回路規模をさらに小さくできる。
【００７２】また、任意に設定されるクランプレベル設
定コードに対して所定のデジタル値を加えてＭビットデ
ータを作成するための構成が簡単になる。
定コードに対して所定のデジタル値を加えてＭビットデ
ータを作成するための構成が簡単になる。
【００７３】また、黒基準期間における直流電圧レベル
に対応した複数のＭビットデジタル信号を加算平均回路
６で加算平均しているので、入力信号における黒基準期
間のノイズによる影響を小さくすることができ、Ａ／Ｄ
コンバータのＭビットデジタル信号における黒基準期間
の直流電圧をいっそう安定させることができる。
に対応した複数のＭビットデジタル信号を加算平均回路
６で加算平均しているので、入力信号における黒基準期
間のノイズによる影響を小さくすることができ、Ａ／Ｄ
コンバータのＭビットデジタル信号における黒基準期間
の直流電圧をいっそう安定させることができる。
【００７４】また、加算平均回路６における平均演算が
ビットシフト動作で実現でき、回路構成がいっそう簡単
になる。
ビットシフト動作で実現でき、回路構成がいっそう簡単
になる。
【００７５】なお、上記のクリップ回路は省くことも可
能である。この場合、加算平均回路６以下の回路のビッ
ト数が増えるので、少し回路規模が大きくなる。
能である。この場合、加算平均回路６以下の回路のビッ
ト数が増えるので、少し回路規模が大きくなる。
【００７６】なお、上記の説明では、信号直流電圧安定
化回路について説明をしただけであるが、この信号直流
電圧安定化回路は、ＣＣＤカメラ、複写機、イメージス
キャナ装置、テレビジョン装置、ＶＴＲ装置およびその
他の映像機器に備えられるものである。
化回路について説明をしただけであるが、この信号直流
電圧安定化回路は、ＣＣＤカメラ、複写機、イメージス
キャナ装置、テレビジョン装置、ＶＴＲ装置およびその
他の映像機器に備えられるものである。
【００７７】
【発明の効果】以上説明したように、本発明の信号直流
電圧安定化回路によれば、いかなる変動要因があろうと
もＡ／Ｄコンバータの出力デジタル信号の黒基準期間の
直流電圧は常にクランプレベル設定値と一致するので、
従来必要であった信号直流電圧の調整が不要であり、か
つ入力アナログ映像信号の黒基準期間にノイズがある場
合でもＡ／Ｄコンバータの出力デジタル信号における黒
基準期間の直流電圧の変動は緩和され、安定なものにな
る。したがって、映像にはノイズが出ない映像機器を実
現する効果がある。
電圧安定化回路によれば、いかなる変動要因があろうと
もＡ／Ｄコンバータの出力デジタル信号の黒基準期間の
直流電圧は常にクランプレベル設定値と一致するので、
従来必要であった信号直流電圧の調整が不要であり、か
つ入力アナログ映像信号の黒基準期間にノイズがある場
合でもＡ／Ｄコンバータの出力デジタル信号における黒
基準期間の直流電圧の変動は緩和され、安定なものにな
る。したがって、映像にはノイズが出ない映像機器を実
現する効果がある。
【００７８】さらに、加算数設定端子で加算平均回路で
加算平均するデータ数を選択できるようにすれば、Ａ／
Ｄコンバータの出力信号における黒基準期間に存在する
ノイズの位置に応じて、そのノイズが存在するデータを
加算平均に含めないような選択が可能となる。ノイズの
存在する期間を避けて安定部分を選択的に処理すること
によりＡ／Ｄコンバータの出力デジタル信号における黒
基準期間の直流電圧をより安定なものにし、映像の黒レ
ベルが安定した映像機器を実現する効果がある。
加算平均するデータ数を選択できるようにすれば、Ａ／
Ｄコンバータの出力信号における黒基準期間に存在する
ノイズの位置に応じて、そのノイズが存在するデータを
加算平均に含めないような選択が可能となる。ノイズの
存在する期間を避けて安定部分を選択的に処理すること
によりＡ／Ｄコンバータの出力デジタル信号における黒
基準期間の直流電圧をより安定なものにし、映像の黒レ
ベルが安定した映像機器を実現する効果がある。
【００７９】さらに、クリップ回路で信号のビット数を
減少させれば、加算平均回路、デジタル引き算回路、Ｄ
／Ａコンバータが少ないビット数用の回路で構成できる
ので、回路規模が小さく省電力な信号直流電圧安定化回
路を備えた映像機器の実現を可能にする効果を有する。
減少させれば、加算平均回路、デジタル引き算回路、Ｄ
／Ａコンバータが少ないビット数用の回路で構成できる
ので、回路規模が小さく省電力な信号直流電圧安定化回
路を備えた映像機器の実現を可能にする効果を有する。
【００８０】また、加算平均回路における加算平均数を
バイナリ数にすれば、加算後の割り算処理がビットずら
しで実現でき、いっそう回路規模が小さく省電力な信号
直流電圧安定化回路を備えた映像機器の実現を可能にす
る効果を有する。
バイナリ数にすれば、加算後の割り算処理がビットずら
しで実現でき、いっそう回路規模が小さく省電力な信号
直流電圧安定化回路を備えた映像機器の実現を可能にす
る効果を有する。
【００８１】上記信号直流電圧安定化回路を具備した映
像機器は上記信号直流電圧安定化回路の奏する効果と同
様の効果を奏する。
像機器は上記信号直流電圧安定化回路の奏する効果と同
様の効果を奏する。
【図１】本発明の実施の形態を示す回路図である。
【図２】本発明の実施の形態におけるクリップ回路の構
成例を示す回路図である。
成例を示す回路図である。
【図３】本発明の実施の形態における引き算回路の構成
例を示す回路図である。
例を示す回路図である。
【図４】本発明の実施の形態の動作示すタイミング図で
ある。
ある。
【図５】従来例を示す回路図である。
【図６】他の従来例を示す回路図である。
１ 固定利得あるいは可変利得の増幅器
２ 直流制御回路
３ Ａ／Ｄコンバータ
４ 位相調整回路
５ クリップ回路
６ 加算平均回路
７ 位相調整回路
８ デジタル引き算回路
９ Ｄ／Ａコンバータ
１０ 振幅調整回路
１１ 引き算回路
１３ コンデンサ
３１ 差動ペア
３２ 内部基準電圧
３３ 定電流源
３４ 負荷
３５ バッファ
─────────────────────────────────────────────────────
フロントページの続き
Ｆターム(参考） 5C021 PA03 PA12 PA13 PA53 PA66
PA76 PA85 PA86 PA87 RA07
XA43 XA56 XA57 YA01 YC01
5J022 AA01 AB01 AC02 BA01 CA05
CB04 CC02 CE06 CE08 CF01
CF02
Claims (16)
- 【請求項１】 入力アナログ映像信号を増幅する増幅器
と、 制御端子に与えられる制御端子電圧に従って前記増幅器
の出力アナログ映像信号の直流電圧を規定する直流制御
回路と、 所定の変換周期で前記直流制御回路より出力されるアナ
ログ映像信号をＮビットデジタル信号に変換して出力す
るＡ／Ｄコンバータと、 前記Ａ／Ｄコンバータより出力されるＮビットデジタル
信号を前記入力アナログ映像信号の水平ブランキング期
間における黒基準期間にアクティブ期間が存在するクラ
ンプパルスのアクティブ期間に抽出して前記クランプパ
ルスの周期を持つＮビットデジタル信号として出力する
データ抽出回路と、 任意に設定されるクランプレベル設定コードに対して所
定のデジタル値を加えたＮビットデータから前記データ
抽出回路より出力されるＮビットデジタル信号を引き算
するデジタル引き算回路と、 前記デジタル引き算回路より出力されるＮビットデジタ
ルデータを所定の上側基準電圧および下側基準電圧の範
囲内でアナログデータに変換するＤ／Ａコンバータと、 前記クランプパルスのアクティブ期間に前記Ｄ／Ａコン
バータより出力されるアナログデータから前記所定のデ
ジタル値に対応した電圧を引き算した引き算結果に従っ
て充放電されるコンデンサを有し、前記コンデンサの電
圧に比例して前記直流制御回路の制御端子電圧を発生す
る引き算回路とを備えた信号直流電圧安定化回路。 - 【請求項２】 前記クランプレベル設定コードは（Ｎ−
１）ビットであって、前記所定のデジタル値は前記クラ
ンプレベル設定コードのＭＳＢ側に付加された値“１”
の一つのビットであり、前記所定のデジタル値に対応し
た電圧は、前記上側基準電圧から下側基準電圧までの範
囲の中央の電圧である請求項１記載の信号直流電圧安定
化回路。 - 【請求項３】 前記データ抽出回路が、アクティブ期間
が前記入力アナログ映像信号の水平ブランキング期間に
おける黒基準期間に存在するクランプパルスの前エッジ
を始点として所定数の変換周期分だけ前記Ａ／Ｄコンバ
ータより出力されるＮビットデジタル信号を加算平均し
て前記クランプパルスの周期を持つＮビットデジタル信
号として出力する加算平均回路からなる請求項１または
２記載の信号直流電圧安定化回路。 - 【請求項４】 入力アナログ映像信号を増幅する増幅器
と、 制御端子に与えられる制御端子電圧に従って前記増幅器
の出力アナログ映像信号の直流電圧を規定する直流制御
回路と、 所定の変換周期で前記直流制御回路より出力されるアナ
ログ映像信号をＮビットデジタル信号に変換して出力す
るＡ／Ｄコンバータと、 前記Ａ／Ｄコンバータより出力されるＮビットデジタル
信号をＮビットより少ないＭビットで信号クリップして
Ｍビットデジタル信号として出力するクリップ回路と、 前記Ａ／Ｄコンバータより出力されるＭビットデジタル
信号を前記入力アナログ映像信号の水平ブランキング期
間における黒基準期間にアクティブ期間が存在するクラ
ンプパルスのアクティブ期間に抽出して前記クランプパ
ルスの周期を持つＭビットデジタル信号として出力する
データ抽出回路と、 任意に設定されるクランプレベル設定コードに対して所
定のデジタル値を加えたＭビットデータから前記データ
抽出回路より出力されるＭビットデジタル信号を引き算
するデジタル引き算回路と、 前記デジタル引き算回路より出力されるＭビットデジタ
ルデータを所定の上側基準電圧および下側基準電圧の範
囲内でアナログデータに変換するＤ／Ａコンバータと、 前記クランプパルスのアクティブ期間に前記Ｄ／Ａコン
バータより出力されるアナログデータから前記所定のデ
ジタル値に対応した電圧を引き算した引き算結果に従っ
て充放電されるコンデンサを有し、前記コンデンサの電
圧に比例して前記直流制御回路の制御端子電圧を発生す
る引き算回路とを備えた信号直流電圧安定化回路。 - 【請求項５】 前記クランプレベル設定コードは（Ｍ−
１）ビットであって、前記所定のデジタル値は前記クラ
ンプレベル設定コードのＭＳＢ側に付加された値“１”
の一つのビットであり、前記所定のデジタル値に対応し
た電圧は、前記上側基準電圧から下側基準電圧までの範
囲の中央の電圧である請求項４記載の信号直流電圧安定
化回路。 - 【請求項６】 前記データ抽出回路が、アクティブ期間
が前記入力アナログ映像信号の水平ブランキング期間に
おける黒基準期間に存在するクランプパルスの前エッジ
を始点として所定数の変換周期分だけ前記クリップ回路
より出力されるＭビットデジタル信号を加算平均して前
記クランプパルスの周期を持つＭビットデジタル信号と
して出力する加算平均回路からなる請求項４または５記
載の信号直流電圧安定化回路。 - 【請求項７】 前記加算平均回路で加算平均するＭビッ
トデジタル信号の個数は前記加算平均回路に設けられた
加算数設定端子に与えられる値に応じて任意に設定され
ることを特徴とする請求項３または６記載の信号直流電
圧安定化回路。 - 【請求項８】 前記加算数設定端子へ与えられる値はバ
イナリ数であることを特徴とする請求項７記載の信号直
流電圧安定化回路。 - 【請求項９】 入力アナログ映像信号を増幅する増幅器
と、 制御端子に与えられる制御端子電圧に従って前記増幅器
の出力アナログ映像信号の直流電圧を規定する直流制御
回路と、 所定の変換周期で前記直流制御回路より出力されるアナ
ログ映像信号をＮビットデジタル信号に変換して出力す
るＡ／Ｄコンバータと、 前記Ａ／Ｄコンバータより出力されるＮビットデジタル
信号を前記入力アナログ映像信号の水平ブランキング期
間における黒基準期間にアクティブ期間が存在するクラ
ンプパルスのアクティブ期間に抽出して前記クランプパ
ルスの周期を持つＮビットデジタル信号として出力する
データ抽出回路と、 任意に設定されるクランプレベル設定コードに対して所
定のデジタル値を加えたＮビットデータから前記データ
抽出回路より出力されるＮビットデジタル信号を引き算
するデジタル引き算回路と、 前記デジタル引き算回路より出力されるＮビットデジタ
ルデータを所定の上側基準電圧および下側基準電圧の範
囲内でアナログデータに変換するＤ／Ａコンバータと、 前記クランプパルスのアクティブ期間に前記Ｄ／Ａコン
バータより出力されるアナログデータから前記所定のデ
ジタル値に対応した電圧を引き算した引き算結果に従っ
て充放電されるコンデンサを有し、前記コンデンサの電
圧に比例して前記直流制御回路の制御端子電圧を発生す
る引き算回路とを備えた信号直流電圧安定化回路を具備
した映像機器。 - 【請求項１０】 前記クランプレベル設定コードは（Ｎ
−１）ビットであって、前記所定のデジタル値は前記ク
ランプレベル設定コードのＭＳＢ側に付加された値
“１”の一つのビットであり、前記所定のデジタル値に
対応した電圧は、前記上側基準電圧から下側基準電圧ま
での範囲の中央の電圧である請求項９記載の映像機器。 - 【請求項１１】 前記データ抽出回路が、アクティブ期
間が前記入力アナログ映像信号の水平ブランキング期間
における黒基準期間に存在するクランプパルスの前エッ
ジを始点として所定数の変換周期分だけ前記Ａ／Ｄコン
バータより出力されるＮビットデジタル信号を加算平均
して前記クランプパルスの周期を持つＮビットデジタル
信号として出力する加算平均回路からなる請求項９また
は１０記載の映像機器。 - 【請求項１２】 入力アナログ映像信号を増幅する増幅
器と、 制御端子に与えられる制御端子電圧に従って前記増幅器
の出力アナログ映像信号の直流電圧を規定する直流制御
回路と、 所定の変換周期で前記直流制御回路より出力されるアナ
ログ映像信号をＮビットデジタル信号に変換して出力す
るＡ／Ｄコンバータと、 前記Ａ／Ｄコンバータより出力されるＮビットデジタル
信号をＮビットより少ないＭビットで信号クリップして
Ｍビットデジタル信号として出力するクリップ回路と、 前記Ａ／Ｄコンバータより出力されるＭビットデジタル
信号を前記入力アナログ映像信号の水平ブランキング期
間における黒基準期間にアクティブ期間が存在するクラ
ンプパルスのアクティブ期間に抽出して前記クランプパ
ルスの周期を持つＭビットデジタル信号として出力する
データ抽出回路と、 任意に設定されるクランプレベル設定コードに対して所
定のデジタル値を加えたＭビットデータから前記データ
抽出回路より出力されるＭビットデジタル信号を引き算
するデジタル引き算回路と、 前記デジタル引き算回路より出力されるＭビットデジタ
ルデータを所定の上側基準電圧および下側基準電圧の範
囲内でアナログデータに変換するＤ／Ａコンバータと、 前記クランプパルスのアクティブ期間に前記Ｄ／Ａコン
バータより出力されるアナログデータから前記所定のデ
ジタル値に対応した電圧を引き算した引き算結果に従っ
て充放電されるコンデンサを有し、前記コンデンサの電
圧に比例して前記直流制御回路の制御端子電圧を発生す
る引き算回路とを備えた信号直流電圧安定化回路を具備
した映像機器。 - 【請求項１３】 前記クランプレベル設定コードは（Ｍ
−１）ビットであって、前記所定のデジタル値は前記ク
ランプレベル設定コードのＭＳＢ側に付加された値
“１”の一つのビットであり、前記所定のデジタル値に
対応した電圧は、前記上側基準電圧から下側基準電圧ま
での範囲の中央の電圧である請求項１２記載の映像機
器。 - 【請求項１４】 前記データ抽出回路が、アクティブ期
間が前記入力アナログ映像信号の水平ブランキング期間
における黒基準期間に存在するクランプパルスの前エッ
ジを始点として所定数の変換周期分だけ前記クリップ回
路より出力されるＭビットデジタル信号を加算平均して
前記クランプパルスの周期を持つＭビットデジタル信号
として出力する加算平均回路からなる請求項１２または
１３記載の映像機器。 - 【請求項１５】 前記加算平均回路で加算平均するＭビ
ットデジタル信号の個数は前記加算平均回路に設けられ
た加算数設定端子に与えられる値に応じて任意に設定さ
れることを特徴とする請求項１１または１４記載の映像
機器。 - 【請求項１６】 前記加算数設定端子へ与えられる値は
バイナリ数であることを特徴とする請求項１５記載の映
像機器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001209426A JP4014825B2 (ja) | 2001-07-10 | 2001-07-10 | 信号直流電圧安定化回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001209426A JP4014825B2 (ja) | 2001-07-10 | 2001-07-10 | 信号直流電圧安定化回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003023549A true JP2003023549A (ja) | 2003-01-24 |
| JP4014825B2 JP4014825B2 (ja) | 2007-11-28 |
Family
ID=19045081
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001209426A Expired - Lifetime JP4014825B2 (ja) | 2001-07-10 | 2001-07-10 | 信号直流電圧安定化回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4014825B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006157263A (ja) * | 2004-11-26 | 2006-06-15 | Toshiba Corp | 固体撮像装置 |
| JP2006229544A (ja) * | 2005-02-17 | 2006-08-31 | Matsushita Electric Ind Co Ltd | 映像信号直流電圧安定化回路 |
| WO2009148107A1 (ja) * | 2008-06-06 | 2009-12-10 | ソニー株式会社 | 固体撮像装置、撮像装置、電子機器、ａｄ変換装置、ａｄ変換方法 |
-
2001
- 2001-07-10 JP JP2001209426A patent/JP4014825B2/ja not_active Expired - Lifetime
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006157263A (ja) * | 2004-11-26 | 2006-06-15 | Toshiba Corp | 固体撮像装置 |
| JP4625685B2 (ja) * | 2004-11-26 | 2011-02-02 | 株式会社東芝 | 固体撮像装置 |
| JP2006229544A (ja) * | 2005-02-17 | 2006-08-31 | Matsushita Electric Ind Co Ltd | 映像信号直流電圧安定化回路 |
| JP4503461B2 (ja) * | 2005-02-17 | 2010-07-14 | パナソニック株式会社 | 映像信号直流電圧安定化回路 |
| WO2009148107A1 (ja) * | 2008-06-06 | 2009-12-10 | ソニー株式会社 | 固体撮像装置、撮像装置、電子機器、ａｄ変換装置、ａｄ変換方法 |
| JP2009296423A (ja) * | 2008-06-06 | 2009-12-17 | Sony Corp | 固体撮像装置、撮像装置、電子機器、ａｄ変換装置、ａｄ変換方法 |
| US8502899B2 (en) | 2008-06-06 | 2013-08-06 | Sony Corporation | Solid-state imaging device, imaging device, electronic equipment, A/D converter and A/D conversion method |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4014825B2 (ja) | 2007-11-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7626532B2 (en) | A/D converter | |
| US6686957B1 (en) | Preview mode low resolution output system and method | |
| US7286176B2 (en) | CCD imager analog processor systems and methods | |
| KR101293057B1 (ko) | 비교기, 아날로그 디지털 컨버터, 램프신호 기울기 보정회로, 이를 포함하는 ｃｍｏｓ 이미지센서 및 이에 따른 램프 신호 기울기 보정방법 | |
| JP2005269611A (ja) | 比較器、ａｄ変換回路、半導体装置、および撮像装置 | |
| JP2008187432A (ja) | 定電流源、ランプ電圧発生回路、ａ／ｄ変換器 | |
| JPH09312552A (ja) | 発振回路及びそれを利用したｐｌｌ回路 | |
| US6157332A (en) | Self-calibrating video digital to analog converter | |
| TWI245494B (en) | Video signal processing system including analog to digital converter and related method for calibrating analog to digital converter | |
| KR100381105B1 (ko) | 컬러 영상 디스플레이의 자동 화이트 밸런스 조절 회로 | |
| JP3183417B2 (ja) | Ａ／ｄ変換装置 | |
| US6515602B2 (en) | Clamp circuit and method for increasing dynamic range of input image signal and minimizing line noise | |
| JP2003023549A (ja) | 信号直流電圧安定化回路およびそれを用いた映像機器 | |
| US6490005B1 (en) | Video analog-to-digital converter | |
| US7872600B2 (en) | Low cost analog to digital converter and a method for converting an analog signal to a digital signal | |
| JP3371689B2 (ja) | Ａ／ｄ変換基準電圧設定回路 | |
| JP3760503B2 (ja) | クランプ回路 | |
| KR102109598B1 (ko) | 비트 수의 확장이 가능한 디지털/아날로그 변환기 | |
| JP2004029411A (ja) | 表示装置 | |
| JP3307708B2 (ja) | 自動ループ制御方法および自動ループ制御装置 | |
| JPH0634511B2 (ja) | 自動ホワイトバランス調整回路 | |
| JP4335081B2 (ja) | 信号直流電圧安定化回路およびそれを備えた映像機器 | |
| JP4033284B2 (ja) | 直流クランプ回路 | |
| KR910008455B1 (ko) | 디지탈신호의 구간적분회로 | |
| JPH0758983A (ja) | ダイナミックγ補正回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050303 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070525 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070529 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070730 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070821 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070912 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100921 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100921 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110921 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120921 Year of fee payment: 5 |