JP2003022682A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2003022682A JP2003022682A JP2001207163A JP2001207163A JP2003022682A JP 2003022682 A JP2003022682 A JP 2003022682A JP 2001207163 A JP2001207163 A JP 2001207163A JP 2001207163 A JP2001207163 A JP 2001207163A JP 2003022682 A JP2003022682 A JP 2003022682A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- write
- semiconductor device
- erase
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Debugging And Monitoring (AREA)
- Memory System (AREA)
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
- Read Only Memory (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】
【課題】 書込み消去回数に制限のあるメモリデバイス
の書込み消去回数を適切かつ的確に把握できる半導体装
置を得る。 【解決手段】 書込み消去回数に制限のあるメモリデバ
イスを内蔵する半導体装置において、前記メモリデバイ
スの書込み消去回数についてカウント動作を行うレジス
タ２と、レジスタ手段２のカウント内容を記憶するため
の不揮発性メモリ１とを内蔵するとともに、不揮発性メ
モリ１の記憶内容を読み出すことにより半導体装置の外
部で前記書込み消去回数を確認できるようにした。
の書込み消去回数を適切かつ的確に把握できる半導体装
置を得る。 【解決手段】 書込み消去回数に制限のあるメモリデバ
イスを内蔵する半導体装置において、前記メモリデバイ
スの書込み消去回数についてカウント動作を行うレジス
タ２と、レジスタ手段２のカウント内容を記憶するため
の不揮発性メモリ１とを内蔵するとともに、不揮発性メ
モリ１の記憶内容を読み出すことにより半導体装置の外
部で前記書込み消去回数を確認できるようにした。
Description
【０００１】
【発明の属する技術分野】この発明は、半導体装置、特
に、書込み消去回数（以下、Ｅ／Ｗ回数という）に制限
のある不揮発性メモリを内蔵する半導体装置に関するも
のである。
に、書込み消去回数（以下、Ｅ／Ｗ回数という）に制限
のある不揮発性メモリを内蔵する半導体装置に関するも
のである。
【０００２】
【従来の技術】従来、たとえば三菱シングルチップマイ
クロコンピュータユーザーズマニュアルＭ１６Ｃ／６２
グループＰ２３４（１９９９年５月三菱電機（株）半導
体営業統括部発行）に示されるようにプログラム／イレ
ーズ回数については１００回というようにＥ／Ｗ回数に
ついて制限があるデバイスがある。しかし、そのＥ／Ｗ
回数を知る適切な手段が見当らなかった。
クロコンピュータユーザーズマニュアルＭ１６Ｃ／６２
グループＰ２３４（１９９９年５月三菱電機（株）半導
体営業統括部発行）に示されるようにプログラム／イレ
ーズ回数については１００回というようにＥ／Ｗ回数に
ついて制限があるデバイスがある。しかし、そのＥ／Ｗ
回数を知る適切な手段が見当らなかった。
【０００３】
【発明が解決しようとする課題】このようなＥ／Ｗ回数
に制限のあるデバイスを使用する場合、Ｅ／Ｗ回数を常
に考慮しながらプログラムの書き換え等を行う必要があ
った。
に制限のあるデバイスを使用する場合、Ｅ／Ｗ回数を常
に考慮しながらプログラムの書き換え等を行う必要があ
った。
【０００４】この発明は、書込み消去回数に制限のある
メモリデバイスの書込み消去回数を適切かつ的確に把握
できる半導体装置を得ようとするものである。
メモリデバイスの書込み消去回数を適切かつ的確に把握
できる半導体装置を得ようとするものである。
【０００５】
【課題を解決するための手段】第１の発明に係る半導体
装置では、書込み消去回数に制限のあるメモリデバイス
を内蔵する半導体装置において、前記メモリデバイスの
書込み消去回数についてカウント動作を行うレジスタ手
段と、前記レジスタ手段のカウント内容を記憶するため
の不揮発性メモリ手段とを内蔵するとともに、前記不揮
発性メモリ手段の記憶内容を読み出すことにより半導体
装置の外部で前記書込み消去回数を確認できるようにし
たものである。
装置では、書込み消去回数に制限のあるメモリデバイス
を内蔵する半導体装置において、前記メモリデバイスの
書込み消去回数についてカウント動作を行うレジスタ手
段と、前記レジスタ手段のカウント内容を記憶するため
の不揮発性メモリ手段とを内蔵するとともに、前記不揮
発性メモリ手段の記憶内容を読み出すことにより半導体
装置の外部で前記書込み消去回数を確認できるようにし
たものである。
【０００６】第２の発明に係る半導体装置では、電源投
入時にメモリ内容をレジスタ手段に転送する不揮発性メ
モリ手段と、前記メモリデバイスへの消去信号に応じて
書込み消去回数を計上し、前記メモリデバイスへの書込
み信号に応じてカウント内容を前記不揮発性メモリ手段
に転送するレジスタ手段とを設けたものである。
入時にメモリ内容をレジスタ手段に転送する不揮発性メ
モリ手段と、前記メモリデバイスへの消去信号に応じて
書込み消去回数を計上し、前記メモリデバイスへの書込
み信号に応じてカウント内容を前記不揮発性メモリ手段
に転送するレジスタ手段とを設けたものである。
【０００７】第３の発明に係る半導体装置では、複数の
メモリブロックを有するメモリデバイスを備え、前記複
数のメモリブロックにそれぞれ設けられ各メモリブロッ
クの書込み消去回数を記憶するための不揮発性メモリ手
段と、前記不揮発性メモリ手段のメモリ内容を比較して
書込み消去回数の最大値を導出する最大値導出手段とを
有するものである。
メモリブロックを有するメモリデバイスを備え、前記複
数のメモリブロックにそれぞれ設けられ各メモリブロッ
クの書込み消去回数を記憶するための不揮発性メモリ手
段と、前記不揮発性メモリ手段のメモリ内容を比較して
書込み消去回数の最大値を導出する最大値導出手段とを
有するものである。
【０００８】第４の発明に係る半導体装置では、メモリ
デバイスとともに前記メモリデバイスを制御するための
シーケンスを有する制御ブロックを内蔵した半導体装置
において、前記制御ブロックのシーケンスに応じて、レ
ジスタ手段に書込み消去回数を計上するとともに、前記
レジスタ手段のカウント内容を前記不揮発性メモリ手段
に転送するようにしたものである。
デバイスとともに前記メモリデバイスを制御するための
シーケンスを有する制御ブロックを内蔵した半導体装置
において、前記制御ブロックのシーケンスに応じて、レ
ジスタ手段に書込み消去回数を計上するとともに、前記
レジスタ手段のカウント内容を前記不揮発性メモリ手段
に転送するようにしたものである。
【０００９】
【発明の実施の形態】実施の形態１．この発明による実
施の形態１を図１について説明する。図１は実施の形態
１における動作手順を示すブロック図である。
施の形態１を図１について説明する。図１は実施の形態
１における動作手順を示すブロック図である。
【００１０】図１に、この発明についての手順図を示
す。図において、１はＥ／Ｗ回数を記憶しておくフラッ
シュメモリからなる不揮発性メモリ、２はＥ／Ｗ回数を
カウントするレジスタである。不揮発性メモリ１は、シ
ングルチップマイクロコンピュータに内蔵されたフラッ
シュメモリとして構成され、シングルチップマイクロコ
ンピュータにおける機能を発揮するための本来のメモリ
内容を記憶する主メモリ領域と、前記主メモリ領域にお
けるＥ／Ｗ回数を記憶するための回数メモリ領域とを有
している。
す。図において、１はＥ／Ｗ回数を記憶しておくフラッ
シュメモリからなる不揮発性メモリ、２はＥ／Ｗ回数を
カウントするレジスタである。不揮発性メモリ１は、シ
ングルチップマイクロコンピュータに内蔵されたフラッ
シュメモリとして構成され、シングルチップマイクロコ
ンピュータにおける機能を発揮するための本来のメモリ
内容を記憶する主メモリ領域と、前記主メモリ領域にお
けるＥ／Ｗ回数を記憶するための回数メモリ領域とを有
している。
【００１１】このように、この実施の形態１では、Ｅ／
Ｗ回数を記憶しておく不揮発性メモリ１とＥ／Ｗ回数を
カウントするレジスタ２を備えている。
Ｗ回数を記憶しておく不揮発性メモリ１とＥ／Ｗ回数を
カウントするレジスタ２を備えている。
【００１２】まず、デバイスへの電源投入時に、電源立
ち上がりを示すＰＯＲ信号を不揮発性メモリ１が受ける
と、そのＥ／Ｗ回数を示すメモリ内容をレジスタ２に転
送する〔図１（ａ）〕。その後、メモリを消去する信号
としてＥｒａｓｅ信号が発生すると、レジスタ２の内容
がインクリメントされる〔図１（ｂ）〕。次に、メモリ
書込みを行う際に発生する信号Ｗｒｉｔｅ信号によっ
て、レジスタ２の内容を不揮発性メモリ１に転送を行う
〔図１（ｃ）〕。この不揮発性メモリ１のメモリ内容を
読み出すことで、現在のＥ／Ｗ回数を確認することがで
きる。
ち上がりを示すＰＯＲ信号を不揮発性メモリ１が受ける
と、そのＥ／Ｗ回数を示すメモリ内容をレジスタ２に転
送する〔図１（ａ）〕。その後、メモリを消去する信号
としてＥｒａｓｅ信号が発生すると、レジスタ２の内容
がインクリメントされる〔図１（ｂ）〕。次に、メモリ
書込みを行う際に発生する信号Ｗｒｉｔｅ信号によっ
て、レジスタ２の内容を不揮発性メモリ１に転送を行う
〔図１（ｃ）〕。この不揮発性メモリ１のメモリ内容を
読み出すことで、現在のＥ／Ｗ回数を確認することがで
きる。
【００１３】この発明による実施の形態１によれば、書
込み消去回数に制限のあるメモリデバイスを内蔵する半
導体装置において、前記メモリデバイスの書込み消去回
数についてカウント動作を行うレジスタ２からなるレジ
スタ手段と、前記レジスタ２からなるレジスタ手段のカ
ウント内容を記憶するための不揮発性メモリ１からなる
不揮発性メモリ手段とを内蔵するとともに、前記不揮発
性メモリ１からなる不揮発性メモリ手段の記憶内容を読
み出すことにより半導体装置の外部で前記書込み消去回
数を確認できるようにしたので、書込み消去回数に制限
のあるメモリデバイスの書込み消去回数を適切かつ的確
に把握できる半導体装置を得ることができる。
込み消去回数に制限のあるメモリデバイスを内蔵する半
導体装置において、前記メモリデバイスの書込み消去回
数についてカウント動作を行うレジスタ２からなるレジ
スタ手段と、前記レジスタ２からなるレジスタ手段のカ
ウント内容を記憶するための不揮発性メモリ１からなる
不揮発性メモリ手段とを内蔵するとともに、前記不揮発
性メモリ１からなる不揮発性メモリ手段の記憶内容を読
み出すことにより半導体装置の外部で前記書込み消去回
数を確認できるようにしたので、書込み消去回数に制限
のあるメモリデバイスの書込み消去回数を適切かつ的確
に把握できる半導体装置を得ることができる。
【００１４】また、この発明による実施の形態１によれ
ば、前項の構成において、電源投入時にメモリ内容をレ
ジスタ２からなるレジスタ手段に転送する不揮発性メモ
リ１からなる不揮発性メモリ手段と、前記メモリデバイ
スへの消去信号に応じて書込み消去回数を計上し、前記
メモリデバイスへの書込み信号に応じてカウント内容を
前記不揮発性メモリ１からなる不揮発性メモリ手段に転
送するレジスタ２からなるレジスタ手段とを設けたの
で、書込み消去回数に制限のあるメモリデバイスの書込
み消去回数をより適切かつ的確に把握できる半導体装置
を得ることができる。
ば、前項の構成において、電源投入時にメモリ内容をレ
ジスタ２からなるレジスタ手段に転送する不揮発性メモ
リ１からなる不揮発性メモリ手段と、前記メモリデバイ
スへの消去信号に応じて書込み消去回数を計上し、前記
メモリデバイスへの書込み信号に応じてカウント内容を
前記不揮発性メモリ１からなる不揮発性メモリ手段に転
送するレジスタ２からなるレジスタ手段とを設けたの
で、書込み消去回数に制限のあるメモリデバイスの書込
み消去回数をより適切かつ的確に把握できる半導体装置
を得ることができる。
【００１５】実施の形態２．実施の形態１における不揮
発性メモリ１をＥＥＰＲＯＭにしても同様の効果が期待
できる。
発性メモリ１をＥＥＰＲＯＭにしても同様の効果が期待
できる。
【００１６】この発明による実施の形態２によれば、書
込み消去回数に制限のあるメモリデバイスを内蔵する半
導体装置において、前記メモリデバイスの書込み消去回
数についてカウント動作を行うレジスタ２からなるレジ
スタ手段と、前記レジスタ２からなるレジスタ手段のカ
ウント内容を記憶するためのＥＥＰＲＯＭで構成された
不揮発性メモリ１からなる不揮発性メモリ手段とを内蔵
するとともに、前記不揮発性メモリ１からなる不揮発性
メモリ手段の記憶内容を読み出すことにより半導体装置
の外部で前記書込み消去回数を確認できるようにしたの
で、ＥＥＰＲＯＭで構成された不揮発性メモリを用いる
ことにより、書込み消去回数に制限のあるメモリデバイ
スの書込み消去回数を適切かつ的確に把握できる半導体
装置を得ることができる。
込み消去回数に制限のあるメモリデバイスを内蔵する半
導体装置において、前記メモリデバイスの書込み消去回
数についてカウント動作を行うレジスタ２からなるレジ
スタ手段と、前記レジスタ２からなるレジスタ手段のカ
ウント内容を記憶するためのＥＥＰＲＯＭで構成された
不揮発性メモリ１からなる不揮発性メモリ手段とを内蔵
するとともに、前記不揮発性メモリ１からなる不揮発性
メモリ手段の記憶内容を読み出すことにより半導体装置
の外部で前記書込み消去回数を確認できるようにしたの
で、ＥＥＰＲＯＭで構成された不揮発性メモリを用いる
ことにより、書込み消去回数に制限のあるメモリデバイ
スの書込み消去回数を適切かつ的確に把握できる半導体
装置を得ることができる。
【００１７】実施の形態３．実施の形態１における不揮
発性メモリ１をＦＲＡＭにしても同様の効果が期待でき
る。
発性メモリ１をＦＲＡＭにしても同様の効果が期待でき
る。
【００１８】この発明による実施の形態３によれば、書
込み消去回数に制限のあるメモリデバイスを内蔵する半
導体装置において、前記メモリデバイスの書込み消去回
数についてカウント動作を行うレジスタ２からなるレジ
スタ手段と、前記レジスタ２からなるレジスタ手段のカ
ウント内容を記憶するためのＦＲＡＭで構成された不揮
発性メモリ１からなる不揮発性メモリ手段とを内蔵する
とともに、前記不揮発性メモリ１からなる不揮発性メモ
リ手段の記憶内容を読み出すことにより半導体装置の外
部で前記書込み消去回数を確認できるようにしたので、
ＦＲＡＭで構成された不揮発性メモリを用いることによ
り、書込み消去回数に制限のあるメモリデバイスの書込
み消去回数を適切かつ的確に把握できる半導体装置を得
ることができる。
込み消去回数に制限のあるメモリデバイスを内蔵する半
導体装置において、前記メモリデバイスの書込み消去回
数についてカウント動作を行うレジスタ２からなるレジ
スタ手段と、前記レジスタ２からなるレジスタ手段のカ
ウント内容を記憶するためのＦＲＡＭで構成された不揮
発性メモリ１からなる不揮発性メモリ手段とを内蔵する
とともに、前記不揮発性メモリ１からなる不揮発性メモ
リ手段の記憶内容を読み出すことにより半導体装置の外
部で前記書込み消去回数を確認できるようにしたので、
ＦＲＡＭで構成された不揮発性メモリを用いることによ
り、書込み消去回数に制限のあるメモリデバイスの書込
み消去回数を適切かつ的確に把握できる半導体装置を得
ることができる。
【００１９】実施の形態４．この発明による実施の形態
４を図２について説明する。図２は実施の形態４におけ
る回路構成を示すブロック図である。
４を図２について説明する。図２は実施の形態４におけ
る回路構成を示すブロック図である。
【００２０】実施の形態１における不揮発性メモリをユ
ーザーＲＯＭの各ブロック３ａ，３ｂ，３ｃ，３ｄに配
置し，その不揮発性メモリ１ａ，１ｂ，１ｃ，１ｄの内
容を比較して最大値を抽出する回路（最大値回路とい
う）４を通し，一番多用されたブロックのＥ／Ｗ回数を
チップのＥ／Ｗ回数とすることが可能となる（図２参
照）。
ーザーＲＯＭの各ブロック３ａ，３ｂ，３ｃ，３ｄに配
置し，その不揮発性メモリ１ａ，１ｂ，１ｃ，１ｄの内
容を比較して最大値を抽出する回路（最大値回路とい
う）４を通し，一番多用されたブロックのＥ／Ｗ回数を
チップのＥ／Ｗ回数とすることが可能となる（図２参
照）。
【００２１】この発明による実施の形態４によれば、実
施の形態１ないし実施の形態３の構成において、複数の
メモリブロック３ａ，３ｂ，３ｃ，３ｄを有するメモリ
デバイスを備え、前記複数のメモリブロック３ａ，３
ｂ，３ｃ，３ｄにそれぞれ設けられ各メモリブロックの
書込み消去回数を記憶するための不揮発性メモリ手段１
ａ，１ｂ，１ｃ，１ｄと、前記不揮発性メモリ手段１
ａ，１ｂ，１ｃ，１ｄのメモリ内容を比較して書込み消
去回数の最大値を導出する最大値回路４からなる最大値
導出手段とを有するので、複数のメモリブロックについ
ての書込み消去回数の最大値を導出することにより、書
込み消去回数に制限のある複数のメモリブロックを有す
るメモリデバイスの書込み消去回数を適切かつ的確に把
握できる半導体装置を得ることができる。
施の形態１ないし実施の形態３の構成において、複数の
メモリブロック３ａ，３ｂ，３ｃ，３ｄを有するメモリ
デバイスを備え、前記複数のメモリブロック３ａ，３
ｂ，３ｃ，３ｄにそれぞれ設けられ各メモリブロックの
書込み消去回数を記憶するための不揮発性メモリ手段１
ａ，１ｂ，１ｃ，１ｄと、前記不揮発性メモリ手段１
ａ，１ｂ，１ｃ，１ｄのメモリ内容を比較して書込み消
去回数の最大値を導出する最大値回路４からなる最大値
導出手段とを有するので、複数のメモリブロックについ
ての書込み消去回数の最大値を導出することにより、書
込み消去回数に制限のある複数のメモリブロックを有す
るメモリデバイスの書込み消去回数を適切かつ的確に把
握できる半導体装置を得ることができる。
【００２２】実施の形態５．Ｆｌａｓｈメモリの制御
は、制御ブロック内のシーケンサを用いて実施してい
る。この内蔵シーケンサを用いて、レジスタをインクリ
メントさせ、そのレジスタの内容を不揮発性メモリに書
き込む動作を行わせることにより実現する。すなわち、
内蔵シーケンサによる消去シーケンス中でレジスタへの
「インクリメント」動作と、不揮発性メモリへの「書き
戻し」動作の両方の動作を実施するものである。
は、制御ブロック内のシーケンサを用いて実施してい
る。この内蔵シーケンサを用いて、レジスタをインクリ
メントさせ、そのレジスタの内容を不揮発性メモリに書
き込む動作を行わせることにより実現する。すなわち、
内蔵シーケンサによる消去シーケンス中でレジスタへの
「インクリメント」動作と、不揮発性メモリへの「書き
戻し」動作の両方の動作を実施するものである。
【００２３】この発明による実施の形態５によれば、実
施の形態１ないし実施の形態４の構成において、メモリ
デバイスとともに前記メモリデバイスを制御するための
シーケンスを有する制御ブロックを内蔵した半導体装置
において、前記制御ブロックのシーケンスに応じて、レ
ジスタ手段に書込み消去回数を計上するとともに、前記
レジスタ手段のカウント内容を前記不揮発性メモリ手段
に転送するようにしたので、制御ブロックのシーケンス
により、書込み消去回数に制限のあるメモリデバイスの
書込み消去回数を適切かつ的確に把握できる半導体装置
を得ることができる。
施の形態１ないし実施の形態４の構成において、メモリ
デバイスとともに前記メモリデバイスを制御するための
シーケンスを有する制御ブロックを内蔵した半導体装置
において、前記制御ブロックのシーケンスに応じて、レ
ジスタ手段に書込み消去回数を計上するとともに、前記
レジスタ手段のカウント内容を前記不揮発性メモリ手段
に転送するようにしたので、制御ブロックのシーケンス
により、書込み消去回数に制限のあるメモリデバイスの
書込み消去回数を適切かつ的確に把握できる半導体装置
を得ることができる。
【００２４】以上のように、この発明による実施の形態
では、Ｅ／Ｗ回数制限を持つデバイスについて、常にＥ
／Ｗ回数を知ることができる。
では、Ｅ／Ｗ回数制限を持つデバイスについて、常にＥ
／Ｗ回数を知ることができる。
【００２５】
【発明の効果】第１の発明によれば、書込み消去回数に
制限のあるメモリデバイスを内蔵する半導体装置におい
て、前記メモリデバイスの書込み消去回数についてカウ
ント動作を行うレジスタ手段と、前記レジスタ手段のカ
ウント内容を記憶するための不揮発性メモリ手段とを内
蔵するとともに、前記不揮発性メモリ手段の記憶内容を
読み出すことにより半導体装置の外部で前記書込み消去
回数を確認できるようにしたので、書込み消去回数に制
限のあるメモリデバイスの書込み消去回数を適切かつ的
確に把握できる半導体装置を得ることができる。
制限のあるメモリデバイスを内蔵する半導体装置におい
て、前記メモリデバイスの書込み消去回数についてカウ
ント動作を行うレジスタ手段と、前記レジスタ手段のカ
ウント内容を記憶するための不揮発性メモリ手段とを内
蔵するとともに、前記不揮発性メモリ手段の記憶内容を
読み出すことにより半導体装置の外部で前記書込み消去
回数を確認できるようにしたので、書込み消去回数に制
限のあるメモリデバイスの書込み消去回数を適切かつ的
確に把握できる半導体装置を得ることができる。
【００２６】第２の発明によれば、第１の発明におい
て、電源投入時にメモリ内容をレジスタ手段に転送する
不揮発性メモリ手段と、前記メモリデバイスへの消去信
号に応じて書込み消去回数を計上し、前記メモリデバイ
スへの書込み信号に応じてカウント内容を前記不揮発性
メモリ手段に転送するレジスタ手段とを設けたので、書
込み消去回数に制限のあるメモリデバイスの書込み消去
回数をより適切かつ的確に把握できる半導体装置を得る
ことができる。
て、電源投入時にメモリ内容をレジスタ手段に転送する
不揮発性メモリ手段と、前記メモリデバイスへの消去信
号に応じて書込み消去回数を計上し、前記メモリデバイ
スへの書込み信号に応じてカウント内容を前記不揮発性
メモリ手段に転送するレジスタ手段とを設けたので、書
込み消去回数に制限のあるメモリデバイスの書込み消去
回数をより適切かつ的確に把握できる半導体装置を得る
ことができる。
【００２７】第３の発明によれば、第１の発明におい
て、複数のメモリブロックを有するメモリデバイスを備
え、前記複数のメモリブロックにそれぞれ設けられ各メ
モリブロックの書込み消去回数を記憶するための不揮発
性メモリ手段と、前記不揮発性メモリ手段のメモリ内容
を比較して書込み消去回数の最大値を導出する最大値導
出手段とを有するので、複数のメモリブロックについて
の書込み消去回数の最大値を導出することにより、書込
み消去回数に制限のある複数のメモリブロックを有する
メモリデバイスの書込み消去回数を適切かつ的確に把握
できる半導体装置を得ることができる。
て、複数のメモリブロックを有するメモリデバイスを備
え、前記複数のメモリブロックにそれぞれ設けられ各メ
モリブロックの書込み消去回数を記憶するための不揮発
性メモリ手段と、前記不揮発性メモリ手段のメモリ内容
を比較して書込み消去回数の最大値を導出する最大値導
出手段とを有するので、複数のメモリブロックについて
の書込み消去回数の最大値を導出することにより、書込
み消去回数に制限のある複数のメモリブロックを有する
メモリデバイスの書込み消去回数を適切かつ的確に把握
できる半導体装置を得ることができる。
【００２８】第４の発明によれば、第１の発明におい
て、メモリデバイスとともに前記メモリデバイスを制御
するためのシーケンスを有する制御ブロックを内蔵した
半導体装置において、前記制御ブロックのシーケンスに
応じて、レジスタ手段に書込み消去回数を計上するとと
もに、前記レジスタ手段のカウント内容を前記不揮発性
メモリ手段に転送するようにしたので、制御ブロックの
シーケンスにより、書込み消去回数に制限のあるメモリ
デバイスの書込み消去回数を適切かつ的確に把握できる
半導体装置を得ることができる。
て、メモリデバイスとともに前記メモリデバイスを制御
するためのシーケンスを有する制御ブロックを内蔵した
半導体装置において、前記制御ブロックのシーケンスに
応じて、レジスタ手段に書込み消去回数を計上するとと
もに、前記レジスタ手段のカウント内容を前記不揮発性
メモリ手段に転送するようにしたので、制御ブロックの
シーケンスにより、書込み消去回数に制限のあるメモリ
デバイスの書込み消去回数を適切かつ的確に把握できる
半導体装置を得ることができる。
【図１】 この発明による実施の形態１における動作手
順を示すブロック図である。
順を示すブロック図である。
【図２】 この発明による実施の形態４における回路構
成を示すブロック図である。
成を示すブロック図である。
１ 不揮発性メモリ、２ Ｅ／Ｗ回数カウンタを構成す
るレジスタ。
るレジスタ。
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考）
Ｇ１１Ｃ 17/00 ６０１Ｅ
Claims (4)
- 【請求項１】 書込み消去回数に制限のあるメモリデバ
イスを内蔵する半導体装置において、前記メモリデバイ
スの書込み消去回数についてカウント動作を行うレジス
タ手段と、前記レジスタ手段のカウント内容を記憶する
ための不揮発性メモリ手段とを内蔵するとともに、前記
不揮発性メモリ手段の記憶内容を読み出すことにより半
導体装置の外部で前記書込み消去回数を確認できるよう
にしたことを特徴とする半導体装置。 - 【請求項２】 電源投入時にメモリ内容をレジスタ手段
に転送する不揮発性メモリ手段と、前記メモリデバイス
への消去信号に応じて書込み消去回数を計上し、前記メ
モリデバイスへの書込み信号に応じてカウント内容を前
記不揮発性メモリ手段に転送するレジスタ手段とを設け
たことを特徴とする請求項１に記載の半導体装置。 - 【請求項３】 複数のメモリブロックを有するメモリデ
バイスを備え、前記複数のメモリブロックにそれぞれ設
けられ各メモリブロックの書込み消去回数を記憶するた
めの不揮発性メモリ手段と、前記不揮発性メモリ手段の
メモリ内容を比較して書込み消去回数の最大値を導出す
る最大値導出手段とを有することを特徴とする請求項１
に記載の半導体装置。 - 【請求項４】 メモリデバイスとともに前記メモリデバ
イスを制御するためのシーケンスを有する制御ブロック
を内蔵した半導体装置において、前記制御ブロックのシ
ーケンスに応じて、レジスタ手段に書込み消去回数を計
上するとともに、前記レジスタ手段のカウント内容を前
記不揮発性メモリ手段に転送するようにしたことを特徴
とする請求項１に記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001207163A JP2003022682A (ja) | 2001-07-09 | 2001-07-09 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001207163A JP2003022682A (ja) | 2001-07-09 | 2001-07-09 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003022682A true JP2003022682A (ja) | 2003-01-24 |
Family
ID=19043186
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001207163A Withdrawn JP2003022682A (ja) | 2001-07-09 | 2001-07-09 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003022682A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008139689A1 (ja) * | 2007-05-10 | 2008-11-20 | Panasonic Corporation | メモリコントローラ、半導体記録装置及び書き換え回数通知方法 |
-
2001
- 2001-07-09 JP JP2001207163A patent/JP2003022682A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008139689A1 (ja) * | 2007-05-10 | 2008-11-20 | Panasonic Corporation | メモリコントローラ、半導体記録装置及び書き換え回数通知方法 |
| US8397015B2 (en) | 2007-05-10 | 2013-03-12 | Panasonic Corporation | Memory controller, semiconductor recording device, and method for notifying the number of times of rewriting |
| JP5180957B2 (ja) * | 2007-05-10 | 2013-04-10 | パナソニック株式会社 | メモリコントローラ、半導体記録装置及び書き換え回数通知方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI317064B (en) | Storage device and host apparatus | |
| TW421798B (en) | A flash memory device, non-volatile memory device, and method for enabling simultaneous read and write operation in a flash or the like semiconductor device | |
| JP2005537609A5 (ja) | ||
| JP2003187585A (ja) | フラッシュデバイスにおける部分的に消去されたユニットの検出 | |
| JP2002108714A (ja) | メモリ装置およびメモリアクセス制限方法 | |
| TW201013682A (en) | One-time-programmable memory emulation | |
| JP2003022682A (ja) | 半導体装置 | |
| US20050262291A1 (en) | Method to write in a non-volatile memory and system to implement such method | |
| JP2001154839A (ja) | 読込み情報を管理する記録媒体および情報処理装置 | |
| JPS61211788A (ja) | Ｉｃカ−ド | |
| JPH01263892A (ja) | 携帯可能電子装置 | |
| JPH05166390A (ja) | メモリカードとそのデータの書き込み，消去方法 | |
| KR100965079B1 (ko) | 불휘발성 메모리 장치 | |
| JP3040135B2 (ja) | Ｉｃカード | |
| JPS63200399A (ja) | デ−タ処理システム | |
| JP2004213102A (ja) | マイクロコンピュータ | |
| JP3824295B2 (ja) | 不揮発性半導体記憶装置 | |
| JPH0798993A (ja) | データ記録再生装置 | |
| JP2004151963A (ja) | Ｉｃカード | |
| JP4018085B2 (ja) | 不揮発性メモリ、およびそれを用いたメモリカード、情報処理装置、ならびに不揮発性メモリのソフトウェアライトプロテクト制御方法 | |
| TWI254936B (en) | Nonvolatile memory access system and its accessing method | |
| JPS636690A (ja) | 携帯可能電子装置 | |
| TWI297829B (en) | Systems and methods for refreshing non-volatile memory and memory cell thereof | |
| JPH11175499A (ja) | マイクロプロセッサ | |
| KR20040013062A (ko) | 처리시간 개선을 위한 최소한의 충전장치가 내장된 스마트카드 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060123 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20071101 |
|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20081007 |