JP2003022060A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JP2003022060A JP2003022060A JP2001209256A JP2001209256A JP2003022060A JP 2003022060 A JP2003022060 A JP 2003022060A JP 2001209256 A JP2001209256 A JP 2001209256A JP 2001209256 A JP2001209256 A JP 2001209256A JP 2003022060 A JP2003022060 A JP 2003022060A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- crystal panel
- signal
- display device
- crystal display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0275—Details of drivers for data electrodes, other than drivers for liquid crystal, plasma or OLED displays, not related to handling digital grey scale data or to communication of data to the pixels by means of a current
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/08—Details of timing specific for flat panels, other than clock recovery
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/021—Power management, e.g. power saving
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/06—Handling electromagnetic interferences [EMI], covering emitted as well as received electromagnetic radiation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
- Liquid Crystal (AREA)
Abstract
(57)【要約】
【課題】 製品化後の液晶表示装置でも、実装される電
子機器の使用環境に応じたＥＭＩ対策と省電力化を実現
する。 【解決手段】 液晶表示装置のインターフェース基板に
搭載されるタイミングコンバータＴＣＯＮに表示モード
選択端子ＦＣＫを設けた。この表示モード選択端子ＦＣ
Ｋに外部から画像信号の画素クロック信号の周波数を変
更する表示モード選択信号ＭＳＣを印加して画素クロッ
ク信号を変更する。
子機器の使用環境に応じたＥＭＩ対策と省電力化を実現
する。 【解決手段】 液晶表示装置のインターフェース基板に
搭載されるタイミングコンバータＴＣＯＮに表示モード
選択端子ＦＣＫを設けた。この表示モード選択端子ＦＣ
Ｋに外部から画像信号の画素クロック信号の周波数を変
更する表示モード選択信号ＭＳＣを印加して画素クロッ
ク信号を変更する。
Description
【０００１】
【発明の属する技術分野】本発明は、液晶パネルに実装
する駆動回路を変更することなく、高解像度化に伴う電
磁波輻射の抑制と省電力化を可能とした液晶表示装置に
関する。
する駆動回路を変更することなく、高解像度化に伴う電
磁波輻射の抑制と省電力化を可能とした液晶表示装置に
関する。
【０００２】
【従来の技術】液晶表示装置は、画像表示画面を構成す
る液晶パネルの周辺にデータ線駆動回路と走査線駆動回
路を有する駆動回路を搭載し、これらの駆動回路に表示
のための各種信号を供給するインターフェース回路基板
が取付けされている。インターフェース回路基板は、外
部信号源からの画像信号（表示信号）、画素クロック信
号を含む各種のタイミング信号および電源を入力して液
晶パネルに画像を表示するための表示データを生成する
タイミングコンバータおよび電源部を構成する複数の半
導体集積回路からなる表示制御装置が搭載されている。
る液晶パネルの周辺にデータ線駆動回路と走査線駆動回
路を有する駆動回路を搭載し、これらの駆動回路に表示
のための各種信号を供給するインターフェース回路基板
が取付けされている。インターフェース回路基板は、外
部信号源からの画像信号（表示信号）、画素クロック信
号を含む各種のタイミング信号および電源を入力して液
晶パネルに画像を表示するための表示データを生成する
タイミングコンバータおよび電源部を構成する複数の半
導体集積回路からなる表示制御装置が搭載されている。
【０００３】
【発明が解決しようとする課題】液晶表示装置の高解像
度化に伴って、環境への電磁輻射干渉抑制手段、所謂Ｅ
ＭＩ対策が施されている。ＥＭＩは、液晶表示装置の筐
体構造や主としてデータ線供給配線の電磁遮蔽構造、画
素クロック信号の周波数などのパラメータの設定等で対
策されている。しかし、製品出荷段階で、例えばノート
パソコンに実装されることを想定して上記ＥＭＩ対策を
施した液晶表示装置を他の電子機器に実装するような場
合や使用環境によっては、さらにＥＭＩ対策を施す必要
が生じることがある。このような場合に、液晶表示装置
の上記したパラメータを変更することは液晶表示装置そ
のものの設計変更を伴うため現実的でない。
度化に伴って、環境への電磁輻射干渉抑制手段、所謂Ｅ
ＭＩ対策が施されている。ＥＭＩは、液晶表示装置の筐
体構造や主としてデータ線供給配線の電磁遮蔽構造、画
素クロック信号の周波数などのパラメータの設定等で対
策されている。しかし、製品出荷段階で、例えばノート
パソコンに実装されることを想定して上記ＥＭＩ対策を
施した液晶表示装置を他の電子機器に実装するような場
合や使用環境によっては、さらにＥＭＩ対策を施す必要
が生じることがある。このような場合に、液晶表示装置
の上記したパラメータを変更することは液晶表示装置そ
のものの設計変更を伴うため現実的でない。
【０００４】また、この種の液晶表示装置にたいして
は、省電力化の要望が大きい。しかし、製品化以降での
省電力化は困難である。このようなことが従来から解決
すべき課題の一つとなっていた。
は、省電力化の要望が大きい。しかし、製品化以降での
省電力化は困難である。このようなことが従来から解決
すべき課題の一つとなっていた。
【０００５】本発明は、上記従来技術における課題を解
消し、製品化後の液晶表示装置でも、実装される電子機
器の使用環境に応じて上記ＥＭＩ対策と省電力化を実現
可能とした液晶表示装置を提供することにある。
消し、製品化後の液晶表示装置でも、実装される電子機
器の使用環境に応じて上記ＥＭＩ対策と省電力化を実現
可能とした液晶表示装置を提供することにある。
【０００６】
【課題を解決するための手段】上記目的を達成するた
め、本発明は、液晶表示装置のインターフェース基板に
搭載されるタイミングコンバータに特別の端子を設けて
おき、この端子に外部から画像信号の画素クロック信号
の周波数を変更する信号を印加するように構成した。ま
た、本発明は、上記タイミングコンバータから液晶パネ
ルの駆動回路に供給する電源電圧を外部から変更可能と
した回路を設けた。本発明の代表的な構成を記述すれ
ば、次のとおりである。
め、本発明は、液晶表示装置のインターフェース基板に
搭載されるタイミングコンバータに特別の端子を設けて
おき、この端子に外部から画像信号の画素クロック信号
の周波数を変更する信号を印加するように構成した。ま
た、本発明は、上記タイミングコンバータから液晶パネ
ルの駆動回路に供給する電源電圧を外部から変更可能と
した回路を設けた。本発明の代表的な構成を記述すれ
ば、次のとおりである。
【０００７】（１）：液晶パネルの周辺に実装したデー
タ線駆動回路と走査線駆動回路、および前記液晶パネル
の近傍に設けたインターフェース回路基板を有する液晶
表示装置であって、前記インターフェース回路基板に
は、外部信号源からの表示信号、画素クロック信号を含
む各種のタイミング信号および電源を入力して前記液晶
パネルに画像を表示するための表示データを生成するタ
イミングコンバータおよび電源部を構成する複数の半導
体集積回路からなる表示制御装置を搭載してなり、前記
タイミングコンバータを構成する半導体集積回路は、前
記液晶パネルに表示される画像信号の画素クロックの周
波数を高速と低速に切り換える表示モード選択端子を有
し、前記表示モード選択端子に外部から印加される表示
モード選択信号に応じて前記液晶パネルに表示する画像
信号の画素クロック信号の周波数を変更することを特徴
とする。
タ線駆動回路と走査線駆動回路、および前記液晶パネル
の近傍に設けたインターフェース回路基板を有する液晶
表示装置であって、前記インターフェース回路基板に
は、外部信号源からの表示信号、画素クロック信号を含
む各種のタイミング信号および電源を入力して前記液晶
パネルに画像を表示するための表示データを生成するタ
イミングコンバータおよび電源部を構成する複数の半導
体集積回路からなる表示制御装置を搭載してなり、前記
タイミングコンバータを構成する半導体集積回路は、前
記液晶パネルに表示される画像信号の画素クロックの周
波数を高速と低速に切り換える表示モード選択端子を有
し、前記表示モード選択端子に外部から印加される表示
モード選択信号に応じて前記液晶パネルに表示する画像
信号の画素クロック信号の周波数を変更することを特徴
とする。
【０００８】上記表示モード選択端子は前記インターフ
ェース回路基板に有する前記表示モード選択信号に対応
する固定電位の何れかに接続してよい。この構成とした
ことにより、液晶表示装置を実装する電子機器の使用環
境に応じたＥＭＩ対策を当該電子機器への実装時に設定
できる。
ェース回路基板に有する前記表示モード選択信号に対応
する固定電位の何れかに接続してよい。この構成とした
ことにより、液晶表示装置を実装する電子機器の使用環
境に応じたＥＭＩ対策を当該電子機器への実装時に設定
できる。
【０００９】（２）：液晶パネルの周辺に実装したデー
タ線駆動回路と走査線駆動回路、および前記液晶パネル
の近傍に設けたインターフェース回路基板を有する液晶
表示装置であって、前記インターフェース回路基板に
は、外部信号源からの表示信号、画素クロック信号を含
む各種のタイミング信号および電源を入力して前記液晶
パネルに画像を表示するための表示データを生成するタ
イミングコンバータおよび電源部を構成する複数の半導
体集積回路を搭載してなり、前記表示制御装置に、前記
液晶パネルの前記データ線駆動回路の動作電圧を外部か
ら調整する動作電圧調整回路を有し、前記動作電圧調整
回路に外部から印加される動作電圧調整信号に応じて前
記液晶パネルの動作電圧を変更することを特徴とする。
タ線駆動回路と走査線駆動回路、および前記液晶パネル
の近傍に設けたインターフェース回路基板を有する液晶
表示装置であって、前記インターフェース回路基板に
は、外部信号源からの表示信号、画素クロック信号を含
む各種のタイミング信号および電源を入力して前記液晶
パネルに画像を表示するための表示データを生成するタ
イミングコンバータおよび電源部を構成する複数の半導
体集積回路を搭載してなり、前記表示制御装置に、前記
液晶パネルの前記データ線駆動回路の動作電圧を外部か
ら調整する動作電圧調整回路を有し、前記動作電圧調整
回路に外部から印加される動作電圧調整信号に応じて前
記液晶パネルの動作電圧を変更することを特徴とする。
【００１０】上記動作電圧調整回路に外部から印加され
る動作電圧調整信号は前記インターフェース回路基板に
有する前記液晶パネルの動作電圧の何れかに対応する固
定電位に接続するようにできる。この構成により、液晶
表示装置の省電力化を電子機器への実装後に実現できる
と共に、データ線駆動回路の動作電圧を低減することで
上記ＥＭＩ対策も可能となる。なお、本発明は上記の構
成および後述する実施例の構成に限定するものではな
く、本発明の技術思想を逸脱しない範囲で種々の変形が
可能であることは言うまでもない。
る動作電圧調整信号は前記インターフェース回路基板に
有する前記液晶パネルの動作電圧の何れかに対応する固
定電位に接続するようにできる。この構成により、液晶
表示装置の省電力化を電子機器への実装後に実現できる
と共に、データ線駆動回路の動作電圧を低減することで
上記ＥＭＩ対策も可能となる。なお、本発明は上記の構
成および後述する実施例の構成に限定するものではな
く、本発明の技術思想を逸脱しない範囲で種々の変形が
可能であることは言うまでもない。
【００１１】
【発明の実施の態様】以下、本発明の実施の形態につい
て、実施例の図面を参照して詳細に説明する。図１は本
発明による液晶表示装置の第一実施例を説明するタイミ
ングコンバータの模式的な説明図である。このタイミン
グコンバータは液晶パネルの近傍に設けたインターフェ
ース回路基板上に搭載される。ここでは、その端子配列
のみを示す。図示したタイミングコンバータＴＣＯＮの
端子数（ピン数）は２０８本である。
て、実施例の図面を参照して詳細に説明する。図１は本
発明による液晶表示装置の第一実施例を説明するタイミ
ングコンバータの模式的な説明図である。このタイミン
グコンバータは液晶パネルの近傍に設けたインターフェ
ース回路基板上に搭載される。ここでは、その端子配列
のみを示す。図示したタイミングコンバータＴＣＯＮの
端子数（ピン数）は２０８本である。
【００１２】図１中、このタイミングコンバータＴＣＯ
Ｎの端子番号１番乃至２０８番には、電源（３．３Ｖ）
端子、接地端子、入力端子、出力端子をそれぞれ複数有
している。これらの端子の中に表示モード選択端子を設
けている。本実施例では、端子番号１６を上記表示モー
ド選択端子ＦＣＫとしている。この表示モード選択端子
ＦＣＫに液晶パネルに表示される画像信号の画素クロッ
クの周波数を高速と低速に切り換える表示モード選択信
号ＭＳＣを印加することで、表示される画像信号を高速
と低速に切り換える。
Ｎの端子番号１番乃至２０８番には、電源（３．３Ｖ）
端子、接地端子、入力端子、出力端子をそれぞれ複数有
している。これらの端子の中に表示モード選択端子を設
けている。本実施例では、端子番号１６を上記表示モー
ド選択端子ＦＣＫとしている。この表示モード選択端子
ＦＣＫに液晶パネルに表示される画像信号の画素クロッ
クの周波数を高速と低速に切り換える表示モード選択信
号ＭＳＣを印加することで、表示される画像信号を高速
と低速に切り換える。
【００１３】本実施例では、表示モード選択信号ＭＳＣ
を「０」としたときに画素周波数が高速の１６２ＭＨｚ
になり、表示モード選択信号ＭＳＣを「１」としたとき
に画素周波数が低速の１３５ＭＨｚになるように設定さ
れている。なお、表示モード選択端子ＦＣＫを接地した
状態で表示モード選択信号ＭＳＣが「０」、電源電圧
（３．３Ｖ）としたときに表示モード選択信号ＭＳＣが
「１」となるようにしている。上記「０」あるいは
「１」の表示モード選択信号ＭＳＣの設定は、インター
フェース回路基板上にある接地電位の配線あるいは動作
電圧の配線に接続することで実現できる。
を「０」としたときに画素周波数が高速の１６２ＭＨｚ
になり、表示モード選択信号ＭＳＣを「１」としたとき
に画素周波数が低速の１３５ＭＨｚになるように設定さ
れている。なお、表示モード選択端子ＦＣＫを接地した
状態で表示モード選択信号ＭＳＣが「０」、電源電圧
（３．３Ｖ）としたときに表示モード選択信号ＭＳＣが
「１」となるようにしている。上記「０」あるいは
「１」の表示モード選択信号ＭＳＣの設定は、インター
フェース回路基板上にある接地電位の配線あるいは動作
電圧の配線に接続することで実現できる。
【００１４】図２は本実施例における表示モード選択信
号に応じた液晶パネルの表示状態の説明図である。高速
表示モードである画素クロック信号が１６２ＭＨｚの場
合は、図２の表示領域ＡＲは液晶パネルＰＮＬの画面全
域を占めているものとする。図２中、ＢＨは水平ブラン
キング信号、ＢＶは垂直ブランキング信号を模式的に示
したものである。表示モード選択信号ＭＳＣを「１」と
することにより、タイミングコンバータＴＣＯＮは上記
の水平ブランキング信号ＢＨと垂直ブランキング信号Ｂ
Ｖの期間を矢印Ａ、Ｂ方向に短縮する。
号に応じた液晶パネルの表示状態の説明図である。高速
表示モードである画素クロック信号が１６２ＭＨｚの場
合は、図２の表示領域ＡＲは液晶パネルＰＮＬの画面全
域を占めているものとする。図２中、ＢＨは水平ブラン
キング信号、ＢＶは垂直ブランキング信号を模式的に示
したものである。表示モード選択信号ＭＳＣを「１」と
することにより、タイミングコンバータＴＣＯＮは上記
の水平ブランキング信号ＢＨと垂直ブランキング信号Ｂ
Ｖの期間を矢印Ａ、Ｂ方向に短縮する。
【００１５】したがって、画像信号の各画素信号が液晶
パネルＰＮＬの各画素に供給されるタイミングが短縮さ
れた上記水平ブランキング信号ＢＨと垂直ブランキング
信号ＢＶの期間分、画面上では遅延されて、液晶パネル
ＰＮＬの画面に表示される水平方向および垂直方向サイ
ズが拡大する。
パネルＰＮＬの各画素に供給されるタイミングが短縮さ
れた上記水平ブランキング信号ＢＨと垂直ブランキング
信号ＢＶの期間分、画面上では遅延されて、液晶パネル
ＰＮＬの画面に表示される水平方向および垂直方向サイ
ズが拡大する。
【００１６】このように、本実施例によれば、液晶表示
装置のパラメータを変更することなく、外部から印加さ
れる表示モード選択信号ＭＳＣに応じて、高速と低速の
各画素クロック信号に対して正常な表示がなされると共
に、環境に応じて低速モードとすることによってＥＭＩ
対策をさらに向上することができる。
装置のパラメータを変更することなく、外部から印加さ
れる表示モード選択信号ＭＳＣに応じて、高速と低速の
各画素クロック信号に対して正常な表示がなされると共
に、環境に応じて低速モードとすることによってＥＭＩ
対策をさらに向上することができる。
【００１７】図３は本発明による液晶表示装置の第二実
施例を説明する表示制御装置の構成図である。本実施例
は、低速モードの場合には外部信号源ＨＯＳＴから入力
する表示信号を一旦メモリに蓄え、低速の読出クロック
で読み出すことで液晶パネルＰＮＬに供給するようにし
たものである。なお、高速モードでは、外部信号源ＨＯ
ＳＴの表示信号をメモリＭを介さずに液晶パネルＰＮＬ
に供給する。
施例を説明する表示制御装置の構成図である。本実施例
は、低速モードの場合には外部信号源ＨＯＳＴから入力
する表示信号を一旦メモリに蓄え、低速の読出クロック
で読み出すことで液晶パネルＰＮＬに供給するようにし
たものである。なお、高速モードでは、外部信号源ＨＯ
ＳＴの表示信号をメモリＭを介さずに液晶パネルＰＮＬ
に供給する。
【００１８】すなわち、外部信号源ＨＯＳＴから入力す
る表示信号は表示モード選択回路ＭＳＳに外部から印加
される表示モード選択信号ＭＳＣで高速モードと低速モ
ードとに切り換えられる。表示モード選択信号ＭＳＣが
「０」の場合は高速モードであり、外部信号源ＨＯＳＴ
から入力する表示信号はそのまま液晶パネルＰＮＬに供
給される。一方、表示モード選択信号ＭＳＣが「１」の
場合は低速モードであり、外部信号源ＨＯＳＴから入力
する表示信号は一旦メモリＭに書き込まれる。この書込
みのクロック信号は高速の周波数（例えば、１６２ＭＨ
ｚ）である。書き込まれた表示信号は低速（例えば、１
３５ＭＨｚ）の読出クロック信号ＣＬＫで読み出されて
液晶パネルＰＮＬに供給される。
る表示信号は表示モード選択回路ＭＳＳに外部から印加
される表示モード選択信号ＭＳＣで高速モードと低速モ
ードとに切り換えられる。表示モード選択信号ＭＳＣが
「０」の場合は高速モードであり、外部信号源ＨＯＳＴ
から入力する表示信号はそのまま液晶パネルＰＮＬに供
給される。一方、表示モード選択信号ＭＳＣが「１」の
場合は低速モードであり、外部信号源ＨＯＳＴから入力
する表示信号は一旦メモリＭに書き込まれる。この書込
みのクロック信号は高速の周波数（例えば、１６２ＭＨ
ｚ）である。書き込まれた表示信号は低速（例えば、１
３５ＭＨｚ）の読出クロック信号ＣＬＫで読み出されて
液晶パネルＰＮＬに供給される。
【００１９】上記表示モード選択信号ＭＳＣが「０」、
「１」の設定はインターフェース回路基板上にある接地
電位の配線あるいは動作電圧の配線に接続することで実
現できる。本実施例により、液晶表示装置のパラメータ
を変更することなく、外部から印加される表示モード選
択信号ＭＳＣに応じて、高速と低速の各画素クロック信
号に対して正常な表示がなされると共に、低速モードと
することによってＥＭＩ対策を実現できる。
「１」の設定はインターフェース回路基板上にある接地
電位の配線あるいは動作電圧の配線に接続することで実
現できる。本実施例により、液晶表示装置のパラメータ
を変更することなく、外部から印加される表示モード選
択信号ＭＳＣに応じて、高速と低速の各画素クロック信
号に対して正常な表示がなされると共に、低速モードと
することによってＥＭＩ対策を実現できる。
【００２０】図４は本発明による液晶表示装置の第三実
施例を説明する表示制御装置の要部回路の構成図であ
る。本実施例は、液晶パネルの駆動回路に供給する電源
電圧を低減することでＥＭＩ対策を実現したものであ
る。液晶表示装置は、その液晶パネルのデータ線駆動回
路（所謂、ドレインドライバ）に動作電圧が３．３Ｖと
であるとする。この液晶表示装置を実装した電子機器の
使用環境がさらにＥＭＩ対策を要求している場合、その
動作電圧を例えば３．０Ｖに低減させるものである。
施例を説明する表示制御装置の要部回路の構成図であ
る。本実施例は、液晶パネルの駆動回路に供給する電源
電圧を低減することでＥＭＩ対策を実現したものであ
る。液晶表示装置は、その液晶パネルのデータ線駆動回
路（所謂、ドレインドライバ）に動作電圧が３．３Ｖと
であるとする。この液晶表示装置を実装した電子機器の
使用環境がさらにＥＭＩ対策を要求している場合、その
動作電圧を例えば３．０Ｖに低減させるものである。
【００２１】図４において、電源電圧と駆動回路への動
作電圧の出力端子ＯＵＴの間に抵抗Ｒ１とＲ２の並列回
路にアナログスイッチＡＳＷを直列接続した回路を設け
る。例えば、抵抗Ｒ１では液晶パネルの駆動回路に３．
３Ｖ動作電圧が出力され、抵抗Ｒ２では３．０Ｖ動作電
圧が出力されるものとする。外部から入力する切替え信
号ＣＳＷでアナログスイッチＡＳＷを切替えて抵抗Ｒ１
と抵抗Ｒ２を切り換える。
作電圧の出力端子ＯＵＴの間に抵抗Ｒ１とＲ２の並列回
路にアナログスイッチＡＳＷを直列接続した回路を設け
る。例えば、抵抗Ｒ１では液晶パネルの駆動回路に３．
３Ｖ動作電圧が出力され、抵抗Ｒ２では３．０Ｖ動作電
圧が出力されるものとする。外部から入力する切替え信
号ＣＳＷでアナログスイッチＡＳＷを切替えて抵抗Ｒ１
と抵抗Ｒ２を切り換える。
【００２２】本実施例によれば、液晶表示装置を実装し
た電子機器の使用環境でさらにＥＭＩ対策を行う場合
は、抵抗Ｒ２が選択される。駆動回路の動作電圧が低減
されることで、ＥＭＩが低減し、同時に消費電力も低減
される。上記アナログスイッチＡＳＷは電子機器への実
装時の作業工程で固定の電位に接続してもよく、また、
インターフェース回路基板上にユーザ設定スイッチとし
て実装しておいてもよい。あるいは、キーボード等の操
作でソフトウエア的に設定するようにしてもよい。
た電子機器の使用環境でさらにＥＭＩ対策を行う場合
は、抵抗Ｒ２が選択される。駆動回路の動作電圧が低減
されることで、ＥＭＩが低減し、同時に消費電力も低減
される。上記アナログスイッチＡＳＷは電子機器への実
装時の作業工程で固定の電位に接続してもよく、また、
インターフェース回路基板上にユーザ設定スイッチとし
て実装しておいてもよい。あるいは、キーボード等の操
作でソフトウエア的に設定するようにしてもよい。
【００２３】図５は本発明による液晶表示装置の第四実
施例を説明する表示制御装置の要部回路の構成図であ
る。この回路を図４の抵抗Ｒ１，Ｒ２およびアナログス
イッチＡＳＷの部分に置き換えることで本実施例を構成
する。前記した第３実施例では、２つの抵抗Ｒ１とＲ２
を切り換えて駆動回路の動作電圧を変更したが、本実施
例では２つの抵抗Ｒ１とＲ２を直列と並列に切り換える
ようにしたものである。
施例を説明する表示制御装置の要部回路の構成図であ
る。この回路を図４の抵抗Ｒ１，Ｒ２およびアナログス
イッチＡＳＷの部分に置き換えることで本実施例を構成
する。前記した第３実施例では、２つの抵抗Ｒ１とＲ２
を切り換えて駆動回路の動作電圧を変更したが、本実施
例では２つの抵抗Ｒ１とＲ２を直列と並列に切り換える
ようにしたものである。
【００２４】すなわち、抵抗Ｒ１では液晶パネルの駆動
回路に３．３Ｖ動作電圧が出力されるものとし、この抵
抗Ｒ１と並列に抵抗Ｒ２とスイッチング素子ＳＴｒの直
列回路を並列に接続した。スイッチング素子ＳＴｒの制
御端子には外部から切替え信号ＣＳＷを入力する。切替
え信号ＣＳＷでスイッチング素子ＳＴｒが導通すると、
抵抗Ｒ１と抵抗Ｒ２は並列に接続されるため、その合成
抵抗が下がり、出力ＯＵＴに３．０Ｖの動作電圧が出力
される。本実施例によっても、液晶表示装置を実装した
電子機器の使用環境でさらにＥＭＩ対策を行う場合は、
抵抗Ｒ２が選択される。駆動回路の動作電圧が低減され
ることで、ＥＭＩが低減し、同時に消費電力も低減され
る。
回路に３．３Ｖ動作電圧が出力されるものとし、この抵
抗Ｒ１と並列に抵抗Ｒ２とスイッチング素子ＳＴｒの直
列回路を並列に接続した。スイッチング素子ＳＴｒの制
御端子には外部から切替え信号ＣＳＷを入力する。切替
え信号ＣＳＷでスイッチング素子ＳＴｒが導通すると、
抵抗Ｒ１と抵抗Ｒ２は並列に接続されるため、その合成
抵抗が下がり、出力ＯＵＴに３．０Ｖの動作電圧が出力
される。本実施例によっても、液晶表示装置を実装した
電子機器の使用環境でさらにＥＭＩ対策を行う場合は、
抵抗Ｒ２が選択される。駆動回路の動作電圧が低減され
ることで、ＥＭＩが低減し、同時に消費電力も低減され
る。
【００２５】上記スイッチング素子ＳＴｒの制御端子に
与える切替え信号ＣＳＷは、インターフェース回路基板
上の適宜の電位配線に直接接続してもとく、またインタ
ーフェース回路基板上にユーザ設定スイッチとして実装
しておいてもよい。あるいは、キーボード等の操作でソ
フトウエア的に設定するようにしてもよい。
与える切替え信号ＣＳＷは、インターフェース回路基板
上の適宜の電位配線に直接接続してもとく、またインタ
ーフェース回路基板上にユーザ設定スイッチとして実装
しておいてもよい。あるいは、キーボード等の操作でソ
フトウエア的に設定するようにしてもよい。
【００２６】次に、本発明の液晶表示装置の全体構成の
例とその応用例を説明する。図６は本発明を適用した薄
膜トランジスタ型液晶表示装置の構成と駆動システムの
説明図である。この液晶表示装置は、液晶パネルＰＮＬ
の周辺にデータ線（ドレイン信号線、ドレイン線、また
は映像信号線）駆動回路（半導体チップ）すなわちドレ
インドライバＤＤＲを搭載したプリント回路基板、走査
線（ゲート信号線またはゲート線とも言う）駆動回路
（半導体チップ）すなわちゲートドライバＧＤＲを搭載
したプリント回路基板を有する。
例とその応用例を説明する。図６は本発明を適用した薄
膜トランジスタ型液晶表示装置の構成と駆動システムの
説明図である。この液晶表示装置は、液晶パネルＰＮＬ
の周辺にデータ線（ドレイン信号線、ドレイン線、また
は映像信号線）駆動回路（半導体チップ）すなわちドレ
インドライバＤＤＲを搭載したプリント回路基板、走査
線（ゲート信号線またはゲート線とも言う）駆動回路
（半導体チップ）すなわちゲートドライバＧＤＲを搭載
したプリント回路基板を有する。
【００２７】ドレインドライバＤＤＲとゲートドライバ
ＧＤＲに画像表示のための表示信号（表示データ、ある
いは画像データ）やクロック信号、階調電圧などを供給
する表示制御手段である表示制御装置ＣＲＬ、電源部Ｐ
ＷＵをを搭載したインターフェース回路基板を備えてい
る。なお、回路基板（プリント回路基板）は図示してい
ない。上記の駆動回路を搭載したプリント回路基板と走
査線駆動回路を搭載したプリント回路基板に代えて、液
晶パネルＰＮＬを構成するガラス基板上に上記半導体チ
ップを直接搭載した形式のものもある。
ＧＤＲに画像表示のための表示信号（表示データ、ある
いは画像データ）やクロック信号、階調電圧などを供給
する表示制御手段である表示制御装置ＣＲＬ、電源部Ｐ
ＷＵをを搭載したインターフェース回路基板を備えてい
る。なお、回路基板（プリント回路基板）は図示してい
ない。上記の駆動回路を搭載したプリント回路基板と走
査線駆動回路を搭載したプリント回路基板に代えて、液
晶パネルＰＮＬを構成するガラス基板上に上記半導体チ
ップを直接搭載した形式のものもある。
【００２８】図６において、コンピュータ、パソコンや
テレビ受像回路などの外部信号源（ＨＯＳＴ）からの表
示データと制御信号クロック、表示タイミング信号、同
期信号等の各種信号は表示制御装置ＣＲＬに入力する。
表示制御装置ＣＲＬを構成するインターフェース回路基
板には、階調基準電圧生成部、タイミングコンバータＴ
ＣＯＮなどが実装されており、外部からの表示データを
液晶パネルＰＮＬでの表示に適合した形式のデータに変
換する。タイミングコンバータＴＣＯＮの端子配列とそ
の関連回路は前記した本発明の実施例の構成を備えてい
る。
テレビ受像回路などの外部信号源（ＨＯＳＴ）からの表
示データと制御信号クロック、表示タイミング信号、同
期信号等の各種信号は表示制御装置ＣＲＬに入力する。
表示制御装置ＣＲＬを構成するインターフェース回路基
板には、階調基準電圧生成部、タイミングコンバータＴ
ＣＯＮなどが実装されており、外部からの表示データを
液晶パネルＰＮＬでの表示に適合した形式のデータに変
換する。タイミングコンバータＴＣＯＮの端子配列とそ
の関連回路は前記した本発明の実施例の構成を備えてい
る。
【００２９】ゲートドライバＧＤＲとドレインドライバ
ＤＤＲに対する表示データとクロック信号は図示したよ
うに供給される。ドレインドライバＤＤＲの前段のキャ
リー出力は、そのまま次段のドレインドライバのキャリ
ー入力に与えられる。インターフェース回路基板あるい
はタイミングコンバータＴＣＯＮには、前記した本発明
の実施例で説明した構成の何れかが設けられている。
ＤＤＲに対する表示データとクロック信号は図示したよ
うに供給される。ドレインドライバＤＤＲの前段のキャ
リー出力は、そのまま次段のドレインドライバのキャリ
ー入力に与えられる。インターフェース回路基板あるい
はタイミングコンバータＴＣＯＮには、前記した本発明
の実施例で説明した構成の何れかが設けられている。
【００３０】図７は本発明による液晶表示装置の全体構
造を説明する展開斜視図であり、液晶表示装置（以下、
２枚の基板ＳＵＢ１，ＳＵＢ２を貼り合わせてなる液晶
パネル、駆動手段、バックライト、その他の構成部材を
一体化した液晶表示モジュール：ＭＤＬと称する）の具
体的構造を説明するものである。
造を説明する展開斜視図であり、液晶表示装置（以下、
２枚の基板ＳＵＢ１，ＳＵＢ２を貼り合わせてなる液晶
パネル、駆動手段、バックライト、その他の構成部材を
一体化した液晶表示モジュール：ＭＤＬと称する）の具
体的構造を説明するものである。
【００３１】図７において、ＳＨＤは金属板からなるシ
ールドケース（メタルフレームとも言う）、ＷＤは表示
窓、ＩＮＳ１〜３は絶縁シート、ＰＣＢ１〜３は駆動手
段を構成する回路基板（ＰＣＢ１はドレイン側回路基
板：映像信号線駆動用回路基板、ＰＣＢ２はゲート側回
路基板、ＰＣＢ３はインターフェース回路基板）、ＪＮ
１〜３は回路基板ＰＣＢ１〜３同士を電気的に接続する
ジョイナ、ＴＣＰ１，ＴＣＰ２はテープキャリアパッケ
ージ、ＰＮＬは液晶パネル、ＧＣはゴムクッション、Ｉ
ＬＳは遮光スペーサ、ＰＲＳはプリズムシート、ＳＰＳ
は拡散シート、ＧＬＢは導光板、ＲＦＳは反射シート、
ＭＣＡは一体化成形により形成された下側ケース（モー
ルドフレーム）、ＭＯはＭＣＡの開口、ＬＰは蛍光管、
ＬＰＣはランプケーブル、ＧＢは蛍光管ＬＰを支持する
ゴムブッシュ、ＢＡＴは両面粘着テープ、ＢＬは蛍光管
や導光板等からなるバックライトを示し、図示の配置関
係で拡散板部材を積み重ねて液晶表示モジュールＭＤＬ
が組立てられる。
ールドケース（メタルフレームとも言う）、ＷＤは表示
窓、ＩＮＳ１〜３は絶縁シート、ＰＣＢ１〜３は駆動手
段を構成する回路基板（ＰＣＢ１はドレイン側回路基
板：映像信号線駆動用回路基板、ＰＣＢ２はゲート側回
路基板、ＰＣＢ３はインターフェース回路基板）、ＪＮ
１〜３は回路基板ＰＣＢ１〜３同士を電気的に接続する
ジョイナ、ＴＣＰ１，ＴＣＰ２はテープキャリアパッケ
ージ、ＰＮＬは液晶パネル、ＧＣはゴムクッション、Ｉ
ＬＳは遮光スペーサ、ＰＲＳはプリズムシート、ＳＰＳ
は拡散シート、ＧＬＢは導光板、ＲＦＳは反射シート、
ＭＣＡは一体化成形により形成された下側ケース（モー
ルドフレーム）、ＭＯはＭＣＡの開口、ＬＰは蛍光管、
ＬＰＣはランプケーブル、ＧＢは蛍光管ＬＰを支持する
ゴムブッシュ、ＢＡＴは両面粘着テープ、ＢＬは蛍光管
や導光板等からなるバックライトを示し、図示の配置関
係で拡散板部材を積み重ねて液晶表示モジュールＭＤＬ
が組立てられる。
【００３２】液晶表示モジュールＭＤＬは、下側ケース
ＭＣＡとシールドケースＳＨＤの２種の収納・保持部材
を有し、絶縁シートＩＮＳ１〜３、回路基板ＰＣＢ１〜
３、液晶パネルＰＮＬを収納固定した金属製のシールド
ケースＳＨＤと、蛍光管ＬＰ、導光板ＧＬＢ、プリズム
シートＰＲＳ等からなるバックライトＢＬを収納した下
側ケースＭＣＡとを合体させてなる。
ＭＣＡとシールドケースＳＨＤの２種の収納・保持部材
を有し、絶縁シートＩＮＳ１〜３、回路基板ＰＣＢ１〜
３、液晶パネルＰＮＬを収納固定した金属製のシールド
ケースＳＨＤと、蛍光管ＬＰ、導光板ＧＬＢ、プリズム
シートＰＲＳ等からなるバックライトＢＬを収納した下
側ケースＭＣＡとを合体させてなる。
【００３３】回路基板ＰＣＢ１とＰＣＢ２には液晶パネ
ルＰＮＬの各画素を駆動するための半導体集積回路（半
導体チップ）が搭載され、またインターフェース回路基
板ＰＣＢ３には外部ホストからの映像信号の受入れ、タ
イミング信号等の制御信号を受け入れる半導体チップ、
およびタイミングを加工してクロック信号を生成するタ
イミングコンバータＴＣＯＮ等が搭載される。このタイ
ミングコンバータＴＣＯＮの半導体チップの実装構造は
前記本発明の実施例で説明したようになっている。
ルＰＮＬの各画素を駆動するための半導体集積回路（半
導体チップ）が搭載され、またインターフェース回路基
板ＰＣＢ３には外部ホストからの映像信号の受入れ、タ
イミング信号等の制御信号を受け入れる半導体チップ、
およびタイミングを加工してクロック信号を生成するタ
イミングコンバータＴＣＯＮ等が搭載される。このタイ
ミングコンバータＴＣＯＮの半導体チップの実装構造は
前記本発明の実施例で説明したようになっている。
【００３４】インターフェース回路基板ＰＣＢ３および
回路基板ＰＣＢ１、ＰＣＢ２は多層配線基板であり、上
記クロック信号ラインＣＬＬはインターフェース回路基
板ＰＣＢ３および回路基板ＰＣＢ１、ＰＣＢ２の内層配
線として形成される。なお、図７では、液晶パネルＰＮ
Ｌには薄膜トランジスタＴＦＴを駆動するためのドレイ
ン側回路基板ＰＣＢ１、ゲート側回路基板ＰＣＢ２およ
びインターフェース回路基板ＰＣＢ３がテープキャリア
パッケージＴＣＰ１，ＴＣＰ２で接続され、各回路基板
間はジョイナＪＮ１，２，３で接続されている。
回路基板ＰＣＢ１、ＰＣＢ２は多層配線基板であり、上
記クロック信号ラインＣＬＬはインターフェース回路基
板ＰＣＢ３および回路基板ＰＣＢ１、ＰＣＢ２の内層配
線として形成される。なお、図７では、液晶パネルＰＮ
Ｌには薄膜トランジスタＴＦＴを駆動するためのドレイ
ン側回路基板ＰＣＢ１、ゲート側回路基板ＰＣＢ２およ
びインターフェース回路基板ＰＣＢ３がテープキャリア
パッケージＴＣＰ１，ＴＣＰ２で接続され、各回路基板
間はジョイナＪＮ１，２，３で接続されている。
【００３５】しかし、上記の構成に限らず、駆動回路
（半導体積層回路）や各種配線を液晶パネルの一方の基
板の周辺に直接設けた、所謂ＦＣＡあるいはＣＯＧと呼
ばれる実装方式を採用したものでは、回路基板ＰＣＢ
１、ＰＣＢ２に替えてフレキシブルプリント基板が用い
られる。また、その場合、テープキャリアパッケージＴ
ＣＰ１，ＴＣＰ２やジョイナＪＮ１，２，３は特に必要
なものではない。
（半導体積層回路）や各種配線を液晶パネルの一方の基
板の周辺に直接設けた、所謂ＦＣＡあるいはＣＯＧと呼
ばれる実装方式を採用したものでは、回路基板ＰＣＢ
１、ＰＣＢ２に替えてフレキシブルプリント基板が用い
られる。また、その場合、テープキャリアパッケージＴ
ＣＰ１，ＴＣＰ２やジョイナＪＮ１，２，３は特に必要
なものではない。
【００３６】図８は本発明による液晶表示装置を実装し
た電子機器の一例としてのノート型コンピュータの斜視
図である。このノート型コンピュータ（可搬型パソコ
ン）はキーボード部（本体部）と、このキーボード部に
ヒンジで連結した表示部から構成される。キーボード部
にはキーボードとホスト（ホストコンピュータ）、ＣＰ
Ｕ等の信号生成機能を収納し、表示部には液晶パネルＰ
ＮＬを有し、その周辺に駆動回路基板ＰＣＢ１，ＰＣＢ
２、コントロールチップＴＣＯＮを搭載したＰＣＢ３、
およびバックライト電源であるインバータ電源基板など
が実装される。
た電子機器の一例としてのノート型コンピュータの斜視
図である。このノート型コンピュータ（可搬型パソコ
ン）はキーボード部（本体部）と、このキーボード部に
ヒンジで連結した表示部から構成される。キーボード部
にはキーボードとホスト（ホストコンピュータ）、ＣＰ
Ｕ等の信号生成機能を収納し、表示部には液晶パネルＰ
ＮＬを有し、その周辺に駆動回路基板ＰＣＢ１，ＰＣＢ
２、コントロールチップＴＣＯＮを搭載したＰＣＢ３、
およびバックライト電源であるインバータ電源基板など
が実装される。
【００３７】そして、上記液晶表示パネルＰＮＬ、各種
回路基板ＰＣＢ１，ＰＣＢ２，ＰＣＢ３、インバータ電
源基板、およびバックライトを一体化した図７で説明し
た液晶表示モジュールを実装してある。
回路基板ＰＣＢ１，ＰＣＢ２，ＰＣＢ３、インバータ電
源基板、およびバックライトを一体化した図７で説明し
た液晶表示モジュールを実装してある。
【００３８】図９は本発明による液晶表示装置を実装し
た電子機器の他例としてのディスプレイモニターの正面
図である。このディスプレイモニターは表示部とスタン
ド部とから構成され、表示部には前記した本発明による
液晶表示装置が実装されている。また、このようなディ
スプレイモニターのスタンド部にホストコンピュータ、
あるいはテレビ受像回路を内蔵してもよい。
た電子機器の他例としてのディスプレイモニターの正面
図である。このディスプレイモニターは表示部とスタン
ド部とから構成され、表示部には前記した本発明による
液晶表示装置が実装されている。また、このようなディ
スプレイモニターのスタンド部にホストコンピュータ、
あるいはテレビ受像回路を内蔵してもよい。
【００３９】
【発明の効果】以上説明したように、本発明によれば、
外部からの表示モード切替え信号あるいは動作電圧の変
更信号で液晶表示装置のＥＭＩ対策と省電力化を実現で
き、液晶表示装置の使用環境に適用可能となり、製品化
後のＥＭＩ対策と省電力化が可能な液晶表示装置を提供
することができる。
外部からの表示モード切替え信号あるいは動作電圧の変
更信号で液晶表示装置のＥＭＩ対策と省電力化を実現で
き、液晶表示装置の使用環境に適用可能となり、製品化
後のＥＭＩ対策と省電力化が可能な液晶表示装置を提供
することができる。
【図１】本発明による液晶表示装置の第一実施例を説明
するタイミングコンバータの模式的な説明図である。
するタイミングコンバータの模式的な説明図である。
【図２】本実施例における表示モード選択信号に応じた
液晶パネルの表示状態の説明図である。
液晶パネルの表示状態の説明図である。
【図３】本発明による液晶表示装置の第二実施例を説明
する表示制御装置の構成図である。
する表示制御装置の構成図である。
【図４】本発明による液晶表示装置の第三実施例を説明
する表示制御装置の要部回路の構成図である。
する表示制御装置の要部回路の構成図である。
【図５】本発明による液晶表示装置の第四実施例を説明
する表示制御装置の要部回路の構成図である。
する表示制御装置の要部回路の構成図である。
【図６】本発明を適用した薄膜トランジスタ型液晶表示
装置の構成と駆動システムの説明図である。
装置の構成と駆動システムの説明図である。
【図７】本発明による液晶表示装置の全体構造を説明す
る展開斜視図である。
る展開斜視図である。
【図８】本発明による液晶表示装置を実装した電子機器
の一例としてのノート型コンピュータの斜視図である。
の一例としてのノート型コンピュータの斜視図である。
【図９】本発明による液晶表示装置を実装した電子機器
の他例としてのディスプレイモニターの正面図である。
の他例としてのディスプレイモニターの正面図である。
ＴＣＯＮ・・・・タイミングコンバータ、ＦＣＫ・・・
・表示モード選択端子、ＭＳＣ・・・・表示モード選択
信号、ＢＨ・・・・水平ブランキング信号、ＢＶ・・・
・垂直ブランキング信号、ＨＯＳＴ・・・・外部信号
源、ＭＳＳ・・・・表示モード選択回路、ＭＳＣ・・・
・表示モード選択信号、ＣＬ・・・・読出クロック信
号。
・表示モード選択端子、ＭＳＣ・・・・表示モード選択
信号、ＢＨ・・・・水平ブランキング信号、ＢＶ・・・
・垂直ブランキング信号、ＨＯＳＴ・・・・外部信号
源、ＭＳＳ・・・・表示モード選択回路、ＭＳＣ・・・
・表示モード選択信号、ＣＬ・・・・読出クロック信
号。
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考）
Ｇ０９Ｇ 3/20 Ｇ０９Ｇ 3/20 ６１２Ｋ
(72)発明者 大脇 義雄
千葉県茂原市早野3681番地 日立デバイス
エンジニアリング株式会社内
Ｆターム(参考） 2H093 NC81 NC90 ND02 ND40
5C006 AC25 AF51 AF53 AF69 AF72
BB11 BF43 FA04 FA32 FA47
5C080 AA10 BB05 DD12 DD26 FF03
FF09 GG09 JJ02 JJ03 JJ06
KK07
Claims (4)
- 【請求項１】液晶パネルの周辺に実装したデータ線駆動
回路と走査線駆動回路、および前記液晶パネルの近傍に
設けたインターフェース回路基板を有する液晶表示装置
であって、 前記インターフェース回路基板には、外部信号源からの
表示信号、画素クロック信号を含む各種のタイミング信
号および電源を入力して前記液晶パネルに画像を表示す
るための表示データを生成するタイミングコンバータお
よび電源部を構成する複数の半導体集積回路からなる表
示制御装置を搭載してなり、 前記タイミングコンバータを構成する半導体集積回路
は、前記液晶パネルに表示される画像信号の画素クロッ
クの周波数を高速と低速に切り換える表示モード選択端
子を有し、 前記表示モード選択端子に外部から印加される表示モー
ド選択信号に応じて前記液晶パネルに表示する画像信号
の画素クロック信号の周波数を変更することを特徴とす
る液晶表示装置。 - 【請求項２】前記表示モード選択端子を前記インターフ
ェース回路基板に有する前記表示モード選択信号に対応
する固定電位の何れかに接続したことを特徴とする請求
項１に記載の液晶表示装置。 - 【請求項３】液晶パネルの周辺に実装したデータ線駆動
回路と走査線駆動回路、および前記液晶パネルの近傍に
設けたインターフェース回路基板を有する液晶表示装置
であって、 前記インターフェース回路基板には、外部信号源からの
表示信号、画素クロック信号を含む各種のタイミング信
号および電源を入力して前記液晶パネルに画像を表示す
るための表示データを生成するタイミングコンバータお
よび電源部を構成する複数の半導体集積回路を搭載して
なり、 前記表示制御装置に、前記液晶パネルの前記データ線駆
動回路の動作電圧を外部から調整する動作電圧調整回路
を有し、 前記動作電圧調整回路に外部から印加される動作電圧調
整信号に応じて前記液晶パネルの動作電圧を変更するこ
とを特徴とする液晶表示装置。 - 【請求項４】前記動作電圧調整回路に外部から印加され
る動作電圧調整信号が前記インターフェース回路基板に
有する前記液晶パネルの動作電圧の何れかに対応する固
定電位に接続したことを特徴とする請求項３に記載の液
晶表示装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001209256A JP4104044B2 (ja) | 2001-07-10 | 2001-07-10 | 液晶表示装置 |
| US10/150,936 US7190361B2 (en) | 2001-07-10 | 2002-05-21 | Image display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001209256A JP4104044B2 (ja) | 2001-07-10 | 2001-07-10 | 液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003022060A true JP2003022060A (ja) | 2003-01-24 |
| JP4104044B2 JP4104044B2 (ja) | 2008-06-18 |
Family
ID=19044936
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001209256A Expired - Fee Related JP4104044B2 (ja) | 2001-07-10 | 2001-07-10 | 液晶表示装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7190361B2 (ja) |
| JP (1) | JP4104044B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010268936A (ja) * | 2009-05-21 | 2010-12-02 | Newgin Co Ltd | 遊技機 |
| JP2012091056A (ja) * | 2012-02-16 | 2012-05-17 | Newgin Co Ltd | 遊技機 |
| JP2012091055A (ja) * | 2012-02-16 | 2012-05-17 | Newgin Co Ltd | 遊技機 |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW569088B (en) * | 2002-09-13 | 2004-01-01 | Htc Corp | Method of changing CPU frequency |
| KR101213933B1 (ko) * | 2004-05-31 | 2013-01-09 | 엘지디스플레이 주식회사 | 액정표시장치의 모듈 |
| US20070069883A1 (en) * | 2005-09-23 | 2007-03-29 | Collier Bill G Jr | Product display system and container |
| US7499043B2 (en) * | 2006-05-30 | 2009-03-03 | Intel Corporation | Switching of display refresh rates |
| KR20090039506A (ko) * | 2007-10-18 | 2009-04-22 | 삼성전자주식회사 | 타이밍 컨트롤러, 이를 포함하는 액정 표시 장치 및 액정표시 장치의 구동 방법 |
| KR20090080009A (ko) * | 2008-01-19 | 2009-07-23 | 삼성전자주식회사 | 패널형 디스플레이장치 |
| US8578192B2 (en) * | 2008-06-30 | 2013-11-05 | Intel Corporation | Power efficient high frequency display with motion blur mitigation |
| KR20150066659A (ko) * | 2013-12-06 | 2015-06-17 | 삼성디스플레이 주식회사 | 인터페이스 및 이에 연결된 디스플레이 |
| US11127106B2 (en) | 2019-06-28 | 2021-09-21 | Intel Corporation | Runtime flip stability characterization |
| CN110782792B (zh) * | 2019-11-07 | 2022-02-01 | 京东方科技集团股份有限公司 | 显示装置 |
| KR20220165299A (ko) * | 2021-06-07 | 2022-12-15 | 삼성디스플레이 주식회사 | 호스트 프로세서, 이를 포함하는 디스플레이 시스템, 및 디스플레이 시스템 구동 방법 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03225949A (ja) | 1990-01-31 | 1991-10-04 | Fuji Electric Co Ltd | ディスプレイドライバー集積回路 |
| JPH03245180A (ja) * | 1990-02-23 | 1991-10-31 | Toshiba Corp | パネルディスプレイの輝度制御装置 |
| US5315695A (en) * | 1990-06-25 | 1994-05-24 | Kabushiki Kaisha Toshiba | Personal computer capable of altering display luminance through key operation |
| US5130674A (en) * | 1991-09-30 | 1992-07-14 | Motorola, Inc. | Voltage controlled oscilator having controlled bias voltage, AGC and output amplifier |
| US5390293A (en) | 1992-08-19 | 1995-02-14 | Hitachi, Ltd. | Information processing equipment capable of multicolor display |
| JPH07336218A (ja) * | 1994-06-10 | 1995-12-22 | Fujitsu General Ltd | Ｐｌｌ回路 |
| US5675809A (en) * | 1995-02-10 | 1997-10-07 | Ncr Corporation | Voltage control circuit for a dual voltage bus computer system |
| JPH10340070A (ja) | 1997-06-09 | 1998-12-22 | Hitachi Ltd | 液晶表示装置 |
| JPH11133921A (ja) | 1997-10-28 | 1999-05-21 | Sharp Corp | 表示制御回路及び表示制御方法 |
| KR100263032B1 (ko) * | 1998-04-28 | 2000-08-01 | 김덕중 | 가변주파수를 가진 링 발진기 |
| JP2000172233A (ja) | 1998-12-09 | 2000-06-23 | Seiko Epson Corp | 液晶表示装置、液晶表示装置の駆動方法および液晶表示装置を備えた電子機器 |
| KR100326200B1 (ko) * | 1999-04-12 | 2002-02-27 | 구본준, 론 위라하디락사 | 데이터 중계장치와 이를 이용한 액정패널 구동장치, 모니터 장치 및 표시장치의 구동방법 |
-
2001
- 2001-07-10 JP JP2001209256A patent/JP4104044B2/ja not_active Expired - Fee Related
-
2002
- 2002-05-21 US US10/150,936 patent/US7190361B2/en not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010268936A (ja) * | 2009-05-21 | 2010-12-02 | Newgin Co Ltd | 遊技機 |
| JP2012091056A (ja) * | 2012-02-16 | 2012-05-17 | Newgin Co Ltd | 遊技機 |
| JP2012091055A (ja) * | 2012-02-16 | 2012-05-17 | Newgin Co Ltd | 遊技機 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20030011547A1 (en) | 2003-01-16 |
| JP4104044B2 (ja) | 2008-06-18 |
| US7190361B2 (en) | 2007-03-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100255144B1 (ko) | 표시영역외주의 프레임면적의 축소화에 적합한 액정표시장치 | |
| US6229513B1 (en) | Liquid crystal display apparatus having display control unit for lowering clock frequency at which pixel drivers are driven | |
| TW533326B (en) | Liquid crystal display device | |
| KR101191445B1 (ko) | 액정 표시 장치 및 그의 제조 방법 | |
| US7180499B2 (en) | Data driving apparatus and method for liquid crystal display | |
| JP4104044B2 (ja) | 液晶表示装置 | |
| JP2002132180A (ja) | 表示モジュール | |
| WO1998012597A1 (en) | Liquid crystal display device, production method thereof and mobile telephone | |
| KR20060000993A (ko) | 시프트 레지스터와, 이를 갖는 표시 장치 및 시프트레지스터 구동방법 | |
| JP2009032714A (ja) | 半導体集積回路、表示装置及び電子回路 | |
| JP3576294B2 (ja) | 液晶表示装置 | |
| US8199084B2 (en) | Driving circuit of flat panel display device | |
| KR101573429B1 (ko) | 패널 어셈블리 및 이를 포함하는 표시 장치 | |
| US7916118B2 (en) | Printed circuit board module with single and double layer printed circuit boards | |
| JPH09138389A (ja) | 液晶表示装置 | |
| JP4267416B2 (ja) | 半導体集積回路 | |
| JP2001177040A (ja) | 半導体集積回路とこの半導体集積回路を実装したプリント回路基板、およびこのプリント回路基板を用いた液晶表示装置 | |
| JP2009038397A (ja) | 半導体チップ | |
| KR100555302B1 (ko) | 제어신호발생회로와 구동회로가 일체화된 액정표시장치 | |
| KR20060089410A (ko) | 디스플레이 장치 | |
| KR100831296B1 (ko) | 액정 표시 장치 | |
| KR101272176B1 (ko) | 액정표시장치 | |
| JP3288870B2 (ja) | 液晶表示装置 | |
| JP3294444B2 (ja) | 液晶表示装置 | |
| CN218214613U (zh) | 一种直通式适用于hx83112f驱动ic的tft屏控制电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041101 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041124 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050124 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050510 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050708 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20051005 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20051005 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20051107 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20060106 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080321 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4104044 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110404 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 Free format text: JAPANESE INTERMEDIATE CODE: R313121 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110404 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120404 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130404 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130404 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140404 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |