JP2003007861A - 不揮発性記憶装置及びその製造方法 - Google Patents
不揮発性記憶装置及びその製造方法Info
- Publication number
- JP2003007861A JP2003007861A JP2001183506A JP2001183506A JP2003007861A JP 2003007861 A JP2003007861 A JP 2003007861A JP 2001183506 A JP2001183506 A JP 2001183506A JP 2001183506 A JP2001183506 A JP 2001183506A JP 2003007861 A JP2003007861 A JP 2003007861A
- Authority
- JP
- Japan
- Prior art keywords
- film
- gate
- dummy
- insulating film
- floating gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
(57)【要約】
【課題】高誘電体膜を備えた低電圧動作で、リーク電流
が低い高信頼性の不揮発性記憶装置及びその製造方法を
提供することを目的とする。 【解決手段】半導体基板１０上に、ゲート絶縁膜、フロ
ーティングゲート（ＦＤ）材料膜１１、ダミー絶縁膜１
２及びダミーゲート（ＤＧ）材料膜１３を形成し、加工
してＤＧ１３ａとＦＧ１１ａを形成し、基板１０上に、
ＤＧ１３ａとＦＧ１１ａを埋め込み、かつＤＧ１３ａの
上面とほぼ面一の埋め込み絶縁膜１７を形成し、ＤＧ１
３ａのみを除去し、ダミー絶縁膜１２上でＤＧ１３ａが
除去された埋め込み絶縁膜１７の側壁にサイドウォール
スペーサ１８を形成し、ダミー絶縁膜１２を除去し、基
板１０上に誘電体膜１９及びコントロールゲート（Ｃ
Ｇ）材料膜２０を形成し、加工してＣＧ２０ａを形成す
る不揮発性記憶装置の製造方法。
が低い高信頼性の不揮発性記憶装置及びその製造方法を
提供することを目的とする。 【解決手段】半導体基板１０上に、ゲート絶縁膜、フロ
ーティングゲート（ＦＤ）材料膜１１、ダミー絶縁膜１
２及びダミーゲート（ＤＧ）材料膜１３を形成し、加工
してＤＧ１３ａとＦＧ１１ａを形成し、基板１０上に、
ＤＧ１３ａとＦＧ１１ａを埋め込み、かつＤＧ１３ａの
上面とほぼ面一の埋め込み絶縁膜１７を形成し、ＤＧ１
３ａのみを除去し、ダミー絶縁膜１２上でＤＧ１３ａが
除去された埋め込み絶縁膜１７の側壁にサイドウォール
スペーサ１８を形成し、ダミー絶縁膜１２を除去し、基
板１０上に誘電体膜１９及びコントロールゲート（Ｃ
Ｇ）材料膜２０を形成し、加工してＣＧ２０ａを形成す
る不揮発性記憶装置の製造方法。
Description
【０００１】
【発明の属する技術分野】本発明は、不揮発性記憶装置
及びその製造方法に関し、より詳細には高誘電体膜を用
いたフラッシュメモリからなる不揮発性記憶装置及びそ
の製造方法に関する。
及びその製造方法に関し、より詳細には高誘電体膜を用
いたフラッシュメモリからなる不揮発性記憶装置及びそ
の製造方法に関する。
【０００２】
【従来の技術及び発明が解決しようとする課題】不揮発
性メモリは、スイッチオフした後も、データ保持するこ
とができるメモリである。そのうち、フラッシュメモリ
は、通常、シリコンやII−Ｖ族半導体（例えばＩｎＰと
ＧａＡｓ等）等からなる基板上に、フローティングゲー
トが形成され、その上にコントロールゲートが積層さ
れ、これらフローティングゲートとコントロールゲート
とに対して自己整合的に、ｎ型チャネルデバイスの場合
にはｎ型のソース／ドレイン領域が、ｐ型チャネルデバ
イスの場合にはｐ型のソース／ドレイン領域が形成され
ている。また、両者のゲート間絶縁膜として酸化膜又は
オキシナイトライドが用いられている。
性メモリは、スイッチオフした後も、データ保持するこ
とができるメモリである。そのうち、フラッシュメモリ
は、通常、シリコンやII−Ｖ族半導体（例えばＩｎＰと
ＧａＡｓ等）等からなる基板上に、フローティングゲー
トが形成され、その上にコントロールゲートが積層さ
れ、これらフローティングゲートとコントロールゲート
とに対して自己整合的に、ｎ型チャネルデバイスの場合
にはｎ型のソース／ドレイン領域が、ｐ型チャネルデバ
イスの場合にはｐ型のソース／ドレイン領域が形成され
ている。また、両者のゲート間絶縁膜として酸化膜又は
オキシナイトライドが用いられている。
【０００３】このようなデバイスにおいては、近年、特
にコントロールゲートの低電圧駆動が求められるように
なり、そのため、フローティングゲートとコントロール
ゲートとの間の絶縁膜、基板とフローティングゲートと
の間のトンネル酸化膜によって形成される容量比率（カ
ップリング・レシオ）を高めることが必要とされてい
る。
にコントロールゲートの低電圧駆動が求められるように
なり、そのため、フローティングゲートとコントロール
ゲートとの間の絶縁膜、基板とフローティングゲートと
の間のトンネル酸化膜によって形成される容量比率（カ
ップリング・レシオ）を高めることが必要とされてい
る。
【０００４】これに対して、例えば、特開平１１−２６
０９３８号公報には、フローティングゲートとコントロ
ールゲートとの間の絶縁膜として高誘電体膜を用いるこ
とが記載されている。
０９３８号公報には、フローティングゲートとコントロ
ールゲートとの間の絶縁膜として高誘電体膜を用いるこ
とが記載されている。
【０００５】しかし、高誘電体膜をコントロールゲート
とフローティングゲートとの間の誘電体膜として使用し
た場合、半導体装置の製造プロセスにおける熱処理によ
って高誘電体膜に構造変化が生じ、膜質が変化し、高い
誘電率を保持できなくなる。そのため、高誘電体膜を形
成した後には、５００℃程度以下でしか熱処理を行うこ
とができないという制約が生じる。また、このような温
度以上での熱処理が必要な場合には、高誘電体膜の形成
までに、そのプロセスを終えておかなければならない。
とフローティングゲートとの間の誘電体膜として使用し
た場合、半導体装置の製造プロセスにおける熱処理によ
って高誘電体膜に構造変化が生じ、膜質が変化し、高い
誘電率を保持できなくなる。そのため、高誘電体膜を形
成した後には、５００℃程度以下でしか熱処理を行うこ
とができないという制約が生じる。また、このような温
度以上での熱処理が必要な場合には、高誘電体膜の形成
までに、そのプロセスを終えておかなければならない。
【０００６】そこで、製造プロセスに起因するＭＯＳト
ランジスタにおけるゲート絶縁膜の劣化を防止するため
の置き換えゲート方式を用いたＭＯＳトランジスタの製
造方法（例えば、特開平１１−７４５０８号）を、フラ
ッシュメモリの製造プロセス、特に高誘電体膜及びコン
トロールゲートの形成に応用することが考えられる。
ランジスタにおけるゲート絶縁膜の劣化を防止するため
の置き換えゲート方式を用いたＭＯＳトランジスタの製
造方法（例えば、特開平１１−７４５０８号）を、フラ
ッシュメモリの製造プロセス、特に高誘電体膜及びコン
トロールゲートの形成に応用することが考えられる。
【０００７】つまり、置き換えゲート方式を用いたＭＯ
Ｓトランジスタは、まず、図２（ａ）に示したように、
半導体基板３０上に、ダミーゲート絶縁膜３１を介して
ポリシリコン膜によるダミーゲート電極３２を形成す
る。
Ｓトランジスタは、まず、図２（ａ）に示したように、
半導体基板３０上に、ダミーゲート絶縁膜３１を介して
ポリシリコン膜によるダミーゲート電極３２を形成す
る。
【０００８】次いで、ダミーゲート電極３２をマスクと
して用いてイオン注入してＬＤＤ領域３３を形成し、そ
の後、得られた基板３０上全面にＣＶＤ酸化膜を堆積
し、エッチバックすることによりダミーゲート電極３２
の側壁にサイドウォールスペーサ３４を形成する。ダミ
ーゲート電極３２とサイドウォールスペーサ３４とをマ
スクとして用いてイオン注入し、ソース／ドレイン領域
３５を形成する（図２（ｂ））。
して用いてイオン注入してＬＤＤ領域３３を形成し、そ
の後、得られた基板３０上全面にＣＶＤ酸化膜を堆積
し、エッチバックすることによりダミーゲート電極３２
の側壁にサイドウォールスペーサ３４を形成する。ダミ
ーゲート電極３２とサイドウォールスペーサ３４とをマ
スクとして用いてイオン注入し、ソース／ドレイン領域
３５を形成する（図２（ｂ））。
【０００９】続いて、得られた基板３０上全面にＣＶＤ
酸化膜３６を堆積し、その表面をダミーゲート電極３２
上面が露出するまでＣＭＰ法により研磨する（図２
（ｃ））。次いで、ダミーゲート電極３２及びダミーゲ
ート絶縁膜３１を除去する（図２（ｄ））。得られた基
板３０上全面に、酸化膜３７、高誘電体膜３８及び金属
膜３９を形成する（図２（ｅ））。ＣＶＤ酸化膜３６の
表面が露出するまで、金属膜３９、高誘電体膜３８及び
酸化膜３６をＣＭＰ法により研磨し、ゲート電極３９ａ
を形成する（図２（ｆ））。
酸化膜３６を堆積し、その表面をダミーゲート電極３２
上面が露出するまでＣＭＰ法により研磨する（図２
（ｃ））。次いで、ダミーゲート電極３２及びダミーゲ
ート絶縁膜３１を除去する（図２（ｄ））。得られた基
板３０上全面に、酸化膜３７、高誘電体膜３８及び金属
膜３９を形成する（図２（ｅ））。ＣＶＤ酸化膜３６の
表面が露出するまで、金属膜３９、高誘電体膜３８及び
酸化膜３６をＣＭＰ法により研磨し、ゲート電極３９ａ
を形成する（図２（ｆ））。
【００１０】その後、層間絶縁膜、コンタクトホール、
電極配線等を形成して、ＭＯＳトランジスタを完成させ
る。
電極配線等を形成して、ＭＯＳトランジスタを完成させ
る。
【００１１】しかし、この方法を応用して、図３に示し
たように、半導体基板４０上にゲート絶縁膜４１、フロ
ーティングゲート４２、ダミー絶縁膜４３、ダミーコン
トロールゲート４４及びソース／ドレイン領域４５を形
成した後、得られた基板４０上全面にＣＶＤ酸化膜４６
を形成し、ダミーコントロールゲート４４の表面が露出
するまでＣＶＤ酸化膜４６を平坦化し、ダミーコントロ
ールゲート４４を１５０℃程度のリン酸溶液を用いて、
ダミー絶縁膜４３を、フッ化水素を用いて除去する場合
には、フローティングゲート４２のエッジ部Ａに接する
ＣＶＤ酸化膜４６までエッチングされて、溝が形成され
ることになる。これは、ダミー絶縁膜４３を完全に除去
するために、ＣＶＤ酸化膜４６がオーバーエッチングす
ることに起因する。
たように、半導体基板４０上にゲート絶縁膜４１、フロ
ーティングゲート４２、ダミー絶縁膜４３、ダミーコン
トロールゲート４４及びソース／ドレイン領域４５を形
成した後、得られた基板４０上全面にＣＶＤ酸化膜４６
を形成し、ダミーコントロールゲート４４の表面が露出
するまでＣＶＤ酸化膜４６を平坦化し、ダミーコントロ
ールゲート４４を１５０℃程度のリン酸溶液を用いて、
ダミー絶縁膜４３を、フッ化水素を用いて除去する場合
には、フローティングゲート４２のエッジ部Ａに接する
ＣＶＤ酸化膜４６までエッチングされて、溝が形成され
ることになる。これは、ダミー絶縁膜４３を完全に除去
するために、ＣＶＤ酸化膜４６がオーバーエッチングす
ることに起因する。
【００１２】このため、その後に形成する高誘電体膜の
周辺で、リーク電流が増大し、膜の耐圧が低下すること
になり、半導体装置の信頼性が確保されなりという問題
を生じる。
周辺で、リーク電流が増大し、膜の耐圧が低下すること
になり、半導体装置の信頼性が確保されなりという問題
を生じる。
【００１３】本発明は上記課題に鑑みなされたものであ
り、高誘電体膜を備えることにより低電圧動作が可能で
あるとともに、耐圧が向上させ、リーク電流を低下させ
て高い信頼性を得ることができる不揮発性記憶装置及び
その製造方法を提供することを目的とする。
り、高誘電体膜を備えることにより低電圧動作が可能で
あるとともに、耐圧が向上させ、リーク電流を低下させ
て高い信頼性を得ることができる不揮発性記憶装置及び
その製造方法を提供することを目的とする。
【００１４】
【課題を解決するための手段】本発明によれば、（ａ）
半導体基板上に、ゲート絶縁膜、フローティングゲート
材料膜、ダミー絶縁膜及びダミーゲート材料膜を形成
し、（ｂ）前記ダミーゲート材料膜、ダミー絶縁膜、フ
ローティングゲート材料膜及び前記ゲート絶縁膜を加工
することによりダミーゲート及びフローティングゲート
を形成し、（ｃ）得られた半導体基板上に、ダミーゲー
ト及びフローティングゲートを埋め込み、かつダミーゲ
ートの上面とほぼ面一の上面を有する埋め込み絶縁膜を
形成し、（ｄ）ダミーゲートのみをほぼ完全に除去し、
（ｅ）前記ダミー絶縁膜上であって、ダミーゲートが除
去された埋め込み絶縁膜の側壁にサイドウォールスペー
サを形成し、（ｆ）前記ダミー絶縁膜を除去し、（ｇ）
得られた半導体基板上全面に、誘電体膜及びコントロー
ルゲート材料膜を形成し、所望の形状に加工することに
よりコントロールゲートを形成することからなる不揮発
性記憶装置の製造方法が提供される。
半導体基板上に、ゲート絶縁膜、フローティングゲート
材料膜、ダミー絶縁膜及びダミーゲート材料膜を形成
し、（ｂ）前記ダミーゲート材料膜、ダミー絶縁膜、フ
ローティングゲート材料膜及び前記ゲート絶縁膜を加工
することによりダミーゲート及びフローティングゲート
を形成し、（ｃ）得られた半導体基板上に、ダミーゲー
ト及びフローティングゲートを埋め込み、かつダミーゲ
ートの上面とほぼ面一の上面を有する埋め込み絶縁膜を
形成し、（ｄ）ダミーゲートのみをほぼ完全に除去し、
（ｅ）前記ダミー絶縁膜上であって、ダミーゲートが除
去された埋め込み絶縁膜の側壁にサイドウォールスペー
サを形成し、（ｆ）前記ダミー絶縁膜を除去し、（ｇ）
得られた半導体基板上全面に、誘電体膜及びコントロー
ルゲート材料膜を形成し、所望の形状に加工することに
よりコントロールゲートを形成することからなる不揮発
性記憶装置の製造方法が提供される。
【００１５】また、本発明によれば、半導体基板表面に
形成されたチャネル領域、ソース／ドレイン領域と、前
記チャネル領域上に形成されたフローティングゲート
と、該フローティングゲート上に形成されたメタルコン
トロールゲートと、前記フローティングゲート上であっ
て、前記メタルコントロールゲートの底面及び側面を被
覆する誘電体膜とから構成される不揮発性記憶装置が提
供される。
形成されたチャネル領域、ソース／ドレイン領域と、前
記チャネル領域上に形成されたフローティングゲート
と、該フローティングゲート上に形成されたメタルコン
トロールゲートと、前記フローティングゲート上であっ
て、前記メタルコントロールゲートの底面及び側面を被
覆する誘電体膜とから構成される不揮発性記憶装置が提
供される。
【００１６】
【発明の実施の形態】本発明の不揮発性記憶装置におい
ては、まず、工程（ａ）で、半導体基板上に、ゲート絶
縁膜、フローティングゲート材料膜、ダミー絶縁膜及び
ダミーゲート材料膜を形成する。
ては、まず、工程（ａ）で、半導体基板上に、ゲート絶
縁膜、フローティングゲート材料膜、ダミー絶縁膜及び
ダミーゲート材料膜を形成する。
【００１７】半導体基板としては、通常、半導体装置に
使用されるものであれば特に限定されるものではなく、
例えば、シリコン、ゲルマニウム等の元素半導体、Ｇａ
Ａｓ、ＩｎＧａＡｓ、ＺｎＳｅ等の化合物半導体が挙げ
られる。また、ＳＯＩ基板又は多層ＳＯＩ基板等の種々
の基板を用いてもよい。さらに、エピタキシャル半導体
層を表面に成長させたいわゆるエピタキシャル基板でも
よい。なかでもシリコン基板が好ましい。この半導体基
板上には、素子分離領域が形成されていることが好まし
く、さらにトランジスタ、キャパシタ、抵抗等の素子、
層間絶縁膜、これらによる回路、半導体装置等が組み合
わせられて、シングル又はマルチレイヤー構造で形成さ
れていてもよい。
使用されるものであれば特に限定されるものではなく、
例えば、シリコン、ゲルマニウム等の元素半導体、Ｇａ
Ａｓ、ＩｎＧａＡｓ、ＺｎＳｅ等の化合物半導体が挙げ
られる。また、ＳＯＩ基板又は多層ＳＯＩ基板等の種々
の基板を用いてもよい。さらに、エピタキシャル半導体
層を表面に成長させたいわゆるエピタキシャル基板でも
よい。なかでもシリコン基板が好ましい。この半導体基
板上には、素子分離領域が形成されていることが好まし
く、さらにトランジスタ、キャパシタ、抵抗等の素子、
層間絶縁膜、これらによる回路、半導体装置等が組み合
わせられて、シングル又はマルチレイヤー構造で形成さ
れていてもよい。
【００１８】ゲート絶縁膜は、通常トランジスタのゲー
ト絶縁膜として機能し得る絶縁膜、例えば、シリコン酸
化膜（ＣＶＤ−ＳｉＯ2膜、熱−ＳｉＯ2膜）又はシリコ
ン窒化膜等の絶縁膜、Ｔａ2Ｏ5等の高誘電体膜又はこれ
らの積層膜等を用いることができる。膜厚は、特に限定
されるものではなく、例えば、絶縁膜は５〜２０ｎｍ程
度、高誘電体膜は５〜５０ｎｍ程度が挙げられる。ゲー
ト絶縁膜は、熱酸化法、ＣＶＤ法、スパッタ法、蒸着
法、陽極酸化法等又はこれらの組み合わせにより形成す
ることができる。
ト絶縁膜として機能し得る絶縁膜、例えば、シリコン酸
化膜（ＣＶＤ−ＳｉＯ2膜、熱−ＳｉＯ2膜）又はシリコ
ン窒化膜等の絶縁膜、Ｔａ2Ｏ5等の高誘電体膜又はこれ
らの積層膜等を用いることができる。膜厚は、特に限定
されるものではなく、例えば、絶縁膜は５〜２０ｎｍ程
度、高誘電体膜は５〜５０ｎｍ程度が挙げられる。ゲー
ト絶縁膜は、熱酸化法、ＣＶＤ法、スパッタ法、蒸着
法、陽極酸化法等又はこれらの組み合わせにより形成す
ることができる。
【００１９】フローティングゲート材料膜は、通常電極
又は配線として機能し得る導電膜、例えば、不純物がド
ーピングされたポリシリコン、アモルファスシリコン等
の半導体；アルミニウム、ニッケル、金、銀、銅等の金
属又は合金；タンタル、タングステン等の高融点金属又
は合金；高融点金属のシリサイド又はポリサイド等の単
層膜又は積層膜等が挙げられる。これらは、蒸着法、ス
パッタ法、ＣＶＤ法、ＥＢ法等の種々の方法で形成する
ことができる。フローティングゲート材料膜の膜厚は特
に限定されるものではなく、例えば、５０〜５００ｎｍ
程度が挙げられる。
又は配線として機能し得る導電膜、例えば、不純物がド
ーピングされたポリシリコン、アモルファスシリコン等
の半導体；アルミニウム、ニッケル、金、銀、銅等の金
属又は合金；タンタル、タングステン等の高融点金属又
は合金；高融点金属のシリサイド又はポリサイド等の単
層膜又は積層膜等が挙げられる。これらは、蒸着法、ス
パッタ法、ＣＶＤ法、ＥＢ法等の種々の方法で形成する
ことができる。フローティングゲート材料膜の膜厚は特
に限定されるものではなく、例えば、５０〜５００ｎｍ
程度が挙げられる。
【００２０】なお、この工程においては、ゲート絶縁膜
及びフローティングゲート材料膜を形成した後、ゲート
絶縁膜及び／又はフローティングゲート材料膜を、所望
の形状に予備的に加工しておき、その後、ダミー絶縁膜
及びダミーゲート材料膜を形成することが好ましい。こ
こでの予備的な加工とは、フローティングゲート材料膜
の、フローティングゲートとして機能しうる最終的な形
状には至らない程度の加工を意味し、例えば、行方向又
は列方向の一方向のみの加工が挙げられる。
及びフローティングゲート材料膜を形成した後、ゲート
絶縁膜及び／又はフローティングゲート材料膜を、所望
の形状に予備的に加工しておき、その後、ダミー絶縁膜
及びダミーゲート材料膜を形成することが好ましい。こ
こでの予備的な加工とは、フローティングゲート材料膜
の、フローティングゲートとして機能しうる最終的な形
状には至らない程度の加工を意味し、例えば、行方向又
は列方向の一方向のみの加工が挙げられる。
【００２１】ダミー絶縁膜及びダミーゲート材料膜は、
後工程で誘電体膜及びコントロールゲートを形成する領
域に予備的に形成する膜を意味し、それらの膜厚等は、
得ようとするコントロールゲートの機能、このコントロ
ールゲートから構成される不揮発性記憶装置の特性及び
機能等により適宜調整することができる。例えば、ダミ
ー絶縁膜の膜厚としては、１〜５０ｎｍ程度が挙げら
れ、ダミーゲート材料膜の膜厚としては、５〜５００ｎ
ｍ程度が挙げられる。これらの膜は、誘電体膜及びコン
トロールゲートを形成する前に、除去される膜であるた
め、除去する条件等に応じてその材料を適宜選択するこ
とができる。例えば、ポリシリコン、アモルファスシリ
コン等の半導体；アルミニウム、ニッケル等の金属又は
合金；タンタル、タングステン等の高融点金属；シリコ
ン酸化膜（熱酸化膜、低温酸化膜：ＬＴＯ膜等、高温酸
化膜：ＨＴＯ膜、ＴＥＯＳ分解によるプラズマ酸化
膜）、シリコン窒化膜（プラズマ放電又は高温熱処理に
よるＬＰＣＶＤシリコン窒化膜）、ＳＯＧ膜、ＰＳＧ
膜、ＢＳＧ膜、ＢＰＳＧ膜等の絶縁膜の単層膜又は積層
膜等が挙げられる。なかでも、ダミー絶縁膜は、ダミー
ゲート材料膜を除去する際のエッチングストッパーとし
て機能する膜となる材料により形成することが好まし
く、具体的には、ダミー絶縁膜は、シリコン酸化膜が好
ましく、ダミーゲート材料膜は、シリコン窒化膜がより
好ましい。これらの膜は、熱酸化法、ＣＶＤ法（低温、
高温、プラズマ、低圧、常圧、高圧等）、スパッタ法、
蒸着法、陽極酸化法等又はこれらの組み合わせにより形
成することができる。
後工程で誘電体膜及びコントロールゲートを形成する領
域に予備的に形成する膜を意味し、それらの膜厚等は、
得ようとするコントロールゲートの機能、このコントロ
ールゲートから構成される不揮発性記憶装置の特性及び
機能等により適宜調整することができる。例えば、ダミ
ー絶縁膜の膜厚としては、１〜５０ｎｍ程度が挙げら
れ、ダミーゲート材料膜の膜厚としては、５〜５００ｎ
ｍ程度が挙げられる。これらの膜は、誘電体膜及びコン
トロールゲートを形成する前に、除去される膜であるた
め、除去する条件等に応じてその材料を適宜選択するこ
とができる。例えば、ポリシリコン、アモルファスシリ
コン等の半導体；アルミニウム、ニッケル等の金属又は
合金；タンタル、タングステン等の高融点金属；シリコ
ン酸化膜（熱酸化膜、低温酸化膜：ＬＴＯ膜等、高温酸
化膜：ＨＴＯ膜、ＴＥＯＳ分解によるプラズマ酸化
膜）、シリコン窒化膜（プラズマ放電又は高温熱処理に
よるＬＰＣＶＤシリコン窒化膜）、ＳＯＧ膜、ＰＳＧ
膜、ＢＳＧ膜、ＢＰＳＧ膜等の絶縁膜の単層膜又は積層
膜等が挙げられる。なかでも、ダミー絶縁膜は、ダミー
ゲート材料膜を除去する際のエッチングストッパーとし
て機能する膜となる材料により形成することが好まし
く、具体的には、ダミー絶縁膜は、シリコン酸化膜が好
ましく、ダミーゲート材料膜は、シリコン窒化膜がより
好ましい。これらの膜は、熱酸化法、ＣＶＤ法（低温、
高温、プラズマ、低圧、常圧、高圧等）、スパッタ法、
蒸着法、陽極酸化法等又はこれらの組み合わせにより形
成することができる。
【００２２】工程（ｂ）において、ダミーゲート材料
膜、ダミー絶縁膜、フローティングゲート材料膜及びゲ
ート絶縁膜を加工する。
膜、ダミー絶縁膜、フローティングゲート材料膜及びゲ
ート絶縁膜を加工する。
【００２３】これらの加工は、公知の方法、例えばフォ
トリソグラフィ及びエッチング工程により、所望の形状
のマスクパターンを用いて、一括して行うことができ
る。なお、工程（ａ）において、ゲート絶縁膜及び／又
はフローティングゲート材料膜を予備的に加工した場合
には、この工程での加工により、フローティングゲート
として機能しうる最終的な形状に加工することができ
る。また、この加工により、ダミーゲート材料膜を、コ
ントロールゲートの形状を決定するダミーゲートに加工
することができる。
トリソグラフィ及びエッチング工程により、所望の形状
のマスクパターンを用いて、一括して行うことができ
る。なお、工程（ａ）において、ゲート絶縁膜及び／又
はフローティングゲート材料膜を予備的に加工した場合
には、この工程での加工により、フローティングゲート
として機能しうる最終的な形状に加工することができ
る。また、この加工により、ダミーゲート材料膜を、コ
ントロールゲートの形状を決定するダミーゲートに加工
することができる。
【００２４】工程（ｂ）の後、工程（ｃ）の前には、ダ
ミーゲートをマスクとして用いてイオン注入を行い、ソ
ース／ドレイン領域を形成することが好ましい。この際
のイオン種、イオン注入の条件等は、得ようとする不揮
発性記憶装置の特性等により適宜設定することができ
る。また、ダミーゲートをマスクとしてイオン注入をし
た後、フローティングゲート材料膜及びダミーゲートの
側壁にサイドウォールスペーサを形成し、これらをマス
クとして用いてイオン注入することにより、ＬＤＤ構造
又はＤＤＤ構造のソース／ドレイン領域を形成してもよ
い。さらに、イオン注入の後には、不純物を活性化する
ための熱処理を行うことが好ましい。この場合の熱処理
の条件は、用いるイオン種、不揮発性装置の特性等によ
り、適宜設定することができる。例えば、大気中、酸素
雰囲気又は窒素雰囲気下、６００〜９００℃程度の温度
範囲で、１秒間〜５分間程度、炉アニール、ランプアニ
ール、ＲＴＡ（Rapid Thermal Anneal）法等が挙げられ
る。
ミーゲートをマスクとして用いてイオン注入を行い、ソ
ース／ドレイン領域を形成することが好ましい。この際
のイオン種、イオン注入の条件等は、得ようとする不揮
発性記憶装置の特性等により適宜設定することができ
る。また、ダミーゲートをマスクとしてイオン注入をし
た後、フローティングゲート材料膜及びダミーゲートの
側壁にサイドウォールスペーサを形成し、これらをマス
クとして用いてイオン注入することにより、ＬＤＤ構造
又はＤＤＤ構造のソース／ドレイン領域を形成してもよ
い。さらに、イオン注入の後には、不純物を活性化する
ための熱処理を行うことが好ましい。この場合の熱処理
の条件は、用いるイオン種、不揮発性装置の特性等によ
り、適宜設定することができる。例えば、大気中、酸素
雰囲気又は窒素雰囲気下、６００〜９００℃程度の温度
範囲で、１秒間〜５分間程度、炉アニール、ランプアニ
ール、ＲＴＡ（Rapid Thermal Anneal）法等が挙げられ
る。
【００２５】また、サイドウォールスペーサを形成する
かわりに、加工したダミーゲート材料膜、ダミー絶縁
膜、フローティングゲート材料膜及びゲート絶縁膜を熱
酸化し、それらの表面に熱酸化膜を形成してもよい。こ
の場合の熱酸化膜の膜厚は、特に限定されず、例えば、
５〜３０ｎｍ程度が挙げられる。
かわりに、加工したダミーゲート材料膜、ダミー絶縁
膜、フローティングゲート材料膜及びゲート絶縁膜を熱
酸化し、それらの表面に熱酸化膜を形成してもよい。こ
の場合の熱酸化膜の膜厚は、特に限定されず、例えば、
５〜３０ｎｍ程度が挙げられる。
【００２６】工程（ｃ）において、得られた半導体基板
上に、ダミーゲート及びフローティングゲートを埋め込
み、かつダミーゲートの上面とほぼ面一の上面を有する
埋め込み絶縁膜を形成する。埋め込み絶縁膜の材料は、
特に限定されないが、特に、ダミーゲートを除去する場
合に、ダミーゲートの除去方法で、ダミーゲートよりも
除去されにくい材料であることが好ましくダミーゲート
の材料により、例えば、ダミーゲート材料膜で例示され
た絶縁膜の中から適宜選択することができる。
上に、ダミーゲート及びフローティングゲートを埋め込
み、かつダミーゲートの上面とほぼ面一の上面を有する
埋め込み絶縁膜を形成する。埋め込み絶縁膜の材料は、
特に限定されないが、特に、ダミーゲートを除去する場
合に、ダミーゲートの除去方法で、ダミーゲートよりも
除去されにくい材料であることが好ましくダミーゲート
の材料により、例えば、ダミーゲート材料膜で例示され
た絶縁膜の中から適宜選択することができる。
【００２７】まず、埋め込み絶縁膜を構成する絶縁膜
を、例えば、フローティングゲート材料膜と、ダミーゲ
ート絶縁膜と、ダミーゲートとの合計膜厚よりも厚い膜
厚、例えば、１０００〜３０００ｎｍ程度の膜厚で、こ
れらを含む半導体基板上に形成し、ダミーゲートの表面
が露出するため後退させる。ここでの後退は、酸又はア
ルカリの溶液を用いたウェットエッチング、ドライエッ
チング又はＣＭＰ法等、種々の方法により行うことがで
きる。なかでも、ＣＭＰ法が好ましい。
を、例えば、フローティングゲート材料膜と、ダミーゲ
ート絶縁膜と、ダミーゲートとの合計膜厚よりも厚い膜
厚、例えば、１０００〜３０００ｎｍ程度の膜厚で、こ
れらを含む半導体基板上に形成し、ダミーゲートの表面
が露出するため後退させる。ここでの後退は、酸又はア
ルカリの溶液を用いたウェットエッチング、ドライエッ
チング又はＣＭＰ法等、種々の方法により行うことがで
きる。なかでも、ＣＭＰ法が好ましい。
【００２８】工程（ｄ）において、ダミーゲートのみを
ほぼ完全に除去する。ダミーゲートの除去は、その材料
により、適宜選択することができ、例えば、ふっ酸、熱
リン酸、硝酸、硫酸等を用いたウェットエッチング、ス
パッタリング法、反応性イオンエッチング法、プラズマ
エッチング法等のドライエッチング法等種々の方法が挙
げられる。具体的には、シリコン窒化膜により形成され
ている場合には、シリコン窒化膜を溶解しえる溶液を用
いたウェットエッチングが好ましい。なお、ここでの除
去は、ダミーゲート絶縁膜をエッチングストッパーとし
て用いて、ダミーゲートのみがほぼ完全に除去するまで
行うことが好ましい。
ほぼ完全に除去する。ダミーゲートの除去は、その材料
により、適宜選択することができ、例えば、ふっ酸、熱
リン酸、硝酸、硫酸等を用いたウェットエッチング、ス
パッタリング法、反応性イオンエッチング法、プラズマ
エッチング法等のドライエッチング法等種々の方法が挙
げられる。具体的には、シリコン窒化膜により形成され
ている場合には、シリコン窒化膜を溶解しえる溶液を用
いたウェットエッチングが好ましい。なお、ここでの除
去は、ダミーゲート絶縁膜をエッチングストッパーとし
て用いて、ダミーゲートのみがほぼ完全に除去するまで
行うことが好ましい。
【００２９】工程（ｅ）において、ダミー絶縁膜上であ
って、ダミーゲートが除去された埋め込み絶縁膜の側壁
にサイドウォールスペーサを形成する。サイドウォール
スペーサは、例えば、ダミーゲート材料膜で例示された
絶縁膜の中から適宜選択することができる。なかでも、
ダミー絶縁膜を構成する膜とは異なる膜、特に、後工程
でダミー絶縁膜を除去する際に、ダミー絶縁膜との選択
比が異なる材料を用いることが好ましい。
って、ダミーゲートが除去された埋め込み絶縁膜の側壁
にサイドウォールスペーサを形成する。サイドウォール
スペーサは、例えば、ダミーゲート材料膜で例示された
絶縁膜の中から適宜選択することができる。なかでも、
ダミー絶縁膜を構成する膜とは異なる膜、特に、後工程
でダミー絶縁膜を除去する際に、ダミー絶縁膜との選択
比が異なる材料を用いることが好ましい。
【００３０】サイドウォールスペーサは、公知の方法、
例えば、絶縁膜を、ダミーゲートが除去された凹部を含
む半導体基板上全面に形成し、ＲＩＥ等の異方性エッチ
ングによってエッチバックして形成することができる。
例えば、絶縁膜を、ダミーゲートが除去された凹部を含
む半導体基板上全面に形成し、ＲＩＥ等の異方性エッチ
ングによってエッチバックして形成することができる。
【００３１】なお、サイドウォールスペーサの膜厚は、
工程（ｆ）におけるダミー絶縁膜の除去の際に、サイド
ウォールスペーサの一部の除去される膜厚等を考慮して
決定することが好ましい。
工程（ｆ）におけるダミー絶縁膜の除去の際に、サイド
ウォールスペーサの一部の除去される膜厚等を考慮して
決定することが好ましい。
【００３２】工程（ｆ）において、ダミー絶縁膜を完全
に除去する。ダミー絶縁膜の除去は、その材料により、
適宜選択することができるが、例えば、シリコン酸化膜
により形成されている場合には、シリコン酸化膜を溶解
しえる溶液を用いたウェットエッチングが好ましい。こ
こでのダミー絶縁膜の除去は、ダミー絶縁膜の端部、す
なわち埋め込み絶縁膜近傍は、サイドウォールスペーサ
に被覆されているために除去されず、凹部内で露出して
いる部分のみがほぼ完全に除去される程度に行う。
に除去する。ダミー絶縁膜の除去は、その材料により、
適宜選択することができるが、例えば、シリコン酸化膜
により形成されている場合には、シリコン酸化膜を溶解
しえる溶液を用いたウェットエッチングが好ましい。こ
こでのダミー絶縁膜の除去は、ダミー絶縁膜の端部、す
なわち埋め込み絶縁膜近傍は、サイドウォールスペーサ
に被覆されているために除去されず、凹部内で露出して
いる部分のみがほぼ完全に除去される程度に行う。
【００３３】工程（ｇ）において、得られた半導体基板
上全面に、誘電体膜及びコントロールゲート材料膜を形
成する。誘電体膜としては、シリコン窒化膜；Ａｌ
2Ｏ3、ＴｉＯ2、Ｙ2Ｏ3、Ｔａ2Ｏ5、ＨｆＯ2、Ｚｒ
Ｏ2、Ｌａ2Ｏ5等の高誘電体膜；ＰＺＴ、ＰＬＺＴ、強
誘電体膜又は反強誘電体膜等の誘電体膜等の単層膜又は
積層膜等が挙げられる。また、これらの誘電体膜と絶縁
膜、例えば、シリコン酸化膜（熱酸化膜、低温酸化膜：
ＬＴＯ膜等、高温酸化膜：ＨＴＯ膜）の積層膜が挙げら
れる。なかでも、高誘電体膜の単層又は積層膜、高誘電
体膜／酸化膜又は酸化膜／高誘電体膜／酸化膜が好まし
い。なお、高誘電体膜／酸化膜の場合には、酸化膜は、
高誘電体膜の一部の下層のみに配置されていても良い
し、不均一な膜厚で形成されていてもよい。誘電体膜の
膜厚は、例えば、５〜５０ｎｍ程度が挙げられる。
上全面に、誘電体膜及びコントロールゲート材料膜を形
成する。誘電体膜としては、シリコン窒化膜；Ａｌ
2Ｏ3、ＴｉＯ2、Ｙ2Ｏ3、Ｔａ2Ｏ5、ＨｆＯ2、Ｚｒ
Ｏ2、Ｌａ2Ｏ5等の高誘電体膜；ＰＺＴ、ＰＬＺＴ、強
誘電体膜又は反強誘電体膜等の誘電体膜等の単層膜又は
積層膜等が挙げられる。また、これらの誘電体膜と絶縁
膜、例えば、シリコン酸化膜（熱酸化膜、低温酸化膜：
ＬＴＯ膜等、高温酸化膜：ＨＴＯ膜）の積層膜が挙げら
れる。なかでも、高誘電体膜の単層又は積層膜、高誘電
体膜／酸化膜又は酸化膜／高誘電体膜／酸化膜が好まし
い。なお、高誘電体膜／酸化膜の場合には、酸化膜は、
高誘電体膜の一部の下層のみに配置されていても良い
し、不均一な膜厚で形成されていてもよい。誘電体膜の
膜厚は、例えば、５〜５０ｎｍ程度が挙げられる。
【００３４】コントロールゲート材料膜は、フローティ
ングゲート材料膜で例示された導電膜の中から選択する
ことができる。なかでも、金属又は高誘電体金属、これ
らの合金の単層膜、積層膜が好ましい。コントロールゲ
ート材料膜の膜厚は、特に限定されるものではなく、先
の工程で得られた凹部を完全に埋め込むことができる膜
厚、例えば、１００〜６００ｎｍ程度が挙げられる。
ングゲート材料膜で例示された導電膜の中から選択する
ことができる。なかでも、金属又は高誘電体金属、これ
らの合金の単層膜、積層膜が好ましい。コントロールゲ
ート材料膜の膜厚は、特に限定されるものではなく、先
の工程で得られた凹部を完全に埋め込むことができる膜
厚、例えば、１００〜６００ｎｍ程度が挙げられる。
【００３５】これらの膜は、蒸着法、スパッタ法、ＣＶ
Ｄ法、ＥＢ法等の種々の方法で形成することができる。
なお、誘電体膜を形成した後、コントロールゲート材料
膜を形成する前に、誘電体膜を熱処理することが好まし
い。熱処理の条件は上記と同様であってもよいが、中で
も、酸素雰囲気下、５００〜７００℃程度の温度範囲で
行うことが好ましい。
Ｄ法、ＥＢ法等の種々の方法で形成することができる。
なお、誘電体膜を形成した後、コントロールゲート材料
膜を形成する前に、誘電体膜を熱処理することが好まし
い。熱処理の条件は上記と同様であってもよいが、中で
も、酸素雰囲気下、５００〜７００℃程度の温度範囲で
行うことが好ましい。
【００３６】これらの膜を形成した後、所望の形状に加
工して、コントロールゲートを形成する。加工は、これ
らの膜を、埋め込み絶縁膜の表面が露出するまで、ウェ
ットエッチング、ドライエッチング又はＣＭＰ法等、種
々の方法により平坦化する方法が挙げられる。なかで
も、ＣＭＰ法が好ましい。
工して、コントロールゲートを形成する。加工は、これ
らの膜を、埋め込み絶縁膜の表面が露出するまで、ウェ
ットエッチング、ドライエッチング又はＣＭＰ法等、種
々の方法により平坦化する方法が挙げられる。なかで
も、ＣＭＰ法が好ましい。
【００３７】なお、本発明の半導体記憶装置の製造方法
においては、所望の工程前、中、後に、半導体装置を形
成するための公知の方法により、任意に、閾値調整のた
めのイオン注入、熱処理、サリサイド工程、絶縁膜の形
成、絶縁膜の緻密化、コンタクトホールの形成及び／又
は配線層の形成等を行うことが好ましい。
においては、所望の工程前、中、後に、半導体装置を形
成するための公知の方法により、任意に、閾値調整のた
めのイオン注入、熱処理、サリサイド工程、絶縁膜の形
成、絶縁膜の緻密化、コンタクトホールの形成及び／又
は配線層の形成等を行うことが好ましい。
【００３８】このような工程により、半導体基板表面に
形成されたチャネル領域、ソース／ドレイン領域と、チ
ャネル領域上に形成されたフローティングゲートと、フ
ローティングゲート上に形成されたメタルコントロール
ゲートと、フローティングゲート上であって、メタルコ
ントロールゲートの底面及び側面を被覆する誘電体膜と
から構成される不揮発性記憶装置を得ることができる。
形成されたチャネル領域、ソース／ドレイン領域と、チ
ャネル領域上に形成されたフローティングゲートと、フ
ローティングゲート上に形成されたメタルコントロール
ゲートと、フローティングゲート上であって、メタルコ
ントロールゲートの底面及び側面を被覆する誘電体膜と
から構成される不揮発性記憶装置を得ることができる。
【００３９】以下に、本発明の半導体装置及びその製造
方法の実施の形態を、図面を参照して詳細に説明する。
方法の実施の形態を、図面を参照して詳細に説明する。
【００４０】まず、前処理により清浄化を行ったシリコ
ン基板１０上に、図１（ａ）に示したように、膜厚５〜
１０ｎｍ程度のトンネル酸化膜（図示せず）、膜厚５０
〜１００ｎｍ程度のポリシリコン膜１１を形成する。こ
のポリシリコン膜１１が後にフローティングゲートを構
成した場合に、フローティングゲートに十分電荷が保持
されるように、ポリシリコン膜１１に、例えば、砒素又
はＢＦ2をイオン注入する。次いで、ポリシリコン膜１
１を矩形形状にパターニングし、得られたシリコン基板
１０上全面に、シリコン酸化膜１２及びプラズマ放電又
は高温熱処理によるＬＰＣＶＤシリコン窒化膜１３を形
成する。シリコン酸化膜１２は、その上に形成されたダ
ミーゲートとなるシリコン窒化膜１３をエッチングする
際のエッチングストッパとしての役割を果たす。
ン基板１０上に、図１（ａ）に示したように、膜厚５〜
１０ｎｍ程度のトンネル酸化膜（図示せず）、膜厚５０
〜１００ｎｍ程度のポリシリコン膜１１を形成する。こ
のポリシリコン膜１１が後にフローティングゲートを構
成した場合に、フローティングゲートに十分電荷が保持
されるように、ポリシリコン膜１１に、例えば、砒素又
はＢＦ2をイオン注入する。次いで、ポリシリコン膜１
１を矩形形状にパターニングし、得られたシリコン基板
１０上全面に、シリコン酸化膜１２及びプラズマ放電又
は高温熱処理によるＬＰＣＶＤシリコン窒化膜１３を形
成する。シリコン酸化膜１２は、その上に形成されたダ
ミーゲートとなるシリコン窒化膜１３をエッチングする
際のエッチングストッパとしての役割を果たす。
【００４１】その後、フォトリソグラフィ工程により、
ポリシリコン膜１１に直交する矩形形状のレジストマス
ク１４を形成し、このレジストマスク１４を用いて、ド
ライエッチングによりシリコン窒化膜１３、シリコン酸
化膜１２及びポリシリコン膜１１を順次パターニング
し、ダミーゲート１３ａ及びフローティングゲート１１
ａを形成する。
ポリシリコン膜１１に直交する矩形形状のレジストマス
ク１４を形成し、このレジストマスク１４を用いて、ド
ライエッチングによりシリコン窒化膜１３、シリコン酸
化膜１２及びポリシリコン膜１１を順次パターニング
し、ダミーゲート１３ａ及びフローティングゲート１１
ａを形成する。
【００４２】レジストマスク１４を除去した後、図１
（ｂ）に示したように、ダミーゲート１３ａ、シリコン
酸化膜１２及びフローティングゲート１１ａをマスクと
して用いて、例えば、リン又は砒素をイオン注入し、熱
処理を行い、ソース／ドレイン領域１５を形成する。そ
の後、フローティングゲート１１ａからの電荷漏洩防止
のために熱酸化を行い、フローティングゲート１１ａの
側面を酸化し、膜厚１０ｎｍ程度の酸化膜１６を形成す
る。この際、ダミーゲート１３ａはほとんど酸化されな
い。
（ｂ）に示したように、ダミーゲート１３ａ、シリコン
酸化膜１２及びフローティングゲート１１ａをマスクと
して用いて、例えば、リン又は砒素をイオン注入し、熱
処理を行い、ソース／ドレイン領域１５を形成する。そ
の後、フローティングゲート１１ａからの電荷漏洩防止
のために熱酸化を行い、フローティングゲート１１ａの
側面を酸化し、膜厚１０ｎｍ程度の酸化膜１６を形成す
る。この際、ダミーゲート１３ａはほとんど酸化されな
い。
【００４３】続いて、図１（ｃ）に示したように、得ら
れたシリコン基板１０上全面に、埋め込み酸化膜１７と
して、膜厚１５００ｎｍ程度で、カバレッジ良好なオゾ
ンによるＴＥＯＳ分解によるプラズマ酸化膜を形成し、
この埋め込み酸化膜１７の表面を、ＣＭＰ法により平坦
化し、ダミーゲート１３ａ表面を露出させる。
れたシリコン基板１０上全面に、埋め込み酸化膜１７と
して、膜厚１５００ｎｍ程度で、カバレッジ良好なオゾ
ンによるＴＥＯＳ分解によるプラズマ酸化膜を形成し、
この埋め込み酸化膜１７の表面を、ＣＭＰ法により平坦
化し、ダミーゲート１３ａ表面を露出させる。
【００４４】次いで、１５０℃の熱リン酸に、シリコン
基板１０を浸漬することにより、ダミーゲート１３ａを
除去する。その後、図１（ｄ）に示すように、低圧ＣＶ
Ｄ法により、膜厚２０ｎｍ程度の酸化膜１８ａを形成す
る。
基板１０を浸漬することにより、ダミーゲート１３ａを
除去する。その後、図１（ｄ）に示すように、低圧ＣＶ
Ｄ法により、膜厚２０ｎｍ程度の酸化膜１８ａを形成す
る。
【００４５】図１（ｅ）に示したように、この酸化膜１
８ａをＲＩＥ法によりエッチングし、酸化膜１２上であ
って、埋め込み酸化膜１７の側壁にサイドウォールスペ
ーサ１８を形成する。その後、フッ化水素にシリコン基
板１０を浸漬し、酸化膜１２をフローティングゲート１
１ａ上から完全に除去する。この際、サイドウォールス
ペーサ１８が存在するため、従来問題となっていたフロ
ーティングゲート横の埋め込み酸化膜に溝が形成される
ことはない。
８ａをＲＩＥ法によりエッチングし、酸化膜１２上であ
って、埋め込み酸化膜１７の側壁にサイドウォールスペ
ーサ１８を形成する。その後、フッ化水素にシリコン基
板１０を浸漬し、酸化膜１２をフローティングゲート１
１ａ上から完全に除去する。この際、サイドウォールス
ペーサ１８が存在するため、従来問題となっていたフロ
ーティングゲート横の埋め込み酸化膜に溝が形成される
ことはない。
【００４６】次いで、図１（ｆ）に示したように、得ら
れたシリコン基板１０上全面に高誘電体膜として、膜厚
３０ｎｍ程度のＡｌ2Ｏ3膜１９を、ＣＶＤ法により形成
し、５００〜７００℃程度の温度範囲で、酸素アニール
を行う。さらにＡｌ2Ｏ3膜１９上に、コントロールゲー
トとなるＴｉＮ膜２０を、膜厚１００ｎｍ程度でスパッ
タ法により形成する。
れたシリコン基板１０上全面に高誘電体膜として、膜厚
３０ｎｍ程度のＡｌ2Ｏ3膜１９を、ＣＶＤ法により形成
し、５００〜７００℃程度の温度範囲で、酸素アニール
を行う。さらにＡｌ2Ｏ3膜１９上に、コントロールゲー
トとなるＴｉＮ膜２０を、膜厚１００ｎｍ程度でスパッ
タ法により形成する。
【００４７】その後、図１（ｇ）に示したように、ＣＭ
Ｐ法により、ＴｉＮ膜２０及びＡｌ 2Ｏ3膜１９を、埋め
込み酸化膜１７の表面が露出するまで平坦化することに
より、コントロールゲート２０ａを形成する。
Ｐ法により、ＴｉＮ膜２０及びＡｌ 2Ｏ3膜１９を、埋め
込み酸化膜１７の表面が露出するまで平坦化することに
より、コントロールゲート２０ａを形成する。
【００４８】続いて、得られたシリコン基板１０上に層
間絶縁膜を堆積し、ソース／ドレイン領域のコンタクト
ホールを開口し、電極配線を形成することでにより、フ
ラッシュメモリを完成させる。
間絶縁膜を堆積し、ソース／ドレイン領域のコンタクト
ホールを開口し、電極配線を形成することでにより、フ
ラッシュメモリを完成させる。
【００４９】これにより、高誘電体膜をフローティング
ゲートとコントロールゲートとの間の誘電体膜として用
い、さらには、置き換え方式によるメタルゲート電極を
コントロールゲートとした低消費電力駆動のフラッシュ
メモリを形成することができる。
ゲートとコントロールゲートとの間の誘電体膜として用
い、さらには、置き換え方式によるメタルゲート電極を
コントロールゲートとした低消費電力駆動のフラッシュ
メモリを形成することができる。
【００５０】
【発明の効果】本発明によれば、フラッシュメモリ技術
において、フローティングゲートとコントロールゲート
との間の絶縁膜を誘電体膜にし、置き換え方式でメタル
ゲートによるコントロールゲートを形成する際に、フロ
ーティングゲートと誘電体膜との界面の近傍の絶縁膜に
できる溝を防止することにより、容量のカップリング比
を大きくするでき、例えば、５Ｖ程度以下での低電力駆
動の不揮発性記憶装置を、簡便な方法により製造するこ
とが可能となる。しかも、誘電体膜の耐圧を向上させる
ことができ、リーク電流の低い、信頼性が高い不揮発性
記憶装置を製造することができる。
において、フローティングゲートとコントロールゲート
との間の絶縁膜を誘電体膜にし、置き換え方式でメタル
ゲートによるコントロールゲートを形成する際に、フロ
ーティングゲートと誘電体膜との界面の近傍の絶縁膜に
できる溝を防止することにより、容量のカップリング比
を大きくするでき、例えば、５Ｖ程度以下での低電力駆
動の不揮発性記憶装置を、簡便な方法により製造するこ
とが可能となる。しかも、誘電体膜の耐圧を向上させる
ことができ、リーク電流の低い、信頼性が高い不揮発性
記憶装置を製造することができる。
【図１】本発明における不揮発性記憶装置の製造方法の
実施形態を示す要部の概略工程断面図である。
実施形態を示す要部の概略工程断面図である。
【図２】従来のＭＯＳトランジスタの製造方法を説明す
るための概略工程断面図である。
るための概略工程断面図である。
【図３】従来のＭＯＳトランジスタの製造方法を応用し
て不揮発性記憶装置を製造する場合の問題点を説明する
ための要部の概略断面図である。
て不揮発性記憶装置を製造する場合の問題点を説明する
ための要部の概略断面図である。
１０ シリコン基板（半導体基板）
１１ ポリシリコン膜（フローティングゲート材料膜）
１１ａ フローティングゲート
１２ シリコン酸化膜（ダミー絶縁膜）
１３ シリコン窒化膜（ダミーゲート材料膜）
１３ａ ダミーゲート
１４ レジストマスク
１５ ソース／ドレイン領域
１６ 酸化膜
１７ 埋め込み酸化膜
１８ サイドウォールスペーサ
１８ａ 酸化膜
１９ Ａｌ2Ｏ3膜（誘電体膜）
２０ ＴｉＮ膜（コントロールゲート材料膜）
２０ａ コントロールゲート
─────────────────────────────────────────────────────
フロントページの続き
Ｆターム(参考） 5F083 EP02 EP23 EP56 ER22 GA05
GA06 HA02 HA06 JA02 JA06
JA15 JA19 JA36 JA37 JA38
JA39 JA40 PR05 PR06 PR07
PR10 PR33 PR34 PR40 ZA28
5F101 BA01 BA26 BA29 BA36 BB05
BD02 BE07 BH01 BH02 BH05
BH14 BH15 BH16
Claims (7)
- 【請求項１】 （ａ）半導体基板上に、ゲート絶縁膜、
フローティングゲート材料膜、ダミー絶縁膜及びダミー
ゲート材料膜を形成し、（ｂ）前記ダミーゲート材料
膜、ダミー絶縁膜、フローティングゲート材料膜及び前
記ゲート絶縁膜を加工してダミーゲート及びフローティ
ングゲートを形成し、（ｃ）得られた半導体基板上に、
ダミーゲート及びフローティングゲートを埋め込み、か
つダミーゲートの上面とほぼ面一の上面を有する埋め込
み絶縁膜を形成し、（ｄ）ダミーゲートのみをほぼ完全
に除去し、（ｅ）前記ダミー絶縁膜上であって、ダミー
ゲートが除去された埋め込み絶縁膜の側壁にサイドウォ
ールスペーサを形成し、（ｆ）前記ダミー絶縁膜を除去
し、（ｇ）得られた半導体基板上全面に、誘電体膜及び
コントロールゲート材料膜を形成し、所望の形状に加工
することによりコントロールゲートを形成することから
なる不揮発性記憶装置の製造方法。 - 【請求項２】 工程（ｂ）と工程（ｃ）との間に、ソー
ス／ドレイン領域を形成する請求項１に記載の方法。 - 【請求項３】 誘電体膜が、高誘電体膜、高誘電体膜／
酸化膜又は酸化膜／高誘電体膜／酸化膜である請求項１
または２に記載の方法。 - 【請求項４】 高誘電体膜が、Ａｌ2Ｏ3、ＴｉＯ2、Ｙ2
Ｏ3、Ｔａ2Ｏ5、ＨｆＯ2、ＺｒＯ2又はＬａ2Ｏ5である
請求項３に記載の方法。 - 【請求項５】 半導体基板表面に形成されたチャネル領
域、ソース／ドレイン領域と、前記チャネル領域上に形
成されたフローティングゲートと、該フローティングゲ
ート上に形成されたメタルコントロールゲートと、前記
フローティングゲート上であって、前記メタルコントロ
ールゲートの底面及び側面を被覆する誘電体膜とから構
成される不揮発性記憶装置。 - 【請求項６】 誘電体膜が、高誘電体膜、高誘電体膜／
酸化膜又は酸化膜／高誘電体膜／酸化膜である請求項５
に記載の不揮発性記憶装置。 - 【請求項７】 高誘電体膜が、Ａｌ2Ｏ3、ＴｉＯ2、Ｙ2
Ｏ3、Ｔａ2Ｏ5、ＨｆＯ2、ＺｒＯ2又はＬａ2Ｏ5である
請求項６に記載の不揮発性記憶装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001183506A JP3770811B2 (ja) | 2001-06-18 | 2001-06-18 | 不揮発性記憶装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001183506A JP3770811B2 (ja) | 2001-06-18 | 2001-06-18 | 不揮発性記憶装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003007861A true JP2003007861A (ja) | 2003-01-10 |
| JP3770811B2 JP3770811B2 (ja) | 2006-04-26 |
Family
ID=19023450
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001183506A Expired - Fee Related JP3770811B2 (ja) | 2001-06-18 | 2001-06-18 | 不揮発性記憶装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3770811B2 (ja) |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005197737A (ja) * | 2003-12-31 | 2005-07-21 | Dongbuanam Semiconductor Inc | 不揮発性メモリー素子 |
| US7005714B2 (en) | 2003-07-04 | 2006-02-28 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory and manufacturing method for the same |
| JP2006086525A (ja) * | 2004-09-16 | 2006-03-30 | Samsung Electronics Co Ltd | 半導体装置及びその製造方法 |
| JP2007096358A (ja) * | 2007-01-11 | 2007-04-12 | Toshiba Corp | 半導体記憶装置の製造方法 |
| JP2007250565A (ja) * | 2006-03-13 | 2007-09-27 | Toshiba Corp | 不揮発性半導体メモリ装置及びその製造方法 |
| JP2007287859A (ja) * | 2006-04-14 | 2007-11-01 | Toshiba Corp | 半導体装置の製造方法 |
| US7550801B2 (en) | 2005-08-16 | 2009-06-23 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device |
| WO2009128133A1 (ja) * | 2008-04-14 | 2009-10-22 | 富士通株式会社 | 反強誘電体ゲートトランジスタおよびその製造方法、不揮発性メモリ素子 |
| US7714378B2 (en) | 2005-08-09 | 2010-05-11 | Samsung Electronics Co., Ltd. | Nonvolatile semiconductor integrated circuit devices and fabrication methods thereof |
| US7714373B2 (en) | 2006-07-05 | 2010-05-11 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing the same |
| US7998810B2 (en) | 2008-06-30 | 2011-08-16 | Samsung Electronics Co., Ltd. | Methods of forming integrated circuit devices having stacked gate electrodes |
| JP2013131772A (ja) * | 2006-12-15 | 2013-07-04 | Nec Corp | 不揮発性記憶装置 |
| JP2014165457A (ja) * | 2013-02-27 | 2014-09-08 | Toshiba Corp | 不揮発性半導体記憶装置の製造方法 |
-
2001
- 2001-06-18 JP JP2001183506A patent/JP3770811B2/ja not_active Expired - Fee Related
Cited By (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7387934B2 (en) | 2003-07-04 | 2008-06-17 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory and manufacturing method for the same |
| US7005714B2 (en) | 2003-07-04 | 2006-02-28 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory and manufacturing method for the same |
| US7247916B2 (en) | 2003-07-04 | 2007-07-24 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory and manufacturing method for the same |
| JP2005197737A (ja) * | 2003-12-31 | 2005-07-21 | Dongbuanam Semiconductor Inc | 不揮発性メモリー素子 |
| JP2006086525A (ja) * | 2004-09-16 | 2006-03-30 | Samsung Electronics Co Ltd | 半導体装置及びその製造方法 |
| US7714378B2 (en) | 2005-08-09 | 2010-05-11 | Samsung Electronics Co., Ltd. | Nonvolatile semiconductor integrated circuit devices and fabrication methods thereof |
| US7550801B2 (en) | 2005-08-16 | 2009-06-23 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device |
| US7968933B2 (en) | 2005-08-16 | 2011-06-28 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device |
| JP2007250565A (ja) * | 2006-03-13 | 2007-09-27 | Toshiba Corp | 不揮発性半導体メモリ装置及びその製造方法 |
| JP4719035B2 (ja) * | 2006-03-13 | 2011-07-06 | 株式会社東芝 | 不揮発性半導体メモリ装置及びその製造方法 |
| JP2007287859A (ja) * | 2006-04-14 | 2007-11-01 | Toshiba Corp | 半導体装置の製造方法 |
| US8008152B2 (en) | 2006-04-14 | 2011-08-30 | Kabushiki Kaisha Toshiba | Method of manufacturing semiconductor device |
| US7714373B2 (en) | 2006-07-05 | 2010-05-11 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing the same |
| JP2013131772A (ja) * | 2006-12-15 | 2013-07-04 | Nec Corp | 不揮発性記憶装置 |
| US8796129B2 (en) | 2006-12-15 | 2014-08-05 | Nec Corporation | Nonvolatile storage device and method for manufacturing the same in which insulating film is located between first and second impurity diffusion regions but absent on first impurity diffusion region |
| JP2007096358A (ja) * | 2007-01-11 | 2007-04-12 | Toshiba Corp | 半導体記憶装置の製造方法 |
| WO2009128133A1 (ja) * | 2008-04-14 | 2009-10-22 | 富士通株式会社 | 反強誘電体ゲートトランジスタおよびその製造方法、不揮発性メモリ素子 |
| US7998810B2 (en) | 2008-06-30 | 2011-08-16 | Samsung Electronics Co., Ltd. | Methods of forming integrated circuit devices having stacked gate electrodes |
| JP2014165457A (ja) * | 2013-02-27 | 2014-09-08 | Toshiba Corp | 不揮発性半導体記憶装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3770811B2 (ja) | 2006-04-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6908801B2 (en) | Method of manufacturing semiconductor device | |
| US6872627B2 (en) | Selective formation of metal gate for dual gate oxide application | |
| US7417291B2 (en) | Method for manufacturing semiconductor integrated circuit device | |
| JP3669919B2 (ja) | 半導体装置の製造方法 | |
| US6001726A (en) | Method for using a conductive tungsten nitride etch stop layer to form conductive interconnects and tungsten nitride contact structure | |
| JP3215345B2 (ja) | 半導体装置の製造方法 | |
| JP2001015746A (ja) | 半導体装置の製造方法 | |
| JP3770811B2 (ja) | 不揮発性記憶装置及びその製造方法 | |
| US20220262924A1 (en) | Semiconductor device with reduced trap defect and method of forming the same | |
| JPH1174508A (ja) | 半導体装置及びその製造方法 | |
| US6436746B1 (en) | Transistor having an improved gate structure and method of construction | |
| JP5076168B2 (ja) | 半導体装置の製造方法 | |
| US7091538B2 (en) | Semiconductor device and method for manufacturing the same | |
| TWI740419B (zh) | 半導體結構及其形成方法 | |
| JP3937894B2 (ja) | 半導体装置 | |
| KR100691484B1 (ko) | 반도체소자의 플러그 제조 방법 | |
| US7446027B2 (en) | Method for forming gate structure with local pulled-back conductive layer and its use | |
| KR100353535B1 (ko) | 트렌치를 이용한 플래쉬 메모리소자 및 그의 제조방법 | |
| KR100511908B1 (ko) | 다마신 및 자기 정렬 콘택 공정을 이용한 반도체 소자의제조방법 | |
| JP2005252279A (ja) | 半導体装置とその製造方法 | |
| CN114864590A (zh) | 存储器元件及其制造方法 | |
| JP2000101052A (ja) | 半導体記憶装置およびその製造方法 | |
| KR20070013726A (ko) | 리세스 채널 트랜지스터의 제조 방법 | |
| JP2004363628A (ja) | 半導体装置及びその製造方法 | |
| JP2008270625A (ja) | 強誘電体メモリ装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040922 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050628 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050826 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060131 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060207 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3770811 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100217 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100217 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110217 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120217 Year of fee payment: 6 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120217 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120217 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130217 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140217 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |