JP2003004782A - ネットワーク測定方法および装置 - Google Patents

ネットワーク測定方法および装置

Info

Publication number
JP2003004782A
JP2003004782A JP2002064968A JP2002064968A JP2003004782A JP 2003004782 A JP2003004782 A JP 2003004782A JP 2002064968 A JP2002064968 A JP 2002064968A JP 2002064968 A JP2002064968 A JP 2002064968A JP 2003004782 A JP2003004782 A JP 2003004782A
Authority
JP
Japan
Prior art keywords
digital
phase
signal
clock
filtering
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002064968A
Other languages
English (en)
Other versions
JP2003004782A5 (ja
Inventor
David Finlay Taylor
デビット・フィンレイ・テイラー
David Alexander Bisset
デビット・アレクサンダー・ビセット
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Agilent Technologies Inc
Original Assignee
Agilent Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agilent Technologies Inc filed Critical Agilent Technologies Inc
Publication of JP2003004782A publication Critical patent/JP2003004782A/ja
Publication of JP2003004782A5 publication Critical patent/JP2003004782A5/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31708—Analysis of signal quality
    • G01R31/31709—Jitter measurements; Jitter generators
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R29/00—Arrangements for measuring or indicating electric quantities not covered by groups G01R19/00 - G01R27/00
    • G01R29/26—Measuring noise figure; Measuring signal-to-noise ratio
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Dc Digital Transmission (AREA)
  • Monitoring And Testing Of Transmission In General (AREA)

Abstract

(57)【要約】 【課題】様々な通信規格に対応し、高い直線性を有する
ジッタおよびワンダ測定方法および測定装置の提供 【解決手段】通信網における同期信号のジッタやワンダ
などの同期変動を測定する装置であって、再生クロック
を標本化してディジタル化し、一連のディジタルクロッ
クサンプルを発生し、局部ディジタル基準信号を参照し
てディジタルベースバンド周波数の同相成分と直交位相
成分を生成し、さらに、前記クロック信号のディジタル
位相情報を抽出して、所望の網パラメータを測定する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、電子システムのパ
ラメータを測定する方法と装置に関する。本発明は、デ
ィジタル通信システムにおけるタイミング変動の測定に
適用できる。国際電気通信連合（ＩＴＵ−Ｔ）によって
定められたジッタやワンダのようなパラメータが、他の
関連するパラメータとともに測定できる。
【０００２】
【従来の技術】最近の遠距離通信ネットワークは、ネッ
トワーク通信要素間の高度の同期を必要としている。同
期ディジタル・ハイアラーキ（ＳＤＨ）アーキテクチャ
におけるネットワーク通信要素の同期は、クリティカル
である。しかしながら、基準クロック周波数制御同期ネ
ットワーク要素における位相変動は、ネットワークの種
々の段階において誤差を生じる。同期誤差は、提供され
るサービスの性能や品質に大きく影響するのでこのよう
なネットワークにおける関心事である。従って、テスト
機器が、このようなネットワークにおける同期誤差を精
密にかつ迅速にモデル化できることが最高に重要であ
る。
【０００３】ＳＤＨネットワークにおける同期誤差の二
つの重要な測定事項は、ジッタとワンダである。何がジ
ッタとワンダを構成するかの特別な定義が、ＩＴＵ−Ｔ
勧告Ｇ．８１０にあるが、もちろん他の定義でも使え
る。ジッタとワンダは、それらの理想的な位置からのデ
ィジタル信号の重大な段階におけるそれぞれの短期間お
よび長期間の変動である。ＩＴＵ−Ｔ Ｇ．８１０によ
れば、「短期間」は、１０Ｈｚ以上の周波数における変
動を意味し、「長期間」は、１０Ｈｚを下回る周波数に
おける変動を意味する。
【０００４】同期ディジタル通信システムにおける同期
誤差の他の様々な測定は、ジッタおよびワンダ測定から
派生し、監視下にあるネットワークシステムにおける追
加のデータを提供する。ジッタおよびワンダデータは、
他のパラメータとともに機器やシステムの性能の評価に
使うことができ、発生すると顧客サービスを損なうこと
になる欠陥を診断するためにしばしば使われる。
【０００５】
【発明が解決しようとする課題】ジッタとワンダを測定
するためにこれまでに判っているソリューションは、ア
プローチおよび実行において大部分がアナログ的であ
る。これは、ハードウェア限界を含むいくつかの欠点を
有している。大部分がアナログ的な機器の使用は、測定
に非直線性を導く。種々のプロトコル標準にまたがる様
々な測定が、異なるハードウェア仕様を必要とする。
【０００６】従来のソリューションは、再生されたクロ
ック信号の外部ハードウェア処理を含んでいた。慣習的
に、外部信号は、従来周知の位相ディテクタとトラッキ
ングループアプローチを用いて測定されるので、外部の
位相ディテクタは、測定する最大のジッタと低周波カッ
トオフを設定するトラッキング帯域にスケールを合わせ
ている。測定されるジッタは、ディスクリートなハード
ウェアにおいて復調され、次ぎに処理のためにサンプリ
ングされる。これは、すべてハードウェア指向であり、
低周波数アナログ処理に関連するドリフト問題を呈する
傾向にある。ハードウェアの誤差による不正確さと、低
いサンプリング周波数による信号エイリアシングとを生
じる。ハードウェア処理がより集中的であるジッタの場
合には、低周波数アナログ処理に関連する問題は、設定
とドリフトのために生じる。
【０００７】このような問題に対するソリューションの
例が、アナログ位相ロックされたループ（以降、ＰＬＬ
とも称する）中の位相差信号をディジタル化する位相測
定方法と装置を開示しているＥＰ０８４９９０７に含ま
れている。共に出願係属中のＥＰ特許出願１０５４５２
２と同１１５２５６２は、ジッタとワンダデータの処理
を促進するためにフィルタカスケードを用いるＭＴＩＥ
やＴＤＥＶのようなジッタおよびワンダパラメータを測
定する方法を開示している。これらのアプローチは、本
発明との適合性があるが、アナログ領域における位相検
出を行なうもので、アナログ／ミックスド信号アプロー
チに関連する問題が、やはり残ってしまう。
【０００８】
【課題を解決するための手段】本発明の目的は、広い周
波数範囲にわたる変動について正確に入力信号における
同期変動を測定する方法および装置を提供することにあ
る。
【０００９】本発明の他の目的は、ジッタとワンダ測定
の一方あるいは両方を行なうことができる改善された方
法および装置を提供することにある。
【００１０】本発明は、第１の特徴において、以下の過
程からなる、一連のデータサンプルに関して電子システ
ムのパラメータを測定する方法を提供する： （ａ）電子システムから受けた入力信号からクロック信
号を再生し、（ｂ）再生されたクロック信号をサンプリ
ングするとともにディジタル化して一連のディジタルク
ロックサンプルを発生させ、（ｃ）ディジタルクロック
サンプルを局部ディジタル基準信号に関してディジタル
的に処理してディジタルベースバンド周波数同相成分
（以降、Ｉ成分とも称する）および直交位相成分（以
降、Ｑ成分とも称する）を発生させ、（ｄ）ディジタル
ＩおよびＱ成分を処理して前記クロック信号のディジタ
ル位相情報を抽出し、および、（ｅ）ディジタル位相情
報を処理して電子システムのパラメータを決定する。
【００１１】過程（ｃ）は、ディジタル無線受信機技術
において周知のタイプのディジタル信号ダウン変換器Ｉ
Ｃを用いて便宜的にかつ安価に実行できる。
【００１２】過程（ｄ）と（ｅ）は、単一のプログラム
可能なディジタル信号プロセッサチップにおいて実行で
きるが、他のハードワイヤードあるいはプログラムされ
た論理的な構成を用いても良い。ディジタルシグナルプ
ロセッサのようなプログラム可能な構成要素は、例え
ば、広い範囲の周波数にわたってプログラム可能なフィ
ルタ帯域を可能にするものである。
【００１３】ネットワークは、（ａ１）過程としてサン
プリング過程に先立って前記再生されたクロック信号を
周波数分割することができる。
【００１４】周波数分割過程は、異なる周波数の前記再
生されたクロック信号を測定しながら、サンプリングの
ための前記再生されたクロック信号の周波数を小さくす
るように実行することができる。この小さくされる周波
数は、固定しても変化可能にしても良い。
【００１５】ベースバンド同相成分（Ｉ成分）と直交位
相成分（Ｑ成分）を発生させための前記ディジタルクロ
ックサンプルの処理が、少なくとも二つの成分に前記デ
ィジタルクロックサンプルを分割してこれらを前記局部
ディジタル基準信号から取り出されたそれぞれの基準信
号と混合することを含む。
【００１６】位相情報を取り出す前記ベースバンド周波
数ＩおよびＱ成分の前記処理が、さらに前記ＩおよびＱ
成分をフィルタリングしてデシメーションを施す過程を
含む。
【００１７】位相情報を抽出する前記過程が、ディジタ
ル信号処理によって前記フィルタリングされデシメーシ
ョンが施される前記ＩおよびＱ成分に逆正接関数を適用
することを含む。
【００１８】本発明の一つの実施例において、前記局部
ディジタル基準信号の前記位相が、位相ロックされたル
ープ（ＰＬＬ）の一部分として前記抽出されたディジタ
ル位相情報に対応して制御される。この位相ロックされ
たループは、ローパスフィルタを含む。
【００１９】前記抽出されたディジタル位相情報が、前
記位相ロックされたループ外の位相情報をディジタル的
にフィルタリングすることによって過程（ｅ）において
クロックジッタデータに処理される。ここで、測定フィ
ルタリングは、位相情報のハイパスディジタルフィルタ
リングを含むことができる。このフィルタリングは、ま
た位相ロックされたループにおけるフィルタリングに加
えてローパスディジタルフィルタ段階を含む。得られた
復調されたジッタは、さらに他の同期に関連するデータ
を取り出すために処理されることができる。
【００２０】本発明の他の実施例において、前記局部デ
ィジタル基準信号は、前記受信された信号とは関係のな
い外部から供給される同期信号である。これは、ワンダ
のような長い期間変動の測定に適切である。
【００２１】抽出されたディジタル位相情報は、この位
相情報をフィルタリングすることによってクロックタイ
ムインターバル誤差データへと処理される。ここで、フ
ィルタリングは、位相情報のローパスディジタルフィル
タリングを含むことができる。得られたタイムインター
バル誤差データは、さらにワンダデータのような他の同
期に関連するデータを取り出すように処理されることが
できる。
【００２２】この方法は、所望の測定に従って位相ロッ
クされた基準信号と独立した基準信号との間で切り換え
可能なハードウェア形式で実行されることができる。
【００２３】この方法は、ＩＴＵ標準によって定められ
たＭＴＩＥ、ＭＲＴＩＥ、ＴＤＥＶを含む複合測定の前
処理として使うことができる。
【００２４】これらのおよび他の特徴は、それらによっ
て得られる利点と共に、以下の特定の実施例に対する説
明を読むことによって当事者には明らかなことであろ
う。本発明の実施例は、例としてのみであるが、以下の
図面を参照して説明される。
【００２５】
【発明の実施の形態】図１は、通信ネットワークにおけ
るジッタもしくはワンダまたはそれら両方の測定のため
のテスト装置のブロック図である。実際には、同じ装置
が、システムから様々な測定を取り出すことができる。
例えば、国際電気通信連合（ＩＴＵ−Ｔ）は、同期を実
行するときの情報を与えるＭＲＴＩＥやＴＤＥＶのよう
な他の測定の仕様を定めている。現在の装置を用いて所
望の基本的なデータを提供する事により、これらの他の
測定は、迅速かつ効率的に計算されることができる。
【００２６】図示の構成において、同期ディジタルハイ
アラーキ（ＳＤＨ）信号１００は、光ファイバによって
ジッタラインインターフェース１０５に導かれる。これ
は、入力光データ信号を電気信号に変換する変換部１１
０と再生されたラインクロックを出力するクロック再生
部１１５とを備える。再生されたラインクロックは、次
いでサンプリングブロック１２０に入力される。ブロッ
ク１２０は、ディジタルクロックディバイダ１２５とＡ
／Ｄコンバータ１３０を備えている。ディバイダ１２５
は、さらに以下に述べられるように、低周波数クロック
信号を出力するために異なるネットワーククロック周波
数に適用可能である。
【００２７】ディジタル位相検出（以降、ＤＰＤとも称
する）ブロック１３５は、混合接続１４０、フィルタ部
１４５および複素数値制御発振器（以降、ＮＣＯとも称
する）１５０を備えている。Ａ／Ｄコンバータ１３０に
よってディジタル化された再生クロック信号は、二つの
信号１５５、１６０に分割され、ミキサ１４０に入力さ
れる。ＮＣＯ１５０からの複素基準信号も、ミキサ１４
０に入力される。ミキサ接続の複素出力は、次いでフィ
ルタ要素１４５に入力される。周波数変換は、ディジタ
ル化された入力クロック信号をベースバンド周波数に変
換するようにミキサ１４０とＮＣＯ１５０によって実行
される。用語「複素」は、「実数」および「虚数」成分
として知られている同相成分（Ｉ成分）および直交位相
成分（Ｑ成分）を備えた信号と回路について言及してい
る事は理解されよう。
【００２８】ＤＰＤ１３５によって処理した後、得られ
た信号は、次いでディジタル信号プロセッサ（以降、Ｄ
ＳＰとの称する）１７５に入力される。ＤＳＰ１７５
は、位相信号データを処理して１８０において結果出力
を発生する。実際の結果出力とそれに関連する処理は、
以下に説明されるようにＤＰＤとＤＳＰのプログラミン
グによって特定される特別の測定構成に依存する。
【００２９】特定された測定構成に従って、ＮＣＯ１５
０は、ＤＳＰ１７５から発生された信号１８５あるいは
外部から供給される基準信号１９０のいずれかによって
制御される。装置は、局部的に取り出された信号１８５
がＤＳＰ１７５からＤＰＤ１３５に位相ロックされたル
ープを形成するように入力されるジッタタイプ測定のた
めに構成されることができる。装置は、基準信号がワン
ダ基準クロックソースとして使うのに適した外部基準信
号ソース１９０から入力されるワンダタイプ測定のため
に構成されることができる。これらの特定の構成オプシ
ョンの説明の前に、装置の一般的な作用を以下に説明す
る。
【００３０】図１における装置は、入力として通信ネッ
トワーク信号を受信することが可能である。このような
信号の典型的な例は、ＩＴＵ−Ｔで定義されているＳＴ
Ｍ−１６あるいはＳＴＭ−６４のようなＳＤＨプロトコ
ルによる信号であろう。もちろん、述べられている装置
は、これらの標準にのみ限定されることは無く、他の周
波数範囲を適用しても良い。
【００３１】作用中、入力光信号は、ジッタラインイン
ターフェース１０５によって電気信号と再生されたクロ
ックとに変換され、この再生されたクロック信号は、ジ
ッタに関係する同期情報と他のクロック同期情報を含ん
でいる。ディジタルクロックディバイダ１２５は、クロ
ックをディジタル化すべき低周波数に分割する。これ
は、通常６５ＭＨｚの速度でサンプリングされる１０Ｍ
Ｈｚ〜２０ＭＨｚクロックであろう。この段階での直接
サンプリングの使用は、多くの利点をもたらす。ディジ
タル処理は、類似のアナログ方法よりさらに高精度かつ
柔軟なものであり、また同時に低コストで容易な製造を
可能にする。
【００３２】再生されたクロックをディジタル化するこ
の過程は、その関連する同期情報とともにディジタル領
域における測定の完璧な実施を可能にする。これは、慣
習的に信号が位相ディテクタとフィルタとを用いて測定
されるであろう再生されたクロックの外部ハードウェア
処理を必要としない。
【００３３】複素位相検出の実際の過程は、単一の集積
回路において実施可能なＤＰＤ１３５において実行され
る。ＤＰＤ１３５は、ディジタル化された分割クロック
をオンボードＮＣＯ１５０からの複素トラッキング信号
と混合することによって複素位相検出を行なう。複素Ｎ
ＣＯは、外部の基準信号１９０あるいは局部的に取り出
された信号１８５のいずれかに同調される。ＩとＱのベ
ースバンド出力１６５、１７０は、フィルタ手段１４５
においてローパスフィルタリングされるとともにデシメ
ーションが施され、ＤＳＰ１７５に入力するための生の
位相複素出力を与える。ディジタル領域において位相検
出を実行することは、測定される信号のナイキストレー
トを十分上回るサンプリング周波数を確保した十分に高
い周波数において検出が実行されることを意味してい
る。この段階でのディジタル混合の使用は、真の直線性
を提供する。ローパスおよびデシメーションフィルタの
使用は、デシメーションによって生じるエイリアス映像
信号の十分な除去、および、不要な混合物の除去を行な
う。
【００３４】ＤＳＰ１５５は、ＤＰＤ１３５から得られ
た生の位相情報を処理する。ＤＳＰ１５５の要素の設定
と位相情報に施される処理過程は、必要な測定のタイプ
によって定まる。図２は、ジッタ測定に用いる構成を詳
細に示しており、図３は、ワンダのための詳細を示して
いる。実際には、少なくともこれらのタイプの測定の両
方のために構成可能な単一のＤＳＰが、存在する。
【００３５】図２は、位相検出と測定のための機構の詳
細を示すジッタ測定に使うための図１の装置の構成を示
している。上述したように、検査を受ける信号が入力さ
れ、再生されたクロック信号が、電気信号に変換される
とともにディジタル化される・
【００３６】再生されディジタル化されたクロック信号
２００は、それぞれの機能ブロックが上述したように作
動するＤＰＤ１３５に入力される。出力された生の複素
位相信号２０５は、ＤＳＰ１５５に入力される。この場
合ＤＳＰは、位相再構成要素２１０、ディジタル位相ロ
ックされたループ（ＰＬＬ）２１５、測定フィルタリン
グ段２２０および結果プロセッサ要素２２５を有してい
る。
【００３７】ＤＰＤ１３５は、ディジタル化されたＩＦ
クロックをＮＣＯ１５０からの複素トラッキング信号と
混合して複素位相検出を行なう。ＤＰＤ１３５上のＮＣ
Ｏは、この場合ディジタルＰＬＬ２１５によってＤＳＰ
１５５に同調されている。これは、ジッタ測定に対して
必要なトラッキングループを形成する。ＩとＱのベース
バンド出力１６５、１７０は、要素１４５においてＤＰ
Ｄ１３５にローパスフィルタリングされるとともにデシ
メーションが施されてＤＳＰ１５５に入力するための生
の位相複素出力２０５を与える。
【００３８】ローパスフィルタリングされるとともにデ
シメーションが施されたＩとＱの複素サンプル２０５
は、位相再構成要素２１０内で位相信号に再構成され
る。再構成され、出力された位相信号は、ＮＣＯ１５０
を制御するためのディジタルＰＬＬ２１５と測定フィル
タリング段２２０との両方に導かれる。測定フィルタリ
ング段は、ディジタル位相信号を標準の逆タンジェント
ディジタル信号処理ルーチンあるいはルックアップテー
ブルを用いてジッタ出力に変換する。
【００３９】得られたジッタ信号は、次いで復調信号２
０５としてフィルタリングされるか結果プロセッサ２２
５に導かれる。結果プロセッサは、さらにフィルタリン
グしてジッタ信号の計算を行なってＲＭＳあるいはＰｋ
−Ｐｋのような派生される測定を行う。
【００４０】図３は、ワンダの測定のために適した実施
例を示している。上述したように、再生されディジタル
化されたクロック信号２００は、ＤＰＤ１３５に入力さ
れる。出力された生の位相信号２０５は、ＤＳＰ１５５
に入力される。この場合、ＤＳＰ１５５は、上述した位
相再構成要素２１０、ローパスフィルタ３００および結
果プロセッサ３１５を備えている。
【００４１】ＤＰＤ１３５は、ディジタル化されたＩＦ
クロックを基準信号１７０から取り出された同じ信号に
設定された複素信号と混合することによって複素位相検
出を行なう。基準信号１７０は、ＩＦサンプラとＤＰＤ
１３５をクロック励振するために使われる。ＩとＱのベ
ースバンド出力１６５、１７０は、要素１４５において
ＤＰＤ１３５にローパスフィルタリングされるとともに
デシメーションが施されてＤＳＰ１５５に転送するため
の生の位相複素出力２０５を与える。
【００４２】フィルタリングされるとともにデシメーシ
ョンが施されたＩとＱの複素サンプル２０５は、位相再
構成要素２１０内で位相信号に再構成される。測定フィ
ルタリング段は、ディジタル位相信号サンプルを標準の
逆タンジェントディジタル信号処理ルーチンあるいはル
ックアップテーブルを用いてタイムインターバル誤差
（以降、ＴＩＥとも称する）に変換する。高速度ＴＩＥ
サンプルは、次いで必要に応じてローパスフィルタリン
グされる。ＩＴＵ−Ｔ Ｇ．８２３は、１０Ｈｚあるい
は１００Ｈｚのいずれかの第１次のローパスフィルタを
必要とする。
【００４３】得られたＴＩＥサンプルは、生のＴＩＥ出
力データ３１０として出力されるか、結果プロセッサ３
１５においてさらに処理され、ＭＴＩＥ、ＭＲＴＩＥあ
るいはＴＤＥＶのようなＴＩＥに由来する測定を行うこ
とができる。
【００４４】ワンダ測定に使われる基準信号１９０は、
ＩＴＵ−Ｔによって定められるように、ワンダ測定のた
めに適切な精度の適当な外部の基準クロックから取り出
すことができる。
【００４５】ジッタおよびワンダ測定構成の両方におけ
るＤＰＤブロック１３５は、多数のやり方でハードウェ
ア内に具現化できる。例えば、セミカスタムＡＳＩＣを
用いて実行できるであろう。あるいは、実行は、Ａｎａ
ｌｏｇ Ｄｅｖｉｃｅｓ ＡＤ６６２０あるいはＩｎｔ
ｅｒｓｉｌ ＨＳＰ５０１２１４Ｂのような汎用性の単
一集積回路チップによって可能である。このように高度
に集積されたデバイスは、ＮＣＯ１５０、フィルタおよ
びデシメーション１４５段などに必要なすべての要素を
組み込んでいる。これらのデバイスは、市販されてお
り、例えば、ディジタル無線アプリケーションにおける
ディジタル信号ダウン変換器のように一般的に使われて
いる。
【００４６】このような集積ソリューションの使用は、
容易にプログラム可能なパラメータの形において利点を
与え、装置の汎用性を強化する。ディジタル位相データ
の処理を実行するためのＤＳＰの使用も、汎用性を与え
るものであり、異なるフィルタリング帯域の範囲を可能
にする。このような汎用性は、テストが実行されなけれ
ばならないターゲットプラットホームがその都度異なる
であろうときに、重要な要素である。また、このような
パラメータを定めている標準は、また変わるかも知れな
い。このような汎用性および適用可能性は、さらなるハ
ードウェアアプローチを行なうソリューションにおい
て、特にアナログアプローチに偏重したシステムにおい
て充分に達成できるものではないだろう。
【００４７】ジッタおよびワンダ測定を得る装置と方法
は、なかんずく、ＭＴＩＥ、ＭＲＴＩＥあるいはＴＤＥ
Ｖのようなパラメータの測定のために生の入力データを
用いる他の方法および装置に組み合わせて拡張すること
ができる。例えば、ここで記述された方法と装置は、共
に係属中であるＥＰ特許出願１０５４５２２と１１５２
５６２の装置にＴＩＥあるいは他のデータサンプルを施
すために使えるであろう。
【００４８】以上の説明及び添付の図面から、当該技術
者には本発明に対するさまざまな修正が明らかになるで
あろう。従って、本発明は、付属の特許請求の範囲によ
ってのみ制限されるものとする。しかしながら、本発明
の広汎な応用の可能性に鑑み、以下に本発明の実施態様
を幾つか例示する。
【００４９】（実施態様１）一連のデータサンプルを参
照することによって電子システムのパラメータを測定す
る方法において、（ａ）前記電子システムから受けた入
力信号からクロック信号を再生し、（ｂ）前記再生され
たクロック信号をサンプリングするとともにデジタル化
して一連のデジタルクロックサンプルを発生させ、
（ｃ）前記デジタルクロックサンプルをローカルなデジ
タル基準信号に関してデジタル的に処理してデジタルベ
ースバンド周波数同相（Ｉ）および直角位相（Ｑ）成分
を発生させ、（ｄ）前記デジタルＩおよびＱ成分を処理
して前記クロック信号のデジタル位相情報を抽出し、お
よび、（ｅ）前記デジタル位相情報を処理して前記電子
システムのパラメータを決定するようにした方法。
【００５０】（実施態様２）前記過程（ｃ）が、デジタ
ル無線受信機技術に適したタイプのデジタル信号ダウン
変換器ＩＣを用いて実行されるようにした実施態様１に
記載の方法。
【００５１】（実施態様３）前記過程（ｄ）および
（ｅ）が、単一のプログラム可能なデジタル信号プロセ
ッサチップにおいて実行されるようにした実施態様１あ
るいは実施態様２に記載の方法。
【００５２】（実施態様４）ネットワークが、さらに前
記サンプリングに先立って前記再生されたクロック信号
を周波数分割する過程（ａ１）を含むようにした実施態
様１〜実施態様３のいずれかに記載の方法。
【００５３】（実施態様５）前記周波数分割過程が、サ
ンプリングのために前記デジタルクロック信号の周波数
を固定するとともに異なる周波数の再生されたクロック
信号を測定するようにして実行される実施態様１〜実施
態様４のいずれかに記載の方法。
【００５４】（実施態様６）ベースバンド同相（Ｉ）と
直角位相（Ｑ）成分を生じるための前記デジタルクロッ
クサンプルの処理が、少なくとも二つの成分に前記デジ
タルクロックサンプルを分割してこれらを前記ローカル
なデジタル基準信号から取り出されたそれぞれの基準信
号と混合することを含むようにした前述の実施態様のい
ずれかに記載の方法。
【００５５】（実施態様７）位相情報を取り出す前記ベ
ースバンド周波数ＩおよびＱ成分の前記処理が、さらに
前記ＩおよびＱ成分をフィルタリングしてデシメートす
る過程を含むようにした前述の実施態様のいずれかに記
載の方法。
【００５６】（実施態様８）位相情報を抽出する前記過
程が、デジタル信号処理によって前記フィルタリングさ
れデシメートされる前記ＩおよびＱ成分に逆タンジェン
ト関数を適用することを含むようにした前述の実施態様
のいずれかに記載の方法。
【００５７】（実施態様９）前記ローカルなデジタル基
準信号の前記位相が、位相ロックされたループ（ＰＬ
Ｌ）の一部分として前記抽出されたデジタル位相情報に
対応して制御されるようにした前述の実施態様のいずれ
かに記載の方法。
【００５８】（実施態様１０）前記抽出されたデジタル
位相情報が、前記位相ロックされたループ外の位相情報
をデジタル的にフィルタリングすることによって過程
（ｅ）においてクロックジッタデータに処理されるよう
にした実施態様９に記載の方法。
【００５９】（実施態様１１）前記フィルタリングが、
前記位相情報のハイパスデジタルフィルタリングを含む
ようにした実施態様９あるいは実施態様１０に記載の方
法。
【００６０】（実施態様１２）前記フィルタリングが、
さらに前記位相ロックされたループ内でのフィルタリン
グに加えてローパスデジタルフィルタリング段階を含む
ようにした実施態様１１に記載の方法。
【００６１】（実施態様１３）前記ローカルなデジタル
基準信号が、前記受信された信号とは関係のない外部に
ソースを有する同期信号であるようにした実施態様１〜
実施態様８のいずれかに記載の方法。
【００６２】（実施態様１４）前記抽出されたデジタル
位相情報が、この位相情報をフィルタリングすることに
よってクロックタイムインターバル誤差（ＴＩＥ）デー
タに処理されるようにした実施態様１３に記載の方法。
【００６３】（実施態様１５）前記フィルタリングが、
前記位相情報のローパスデジタルフィルタリングを含む
ようにした実施態様１４に記載の方法。
【００６４】（実施態様１６）得られた前記タイムイン
ターバル誤差データが、さらにワンダデータを取り出す
ように処理される実施態様１４あるいは実施態様１５に
記載の方法。
【００６５】（実施態様１７）必要な測定に従って位相
ロックされた基準信号および独立した基準信号の間で切
り換え可能なハードウェアの形で実行されるようにした
前述の実施態様のいずれかに記載の方法。
【００６６】（実施態様１８）前記方法が、ＩＴＵ標準
によって定められたようなＭＴＩＥ、ＭＲＴＩＥ、ＴＤ
ＥＶ、ＲＭＳおよびＰｋ−Ｐｋの少なくとも一つを含む
複合測定についての前処理として使われるようにした前
述の実施態様のいずれかに記載の方法。
【００６７】（実施態様１９）前記前処理と前記複合測
定の導出が、単一のデジタル信号プロセッサ内で実行さ
れるようにした実施態様１８に記載の方法。
【００６８】（実施態様２０）実施態様１〜実施態様１
９のいずれかに従って方法の各過程を実行するように構
成されている手段を備え、一連のデータサンプルを参照
して電子システムのパラメータを測定する装置。
【図面の簡単な説明】
【図１】本発明によるジッタおよびワンダ測定のための
装置のブロック図である。
【図２】ジッタを測定するときの図１に示される装置の
機能的なブロック図である。
【図３】ワンダを測定するときの図１に示される装置の
機能的なブロック図である。
【符号の説明】
請求項に該当符号なし
───────────────────────────────────────────────────── フロントページの続き (72)発明者 デビット・フィンレイ・テイラー イギリス国スコットランド、エジンバラ、 27ストリート・クラール・テラス (72)発明者 デビット・アレクサンダー・ビセット イギリス国スコットランド、ディングウォ ール、コノン・ブリッジ、ゲアズ・クロフ ト、モーラバン、 Ｆターム(参考） 5K042 CA10 CA23 DA21 5K047 BB01 GG06 KK02 KK13 MM33 MM45 MM48 MM55 MM60

Claims (20)

    【特許請求の範囲】
  1. 【請求項１】一連のデータサンプルを参照することによ
    って電子システムのパラメータを測定する方法であっ
    て、 前記電子システムから受けた入力信号からクロック信号
    を再生する第一の過程と、 前記再生されたクロック信号をサンプリングするととも
    にディジタル化して一連のディジタルクロックサンプル
    を発生させる第二の過程と、 前記ディジタルクロックサンプルを局部ディジタル基準
    信号に関してディジタル的に処理してディジタルベース
    バンド周波数同相および直交位相成分を発生させる第三
    の過程と、 前記ディジタル同相および直交位相成分を処理して前記
    クロック信号のディジタル位相情報を抽出する第四の過
    程と、 前記ディジタル位相情報を処理して前記電子システムの
    パラメータを決定する第五の過程と、 を含む事を特徴とする方法。
  2. 【請求項２】前記第三の過程が、ディジタル無線受信機
    技術に適したディジタル信号ダウンコンバータＩＣを用
    いて実行されるようにした請求項１に記載の方法。
  3. 【請求項３】前記第四および第五の過程が、プログラム
    可能な単一のディジタルシグナルプロセッサチップにお
    いて実行されるようにした請求項１あるいは請求項２に
    記載の方法。
  4. 【請求項４】ネットワークが、さらに前記サンプリング
    に先立って前記再生されたクロック信号を周波数分割す
    る第六の過程を含むようにした請求項１乃至請求項３の
    いずれかに記載の方法。
  5. 【請求項５】前記周波数分割の過程が、サンプリングの
    ために前記ディジタルクロック信号の周波数を固定する
    とともに異なる周波数の再生されたクロック信号を測定
    するようにして実行される請求項１乃至請求項４のいず
    れかに記載の方法。
  6. 【請求項６】ベースバンド同相成分および直交位相成分
    を発生させるための前記ディジタルクロックサンプルの
    処理が、前記ディジタルクロックサンプルを少なくとも
    二つの成分に分割して、これらを前記局部ディジタル基
    準信号から取り出されたそれぞれの基準信号と混合する
    過程を含む請求項１乃至請求項５のいずれかに記載の方
    法。
  7. 【請求項７】位相情報を取り出す前記ベースバンド周波
    数同相および直交位相成分の前記過程が、さらに前記同
    相および直交位相成分をフィルタリングしてデシメーシ
    ョンを施す過程を含む請求項１乃至請求項６のいずれか
    に記載の方法。
  8. 【請求項８】位相情報を抽出する前記過程が、ディジタ
    ル信号処理によって前記フィルタリングされデシメーシ
    ョンが施される前記同相および直交位相成分に逆正接関
    数を適用する過程を含む請求項１乃至請求項７のいずれ
    かに記載の方法。
  9. 【請求項９】前記局部ディジタル基準信号の前記位相
    が、位相ロックされたループの一部分として前記抽出さ
    れたディジタル位相情報に対応して制御されるようにし
    た請求項１乃至請求項８のいずれかに記載の方法。
  10. 【請求項１０】前記抽出されたディジタル位相情報が、
    前記位相ロックされたループ外の位相情報をディジタル
    的にフィルタリングすることによって前記第五の過程に
    おいてクロックジッタデータに処理されるようにした請
    求項９に記載の方法。
  11. 【請求項１１】前記フィルタリングが、前記位相情報の
    ハイパスディジタルフィルタリングを含むようにした請
    求項９あるいは請求項１０に記載の方法。
  12. 【請求項１２】前記フィルタリングが、さらに前記位相
    ロックされたループ内でのフィルタリングに加えてロー
    パスディジタルフィルタリング段階を含むようにした請
    求項１１に記載の方法。
  13. 【請求項１３】前記局部ディジタル基準信号が、前記受
    信された信号とは関係のない外部から供給される同期信
    号であるようにした請求項１乃至請求項８のいずれかに
    記載の方法。
  14. 【請求項１４】前記抽出されたディジタル位相情報が、
    この位相情報をフィルタリングすることによってクロッ
    クタイムインターバル誤差データに処理されるようにし
    た請求項１３に記載の方法。
  15. 【請求項１５】前記フィルタリングが、前記位相情報の
    ローパスディジタルフィルタリングを含むようにした請
    求項１４に記載の方法。
  16. 【請求項１６】得られた前記タイムインターバル誤差デ
    ータが、さらにワンダデータを取り出すように処理され
    る請求項１４あるいは請求項１５に記載の方法。
  17. 【請求項１７】所望の測定に従って位相ロックされた基
    準信号と独立した基準信号との間で切り換え可能なハー
    ドウェア形式で実行されるようにした前述の請求項のい
    ずれかに記載の方法。
  18. 【請求項１８】前記方法が、ＩＴＵ標準によって定めら
    れるようなＭＴＩＥ、ＭＲＴＩＥ、ＴＤＥＶ、ＲＭＳお
    よびＰｋ−Ｐｋの少なくとも一つを含む複合測定につい
    ての前処理として使われるようにした請求項１乃至請求
    項１７のいずれかに記載の方法。
  19. 【請求項１９】前記前処理と前記複合測定の導出が、単
    一のディジタルシグナルプロセッサ内で実行されるよう
    にした請求項１８に記載の方法。
  20. 【請求項２０】請求項１乃至請求項１９のいずれかによ
    る方法の各過程を実行するように構成されている手段を
    備え、一連のデータサンプルを参照して電子システムの
    パラメータを測定する装置。
JP2002064968A 2001-03-20 2002-03-11 ネットワーク測定方法および装置 Pending JP2003004782A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP01302553.1 2001-03-20
EP01302553A EP1244241B1 (en) 2001-03-20 2001-03-20 Network measurement method and apparatus

Publications (2)

Publication Number Publication Date
JP2003004782A true JP2003004782A (ja) 2003-01-08
JP2003004782A5 JP2003004782A5 (ja) 2005-09-02

Family

ID=8181806

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002064968A Pending JP2003004782A (ja) 2001-03-20 2002-03-11 ネットワーク測定方法および装置

Country Status (4)

Country Link
US (1) US7260168B2 (ja)
EP (1) EP1244241B1 (ja)
JP (1) JP2003004782A (ja)
DE (1) DE60123922T2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7437624B2 (en) 2002-09-30 2008-10-14 Lecroy Corporation Method and apparatus for analyzing serial data streams
US7519874B2 (en) 2002-09-30 2009-04-14 Lecroy Corporation Method and apparatus for bit error rate analysis
US20040123018A1 (en) 2002-09-30 2004-06-24 Martin Miller Method and apparatus for analyzing serial data streams
US7100132B2 (en) * 2004-03-01 2006-08-29 Agilent Technologies, Inc. Source synchronous timing extraction, cyclization and sampling
KR100724895B1 (ko) * 2005-06-17 2007-06-04 삼성전자주식회사 위상고정루프와 위상고정루프에서의 위상 검출방법 및 그를이용하는 수신기
JP2011254122A (ja) * 2009-03-23 2011-12-15 Nec Corp 回路、制御システム、制御方法及びプログラム
US8254515B2 (en) * 2009-03-24 2012-08-28 Integrated Device Technology, Inc. Method for measuring phase locked loop bandwidth parameters for high-speed serial links
US8907706B2 (en) * 2013-04-29 2014-12-09 Microsemi Semiconductor Ulc Phase locked loop with simultaneous locking to low and high frequency clocks

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5187719A (en) * 1989-01-13 1993-02-16 Hewlett-Packard Company Method and apparatus for measuring modulation accuracy
US5425060A (en) * 1993-01-25 1995-06-13 Harris Corporation Mechanism for reducing timing jitter in clock recovery scheme for blind acquisition of full duplex signals
US5832043A (en) * 1995-04-03 1998-11-03 Motorola, Inc. System and method for maintaining continuous phase during up/down conversion of near-zero hertz intermediate frequencies
JP3286885B2 (ja) * 1995-11-07 2002-05-27 三菱電機株式会社 タイミング再生手段及びダイバーシティ通信装置
DE69737171T2 (de) * 1996-07-22 2007-10-04 Nippon Telegraph And Telephone Corp. Schaltung zur Taktrückgewinnung
US5754437A (en) * 1996-09-10 1998-05-19 Tektronix, Inc. Phase measurement apparatus and method
JP3286907B2 (ja) * 1997-10-30 2002-05-27 三菱電機株式会社 タイミング位相同期検出回路及び復調器
US6151076A (en) * 1998-02-10 2000-11-21 Tektronix, Inc. System for phase-locking a clock to a digital audio signal embedded in a digital video signal
GB9911750D0 (en) * 1999-05-21 1999-07-21 Hewlett Packard Co Method and apparatus for measuring parameters of an electrical system
WO2000076163A1 (fr) * 1999-06-04 2000-12-14 Mitsubishi Denki Kabushiki Kaisha Comparateur de phase, lecteur chronometrique et demodulateur comprenant le comparateur de phase
EP1152562A1 (en) 2000-05-02 2001-11-07 Agilent Technologies, Inc. (a Delaware corporation) Method and apparatus for measuring parameters of an electronic system, for example MTIE
KR100342521B1 (ko) * 2000-09-05 2002-06-28 윤종용 광 수신기의 전송속도 인식 장치 및 방법

Also Published As

Publication number Publication date
DE60123922T2 (de) 2007-09-06
US20020136330A1 (en) 2002-09-26
EP1244241A1 (en) 2002-09-25
US7260168B2 (en) 2007-08-21
DE60123922D1 (de) 2006-11-30
EP1244241B1 (en) 2006-10-18

Similar Documents

Publication Publication Date Title
FI106748B (fi) Menetelmä ja laite yhdenmukaisella vaiheella moduloidun signaalin vaihetarkkuuden ja amplitudiprofiilin mittaamiseksi
US6845333B2 (en) Protective relay with synchronized phasor measurement capability for use in electric power systems
EP0473282A2 (en) Method for measuring modulation accuracy
GB2194711A (en) Subscriber unit for a wireless digital telephone system
US7769122B2 (en) Timing recovery circuit
JPH08194043A (ja) 核磁気共鳴レシーバ装置及び方法
US7502435B2 (en) Two-point modulator arrangement and use thereof in a transmission arrangement and in a reception arrangement
JP2003004782A (ja) ネットワーク測定方法および装置
US7035325B2 (en) Jitter measurement using mixed down topology
JPH07162383A (ja) Ｆｍステレオ放送装置
US6794857B2 (en) Apparatus and method for measuring a phase delay characteristic
CN110880964A (zh) 一种基于数据转换跟踪环路的比特同步跟踪系统
JP2003004782A5 (ja)
CN111683028B (zh) 一种数字等报幅cw信号解调方法
JP3974880B2 (ja) ジッタ伝達特性測定装置
US20040153894A1 (en) Method of measuring the accuracy of a clock signal
KR100783131B1 (ko) 디지털 통신용 신호분석 디지타이져
JPH08102763A (ja) ジッタ測定装置
Pun et al. A digital method for the correction of I/Q phase errors in complex sub-sampling mixers
US6570939B1 (en) Receiving device with demodulating function based on orthogonal detection and equalizing function based on maximum likelihood sequence estimation
DK168467B1 (da) Fremgangsmåde og apparat til bestemmelse af frekvensafvigelse
JPH0479632A (ja) ビット位相同期回路
DK175672B1 (da) Abonnentenhed til et trådlöst digitaltelefonsystem
JPH04103221A (ja) 自動周波数制御回路
JP2002152296A (ja) 位相検出装置とそれを用いた位相同期回路

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050303

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050303

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071213

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080710