JP2002541668A - 横型パワー素子を有する集積半導体装置 - Google Patents

横型パワー素子を有する集積半導体装置

Info

Publication number
JP2002541668A
JP2002541668A JP2000610070A JP2000610070A JP2002541668A JP 2002541668 A JP2002541668 A JP 2002541668A JP 2000610070 A JP2000610070 A JP 2000610070A JP 2000610070 A JP2000610070 A JP 2000610070A JP 2002541668 A JP2002541668 A JP 2002541668A
Authority
JP
Japan
Prior art keywords
semiconductor device
semiconductor layer
substrate
semiconductor
lateral
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000610070A
Other languages
English (en)
Inventor
ヴァイス、ベンノ
ペータース、デタルト
ミットレーナー、ハインツ
Original Assignee
サイスド エレクトロニクス デヴェロプメント ゲゼルシャフト ミット ベシュレンクテル ハフツング ウント コンパニ コマンディートゲゼルシャフト
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by サイスド エレクトロニクス デヴェロプメント ゲゼルシャフト ミット ベシュレンクテル ハフツング ウント コンパニ コマンディートゲゼルシャフト filed Critical サイスド エレクトロニクス デヴェロプメント ゲゼルシャフト ミット ベシュレンクテル ハフツング ウント コンパニ コマンディートゲゼルシャフト
Publication of JP2002541668A publication Critical patent/JP2002541668A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/7602—Making of isolation regions between components between components manufactured in an active substrate comprising SiC compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/7605—Making of isolation regions between components between components manufactured in an active substrate comprising AIII BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1602—Diamond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds

Abstract

(57)【要約】 ６００Ｖ以上の逆電圧にも、２０kHz以上のスイッチング周波数にも適した半導体装置を提供する。半導体装置（１００）は横型パワー素子（５０）を含んでいる。このパワー素子は、少なくとも２eVのエネルギーギャップを有する半導体物質から成る半導体層（２０）内に配置され、側方を半導体層内のトレンチ（３０）により境界付けられている。半導体層はシリコンよりも高い熱伝導率を有する基板（１０）上に配置され、半導体層に面していない基板表面（１１）に対し電気的に絶縁されている。その結果集積力のある半導体装置が形成される。

Description

【発明の詳細な説明】
【０００１】 本発明は、少なくとも１つの横型パワー素子を有する半導体装置に関する。
【０００２】 パワー素子を有する半導体装置は現在種々の実施形態で、とりわけ電流変換器
の技術分野で使用されている。電流変換器を使って、電気エネルギーは供給すべ
き負荷の需要に応じて変流される。従って電流変換器はウムリヒターとも云われ
る。他の特殊な形に対し一般的に使われている名称はインバータ又は整流器があ
る。その際それぞれ使用される半導体装置は要求に応じて、スイッチングパワー
素子として遮断可能なサイリスタ（GTOサイリスタ）、絶縁ゲート型バイポーラ
トランジスタ（IGBT）、金属酸化物半導体電界効果トランジスタ（MOSFET）又は
MOS制御サイリスタ（MCT）を含んでいる。
【０００３】 その際電流変換器には、とりわけ高い逆電圧、高い順電流、高いスイッチング
周波数、僅少な電力損（漏熱）、高い信頼性並びに組立て及び接続技術に対する
僅少な出費が求められる。
【０００４】 最もコンパクトな形の電流変換器は、例えばフリーホイールダイオード、制御
、監視及び保護装置のような全てのパワー素子並びに他の全ての構成素子を唯１
つの基板上に配置する、集積構造により達成される。
【０００５】 「パワーエレクトロニクスにおけるMOSデバイス（MOS‐Bauelement in der
Leistungselektronik）」、シェーリン（F．Schoerlin）他著、１９９７年、第
１８２〜１８７頁に、かかるシリコン（Si）中に集積された電流変換器が記載さ
れている。このような変換器は、「スマート・パワー」の概念で公知である。パ
ワー素子により実現される本来のパワー電流制御の他に、上記のシリコン変換器
中には過熱、過負荷、過電圧、短絡、極性変換に対する保護及び入力側の保護の
ような種々のディジタル及びアナログの小信号機能部も共に集積されている。こ
の半導体装置はパワー素子として複数のMOSFETを含む。或いは、極めて高い導通
抵抗、大きな所要面積及び高い静電損の故に、集積されたシリコンMOSFETは通常
最大限で５〜５０Ｖの許容範囲の逆電圧に設定されているに過ぎない。
【０００６】 「スマート・パワー集積回路（Smart Power Ics）」ムラリ（B．Murari）他
著、１９９６年、第５８頁には、更に、シリコン中に形成されたMOSFETの順方向
状態の電気抵抗が、逆電圧の上昇で著しく増大することが記載されている。その
原因はとりわけ、高い逆電圧が印加されとき、シリコン中に長いドリフト領域が
必要になるからでる。
【０００７】 ５００Ｖ又は６００Ｖ迄の逆電圧用に考案されたシリコンベースの集積された
電流変換器は、「SOIウェハ上の５００Ｖ、１Ａ、１チップのインバータIC（A
５００V １A １‐Chip Inverter IC on SOI Wafer）」エンドウ（ｋ．En
do）その他著、Power conversion（電力変換）、１９９８年５月議事録、第１
４５〜１５０頁、又は同様に「Smart Power Ics」ムラリ(B．Murari)その他著
、１９９６年、第１６３〜１６９頁にも記載されている。しかしこの半導体装置
では、MOSFETの代わりに、比較できるサイズ及び逆耐電圧を有し、MOSFETよりも
大きな順電流を通す、横型のIGBTを含んでいる。勿論この整流器のスイッチング
速度は蓄積される電荷の作用ため、２０kHz程度の周波数に制限される。この場
合、MOSFETにおけるのと較べて大きなこの蓄積電荷は、IGBTで使用されるバイポ
ーラのメカニズムに基因している。更に一緒に集積されたフリーホイールダイオ
ードもシリコンの材料特性により、フリーホイールダイオードのｐｎ接合にキャ
リアの比較的高い蓄積を生じることになる。
【０００８】 シリコンのフリーホイールダイオードにより惹起されるスイッチング速度の
制限を回避するために、ドイツ特許出願公開第１９６３８６２０号明細書で、ハ
イブリッドの構造技術による非集積形の電流変換器が開示されている。この場合
、フリーホイールダイオードとして、炭化ケイ素（SiC）から成る高遮断性及び
高速スイッチングのショットキーダイオードが使用される。それによりこのフリ
ーホイールダイオードのスイッチング性能は改善されるが、他方では、個々の素
子に配線が必要になり、そのためスイッチング速度が再び失われることになる。
【０００９】 スピッツ（J．Spitz）その他による論文「高電圧（２．６kV）の4H‐SiCの横
型DMOSFET」、材料科学フォーラム(Material Science Forum)、第２６４〜２
６８巻、１９９８年、第１００５〜１００８頁は、更に4H‐SiCベースの横型パ
ワーMOSFETについて記述している。ここに開示したMOSFETは、特に高い逆耐電圧
性に優れている。室温で約２．６kVの逆電圧が記載されている。しかし順方向状
態でこのMOSFETは、高い電気抵抗を示し、そのため電力損が高くなる。更にこの
開示の横型MOSFETは集積化には適していない。
【００１０】 米国特許第５７１０４５５号明細書には、６００Ｖ〜１２００Ｖの電圧用のも
う１つのSiC‐MOSFETが開示されている。この横型SiC‐MOSFETの側方、即ち横方
向の絶縁はpn接合を介して行われる。この開示された横型SiC‐MOSFETの温度が
例えば高い順電流により上昇するとき、側方の絶縁に使用されるpn接合に不所望
に高い漏れ電流が生じかねない。更に比較的高い容量を示すpn接合の蓄積電荷領
域を、各スイッチングサイクルで充電しなければならない。これは達成可能なス
イッチング速度を制限することになる。
【００１１】 本発明の課題は、６００Ｖ以上の逆電圧にも、また２０kHz以上のスイッチン
グ周波数にも適した集積半導体装置を提供することにある。更にこの半導体装置
の集積を容易にするため、その所要面積は僅かである必要がある。
【００１２】 この課題は、請求項１の特徴に相応する、少なくとも１つの横型パワー素子を
有する半導体装置により解決される。
【００１３】 本発明による半導体装置では、少なくとも１つの横型パワー素子が、少なくと
も２eVのエネルギーギャップを有する半導体材料から成る半導体層に配置されて
おり、また少なくとも部分的に半導体層内のトレンチにより側方を制限されてい
る。この半導体層は、シリコンよりも大きな熱伝導率を有する基板上に配置され
、この半導体層に面していない基板表面に対して電気的に絶縁されている。
【００１４】 その際本発明は、半導体装置に高い逆電圧（６００Ｖ以上）及び高いスイッチ
ング周波数（２０kHz以上）が要求される場合でも、なお集積化技術でこれを実
現できるという認識に基づくものである。その際高い逆電圧を保証するため、高
いエネルギーギャップ、特に少なくとも２eVのエネルギーギャップを有する半導
体物質を使用できると特に有利である。この半導体物質は、この場合これまで集
積構造に使用されてきたシリコンに比べて、明らかに高い電圧耐性を元来有して
いる。更に、比較的高いエネルギーギャップと、これと関連する比較的高い破壊
電界強度の故に、比較可能なシリコン半導体装置に比べて小さい形状寸法を選択
できる。従ってこのことも集積化に寄与する。
【００１５】 更に、パワー素子として例えばMOSFETを内蔵するシリコンベースの集積半導体
装置は、シリコン中で比較的僅かな熱量を排除できるに過ぎないため、その逆電
圧の最大許容限度が約５０Ｖに制限されることも公知である。またこの制限され
た熱伝導率も、順方向損及び従って排除すべき熱量が電圧の増加と共に上昇する
ため、最大許容電圧限度を制限する。それに対して、本発明による半導体装置の
基板は、シリコン製の装置よりも高い熱伝導率をもつ物質を含む。従って基板を
介して確実に熱を導出できる。
【００１６】 集積性に関して、この半導体装置が横方向の構造を有するパワー素子を内蔵し
ていると極めて有利である。横型パワー素子の場合、順電流は主に基板表面内に
延びる方向に並行に、つまり側方又は横方向に流れる。縦型の構造を有する半導
体装置又はパワー素子ではこれとは異なり、電流は基板表面に対し主に縦方向に
、つまり垂直方向に流れる。即ち電流を縦型の半導体装置に導入し、これから再
び導出する電気接続端子は、半導体装置の互いに面していない側にある。これに
対して横型構造では、それらの端子は半導体装置の同じ側にある。これは基板に
よる横方向の接触が行われないため、集積にとって有利である。
【００１７】 横型パワー素子が配置されているこの能動的半導体層が、この層に面していな
い基板表面と電気的に絶縁されていると、この基板表面は補助的安全予防策なし
で他の部分、例えば容器壁面又は冷却体と機械的に接続可能になる。この電気的
絶縁は、許容できない高電圧が隣接する部分に加わらないことを保証する。
【００１８】 この能動的半導体層中のトレンチは、横型パワー素子の側方、即ち横方向の電
気的絶縁のために設けられている。トレンチはパワー素子の側方を制限する。そ
れにより垂直方向に生じる基板の絶縁の他に、横の作用方向をもつ付加的な電気
絶縁が行われる。パワー素子のこの全面的な絶縁により、基板上の異なる範囲を
異なる電位にすることも可能になる。異なる電位をもつこのような範囲間の相互
作用、そればかりかフラッシュオーバーは、上記の側方又は垂直方向の絶縁によ
り確実に阻止される。これは集積性に関するもう１つの重要な特性である。更に
トレンチは、従来技術で使用されるpn接合による横方向の絶縁に比べて明らかに
容量が低く、従って比較的高いスイッチング周波数が可能になる。
【００１９】 本発明による半導体装置の有利な実施態様を従属請求項から明らかにする。
【００２０】 有利な１実施形態では、横方向のパワー素子が配置されている半導体層には、
半導体物質として単結晶の炭化ケイ素（SiC）、窒化ガリウム（GaN）又はダイヤ
モンドを備える。その際この半導体層はこのような物質の１つを含んでいるか、
或いはこのような物質からできている。上記の全ての半導体は、高い逆耐電圧が
この半導体装置の主な要件の１つであることから、極めて高いエネルギーギャッ
プを有し、そのためこの半導体装置に極めて適している。
【００２１】 能動的半導体層に６Ｈ又は１５Ｒポリタイプの単結晶SiCを備える実施態様は
特に好ましく、その際この半導体層はまた、このようなポリタイプを単に含んで
いても、或いは完全にこのようなポリタイプの１つでできていてもよい。上記の
２つのポリタイプは、高い横方向の移動度も、転換チャネル移動度も有している
。横型MOSFETとして形成されたパワー素子では、その際例えば第１に挙げた横型
のドリフト領域内の移動度により順抵抗が、そして第２に挙げた移動度によりチ
ャネル領域内の抵抗が低減される。この移動度は６H‐及び１５R‐SiCの場合、S
iCの他のポリタイプ、特に４H‐ポリタイプの場合よりも明らかに高いものであ
る。高いキャリア移動度により、この半導体装置に高いスイッチング速度も達成
できる。しかし基本的に、例えば３C‐SiCのような、他の全てのSiCも適してい
る。改善された境界面導電率もしくは改善された反転チャネル移動度を有する４
H‐SiCも、この半導体層に原則として適した物質である。
【００２２】 好ましい１変形例では、基板は炭化ケイ素又は窒化アルミニウム（AlN）を含
んでいる。しかし基板がSiCだけ又はAlNだけでできていることも可能である。Si
Cはポリタイプによって２．３〜４．９Wcm-1K-1の熱伝導率を有する。これに対
してシリコンの熱伝導率は１．５Wcm-1K-1に過ぎない。そのため、Ｓｉではなく
、SiCを基板物質として使用した場合、結果として明らかに改善された熱の伝達
が基板により生じる。その際SiC半導体層とSiC基板の組合せは、例えばエピタキ
シープロセスによる能動的半導体層の被着に関して特に有利である。これに対し
て、GaNの半導体層の場合、GaNとAlNのそれぞれの格子定数が僅かにしか異なら
ないので、AlNは基板物質として一層適している。
【００２３】 半絶縁性の炭化ケイ素から成る基板を備える実施形態は有利である。その際こ
の基板は、完全に、半絶縁性のSiCから成るか、又は半絶縁性のSiCを、例えば層
に全く表面的に含んでいるだけでもよい。一般に半絶縁性と云われる物質はその
比抵抗が約１０5Ωcm〜約１０10Ωcmである場合のことである。従って約１０13
Ωcmの比抵抗から絶縁性と呼ぶ。この場合半絶縁性挙動は、半導体層と半導体層
に面していない基板表面とを電気的に分離するのに必要である程度で全く十分で
ある。このSiCに元来特有の良好な熱伝導性の他に、半絶縁性のSiCは垂直方向に
所要の電気的絶縁も提供する。
【００２４】 他の有利な実施態様では、電気絶縁性は能動的半導体層と基板との間に設けた
pn接合により保証される。基板には弱ｐ又はｎ導電性の半導体物質が使用可能で
ある。この場合半導体層に面する基板表面上に、基板よりも高くドーピングされ
た半導電性の中間層を補助的に配置するとよい。電気絶縁性のpn接合は、この中
間層とその上に配置された能動的半導体層との間に形成される。
【００２５】 一般にSiCで実現される半導体装置は極めて高い熱伝導率をSiC基板を介して垂
直方向にも、またSiC半導体層を介して横方向にも有し、それに対してシリコン
で形成された半導体装置では、垂直方向及び横方向の絶縁にしばしば使用される
SiO2層又はSiO2領域は著しく劣った熱伝導率を有する。従ってSiC半導体装置は
、シリコン半導体装置よりも明らかに高い電流を流すことができる。この電流に
より生じる損失熱は、このSiCを介して容易に除くことができる。
【００２６】 もう１つの有利な実施形態では、トレンチは少なくとも能動的半導体層を完全
に切断する深さがある。従って側方の電気絶縁に対し特に効果が大きい。通常能
動的半導体層の厚さは約２〜10μmである。選択されたこの厚さは、主に所要の
順電流に依存する。側方の電気絶縁性は、例えば酸化物又はポリイミドから成る
絶縁分離層を、トレンチの縁部に設けることで更に改善される。このトレンチが
横型電界効果トランジスタを囲む、閉じた環状に形成されていと有利である。
【００２７】 半導体装置が１個以上の横型のパワー素子を含むもう１つの実施形態では、ト
レンチがパワー素子を隣接する他のパワー素子と絶縁する役目をする。唯１つの
基板上で隣接して互いに配置される素子を絶縁するこの方法は、集積化にとって
極めて重要である。
【００２８】 もう１つの有利な実施態様では、２つの隣接するパワー素子間、例えば２つの
隣接する横型電界効果トランジスタ間にトレンチの中断部が設けられる。こうし
て簡単な方法で、これら２つの隣接する横型電界効果トランジスタ間の電気的接
続を形成することができる。従って半導体装置の個々の素子相互の連結の仕方に
より、電気的接続又は電気的絶縁を問題なく備えることができる。
【００２９】 別の有利な実施形態の枠内では、パワー素子はトランジスタ、特に電界効果ト
ランジスタ（FET）として、又はIGBTとして、ダイオードとして、特にpn又はシ
ョットキーダイオードとして、或いはサイリスタとして形成される。その際電界
効果トランジスタに好ましい型はJFET（＝阻止層型又は接合型FET）、MOSFET又
はMESFET(Metal Semiconductor‐FET)であり、MOSFETを使用すると特に有利で
ある。上記のパワー素子が接続可能である場合、それに属する実施形態の半導体
装置は半導体スイッチである。
【００３０】 MOSFETの使用は特に有利である。使用する半導体物質のエネルギーギャップが
高いとき、要求される逆電圧が高い場合にも、電界効果トランジスタをパワー素
子として使用することができる。従ってシリコン技術における数１００Ｖの逆電
圧の場合に使用されるIGBTは必要ではない。従ってIGBTの場合に使用されるバイ
ポーラメカニズムにより惹起されるスイッチング速度の制限もなくなる。
【００３１】 MOSFETが集積成分として逆並列ダイオードを有する実施形態は、特に有利であ
る。このダイオードはフリーホイールダイオードとして使用できる利点がある。
それにより、基板上に別個のフリーホイールダイオードにより場所を取られるこ
とがないので、所要面積が削減できる。速度を制限する別個のフリーホイールダ
イオードの配線が省略されることから、高いスイッチング周波数が可能になる。
【００３２】 更にMOSFETは極めて僅かな固有順方向抵抗を有し、順方向状態のIGBT、GTO又
はサイリスタのような他のパワースイッチング素子とは異なり、損失をもたらす
ことのないしきい値電圧を有する。
【００３３】 他の２つの有利な実施形態では、４個又は６個の横型電界効果トランジスタを
２相又は３相の電流変換器に相互に連結する。このような電流変換器への使用に
は、自己遮断性のパワースイッチング素子、特に自己遮断性のMOSFETが極めて適
している。これら２つの実施形態では、この電流変換器はそれぞれ１つの基板上
に集積されている。更にこの電流変換器は、横電界効果トランジスタがそれらの
反転ダイオードを介してそれぞれ電流変換器に必要なフリーホイーリングの機能
も合わせて満たすので、比較的少数の単一素子でできている。その際電流変換器
は６００Ｖ、１０００Ｖ、１２００Ｖ又は１８００Ｖの逆電圧に設定可能である
。スイッチング周波数は例えば１００kHz迄になる。しかし、更に高い逆電圧及
び、一層高いスイッチング周波数（例えばGHz範囲）も可能である。特に、スイ
ッチングの過程でつくられる音響雑音が、人間の耳で聴覚できない範囲の周波数
程度に選択することも可能である。更に、この高いスイッチング周波数は集積さ
れた電流変換器を極めてフレキシブルに使用することを可能にする。
【００３４】 パワー素子の他に、小信号機能を実現する少なくとももう１つの素子を基板上
に設けた、別の実施態様も有利である。特にこのもう１つの素子により、制御機
能又はコントロール機能を、パワー素子用又は電流変換器用に一緒に基板上に集
積できると有利である。
【００３５】 本発明による半導体装置の有利な実施例を図面に基づき以下に詳述する。分か
り易くするため図面は縮尺通りに形成してなく、一定の特徴を概略的に示すもの
である。図１〜６中の対応する部分には同じ符号を付してある。
【００３６】 図１は横型MOSFET５０をパワー素子として持つ半導体装置１００を示す。この
装置１００は第１及び第２の基板表面１１、１２を有する半絶縁性のSiC基板１
０を含む。第２の基板表面１２上に、単結晶SiCから成りエピタキシャル成長さ
せたｎ-導電性の半導体層２０を配置してある。この半導体層２０は約１．３×
１０16cm-3の基本ドーピングを有し、典型的には５μmの厚さがある。
【００３７】 基板１０が半絶縁性であることにより、この実施例では半導体層２０の第１の
基板表面１１に対し十全な電気絶縁性が保証されている。
【００３８】 横型MOSFET５０は半導体層２０内に配置されている。その際このMOSFETは第２
の基板表面１２に面していない半導体層２０の主表面２１に境を接している。以
下に横型MOSFET５０の構造及び動作を詳述する。
【００３９】 ２つのｎ+導電性のドレイン接触領域５２１は、半導体層２０内にあるドリフ
ト領域５４４によりｐ導電性のベース領域５１３と間隔をあけられている。ベー
ス領域５１３内には２つのｎ+導電性のソース接触領域５１１があり、それらの
間に強くｐドープされたベース接触領域５１２が配置されている。
【００４０】 その際ｎ導電性領域は窒素のイオン注入により、またｐ導電性領域はホウ素又
はアルミニウムのイオン注入により形成される。
【００４１】 金属のドレイン電極５２は、ドレイン接触領域５２１とオーミック接触する。
ソース接触領域５１１とベース接触領域５１２は、同様に共通の金属のソース電
極５１によりオーミック接触される。従ってソース接触領域５１１とベース接触
領域５１２は電気的に短絡する。
【００４２】 両方のソース接触領域５１１間及びドリフト領域５４４間にあるベース領域５
１３内に、それぞれチャネル５１４があり、その際それらのドーピング濃度は約
１．３×１０17ｃｍ-3である。横型MOSFET５０内にドレイン電極５２を介して蓄
積され、ソース電極５１を介して再び取り出される電流は、チャネル領域５１４
内で的確に抵抗の影響により制御可能である。
【００４３】 従って無電力での制御のために、ゲート電極５３は、それぞれ制御すべきチャ
ネル領域５１４の上方に、電気的に絶縁されて配置されている。チャネル領域５
１４間及びゲート電極５３間の主表面２１上に施されたゲート絶縁層５３１は、
要求される電気絶縁性を完全に保証する。このゲート絶縁層５３１として特に良
好かつ適切な物質は熱的に生成した二酸化ケイ素（SiO2）である。ゲート電 極
５３は例えばポリシリコンでできている。
【００４４】 ドレイン電極５２、ソース電極５１並びにゲート電極５３は、主表面２１上に
施された第１の絶縁分離層５４により電気的に互いに絶縁されている。この絶縁
層５４はゲート絶縁層５３１と比べて厚い酸化物層でできている。この層５４は
例えばSiO2を含み、ポリシリコンの熱酸化により又は簡単な方法でCVD（ 化学蒸
着）法によっても、又はプラズマ析出法によっても形成可能である。しかし例え
ばポリイミドのような他の誘電性物質も絶縁層５４に適している。
【００４５】 図１に示した横型MOSFET５０は１２００Ｖまでの逆電圧用に設定されており、
その際約４０μmの幅を有するに過ぎない。比較可能のシリコンMOSFETは、それ
に対して２２０μmの幅を有する。従ってSiCでできた半導体装置１００は明らか
に小さい所要面積に形成できる。ドリフト領域５４４は約１０μmの長さであり
、チャネル領域５１４は約１．５μmの長さである。
【００４６】 能動的半導体層２０用に６H‐SiCが備えられ、その際この６H‐SiC単結晶の（
０００１）面は、主に主表面２１と合致する。半導体層２０のエピタキシャル成
長のため備えられた基板１０の、例えば３°の若干の誤配向はこの関連で問題と
ならない。［０００１］の結晶配向は図１に示した横方向の構造と連合して極め
て有利である。１つには６H‐SiCのチャネル移動度は４H‐ポリタイプのそれに
比べて明らかに高く、また１つには６H‐ポリタイプの横方向の移動度は縦方向
の約４．８倍を越える。しかしMOSFET５０については電流の流れ方はまさに横方
向に行われるので、その結果ドリフト領域５４４内で順方向抵抗が低くなる。結
局順方向状態で主にチャネル領域５１４及びドリフト領域５４４に約４．２Ωmm 2 の一定の全体的抵抗が生じる。
【００４７】 ドレイン電極５２とソース電極５１との間に導通方向の電圧が加わった際、チ
ャネル領域５１４は、ゲート電極５３に加わる電圧に応じ、遮断状態と導通状態
に切りかわる。横型MOSFET５０が自動的に遮断するスイッチング素子であるため
、ゲート電極５３が零電位の場合、スイッチの切り替えが行われる。遮断状態で
横型MOSFET５０は、ドレイン電極５２とソース電極５１との間の１２００Ｖ迄の
電圧を遮断することができる。
【００４８】 ベース接触領域５１２、ベース領域５１３、半導体層２０及びドレイン領域５
２１上の導電路は、MOSFET５０の逆方向に極性化されたpn接合を含んでいる。こ
のpn接合に属するダイオードは、逆並列ダイオードとも云われる。このダイオー
ドは横型MOSFET５０の集積成分であり、ドレイン電極５２とソース電極５１との
間の逆方向の相応の電圧により導通可能である。この逆並列ダイオードのしきい
値電圧は、SiCに典型的な約３Ｖの値である。
【００４９】 この逆並列ダイオードは、半導体装置１００の機能の仕方に特別な利点を与え
る。例えば本来の横型MOSFET５０を相応する電位により遮断状態のゲート電極５
２に接続する場合、同時にまた図１には示していない外部の配線が半導体装置１
００を介して逆方向の電流を必要とする場合に、この電流を上記の逆並列ダイオ
ードを介して流すことができる。この場合この電流は本来の横型MOSFET５０から
逆並列ダイオードへと転流する。逆並列ダイオードは、この場合フリーホイール
ダイオードとして機能する。逆並列ダイオードを半導体層２０内で作動させる場
合、本来の横型MOSFET５０を作動させる場合と同様、主として同じドリフト領域
５４４を使用するので、この逆並列ダイオードも自動的に本来の横型MOSFET５０
とほぼ同じ電流強度に耐えることができる。基板１０上でMOSFET５０及びフリー
ホイールダイオードが分離した構造と比べて、集積されたフリーホイールダイオ
ードによって、必要とされる基板表面積をおおよそ７５％迄削減できる。これは
任意の横方向の寸法を半分に削減することに相当する。
【００５０】 更にこの集積形の逆並列ダイオードは、例えば電流変換器の回路で作動される
フリーホイールダイオードに対する要件も満たす。従って逆向き作動中、即ち貫
流方向に作動される電流変換器の場合、極く僅かな蓄積電荷が上乗せされるに過
ぎない。この蓄積電荷は順方向の駆動の過程で、横型MOSFET５０がスイッチとし
て駆動される駆動方法で再度迅速に分解される。
【００５１】 その際僅かな蓄積電荷の形成及び迅速なこの蓄積電荷の分解は、特に炭化ケイ
素の固有の物質特性により促進される。更にベース領域５１３のイオン注入の進
行中に逆並列ダイオードのｐｎ接合の範囲内に付加的に欠陥個所をわざと入れて
もよい。その際この欠陥箇所は再結合中心の役目をし、こうして注入されたキャ
リアの迅速な消滅をもたらす。従って少なくとも１００kHz程度までの極めて高
いスイッチング周波数で半導体装置１００を作動できる。
【００５２】 更に、この横型MOSFET５０は、ソース接触領域５１１、ベース領域５１３及び
半導体層２０による構成される寄生バイポーラトランジスタを含む。この寄生バ
イポーラトランジスタの動作を阻止するため、ソース接触領域５１１内の範囲を
残りのベース接触領域５１３よりも強くｐドーピングしてもよい。このｐ+ドー
ピングは図１には示していない。この措置はラッチアップ耐性をも改善する。
【００５３】 電気絶縁のため、横型MOSFET５０の側縁にトレンチ３０を設ける。このトレン
チ３０は、半導体層２０の上方から半絶縁性のSiC基板１０内にまで達する深さ
がある。その縁部で、トレンチ３０は第２の絶縁分離層３１で覆われている。こ
の第２の絶縁分離層３１は第１の絶縁層５４と同様SiO2から成る。 しかしそれ
とは異なり、例えばポリイミドのようないずれか他の誘電性物質もこの場合使え
る。更に図示しない他の実施例では、トレンチ３０の縁部に絶縁層３１を設けな
いようにすることもできる。
【００５４】 従って図１に示した横型MOSFET５０は、唯１つの基板１０上に複数のこのよう
な横型MOSFET５０を集積するためのあらゆる前提条件を満たす。第１の基板表面
１１に対する電気絶縁は、半絶縁性のSiC基板１０により自ずから保証される。
例えばもう１つの横型MOSFET５０のような隣接する素子に対するこの電気絶縁は
、トレンチ３０により生じる。SiCの高い熱伝導率により、損失により生じた熱
は基板１０を介して確実に排除される。従ってこのことは、例えば通電容量を高
めるため並列に接続した複数のMOSFET５０を唯１つの基板１０上に集積している
とき更に保証される。
【００５５】 図２は、横型MOSFET５０を有する半導体装置１１０の別の実施例を示す。図１
の実施例と異なり、図２の半導体装置１１０は、半絶縁性基板１０を含まず、６
H‐SiCから成る弱くｐドープされた基板１３を含む。第２の基板表面１２上に補
助的に強くｐドープされた中間層１４がエピタキシャル成長されている。中間層
１４上にやはりエピタキシャル成長された半導体層２０が配置されている。
【００５６】 半導体層２０と中間層１４との互いに逆のドーピングにより、半導体層２０を
第１の基板表面１１に対して電気的に絶縁する極く表面的なｐｎ接合１５が生じ
る。この横型MOSFET５０の側方の絶縁は、図１の実施例と同様、ここでも弱くｐ
ドープされた基板１３に達するトレンチ３０を介して行われる。
【００５７】 図１に関連して挙げた利点は、図２の実施例にも同様に該当する。特に弱くｐ
ドープされた基板１３も半絶縁性のSiC基板１０のように比較的良好な熱伝導率
を有する。
【００５８】 図１及び２に関連して挙げた全ての導電形は、各々逆の導電形と置換可能であ
ることを了承されたい。
【００５９】 図３には図１及び２の実施例の半導体装置１００及び１１０の平面図を示す。
通電容量を高めるため、横型MOSFET５０を、図１及び２中に示した構造を横方向
に何回も繰り返す形態に改変可能である。その際ドリフト領域５４４により互い
に分離されて、半導体層２０内にドレイン接触領域５２１を有する範囲と、それ
ぞれベース領域５１３、これに付随するベース接触領域５３２及びそのソース接
触領域５１１を含む範囲が互いに交互している。その際互いに対応する範囲の部
分領域は、それぞれ並列に接続されている。
【００６０】 この構造の１例を図３に示す。この構造は、２つの互いに噛合わせた櫛歯の形
を有する。その際これらの櫛形構造の歯は、各々ドレイン電極５２又はソース電
極５１に相当する。第１の絶縁分離層５４は、ドレイン電極５２の歯をソース電
極５１の歯から分離する。両方の櫛形構造の歯は、その都度ドレイン接続範囲５
２５又はソース接続範囲５１５として働くウェブと導電的に接続されている。
【００６１】 ゲート電極５３はその上に配置された第１の絶縁分離層５４により、またソー
ス電極５１によっても覆われることから、それらのそれぞれの推移は図３には破
線のみで示す。個々のゲート電極５３は、同様にソース接続範囲５１５の丁度下
方に延びている共通のゲート接続範囲５３５内に通じる。従ってこのソース接続
範囲５１５内に、電気的接触化のため、その下にあるゲート接続範囲５３５を接
続できる凹部５３６が設けられている。
【００６２】 半導体装置１００又は１１０全体は、図３の実施例において半導体装置１００
又は１１０の周囲を囲むトレンチ３０により（横方向）を電気的に絶縁されてい
る。半導体装置１００又は１１０に面していないこのトレンチ３０の側面上にお
いて、同じ基板１０又は１３上に別の素子を配置することもできる。従ってこれ
らの素子は半導体装置１００又は１１０に対し電気的に絶縁されている。
【００６３】 図４は、合計して４個のMOSFET（Ｔ１〜Ｔ４）の公知の相互連結を内蔵する、
集積された２相の電流変換器２００の形の半導体装置を示す。このMOSFET（Ｔ１
〜Ｔ４）は、ドレイン端子Ｄ１〜Ｄ４と、ソース端子Ｓ１〜Ｓ４と、ゲート端子
Ｇ１〜Ｇ４とも呼ばれるそれぞれ３つの電気的接続端子をもつ。その際ドレイン
端子Ｄ１〜Ｄ４、ソース端子Ｓ１〜Ｓ４、ゲート端子Ｇ１〜Ｇ４は、それぞれ図
３に挙げた接続範囲、即ちドレイン接続範囲５２５、ソース接続範囲５１５もし
くはゲート接続範囲５３５に相当する。
【００６４】 各MOSFET（Ｔ１〜Ｔ４）に逆並列にそれぞれフリーホイールダイオードFD１〜
FD４が接続されている。この場合MOSFET（Ｔ１〜Ｔ４）とフリーホイールダイオ
ードFD１〜FD４を組合わせたこの構造は、これまでの図において横型MOSFET５０
と記載したものに相当する。特にフリーホイールダイオードFD１〜FD４は唯１つ
の基板１０もしくは１３上に配置されている。電流変換器２００は、従って極め
てコンパクトな形構造を有する。同時にこの集積された電流変換器２００はその
小さい構造寸法にも係わらず、１２００Ｖの逆電圧及び少なくとも１００kHz迄
のスイッチング周波数に設定されている。
【００６５】 更に個々のMOSFET（Ｔ１〜Ｔ４）の共通的な製造プロセスにより、実用的に理
想的なレイアウトを達成でき、それによりこの電流変換器２００は対称性に作動
する。その他に、集積されたフリーホイールダイオードFD１〜FD４が、一方では
それらの低い蓄積電荷の故に高速なスイッチング性能を持ち、また他方では３Ｖ
の比較的高いしきい値電圧の故に対応する各ゲート端子Ｇ１〜Ｇ４の同期的制御
により簡単かつ完全にスイッチオフできることから、この電流変換器２００は極
めて高いスイッチング周波数に適している。
【００６６】 電流変換器２００により、各ゲート端子Ｇ１〜Ｇ４の対応する制御時に、入端
子に生じた直流電圧ＵDCから交流電圧ＵACをつくることができる。その際出力端
子の交流電圧ＵACを介して、例えば図示しない２相の電気的負荷に電気エネルギ
ーを供給することができる。
【００６７】 図５は、直流電圧UDCを相端子Ｌ１、Ｌ２及びＬ３を介し３相負荷に供給する
多相交流電圧に変換する、集積された３相の電流変換器３００を示す。この電流
変換器３００は、合計で６個のMOSFET（Ｔ１〜Ｔ６）をそれ自体公知の相互連結
内に含む。各MOSFET（Ｔ１〜Ｔ６）は、ドレイン端子Ｄ１〜Ｄ６、ソース端子Ｓ
１〜Ｓ６及びゲート端子Ｇ１〜Ｇ６並びに逆並列の集積されたフリーホイールダ
イオードFD１〜FD６を有する。この電流変換器３００はまた、唯一のSiC基板１
０又は１３上に集積されている。
【００６８】 図６は図５の３相の集積電流変換器３００の平面図を示す。個々のMOSFET（Ｔ
１〜Ｔ６）の相互連結に相応して、図６は複数のMOSFET（Ｔ１〜Ｔ６）が配置さ
れた接続範囲を示している。この場合、個々のMOSFET（Ｔ１〜Ｔ６）間に電気的
接続が望まれるため、これらの接触個所の範囲内に絶縁性のトレンチ３０は設け
ていない。それに対してトレンチ３０は、図５の電気的機能の仕方及びスイッチ
ングの設計の理由から、電気絶縁性が要求される範囲内にだけに延びている。
【００６９】 ３相の集積電流変換器３００の僅かな所要面積は、図６から明らかに見てとれ
る。また３相の集積電流変換器３００は１２００Ｖの遮断電圧と１００kHz迄の
スイッチング周波数用に設定されている。しかし２相の電流変換器２００も、３
相の電流変換器３００も比較的高い遮断電圧及び比較的高いスイッチング周波数
に設定できる。
【００７０】 MOSFET（Ｔ１〜Ｔ６）の形のパワースイッチング素子の他に、共通の基板１０
もしくは１３上のMOSFET（Ｔ１〜Ｔ６）に面していないトレンチ３０の１側面上
に、例えば論理機能を有する、もう１つの素子を一緒に集積することもできる。
この素子中に、例えば過温度又は過負荷に対する保護機能をSiC‐CMOS技術で実
現できる。
【図面の簡単な説明】
【図１】 横型MOSFETを有する半導体装置の第１の実施例の切断面図。
【図２】 横型MOSFETを有する半導体装置の第２の実施例の切断面図。
【図３】 図１及び２の半導体装置の実施例の平面図。
【図４】 ４個の集積MOSFETを有する２相の電流変換器の相互連絡を示す図。
【図５】 ６個の集積MOSFETを有する３相の電流変換器の相互連絡を示す図。
【図６】 図５の３相の電流変換器の平面図。
【符号の説明】
１００、１１０ 半導体装置 ２００、３００ 電流変換器 ５０ 横型MOSFET（パワー素子） １０、１３ 基板 １１、１２ 基板表面 １４ 中間層 １５ pn接合 ２０ 半導体層 ２１ 半導体層の主表面 ５１ ソース電極 ５２ ドレイン電極 ５３ ゲート電極 ５４ 絶縁分離層 ５１５ ソース接続範囲 ５２５ ドレイン接続範囲 ５３５ ゲート接続範囲 ５３６ 凹部 Ｄ１〜Ｄ４ ドレイン端子 Ｇ１〜Ｇ４ ゲート端子 FD１〜FD４ フリーホイールダイオード Ｓ１〜Ｓ４ ソース端子 Ｔ１〜Ｔ６ MOSFET ＵDC 直流電圧 ＵAC 交流電圧
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ペータース、デタルト ドイツ連邦共和国 デー‐91315 ヘヒシ ュタット トロパウアー シュトラーセ 31 (72)発明者 ミットレーナー、ハインツ ドイツ連邦共和国 デー‐91080 ウッテ ンロイト ダンチガー シュトラーセ １ アー Ｆターム(参考） 5F048 AA05 AC06 BA06 BA09 BC01 BC03 BC05 BF16 BF18 BG12 BG14 5F140 AA01 AA25 AB01 AB06 AC21 BA02 BA04 BA06 BA20 BB01 BB15 BC12 BE07 BE20 BF01 BF04 BF53 BH03 BH21 BH30 CB04 CC03 CC10 CC11 CC12 CC13 CD02

Claims (15)

    【特許請求の範囲】
  1. 【請求項１】 少なくとも１つの横型パワー素子（５０）を有する半導体装
    置において、パワー素子（５０）が −少なくとも２ｅＶのエネルギーギャップを有する半導体物質から成る半導体層 （２０）内に配置されており、 −少なくとも部分的に半導体層（２０）内のトレンチ（３０）により側方を限定 されており、 しかも前記半導体層（２０）が −シリコンよりも大きな熱伝導率を有する基板（１０、１３）上に配置されてお り、更に −半導体層（２０）に面していない基板表面（１１）に対して電気的に絶縁され ている ことを特徴とする半導体装置。
  2. 【請求項２】 半導体層（２０）が少なくとも、炭化ケイ素、窒化ガリウム
    又はダイヤモンドを含むことを特徴とする請求項１記載の半導体装置。
  3. 【請求項３】 半導体装置（２０）が少なくとも、６Ｈ−又は１５Ｒ−ポリ
    タイプの炭化ケイ素を含むことを特徴とする請求項２記載の半導体装置。
  4. 【請求項４】 基板（１０、１３）が少なくとも、炭化ケイ素又は窒化アル
    ミニウムを含むことを特徴とする請求項１乃至３の１つに記載の半導体装置。
  5. 【請求項５】 基板（１０）が少なくとも半絶縁性の炭化ケイ素を含むこと
    を特徴とする請求項４記載の半導体装置。
  6. 【請求項６】 基板（１３）と半導体層（２０）との間に、電気絶縁性のた
    めｐｎ接合（１５）が存在することを特徴とする請求項１乃至４の１つに記載の
    半導体装置。
  7. 【請求項７】 トレンチ（３０）の深さが少なくとも半導体層（２０）の厚
    さと同じであることを特徴とする請求項１乃至６の１つに記載の半導体装置。
  8. 【請求項８】 トレンチ（３０）がパワー素子（５０）を完全に囲んでいる
    ことを特徴とする請求項１乃至７の１つに記載の半導体装置。
  9. 【請求項９】 トレンチ（３０）が隣接するパワー素子（５０）を電気的に
    互いに絶縁することを特徴とする請求項１乃至８の１つに記載の半導体装置。
  10. 【請求項１０】 ２つの隣接するパワー素子（５０）間に延びるトレンチ
    （３０）が、半導体層（２０）の範囲で中断され、この範囲が２つの隣接するパ
    ワー素子（５０）間の導電性接続に用いられることを特徴とする請求項１乃至９
    の１つに記載の半導体装置。
  11. 【請求項１１】 このパワー素子（５０）がダイオードとして又は電界効果
    トランジスタとして、特にJFET、MESFETとして、又はMOSFETとして備えられたこ
    とを特徴とする請求項１乃至１０の１つに記載の半導体装置。
  12. 【請求項１２】 フリーホイールダイオードとして使用可能な逆並列ダイオ
    ードが、MOSFETの集積要素である、MOSFETとして形成されたパワー素子（５０）
    であることを特徴とする請求項１乃至１１の１つに記載の半導体装置。
  13. 【請求項１３】 横型電界効果トランジスタ（Ｔ１、Ｔ２、Ｔ３、Ｔ４）の
    形の４個のパワー素子（５０）が、２相の電流変換器（２００）として相互に接
    続されていることを特徴とする請求項１乃至１２の１つに記載の半導体装置。
  14. 【請求項１４】 横型電界効果トランジスタ（Ｔ１、Ｔ２、Ｔ３、Ｔ４、Ｔ
    ５、Ｔ６）の形の６個のパワー素子（５０）が３相の電流変換器（３００）とし
    て相互に接続されていることを特徴とする請求項１乃至１３の１つに記載の半導
    体装置。
  15. 【請求項１５】 補助的に小信号機能を有する少なくとも１つの素子が基板
    （１０、１３）上に集積されていることを特徴とする請求項１乃至１４の１つに
    記載の半導体装置。
JP2000610070A 1999-03-31 2000-03-16 横型パワー素子を有する集積半導体装置 Pending JP2002541668A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE19914803 1999-03-31
DE19914803.1 1999-03-31
PCT/DE2000/000812 WO2000060670A2 (de) 1999-03-31 2000-03-16 Integrierte halbleitervorrichtung mit einem lateralen leistungselement

Publications (1)

Publication Number Publication Date
JP2002541668A true JP2002541668A (ja) 2002-12-03

Family

ID=7903200

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000610070A Pending JP2002541668A (ja) 1999-03-31 2000-03-16 横型パワー素子を有する集積半導体装置

Country Status (4)

Country Link
US (1) US20020070412A1 (ja)
EP (1) EP1177576A2 (ja)
JP (1) JP2002541668A (ja)
WO (1) WO2000060670A2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009164460A (ja) * 2008-01-09 2009-07-23 Renesas Technology Corp 半導体装置
JP2012079799A (ja) * 2010-09-30 2012-04-19 Toyota Motor Corp 半導体装置
JP2013089781A (ja) * 2011-10-18 2013-05-13 Toyota Motor Corp 半導体装置
KR102030465B1 (ko) * 2018-04-18 2019-10-10 현대오트론 주식회사 레터럴 타입의 전력 반도체 소자
JP2020057636A (ja) * 2018-09-28 2020-04-09 株式会社豊田中央研究所 窒化物半導体装置および窒化物半導体装置の製造方法
JP2021150451A (ja) * 2020-03-18 2021-09-27 日産自動車株式会社 半導体装置

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7589007B2 (en) * 1999-06-02 2009-09-15 Arizona Board Of Regents For And On Behalf Of Arizona State University MESFETs integrated with MOSFETs on common substrate and methods of forming the same
US7009209B2 (en) * 2001-01-03 2006-03-07 Mississippi State University Research And Technology Corporation (Rtc) Silicon carbide and related wide-bandgap transistors on semi-insulating epitaxy for high-speed, high-power applications
US6555883B1 (en) * 2001-10-29 2003-04-29 Power Integrations, Inc. Lateral power MOSFET for high switching speeds
US6900477B1 (en) * 2001-12-07 2005-05-31 The United States Of America As Represented By The Secretary Of The Army Processing technique to improve the turn-off gain of a silicon carbide gate turn-off thyristor and an article of manufacture
US6835619B2 (en) * 2002-08-08 2004-12-28 Micron Technology, Inc. Method of forming a memory transistor comprising a Schottky contact
DE102004041556B4 (de) * 2004-08-27 2007-09-20 Infineon Technologies Ag Laterale Schottky-Diode und Verfahren zu ihrer Herstellung
US8017978B2 (en) * 2006-03-10 2011-09-13 International Rectifier Corporation Hybrid semiconductor device
JP5214154B2 (ja) * 2007-01-19 2013-06-19 住友電気工業株式会社 プリント配線板およびその製造方法
JP5017303B2 (ja) * 2009-03-25 2012-09-05 株式会社東芝 半導体装置
US20100308340A1 (en) * 2009-06-04 2010-12-09 General Electric Company Semiconductor device having a buried channel
JP5365872B2 (ja) 2009-06-24 2013-12-11 株式会社デンソー 駆動装置
JP5435286B2 (ja) 2009-06-24 2014-03-05 株式会社デンソー 駆動装置
JP4985757B2 (ja) * 2009-12-25 2012-07-25 株式会社デンソー 炭化珪素半導体装置
JP5056883B2 (ja) 2010-03-26 2012-10-24 サンケン電気株式会社 半導体装置
US20150097328A1 (en) * 2013-10-08 2015-04-09 Win Semiconductors Corp. Wafer holding structure
KR101964153B1 (ko) * 2014-08-28 2019-04-03 한국전기연구원 절연 또는 반절연 ＳｉＣ 기판에 구현된 ＳｉＣ 반도체 소자 및 그 제조 방법
DE102015107680B4 (de) * 2015-05-15 2020-07-30 Infineon Technologies Ag Integrierte Schaltung mit lateralem Feldeffekttransistor mit isoliertem Gate

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03238871A (ja) * 1990-02-15 1991-10-24 Mitsubishi Electric Corp 半導体装置およびその製造方法
US5510630A (en) * 1993-10-18 1996-04-23 Westinghouse Electric Corporation Non-volatile random access memory cell constructed of silicon carbide
US5385855A (en) * 1994-02-24 1995-01-31 General Electric Company Fabrication of silicon carbide integrated circuits
JPH0888283A (ja) * 1994-09-16 1996-04-02 Fuji Electric Co Ltd 炭化ケイ素相補形ｍｏｓｆｅｔ
US5710455A (en) * 1996-07-29 1998-01-20 Motorola Lateral MOSFET with modified field plates and damage areas
DE19638620A1 (de) * 1996-09-20 1998-04-02 Siemens Ag Speicherladungsarme, selbstgeführte Stromrichterschaltung
KR100553650B1 (ko) * 1997-06-23 2006-02-24 제임스 알버트 주니어 쿠퍼 폭이 넓은 밴드갭 반도체 내의 전력 소자

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009164460A (ja) * 2008-01-09 2009-07-23 Renesas Technology Corp 半導体装置
JP2012079799A (ja) * 2010-09-30 2012-04-19 Toyota Motor Corp 半導体装置
JP2013089781A (ja) * 2011-10-18 2013-05-13 Toyota Motor Corp 半導体装置
KR102030465B1 (ko) * 2018-04-18 2019-10-10 현대오트론 주식회사 레터럴 타입의 전력 반도체 소자
JP2020057636A (ja) * 2018-09-28 2020-04-09 株式会社豊田中央研究所 窒化物半導体装置および窒化物半導体装置の製造方法
JP7210979B2 (ja) 2018-09-28 2023-01-24 株式会社豊田中央研究所 窒化物半導体装置および窒化物半導体装置の製造方法
JP2021150451A (ja) * 2020-03-18 2021-09-27 日産自動車株式会社 半導体装置
JP7411465B2 (ja) 2020-03-18 2024-01-11 日産自動車株式会社 半導体装置

Also Published As

Publication number Publication date
US20020070412A1 (en) 2002-06-13
WO2000060670A2 (de) 2000-10-12
EP1177576A2 (de) 2002-02-06
WO2000060670A3 (de) 2001-07-26

Similar Documents

Publication Publication Date Title
JP2002541668A (ja) 横型パワー素子を有する集積半導体装置
US8835978B2 (en) Lateral transistor on polymer
US9721944B2 (en) Hybrid wide-bandgap semiconductor bipolar switches
Iwamuro et al. IGBT history, state-of-the-art, and future prospects
Baliga The future of power semiconductor device technology
EP2448102A1 (en) Power conversion device
US11282948B2 (en) Wide band gap semiconductor device and power conversion apparatus
JPH1187698A (ja) 高耐圧半導体装置及びこの装置を用いた電力変換器
Wei et al. Superjunction MOSFET with dual built-in Schottky diodes for fast reverse recovery: A numerical simulation study
WO2013088544A1 (ja) 半導体装置および電力変換装置
JP2000252456A (ja) 半導体装置並びにそれを用いた電力変換器
KR20070084364A (ko) 양방향형 전계 효과 트랜지스터 및 매트릭스 컨버터
JP2018511163A (ja) パワー半導体デバイス
JP2005223349A (ja) 高耐圧半導体装置及びこれを用いた電力変換器
Chowdhury et al. Operating principles, design considerations, and experimental characteristics of high-voltage 4H-SiC bidirectional IGBTs
Benda Power semiconductors—state of art and future trends
JP3793841B2 (ja) 接合型ｆｅｔ半導体装置
US7470960B1 (en) High-voltage power semiconductor device with body regions of alternating conductivity and decreasing thickness
JP3284120B2 (ja) 静電誘導トランジスタ
WO2003036699A2 (en) Lateral semiconductor-on-insulator structure and corresponding manufacturing methods
US10804393B1 (en) Monolithically-integrated AC switch having JBSFETs therein with commonly-connected drain and cathode electrodes
JP6268038B2 (ja) 半導体装置およびそれを用いた電力変換装置
Lorenz et al. Key power semiconductor device concepts for the next decade
JPH08116056A (ja) 電圧駆動型半導体装置及びそれを用いた電力変換装置
JP2000224867A (ja) インバータ

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051215

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20060314

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20060327

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060607

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060706