JP2002541649A - マルチステップｃｍｐ - Google Patents

マルチステップｃｍｐ

Info

Publication number
JP2002541649A
JP2002541649A JP2000587924A JP2000587924A JP2002541649A JP 2002541649 A JP2002541649 A JP 2002541649A JP 2000587924 A JP2000587924 A JP 2000587924A JP 2000587924 A JP2000587924 A JP 2000587924A JP 2002541649 A JP2002541649 A JP 2002541649A
Authority
JP
Japan
Prior art keywords
polishing
slurry
layer
metal
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000587924A
Other languages
English (en)
Inventor
ホーランド カレイ
ザッヒ アジョイ
ダイ フェン
ゴットキス イール
シー・ヤン ジェリー
シェイ デニス
ミッシェル フレッド
ヤン リン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Speedfam IPEC Corp
Original Assignee
Speedfam IPEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Speedfam IPEC Corp filed Critical Speedfam IPEC Corp
Publication of JP2002541649A publication Critical patent/JP2002541649A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation

Abstract

(57)【要約】 マルチステップCMPシステムを用いて、ウェハを研磨し、上にバリア層、メタル層が形成されている絶縁体層中にメタルの相互接続を形成する。第1研磨工程において、第1スラリーおよび第1研磨パラメータを用いて、メタル層の上部を取り除き、絶縁体層中に残存メタルを残してメタル相互接続として使用する。同じプラテンおよび研磨パッド上でウェハの第2研磨工程を行い、第2研磨パラメータ下で第2スラリーを用いバリア層の一部を除去する。この第2研磨工程は絶縁体層の上部表面からバリア層を取り除き、これによってメタルの相互接続を形成する。ディッシング（dishing）および絶縁体侵食を低減するために、第2スラリーは、バリア層を絶縁体層中の残存メタルよりも速い速度で除去するように選択される。第1研磨工程と第2研磨工程の間で、洗浄（クリーニング）工程が選択的に実行される。さらに、第1研磨工程は、ディッシングおよび絶縁体侵食をさらに低減するためにソフトランディング工程を含めることができる。または、第1研磨工程において、メタルおよびバリア層の一部分を取り除き、絶縁体層中に残存メタルを残してメタル相互接続として使用する。次に、絶縁体スラリーを使用した第2研磨工程を実行して、メタルスクラッチを減少させる。

Description

【発明の詳細な説明】
【０００１】 （発明の分野） 本発明は化学機械研磨（Chemical Mechanical Polishing: CMP）に関し、さら
に詳細にはCMPプロセス中に２以上のスラリーを使用するCMPシステムに関する。
【０００２】 （発明の背景） CMPは集積回路の製造において、ウェハの表面を平坦化して続くフォトリソグ
ラフック処理の工程を容易にしたり、ウェハ上に形成された層の一部分を全面的
に取り除いたりするためにしばしば用いられる。 特に、CMPは層間相互接続（たとえば、コンタクトまたはビアス（ｖｉａｓ）
としてのメタル（金属）プラグ）を生成するために、または層内相互接続（たと
えば、ダマシン（damascene）プロセスにおける銅相互接続ライン）の形成のた
めに用いられる。 さらに、CMPは、単一の金属層のデポジションを用いて層間相互接続と層内相
互接続の両方を形成するデュアルダマシンプロセスにおいても用いることができ
る。
【０００３】 図１は、ウェハ１１を研磨する従来のCMPシステム１０を表す図である。CMPシ
ステム１０は、ウェハ１１を保持するウェハキャリアWC1と、研磨パッド１３を
持つプラテンP1と、スラリーS1を供給するスラリー供給器１５とから構成される
。従来のCMPシステム１０では、研磨圧FD1をかけるためにウェハキャリアWC1に
対して下向きの力が加えられる。ウェハ１１の表面を研磨するために、ウェハキ
ャリアWC1はωWC1の速度で回転し、プラテンP1はωP1の速度で典型的には反対の
向きに回転する。この例においては、供給器１５は研磨パッド１３の表面にスラ
リーS1を供給して研磨処理を促進する。
【０００４】 この例において、スラリーS1は金属の研磨のために設計されたスラリーである
。メタルスラリー（金属の研磨のためのスラリー）は典型的には水性で、コロイ
ド緩衝液中に直径２０から２００nmのオーダーの研磨粒子を有する。スラリーの
密度は１％から５％（重量パーセント）であり、そのpHは通常３から１１である
。
【０００５】 図２Ａおよび図２Ｂは、従来の単一工程のCMP処理におけるウェハ１１（図１
）の断面図を示す図である。以下の説明の理解を容易にするために、いくつかの
図面において同一または類似の機能または構造を持つ要素については同一の参照
符号を用いることにする。
【０００６】 図２Ａを参照して、ウェハ１１（図１）はトランジスタゲートのような能動素
子が組み込まれた半導体基板２１を有し、その上には絶縁体層２３、バリア（ba
rrier:緩衝）層２５およびメタル（金属）層２７が形成されている。ここで、バ
リア層２５は、絶縁体層２３に簡単には付着しないメタル層のための粘着層また
は接着層として機能することが理解されよう。たとえば、メタル層２７はタング
ステン（Ｗ）層とすることができ、このときＣＭＰシステム１０（図１）は、絶
縁体層２３のコンタクトホールの中にタングステンのプラグを形成するために、
メタル層２７の上部を取り除くのに使用される。
【０００７】 バリア層２５は、チタン（Ｔｉ）、窒化チタン（ＴｉＮ）またはチタンと窒化
チタンの積層体であって、緩衝または接着の目的を持つ。図２Ｂは、従来のCMP
処理が実行された後の構造を示す図である。 より詳細には、図１，２Ａ、２Ｂを参照して、ウェハ１１はメタル層２７が研
磨パッド１３に向いた状態でウェハキャリアＷＣ１に保持される。供給器１５は
メタルスラリーＳ１を研磨パッド１３上に流速ＦＲ１で供給する。スラリーＳ１
は通常、バリア層２５および絶縁体層２１と比較してメタル層２７に対しより高
い選択性を持つようなものが選択される。プラテンＰ１およびウェハキャリアＷ
Ｃ１はそれぞれωＰ１およびωＷＣ１の速度でそれぞれ回転する。 さらに、下向きの力ＦＤ１がウェハキャリアＷＣ１に加えられ、この従来型の
メタルポリッシング処理が実行される。
【０００８】 この従来の処理では、絶縁体層２３はＣＭＰ処理における研磨停止層として用
いられる。停止点が検出されると、研磨が比較的短い時間だけ継続され、絶縁体
層２３の表面からすべてのバリア層２５が確実に取り除かれるようにする。スラ
リーＳ１のメタル層２７への比較的高い選択性のために、メタル層２７の除去速
度はバリア層２５および絶縁体層２３のそれらよりも大きい。結果として、バリ
ア層の除去の終了の時点で、比較的に大きなメタルの凹み（またはディッシング
：dishing）がコンタクトホールに発生する。この様子は、図２Ａに周囲の絶縁
体領域の高さよりも低いメタル層２７１として示される。このメタルの凹みの大
きさは図２Ｂにおいてδとして示されている。さらに、絶縁体層２３はいわゆる
フィールド領域に比較してコンタクトホールの近辺においてより速い速度で除去
される。これはコンタクトホールが、コンタクトホールの領域において絶縁体層
２３の構造的な完全性を弱めているためにこの除去速度の違いを生じさせている
ものと考えられている。この効果をここでは絶縁体侵食（dielectric erosion)
と呼ぶ。絶縁体侵食の大きさは図２Ｂにおいてαとして示されている。通常のCM
Pの適用形態において、このαおよびδの両方を最小化し、一方CMPシステム１０
によって処理されるウェハのスループットを最大化することが望ましいことは容
易に理解されよう。
【０００９】 CMPにおける他の問題が図３に示されている。図３は、絶縁体層２３の一部を
示したものであり、メタルスラリーS1によって研磨された後、この上にマイクロ
スクラッチ（Microscratch、微小な引っかき傷）が形成されていることがわかる
。通常、メタル層およびバリア層をよく除去するスラリーは、絶縁体層にマイク
ロスクラッチを生じさせる。メタルの研磨においてマイクロスクラッチは通常望
ましいものではない。ひどい場合にはその後に絶縁体層のうえに形成されるメタ
ル相互接続間の短絡を引き起こすこともある。
【００１０】 上述のディッシングの問題を解決するための従来の解決策の一つが図４に示さ
れている。図４は、２つのプラテン、２つのスラリーを持つCMPシステム４０を
示す。CMPシステム４０は、CMPサブシステム４１および４２を含む。この例にお
いては、CMPサブシステム４１にはCMPシステム１０（図１）が用いられ、CMPサ
ブシステム４２は本質的にCMPサブシステム４１の複製である。さらに詳細には
、CMPサブシステム４２はウェハキャリアWC2、研磨パッド４３を持つプラテンP2
、およびスラリーS2のためのスラリー供給器４５を有する。ウェハキャリアWC2
には研磨圧力FD2をもたらすために下向きの力が与えられる。ウェハキャリアWC2
はωWC2の速度で回転し、一方プラテンP2は反対方向にWP2の速度で回転する。供
給器４５は、第２の研磨処理において研磨パッド４３上にスラリーS2を供給する
。サブシステム４１および４２はマルチステーションCMP装置の各ステーション
でも、または独立したCMP装置でもよい。
【００１１】 この従来のやり方では、CMPサブシステム４１は、CMPシステム１０について説
明したようにスラリーS１，ウェハキャリアWC1、プラテンP1を用いたウェハ１１
のメタル研磨に用いられる。次に、ウェハ１１は洗浄され（図示せず）、スラリ
ーS2を用いた絶縁体研磨のためにCMPサブシステム４２への移される。マイクロ
スクラッチおよび／または絶縁体侵食を減少させるために、スラリーS2は絶縁体
層２３の研磨に最適化されている（これを「第２プラテンバフがけ」と呼ぶこと
もある）。ディッシングを減少させるために、メタル層の研磨はバリア層２５（
図２Ａ）をメタル研磨終了点として用いて実行される。ウェハ１１はそれから、
バリア層の研磨に最適化されたスラリーS2を用いたバリア層の研磨のために、CM
Pサブシステム４２へと移される。これらの従来のシステムは２つのプラテンを
用いる。これは通常スラリーS1とS2との間に両立性がないためである。たとえば
、メタルスラリーは通常低いpHを持ち、一方絶縁体スラリーは高いpHを持つ。こ
れらのスラリーを同じプラテン上で混ぜると通常スラリー中の研磨粒子が綿状の
固まりになって（凝集：flocculation）、懸濁液から析出し、メタル除去の均一
性を不所望に悪化させる。しかしながら、ウェハを第2のプラテンに移す工程が
要求されていることはCMPシステム４０のスループットを不所望に下げる要因と
なる。したがって、ウェハの均一性およびスループットを低下させずに、ディッ
シング、絶縁体の侵食、マイクロスクラッチの問題を改善するCMPシステムを提
供することが望ましい。
【００１２】 （発明の概要） 本発明にしたがって、単一のプラテンを用いるマルチステップCMPシステムが
提供される。このマルチステップCMPシステムはコンタクト、ビアス（vias）、
ダマシン（Damascene）配線のようなメタル相互接続を形成するのに好適に使用
可能である。このような適用例においてはウェハはその上に、絶縁体層の中また
はそれを貫通するような相互接続を決定するようにパターン化されている絶縁体
層と、この絶縁体層の上にデポジションされるブランケットなメタル層を有して
いる。通常の場合、バリア層が絶縁体層とメタル層の間に形成される。
【００１３】 本発明の一実施形態において、CMPシステムは研磨パッドを持つプラテンと、
ウェハキャリア、供給器（dispenser）および制御装置を有する。この制御装置
は、CMPシステムがウェハの第1研磨を実行するように設定されている。この第1
研磨は、メタル層の上部を除去し、メタル相互接続として機能する残存のメタル
を絶縁体層の中に残す。この第1研磨は、研磨パラメータの第1セットの下でメタ
ルスラリーを用いて行われる。
【００１４】 次に、この制御装置はCMPシステムが、研磨パラメータの第２セットの下で第
２スラリーを用いて、ウェハの第２研磨を実行させる。 一実施形態において、この第２スラリーはバリア層の研磨に最適化されたスラ
リーである。第２研磨が実行され、絶縁体層の上部表面からバリア層が取り除か
れ、メタル相互接続が形成される。バリアスラリーが使用されているので、バリ
ア層は、絶縁体層の中に残存しているメタルよりも速い速度で除去されるので、
従来の単一ステップのシステムに比べてメタルのディッシング（凹み）を少なく
することができる。さらに、両方の研磨工程に単一のプラテンを使用するので、
上述の２プラテンのシステムよりもスループットが大きい。
【００１５】 本発明の他の特徴として、第１と第２の研磨工程の間に、研磨パッド上の第１
スラリーのほとんど（理想的にはすべて）を除去する洗浄工程（クリーニング工
程）が用いられる。ウェハは研磨パッドから持ち上げられ、脱イオン水（de-ion
ized water）を用いて第１スラリーの付いた研磨パッドを洗浄する。一実施形態
として、この洗浄工程においてパッド調整器（コンディショナー）を用いること
も可能である。
【００１６】 本発明のさらに他の特徴として、第１研磨工程を第１スラリーを用いたソフト
ランディング工程を含むように変更することが可能である。この場合、第１研磨
における大半のメタルの除去は、実質的に上述の実施形態における第１研磨と同
様である。
【００１７】 しかしながら、接触面におけるメタルは異なった（通常はよりマイルドな）研
磨パラメータを用いてバリア層から取り除かれる。たとえば、研磨圧力は、ソフ
トランディング工程においては、通常低くされる。このソフトランディング工程
はディッシングや絶縁体侵食を減少させる傾向がある。その理由は、よりマイル
ドな研磨パラメータにおいては、研磨処理中に研磨パッドが絶縁体層の相互接続
の開口部に弾性的に進入する範囲が減少する傾向があるからである。この研磨パ
ッドが相互接続の開口部への侵入が残存メタルの研磨（メタルのディッシングが
生じる）および相互接続の開口部周辺の領域から絶縁体を除去（絶縁体侵食が生
じる）を引き起こすと考えられている。
【００１８】 さらに本発明の他の特徴として、第１研磨において、メタル層の上部に加えて
バリア層の一部を除去するように変更することができる。第１研磨が絶縁体層の
一部を露出させ、残存するメタルおよびバリアを絶縁体層の中に残してメタル相
互接続として機能させる。洗浄工程は第１研磨工程の後で選択的に実行される。
【００１９】 次に制御装置は、CMPシステムに研磨パラメータの第２セットの下で第２スラ
リーを用いて第２研磨工程を実行させる。一実施形態において、第２スラリーは
絶縁体層の研磨に最適化されたスラリーである。この第２研磨工程は、従来の単
一ステップのシステムにおけるメタルおよびバリアスラリーを用いた研磨工程に
比べて絶縁体層において十分に小さなマイクロスクラッチしか生じさせずに、絶
縁体層の上部を除去する。さらに、絶縁体スラリーを用いているので、絶縁体層
は、絶縁体層中の残存メタルよりも速い速度で除去される。これによって、相互
接続の開口部の近辺の領域における絶縁体層と残存メタルとの間の段差の高さを
減らすのに役立つ。さらに、同じプラテンを２つの研磨工程に使用するので、上
述の２プラテンのシステムに比べて高いスループットが得られる。
【００２０】 （図面の簡単な説明） 本発明の上述の特徴およびそれに付随するその他の多くの特徴は、以下の図面を
参照することによってさらに容易に理解することができる。 図１は、従来のCMPシステムを表した図である。 図２A、図２Bは、従来の単一ステップのCMP処理におけるウェハの断面図である
。 図３は、従来のCMP処理後のマイクロスクラッチを持つウェハの一部分を示した
図である。 図４は、従来の２プラテン・２スラリーのCMPシステムを示す図である。 図５は、本発明の一実施形態であるマルチステップCMPシステムを表す図である
。 図６は、本発明の一実施形態である図５のマルチステップCMPシステムの動作を
示す流れ図である。 図７A-Dは、本発明の一実施形態である図５および６のマルチステップCMPシステ
ム動作中におけるウェハの断面図である。 図８は、本発明の他の実施形態である、図５のマルチステップCMPシステムの動
作を示す流れ図である。 図９A-Eは、本発明の一実施形態である、図５および図８のマルチステップCMPシ
ステムの動作中におけるウェハの断面図である。 図１０は、本発明の他の実施形態である、図５のマルチステップCMPシステムの
動作を示す流れ図である。 図１１A-Dは、本発明の一実施形態である図５および図１０のマルチステップCMP
システムの動作中におけるウェハの断面図である。 図１２は、本発明の一実施形態であるマルチステップCMPシステムと従来の単一
ステップのCMPシステムのそれぞれによって生じるディッシング（dishing）の比
較図である。 図１３は、本発明の一実施形態であるマルチステップCMPシステムと従来の単一
ステップのCMPシステムのそれぞれによって生じる絶縁体侵食の比較図である。
【００２１】 （詳細な説明） 図５は、本発明の一実施形態である単一プラテン・マルチステップCMPシステ
ム５０を示す図である。CMPシステム５０は、ウェハキャリア５１と、研磨パッ
ド５３を持つプラテン５２と、スラリー供給器５６と、パッドコンディショニン
グ装置（PCU)５７と、制御装置５９とから構成される。この実施例は、オービタ
ル(orbital)方式のCMP装置、たとえばアリゾナ州フェニックスにあるIPEC Plana
r社から供給されるAvantGaard676型CMP装置を用いて実現することができる。
【００２２】 ウェハ１１を研磨するために、ウェハキャリア５１はウェハ１１を保持し、研
磨圧力FDを得るために下向きの力が加えられる。さらに、ウェハキャリア５１は
ωWCの速度で回転し、プラテン５２はωORBの速度でオービタル軌道（orbital p
ath）を移動する。供給器５６は、研磨パッド５３の研磨表面に、プラテン５２
および研磨パッド５３の孔（図示せず）を介して、スラリーを供給する。この実
施例においては、供給器５６はいくつかの異なった種類のスラリーおよび脱イオ
ン（DI）水を蓄えることができる。供給器５６はCMP処理中に必要なときにスラ
リーS1、スラリーS2、およびDI水を供給できる。パッドコンディショニング装置
５７は、ウェハの研磨工程の間に研磨パッド５３を洗浄し、調整する。制御装置
５９は一以上のマイクロプロセッサまたはマイクロコントローラを持ち（図示せ
ず）、適切なプログラムによってウェハキャリア５１、プラテン５２、供給器５
６、およびパッドコンディショニング装置５７の動作を制御する。
【００２３】 図６は、本発明の一実施形態であるCMPシステム５０（図５）の動作を示す流
れ図である。図７A-Dは、この実施形態におけるCMPシステム５０の動作中におけ
るいくつかのポイントでのウェハの構造を示す断面図である。図５、図６、およ
び図７A-Dを参照して、CMPシステム５０は次のように動作する。CMPを開始する
前に、ウェハ１１の半導体基板２１上に、絶縁体層２３、バリア層２５、および
メタル層２７が形成される。絶縁体層２３は、基板２１上にブランケットデポジ
ションで形成された酸化層である。たとえば、絶縁体層２３は、テトラエトキシ
シラン（Tetraethylorthosilicate:TEOS）の分解によって形成される二酸化シリ
コンでよい。絶縁体層２３は次にパターン化され、集積回路製造の業界において
標準的なフォトリソグラフィック技術を用いて、基板の選択された領域を露出さ
せるコンタクトホールを形成するようにエッチングされる。バリア層２５が次に
絶縁体層２３の上およびコンタクトホール内部で基板２１に接触するようにデポ
ジションされる。バリア層２５を構成する材料は、一般にメタル層２７を構成す
る金属の種類に依存する。たとえば、メタル層２７がタングステン（W）ででき
ていれば、バリア層２５は通常Ti、TiN、またはTiとTiNの積層物によって構成さ
れる。メタル層２７が銅（Cu）でできていれば、バリア層２５は通常タンタル(T
a)、窒化タンタル（TaN）、またはTaとTaNの積層物によって構成される。上述の
構造が図７Aに図示されている。
【００２４】 この実施例において、CMPシステム５０はメタル層２７の上部を除去し、絶縁
体層２３の孔（バリア層２５で縁取りされている）にプラグを形成してコンタク
トを形成するために用いられる。ステップ６１において、CMPシステム５０はメ
タル層２７のCMPを実行すべく通常の方法で用いられる。さらに詳細には、図７A
に示されるように、制御装置５９が供給器５６に研磨パッド５３の表面にメタル
スラリーS1を供給させる。さらに、制御装置５９がウェハキャリア５１を速度ω WC で回転させ、研磨圧力FDを与えるようにする。さらに、制御装置５９はプラテ
ン５２に速度ωORBでオービタル運動させる。
【００２５】 スラリーS1は適切なメタルスラリー、たとえばマサチューセッツ州ボストンに
あるCabot Corporation社から供給されるCabot4110や、ニューキャロライナ州シ
ャロットにあるBaikowski社から供給されるBaiPlanar7L、タングステンの研磨に
はCabotSSW-2000でよい。一般に、スラリーS1は、水をベースにした、pH３から
１１の、直径がおおよそ２０から２００ｎｍの研磨粒子を持つコロイド懸濁液で
あって、スラリーの密度はおおよそ１から５重量パーセントである。好適には、
スラリーS1はメタル対バリアで１０対１以上の選択比を有する。
【００２６】 本実施例においては、メタルの研磨は、バリア層２５が露出するまで行われる
。たとえば、この工程は適切な従来の終了点検出手法を用いてバリア層２５を研
磨終了点として実行される。もしくは、時間管理（timed）手法が使用される。
メタル層２７の上部が取り除かれた結果、メタル層２７の残存部分つまりプラグ
２７２が（図７A）絶縁体層２３の中に形成されたバリア（層）によって縁取り
されたコンタクトホール内に残る。メタル研磨はバリア層が検出されたときに停
止するので、通常はプラグ２７２にいくらかのメタルの凹みまたはディッシング
がある。しかし、このようなメタルの凹みの大きさは、図１、２Aおよび２Bを参
照して説明したような従来の手法に比べて小さい。結果として形成された構造を
図７Ｂに示す。
【００２７】 工程６３では、制御装置５９はウェハキャリア５１を研磨パッド５３およびプ
ラテン５２から持ち上げて浮かす。つぎに制御装置５９はDI水を用いて、研磨パ
ッド上のスラリーS1の量を減らすように研磨パッド５３の洗浄を行う。さらに詳
細には、制御装置５９は供給装置５６からDI水を供給しつつ、パッドコンディシ
ョニング装置５７で研磨パッド５３を洗浄する。この工程は、スラリーS2がスラ
リーS1との両立性に応じて、選択的なものになる。たとえば、工程６３は、スラ
リーS1が低いpHを持つスラリーであり、スラリーS2が高いpHを持つスラリーであ
るときに効果的に使用される。DI水による洗浄で研磨パッド５３上の残存するス
ラリーS1の量が十分に減少し、これにより不所望な凝集（フロキュレーション）
を減らすことができる。この工程は図７Cに、矢印７１でDI水がウェハ１１の表
面に流れる様子として示されている。対照的に、スラリーS2は濃度の低いスラリ
ーS1と同等のものと、またはスラリーS1と同等のpHを持つものとすることができ
る。たとえば、スラリーS2はスラリーS1と同じpHで、より小さい研磨粒子を持ち
、よりソフトな研磨特性をもつように構成することができる。このような場合、
類似した特性を持つ両スラリーはフロキュレーションの問題を起こすことがない
と考えられ、工程６３は省略可能である。
【００２８】 工程６５において、制御装置５９はウェハキャリア５１を制御して、ウェハ１
１を研磨パッド５３に第２研磨圧力FD'、第２回転速度ωWC'で接触させる。さら
に、制御装置５９は、プラテン５２を第２速度ωORB'でオービタル運動させ、供
給器５７にスラリーS2をウェハ１１の表面に供給させる（図７Cの矢印７３で示
される）。この第２研磨工程は、図７Dに示されるように、絶縁体層２５の表面
が露出するまで続けられる。この研磨工程において、プラグ２７２（図７C）も
また研磨され、それによって比較的少ない量のメタルが取り除かれて図７Dに示
されるようなプラグ２７３が形成される。
【００２９】 一実施形態において、スラリーS2はバリア層２５の除去に最適化される。好適
には、スラリーS2はメタルに対してバリアと同じ（１対１）またはより小さい選
択比を持つ。適切なバリアスラリーであればどのようなもので使用でき、たとえ
ばバリア層２５がTa、TaNまたはTaとTaNの積層から構成されている場合にはCabo
t Corporation社の4200型が使用できる。または、バリア層２５がTi、TiNまたは
TiとTiNの積層から構成されている場合には、スラリーS2としてBaikowski Inter
national社のBaiplanar41型をpH４以下で使用することができる。第２研磨工程
では、スラリーS2のバリア対メタルの選択性が低いので、δ（メタルの凹みまた
はディッシング）の値は効果的に小さくなる。さらに、スラリーS2の絶縁体に対
するバリアへの選択性が、スラリーS1のそれよりも高いものになるように選択す
れば、αの値（絶縁体侵食）も小さくすることができる。つまり、絶縁体の２３ ３ の部分の厚みと、絶縁体の２３４の部分の厚みの差が、従来の単一ステップの
処理を使用した場合に比べて、小さくなる。 表１は一実施形態であるこの処理の各工程の研磨パラメータの各値を簡潔にまと
めたものである。
【表１】
【００３０】 本実施形態の説明においては、コンタクト形成との関係でCMPシステム５０を
説明しているが、集積回路製造の当業者であれば、このCMPシステム５０がビア
ス（ｖias）の形成にも、またはダマシン（Damascene）技術を用いた層内相互接
続の形成にも使用できることが理解されよう。ダマシン技術はCu（銅）の相互接
続製造技術において使用されている。
【００３１】 図８は、本発明の他の実施形態としてのCMPシステム５０（図５）の動作を示
す流れ図である。図９A-EはCMPシステム５０の動作のこの実施形態における各ポ
イントでのウェハの構造を示したものである。この実施形態は、図５、６および
７A-Dを参照してすでに説明した実施形態と実質的に同じであるが、「ソフトラ
ンディング」を実現するために工程６１を２つの工程に分けた点が異なっている
。ここで、この「ソフトランディング」という用語は終了点近くにおいて研磨パ
ラメータを変化させて除去速度を低下させ、ディッシングや絶縁体侵食を少なく
するという意味あいで使用する。
【００３２】 図５、８および９A-Eを参照して、CMPシステム５０は以下のように動作する。
工程８１において、CMPシステム５０はメタル層２７のCMPを標準的なやり方で実
行する。さらに詳細には、制御装置５９は供給器５６に研磨パッド５３の表面に
メタルスラリーS1を供給させる。この様子は図９Aに示されている。スラリーS1
はメタル層２７を研磨するのに適切なメタルスラリーである。好適には、スラリ
ーS1はメタル対バリアで１０対１以上の選択比を有する。さらに、制御装置５９
はウェハキャリア５１を速度ωWCで回転させ、研磨圧力FDを加える。さらに、制
御装置５９はプラテン５２を速度ωORBでオービタル運動させる。
【００３３】 この実施形態において、メタル研磨工程はバリア層２５が露出する少し手前で
停止される。たとえば、この工程は時間設定による研磨技術によって実行される
。図９Bに示されるように、比較的薄いメタル層２７４がバリア層２５の上に残
っている。この研磨工程は、バリア層２５を研磨することなしにメタル層２７の
大部分（図９A）を取り除くために行われるので、工程８１は高い除去速度に最
適化される。
【００３４】 工程８３において、制御装置５９はソフトランディングを行うために研磨パラ
メータを変更する。さらに詳細には、制御装置５９は供給器５６にスラリーS1の
供給を継続させる。さらに、ウェハ１１を研磨パッド５３から取り外すためにウ
ェハキャリア５１を持ち上げる必要はない。一方で、研磨圧力FD、スラリーの流
速FR、研磨速度ωWCおよびオービタル運動速度ωORBをそれぞれ減少させる。こ
の実施形態において、工程８３はバリア層２５が検出されるまで実行され、結果
として図９Cに示されるように絶縁体層２３中のバリアによって縁取りされたコ
ンタクトホール内にメタルプラグ２７５が形成される。このソフトランディング
はメタルプラグ２７５のディッシングを少なくするように機能する。続いて、工
程６３および工程６５がすでに説明したように実行される。 表２は一実施形態であるこの処理の各工程の研磨パラメータの各値を簡潔にまと
めたものである。
【表２】
【００３５】 図１０は、本発明の他の実施形態としてのCMPシステム５０（図５）の動作を
示す流れ図である。図１１A-DはCMPシステム５０の動作のこの実施形態における
各ポイントでのウェハの構造を示したものである。 工程１０１において、CMPシステム５０はメタル層２７のCMPを標準的なやり方で
実行する。さらに詳細には、制御装置５９は供給器５６に研磨パッド５３の表面
にメタルスラリーS1を供給させる。この様子は図１１Aに示されている。好適に
は、スラリーS1はメタル対バリアで１０対１以上の選択比を有する。さらに、制
御装置５９はウェハキャリア５１を速度ωWCで回転させ、研磨圧力FDを加える。
さらに、制御装置５９はプラテン５２を速度ωORBでオービタル運動させる。
【００３６】 この実施形態において、このメタル研磨工程は、図１１Bに示されるように、
絶縁体層２３が露出するまで行われる。たとえば、工程１０１は適切な従来の終
点検出手法を用いて絶縁体層２３を研磨の停止点として実行される。絶縁体層２
３から残存のバリア層の材料をすべて除去するために余分の研磨（オーバーポリ
ッシュ）を実行することもできる。バリア層２５およびメタル層２７の上部を除
去すると、絶縁体層２３中のバリアによって縁取りされたコンタクトホール内に
、残存部分つまりプラグ２７１（図１１B）が形成される。絶縁体層が現れるま
でメタル研磨をやめないので、通常プラグ２７１には大きなディッシングが生じ
る。このディッシングの大きさは、図１、２A、および２Bを参照して説明した従
来の手法によるディッシングと同程度である。
【００３７】 次に、工程６３が実行され、すでに図６において説明したように、ウェハキャ
リア５１が持ち上げられ、DI水による洗浄が実行される。次に工程１０３が実行
される。工程１０３においては、制御装置５９がプラテン５２を異なった速度ω ORB’’’ でオービタル運動させ、供給器５７が研磨パッド５３の表面にスラリ
ーS2を供給する。これまでに説明した実施形態ではバリアスラリーが用いられて
いたのに対し、この実施形態においてはスラリーS2は絶縁体スラリーである。さ
らに、制御回路５９はウェハキャリア５１を操作してウェハ１１を、異なる回転
速度ωWC’’’で回転させつつ、異なった研磨圧力FD’’’で研磨パッド５３に
接触させる。この第２研磨工程は絶縁体層２５の一部を除去して、ディッシング
およびマイクロスクラッチを減少させる。さらに詳細には、絶縁体層２３が研磨
される結果、絶縁体層の表面（フィールド領域で部分２３７、コンタクト領域に
おいて部分２３８）が、図１１Dに示すように、ほぼ同じ高さの表面を形成する
。この研磨工程において、プラグ２７１（図１１C）も研磨され、それによって
比較的少ない量のメタルが除去されず１１Dに示されるようにプラグ２７５が形
成される。
【００３８】 一実施形態において、スラリーS2は絶縁体層２３の研磨に最適化される。好適
には、スラリーS2は絶縁体対メタルでおおよそ１０対１の選択比を有する。適切
な絶縁体スラリーであればどのようなもので使用でき、たとえばCabot Corporat
ion社のCabot SS12型、Rodel社のKlebosol 30H50を低いpHのSiO2条件下で用いる
ことができる。もしくは、スラリーS2としてBaikowski International社のBaipl
anar41型をpH４以下で使用することができる。このタイプのスラリーは、スラリ
ーS1のpHと両立性のあるpHを持つので、工程６３を省略することができる。この
第２研磨工程においてはスラリーS2のメタルに対する絶縁体の選択性はよりいっ
そう大きくなるので、δの値（ディッシング）は効果的に減少する。さらに、マ
イクロスクラッチもまた減少する。その他の実施形態と同様に、単一のプラテン
が使用されているので、CMPシステム５０のスループットは前述の従来の２プラ
テンシステムよりもずっと大きい。 表３は、一実施形態であるこの処理の各工程の研磨パラメータの各値を簡潔にま
とめたものである。
【表３】
【００３９】 その他の実施形態において、工程１０１は同一のスラリーS1を用いつつソフト
ランディング手法のために２つの工程に分離することができる。この手法は、工
程１０１を工程８１および８３（図８）で置き換えたのと実質的に同様である。
【００４０】 図１２および１３は、Cuのダマシン（damascene）用途におけるCMPシステム５
０（図５）およびソフトランディング手法（図８）によって生じたディッシング
および絶縁体侵食の量をそれぞれ示した図である。この例においては、おおよそ
5000オングストロームの厚さのTEOS酸化物層がいくつかのウェハ上にデポジショ
ンされ、いくつかの大きさのトレンチがその上に形成された。各ウェハの絶縁体
層の上に共形（conformal）のTaNバリア層、そしてその上にブランケットCu層が
デポジションされる。バリアおよびメタル層はそれぞれ、おおよそ３５０オング
ストロームおよびおおよそ1.8μｍの厚みを有する。さらに詳細には、この例はC
uダマシン処理のためのディッシングおよび絶縁体侵食のSematech 926 TaNのパ
ターンに準じている。これらのウェハは次にCMPシステム５０（図５）およびソ
フトランディングシステム（図６）を用いて研磨される。表2で示された研磨パ
ラメータにしたがって、Cabot 4110スラリーが第1研磨工程で用いられ、Cabot42
00スラリーが第2研磨工程で用いられる。
【００４１】 比較のために、その他のウェハが上述の従来の単一ステップの手法を用いて研
磨された。IPEC 676研磨装置をCMPシステム５０（図５）を実施するために用い
た。図１２および１３に示されているように、ディッシングおよび絶縁体侵食に
おいて著しい改善が認められる。たとえば、５X１０マイクロンのトレンチにお
いて、CMPシステム５０はディッシングをおおよそ５０オングストロームにまで
低減させ、絶縁体侵食をおおよそ７１０オングストロームにまで低減した。これ
に対し、従来の単一ステップのシステムではそれぞれの値は９５８オングストロ
ームと１２５０オングストロームである。マイクロスクラッチに関しては大きな
違いは認められなかった。
【００４２】 その他の例においては、Wコンタクトが、CMPシステム５０および図５および６
を参照してすでに説明した処理手法を用いて形成された。この例においては、TE
OS酸化物層がいくつかのウェハの上にデポジションされ、0.5μｍのコンタクト
ホールがそれに形成された。次に、８００オングストロームの厚さのTiNバリア
層および２００オングストロームの厚さのTi層がこの酸化物層の上にデポジショ
ンされた。最後に、８０００オングストロームの厚さのメタル（W）層がバリア
層の上にデポジションされた。IPEC676研磨装置がCMPシステム５０（図５）およ
び２ステップ単一プラテン処理（図６）を実現するために用いられた。
【００４３】 Cabot SSW-2000スラリーが第1研磨工程で用いられる。DI水による洗浄工程な
しで、変更を加えられたCabot SSW-2000スラリーが第2研磨工程で用いられる。
さらに詳細には、上述の表１の研磨パラメータにしたがって、標準のCabot SSW-
2000スラリーを希釈して、標準のスラリーよりも固形成分が少なくなるようにす
る（たとえば、標準の濃度よりも５０％の固体成分濃度）。この実施形態では、
従来の単一ステップシステムと比較して約５０％の絶縁体侵食の低減を実現した
。従来の単一ステップでの平均が２０００オングストロームなのに対して、この
実施形態ではおおよそ１０００オングストロームであった。しかしながら、ディ
ッシングについてはわずかな低減しか認められなかった。たとえば、従来の単一
ステップの処理の平均が２５０オングストロームなのに対し、本実施形態は２４
５オングストロームであった。ディッシングが十分に減少しなかったのは、第1
および第2研磨工程におけるスラリーがメタル対バリアにおいておおよそ同じ選
択性しか持たないためであると考えられる。マイクロスクラッチに関してはおお
きな違いは認められなかった。
【００４４】 さらに他の例において、W（タングステン）のコンタクトがCMPシステム５０お
よび図５および１０を参照して説明した処理手法を用いて形成された。この例に
おいては、TEOS酸化物層がいくつかのウェハにデポジションされ、0.5μｍのコ
ンタクトホールがそれに形成される。次に８００オングストロームの厚さのTiN
および２００オングストロームの厚さのTiからなるバリア層がこの酸化物層の上
にデポジションされる。最後に、８０００オングストロームの厚さのメタル（W
）層がこのバリア層の上にデポジションされる。IPEC676研磨装置がCMPシステム
５０（図５）および２ステップ単一プラテン処理（図８）を実現するために用い
られた。
【００４５】 Baiplanar 7Lスラリーが第1研磨工程において用いられ、TEOS酸化物層を露出
させる。DI水による洗浄工程が第2研磨工程の前に実行される。第2研磨工程にお
いては、Rodel Klebosol 30H50 低pH SiO2スラリーが、表３の研磨パラメータ
の下で用いられる。この実施形態は従来の単一ステップのシステムに比べてディ
ッシングおよび絶縁体侵食の低減にわずかな改善を達成した。従来の単一ステッ
プのシステムに比べて、ディッシングにおいておおよそ２％の低減、絶縁体侵食
においておおよそ１０％の低減が認められた。しかしながら、マイクロスクラッ
チに関しては５０％の減少が認められた。従来の単一ステップのシステムではお
よそ３００オングストローム２乗根（root mean square:rms）であったのが、本
実施形態においては１５０オングストローム（rms）である。ディッシングが顕
著に減少しなかったのは、第2研磨工程における研磨時間がこの例では比較的短
かった（すなわち３０秒）ためであると考えられる。
【００４６】 上述のマルチステップCMPシステムの実施形態は本発明の本質を説明するため
のものであって、本発明はこれら特定の実施形態に限定されるものではない。た
とえば、上述の開示をもとに、当業者であれば、なんらの創作的な努力なしに、
ここに説明されたもの以外のスラリーやCMP装置を用いて本発明を実施すること
ができる。詳細には、上述のオービタル方式のCMP機器の代わりに、回転方式のC
MP装置を利用することができる。さらに、その他の実施形態においては３つ以上
の研磨工程を単一のプラテンで使用して、スループット、ディッシング、絶縁体
侵食について適切な最適化を実現することができる。さらに、当業者であれば、
バリア層を持たない相互接続構造のための実施形態に適用することが可能である
。さらに、本明細書を通じて「ウェハ」、「半導体ウェハ」という用語を使用し
ているが、これらの用語はより一般的に「加工品」という用語で呼ぶことができ
る。この「加工品」という用語は、半導体ウェハ、ベアまたはその他の半導体基
板、能動素子または回路を含むもの、含まないもの、部分的に処理されたウェハ
、シリコンオンインシュレータ（SOI）、ハイブリッドアセンブリ、フラットパ
ネルディスプレイ、マイクロ・エレクトロ・メカニカルセンサ（MEMS）、MEMSウ
ェハ、コンピュータハードディスク、その他の平坦化による利益を得られる物体
を含む概念である。したがって、本発明の好適な実施形態が図示され、説明され
ているが、本発明の範囲および本質から離脱することなく様々な変更が可能であ
ることが理解されよう。
【図面の簡単な説明】
【図１】 図１は、図１は、従来のCMPシステムを表した図である。
【図２】 図２A、図２Bは、従来の単一ステップのCMP処理におけるウェハ
の断面図である。
【図３】 図３は、従来のCMP処理後のマイクロスクラッチを持つウェハの
一部分を示した図である。
【図４】 図４は、従来の２プラテン・２スラリーのCMPシステムを示す図
である。
【図５】 図５は、本発明の一実施形態であるマルチステップCMPシステム
を表す図である。
【図６】 図６は、本発明の一実施形態である図５のマルチステップCMPシ
ステムの動作を示す流れ図である。
【図７】 図７A-Dは、本発明の一実施形態である図５および６のマルチス
テップCMPシステム動作中におけるウェハの断面図である。
【図８】 図８は、本発明の他の実施形態である、図５のマルチステップCM
Pシステムの動作を示す流れ図である。
【図９】 図９A-Eは、本発明の一実施形態である、図５および図８のマル
チステップCMPシステムの動作中におけるウェハの断面図である。
【図１０】 図１０は、本発明の他の実施形態である、図５のマルチステッ
プCMPシステムの動作を示す流れ図である。
【図１１】 図１１A-Dは、本発明の一実施形態である図５および図１０の
マルチステップCMPシステムの動作中におけるウェハの断面図である。
【図１２】 図１２は、本発明の一実施形態であるマルチステップCMPシス
テムと従来の単一ステップのCMPシステムのそれぞれによって生じるディッシン
グ（dishing）の比較図である。
【図１３】 図１３は、本発明の一実施形態であるマルチステップCMPシス
テムと従来の単一ステップのCMPシステムのそれぞれによって生じる絶縁体侵食
の比較図である。
【手続補正書】特許協力条約第３４条補正の翻訳文提出書
【提出日】平成１３年１月１７日（２００１．１．１７）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
───────────────────────────────────────────────────── フロントページの続き (72)発明者 カレイ ホーランド アメリカ合衆国、アリゾナ州 85028，フ ェニックス、イースト ファンフォル ド ライブ 4117 (72)発明者 アジョイ ザッヒ アメリカ合衆国、アリゾナ州 85226，チ ャンドラー、ノース シシリー ドライブ 862 (72)発明者 フェン ダイ アメリカ合衆国、アリゾナ州 85204，メ サ、イースト ジャベリナ アベニュー 3318 (72)発明者 イール ゴットキス アメリカ合衆国、アリゾナ州 85296，ギ ルバート、ノース オレンジウッド スト リート 1645 (72)発明者 ジェリー シー・ヤン アメリカ合衆国、アリゾナ州 85202，メ サ、ウエスト オラ アベニュー 2152 (72)発明者 デニス シェイ アメリカ合衆国、アリゾナ州 85213，メ サ、イースト ジャスミン 2407 (72)発明者 フレッド ミッシェル アメリカ合衆国、アリゾナ州，フェニック ス、イースト カピストラノ アベニュー 4836 (72)発明者 リン ヤン アメリカ合衆国、アリゾナ州 85044，フ ェニックス、イースト アゲイブ ロード 4031 Ｆターム(参考） 3C058 AA07 AC04 BA02 BA09 CB02 CB03 DA06 DA09 DA12 DA17 【要約の続き】 してメタル相互接続として使用する。次に、絶縁体スラ リーを使用した第2研磨工程を実行して、メタルスクラ ッチを減少させる。

Claims (53)

    【特許請求の範囲】
  1. 【請求項１】 ケミカル・メカニカル・ポリッシング（以下、CMPという。）
    装置を用いて、ウェハのＣＭＰを実行するための方法であって、ＣＭＰは集積回
    路のメタル相互接続を製造する工程においてウェハに対して実行され、 前記ウェハはその上に、相互接続を定義するようにパターン形成された絶縁体
    層が形成され、バリア層がこの絶縁体層上に形成され、メタル層がこのバリア層
    の上方に形成されており、 前記CMP装置は、研磨パッドがその上に装着されたプラテンと、スラリー供給器
    と、ウェハキャリアとを有する、前記方法は、 前記ウェハキャリアを用いて前記CMP装置の前記研磨パッドの動作位置に前記ウ
    ェハを配置する段階と、 前記CMP装置に第1の研磨パラメータを設定して第1スラリーを用いて前記ウェハ
    の第1研磨を行う段階と、 前記CMP装置に第２の研磨パラメータを設定して第２スラリーを用いて前記ウェ
    ハの第２研磨を行う段階とを含み、前記第2研磨は前記第1研磨において使用され
    た研磨パッドおよびプラテンを用いて実行され、前記第2スラリーは前記第1スラ
    リーとは異なる方法。
  2. 【請求項２】 前記メタル層は銅を含んで構成され、前記絶縁体層に定義された
    相互接続は少なくとも層内相互接続の一部分を含む、請求項１記載の方法。
  3. 【請求項３】 前記メタル層はタングステンを含んで構成され、前記絶縁体層に
    定義された相互接続は少なくとも層間相互接続の一部分を含む、請求項１記載の
    方法。
  4. 【請求項４】 前記第2研磨において前記第2スラリーの能力がおおきな大きな影
    響を受けないように前記第1研磨の後に前記研磨パッドを洗浄する段階をさらに
    含む、請求項１記載の方法。
  5. 【請求項５】 前記研磨パッドを洗浄する段階は脱イオン水で前記研磨パッドを
    洗浄して前記研磨パッドから前記第1スラリーを取り除く段階を含む、請求項４
    記載の方法。
  6. 【請求項６】 前記研磨パッドを洗浄する段階は、前記研磨パッドを調整する段
    階を含む、請求項５記載の方法。
  7. 【請求項７】 前記第1研磨は、前記メタル層の一部を取り除いてバリア層の一
    部を露出させ、残存するメタル層の一部を残して前記絶縁体層に定義された相互
    接続の一部として機能させる、請求項１記載の方法。
  8. 【請求項８】 前記第2研磨を、前記絶縁体層中に定義された相互接続の一部を
    構成しない前記バリア層の露出部分を取り除くために実行する、請求項７記載の
    方法。
  9. 【請求項９】 前記ウェハの第１研磨を行う段階は、バリア層の部分が完全に露
    出する前に、第3の研磨パラメータの下で第1スラリーを使用してウェハを研磨す
    る段階をさらに含み、前記第3研磨パラメータは前記第1研磨パラメータの対応す
    るパラメータとは少なくとも一つのパラメータにおいて異なる、請求項７記載の
    方法。
  10. 【請求項１０】 前記第2スラリーは、前記第1スラリーのそれと比較して、メタ
    ル層よりもバリア層に対してより選択的である、請求項７記載の方法。
  11. 【請求項１１】 前記第2スラリーは、前記第1スラリーと比較して低い固体濃度
    を有する、請求項７記載の方法。
  12. 【請求項１２】 前記第２スラリーは、前記第1スラリーとおおよそ同じpHを有
    する、請求項７記載の方法。
  13. 【請求項１３】 前記第1、第2スラリーは研磨粒子を含み、前記第2スラリーの
    研磨粒子の平均直径は、前記第1スラリーの研磨粒子のそれよりも小さい、請求
    項７記載の方法。
  14. 【請求項１４】 前記第1、第2スラリーは研磨粒子を含み、前記第2スラリーの
    研磨粒子は前記第1スラリーの研磨粒子よりも平均してよりソフトである、請求
    項７記載の方法。
  15. 【請求項１５】 前記第1研磨はメタルおよびバリア層の一部を取り除いて絶縁
    体層の一部を露出させるとともに、メタルおよびバリア層の残存部分を残して前
    記絶縁体層に定義された相互接続として機能させる、請求項１記載の方法。
  16. 【請求項１６】 前記第2スラリーは、前記第1スラリーのそれよりも、メタル層
    に対する絶縁体層への選択性が高い、請求項１５記載の方法。
  17. 【請求項１７】 前記第2研磨が、前記絶縁体層の前記露出部分の上部を除去す
    るために実行される、請求項１５記載の方法。
  18. 【請求項１８】 集積回路のメタル相互接続を製造する工程において、ウェハの
    ケミカル・メカニカル・ポリッシング（以下、CMPという。）を実行する装置で
    あって、前記ウェハはその上に、相互接続を定義するようにパターン形成された
    絶縁体層が形成され、バリア層がこの絶縁体層上に形成され、メタル層がこのバ
    リア層の上方に形成されている、前記装置は、 第1の研磨パラメータおよび第1スラリーを用いて前記ウェハの第1研磨を行う第1
    研磨手段であって、前記第1研磨手段は前記第1研磨を実行するためのプラテンと
    当該プラテンの上に装着された研磨パッドとを有する第1研磨手段と、 第２の研磨パラメータおよび第２スラリーを用いて前記ウェハの第２研磨を行う
    第2研磨手段であって、前記第2研磨を前記第1研磨に使用されたプラテンおよび
    研磨パッドを用いて実行する第2研磨手段とを含んで構成され、 前記第2スラリーは前記第1スラリーとは異なる装置。
  19. 【請求項１９】 前記メタル層は銅を含んで構成され、前記絶縁体層に定義され
    た相互接続は少なくとも層内相互接続の一部分を含む、請求項１８記載の装置。
  20. 【請求項２０】 前記メタル層は銅を含んで構成され、前記絶縁体層に定義され
    た相互接続は少なくとも層内相互接続の一部分を含む、請求項１８記載の装置。
  21. 【請求項２１】 前記第2研磨において前記第2スラリーの能力が大きな影響を受
    けないように前記第1研磨の後に前記研磨パッドを洗浄する工程を実行する洗浄
    手段をさらに有する、請求項１８記載の装置。
  22. 【請求項２２】 前記洗浄手段は、脱イオン水で前記研磨パッドを洗浄して前記
    研磨パッドから前記第1スラリーを取り除く、請求項２１記載の装置。
  23. 【請求項２３】 前記洗浄手段は、前記研磨パッドを調整するように構成されて
    いる、請求項２２記載の装置。
  24. 【請求項２４】 前記研磨手段は、前記第1研磨において前記メタル層の一部を
    取り除いてバリア層の一部を露出させ、前記第1研磨において残存するメタル層
    の一部を残して前記絶縁体層に定義された相互接続の一部として機能させる、請
    求項１８記載の装置。
  25. 【請求項２５】 前記研磨手段は、前記絶縁体層中に定義された相互接続の一部
    を構成しない前記バリア層の露出部分を、前記第2研磨において取り除く、請求
    項２４記載の装置。
  26. 【請求項２６】 前記研磨手段はさらに、前記バリア層の部分が完全に露出する
    前に、第3の研磨パラメータの下で第1スラリーを使用してウェハを研磨するよう
    に設定され、前記第3研磨パラメータは前記第1研磨パラメータの対応するパラメ
    ータとは少なくとも一つのパラメータにおいて異なる、請求項２４記載の装置。
  27. 【請求項２７】 前記第2スラリーは、前記第1スラリーのそれと比較して、メタ
    ル層よりもバリア層に対してより選択的である、請求項２４記載の装置。
  28. 【請求項２８】 前記第2スラリーは、前記第1スラリーと比較して低い固体濃度
    を有する、請求項２４記載の装置。
  29. 【請求項２９】 前記第２スラリーは、前記第1スラリーとおおよそ同じpHを有
    する、請求項２４記載の装置。
  30. 【請求項３０】 前記第1、第2スラリーは研磨粒子を含み、前記第2スラリーの
    研磨粒子の平均直径は前記第1スラリーの研磨粒子のそれよりも小さい、請求項
    ２４記載の装置。
  31. 【請求項３１】 前記第1、第2スラリーは研磨粒子を含み、前記第2スラリーの
    研磨粒子は前記第1スラリーの研磨粒子よりも平均してよりソフトである、請求
    項２４記載の装置。
  32. 【請求項３２】 前記研磨手段は、前記第1研磨においてメタルおよびバリア層
    の一部を取り除いて絶縁体層の一部を露出させるとともに、メタルおよびバリア
    層の残存部分を残して前記絶縁体層に定義された相互接続として機能させる、請
    求項１８記載の装置。
  33. 【請求項３３】 前記第2スラリーは、前記第1スラリーのそれよりも、メタル層
    に対する絶縁体層への選択性が高い、請求項３２記載の装置。
  34. 【請求項３４】 前記第2研磨において、前記絶縁体層の前記露出部分の上部を
    除去する、請求項３２記載の装置。
  35. 【請求項３５】 ウェハの研磨を行うケミカル・メカニカル・ポリッシング（以
    下、CMPという。）装置であって、前記ウェハはその上に、相互接続を定義する
    ようにパターン形成された絶縁体層が形成され、バリア層がこの絶縁体層上に形
    成され、メタル層がこのバリア層の上方に形成されている、前記CMP装置は、 研磨パッドが装着されるプラテンと、 前記研磨パッドと連動する供給器であって、複数のスラリーを互いに分離して貯
    蔵し、前記貯蔵されたスラリーの一つまたはそれ以上を選択的に前記研磨パッド
    に供給する供給器と、 前記ウェハを選択的に保持するウェハキャリアと、 前記プラテン、前記供給器およびウェハキャリアと結合した制御装置であって、
    前記CMP装置に前記ウェハの第1研磨および第2研磨を実行させる制御装置とを含
    み、 前記第1研磨において、前記制御装置は第1研磨パラメータにしたがって前記ウェ
    ハと前記研磨パッドとの間に研磨動作を生じさせるように前記ウェハキャリアと
    前記プラテンとを動作させるとともに、前記供給器に第1スラリーを前記ウェハ
    と前記研磨パッドの境界面に供給させ、 前記第2研磨において、前記制御装置は第２研磨パラメータにしたがって前記ウ
    ェハと前記研磨パッドとの間に研磨動作を生じさせるように前記ウェハキャリア
    を動作させるとともに、前記供給器に第２スラリーを前記ウェハと前記研磨パッ
    ドの境界面に供給させ、前記第2スラリーは前記第1スラリーとは異なる、CMP装
    置。
  36. 【請求項３６】 軌道運動を行うＣＭＰ装置であることを特徴とする、請求項３
    ５記載のＣＭＰ装置。
  37. 【請求項３７】 前記メタル層は銅を含んで構成され、前記絶縁体層に定義され
    た相互接続は少なくとも層内相互接続の一部分を構成する、請求項３５記載のＣ
    ＭＰ装置。
  38. 【請求項３８】 前記メタル層はタングステンを含んで構成され、前記絶縁体層
    に定義された相互接続は少なくとも層間相互接続の一部分を構成する、請求項３
    ５記載のＣＭＰ装置。
  39. 【請求項３９】 前記研磨パッドを洗浄して、前記研磨パッドから前記第1スラ
    リーを除去するように構成されたパッド調整器をさらに有する、請求項３５記載
    のＣＭＰ装置。
  40. 【請求項４０】 前記制御装置は、前記調整器に、前記研磨パッドの洗浄の間、
    脱イオン水で前記研磨パッドを洗浄して前記研磨パッドから前記第1スラリーを
    取り除くように動作させる、請求項３９記載のＣＭＰ装置。
  41. 【請求項４１】 前記第1研磨は、前記メタル層の一部を取り除いてバリア層の
    一部を露出させ、残存するメタル層の一部を残して前記絶縁体層に定義された相
    互接続の一部として機能させる、請求項３５記載のＣＭＰ装置。
  42. 【請求項４２】 前記第2研磨は、前記絶縁体層中に定義された相互接続の一部
    を構成しない前記バリア層の露出部分を取り除く、請求項４１記載のＣＭＰ装置
    。
  43. 【請求項４３】 前記第1研磨はさらに、前記バリア層の部分が完全に露出する
    前に、第3の研磨パラメータの下で第1スラリーを使用してウェハを研磨し、前記
    第3研磨パラメータは前記第1研磨パラメータの対応するパラメータとは少なくと
    も一つのパラメータにおいて異なる、請求項４１記載のＣＭＰ装置。
  44. 【請求項４４】 前記第2スラリーは、前記第1スラリーのそれと比較して、メタ
    ル層よりもバリア層に対してより選択的である、請求項４１記載のＣＭＰ装置。
  45. 【請求項４５】 前記第2スラリーは、前記第1スラリーと比較して低い固体濃度
    を有する、請求項４１記載のＣＭＰ装置。
  46. 【請求項４６】 前記第２スラリーは、前記第1スラリーとおおよそ同じpHを有
    する、請求項４１記載のＣＭＰ装置。
  47. 【請求項４７】 前記第1、第2スラリーは研磨粒子を含み、前記第2スラリーの
    研磨粒子の平均直径は前記第1スラリーの研磨粒子のそれよりも小さい、請求項
    ４１記載のＣＭＰ装置。
  48. 【請求項４８】 前記第1、第2スラリーは研磨粒子を含み、前記第2スラリーの
    研磨粒子は前記第1スラリーの研磨粒子よりも平均してよりソフトである、請求
    項４１記載のＣＭＰ装置。
  49. 【請求項４９】 前記第1研磨は、前記第1研磨においてメタルおよびバリア層の
    一部を取り除いて絶縁体層の一部を露出させるとともに、メタルおよびバリア層
    の残存部分を残して前記絶縁体層に定義された相互接続として機能させる、請求
    項３５記載のＣＭＰ装置。
  50. 【請求項５０】 前記第2スラリーは、前記第1スラリーのそれよりも、メタル層
    に対する絶縁体層への選択性が高い、請求項４９記載のＣＭＰ装置。
  51. 【請求項５１】 前記第2研磨を前記絶縁体層の前記露出部分の上部を除去する
    ために実行する、請求項４９記載のＣＭＰ装置。
  52. 【請求項５２】 以下の工程を有するワイヤリング構造を形成するための処理。 (a) 基板上の層間絶縁層に少なくとも一つの開口部を形成する工程 (b) 前記少なくとも一つの開口部に導電性金属を、前記層間絶縁層の上面から
    突出するように成長させる工程 (c) 前記突出した部分の上部を厳しい条件下で研磨する工程 (d) 前記突出した部分の残っている部分を、前記導電性金属が前記層間絶縁層
    の上面と平坦になるまで、より穏やかな条件下で研磨する工程
  53. 【請求項５３】 以下の工程を有するワイヤリング構造を形成するための処理。 (a) 基板上の層間絶縁層に少なくとも一つの開口部を形成する工程 (b) 前記少なくとも一つの開口部に導電性金属を、前記層間絶縁層の上面から
    突出するように成長させる工程 (c) 前記突出した部分の上部を高速に研磨する工程 (d) 前記突出した部分の残っている部分を、前記導電性金属が前記層間絶縁層
    の上面と平坦になるまで、低速で研磨する工程
JP2000587924A 1998-12-16 1999-12-16 マルチステップｃｍｐ Pending JP2002541649A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/212,929 1998-12-16
US09/212,929 US6261158B1 (en) 1998-12-16 1998-12-16 Multi-step chemical mechanical polishing
PCT/US1999/030112 WO2000035627A2 (en) 1998-12-16 1999-12-16 Multi-step chemical mechanical polishing

Publications (1)

Publication Number Publication Date
JP2002541649A true JP2002541649A (ja) 2002-12-03

Family

ID=22792996

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000587924A Pending JP2002541649A (ja) 1998-12-16 1999-12-16 マルチステップｃｍｐ

Country Status (5)

Country Link
US (1) US6261158B1 (ja)
JP (1) JP2002541649A (ja)
KR (1) KR20010101276A (ja)
TW (1) TW434110B (ja)
WO (1) WO2000035627A2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6984582B2 (en) 2002-12-12 2006-01-10 Kabushiki Kaisha Toshiba Method of making semiconductor device by polishing with intermediate clean polishing
JP2007500087A (ja) * 2003-05-29 2007-01-11 ティービーダブリュ インダストリーズ，インコーポレーテッド 開口部を備えたコンディショニングディスクを利用する真空補助パッドコンディショニングシステム及び方法
JP2007129115A (ja) * 2005-11-07 2007-05-24 Fuji Electric Holdings Co Ltd 半導体装置の製造方法
JP2007520084A (ja) * 2004-01-26 2007-07-19 ティービーダブリュ インダストリーズ，インコーポレーテッド 化学機械的平坦化用多段インサイチュウでのパッド調節システム及び方法
US7429209B2 (en) 2002-12-26 2008-09-30 Hoya Corporation Method of polishing a glass substrate for use as an information recording medium
WO2011024241A1 (ja) * 2009-08-31 2011-03-03 株式会社エルム 光ディスクの修復方法及び修復装置
JP2019507500A (ja) * 2016-02-08 2019-03-14 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 化学研磨のためのシステム、装置、及び方法

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6589872B1 (en) * 1999-05-03 2003-07-08 Taiwan Semiconductor Manufacturing Company Use of low-high slurry flow to eliminate copper line damages
JP2003516626A (ja) * 1999-12-07 2003-05-13 キャボット マイクロエレクトロニクス コーポレイション 化学的機械研磨方法
US7041599B1 (en) * 1999-12-21 2006-05-09 Applied Materials Inc. High through-put Cu CMP with significantly reduced erosion and dishing
US7670468B2 (en) 2000-02-17 2010-03-02 Applied Materials, Inc. Contact assembly and method for electrochemical mechanical processing
US7678245B2 (en) 2000-02-17 2010-03-16 Applied Materials, Inc. Method and apparatus for electrochemical mechanical processing
US6962524B2 (en) * 2000-02-17 2005-11-08 Applied Materials, Inc. Conductive polishing article for electrochemical mechanical polishing
US6228771B1 (en) * 2000-03-23 2001-05-08 Infineon Technologies North America Corp. Chemical mechanical polishing process for low dishing of metal lines in semiconductor wafer fabrication
US20020023715A1 (en) * 2000-05-26 2002-02-28 Norio Kimura Substrate polishing apparatus and substrate polishing mehod
JP3916375B2 (ja) * 2000-06-02 2007-05-16 株式会社荏原製作所 ポリッシング方法および装置
US6609950B2 (en) * 2000-07-05 2003-08-26 Ebara Corporation Method for polishing a substrate
DE10037446A1 (de) * 2000-07-26 2002-02-14 Infineon Technologies Ag Verfahren zum Aufbringen von Justiermarken auf einer Halbleiterscheibe
DE10042932C2 (de) * 2000-08-31 2002-08-29 Infineon Technologies Ag Verfahren zur Herstellung eines Metallkontaktes in einem Dielektrikum
TW462908B (en) * 2000-09-25 2001-11-11 United Microelectronics Corp Chemical mechanical polishing
US6328042B1 (en) * 2000-10-05 2001-12-11 Lam Research Corporation Wafer cleaning module and method for cleaning the surface of a substrate
US6478659B2 (en) * 2000-12-13 2002-11-12 Promos Technologies, Inc. Chemical mechanical polishing method for slurry free fixed abrasive pads
US6620027B2 (en) * 2001-01-09 2003-09-16 Applied Materials Inc. Method and apparatus for hard pad polishing
US7008554B2 (en) 2001-07-13 2006-03-07 Applied Materials, Inc. Dual reduced agents for barrier removal in chemical mechanical polishing
US7104869B2 (en) 2001-07-13 2006-09-12 Applied Materials, Inc. Barrier removal at low polish pressure
JP3639229B2 (ja) * 2001-07-17 2005-04-20 松下電器産業株式会社 堆積膜の平坦化方法
US6821881B2 (en) 2001-07-25 2004-11-23 Applied Materials, Inc. Method for chemical mechanical polishing of semiconductor substrates
KR100442962B1 (ko) * 2001-12-26 2004-08-04 주식회사 하이닉스반도체 반도체소자의 금속배선 콘택플러그 형성방법
US20030162399A1 (en) * 2002-02-22 2003-08-28 University Of Florida Method, composition and apparatus for tunable selectivity during chemical mechanical polishing of metallic structures
EP1483785A1 (en) * 2002-03-13 2004-12-08 Nutool, Inc. Method and apparatus for integrated chemical mechanical polishing of copper and barrier layers
US6726535B2 (en) * 2002-04-25 2004-04-27 Taiwan Semiconductor Manufacturing Co., Ltd. Method for preventing localized Cu corrosion during CMP
WO2004025720A1 (en) * 2002-09-13 2004-03-25 Koninklijke Philips Electronics N.V. Manufacturing an ic
DE10245610A1 (de) * 2002-09-30 2004-04-15 Advanced Micro Devices, Inc., Sunnyvale Verfahren zum selektiven Entfernen von Metallresten von einer dielektrischen Schicht mittels chemischen mechanischen Polierens
TWI295950B (en) 2002-10-03 2008-04-21 Applied Materials Inc Method for reducing delamination during chemical mechanical polishing
US20040074518A1 (en) * 2002-10-22 2004-04-22 Texas Instruments Incorporated Surfactants for post-chemical mechanical polishing storage and cleaning
US20040082274A1 (en) * 2002-10-24 2004-04-29 Yaojian Leng Polishing slurry used for copper chemical mechanical polishing (CMP) process
US7063597B2 (en) 2002-10-25 2006-06-20 Applied Materials Polishing processes for shallow trench isolation substrates
US20040248405A1 (en) * 2003-06-02 2004-12-09 Akira Fukunaga Method of and apparatus for manufacturing semiconductor device
US6830504B1 (en) * 2003-07-25 2004-12-14 Taiwan Semiconductor Manufacturing Company Barrier-slurry-free copper CMP process
US7109117B2 (en) * 2004-01-14 2006-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Method for chemical mechanical polishing of a shallow trench isolation structure
US6971945B2 (en) * 2004-02-23 2005-12-06 Rohm And Haas Electronic Materials Cmp Holdings, Inc. Multi-step polishing solution for chemical mechanical planarization
KR100672941B1 (ko) * 2004-10-06 2007-01-24 삼성전자주식회사 구리 부식 억제 세정 용액 및 이를 이용하는 씨엠피 공정
US20060179544A1 (en) * 2005-02-14 2006-08-17 Knievel Janet A Tube hat
US7077728B1 (en) * 2005-04-07 2006-07-18 Advanced Micro Devices, Inc. Method for reducing edge array erosion in a high-density array
US20090215269A1 (en) * 2005-06-06 2009-08-27 Advanced Technology Materials Inc. Integrated chemical mechanical polishing composition and process for single platen processing
JP2009088486A (ja) * 2007-08-29 2009-04-23 Applied Materials Inc 高スループット低形状銅ｃｍｐ処理
CN102543819B (zh) * 2010-12-08 2016-08-17 无锡华润上华科技有限公司 一种防范sti-cmp划伤的方法
US20130062736A1 (en) * 2011-09-09 2013-03-14 Texas Instruments Incorporated Post-polymer revealing of through-substrate via tips
US9275874B2 (en) * 2013-08-30 2016-03-01 GlobalFoundries, Inc. Methods for fabricating integrated circuits using chemical mechanical planarization to recess metal
TWI639486B (zh) * 2018-05-31 2018-11-01 國立清華大學 全向整合式調節裝置

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4674236A (en) * 1985-05-13 1987-06-23 Toshiba Machine Co., Ltd. Polishing machine and method of attaching emery cloth to the polishing machine
US4910155A (en) 1988-10-28 1990-03-20 International Business Machines Corporation Wafer flood polishing
US5244534A (en) 1992-01-24 1993-09-14 Micron Technology, Inc. Two-step chemical mechanical polishing process for producing flush and protruding tungsten plugs
US5395801A (en) 1993-09-29 1995-03-07 Micron Semiconductor, Inc. Chemical-mechanical polishing processes of planarizing insulating layers
US5340370A (en) 1993-11-03 1994-08-23 Intel Corporation Slurries for chemical mechanical polishing
US5656554A (en) 1994-07-29 1997-08-12 International Business Machines Corporation Semiconductor chip reclamation technique involving multiple planarization processes
US5522965A (en) 1994-12-12 1996-06-04 Texas Instruments Incorporated Compact system and method for chemical-mechanical polishing utilizing energy coupled to the polishing pad/water interface
US5478435A (en) * 1994-12-16 1995-12-26 National Semiconductor Corp. Point of use slurry dispensing system
US5763325A (en) 1995-07-04 1998-06-09 Fujitsu Limited Fabrication process of a semiconductor device using a slurry containing manganese oxide
JP2850803B2 (ja) 1995-08-01 1999-01-27 信越半導体株式会社 ウエーハ研磨方法
US5658185A (en) * 1995-10-25 1997-08-19 International Business Machines Corporation Chemical-mechanical polishing apparatus with slurry removal system and method
US5709593A (en) * 1995-10-27 1998-01-20 Applied Materials, Inc. Apparatus and method for distribution of slurry in a chemical mechanical polishing system
US5676587A (en) 1995-12-06 1997-10-14 International Business Machines Corporation Selective polish process for titanium, titanium nitride, tantalum and tantalum nitride
US5718618A (en) 1996-02-09 1998-02-17 Wisconsin Alumni Research Foundation Lapping and polishing method and apparatus for planarizing photoresist and metal microstructure layers
JP3076244B2 (ja) 1996-06-04 2000-08-14 日本電気株式会社 多層配線の研磨方法
JP2865061B2 (ja) * 1996-06-27 1999-03-08 日本電気株式会社 研磨パッドおよび研磨装置ならびに半導体装置の製造方法
US5664990A (en) * 1996-07-29 1997-09-09 Integrated Process Equipment Corp. Slurry recycling in CMP apparatus
US5652177A (en) 1996-08-22 1997-07-29 Chartered Semiconductor Manufacturing Pte Ltd Method for fabricating a planar field oxide region
US5916011A (en) * 1996-12-26 1999-06-29 Motorola, Inc. Process for polishing a semiconductor device substrate
US5993685A (en) 1997-04-02 1999-11-30 Advanced Technology Materials Planarization composition for removing metal films
US5934980A (en) 1997-06-09 1999-08-10 Micron Technology, Inc. Method of chemical mechanical polishing
US6139406A (en) 1997-06-24 2000-10-31 Applied Materials, Inc. Combined slurry dispenser and rinse arm and method of operation

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6984582B2 (en) 2002-12-12 2006-01-10 Kabushiki Kaisha Toshiba Method of making semiconductor device by polishing with intermediate clean polishing
US7429209B2 (en) 2002-12-26 2008-09-30 Hoya Corporation Method of polishing a glass substrate for use as an information recording medium
JP2007500087A (ja) * 2003-05-29 2007-01-11 ティービーダブリュ インダストリーズ，インコーポレーテッド 開口部を備えたコンディショニングディスクを利用する真空補助パッドコンディショニングシステム及び方法
JP2007520084A (ja) * 2004-01-26 2007-07-19 ティービーダブリュ インダストリーズ，インコーポレーテッド 化学機械的平坦化用多段インサイチュウでのパッド調節システム及び方法
JP2007129115A (ja) * 2005-11-07 2007-05-24 Fuji Electric Holdings Co Ltd 半導体装置の製造方法
WO2011024241A1 (ja) * 2009-08-31 2011-03-03 株式会社エルム 光ディスクの修復方法及び修復装置
CN102067216A (zh) * 2009-08-31 2011-05-18 株式会社Elm 光盘的修复方法以及修复装置
US8342905B2 (en) 2009-08-31 2013-01-01 Elm Inc. Optical disk restoration method and apparatus
JP5256474B2 (ja) * 2009-08-31 2013-08-07 株式会社エルム 光ディスクの修復方法及び修復装置
JP2019507500A (ja) * 2016-02-08 2019-03-14 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 化学研磨のためのシステム、装置、及び方法

Also Published As

Publication number Publication date
US6261158B1 (en) 2001-07-17
WO2000035627A3 (en) 2000-11-09
TW434110B (en) 2001-05-16
KR20010101276A (ko) 2001-11-14
WO2000035627A2 (en) 2000-06-22

Similar Documents

Publication Publication Date Title
JP2002541649A (ja) マルチステップｃｍｐ
US6946397B2 (en) Chemical mechanical polishing process with reduced defects in a copper process
US6444569B2 (en) Method for forming a copper interconnect using a multi-platen chemical mechanical polishing (CMP) process
US5913712A (en) Scratch reduction in semiconductor circuit fabrication using chemical-mechanical polishing
US20060057945A1 (en) Chemical mechanical polishing process
WO2003006205A2 (en) Barrier removal at low polish pressure
US6017803A (en) Method to prevent dishing in chemical mechanical polishing
JP2000183003A (ja) 銅系金属用研磨組成物および半導体装置の製造方法
US20060211242A1 (en) Method of forming a plug
JP2003086548A (ja) 半導体装置の製造方法及びその研磨液
CN102623327A (zh) 一种化学机械研磨方法
US20020151167A1 (en) Method for forming a copper interconnect using a multi-platen chemical mechanical polishing (CMP) process
US20060094242A1 (en) Chemical mechanical polishing method, and washing/rinsing method associated therewith
JP2001085378A (ja) 半導体装置およびその製造方法
US6475069B1 (en) Control of removal rates in CMP
JPH09186116A (ja) 半導体装置の製造方法及び半導体製造装置
US20220384245A1 (en) Methods of Forming an Abrasive Slurry and Methods for Chemical-Mechanical Polishing
US6436832B1 (en) Method to reduce polish initiation time in a polish process
JP2002064070A (ja) 化学機械研磨方法および化学機械研磨用スラリ組成物
US20040074517A1 (en) Surfactants for chemical mechanical polishing
JPH08323614A (ja) 化学的機械研磨方法および装置
WO2017147767A1 (en) Chemical mechanical polishing method
US6841470B2 (en) Removal of residue from a substrate
NL1007819C2 (nl) Chemisch-mechanische polijstwerkwijzen waarbij gebruik wordt gemaakt van slurriemengsels met lage pH.
US6211087B1 (en) Chemical wet etch removal of underlayer material after performing chemical mechanical polishing on a primary layer