KR20010101276A - 다단계 화학기계적 연마방법 및 장치 - Google Patents

다단계 화학기계적 연마방법 및 장치 Download PDF

Info

Publication number
KR20010101276A
KR20010101276A KR1020017007612A KR20017007612A KR20010101276A KR 20010101276 A KR20010101276 A KR 20010101276A KR 1020017007612 A KR1020017007612 A KR 1020017007612A KR 20017007612 A KR20017007612 A KR 20017007612A KR 20010101276 A KR20010101276 A KR 20010101276A
Authority
KR
South Korea
Prior art keywords
polishing
slurry
layer
dielectric layer
wafer
Prior art date
Application number
KR1020017007612A
Other languages
English (en)
Inventor
카리 홀란드
아조이 주트시
펜 다이
예히엘 고트키스
씨. 제리 양
데니스 스키
프레드 미첼
린 양
Original Assignee
카리 홀란드
스피드팜-아이피이씨 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 카리 홀란드, 스피드팜-아이피이씨 코포레이션 filed Critical 카리 홀란드
Publication of KR20010101276A publication Critical patent/KR20010101276A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)

Abstract

다단계 CMP 시스템은 배리어층과 금속층이 형성되는 유전층에 유전층에 금속 상호접속부를 형성하기 위해 사용된다. 제 1 연마는 제 1 슬러리와 제 1 세트의 연마 파라미터를 이용하여 금속층의 상부를 제거하고, 유전층 내에 금속 상호접속부로서 기능하도록 잔류금속을 남긴다. 동일한 플래튼과 연마패드 상의 웨이퍼의 제 2 연마는 제 2 세트의 연마 파라미터 하에서 제 2 슬러리를 이용하여 배리어층의 부분들을 제거한다. 제 2 연마는 유전층의 상면으로부터 배리어층을 제거하여 금속 상호접속부를 형성한다. 디슁과 유전부식을 감축시키기 위해 제 2 슬러리가 선택되므로 배리어층은 유전층내의 잔류금속보다 빠른 속도로 제거된다. 클리닝 단계는 제 1 연마와 제 2 연마 사이에서 선택적으로 실행된다. 더욱이, 제 1 연마는 소프트랜딩 단계를 포함하여 디슁과 유전부식을 더 감축시킨다. 이와 다르게 제 1 연마는 금속 상호접속부로서 기능하도록 유전층내에 잔류 금속을 남기면서 금속층과 배리어층의 부분들을 제거하기 위해 사용될 수 있다. 유전 슬러리를 이용하는 제 2 연마는 마이크로스크래치를 감축시키기 위해 실행된다.

Description

다단계 화학기계적 연마방법 및 장치{MULTI-STEP CHEMICAL MECHANICAL POLISHING}
CMP는 웨이퍼의 표면을 평탄화하여 후속 포토리소그래피 공정단계를 용이하게 하거나, 또는 웨이퍼상에 형성된 층의 부분들을 포괄적으로 제거하기 위해 집적회로의 제조시 종종 사용된다. 특히, CMP는 층간 상호접속부(예를들면, 콘택이나 비아(via)용의 금속 플러그)의 제조시 또는 층내 상호접속부(예를들면, 다마신 공정에서의 구리 상호접속라인)의 형성시 사용될 수 있다. 또한 CMP는 층간 상호접속부 및 층내 상호접속부가 단일 금속층의 증착을 이용하여 형성되는 2중 다마신 공정에 사용될 수 있다.
도 1은 웨이퍼(11)를 연마하기 위한 종래의 CMP 시스템(10)의 예시도이다. CMP 시스템(10)은 웨이퍼(11)를 지지하기 위한 웨이퍼 캐리어(WC1)와, 연마패드(13)를 구비한 플래튼(P1)과, 슬러리(S1)를 갖는 슬러리 디스펜서(15)를 포함한다. 종래의 CMP 시스템(10)에서는 웨이퍼 캐리어(WC1)에 하향하는 힘이 가해져 FD1의 연마력을 얻게 된다. 웨이퍼(11)의 표면을 연마하기 위해서는 웨이퍼 캐리어(WC1)가 ωC1의 속도로 회전하는 반면, 플래튼(P1)은 통상적으로 ωP1의 속도로 반대방향으로 회전한다. 그러나 이 예에서 디스펜서(15)는 연마공정을 용이하게 하기 위해 연마패드(13)의 표면에 슬러리 S1을 공급한다. 금속 슬러리(즉, 금속연마를 위한 슬러리)는 통상적으로 콜로이드상의 현탁액으로 직경이 20 ~ 200nm의 크기로 연마입자를 갖는 수성이다. 슬러리의 밀도는 약 1중량% ~ 5중량%이고, 통상 3 ~ 11의 pH 범위를 갖는다.
도 2A 및 2B는 종래의 단일 단계 CMP 공정중의 웨이퍼(11)의 단면을 예시한 도면이다. 이 설명의 이해를 돕기 위해 동일하거나 유사한 기능과 구조를 갖는 구성요소에는 여러 도면에서 동일한 참조번호를 사용하였다. 도 2A를 참조하면, 웨이퍼(11)(도 1)는 트랜지스터 게이트와 같은 활성 디바이스를 구비하는 반도체 기판(21)과, 그 위에 형성된 유전층(23), 배리어층(25) 및 금속층(27)을 포함한다. 배리어층(25)은 또한 유전층(23)에 쉽게 부착되지 않는 금속층을 위한 접착층 또는 점착층으로서의 기능을 하는 것으로 평가되고 있다. 예컨대 금속층(27)은 텅스텐층일 수 있으며, 금속층(27)의 상단부를 제거하여 유전층(3)내의 콘택홀에 텅스텐 플러그를 형성하기 위해 CMP 시스템(10)이 사용될 수 있다. 배리어층(25)은 장벽형성을 위한 목적이나 접착목적을 위해 통상적으로 티타늄(Ti), 질화티타늄(TiN), 또는 Ti/TiN으로 형성될 수 있다. 도 2B는 종래의 CMP 공정이 실행된 후의 최종구조를 도시한 도면이다.
도 1, 도 2A 및 도 2B를 참조하여 보다 구체적으로 설명하면 웨이퍼(11)는 웨이퍼 캐리어(WC1)로 지지되며 금속층(27)은 연마패드(13)를 향하고 있다. 디스펜서(15)는 FR1의 유속으로 연마패드(13)에 금속 슬러리(S1)를 공급한다. 슬러리(S1)는 통상적으로 배리어층(25)과 유전층(21)에 비해 금속층(27)에 대하여 보다 선택적으로 선택된다. 플래튼(P1)과 웨이퍼 캐리어(WC1)는 ωP1과 ωC1의 속도로 각각 회전한다. 또한 하향하는 힘 FD1이 웨이퍼 캐리어(WC1)에 인가되어 종래의 금속 연마공정을 실행한다.
종래의 공정에서, 유전층(23)은 CMP 공정에 대한 연마정지층으로서 사용된다. 연마는 모든 배리어층(25)이 유전층(23)의 표면으로부터 제거되는 것을 보증하는 종료지점이 검출된 후 비교적 단기간 동안 계속될 수 있다. 금속층(27)에 대한 슬러리(S1)의 비교적 높은 선택성 때문에 금속층(27)의 제거속도는 배리어층(25)과 유전층(23)에 제거속도보다 크다. 결국 배리어층 제거의 말미에 외부 유전영역의 레벨 하부에 있는 도 2B의 금속층(271)으로 표시된 바와 같이 비교적 많은 양의 금속 리세스(또는 디슁)(recess or dishing)가 콘택홀에 발생한다. 금속 리세스의 양은 도 2B에서 δ로 표시하였다. 또한 유전층(23)은 필드영역에 비해 콘택홀 부근에서 더 빠른 속도로 제거된다. 콘택홀은 콘택홀 영역의 유전층(23)의 구조적 무결성을 약화시킴으로써 제거속도의 차이를 야기시킬 수 있는 것으로 믿어진다. 이러한 효과를 본 명세서에서는 유전부식이라 명명한다. 유전부식의 양은 도 2B에서 α로 나타냈다. 통상의 CMP 응용에서 CMP 시스템(10)에 의해 처리된 웨이퍼의 수율을 최대화시키면서 α와 δ를 최소화하는게 바람직한 것으로 여겨진다.
CMP에서 발생하는 다른 문제는 도 3에 예시되어 있다. 도 3은 금속 슬러리(S1)를 이용하여 연마한 후 그 위에 형성되는 미세한 흠집(마이크로스크래치)(31)를 갖는 유전층(23)을 보여준다. 통상적으로 금속층과 배리어층의 제거에 효율적인 슬러리는 유전층에 마이크로스크래치를 유발시킨다. 마이크로스크래치는 금속연마에서 일반적으로 바람직하지 못하다. 왜냐하면 심각한 경우에는 마이크로스크래치가 유전층에 연속적으로 형성된 금속의 상호연결로 단락을 일으킬 수 있기 때문이다.
상술한 문제점을 해결하기 위한 종래의 해결방법의 하나가 도 4에 예시되어 있다. 도 4는 2-플래튼 2-슬러리 CMP 시스템(40)을 도시한 것이다. CMP시스템(40)은 CMP 서브시스템(41, 42)을 포함한다. 이 예에서, CMP서브시스템(41)은 CMP시스템(10)(도 1)으로 실행되고, CMP서브시스템(42)은 본질적으로는 CMP 서브시스템(41)과 동일한 구성을 갖는다. 특히, CMP서브시스템(42)은 웨이퍼 캐리어(WC2)와, 연마패드(43)를 갖는 플래튼(P2)과, 슬러리(S2)를 갖는 슬러리 디스펜서(45)를 포함한다. 하향하는 힘은 웨이퍼 캐리어(WC2)에 인가되어 FD2의 연마압력을 얻는다. 웨이퍼 캐리어(WC2)는 ωWC2의 속도로 회전하지만 플래튼 P2는 ωP2의 속도로 반대방향으로 회전한다. 디스펜서(45)는 이 제 2의 연마공정중에 슬러리(S2)를 연마패드(43)에 공급한다. 서브시스템(41, 42)은 멀티스테이션 CMP 장치 또는 개개의 CMP 장치상에 있는 스테이션(station)일 수 있다.
이러한 종래의 해결방법에서, CMP 서브시스템(41)은 상술한 CMP시스템(10)에 대해 설명했던 바와 같이 슬러리(S1)를 이용하여 웨이퍼(11)의 금속을 연마하기 위해 사용된다. 그 다음, 웨이퍼(11)는 세정(도시생략)되고 슬러리(S2)를 이용한 유전연마를 위해 서브시스템(42)으로 이동된다. 마이크로스크래치 및/또는 유전부식을 줄이기 위하여 슬러리(S2)는 유전층(23)의 연마에 최적화된다(때때로 이것을 "제 2 플래튼 버핑"이라고도 함). 디슁을 줄이기 위해 금속연마 종료점으로서 배리어층(25)(도 2A)을 이용하여 금속층의 연마가 실행된다. 웨이퍼(11)는 슬러리(S2)를 이용한 배리어층 연마를 위해 CMP서브시스템(42)으로 보내지고, 배리어층 연마에 최적화된다. 이들 종래의 시스템은 슬러리 S1과 S2가 통상적으로 양립하기 어렵기 때문에 2개의 플래튼을 사용한다. 예컨대, 금속슬러리는 일반적으로 pH가 낮지만 유전슬러리는 pH가 높다. 이들 슬러리를 동일한 플래튼에서 혼합하면 슬러리간의 연마입자가 응집되어 현탁액의 외부로 새어나오게 되고, 금속제거의 균일성을 감축시키는 바람직하지 못한 현상을 일으킨다. 그러나 웨이퍼를 제 2 플래튼에 이동시키는 것에 대한 필요성은 CMP 시스템(40)의 수율을 저하시켜 바람직하지 못하게 된다. 그러므로 웨이퍼의 균일성과 수율을 감축시키지 않고도 디슁과, 유전부식과 마이크로스크래치를 감축시키는 CMP시스템이 필요하다.
본 발명은 화학기계적 연마(Chemical Mechanical Polishing, CMP)에 관한 것으로, 보다 구체적으로는 CMP공정중에 2이상의 슬러리를 이용하는 CMP 시스템에 관한 것이다.
본 발명에 따르면, 단일 플래튼을 사용하는 다단계 CMP시스템이 제공된다. 이 다단계 CMP 시스템은 콘택, 비아(via), 및 다마신 라인(damascene line)과 같은 금속 상호접속을 형성하기 위해 유익하게 사용된다. 이 어플리케이션에서는 웨이퍼가 형성되고 그 위에 유전층의 내부 또는 그것을 관통하는 상호접속부를 한정하도록 패턴화되고, 그 유전층 위로 블랭킷 금속층이 증착된다. 통상적으로 배리어층은 유전층과 금속층 사이에 형성된다.
본 발명의 첫 번째 특징으로서, CMP시스템은 연마패드, 웨이퍼 캐리어, 및 콘트롤러를 갖는 플래튼을 포함한다. 이 콘트롤러는 CMP 시스템이 웨이퍼의 제 1 연마를 수행하도록 구성된다. 제 1 연마는 금속 상호접속부로서 기능하도록 유전층 내에 잔류금속을 남기고 금속층의 상부를 제거한다. 제 1 연마는 제 1 세트의 연마 파라미터 하에서 금속 슬러리를 사용한다.
그리고 콘트롤러는 CMP 시스템이 제 2 세트의 연마파라미터 하에서 제 2 슬러리를 사용하여 웨이퍼의 제 2 연마를 실행하게 한다. 하나의 실시예로서, 제 2 슬러리는 배리어층 연마를 위해 최적화된 슬러리이다. 그 다음으로 제 2 연마가 실행되어 유전층의 상면에서 배리어막이 제거되도록 함으로써 금속 상호접속부를 형성한다. 배리어 슬러리가 사용되기 때문에 배리어층은 유전층 내에서는 잔류금속보다 빠른 속도로 제거되고 그에 따라 종래의 1단계 시스템에 비해 금속 리세스와 디슁이 감축된다. 또한 두 연마에 동일한 플래튼이 사용되기 때문에 상술한 2-플래튼 시스템보다 수율이 크다.
본 발명의 두 번째 특징에서는, 연마패드 상에 있는 제 1 슬러리의 대부분(이상적으로는 전부)을 제거하기 위해 제 1 연마와 제 2 연마 사이에 클리닝 단계가 사용된다. 웨이퍼는 연마패드로부터 들어올려지고, 제 1 슬러리의 연마패드를 제거하기 위해 탈이온수가 사용된다. 하나의 실시예로서 클리닝 단계를 실행하기 위해패트 콘디셔너가 사용된다.
본 발명의 세 번째 특징에서는, 제 1 슬러리를 이용하는 소프트 랜딩(soft landing) 단계가 포함되도록 제 1 연마가 수정된다. 제 1 연마의 벌크 금속제거는 실질적으로는 상술한 실시예의 제 1 연마와 같다.
그러나 계면금속은 상이한(통상적으로 보다 유연한) 연마 파라미터를 이용하여 배리어층으로부터 제거된다. 예컨대, 연마압력은 통상적으로 소프트 랜딩 단계에서 감축된다. 보다 유연한 연마입자는 연마공정중에 유전층의 상호접속 개구부 속으로 연마패드가 탄성적으로 연장되는 정도 만큼 감축시키는 경향이 있기 때문에 소프트랜딩 단계는 디슁과 유전부식을 감축시키는 경향이 있다. 이 연마패드의 상호접속 개구부로의 "연장"으로 인해 잔류금속이 연마되고(금속 리세스와 디슁을 야기시킴) 상호접속부를 에워싸는 영역으로부터 유전체가 제거(유전부식을 야기시킴)되는 것으로 믿어진다.
본 발명의 네 번째 특징에서는 금속층의 상부외에 배리어층의 부분들이 제거되도록 제 1 연마가 수정된다. 제 1 연마는 금속 상호접속부로서 기능하도록 유전층내에 잔류금속 및 배리어를 남기면서 유전층의 부분들을 노출시킨다. 클리닝 단계는 제 1 연마후에 선택적으로 실행될 수도 있다. 그리고 콘트롤러는 CMP로 하여금 제 2 세트의 연마 파라미터 하에서 제 2 슬러리를 이용하여 웨이퍼의 제 2 연마를 실행하도록 한다. 하나의 실시예에서, 제 2 슬러리는 유전층 연마를 위해 최적화된 슬러리이다. 이 제 2 연마는 종래의 단일 단계 시스템에서처럼 금속 슬러리와 배리어 슬러리를 이용하여 연마하는 것에 비해 유전층 내에 상당히 작은 마이크로스크래치와 함께 유전층의 상부를 제거한다. 게다가 유전 슬러리가 사용되기 때문에 유전층이 유전층 내의 잔류금속보다 빠른 속도로 제거되는 경향이 있다. 이것은 상호접속 개구부 부근 영역내의 유전층과 잔류금속 사이의 스텝 높이를 줄이는데 도움을 줄 수 있다. 게다가 동일한 플래튼이 양 연마를 위해 사용되기 때문에 상술한 2-플래튼 시스템보다 수율이 더 크다.
도면의 간단한 설명
상술한 본 발명의 특징과 이점은 첨부도면과 관련한 다음의 상세한 설명으로부터 명백해질 것이다.
도 1은 종래의 CMP 시스템의 예시도이다.
도 2A 및 도 2B는 종래의 단일 단계 CMP 공정중의 웨이퍼의 단면을 나타낸 도면이다.
도 3은 종래의 CMP 공정 수행후에 마이크로스크래치를 갖는 웨이퍼의 부분을 나타낸 도면이다.
도 4는 종래의 2-플래튼 2-슬러리 CMP시스템의 예시도이다.
도 5는 본 발명의 1실시예에 따른 다단계 CMP 시스템의 예시도이다.
도 6은 본 발명의 1실시예에 따른 도 5의 다단계 CMP 시스템의 동작 설명도이다.
도 7A ~ 도 7D는 본 발명의 1실시예에 따른 도 5와 도 6의 다단계 CMP 시스템의 동작중의 웨이퍼의 단면도를 나타낸 도면이다.
도 8은 본 발명의 다른 실시예에 따른 도 5의 다단계 CMP 시스템의 동작 설명도이다.
도 9A ~ 도 9E는 본 발명의 1실시예에 따른 도 5와 도 8의 다단계 CMP 시스템의 동작중의 웨이퍼의 단면도를 나타낸 도면이다.
도 10은 본 발명의 또 다른 실시예에 따른 도 5의 다단계 CMP 시스템의 동작 설명도이다.
11A ~ 도 11D는 본 발명의 1실시예에 따른 도 5와 도 10의 다단계 CMP 시스템의 동작중의 웨이퍼의 단면도를 나타낸 도면이다.
도 12는 본 발명의 1실시예에 따른 다단계 CMP 시스템과 종래의 단일 단계 CMP 시스템을 이용하여 얻어진 디슁의 비교설명도이다.
도 13은 본 발명의 1실시예에 따른 다단계 CMP 시스템과 종래의 단일 단계 CMP 시스템을 이용하여 얻어진 유전부식의 비교설명도이다.
상세한 설명
도 5는 본 발명의 1실시예에 따르는 단일플래튼 다단계 CMP시스템(50)의 예시도이다. CMP 시스템(50)은 웨이퍼 캐리어(51), 연마패드(53)를 구비한 플래튼(52), 슬러리 디스펜서(56), 패드 컨디셔닝부(57), 및 콘트롤러(59)를 포함한다. 이 실시예는 예를들면, 미국 아리조나주 피닉스 소재의 IPEC Planar로부터 구입가능한 AvantGaard 676 CMP 장치와 같은 궤도선회 CMP 장치로 실행된다. 또한 웨이퍼 캐리어(51)는 ωWC의 속도로 회전되나 플래튼(52)은 ωORB의 속도로 궤도선회 경로로 이동된다. 디스펜서(56)는 플래튼(52)과 연마패드(53)내의 구멍(도시생략)을 통해 슬러리를 연마패드(53)의 연마면으로 공급한다. 본 실시예에서디스펜서(56)는 여러 가지의 상이한 슬러리와 탈이온수를 저장하도록 구성된다. 디스펜서(56)는 CMP 공정중에 요구되는 바와 같은 슬러리 S1과 슬러리 S2 및 탈이온수를 제공할 수 있다. 패드 컨디셔닝부(57)는 웨이퍼 연마동작들 사이에서 연마패드(53)를 세정하고 컨디셔닝한다. 콘트롤러(59)는 웨이퍼 캐리어(51), 플래튼(52), 디스펜서(56) 및 패드 컨디셔닝부(57)의 동작을 제어하도록 적절히 프로그램된 하나 이상의 마이크로프로세서와 마이크로콘트롤러(도시생략)를 포함한다. 콘트롤러(59)는 CMP 시스템(50)의 동작을 제어하도록 실행되는 소프트웨어나 펌웨어 프로그램을 저장하기 위한 메모리(도시생략)를 포함한다.
도 6은 본 발명의 1실시예에 따르는 CMP 시스템(50)(도 5 참조)의 동작을 설명하기 위한 도면이다. 도 7A ~ 도 7D는 본 실시예에 대한 CMP시스템(50)의 동작중에 여러 지점에서의 최종 웨이퍼 구조를 나타낸 도면이다. 도 5, 도 6 및 도 7A ~ 도 7D를 참조하면 CMP 시스템(50)은 다음과 같이 동작한다. CMP 시작전에 웨이퍼(11)의 반도체 기판(21)은 그 위에 형성된 유전층(23), 배리어층(25) 및 금속층(27)을 구비한다. 유전층(23)은 통상적으로 기판상에 브랭킷 증착에 의해 형성되는 산화층이다. 예컨대, 유전층(23)은 테트라에틸오쏘실리케이트(tetraethylorthosilicate, TEOS)에 의해 형성되는 이산화실리콘인 것이 좋다. 유전층(23)은 패턴화되고 에칭되어 집적회로 제조공정에서 표준인 포토리소그래피 기술을 이용하여 기판의 선택된 영역을 노출시키는 콘택홀을 형성한다. 배리어층(25)은 기판(21)과 접촉하도록 유전층(23)의 상부와 콘택홀 내에 증착된다. 배리어층(25)을 구성하는 물질은 금속층(27)의 금속에 일반적으로좌우된다. 예를들어, 금속층(27)이 텅스텐(W)으로 만들어지면 배리어층(25)은 Ti, TiN 또는 Ti/TiN 스택으로 형성된다. 금속층(27)이 구리(Cu)로 형성되면 배리어층(25)은 통상적으로 탄탈륨(Ta), 질화탄탈륨(TaN) 또는 Ta/TaN 스택으로 형성된다. 그 최종결과물이 도 7A에 도시되어 있다.
본 실시예에서, CMP시스템(50)은 금속층(27)의 상부를 제거하고 유전층(23) 내의 홀(배리어층(25)에 의해 선형화됨)내에 플러그를 남김으로써 콘택을 형성하기 위해 사용된다.
단계 61에서, CMP 시스템(50)은 금속층(27)의 CMP를 수행하기 위해 표준방식으로 사용된다. 보다 구체적으로 콘트롤러(59)는 도 7A에 도시된 바와 같이 디스펜서(56)로 하여금 금속 슬러리 S1을 연마패드(53)의 표면에 공급하게 한다. 게다가 콘트롤러(59)는 웨이퍼 캐리어(51)로 하여금 ωWC의 속도로 회전하게 하고 FD의 연마압력을 제공하게 한다. 또한 콘트롤러(59)는 플래튼(52)으로 하여금 ωORB의 속도로 궤도운동하게 한다.
슬러리 S1은 미국 매사추세츠 보스톤 소재의 캐봇사(Cabot Corporation)로부터 입수가능한 Cabot 4110 또는 미국 노스캐롤리라 샤를로테 소재의 Baikowski International로부터 입수가능한 텅스텐 연마용 Cabot SSW-2000과 같은 임의의 적당한 금속 슬러리일 수 있다. 일반적으로 슬러리 S1은 pH 약 3 ~ 11에서 물기반(water based)의 것이어야 하며 직경 약 20 ~ 200nm의 직경과 약 1중량% ~ 5중량%의 슬러리 밀도를 갖는 연마입자의 콜로이드상 현탁액이다. 바람직하게는 슬러리 S1은 금속 대 배리어가 10:1보다 큰 선택비를 갖는다.
본 실시예에서는 이 금속연마공정이 배리어층(25)이 노출될 때까지 계속된다. 예컨대, 이 단계는 적합한 종래의 종료점 검출 구조에서는 연마 정지부로서 배리어층(25)을 이용하여 실행될 수 있다. 그렇지 않으면 시간화된 기술이 사용될 수 있다. 금속층(27)의 상부 제거의 결과로서 금속층(27)의 플러그(272) 또는 잔류부분들이 유전층(23) 내에 형성된 배리어 선폭의 콘댁홀 내에 남는다. 금속연마는 배리어층(25)이 검출될 때 중단되므로 통상적으로 일부 금속 리세스와 플러그(272)의 디슁이 존재하나 금속 리세스의 양은 도 1, 도 2A 및 도 2B와 관련된 종래의 상술한 설명에서 보다는 작다. 그 최종결과물을 도 7B에 도시하였다.
단계 63에서 콘트롤러(59)는 웨이퍼 캐리어(51)로 하여금 연마패드(53)와 플래튼(52)으로부터 상승되게 한다. 콘트롤러(59)는 그리고 탈이온수로 연마패드(53)를 정화시키게 하여 연마패드상의 슬러리 S1의 양을 감축시킨다. 특히 콘트롤러(59)는 디스펜서(56)로 하여금 탈이온수를 공급하도록 하고, 또한 패드 컨디셔닝부(57)로 하여금 연마패드(53)를 세정하게 한다. 이 단계는 슬러리 S2가 슬러리 S1과 얼마나 공존할 수 있느냐에 따라 선택적이다. 예컨대, 단계 63은 슬러리 S1이 낮은 pH의 슬러리이고 슬러리 S2가 높은 pH의 슬러리이면 유익하게 사용된다. 탈이온수 정화는 연마패드(53) 상의 잔류 슬러리 S1의 양을 상당히 감축시켜 바람직하지 못한 응집을 상당히 감축시킨다. 이 단계는 도 7C에서 웨이퍼(11)의 상면으로 탈이온수가 흐르는 것을 나타내는 화살표로 도시되어 있다. 대조적으로 슬러리S2는 슬러리 S1의 감축된 농도와 등가일 수 있거나, 슬러리 S2가 슬러리 S1과 동일한 pH를 가질 수 있다. 예컨대, 슬러리 S2는 슬러리 S1과 동일한 pH에서 공식화될 수 있으나 보다 작은 크기이면서 보다 연성의 연마특징을 갖는 연마제이다. 이들 경우에 단계 63은 슬러리의 유사한 특성이 응집을 야기시키지는 않을 것이기 때문에 생략될 수 있다.
단계 65에서는 콘트롤러(59)가 웨이퍼 캐리어(51)로 하여금 ωWC'의 제 2 속도로 회전하면서 웨이퍼(11)를 제 2 연마압력 FD'로 연마패드(53)와 접촉하게 한다. 또한 콘트롤러(59)는 플래튼(52)으로 하여금 제 2 속도 ωORB'로 궤도선회하게 하고 디스펜서(56)로 하여금 슬러리 S2를 웨이퍼(11)의 표면상에(도 7C에서 화살표 73으로 표시한 바와 같이) 공급한다. 이 제 2 연마단계는 도 7D에 도시된 바와 같이 배리어층(25)의 표면이 노출될 때까지 계속된다. 이 연마단계 중에 플러그(272) 또한 연마되어 비교적 소량의 금속이 제거되어 도 7D에 도시된 플러그(273)를 형성한다.
하나의 실시예에서, 슬러리 S2는 배리어층(25)의 제거를 위해 최적화된다.바람직하게는 슬러리 S2는 금속 대 배리어가 약 1:1 이하의 선택비를 갖는다. 임의의 적합한 배리어 슬러리는 배리어층(25)이 Ta, TaN 또는 Ta/TaN 스택으로부터 형성될 때 예를들면 Cabot사의 Cabot 4200이 사용될 수 있다. 이와 달리, 슬러리 S2는 배리어층(25)이 Ti, TiN 또는 Ti/TiN 스택으로부터 형성될 때 Baikowski International의 4보다 작은 pH를 갖는 Baiplanar 41일 수 있다. 금속 대 배리어에 대한 슬러리 S2의 선택도가 제 2 공정단계에서 감축되기 때문에 δ의 값(즉, 금속리세스 또는 디슁)은 유리하게 감축된다. 또한 α의 값(즉, 유전부식)은 슬러리 S2는 배리어 대 유전체에 대한 선택도가 슬러리 S1에서 보다 높게 되도록 선택된다. 즉, 유전부분(233)과 유전부분(234)의 두께차는 종래의 단일단계 공정이 이용되었을 경우 얻을 수 있는 것보다 작다. 또한 단일 플래튼이 사용되기 때문에 CMP 시스템(50)의 수율이 전술한 종래의 2-플래튼 시스템의 경우보다 상당히 높다.
표 1은 본 발명의 실시예에 따르는 공정의 여러 단계에 대한 연마 파라미터에 대한 값을 요약한 것이다.
제 1 연마 세정 제 2연마
FD 2 ~ 6psi 0 2 ~ 6psi
ωwc 12 ~ 36rpm n/a 12 ~ 36rpm
ωORB 200 ~ 600rpm n/a 200 ~ 600rpm
FR 50 ~ 150ml/분 100 ~ 400ml/분 50 ~ 150ml/분
시간 배리어 종료지점까지 10초 유전체 종료지점까지
슬러리 Cabot SSW-200 탈이온수 Cabot SSW-200(50%)
비록 CMP 시스템(50)이 본 발명에 비추어 콘택제조와 관련하여 설명되어 있지만 집적회로 제조분야에 관련된 기술자라면 이 실시예의 CMP 시스템(50)을 비아를 제조하거나 다마신 기술을 이용하여 층내 상호접속부를 제조하기 위해 사용할 수도 있다.
도 8은 본 발명의 다른 실시예에 따른 CMP시스템(50)(도 5)의 동작을 나타낸 도면이다. 도 9A ~ 도9E는 이 실시예의 CMP 시스템(50)의 동작중에 여러 지점에서의 최종 웨이퍼 구조를 나타낸 도면이다. 본 실시예는 단계 61(도 6)이 2단계로 분할되어 "소프트 랜딩(soft landing)"을 달성하는 것을 제외하고는 도 5, 도 6 및도 7A ~ 도 7D와 관련한 상술한 실시예와 실질적으로 동일하다. 본 명세서에서 사용되는 용어 소프트 랜딩은 제거비율을 감축시키기 위해 종료점 부근에서 연마 파라미터를 변경시키는 말하고, 이것은 디슁 및/또는 유전부식을 감축시키는 경향이 있다.
도 5, 도 8 및 도 9A ~ 도E를 참조하면, CMP 시스템(50)은 본 실시예에서는 다음과 같이 동작한다. 단계 81에서, CMP 시스템(50)은 금속층(27)의 CMP를 실행하기 위해 표준방식으로 사용된다. 보다 구체적으로 콘트롤러(59)는 디스펜서(56)로 하여금 금속 슬러리 S1을 연마패드(53)의 표면에 공급하게 한다. 이것은 도 9A에 도시되어 있다. 슬러리 S1은 금속층(27)을 연마하기에 적합한 금속 슬러리이다. 슬러리 S1은 바람직하게는 금속 대 배리어가 10:1보다 큰 선택비를 갖는다. 또한 콘트롤러(59)는 웨이퍼 캐리어(51)로 하여금 ωWC의 속도로 회전하게 하고 FD의 연마압력을 제공한다. 더욱이 콘트롤러(59)는 플래튼(52)으로 하여금 ωORB의 속도로 궤도선회하게 한다.
본 실시예에서는 이 금속 연마공정이 배리어층(25)이 노출되기 바로 전에 중단된다. 예컨대, 이 단계는 시간화된 연마기술을 이용하여 실행될 수 있다. 도 9B에 도시된 바와 같이, 비교적 박막의 금속층(274)이 배리어층(25) 위에 남는다. 연마는 배리어층(25)을 연마하지 않고 금속층(27)(도 9A)의 벌크를 제거하기 위해 사용되기 때문에 단계 81은 높은 제거속도로 최적화될 수 있다.
단계 83에서, 콘트롤러(59)는 소프트랜딩을 달성하도록 연마 파라미터를 변경한다. 특히, 콘트롤러(59)는 디스펜서(56)로 하여금 게속해서 슬러리 S1을 공급하도록 한다. 또한 웨이퍼 캐리어(51)는 연마패드(53)로부터 웨이퍼(11)를 제거하기 위해 들어올려질 필요가 없다. 그러나 연마압력 FD, 슬러리 유속 FR, 연마속도 ωWC및 궤도선회속도 ωORB는 감축된다. 본 실시예에서는 배리어층(25)이 검출되어 도 9C에 도시된 바와 같이 유전층(23)에 형성된 배리어 선형의 콘택홀에 금속 플러그(275)가 형성될 때까지 단계 83이 실행된다. 소프트 랜딩은 금속 플러그(275)의 디슁을 감축시키는 경향이 있다. 단계 63 및 단계 65는 상술한 바와 같이 실행된다.
표 2는 본 실시예에 따르는 공정의 여러 단계에 대한 연마 파라미터에 대한 값을 요약한 것이다.
제 1 연마 소프트랜딩 세정 제 2 연마
FD 3 ~ 6psi 1 ~ 3psi 0 2 ~ 6psi
ωwc 18 ~ 36rpm 12 ~ 24rpm n/a 18 ~ 36rpm
ωORB 300 ~ 600rpm 200 ~ 400rpm n/a 300 ~ 600rpm
FR 50 ~ 150ml/분 50 ~ 150ml/분 100 ~ 400ml/분 50 ~ 150ml/분
시간 시간화됨 배리어 종료지점 10초 유전체 종료지점
슬러리 Cabot 4110 Cabot 4110 탈이온수 Cabot 4200
도 10은 본 발명의 또 다른 실시예에 따르는 CMP 시스템(50)의 동작을 나타낸 도면이다. 도 11A ~ 도 11D는 CMP시스템(50)의 동작중에 여러 지점에서의 최종 웨이퍼의 구조를 나타낸 도면이다.
단계 101에서, CMP시스템(50)은 금속층(27)의 CMP를 수행하기 위해 표준방식으로 사용된다. 보다 구체적으로, 콘트롤러(59)는 도 11A에 도시된 바와 같이 디스펜서(56)로 하여금 금속 슬러리 S1을 연마패드(53)의 표면에 공급하게 한다. 바람직하게는 슬러리 S1은 금속 대 배리어가 10:1보다 큰 선택비를 갖는다. 또한 콘트롤러(59)는 웨이퍼 캐리어(51)로 하여금 ωWC의 속도로 회전하게 하고 FD의 연마압력을 제공한다. 콘트롤러(59)는 또한 플래튼(52)으로 하여금 ωORB의 속도로 궤도선회하게 한다.
본 실시예에서 이 금속 연마공정은 도 11B에 도시된 바와 같이 유전층(23)이 노출될 때까지 계속된다. 예를들면, 단계 101은 적합한 종래의 종료점 검출구조에서 연마정지부로서 유전층(23)을 이용하여 실행될 수 있다. 유전층(23)으로부터 임의의 잔류 배리어 물질을 제거하기 위해 과도한 연마가 수행될 수 있다. 배리어층(25)과 금속층(27) 상부의 제거결과로서 잔류부나 플러그(271)(도 11B)가 유전층(23) 내에 형성된 배리어 라인의 콘택홀 내에 남게 된다. 금속연마는 유전층이 제거될 때까지 중단되지 않기 때문에 일반적으로 상당한 플러그(271)의 디슁이 있다. 디슁의 양은 도 1, 도 2A 및 도2B와 관련한 종래의 디슁에 비교할만 하다.
단계 63은 도 6과 관련한 상술한 바와 같이 웨이퍼 캐리어(51)가 들어올려지고 탈이온수 세정이 수행되어 실행된다. 다음 단계 103이 실행된다. 단계 103에서, 콘트롤러(59)는 플래튼(52)으로 하여금 상이한 속도 ωORB'''F 궤도선회하게 하고 디스펜서(56)로 하여금 연마패드(53)의 표면에 슬러리 S2를 공급하게 한다. 본 실시예에서 슬러리 S2는 이전에 설명된 실시예에서 처럼 배리어 슬러리라기 보다는 유전 슬러리이다. 또한 콘트롤러(59)는 웨이퍼 캐리어(51)로 하여금 상이한 속도 ωWC로 회전하게 하면서 웨이퍼(11)가 상이한 연마압력 FD'''로 연마패드(53)와 접촉하게 한다. 이 제 2 연마단계는 유전층(23)의 일부를 제거하여 디슁가 마이크로스크래치를 감축시킨다. 보다 구체적으로 유전층(23)이 연마되므로 최종결과의 유전층(필드영역에서의 부분 237과 콘택영역에서의 부분 238) 표면은 도 11D에 도시된 바와 같이 표면과 거의 평평하게 된다. 이 연마단계중에, 플러그(271)(도11C)는 연마되므로 비교적 소량의 금속이 제거되어 도 11D에 도시된 플러그(275)를 형성한다.
하나의 실시예로서, 슬러리 S2는 유전층(23)의 연마를 위해 최적화된다. 슬러리 S2는 유전층 대 금속이 10:1 이상의 선택비를 갖는다. 임의의 적합한 유전 슬러리는 예를들면, Cabot사의 Cabot 타입 SS12 또는 Rodel로부터 입수가능한 낮은 pH의 SiO2인 Klebosol 30H50 등이 사용될 수 있다. 만약 그렇지 않으면 슬러리 S2는 Baikowski International의 4미만의 pH를 갖는 Baiplanar 41일 수도 있다. 이러한 슬러리의 종류는 슬러리 S1에 필적할 만한 pH를 가지며, 이것은 단계 63이 스킵되도록 허용한다. 금속 대 유전체에 대한 슬러리 S2의 선택도는 제 2 연마단계에서 훨씬 증가하기 때문에 δ의 값(즉, 디슁)은 유익하게 감축된다. 마이크로스크래치 또한 감축된다. 다른 실시예에서 처럼, 단일 플래튼이 사용되기 때문에 CMP시스템(50)의 수율은 전술한 종래의 2-플래튼 시스템보다 상당히 높다.
표 3은 본 실시예에 따르는 공정의 여러 단계에 대한 연마 파라미터에 대한값을 요약한 것이다.
제 1 연마 세정 제 2연마
FD 3 ~ 6psi 0 2 ~ 4psi
ωwc 12 ~ 24rpm n/a 12 ~ 24rpm
ωORB 200 ~ 400rpm n/a 200 ~ 400rpm
FR 50 ~ 150ml/분 100 ~ 400ml/분 50 ~ 200ml/분
시간 유전체 종료점 10초 20 ~ 200초
슬러리 Baiplanar 7L 탈이온수 깽디 Klebosol 30H50
변형 실시예에서 단계 101은 소프트랜딩 방법에서 동일한 슬러리 S1을 사용하는 2단계로 나뉜다. 이 방법은 단계 101을 단계 81 및 83(도 8)과 대체하는 것과 실질적으로 동일하다.
도 12 및 도 13은 CMP 시스템(50)(도 5)과 구리 다마신의 응용에서의 소프트 랜딩기술(도 8)의 사용결과 나타나는 디슁과 유전부식의 양을 각각 나타내는 도면이다. 이 예에서는 약 5000옹스트롬의 TEOS 산화층이 여러 웨이퍼상에 증착되고 수개의 다양한 크기를 갖는 트랜치가 거기에 형성된다. 등각의 TaN 배리어층과 블랭킷 구리층이 각 웨이퍼의 산화물층에 증착된다. 배리어층과 금속층은 각각 약 350옹스트롬과 1.8㎛의 두께를 갖는다. 특히 이 예는 구리 다마신 공정에 대한 디슁 및 유전부식에 대하여는 Sematech 926 TaN 패턴과 일치한다. 수개의 웨이퍼는 CMP 시스템(50)(도 5)과 소프트 랜딩 시스템(도 6)을 이용하여 연마된다. Cabot 4110 슬러리는 제 1 연마에서 사용되고 Cabot 4200 슬러리는 상술한 표 2에서 요약된 연마 파라미터하의 제 2 연마에서 사용된다.
비교를 위해 전술한 종래의 단일 단계 기술을 이용하여 다른 웨이퍼를 연마한다. IPEC 676 연마기는 CMP 시스템(50)(도 5)을 이용하기 위해 사용된다. 도 12및 도 13에 도시된 바와 같이, 디슁과 유전부식에 상당한 향상이 있다. 예컨대, 5×10마이크론 트렌치에 대하여 CMP시스템(50)은 각각 종래의 단일단계 시스템에서의 958옹스트롬의 디슁과 1250옹스트롬의 유전부식에 비해 약 50옹스트롬의 디슁과 약 710옹스트롬의 유전부식으로 감축되었다. 마이크로스크래칭에 중요한 차이가 관찰되지는 않았다.
다른 실시예에서, 텅스텐 콘택은 CMP시스템(50)과 도 5 및 도 6과 관련한 상술한 공정을 이용하여 형성된다. 이 실시예에서 TEOS 산화층은 수개의 웨이퍼상에 증착되며, 0.5㎛의 콘택홀이 그 내부에 형성된다. 800옹스트롬의 TiN과 200옹스트롬의 Ti의 배리어층은 산화층 상에 증착된다. 마지막으로 8000옹스트롬의 금속층은 배리어층 상에 증착된다. IPEC 676 연마기는 CMP 시스템(50)고 2단계 단일 플래튼 공정(도 6)을 실행하기 위해 이용된다.
Cabot SSW-2000 슬러리는 제 1 연마단계에서 사용된다. 탈이온수 세정없이 수정된 Cabot SSW-2000슬러리가 제 2 연마단계에서 사용된다. 보다 구체적으로 표준 Cabot SSW-2000 슬러리는 상기 표 1에서 요약된 연마 파라미터 하에서 표준 슬러리 보다 작은 고체함량(즉, 표준농도에 비해 50%의 고체농도)을 갖도록 희석된다. 이 실시예는 종래의 단일단계 시스템에 비해 유전부식에서 약 50%의 감축을 달성했다. 예컨대, 종래의 단일단계에서는 2000옹스트롬의 평균이었던 것에 비해 이 실시예에서는 1000옹스트롬의 평균이었다. 그러나, 디슁에서는 약간의 감축만이 관찰되었다. 즉, 종래의 단일단계 공정에서는 평균 약 250옹스트롬이었으나, 본 실시예에서는 약 245옹스트롬이었다. 제 1 및 제 2 연마단계에서의 슬러리는 금속 대배리어의 선택도가 동일하기 때문에 디슁은 현저하게 감축되지 않은 것으로 보여진다. 마이크로스크래칭의 차도 크지 않은 것으로 관찰되었다.
또 다른 실시예에서, 텅스텐 콘택은 CMP 시스템(50)과 도 5 및 도 10과 관련한 상술한 공정을 이용하여 형성된다. 이 실시예에서, TEOS 산화층은 수개의 웨이퍼 상에 증착되고, 0.5㎛의 콘택홀이 그 내부에 형성된다. 800옹스트롬의 TiN과 200옹스트롬의 Ti의 배리어층이 산화층 위에 증착된다. 마지막으로 8000옹스트롬의 금속층이 배리어층 위에 증착된다. IPEC 676 연마기는 CMP시스템(50)과 2-단계 1-플래튼 공정(도 8)을 이행하기 위해 사용된다.
Baiplanar 7L 슬러리는 제 1 연마단계에서 TEOS 산화층을 노출시키기 위해 사용된다. 탈이온수 세정단계는 제 2 연마 전에 수행된다. 제 2 연마에서는 Rodel Klebosol 30H50 wjpH SiO2슬러리가 상기 표 3에 리스트된 연마 파라미터하에서 사용된다. 이 실시예는 종래의 단일단계 시스템에 비해 디슁과 유전부식의 감축을 약간 달성한다. 예를들면, 종래의 단일단계 공정에 비해 약 2%의 디슁 감축과 약10%의 유전부식 감축을 달성한다. 그러나 마이크로스크래치에서는 약50%의 감축이 관찰되었다. 즉, 종래의 단일단계 공정에서의 약 300옹스트롬 평방근(root mean square, rms)에 비해 약 150옹스트롬 평방근이었다. 제 2 연마단계의 연마시간이 이 실시예에서는 비교적 짧았기 때문에, 즉 30초, 디슁이 크게 감축되지 않은 것으로 생각된다.
상술한 다단계 CMP 시스템의 실시예들은 본 발명의 원리를 설명하기 위한 것이며 상술한 특정 실시예로 본 발명을 제한하고자 의도한 것은 아니다. 예컨대 당업자라면 본 명세서에 발표된 내용을 고려하여 상술한 것을 제외한 다른 슬러리나 CMP 장치를 이용하여 부당한 다른 실시예를 고안해 낼 수 있을 것이다. 특히 회전CMP장치는 상술한 궤도선회 CMP 대신 사용될 수 있다. 더욱이, 단일 플래튼 상에서 3이상의 연마단계를 이용하여 원하는 수율과, 디슁, 및 유전부식의 최적화를 달성할 수 있는 다른 실시예가 이용될 수 있다. 더 나아가 당업자라면 배리어층을 갖지 않는 접속부간 구조에 대한 다른 실시예를 실행할 수 있다. 부가적으로 용어 "웨이퍼"나 "반도체 웨이퍼"가 본 명세서에서 광범위하게 사용되고 있으나 보다 일반적으로는 용어 "워크피스(workpiece)"라고 일반적으로 호칭된다. 워크피스는 반도체 웨이퍼, 활성 디바이스 또는 회로를 가지거나 가지지 않거나 것들과 같은 베어(bare) 반도체기판 또는 다른 반도체 기판, 부분적으로 처리된 웨이퍼, 그리고 절연체 상의 실리콘(Silicon On Insulator, SOI), 하이브리드 어셈블리, 플랫패널 디스플레이, 마이크로 일렉트로 미케니칼 센서(Micro-Elecro-Menhanical-Sensors, MEANS), MEMS 웨이퍼, 컴퓨터 하드디스크 또는 평탄화로부터 이익을 얻는 다른 물질들을 포함한다. 따라서 본 발명의 바람직한 실시예가 예시되고 설명되어 있지만 본 발명의 사상과 범위로부터 벗어나지 않는 다른 변경이 행해질 수 있는 것으로 여겨진다.

Claims (53)

  1. CMP 장치를 사용하는 웨이퍼의 화학기계적 연마(Chemical Mechanical Polishing, CMP)방법에 있어서, 상기 CMP는 집적회로를 상호접속하는 금속의 제조시 웨이퍼상에서 수행되며, 상기 웨이퍼는 그위에 형성된 상호접속부가 한정되도록 패턴화된 유전층과, 유전층 위에 형성된 배리어층 및 배리어층 위에 형성된 금속층을 구비하고, 상기 CMP 장치는 그 위에 장착된 연마패드를 갖는 플래튼과, 슬러리 디스펜서와, 웨이퍼 캐리어를 구비하며,
    상기 연마방법은,
    상기 웨이퍼 캐리어를 이용하여 동작위치의 웨이퍼를 CMP 장치의 연마패드에 배치시키는 단계와;
    제 1 세트의 연마 파라미터를 갖도록 구성된 상기 CMP기기를 이용하여 제 1 슬러리로 웨이퍼의 제 1 연마를 실행하는 단계와;
    제 2 세트의 연마 파라미터를 갖도록 구성된 상기 CMP기기를 이용하여 제 2 슬러리로 웨이퍼의 제 2 연마를 실행하는 단계를 포함하며, 상기 제 2 연마는 연마패드와 제 1 연마에서 사용되는 플래튼을 이용하여 수행되고, 상기 제 2 슬러리는 제 1 슬러리와 다른 것을 특징으로 하는 연마방법.
  2. 제 1 항에 있어서,
    상기 금속층은 구리로 형성되고, 상기 유전층 내에 한정된 상기 상호접속부는 층내(intra-layer) 상호접속부의 부분을 형성하는 것을 특징으로 하는 연마방법.
  3. 제 1 항에 있어서,
    상기 금속층은 텅스텐으로 형성되고, 상기 유전층 내에 한정된 상기 상호접속부는 층간(inter-layer) 상호접속부의 부분을 형성하는 것을 특징으로 하는 연마방법.
  4. 제 1 항에 있어서,
    제 2 연마중에 제 2 슬러리의 성능이 영향을 받지 않도록 상기 연마패드를 클리닝하는 단계를 추가로 포함하는 것을 특징으로 하는 연마방법.
  5. 제 4 항에 있어서,
    상기 연마패드를 상기 클리닝 공정중에 탈이온수로 세정하여 상기 연마패드로부터 제 1 슬러리를 제거하는 것을 특징으로 하는 연마방법.
  6. 제 5 항에 있어서,
    상기 연마패드는 상기 클리닝 공정중에 컨디셔닝되는 것을 특징으로 하는 연마방법.
  7. 제 1 항에 있어서,
    상기 제 1 연마는 금속층의 부분들을 제거하여 배리어층의 부분들을 노출시키면서 금속층의 잔류부분들을 남게하여 상기 유전층에 한정된 상기 상호접속부의 부분으로서 기능하게 하는 것을 특징으로 하는 연마방법.
  8. 제 7 항에 있어서,
    상기 제 2 연마는 상기 유전층에 한정된 상기 상호접속부의 일부분을 형성하지 않는 상기 배리어층의 노출부분들을 제거하도록 수행되는 것을 특징으로 하는 연마방법.
  9. 제 7 항에 있어서,
    상기 웨이퍼의 제 1 연마는 상기 배리어층의 부분들이 완전히 노출되기 앞서 제 3 세트의 연마 파라미터를 갖는 제 1 슬러리를 이용하여 상기 웨이퍼를 연마하는 단계를 추가로 포함하고, 상기 제 3 세트의 연마 파라미터는 상기 제 1 세트의 연마 파라미터의 대응 파라미터와 다른 적어도 하나의 파라미터를 갖는 것을 특징으로 하는 연마방법.
  10. 제 7 항에 있어서,
    제 2 슬러리는 제 1 슬러리에 비해 상기 금속층에 대한 배리어층의 선택도가 높은 것을 특징으로 하는 연마방법.
  11. 제 7 항에 있어서,
    상기 제 2 슬러리는 감축된 고체농도를 갖는 제 1 슬러리와 동일한 것을 특징으로 하는 연마방법.
  12. 제 7 항에 있어서,
    상기 제 2 슬러리는 제 1 슬러리와 동일한 pH를 갖는 것을 특징으로 하는 연마방법.
  13. 제 7 항에 있어서,
    제 1 슬러리 및 제 2 슬러리는 연마입자를 함유하며, 제 2 슬러리의 연마입자는 제 1 슬러리의 연마입자보다 작은 평균직경을 갖는 것을 특징으로 하는 연마방법.
  14. 제 7 항에 있어서,
    제 1 슬러리 및 제 2 슬러리는 연마입자를 함유하며, 제 2 슬러리의 연마입자는 제 1 슬러리의 연마입자보다 평균적으로 연성인 것을 특징으로 하는 연마방법.
  15. 제 1 항에 있어서,
    제 1 연마는 상기 금속층 및 상기 배리어층의 부분들을 제거하여 상기 유전층의 부분들을 노출시키면서 상기 금속층과 상기 배리어층의 잔류부분들을 남게 하여 상기 유전층내에 한정된 상기 상호 접속부로서 기능하게 하는 것을 특징으로 하는 연마방법.
  16. 제 15 항에 있어서,
    상기 제 2 슬러리는 금속층에 비해 제 1 슬러리의 선택도보다 큰 유전층의 선택도를 갖는 것을 특징으로 하는 연마방법.
  17. 제 15 항에 있어서,
    제 2 연마는 상기 유전층의 노출부의 상부를 제거하도록 수행되는 것을 특징으로 하는 연마방법.
  18. 집적회로의 금속 상호접속부의 제조시 웨이퍼를 화학기계적으로 연마(Chemical Mechanical Polishing, CMP)하는 장치에 있어서, 상기 웨이퍼는 그위에 형성되어 상호접속부가 한정되도록 패턴화된 유전층과, 상기 유전층 위에 형성된 배리어층 및 상기 배리어층 위에 형성된 금속층을 구비하고,
    상기 연마장치는,
    상부에 장착된 플래튼과 연마패드를 이용하면서 제 1 슬러리와 제 1 세트의 연마 파라미터로 웨이퍼의 제 1 연마를 수행하는 제 1 연마수단과;
    제 1 연마시에 수행되었던 상기 플래튼과 상기 연마패드를 이용하면서 제 1 슬러리와 다른 제 2 슬러리와 제 2 세트의 연마 파라미터로 상기 웨이퍼의 제 2 연마를 수행하는 제 2 연마수단을,
    포함하는 것을 특징으로 하는 연마장치.
  19. 제 18 항에 있어서,
    상기 금속층은 구리로 형성되고, 상기 유전층 내에 한정된 상기 상호접속부는 층내(intra-layer) 상호접속부의 부분을 형성하는 것을 특징으로 하는 연마장치.
  20. 제 18 항에 있어서,
    상기 금속층은 텅스텐으로 형성되고, 상기 유전층 내에 한정된 상기 상호접속부는 층간(inter-layer) 상호접속부의 부분을 형성하는 것을 특징으로 하는 연마방법.
  21. 제 18 항에 있어서,
    제 2 연마중에 제 2 슬러리의 성능이 영향을 받지 않도록 상기 연마패드를 클리닝하는 공정을 수행하는 클리닝 수단을 추가로 포함하는 것을 특징으로 하는 연마장치.
  22. 제 21 항에 있어서,
    상기 클리닝 수단은 상기 연마패드를 탈이온수로 세정하여 상기 연마패드로부터 제 1 슬러리를 제거하는 것을 특징으로 하는 연마장치.
  23. 제 22 항에 있어서,
    상기 클리닝 수단은 상기 연마패드를 컨디셔닝하도록 구성되는 것을 특징으로 하는 연마장치.
  24. 제 18 항에 있어서,
    상기 제 1 연마수단은 금속층의 부분들을 제거하여 상기 배리어층의 부분들을 노출시키면서 상기 금속층의 잔류부분들을 남게하여 상기 유전층내에 한정된 상기 상호접속부의 부분으로서 기능하게 하는 것을 특징으로 하는 연마장치.
  25. 제 24 항에 있어서,
    상기 제 2 연마수단은 상기 유전층내에 한정된 상기 상호접속부의 일부분을 형성하지 않는 상기 배리어층의 노출부분들을 제거하는 것을 특징으로 하는 연마장치.
  26. 제 24 항에 있어서,
    상기 제 1 연마수단은 상기 배리어층의 부분들이 완전히 노출되기 앞서 제 3세트의 연마 파라미터를 갖는 제 1 슬러리를 이용하여 상기 웨이퍼를 연마하도록 구성되고, 상기 제 3 세트의 연마 파라미터는 상기 제 1 세트의 연마 파라미터의 대응 파라미터와 다른 적어도 하나의 파라미터를 갖는 것을 특징으로 하는 연마장치.
  27. 제 24 항에 있어서,
    제 2 슬러리는 금속층에 대한 배리어층의 선택도가 제 1 슬러리의 그것에 비해 높은 것을 특징으로 하는 연마장치.
  28. 제 24 항에 있어서,
    상기 제 2 슬러리는 감축된 고체농도를 갖는 제 1 슬러리와 동일한 것을 특징으로 하는 연마장치.
  29. 제 24 항에 있어서,
    상기 제 2 슬러리는 제 1 슬러리와 동일한 pH를 갖는 것을 특징으로 하는 연마장치.
  30. 제 24 항에 있어서,
    제 1 슬러리 및 제 2 슬러리는 연마입자를 함유하며, 제 2 슬러리의 연마입자는 제 1 슬러리의 연마입자보다 작은 평균직경을 갖는 것을 특징으로 하는 연마장치.
  31. 제 24 항에 있어서,
    제 1 슬러리 및 제 2 슬러리는 연마입자를 함유하며, 제 2 슬러리의 연마입자는 제 1 슬러리의 연마입자보다 평균적으로 연성인 것을 특징으로 하는 연마장치.
  32. 제 18 항에 있어서,
    제 1 연마수단은 상기 금속층 및 상기 배리어층의 부분들을 제거하여 상기 유전층의 부분들을 노출시키면서 상기 금속층과 상기 배리어층의 잔류부분들을 남게 하여 상기 유전층내에 한정된 상기 상호 접속부로서 기능하게 하는 것을 특징으로 하는 연마장치.
  33. 제 32 항에 있어서,
    제 2 슬러리는 금속층에 대한 유전층의 선택도가 제 1 슬러리의 것보다 큰 것을 특징으로 하는 연마장치.
  34. 제 32 항에 있어서,
    제 2 연마는 상기 유전층의 노출부의 상부를 제거하도록 수행되는 것을 특징으로 하는 연마장치.
  35. 웨이퍼를 화학기계적으로 연마(Chemical Mechanical Polishing, CMP)하는 장치에 있어서, 상기 웨이퍼는 그 위에 형성되어 상호접속부가 한정되도록 패턴화된 유전층과, 상기 유전층 위에 형성된 배리어층 및 상기 배리어층 위에 형성된 금속층을 구비하고,
    상기 CMP 장치는,
    상부에 장착된 연마패드를 갖는 플래튼과;
    상기 연마패드에 동작적으로 결합되어 복수의 슬러리를 저장하도록 구성되며, 상기 저장된 하나 이상의 슬러리를 상기 연마패드에 선택적으로 공급하는 디스펜서와;
    상기 웨이퍼를 선택적으로 지지하도록 구성된 웨이퍼 캐리어와;
    상기 플래튼, 디스펜서 및 웨이퍼 캐리어와 결합되며, 상기 CMP 장치가 상기 웨이퍼의 제 1 연마 및 제 2 연마를 수행하도록 구성된 콘트롤러를 포함하며,
    제 1 연마에서, 상기 콘트롤러는 상기 웨이퍼 캐리어와 플래튼이 제 1 세트의 연마 파라미터에 따라 상기 웨이퍼와 상기 연마패드 사이에서 연마동작을 하도록 하고, 또한 상기 디스펜서가 상기 웨이퍼와 연마패드 사이의 계면에 제 1 슬러리를 공급하도록 하며,
    제 2 연마에서, 상기 콘트롤러는 상기 웨이퍼 캐리어가 제 2 세트의 연마 파라미터에 따라 상기 웨이퍼와 상기 연마패드 사이에서 연마동작을 하도록 하고, 또한 상기 디스펜서가 상기 웨이퍼와 연마패드 사이의 계면에 제 1 슬러리와 다른 제2 슬러리를 공급하도록 하는 것을 특징으로 하는 CMP장치.
  36. 제 35 항에 있어서,
    상기 CMP장치는 궤도선회 CMP 장치인 것을 특징으로 하는 CMP 장치.
  37. 제 35 항에 있어서,
    상기 금속층은 구리로 형성되고, 상기 유전층 내에 한정된 상기 상호접속부는 층내(intra-layer) 상호접속부의 부분을 형성하는 것을 특징으로 하는 CMP 장치
  38. 제 35 항에 있어서,
    상기 금속층은 텅스텐으로 형성되고, 상기 유전층 내에 한정된 상기 상호접속부는 층간(inter-layer) 상호접속부의 부분을 형성하는 것을 특징으로 하는 CMP 장치.
  39. 제 35 항에 있어서,
    상기 연마패드의 클리닝 공정을 수행하도록 구성되어 상기 연마패드로부터 제 1 슬러리를 제거하는 패드 콘디셔너를 추가로 포함하는 것을 특징으로 하는 CMP 장치.
  40. 제 39 항에 있어서,
    상기 연마패드로부터 제 1 슬러리를 제거하는 클리닝 공정중에 상기 콘트롤러는 상기 패드 콘디셔너로 하여금 탈이온수로 상기 연마패드를 세정하도록 구성되는 것을 특징으로 하는 CMP 장치.
  41. 제 35 항에 있어서,
    제 1 연마는 상기 금속층의 부분들을 제거하여 상기 배리어층의 부분들을 노출시키면서 상기 금속층의 잔류부분들을 남게하여 상기 유전층내에 한정된 상기 상호접속부의 부분으로서 기능하게 하는 것을 특징으로 하는 CMP 장치.
  42. 제 41 항에 있어서,
    상기 제 2 연마는 상기 유전층 내에 한정된 상호접속부의 일부분을 형성하지 않는 배리어층의 노출부들을 제거하는 것을 특징으로 하는 CMP 장치.
  43. 제 41 항에 있어서,
    상기 제 1 연마는 상기 배리어층의 부분들이 완전히 노출되기 앞서 제 3 세트의 연마 파라미터에 따라 제 1 슬러리를 이용하여 상기 웨이퍼를 연마하도록 구성되고, 상기 제 3 세트의 연마 파라미터는 상기 제 1 세트의 연마 파라미터의 대응 파라미터와 다른 적어도 하나의 파라미터를 갖는 것을 특징으로 하는 CMP 장치.
  44. 제 41 항에 있어서,
    제 2 슬러리는 금속층에 대한 배리어층의 선택도가 제 1 슬러리의 그것에 비해 높은 것을 특징으로 하는 CMP 장치.
  45. 제 41 항에 있어서,
    상기 제 2 슬러리는 감축된 고체농도를 갖는 제 1 슬러리와 동일한 것을 특징으로 하는 CMP 장치.
  46. 제 41 항에 있어서,
    상기 제 2 슬러리는 제 1 슬러리와 동일한 pH를 갖는 것을 특징으로 하는 연마장치.
  47. 제 41 항에 있어서,
    제 1 슬러리 및 제 2 슬러리는 연마입자를 함유하며, 제 2 슬러리의 연마입자는 제 1 슬러리의 연마입자보다 작은 평균직경을 갖는 것을 특징으로 하는 CMP장치.
  48. 제 41 항에 있어서,
    제 1 슬러리 및 제 2 슬러리는 연마입자를 함유하며, 제 2 슬러리의 연마입자는 제 1 슬러리의 연마입자보다 평균적으로 연성인 것을 특징으로 하는 CMP장치.
  49. 제 35 항에 있어서,
    제 1 연마는 상기 금속층 및 상기 배리어층의 부분들을 제거하여 상기 유전층의 부분들을 노출시키면서 상기 금속층과 상기 배리어층의 잔류부분들을 남게 하여 상기 유전층내에 한정된 상기 상호 접속부로서 기능하게 하는 것을 특징으로 하는 CMP 장치.
  50. 제 49 항에 있어서,
    제 2 슬러리는 금속층에 대한 유전층의 선택도가 제 1 슬러리의 것보다 큰 것을 특징으로 하는 CMP 장치.
  51. 제 49 항에 있어서,
    제 2 연마는 상기 유전층의 노출부의 상부를 제거하도록 수행되는 것을 특징으로 하는 CMP 장치.
  52. (a) 기판 상부의 레벨간(inter-level) 절연층에 적어도 하나의 개구부를 형성하는 단계와;
    (b) 상기 적어도 하나의 개구부에 도전성 금속을 성장시켜 상기 도전성 금속의 일부분이 상기 레벨간 절연층의 상면 위로 돌출부를 갖도록 하는 단계와;
    (c) 상기 돌출부의 상부를 가혹한 조건하에서 연마하는 단계와;
    (d) 상기 도전성 금속의 일부가 상기 레벨간 절연층의 상면과 동일 평면을이룰 때까지 완화된 조건하에서 상기 돌출부의 나머지 부분을 연마하는 단계를,
    포함하는 것을 특징으로 배선구조의 제조방법.
  53. (a) 기판 상부의 레벨간(inter-level) 절연층에 적어도 하나의 개구부를 형성하는 단계와;
    (b) 상기 적어도 하나의 개구부에 도전성 금속을 성장시켜 상기 도전성 금속의 일부분이 상기 레벨간 절연층의 상면 위로 돌출부를 갖도록 하는 단계와;
    (c) 상기 돌출부의 상부를 고속으로 연마하는 단계와;
    (d) 상기 도전성 금속의 일부가 상기 레벨간 절연층의 상면과 동일 평면을 이룰 때까지 저속으로 상기 돌출부의 나머지 부분을 연마하는 단계를,
    포함하는 것을 특징으로 배선구조의 제조방법.
KR1020017007612A 1998-12-16 1999-12-16 다단계 화학기계적 연마방법 및 장치 KR20010101276A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/212,929 1998-12-16
US09/212,929 US6261158B1 (en) 1998-12-16 1998-12-16 Multi-step chemical mechanical polishing
PCT/US1999/030112 WO2000035627A2 (en) 1998-12-16 1999-12-16 Multi-step chemical mechanical polishing

Publications (1)

Publication Number Publication Date
KR20010101276A true KR20010101276A (ko) 2001-11-14

Family

ID=22792996

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020017007612A KR20010101276A (ko) 1998-12-16 1999-12-16 다단계 화학기계적 연마방법 및 장치

Country Status (5)

Country Link
US (1) US6261158B1 (ko)
JP (1) JP2002541649A (ko)
KR (1) KR20010101276A (ko)
TW (1) TW434110B (ko)
WO (1) WO2000035627A2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100672941B1 (ko) * 2004-10-06 2007-01-24 삼성전자주식회사 구리 부식 억제 세정 용액 및 이를 이용하는 씨엠피 공정

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6589872B1 (en) * 1999-05-03 2003-07-08 Taiwan Semiconductor Manufacturing Company Use of low-high slurry flow to eliminate copper line damages
KR20020068050A (ko) * 1999-12-07 2002-08-24 캐보트 마이크로일렉트로닉스 코포레이션 화학 기계적 연마 방법
US7041599B1 (en) * 1999-12-21 2006-05-09 Applied Materials Inc. High through-put Cu CMP with significantly reduced erosion and dishing
US6962524B2 (en) * 2000-02-17 2005-11-08 Applied Materials, Inc. Conductive polishing article for electrochemical mechanical polishing
US7678245B2 (en) 2000-02-17 2010-03-16 Applied Materials, Inc. Method and apparatus for electrochemical mechanical processing
US7670468B2 (en) 2000-02-17 2010-03-02 Applied Materials, Inc. Contact assembly and method for electrochemical mechanical processing
US6228771B1 (en) * 2000-03-23 2001-05-08 Infineon Technologies North America Corp. Chemical mechanical polishing process for low dishing of metal lines in semiconductor wafer fabrication
US20020023715A1 (en) * 2000-05-26 2002-02-28 Norio Kimura Substrate polishing apparatus and substrate polishing mehod
JP3916375B2 (ja) * 2000-06-02 2007-05-16 株式会社荏原製作所 ポリッシング方法および装置
US6609950B2 (en) * 2000-07-05 2003-08-26 Ebara Corporation Method for polishing a substrate
DE10037446A1 (de) * 2000-07-26 2002-02-14 Infineon Technologies Ag Verfahren zum Aufbringen von Justiermarken auf einer Halbleiterscheibe
DE10042932C2 (de) * 2000-08-31 2002-08-29 Infineon Technologies Ag Verfahren zur Herstellung eines Metallkontaktes in einem Dielektrikum
TW462908B (en) * 2000-09-25 2001-11-11 United Microelectronics Corp Chemical mechanical polishing
US6328042B1 (en) * 2000-10-05 2001-12-11 Lam Research Corporation Wafer cleaning module and method for cleaning the surface of a substrate
US6478659B2 (en) * 2000-12-13 2002-11-12 Promos Technologies, Inc. Chemical mechanical polishing method for slurry free fixed abrasive pads
US6620027B2 (en) * 2001-01-09 2003-09-16 Applied Materials Inc. Method and apparatus for hard pad polishing
US7008554B2 (en) 2001-07-13 2006-03-07 Applied Materials, Inc. Dual reduced agents for barrier removal in chemical mechanical polishing
US7104869B2 (en) * 2001-07-13 2006-09-12 Applied Materials, Inc. Barrier removal at low polish pressure
JP3639229B2 (ja) * 2001-07-17 2005-04-20 松下電器産業株式会社 堆積膜の平坦化方法
US6821881B2 (en) 2001-07-25 2004-11-23 Applied Materials, Inc. Method for chemical mechanical polishing of semiconductor substrates
KR100442962B1 (ko) * 2001-12-26 2004-08-04 주식회사 하이닉스반도체 반도체소자의 금속배선 콘택플러그 형성방법
US20030162399A1 (en) * 2002-02-22 2003-08-28 University Of Florida Method, composition and apparatus for tunable selectivity during chemical mechanical polishing of metallic structures
CN1653600A (zh) * 2002-03-13 2005-08-10 Asm努突尔股份有限公司 铜和阻障层之整合化学机械抛光的方法和设备
US6726535B2 (en) * 2002-04-25 2004-04-27 Taiwan Semiconductor Manufacturing Co., Ltd. Method for preventing localized Cu corrosion during CMP
WO2004025720A1 (en) * 2002-09-13 2004-03-25 Koninklijke Philips Electronics N.V. Manufacturing an ic
DE10245610A1 (de) * 2002-09-30 2004-04-15 Advanced Micro Devices, Inc., Sunnyvale Verfahren zum selektiven Entfernen von Metallresten von einer dielektrischen Schicht mittels chemischen mechanischen Polierens
TWI295950B (en) 2002-10-03 2008-04-21 Applied Materials Inc Method for reducing delamination during chemical mechanical polishing
US20040074518A1 (en) * 2002-10-22 2004-04-22 Texas Instruments Incorporated Surfactants for post-chemical mechanical polishing storage and cleaning
US20040082274A1 (en) * 2002-10-24 2004-04-29 Yaojian Leng Polishing slurry used for copper chemical mechanical polishing (CMP) process
US7063597B2 (en) 2002-10-25 2006-06-20 Applied Materials Polishing processes for shallow trench isolation substrates
JP2004193377A (ja) * 2002-12-12 2004-07-08 Toshiba Corp 半導体装置の製造方法
AU2003292786A1 (en) 2002-12-26 2004-07-22 Hoya Corporation Method for producing glass substrate for information recording medium, polishing apparatus and glass substrate for information recording medium
US7052371B2 (en) * 2003-05-29 2006-05-30 Tbw Industries Inc. Vacuum-assisted pad conditioning system and method utilizing an apertured conditioning disk
US20040248405A1 (en) * 2003-06-02 2004-12-09 Akira Fukunaga Method of and apparatus for manufacturing semiconductor device
US6830504B1 (en) * 2003-07-25 2004-12-14 Taiwan Semiconductor Manufacturing Company Barrier-slurry-free copper CMP process
US7109117B2 (en) * 2004-01-14 2006-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Method for chemical mechanical polishing of a shallow trench isolation structure
US7040967B2 (en) * 2004-01-26 2006-05-09 Tbw Industries Inc. Multi-step, in-situ pad conditioning system and method for chemical mechanical planarization
US6971945B2 (en) * 2004-02-23 2005-12-06 Rohm And Haas Electronic Materials Cmp Holdings, Inc. Multi-step polishing solution for chemical mechanical planarization
US20060179544A1 (en) * 2005-02-14 2006-08-17 Knievel Janet A Tube hat
US7077728B1 (en) * 2005-04-07 2006-07-18 Advanced Micro Devices, Inc. Method for reducing edge array erosion in a high-density array
EP1899111A2 (en) * 2005-06-06 2008-03-19 Advanced Technology Materials, Inc. Integrated chemical mechanical polishing composition and process for single platen processing
JP2007129115A (ja) * 2005-11-07 2007-05-24 Fuji Electric Holdings Co Ltd 半導体装置の製造方法
JP2009088486A (ja) * 2007-08-29 2009-04-23 Applied Materials Inc 高スループット低形状銅ｃｍｐ処理
EP2474978B1 (en) * 2009-08-31 2016-12-07 Elm Inc. Method and apparatus for repairing optical disc
CN102543819B (zh) * 2010-12-08 2016-08-17 无锡华润上华科技有限公司 一种防范sti-cmp划伤的方法
US20130062736A1 (en) * 2011-09-09 2013-03-14 Texas Instruments Incorporated Post-polymer revealing of through-substrate via tips
US9275874B2 (en) * 2013-08-30 2016-03-01 GlobalFoundries, Inc. Methods for fabricating integrated circuits using chemical mechanical planarization to recess metal
JP6936237B2 (ja) * 2016-02-08 2021-09-15 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 化学研磨のためのシステム、装置、及び方法
TWI639486B (zh) * 2018-05-31 2018-11-01 國立清華大學 全向整合式調節裝置

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4674236A (en) * 1985-05-13 1987-06-23 Toshiba Machine Co., Ltd. Polishing machine and method of attaching emery cloth to the polishing machine
US4910155A (en) 1988-10-28 1990-03-20 International Business Machines Corporation Wafer flood polishing
US5244534A (en) 1992-01-24 1993-09-14 Micron Technology, Inc. Two-step chemical mechanical polishing process for producing flush and protruding tungsten plugs
US5395801A (en) 1993-09-29 1995-03-07 Micron Semiconductor, Inc. Chemical-mechanical polishing processes of planarizing insulating layers
US5340370A (en) 1993-11-03 1994-08-23 Intel Corporation Slurries for chemical mechanical polishing
US5656554A (en) 1994-07-29 1997-08-12 International Business Machines Corporation Semiconductor chip reclamation technique involving multiple planarization processes
US5522965A (en) 1994-12-12 1996-06-04 Texas Instruments Incorporated Compact system and method for chemical-mechanical polishing utilizing energy coupled to the polishing pad/water interface
US5478435A (en) * 1994-12-16 1995-12-26 National Semiconductor Corp. Point of use slurry dispensing system
US5763325A (en) 1995-07-04 1998-06-09 Fujitsu Limited Fabrication process of a semiconductor device using a slurry containing manganese oxide
JP2850803B2 (ja) 1995-08-01 1999-01-27 信越半導体株式会社 ウエーハ研磨方法
US5658185A (en) * 1995-10-25 1997-08-19 International Business Machines Corporation Chemical-mechanical polishing apparatus with slurry removal system and method
US5709593A (en) * 1995-10-27 1998-01-20 Applied Materials, Inc. Apparatus and method for distribution of slurry in a chemical mechanical polishing system
US5676587A (en) 1995-12-06 1997-10-14 International Business Machines Corporation Selective polish process for titanium, titanium nitride, tantalum and tantalum nitride
US5718618A (en) 1996-02-09 1998-02-17 Wisconsin Alumni Research Foundation Lapping and polishing method and apparatus for planarizing photoresist and metal microstructure layers
JP3076244B2 (ja) 1996-06-04 2000-08-14 日本電気株式会社 多層配線の研磨方法
JP2865061B2 (ja) * 1996-06-27 1999-03-08 日本電気株式会社 研磨パッドおよび研磨装置ならびに半導体装置の製造方法
US5664990A (en) * 1996-07-29 1997-09-09 Integrated Process Equipment Corp. Slurry recycling in CMP apparatus
US5652177A (en) 1996-08-22 1997-07-29 Chartered Semiconductor Manufacturing Pte Ltd Method for fabricating a planar field oxide region
US5916011A (en) * 1996-12-26 1999-06-29 Motorola, Inc. Process for polishing a semiconductor device substrate
US5993685A (en) 1997-04-02 1999-11-30 Advanced Technology Materials Planarization composition for removing metal films
US5934980A (en) 1997-06-09 1999-08-10 Micron Technology, Inc. Method of chemical mechanical polishing
US6139406A (en) 1997-06-24 2000-10-31 Applied Materials, Inc. Combined slurry dispenser and rinse arm and method of operation

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100672941B1 (ko) * 2004-10-06 2007-01-24 삼성전자주식회사 구리 부식 억제 세정 용액 및 이를 이용하는 씨엠피 공정

Also Published As

Publication number Publication date
WO2000035627A2 (en) 2000-06-22
JP2002541649A (ja) 2002-12-03
WO2000035627A3 (en) 2000-11-09
US6261158B1 (en) 2001-07-17
TW434110B (en) 2001-05-16

Similar Documents

Publication Publication Date Title
KR20010101276A (ko) 다단계 화학기계적 연마방법 및 장치
US7104869B2 (en) Barrier removal at low polish pressure
US20060057945A1 (en) Chemical mechanical polishing process
US20010027083A1 (en) Method for forming a copper interconnect using a multi-platen chemical mechanical polishing (CMP) process
US6027997A (en) Method for chemical mechanical polishing a semiconductor device using slurry
US6573173B2 (en) Method for forming a copper interconnect using a multi-platen chemical mechanical polishing (CMP) process
US20010052351A1 (en) Method for cleaning semiconductor wafer having copper structure formed thereon
US20060094242A1 (en) Chemical mechanical polishing method, and washing/rinsing method associated therewith
JP2001085378A (ja) 半導体装置およびその製造方法
US7361582B2 (en) Method of forming a damascene structure with integrated planar dielectric layers
US6045605A (en) Abrasive material for polishing a semiconductor wafer, and methods for manufacturing and using the abrasive material
US20040074518A1 (en) Surfactants for post-chemical mechanical polishing storage and cleaning
US6634930B1 (en) Method and apparatus for preventing metal corrosion during chemical mechanical polishing
US6436832B1 (en) Method to reduce polish initiation time in a polish process
KR100338272B1 (ko) 매립 금속배선의 형성방법
US20040023607A1 (en) Method and apparatus for integrated chemical mechanical polishing of copper and barrier layers
WO2006047088A1 (en) Methods and compositions for chemical mechanical polishing substrates
US20040074517A1 (en) Surfactants for chemical mechanical polishing
US6461230B1 (en) Chemical-mechanical polishing method
EP1281199B1 (en) Metal chemical mechanical polishing process for minimizing dishing during semiconductor wafer fabrication
CN110660665B (zh) 金属栓塞的形成方法
US6841470B2 (en) Removal of residue from a substrate
WO2017147767A1 (en) Chemical mechanical polishing method
US7025661B2 (en) Chemical mechanical polishing process
US20010051431A1 (en) Fabrication process for dishing-free cu damascene structures

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application