JP2002516560A - 電圧増倍器のカスケード接続 - Google Patents
電圧増倍器のカスケード接続Info
- Publication number
- JP2002516560A JP2002516560A JP2000550201A JP2000550201A JP2002516560A JP 2002516560 A JP2002516560 A JP 2002516560A JP 2000550201 A JP2000550201 A JP 2000550201A JP 2000550201 A JP2000550201 A JP 2000550201A JP 2002516560 A JP2002516560 A JP 2002516560A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- multipliers
- clock input
- output
- vmn
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000003213 activating effect Effects 0.000 claims abstract description 5
- 238000012544 monitoring process Methods 0.000 abstract description 4
- 239000003990 capacitor Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 101100133992 Amycolatopsis sp Aaar gene Proteins 0.000 description 3
- 101000801109 Homo sapiens Transmembrane protein 131 Proteins 0.000 description 1
- 102100033700 Transmembrane protein 131 Human genes 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
- H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
- H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
- H02M3/073—Charge pumps of the Schenkel-type
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
入力電圧（Ｕｉ）を出力電圧（Ｕｏ）に変換するための電圧変換器は、クロック入力を有する複数のカスケード接続された電圧増倍器（ＶＭ１〜ＶＭＮ）と、電圧増倍器（ＶＭ１〜ＶＭＮ）を制御するためにクロック入力へクロック信号を供給する制御回路（ＣＮＴＲＬＧ）とを備えている。制御回路（ＣＮＴＲＬＧ）は、複数の電圧増倍器（ＶＭ１〜ＶＭＮ）から選択されたものをアクティブにする手段（ＳＬ）を備えている。クロック入力信号は、一部の電圧増倍器をアクティブでない状態にするようにプログラム可能である。さらに、この電圧変換器は、電圧変換器の出力と手段（ＳＬ）の入力との間に接続されたモニタリング手段（ＭＮ）を備えることができる。このモニタリング手段（ＭＮ）は、出力電圧（Ｕｏ）を測定し、アクティブな電圧増倍器（ＶＭ１〜ＶＭＮ）の必要な個数Ｎについての決定を行う。
Description
【０００１】 本発明は、クロック入力を有する複数のカスケード接続された電圧増倍器（vo
ltage multiplier）と、電圧増倍器を制御するためにクロック入力へクロック信
号を供給する制御回路とを備えた、入力電圧を出力電圧に変換する電圧変換器に
関する。
ltage multiplier）と、電圧増倍器を制御するためにクロック入力へクロック信
号を供給する制御回路とを備えた、入力電圧を出力電圧に変換する電圧変換器に
関する。
【０００２】 このような電圧変換器は、ソリッド・ステート回路に関するＩＥＥＥジャーナ
ルＳＣ−１１巻、No.３、１９７６年６月号、第３７４ページから第３７８ペー
ジにある刊行物の記載から公知である。この刊行物において、電圧変換器の出力
電圧は、ＮＭＯＳ集積回路の高い電源電圧を提供するように機能する。
ルＳＣ−１１巻、No.３、１９７６年６月号、第３７４ページから第３７８ペー
ジにある刊行物の記載から公知である。この刊行物において、電圧変換器の出力
電圧は、ＮＭＯＳ集積回路の高い電源電圧を提供するように機能する。
【０００３】 この公知の電圧変換器の欠点は、電圧変換器の電力効率が、入力電圧の値に対
する出力電圧の値に強く依存するということである。これは、この電圧変換器の
相対的に低い電力効率につながり得る。
する出力電圧の値に強く依存するということである。これは、この電圧変換器の
相対的に低い電力効率につながり得る。
【０００４】 本発明の目的は、前述した欠点をなくす改良された電圧変換器を提供すること
にある。
にある。
【０００５】 この目的を達成するために、本発明によると、発明の属する技術の分野の欄で
記載したタイプの電圧変換器は、制御回路が、複数の電圧増倍器から選択された
ものをアクティブにする手段を備えていることを特徴とする。これは、アクティ
ブにされるべき適切な個数の電圧増倍器を選択することを可能にする。これは、
相対的に低い出力電圧が望まれる場合には、アクティブな電圧増倍器の個数が相
対的に小さく、一方、相対的に高い出力電圧が望まれる場合には、アクティブな
電圧増倍器の個数が相対的に大きいことを意味する。このように、アクティブな
電圧増倍器の個数が不必要に大きくなることを回避することができ、これにより
、この電圧変換器の電力効率が低くなることを回避することができる。アクティ
ブでない電圧増倍器は、スイッチによりバイパスされるか、または、アクティブ
な電圧増倍器と並列に分路されなければならない。いくつかのタイプの電圧増倍
器は、電圧増倍器内のスイッチが、それぞれのアクティブでない電圧増倍器をバ
イパスするためにも使用されることを許容している。これが許容されていないな
らば、付加的なバイパス・スイッチが提供される必要がある。
記載したタイプの電圧変換器は、制御回路が、複数の電圧増倍器から選択された
ものをアクティブにする手段を備えていることを特徴とする。これは、アクティ
ブにされるべき適切な個数の電圧増倍器を選択することを可能にする。これは、
相対的に低い出力電圧が望まれる場合には、アクティブな電圧増倍器の個数が相
対的に小さく、一方、相対的に高い出力電圧が望まれる場合には、アクティブな
電圧増倍器の個数が相対的に大きいことを意味する。このように、アクティブな
電圧増倍器の個数が不必要に大きくなることを回避することができ、これにより
、この電圧変換器の電力効率が低くなることを回避することができる。アクティ
ブでない電圧増倍器は、スイッチによりバイパスされるか、または、アクティブ
な電圧増倍器と並列に分路されなければならない。いくつかのタイプの電圧増倍
器は、電圧増倍器内のスイッチが、それぞれのアクティブでない電圧増倍器をバ
イパスするためにも使用されることを許容している。これが許容されていないな
らば、付加的なバイパス・スイッチが提供される必要がある。
【０００６】 この電圧変換器は、さらに、前記電圧増倍器の少なくとも１つが、チャージポ
ンプによって形成されることを特徴とする。チャージポンプを電圧増倍器として
使用する利点は、付加的なバイパス・スイッチが必要とされず、したがって、電
圧変換器を比較的シンプルにすることができるということである。
ンプによって形成されることを特徴とする。チャージポンプを電圧増倍器として
使用する利点は、付加的なバイパス・スイッチが必要とされず、したがって、電
圧変換器を比較的シンプルにすることができるということである。
【０００７】 なお、本発明は、添付図面を参照しながらより詳細に開示される。
【０００８】 図１から図５において、同様の機能または目的を有する部材または要素には、
同じ参照番号が付されている。
同じ参照番号が付されている。
【０００９】 図１は、本発明による電圧変換器の原理を示すブロック図である。この電圧変
換器は、カスケードに配置されたＮ個の電圧増倍器ＶＭ１〜ＶＭＮを備えている
。第１の電圧増倍器ＶＭ１は、その入力ＩＰ１に入力電圧Ｕｉを入力するように
構成されている。入力電圧Ｕｉは、この電圧変換器の入力端子ＩＰとグランド端
子ＧＮＤとの間に配置された電圧源ＶＳによって供給される。その結果、第１の
電圧増倍器ＶＭ１は、その出力ＯＰ１に中間電圧を出力する。この中間電圧は、
第２の電圧増倍器ＶＭ２の入力ＩＰ２に転送される。続いて、第２の電圧増倍器
ＶＭ２は、その出力ＯＰ２に中間電圧を出力する。この中間電圧は、第３の電圧
増倍器ＶＭ３の入力ＩＰ３に転送される。同じ処理が、他のすべての電圧増倍器
ＶＭ１〜ＶＭＮに対して続けられる。このように、第Ｎ番目の電圧増倍器は、最
終的に、この電圧変換器の出力端子ＯＰに出力電圧Ｕｏを出力する。各電圧増倍
器ＶＭ１〜ＶＭＮは、制御回路ＣＮＴＲＬＧによって供給される一対のクロック
入力信号ｓ１，ｄ１〜ｓｎ，ｄｎの制御下にある。この制御回路ＣＮＴＲＬＧは
、複数の電圧増倍器ＶＭ１〜ＶＭＮから選択されたものを起動する手段ＳＬによ
って拡張されている。この手段ＳＬは、制御回路ＣＮＴＲＬＧとともに、生成さ
れるべきすべての種類のクロック入力信号ｓ１，ｄ１〜ｓｎ，ｄｎをイネーブル
にする。手段ＳＬおよび制御回路ＣＮＴＲＬＧの設計は、さまざまな方法で行う
ことができ、実際には、デジタル・エレクトロニクスの分野の当業者の設計知識
に含まれるものである。非常に有益なオプションは、コンピュータ・ソフトウェ
アの使用によって手段ＳＬを（部分的に）実現することである。したがって、コ
ンピュータによって、所望のクロック入力信号ｓ１，ｄ１〜ｓｎ，ｄｎをプログ
ラムすることが可能である。このようにして、クロック入力信号ｓ１，ｄ１〜ｓ
ｎ，ｄｎは、非常に容易に変更可能である。
換器は、カスケードに配置されたＮ個の電圧増倍器ＶＭ１〜ＶＭＮを備えている
。第１の電圧増倍器ＶＭ１は、その入力ＩＰ１に入力電圧Ｕｉを入力するように
構成されている。入力電圧Ｕｉは、この電圧変換器の入力端子ＩＰとグランド端
子ＧＮＤとの間に配置された電圧源ＶＳによって供給される。その結果、第１の
電圧増倍器ＶＭ１は、その出力ＯＰ１に中間電圧を出力する。この中間電圧は、
第２の電圧増倍器ＶＭ２の入力ＩＰ２に転送される。続いて、第２の電圧増倍器
ＶＭ２は、その出力ＯＰ２に中間電圧を出力する。この中間電圧は、第３の電圧
増倍器ＶＭ３の入力ＩＰ３に転送される。同じ処理が、他のすべての電圧増倍器
ＶＭ１〜ＶＭＮに対して続けられる。このように、第Ｎ番目の電圧増倍器は、最
終的に、この電圧変換器の出力端子ＯＰに出力電圧Ｕｏを出力する。各電圧増倍
器ＶＭ１〜ＶＭＮは、制御回路ＣＮＴＲＬＧによって供給される一対のクロック
入力信号ｓ１，ｄ１〜ｓｎ，ｄｎの制御下にある。この制御回路ＣＮＴＲＬＧは
、複数の電圧増倍器ＶＭ１〜ＶＭＮから選択されたものを起動する手段ＳＬによ
って拡張されている。この手段ＳＬは、制御回路ＣＮＴＲＬＧとともに、生成さ
れるべきすべての種類のクロック入力信号ｓ１，ｄ１〜ｓｎ，ｄｎをイネーブル
にする。手段ＳＬおよび制御回路ＣＮＴＲＬＧの設計は、さまざまな方法で行う
ことができ、実際には、デジタル・エレクトロニクスの分野の当業者の設計知識
に含まれるものである。非常に有益なオプションは、コンピュータ・ソフトウェ
アの使用によって手段ＳＬを（部分的に）実現することである。したがって、コ
ンピュータによって、所望のクロック入力信号ｓ１，ｄ１〜ｓｎ，ｄｎをプログ
ラムすることが可能である。このようにして、クロック入力信号ｓ１，ｄ１〜ｓ
ｎ，ｄｎは、非常に容易に変更可能である。
【００１０】 一方、所望のクロック入力信号ｓ１，ｄ１〜ｓｎ，ｄｎをプログラムする代わ
りに、本発明は、所望のクロック入力信号ｓ１，ｄ１〜ｓｎ，ｄｎを自動的に生
成することも可能にする。このためには、図１に示すように、モニタリング手段
ＭＮが、電圧変換器の出力ＯＰと手段ＳＬの入力との間に接続されなければなら
ない。このモニタリング手段ＭＮは、出力電圧Ｕｏと入力電圧Ｕｉとの間の差を
測定して、アクティブな電圧増倍器ＶＭ１〜ＶＭＮの必要となる個数Ｎについて
の決定を行う。
りに、本発明は、所望のクロック入力信号ｓ１，ｄ１〜ｓｎ，ｄｎを自動的に生
成することも可能にする。このためには、図１に示すように、モニタリング手段
ＭＮが、電圧変換器の出力ＯＰと手段ＳＬの入力との間に接続されなければなら
ない。このモニタリング手段ＭＮは、出力電圧Ｕｏと入力電圧Ｕｉとの間の差を
測定して、アクティブな電圧増倍器ＶＭ１〜ＶＭＮの必要となる個数Ｎについて
の決定を行う。
【００１１】 この電圧変換器の動作は、図２〜図５とともにより詳細に説明される。
【００１２】 図２は、図１によるカスケード接続された電圧増倍器ＶＭ１〜ＶＭＮの変形例
を示す。この例によると、電圧増倍器ＶＭ１〜ＶＭＮの個数Ｎは、４になるよう
に選択されている。第１から第４の電圧増倍器ＶＭ１〜ＶＭ４は、第１から第４
のチャージポンプＣＨＧＰＭＰ１〜ＣＨＧＰＭＰ４によって形成されている。第
１のチャージポンプＣＨＧＰＭＰ１は、電圧変換器の入力ＩＰと第１の接点ｎ１
との間に接続された第１のスイッチＳｗ１を備えている。この第１のスイッチＳ
ｗ１は、クロック入力信号ｓ１によって制御される（図３から図５参照）。すな
わち、第１のスイッチＳｗ１は、クロック入力信号ｓ１が論理的にハイ（Ｈ）で
ある時に閉じられ、クロック入力信号ｓ１が論理的にロー（Ｌ）である時に開か
れる。第１のチャージポンプＣＨＧＰＭＰ１は、第１のキャパシタＣ１と、クロ
ック入力信号ｄ１を受信するための入力およびクロック入力信号ｄ１のバッファ
リングされたものを出力するための出力を有する第１のバッファＢＦ１と、をさ
らに備えている。第１のキャパシタＣ１は、第１のバッファＢＦ１の出力と第１
の接点ｎ１との間に接続されている。第２から第４のチャージポンプＣＨＧＰＭ
Ｐ２〜ＣＨＧＰＭＰ４も、第１のチャージポンプＣＨＧＰＭＰ１と同様である。
これら一対のクロック入力信号ｓ１，ｄ１〜ｓ４，ｄ４が図３に示すようになる
と、４つのすべてのチャージポンプＣＨＧＰＭＰ１〜ＣＨＧＰＭＰ４はアクティ
ブになる。前述したように、すべてのチャージポンプＣＨＧＰＭＰ１〜ＣＨＧＰ
ＭＰ４がアクティブでない時がより適していることになる。たとえば、チャージ
ポンプＣＨＧＰＭＰ１〜ＣＨＧＰＭＰ４のうちの３つのみがアクティブにされる
べき場合には、図４に示すように、一対のクロック入力信号ｓ４，ｄ４（一例と
して）を生成することが可能となる。クロック入力信号ｄ４は、いわゆる「ドン
トケア」の信号であり、すなわち、その値は時間において一定でなければならな
いという意味でのみ関係がある。クロック入力信号ｓ４は論理的にハイ（Ｈ）で
あり、したがって、第４のスイッチｓ４は閉じられる。その結果、第４のチャー
ジポンプＣＨＧＰＭＰ４はアクティブでない。もちろん、適切な対のクロック入
力信号ｓ１，ｄ１〜ｓ４，ｄ４を与えることにより、別のチャージポンプまたは
いくつかのチャージポンプＣＨＧＰＭＰ１〜ＣＨＧＰＭＰ４をアクティブにしな
いことも可能である。たとえば、第４のチャージポンプＣＨＧＰＭＰ４をバイバ
スする代わりに、第１のチャージポンプＣＨＧＰＭＰ１をバイパスすることが可
能である。このようにすることにより、（第４の閉じたスイッチＳＷ４の抵抗に
よって生ずる）第４段の電圧ロスは回避される。これは、集積回路に応用された
場合に、集積回路内部の電圧が出力電圧Ｕｏを決して超えないという有利な効果
を有する。すべてのチャージポンプＣＨＧＰＭＰ１〜ＣＨＧＰＭＰ４をアクティ
ブにしないことさえ可能である。その場合には、出力電圧Ｕｏは、入力電圧Ｕｉ と等しくなる。
を示す。この例によると、電圧増倍器ＶＭ１〜ＶＭＮの個数Ｎは、４になるよう
に選択されている。第１から第４の電圧増倍器ＶＭ１〜ＶＭ４は、第１から第４
のチャージポンプＣＨＧＰＭＰ１〜ＣＨＧＰＭＰ４によって形成されている。第
１のチャージポンプＣＨＧＰＭＰ１は、電圧変換器の入力ＩＰと第１の接点ｎ１
との間に接続された第１のスイッチＳｗ１を備えている。この第１のスイッチＳ
ｗ１は、クロック入力信号ｓ１によって制御される（図３から図５参照）。すな
わち、第１のスイッチＳｗ１は、クロック入力信号ｓ１が論理的にハイ（Ｈ）で
ある時に閉じられ、クロック入力信号ｓ１が論理的にロー（Ｌ）である時に開か
れる。第１のチャージポンプＣＨＧＰＭＰ１は、第１のキャパシタＣ１と、クロ
ック入力信号ｄ１を受信するための入力およびクロック入力信号ｄ１のバッファ
リングされたものを出力するための出力を有する第１のバッファＢＦ１と、をさ
らに備えている。第１のキャパシタＣ１は、第１のバッファＢＦ１の出力と第１
の接点ｎ１との間に接続されている。第２から第４のチャージポンプＣＨＧＰＭ
Ｐ２〜ＣＨＧＰＭＰ４も、第１のチャージポンプＣＨＧＰＭＰ１と同様である。
これら一対のクロック入力信号ｓ１，ｄ１〜ｓ４，ｄ４が図３に示すようになる
と、４つのすべてのチャージポンプＣＨＧＰＭＰ１〜ＣＨＧＰＭＰ４はアクティ
ブになる。前述したように、すべてのチャージポンプＣＨＧＰＭＰ１〜ＣＨＧＰ
ＭＰ４がアクティブでない時がより適していることになる。たとえば、チャージ
ポンプＣＨＧＰＭＰ１〜ＣＨＧＰＭＰ４のうちの３つのみがアクティブにされる
べき場合には、図４に示すように、一対のクロック入力信号ｓ４，ｄ４（一例と
して）を生成することが可能となる。クロック入力信号ｄ４は、いわゆる「ドン
トケア」の信号であり、すなわち、その値は時間において一定でなければならな
いという意味でのみ関係がある。クロック入力信号ｓ４は論理的にハイ（Ｈ）で
あり、したがって、第４のスイッチｓ４は閉じられる。その結果、第４のチャー
ジポンプＣＨＧＰＭＰ４はアクティブでない。もちろん、適切な対のクロック入
力信号ｓ１，ｄ１〜ｓ４，ｄ４を与えることにより、別のチャージポンプまたは
いくつかのチャージポンプＣＨＧＰＭＰ１〜ＣＨＧＰＭＰ４をアクティブにしな
いことも可能である。たとえば、第４のチャージポンプＣＨＧＰＭＰ４をバイバ
スする代わりに、第１のチャージポンプＣＨＧＰＭＰ１をバイパスすることが可
能である。このようにすることにより、（第４の閉じたスイッチＳＷ４の抵抗に
よって生ずる）第４段の電圧ロスは回避される。これは、集積回路に応用された
場合に、集積回路内部の電圧が出力電圧Ｕｏを決して超えないという有利な効果
を有する。すべてのチャージポンプＣＨＧＰＭＰ１〜ＣＨＧＰＭＰ４をアクティ
ブにしないことさえ可能である。その場合には、出力電圧Ｕｏは、入力電圧Ｕｉ と等しくなる。
【００１３】 チャージポンプをアクティブにしない代わりに、２以上のチャージポンプを分
岐して配置することも可能である。クロック入力信号ｓ１，ｄ１〜ｓ４，ｄ４の
対が図５に示すものと仮定する。クロック入力信号ｓ３〜ｓ４が論理的にハイ（
Ｈ）であるので、第３のスイッチＳｗ３および第４のスイッチＳｗ４の双方は閉
じられる。クロック入力信号ｄ２〜ｄ４は同位相であることに留意する。したが
って、第２、第３および第４のチャージポンプＣＨＧＰＭＰ２〜ＣＨＧＰＭＰ４
は並列に配置される。チャージポンプをアクティブにしない代わりのチャージポ
ンプの利点は、電圧変換器の出力インピーダンスが減少するということである。
岐して配置することも可能である。クロック入力信号ｓ１，ｄ１〜ｓ４，ｄ４の
対が図５に示すものと仮定する。クロック入力信号ｓ３〜ｓ４が論理的にハイ（
Ｈ）であるので、第３のスイッチＳｗ３および第４のスイッチＳｗ４の双方は閉
じられる。クロック入力信号ｄ２〜ｄ４は同位相であることに留意する。したが
って、第２、第３および第４のチャージポンプＣＨＧＰＭＰ２〜ＣＨＧＰＭＰ４
は並列に配置される。チャージポンプをアクティブにしない代わりのチャージポ
ンプの利点は、電圧変換器の出力インピーダンスが減少するということである。
【００１４】 第５のスイッチＳｗ５が接点ｎ４と出力端子ＯＰとの間に直列に配置されてい
ることに留意すべきである。
ることに留意すべきである。
【００１５】 さらに、出力キャパシタＣｏｕｔは、出力端子ＯＰとグランド端子ＧＮＤとの
間に接続されている。出力キャパシタＣｏｕｔの目的は、出力電圧Ｕｏのリップ
ルを減少させることである。第５のスイッチＳｗ５は、出力キャパシタＣから第
４のチャージポンプＣＨＧＰＭＰ４に向けた電荷の転送が回避されるように、ク
ロック入力信号ｓ５によって制御される。
間に接続されている。出力キャパシタＣｏｕｔの目的は、出力電圧Ｕｏのリップ
ルを減少させることである。第５のスイッチＳｗ５は、出力キャパシタＣから第
４のチャージポンプＣＨＧＰＭＰ４に向けた電荷の転送が回避されるように、ク
ロック入力信号ｓ５によって制御される。
【図１】 本発明による電圧変換器の原理を示すブロック図である。
【図２】 図１によるカスケード接続された電圧増倍器の変形例を示す。
【図３】 本発明のよりよい理解のための波形図である。
【図４】 本発明のよりよい理解のための波形図である。
【図５】 本発明のよりよい理解のための波形図である。
ＶＭ１〜ＶＭＮ 電圧増倍器 ＣＮＴＲＬＧ 制御回路 Ｕｉ 入力電圧 Ｕｏ 出力電圧 ＣＨＧＰＭＰ１〜ＣＨＧＰＭＰＮ チャージポンプ
───────────────────────────────────────────────────── フロントページの続き (71)出願人 Ｇｒｏｅｎｅｗｏｕｄｓｅｗｅｇ １， 5621 ＢＡ Ｅｉｎｄｈｏｖｅｎ， Ｔｈ ｅ Ｎｅｔｈｅｒｌａｎｄｓ (72)発明者 エカールト、ルツィトカ オランダ国5656、アーアー、アインドーフ ェン、プロフ．ホルストラーン、６ (72)発明者 マルコ、ラドビック オランダ国5656、アーアー、アインドーフ ェン、プロフ．ホルストラーン、６ (72)発明者 クルト、ミュールマン オランダ国5656、アーアー、アインドーフ ェン、プロフ．ホルストラーン、６ (72)発明者 ジョン、エヌ．マムチャック オランダ国5656、アーアー、アインドーフ ェン、プロフ．ホルストラーン、６ Ｆターム(参考） 5H730 AA14 AS04 BB02 BB13 BB57 BB86 CC28 DD02 FD01 FD11 FG01
Claims (2)
- 【請求項１】 クロック入力を有する複数のカスケード接続された電圧増倍器と、前記電圧増
倍器を制御するために前記クロック入力へクロック信号を供給する制御回路とを
備えている、入力電圧を出力電圧に変換するための電圧変換器において、 前記制御回路が、前記複数の電圧増倍器から選択されたものをアクティブにす
る手段を備えている、ことを特徴とする電圧変換器。 - 【請求項２】 前記電圧変換器の少なくとも１つが、チャージポンプによって形成されている
、ことを特徴とする請求項１に記載の電圧変換器。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP98201688.3 | 1998-05-20 | ||
| EP98201688 | 1998-05-20 | ||
| PCT/IB1999/000838 WO1999060693A1 (en) | 1998-05-20 | 1999-05-10 | Cascade of voltage multipliers |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002516560A true JP2002516560A (ja) | 2002-06-04 |
| JP4431278B2 JP4431278B2 (ja) | 2010-03-10 |
Family
ID=8233745
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000550201A Expired - Fee Related JP4431278B2 (ja) | 1998-05-20 | 1999-05-10 | 電圧増倍器のカスケード接続 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6052295A (ja) |
| EP (1) | EP1016202A1 (ja) |
| JP (1) | JP4431278B2 (ja) |
| KR (1) | KR100605296B1 (ja) |
| WO (1) | WO1999060693A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008508841A (ja) * | 2004-07-29 | 2008-03-21 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | チャージポンプを備えた装置、及びかかる装置を備えたｌｃｄドライバ |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10017920A1 (de) * | 2000-04-11 | 2001-10-25 | Infineon Technologies Ag | Ladungspumpenanordnung |
| DE60204850T2 (de) * | 2001-02-01 | 2006-05-11 | Koninklijke Philips Electronics N.V. | Programmierbares ladungspumpenbauelement |
| EP1298777A1 (en) * | 2001-09-28 | 2003-04-02 | STMicroelectronics S.r.l. | High-efficiency regulated voltage-boosting device |
| CN100423420C (zh) * | 2002-07-08 | 2008-10-01 | 皇家飞利浦电子股份有限公司 | 电子电路，用于存储和读取信息的介质及相应的设备 |
| US7466572B1 (en) * | 2006-04-10 | 2008-12-16 | Marvell International Ltd. | Three phase voltage tripler |
| US7629779B2 (en) * | 2006-09-21 | 2009-12-08 | Intel Corporation | Multiple output multiple topology voltage converter |
| US8598946B2 (en) * | 2012-05-01 | 2013-12-03 | Silicon Laboratories Inc. | Digitally programmable high voltage charge pump |
| US8896367B1 (en) | 2013-07-18 | 2014-11-25 | Ememory Technology Inc. | Charge pump system |
| EP2833530A1 (en) * | 2013-08-01 | 2015-02-04 | eMemory Technology Inc. | Charge pump system |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3899689A (en) * | 1972-05-25 | 1975-08-12 | Massachusetts Inst Technology | Electric power source |
| US3748492A (en) | 1972-05-25 | 1973-07-24 | Massachusetts Inst Technology | Light-triggered electric power source |
| US4583157A (en) | 1985-02-08 | 1986-04-15 | At&T Bell Laboratories | Integrated circuit having a variably boosted node |
| JPH02179264A (ja) | 1988-12-28 | 1990-07-12 | Nec Corp | 昇圧回路 |
| JPH05244766A (ja) * | 1992-02-27 | 1993-09-21 | Texas Instr Japan Ltd | チャージポンプ回路 |
| JP2679617B2 (ja) * | 1994-04-18 | 1997-11-19 | 日本電気株式会社 | チャージポンプ回路 |
| EP0836129A1 (en) | 1996-10-09 | 1998-04-15 | Motorola Semiconducteurs S.A. | Voltage multiplier |
-
1999
- 1999-05-10 JP JP2000550201A patent/JP4431278B2/ja not_active Expired - Fee Related
- 1999-05-10 WO PCT/IB1999/000838 patent/WO1999060693A1/en active IP Right Grant
- 1999-05-10 KR KR1020007000521A patent/KR100605296B1/ko not_active IP Right Cessation
- 1999-05-10 EP EP99919454A patent/EP1016202A1/en not_active Withdrawn
- 1999-05-18 US US09/313,599 patent/US6052295A/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008508841A (ja) * | 2004-07-29 | 2008-03-21 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | チャージポンプを備えた装置、及びかかる装置を備えたｌｃｄドライバ |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100605296B1 (ko) | 2006-07-28 |
| US6052295A (en) | 2000-04-18 |
| EP1016202A1 (en) | 2000-07-05 |
| JP4431278B2 (ja) | 2010-03-10 |
| KR20010021956A (ko) | 2001-03-15 |
| WO1999060693A1 (en) | 1999-11-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102462792B1 (ko) | 아날로그 복소 벡터 매트릭스 곱셈을 수행하는 방법 및 시스템 | |
| US5220286A (en) | Single ended to fully differential converters | |
| EP0611165B1 (en) | Programmable switched capacitor circuit | |
| US5051881A (en) | Voltage multiplier | |
| JP4431278B2 (ja) | 電圧増倍器のカスケード接続 | |
| US4429281A (en) | Integrator for a switched capacitor-filter | |
| US6753623B2 (en) | Switched capacitor array circuits having universal rest state and method | |
| JP3479506B2 (ja) | 加重平均値演算回路 | |
| WO2008050272A2 (en) | Voltage-boosting stage | |
| US5744943A (en) | Circuitry for supplying DC power to a small-size electronic apparatus | |
| US11855531B2 (en) | Hybrid power converter | |
| CN115765457A (zh) | 多相转换器 | |
| US20240204662A1 (en) | Hybrid power converter with two-phase control of flying capacitor balancing | |
| US5625361A (en) | Programmable capacitor array and method of programming | |
| JPH02256309A (ja) | 多段の電圧増倍回路 | |
| WO2022200800A1 (en) | Dc voltage converters | |
| CN116365867A (zh) | 用于切换式转换器的电源供应电路 | |
| WO1998035430A9 (en) | Charge pump for dividing input voltage and multiplying output current | |
| JPH06164323A (ja) | スイッチトキャパシタ回路 | |
| JP2004200852A (ja) | Ｌｉｎｅａｒ−ｉｎ−ｄＢ利得可変増幅装置 | |
| JP2004336904A (ja) | 昇圧回路 | |
| JP2005278295A (ja) | 昇圧回路 | |
| JP2008271471A (ja) | チャージポンプ回路 | |
| JPH08171601A (ja) | 乗算回路 | |
| US6094035A (en) | Amplifying power converter circuits |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060508 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20080612 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081114 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090209 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090522 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090710 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091124 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091221 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121225 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |