KR20010021956A - 전압 컨버터 - Google Patents

전압 컨버터 Download PDF

Info

Publication number
KR20010021956A
KR20010021956A KR1020007000521A KR20007000521A KR20010021956A KR 20010021956 A KR20010021956 A KR 20010021956A KR 1020007000521 A KR1020007000521 A KR 1020007000521A KR 20007000521 A KR20007000521 A KR 20007000521A KR 20010021956 A KR20010021956 A KR 20010021956A
Authority
KR
South Korea
Prior art keywords
voltage
multipliers
vmn
clock input
output
Prior art date
Application number
KR1020007000521A
Other languages
English (en)
Other versions
KR100605296B1 (ko
Inventor
부치스캐처파스칼
포샤우폴에스
리지트카에카트
라도빅마르코
뮈레만커트
마맥작존엔
Original Assignee
롤페스 요하네스 게라투스 알베르투스
코닌클리즈케 필립스 일렉트로닉스 엔.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 롤페스 요하네스 게라투스 알베르투스, 코닌클리즈케 필립스 일렉트로닉스 엔.브이. filed Critical 롤페스 요하네스 게라투스 알베르투스
Publication of KR20010021956A publication Critical patent/KR20010021956A/ko
Application granted granted Critical
Publication of KR100605296B1 publication Critical patent/KR100605296B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of DC power input into DC power output
    • H02M3/02—Conversion of DC power input into DC power output without intermediate conversion into AC
    • H02M3/04—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters
    • H02M3/06—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of DC power input into DC power output
    • H02M3/02—Conversion of DC power input into DC power output without intermediate conversion into AC
    • H02M3/04—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters
    • H02M3/06—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/073—Charge pumps of the Schenkel-type

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Abstract

입력 전압(Ui)을 출력 전압(Uo)으로 변환시키는 전압 컨버터는, 클럭 입력단을 갖는 다수의 캐스케이드형 전압 배율기(VM1-VMN)와, 클럭 신호를 클럭 입력단에 공급하여 전압 배율기(VM1-VMN)를 제어하기 위한 제어 회로(CNTRLG)를 포함한다. 상기 제어 회로(CNTRLG)는 다수의 전압 배율기(VM1-VMN)들 중에서 선택된 배율기들을 활성화시키기 위한 수단(SL)을 포함한다. 클럭 신호는 전압 배율기들의 부분들이 비활성 상태로 되도록 프로그래밍될 수 있다. 전압 컨버터에는 또한 전압 컨버터의 출력단과 상기 수단(SL)의 입력단 사이에 연결되는 모니터링 수단(MN)이 마련될 수 있다. 이 모니터링 수단(MN)은 활성 전압 배율기(VM1-VMN)의 원하는 수 N에 관한 판정을 행하기 위해 출력 전압(Uo)을 측정한다.

Description

전압 컨버터{CASCADE OF VOLTAGE MULTIPLIERS}
이러한 전압 배율기는 1976년 6월호의 IEEE의 Solid-State Circuit 학회지, vol.SC-11, no.3, 374-378페이지의 간행물에 기술되고 있다. 이 간행물에서, 전압 컨버터의 출력 전압은 NMOS 집적 회로에 높은 공급 전압을 제공하는 기능을 행한다.
이 공지된 전압 컨버터의 결점은 전압 컨버터의 전력 효율이 입력 전압의 값에 대한 출력 전압의 값에 따라 크게 달라진다는 것이다. 이러한 것은 전압 컨버터의 전력 효율을 비교적 낮게 만들 수 있다.
본 발명은 입력 전압을 출력 전압으로 변환시키기 위한 전압 컨버터에 관한 것으로, 이 컨버터는 클럭 입력을 갖는 다수의 캐스케이드형 전압 배율기와, 클럭 입력에 클럭 신호를 제공하여 전압 배율기를 제어하기 위한 제어 회로를 포함하고 있다.
도 1은 본 발명에 따른 전압 컨버터의 원리를 도시한 도면이고,
도 2는 도 1과 관련한 캐스케이드형 전압 배율기의 변형예를 도시한 도면이고,
도 3 내지 도 5는 본 발명의 보다 나은 이해를 돕기 위한 파형도이다.
본 발명의 목적은 전술한 결점을 제거하는 개선된 전압 컨버터를 제공하는 데 있다.
이러한 목적 달성을 위해, 본 발명에 따른 전술한 종류의 전압 컨버터는 제어 회로가 다수의 전압 배율기들 중의 선택된 하나를 활성화시키는 수단을 포함하고 있다는 것에 특징을 두고 있다. 이러한 것은 활성화될 적절한 수의 전압 배율기를 선택할 수 있게 한다. 이것은, 비교적 낮은 출력 전압이 요구된다면 활성 전압 배율기들의 수는 비교적 적은 반면, 비교적 높은 출력 전압이 요구된다면 활성 전압 배율기들의 수는 비교적 많다는 것을 의미한다. 따라서, 활성 전압 배율기들의 수가 불필요하게 많아지는 것을 방지하여, 전압 컨버터의 전력 효율이 낮아지는 것을 막을 수 있다. 비활성인 전압 배율기는 스위치를 통해 우회되어야 하거나 활성 전압 배율기에 대해 병렬로 연결되어야 한다. 몇몇 종류의 전압 배율기들은 각각의 비활성 전압 배율기를 우회시키기 위해 전압 배율기 내에 스위치를 사용할 수가 있다. 만약 이러한 것이 불가능하다면 추가적인 우회 스위치가 제공되어야만 한다.
전압 컨버터는 또한 전압 배율기의 적어도 하나가 차지 펌프(charge pump)에 의해 형성되는 것에 특징을 두고 있다. 전압 배율기로서의 차지 펌프의 사용에 대한 장점은 추가적인 우회 스위치가 불필요하다는 것으로 전압 컨버터가 비교적 단순화될 수 있다는 것이다.
본 발명은 첨부되는 도면을 참조하여 상술된다.
도 1은 본 발명에 따른 전압 컨버터의 원리를 도시한 도면이다. 전압 컨버터는 캐스케이드형으로 배열된 N개의 전압 배율기 VM1-VMN을 다수 포함하고 있다. 제 1 전압 배율기 VM1은 입력단 IP1에서 입력 전압 Ui를 수신하도록 배열된다. 입력 전압 Ui는 전압 컨버터의 입력 단자 IP와 접지 단자 GND 사이의 전압원 VS에 의해 공급된다. 그 결과, 제 1 전압 배율기 VM1은 출력단 OP1에서 중간 전압을 전달한다. 상기 중간 전압은 제 2 전압 배율기 VM2의 입력단 IP2로 전달된다. 제 2 전압 배율기 VM2는 다시 출력단 OP2으로 중간 전압을 전달하는데, 이 중간 전압은 제 3 전압 배율기 VM3의 입력단 IP3으로 전달된다. 이러한 것은 그외 모든 전압 배율기 VM1-VMN에 동일하게 적용된다. 따라서, 제 N 전압 배율기는 최종적으로 전압 컨버터의 출력 단자 OP에 출력 전압 Uo을 전달한다. 각각의 전압 배율기 VM1-VMN은 제어 회로 CNTRLG에 의해 공급되는 클럭 입력 신호의 쌍 s1,d1-sn, dn의 제어하에 있다. 제어 회로 CNTRLG는 다수의 전압 배율기 VM1-VMN으로부터 선택되는 배율기를 활성화시키는 수단에 의해 확장된다. 제어 회로 CNTRLG와 협력하는 수단 SL은 모든 종류의 클럭 입력 신호 s1,d1 - sn, dn을 생성시킬 수 있다. 수단 SL과 제어 회로 CNTRLG의 설계는 여러 방식으로 수행될 수 있으며, 사실상 디지털 전자 분야의 숙련가의 설계 상식 내에 포함된다. 매우 유용한 선택 사양은 컴퓨터 소프트웨어의 사용에 의해 수단 SL을 구현하는 것이다. 따라서, 컴퓨터 수단에 의해 원하는 클럭 입력 신호 s1,d1 - sn,dn을 프로그래밍할 수 있다. 이러한 방식으로, 클럭 입력 신호 s1,d1 - sn,dn은 매우 용이하게 변경될 수 있다.
그러나, 원하는 클럭 입력 신호 s1,d1 - sn,dn을 프로그래밍하는 대신에, 본 발명은 또한 원하는 클럭 입력 신호 s1,d1 - sn,dn을 자동으로 생성시킬 수 있다. 이를 위해, 모니터링 수단 MN은 도 1에 도시된 바와 같이, 전압 컨버터의 출력 단자 OP와 수단 SL의 입력단 사이에 연결되어야만 한다. 모니터링 수단 MN은 활성 전압 배율기 VM1-VMN의 원하는 수 N에 대한 판정을 행하기 위해 출력 전압 Uo과 입력 전압 Ui 사이의 차를 측정한다.
이하, 전압 컨버터의 동작을 도 2 내지 도 5와 관련하여 보다 상세히 설명한다.
도 2는 도 1과 관련한 캐스케이드형 전압 배율기 VM1-VMN의 변형예를 도시하고 있다. 일례에 있어서, 전압 배율기 VM1-VMN의 수 N은 4개로 선택된다. 제 1 내지 제 4 전압 배율기 VM1-VM4는 제 1 내지 제 4 차지 펌프 CHGPMP1-CHGPMP4에 의해 형성된다. 제 1 차지 펌프 CHGPMP1은 전압 컨버터의 입력 단자 IP와 제 1 노드 n1 사이에 접속된 제 1 스위치 Sw1을 포함한다. 제 1 스위치 Sw1은 클럭 입력 신호 s1에 의해 제어된다(도 3 내지 도 5를 참조). 즉, 제 1 스위치 Sw1은 클럭 입력 신호 s1이 논리 하이(H)에 있을 때 닫히고, 클럭 입력 신호 s1이 논리 로우(L)에 있을 때 개방된다. 제 1 차지 펌프 CHGPMP1은 제 1 캐패시터 C1과, 클럭 입력 신호 d1을 수신하는 입력단 및 클럭 입력 신호 d1의 버퍼링된 버전을 전달하기 위한 출력단을 갖는 제 1 버퍼 BF1을 더 포함한다. 제 1 캐패시터 C1은 제 1 버퍼 BF1의 출력과 제 1 노드 n1 사이에 접속된다. 제 2 내지 제 4 차지 펌프 CHGPMP2-CHGPMP4는 제 1 차지 펌프 CHGPMP1과 유사하다. 클럭 입력 신호의 쌍 s1,d1 - sn,dn이 도 3에 도시된 바와 같이 되어 있다면, 네 개의 모든 차지 펌프 CHGPMP1-CHGPMP4는 활성으로 된다. 전술한 바와 같이, 모든 차지 펌프 CHGPMP1-CHGPMP4가 활성인 것이 아닌 경우에 보다 더 적절하다. 가령 만약에 세 개의 차지 펌프 CHGPMP1-CHGPMP4중 세 개의 차지 펌프만이 활성이어야 한다면, 도 4에 도시된 바와 같은 클럭 입력 신호의 쌍 s4, d4를 생성시킬 수 있다. 클럭 입력 신호 d4는 소위 "돈케어(don't care)" 신호이며, 즉 그 값은 시간에 대해 항상 일정해야 한다는 의미에서만 관련된다. 클럭 입력 신호 s4는 논리 하이(H)이며, 따라서, 제 4 스위치 s4는 닫히게 된다. 그 결과, 제 4 차지 펌프 CHGPMP4는 비활성 상태에 있다. 물론, 적절한 클럭 입력 신호의 쌍 s1,d1 - s4,d4를 인가함으로써 또다른 수 개의 차지 펌프를 축퇴시킬 수도 있다. 가령, 제 4 차지 펌프 CHGPMP4를 우회시키는 대신에, 제 1 차지 펌프 CHGPMP1을 우회시킬 수도 있다. 그렇게 함으로써 제 4 차지 펌프 스테이지에서의 전압 손실(닫혀있는 제 4 스위치의 저항값에 의해 발생하는 손실)을 방지할 수 있다. 이러한 것은, 집적 회로에서 적용될 때 집적 회로 내부의 전압이 절대로 출력 전압 Uo를 초과하지 않을 것이라고 하는 효과적인 장점을 갖는다. 모든 차지 펌프 CHGPMP1-CHGPMP4를 축퇴시킬 수도 있다. 그러한 경우, 출력 전압 Uo는 입력 전압 Ui와 동일하다.
차지 펌프를 축퇴시키는 대신, 두 개 이상의 차지 펌프를 션트(shunting) 방식으로 배열할 수도 있다. 이제, 클럭 입력 신호의 쌍 s1,d1-s4,d4가 도 5에 도시된 바와 같이 되어 있다고 가정한다. 클럭 입력 신호 s3-s4가 논리 하이(H)이기 때문에, 제 3 및 제 4 스위치 Sw3, Sw4는 닫혀진다. 주목할 것은, 클럭 입력 신호 d2-d4가 동상으로 되어 있다는 것이다. 따라서, 제 2, 제 3 및 제 4 차지 펌프 CHGPMP2-CHGPMP4는 병렬로 배열된다. 차지 펌프를 축퇴시키는 대신의 차지 펌프의 효과는 출력 컨버터의 출력 임피던스가 감소된다는 것이다.
주목할 것은, 제 5 스위치 Sw5가 노드 n4와 출력 단자 OP 사이에서 직렬로 배열된다는 것이다.
또한, 출력 캐패시터 Cout는 출력 단자 OP와 접지 단자 GND 사이에 접속되어 있다. 출력 캐패시터 Cout의 목적은 출력 전압 Uo상에서의 리플(ripple)을 감소시키는데 있다. 제 5 스위치 Sw5 sms 출력 캐패시터 C로부터 제 4 차지 펌프 CHGPMP4로의 전하의 이동이 방지되도록 하는 방식으로 클럭 입력 신호 s5에 의해 제어된다.

Claims (2)

  1. 입력 전압(Ui)을 출력 전압(Uo)으로 변환시키는 전압 컨버터로서, 클럭 입력단을 갖는 다수의 캐스케이드형 전압 배율기(VM1-VMN)와, 클럭 신호를 클럭 입력단에 공급하여 전압 배율기(VM1-VMN)를 제어하기 위한 제어 회로(CNTRLG)를 포함하는 전압 컨버터에 있어서,
    상기 제어 회로(CNTRLG)는 다수의 전압 배율기(VM1-VMN)들 중에서 선택된 배율기들을 활성화시키기 위한 수단(SL)을 포함하는
    전압 컨버터.
  2. 제 1 항에 있어서,
    상기 전압 배율기들(VM1-VMN) 중 적어도 하나의 배율기는 차지 펌프(CHGPMP1-CHGPMPN)에 의해 형성되는 전압 컨버터.
KR1020007000521A 1998-05-20 1999-05-10 전압 컨버터 KR100605296B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP98201688 1998-05-20
EP98201688.3 1998-05-20
PCT/IB1999/000838 WO1999060693A1 (en) 1998-05-20 1999-05-10 Cascade of voltage multipliers

Publications (2)

Publication Number Publication Date
KR20010021956A true KR20010021956A (ko) 2001-03-15
KR100605296B1 KR100605296B1 (ko) 2006-07-28

Family

ID=8233745

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020007000521A KR100605296B1 (ko) 1998-05-20 1999-05-10 전압 컨버터

Country Status (5)

Country Link
US (1) US6052295A (ko)
EP (1) EP1016202A1 (ko)
JP (1) JP4431278B2 (ko)
KR (1) KR100605296B1 (ko)
WO (1) WO1999060693A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008036391A1 (en) * 2006-09-21 2008-03-27 Intel Corporation Multiple output multiple topology voltage converter

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10017920A1 (de) * 2000-04-11 2001-10-25 Infineon Technologies Ag Ladungspumpenanordnung
DE60204850T2 (de) * 2001-02-01 2006-05-11 Koninklijke Philips Electronics N.V. Programmierbares ladungspumpenbauelement
EP1298777A1 (en) * 2001-09-28 2003-04-02 STMicroelectronics S.r.l. High-efficiency regulated voltage-boosting device
CN100423420C (zh) * 2002-07-08 2008-10-01 皇家飞利浦电子股份有限公司 电子电路，用于存储和读取信息的介质及相应的设备
GB0416881D0 (en) * 2004-07-29 2004-09-01 Koninkl Philips Electronics Nv Apparatus comprising a charge pump and LCD driver comprising such an apparatus
US7466572B1 (en) * 2006-04-10 2008-12-16 Marvell International Ltd. Three phase voltage tripler
US8598946B2 (en) * 2012-05-01 2013-12-03 Silicon Laboratories Inc. Digitally programmable high voltage charge pump
US8896367B1 (en) 2013-07-18 2014-11-25 Ememory Technology Inc. Charge pump system
EP2833530A1 (en) * 2013-08-01 2015-02-04 eMemory Technology Inc. Charge pump system

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3748492A (en) * 1972-05-25 1973-07-24 Massachusetts Inst Technology Light-triggered electric power source
US3899689A (en) * 1972-05-25 1975-08-12 Massachusetts Inst Technology Electric power source
US4583157A (en) 1985-02-08 1986-04-15 At&T Bell Laboratories Integrated circuit having a variably boosted node
JPH02179264A (ja) * 1988-12-28 1990-07-12 Nec Corp 昇圧回路
JPH05244766A (ja) * 1992-02-27 1993-09-21 Texas Instr Japan Ltd チャージポンプ回路
JP2679617B2 (ja) * 1994-04-18 1997-11-19 日本電気株式会社 チャージポンプ回路
EP0836129A1 (en) 1996-10-09 1998-04-15 Motorola Semiconducteurs S.A. Voltage multiplier
FR2761214B1 (fr) * 1997-03-19 1999-05-21 Sgs Thomson Microelectronics Circuit elevateur de tension du type pompe de charge a nombre d'etages controle

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008036391A1 (en) * 2006-09-21 2008-03-27 Intel Corporation Multiple output multiple topology voltage converter
GB2454438A (en) * 2006-09-21 2009-05-06 Intel Corp Multiple output multiple topology voltage converter
GB2454438B (en) * 2006-09-21 2011-05-04 Intel Corp Multiple output multiple topology voltage converter

Also Published As

Publication number Publication date
KR100605296B1 (ko) 2006-07-28
JP2002516560A (ja) 2002-06-04
EP1016202A1 (en) 2000-07-05
US6052295A (en) 2000-04-18
JP4431278B2 (ja) 2010-03-10
WO1999060693A1 (en) 1999-11-25

Similar Documents

Publication Publication Date Title
US7579902B2 (en) Charge pump for generation of multiple output-voltage levels
KR100605296B1 (ko) 전압 컨버터
US5051881A (en) Voltage multiplier
US5539351A (en) Circuit and method for reducing a gate volage of a transmission gate within a charge pump circuit
US20020163376A1 (en) Variable stage charge pump
US4935644A (en) Charge pump circuit having a boosted output signal
US4429281A (en) Integrator for a switched capacitor-filter
US5357217A (en) Signals generator having non-overlapping phases and high frequency
US6437720B1 (en) Code independent charge transfer scheme for switched-capacitor digital-to-analog converter
KR20050084606A (ko) 피보나치 급수를 지닌 전하 펌프
WO2006121524A1 (en) Methods and apparatus for dynamically reconfiguring a charge pump during output transients
EP0631369A1 (en) Voltage multiplier for high output current with a stabilized output voltage
US6288669B1 (en) Switched capacitor programmable gain and attenuation amplifier circuit
JP2004140892A (ja) 昇圧回路
WO2022200800A1 (en) Dc voltage converters
JPH02256309A (ja) 多段の電圧増倍回路
KR100388734B1 (ko) 프로그램가능한캐패시터어레이및그프로그램방법
JP3148070B2 (ja) 電圧変換回路
US6064583A (en) Charge pump for dividing input voltage and multiplying output current
US5440306A (en) Switched capacitor circuit having reduced capacitance units
US4425550A (en) Charge pump amplifier
JPH0119653B2 (ko)
WO2008023473A1 (fr) Circuit amplificateur et appareil d'affichage comportant celui-ci
TW202327403A (zh) 用於切換式轉換器之電源供應電路
US20050254271A1 (en) Voltage converter for converting an input voltage to an output voltage and driving circuit comprising a voltage converter

Legal Events

Date Code Title Description
PA0105 International application

Patent event date: 20000117

Patent event code: PA01051R01D

Comment text: International Patent Application

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20040510

Comment text: Request for Examination of Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20060131

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20060421

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20060720

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20060721

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20090708

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20100719

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20110712

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20120716

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20120716

Start annual number: 7

End annual number: 7

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee