JP2002504793A - 仮想接続の保護切替 - Google Patents

仮想接続の保護切替

Info

Publication number
JP2002504793A
JP2002504793A JP2000532996A JP2000532996A JP2002504793A JP 2002504793 A JP2002504793 A JP 2002504793A JP 2000532996 A JP2000532996 A JP 2000532996A JP 2000532996 A JP2000532996 A JP 2000532996A JP 2002504793 A JP2002504793 A JP 2002504793A
Authority
JP
Japan
Prior art keywords
network
error
route
switch
ring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000532996A
Other languages
English (en)
Other versions
JP3811007B2 (ja
Inventor
エヌ． フランク，ジョージ
ツェン，ダン
エー． ドジャムース，マイケル
ディー． ローウェ，グレゴリー
マッキニー，リチャード
Original Assignee
エヌ． フランク，ジョージ
ツェン，ダン
エー． ドジャムース，マイケル
ディー． ローウェ，グレゴリー
マッキニー，リチャード
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=21834622&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP2002504793(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by エヌ． フランク，ジョージ, ツェン，ダン, エー． ドジャムース，マイケル, ディー． ローウェ，グレゴリー, マッキニー，リチャード filed Critical エヌ． フランク，ジョージ
Publication of JP2002504793A publication Critical patent/JP2002504793A/ja
Application granted granted Critical
Publication of JP3811007B2 publication Critical patent/JP3811007B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
    • H04Q11/0428—Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
    • H04Q11/0478—Provisions for broadband connections
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5603—Access techniques
    • H04L2012/5609—Topology
    • H04L2012/5612—Ring
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5625—Operations, administration and maintenance [OAM]
    • H04L2012/5627—Fault tolerance and recovery

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Small-Scale Networks (AREA)

Abstract

(57)【要約】 データリンクレイヤに於ける仮想接続の保護システム及び方法。この方法はセルを伝達する第１及び第２ルートを有するリングネットワークに於ける保護切替法を提供する。これらは仮想接続である。各仮想接続に関して、一つのルートは作動ルートであり、他のルートは保護ルートである。この方法は第１及び第２ルートの一つでエラーを検出する段階を具備している。更に、エラーセルが検出したエラーの影響を受けるリングネットワークの各仮想接続に対して発生される。エラーセルは下流に伝送されて、エラーが検出されたルートに注入される。下流のネットワーク構成要素はエラーセルを受信して、このエラーセルに基づいてリングネットワークの第１及び第２ルートの状態を追跡する。エラーが仮想接続の作動ルートで検出されると、この方法は、この仮想接続を、その保護ルートに切り替える。

Description

【発明の詳細な説明】
【０００１】 関連出願 本願は本願出願人を出願人として１９９８年２月２０日に、出願番号を第０９
／０２６，９３０号とし、発明の名称を「データリンクレイヤに於ける仮想接続
の保護切替システム及び方法」として出願した未決の特許願（’９３０出願）の
部分継続出願である。この’９３０出願は参照によりここに含まれる。 発明の属する技術分野 本発明は全体として電気通信の分野に関し、特にデータリンクレイヤに於ける
仮想接続の保護切替システム及び方法に関する。 発明の背景 電気通信ネットワークはユーザー間に於ける各種の情報、例えば音声情報、デ
ータ情報、画像情報等を搬送する。典型的な電気通信ネットワークは、ユーザー
間を接続するのに共に作動する多くの構成要素又はモジュールを含んでいる。例
えば、電気通信ネットワークは典型的には、ユーザー間の接続を形成するのに用
いる複数のスイッチ、伝達ライン、端末、及びその他、従来の装置を含んでいる
。
【０００２】 エラーは、ネットワークのこれらモジュールの何れにも発生する可能性がある
。例えば、ネットワークの信号を搬送する光ファイバケーブルが不注意に切断さ
れたり、或いは良好なデータ搬送を不能にする損傷を受ける可能性がある。この
種エラーによる通信妨害を防止するため、ネットワークは冗長成分を含み、構成
要素による良好な機能が停止したとき、代替構成要素、即ち保護構成要素をこの
作動構成要素に代わってネットワーク内で交換接続できるようになっている。そ
れ故、ネットワークはそうしたエラーにも拘わらず情報の搬送を継続することが
可能となる。このことをネットワーク産業ではネットワークの残存性と呼ばれ、
保護切替は専用の保護構成要素を使用する一例である。
【０００３】 近年、電気通信産業はデータセル、即ち固定長のデータパケットの形でユーザ
・トラフィックを仮想接続を介して伝達する新たなネットワーク、例えば非同期
転送モード（ＡＴＭ）ネットワークの開発に着手している。各セルはセル又はパ
ケットの宛先に関する情報を含むヘッダを含んでいる。各ネットワーク構成要素
（ＮＥ）に於いて、セルはそのネットワークモジュールを介して、セルのヘッダ
に含まれた識別子に基づいて宛先の端点に送られる。従って、同じ伝送媒体がネ
ットワークの異なる部分に広がる同時期に存在する多くの接続によって共有され
る。従来のタイムスロット利用のネットワークに対抗するものとしてのこれらセ
ル利用のネットワークは、ネットワークの残存性の領域に新たな問題を持ち込む
。ネットワーク内の冗長なルートは、これらルートの種々の部分に沿って異なる
仮想接続に対しトラフィックを搬送することになる。これら関与する種々の仮想
接続に関する保護切替を如何に有効にするかを決める上で注意を怠れば、システ
ムの容量及び可用性は実際に故障等による影響は受けていない仮想接続の切り替
えによって、不利な影響を受けることになる。
【０００４】 上記理由、及び本明細書を読んで理解する当業者には、明らかとなるであろう
下記の他の理由から、仮想接続を使用するネットワークには、改良された保護切
替システム及び方法が必要となる。 発明の概要 本発明は、電気通信システムに於ける保護切替に関する上記の問題及びその他
の問題を取り扱う。データリンクレイヤに於ける保護切替のための回路及び方法
について説明する。ネットワーク構成要素に於ける仮想接続の状態を個々に追跡
し、仮想接続の作動ルートに影響を与えるエラーを検出した時、仮想接続の作動
ルートを保護ルートに切替える回路と方法について述べる。
【０００５】 特に、本発明の実施例は仮想接続を用いてセルを伝達する第１及び第２ルート
を有するリングネットワークに於ける保護切替のための方法を含んでいる。各仮
想接続の一つのルートは作動ルートであり、他のルートは保護ルートである。こ
の方法は、第１及び第２ルートの一つでエラーを検出する。さらに、この検出さ
れたエラーによって影響を受けるリングネットワークの各仮想接続に対してエラ
ーセルを発生する。これらエラーセルは下流に伝送されるために、エラーが検出
されたルートに注入される。下流のネットワーク構成要素はエラーセルを受信し
、さらにこのエラーセルに基づいてリングネットワークの各仮想接続の第１及び
第２ルートの状態を追跡する。エラーが仮想接続の作動ルートで検出されると、
この方法によって、この仮想接続はその保護ルートに切り替えられる。一実施例
に於いて、エラーセルを発生する段階は、検出されたエラーによって影響を受け
る仮想接続のセットを識別する段階と、仮想接続セットの各仮想接続に対してエ
ラーセルを発生する段階とを含んでいる。また、他の実施例では、仮想接続セッ
トを識別する段階は、エラーを検出するネットワーク構成要素によって継続され
る仮想接続を識別する段階を含んでいる。
【０００６】 更に他の実施例では、リングネットワークが提供される。このリングネットワ
ークは多くのネットワーク構成要素を含んでいる。更に、このリングネットワー
クは隣り合うネットワーク構成要素間を接続する多くのリングセグメントを含ん
でいる。これらのリングセグメントは、仮想接続を用いるリングネットワークの
まわりにセルを伝達する第１及び第２ルートを形成する。各仮想接続の一つのル
ートは作動ルートであり、他のルートは保護ルートである。各ネットワーク構成
要素は、各ルート上の多くの仮想接続の状態を個々に追跡し、仮想接続の作動ル
ートにエラーが検出されると、ネットワーク構成要素は仮想接続をその保護ルー
トに切り替える。
【０００７】 更に他の実施例では、仮想接続を用いてセルを伝達する第１及び第２ルートを
有するリングネットワークのためのネットワーク構成要素が提供される。各仮想
接続の一つのルートは作動ルートであり、他のルートは保護ルートである。その
ネットワーク構成要素は第１ルートに接続された第１リングインタフェースモジ
ュールを含んでいる。更にネットワーク構成要素は、第２ルートに接続された第
２リングインタフェースモジュールを含んでいる。アクセスインタフェースモジ
ュールは第１及び第２リングインタフェースモジュールにそれぞれ接続された第
１及び第２スイッチ回路網を含んでいる。リングインタフェースモジュールは、
そのルート上にある１以上の仮想接続に影響を与えるエラーがリングインタフェ
ースモジュールに関連するルート上で検出されると、エラーセルを発生する。更
に、アクセスインタフェースモジュールは仮想接続の状態を追跡して、仮想接続
の作動ルートに関連するスイッチ回路網がエラーセルを受信した時、アクセスイ
ンタフェースモジュールは他のスイッチ回路網を仮想接続の作動ルートに切り替
える。 発明の詳細な説明 本発明の好適実施例に関する以下の詳細な説明では、その一部を構成する添付
図面を参照する。また、この図面には本発明の実施を可能にする特定の実施例を
図示してある。これらの実施例は、当業者が本発明を実施するのに十分な詳細を
提供するものであり、そして他の実施例も利用可能であること、またこれら実施
例の論理的、機械的、並びに電気的変更は、本発明の精神及び範囲を逸脱するこ
となく実施が可能であると理解すべきである。それ故、以下の詳細な説明を限定
的意味を持つものと解してはならない。
【０００８】 図１は本発明の一実施例を示すブロック図である。ネットワーク１００はネッ
トワーク構成要素ＮＥ1 からＮＥN を含む閉ループのリングネットワークである
。ネットワーク１００は、例えば非同期転送モード（ＡＴＭ）、フレームリレー
、又はその他適当な仮想接続プロトコルを用いる仮想接続上の端点間、例えば端
末間でパケットを伝送する。ネットワーク構成要素ＮＥ1 からＮＥN は、例えば
パケットで動作する仮想接続アッド／ドロップ(add/drop)マルチプレクサを含ん
でいる。本発明の実施例では、ネットワークはＡＴＭレイヤで仮想接続の保護切
替を実施する。このレイヤは通常、固定長のパケット又はセルを使用している。
しかし、本発明の実施例によれば、データリンクレイヤ又は高位プロトコルレイ
ヤで、固定長又は可変長パケットの伝送が可能になることが理解される。
【０００９】 ネットワーク１００は多数の「リングセグメント」を含んでいる。リングセグ
メントは、二つの隣り合うネットワーク構成要素間にある単方向経路を通してデ
ータパケット又はデータセルを搬送するリンクとして定義される。図１に図示の
各リングセグメントは＜第１ネットワーク構成要素、第２ネットワーク構成要素
＞の形で表されている。ここで、第１ネットワーク構成要素及び第２ネットワー
ク構成要素は、ネットワークを巡るトラフィックの流れ方向に隣り合うネットワ
ーク１００のネットワーク構成要素である。例えば、ネットワーク構成要素ＮＥ 1 をネットワークＮＥ2 に接続するリングセグメントを＜１、２＞と表す。
【００１０】 ネットワーク１００上の通信は「端点」間の仮想接続を介して達成される。各
仮想接続は「トラフィック発信端点」で始まり、「トラフィック着信端点」で終
了する。トラフィック発信端点はトラフィック、即ちデータパケットをネットワ
ーク１００に加え、トラフィック着信端点はトラフィックをネットワーク１００
から落す。リングネットワーク１００の各ネットワーク構成要素には、多くのト
ラフィック発信端点がある。また、各ネットワーク構成要素は多重トラフィック
着信端点をサポートする。
【００１１】 ネットワーク１００は、端点間のリングのまわりにパッケット又はデータセル
を伝送する二つのルートを形成するリングセグメントによって構成される。有利
なことに、各仮想接続はリングのまわりの両ルート上の端点間でセルを伝送する
。一実施例では、ネットワーク構成要素はリングまわりの反対方向にセルを伝送
するように構成される。両ルート上でセルを伝送することによって、ネットワー
ク１００はルートの一つにエラーが生じても、トラフィックを搬送することがで
きる。
【００１２】 トラフィック着信端点で混乱を避けるため、端点間の仮想接続に関して、一つ
のルートは「作動ルート」であり、他のルートは「保護ルート」である。正常な
動作時、トラフィック着信端点は仮想接続の作動ルートを介して伝送されてくる
パケットを受信する。仮想接続の作動ルートに影響を与えるエラーが発生した場
合には、適当なネットワーク構成要素が仮想接続を保護ルートに切り換えて、デ
ータパケットをその保護ルートから仮想接続のトラフィック着信端点に与える。
この実施例で正常に作動している間、トラフィックは作動ルート及び保護ルート
の両者にブリッジされる。これによって、着信端点に関連するネットワーク構成
要素は、このことを発信端点に関連するネットワーク構成要素に伝えること無し
に、保護切替を実行することが出来る。
【００１３】 動作時、作動ルートにエラーが検出されると、ネットワーク１００は仮想接続
「Ａ」の作動ルート及び保護ルートの間を切り替える。ここでは、仮想接続Ａの
一方向だけについて図示し、説明しているが、仮想接続Ａは双方向接続であるこ
とに注意のこと。図１の仮想接続Ａはネットワーク構成要素ＮＥ1 で図示の方向
に発信し、ネットワーク構成要素ＮＥ4 に着信する。この例では、仮に時計回り
のルートを作動ルートとして指定する。仮想接続Ａはセルを両方のルートに置く
。ネットワーク構成要素ＮＥ1 は保護ルートのリングセグメント＜１、Ｎ＞でセ
ルをネットワークＮＥN に伝送する。これらのセルはネットワーク１００のまわ
りを進み、ネットワーク構成要素ＮＥ4 に着信する。また、仮想接続Ａは作動ル
ート上の同じセルをリングセグメント＜１、２＞でネットワーク構成要素ＮＥ2 に伝送する。これらのセルはネットワーク１００のまわりに時計回りに進み、ネ
ットワーク構成要素ＮＥ4 に着信する。
【００１４】 仮想接続Ａに対しセルを伝送している間の或る点でエラー、例えばリングセグ
メント＜２、３＞に於ける断線ケーブルによるエラーが、ネットワーク構成要素
ＮＥ3 によって検出されたとする。ネットワークＮＥ3 はこのエラーの影響を受
ける仮想接続Ａを含む仮想接続を識別する。典型的には、これらはネットワーク
構成要素ＮＥ3 で「継続」／「通過」又は「ドロップ」される接続である。ネッ
トワーク構成要素ＮＥ3 は「エラーセル」と称するセルを発生し、それを影響を
受けているルート上のこれら仮想接続に、下流に又は局所的（このネットワーク
構成要素内）に伝送する。この例では、仮想接続Ａに対するエラーセルは、初め
に時計回りの作動ルートのリングセグメント＜３、４＞に伝送される。ネットワ
ーク構成要素ＮＥ4 は仮想接続Ａの作動ルート上でエラーセルを受信する。次い
で、ネットワーク構成要素ＮＥ4 は仮想接続Ａの保護ルートに切り替える。従っ
て、作動ルートに於けるエラー発生にも拘わらず、仮想接続Ａに関する通信は維
持される。
【００１５】 図２は本発明の教示に従って構成し、その全体を参照番号２００で示すリング
インタフェースモジュールのブロック図である。リングインタフェースモジュー
ル２００は、例えば前述の図１に関して図示し、説明した型式のリングネットワ
ークのネットワーク構成要素に於いて、リングネットワークのルートの一つとイ
ンタフェースをとるのに使用される。
【００１６】 数ある機能の中で、リングインタフェースモジュール２００は、ネットワーク
のルートでエラーが検出されたときエラーセルを発生する。リングインタフェー
スモジュール２００は、リングネットワークのリングセグメントからの伝送スト
リームを受信するように接続された物理レイヤ装置２０２を含んでいる。更に、
この物理レイヤ装置２０２はリングネットワークの他のリングセグメントに伝送
ストリームを出力するように接続されている。従って、物理レイヤ装置２０２は
物理レイヤで、ネットワーク構成要素とリングネットワークとのインタフェース
をとる。本明細書の目的上、物理レイヤ装置はラインとセルベースのプロトコル
との間で伝送ストリームのインタフェースをとる。物理レイヤ装置は二つの側面
を有している。一面に於いて物理レイヤ装置は、ライン（ワイヤ又は光ファイバ
）に導く伝送ストリームに関して、物理レイヤ又はその一部を処理する。また、
他面に於いて物理レイヤ装置は、物理レイヤヘッダ無しで、但しＡＴＭレイヤ等
の高位レイヤに於いて、同じストリームに関して処理を実行する他の構成構成要
素／装置に対してセル利用のプロトコルを与える。物理レイヤ装置は、受信方向
（ラインからセルへ）、送信方向（セルからラインへ）、又はその両方向に動作
することができる。
【００１７】 また、リングインタフェースモジュール２００はスイッチ回路網２０４を含ん
でいる。スイッチ回路網２０４はデータリンク又はＡＴＭレイヤで、ネットワー
ク構成要素とリングネットワークとのインタフェースをとる物理レイヤ装置２０
２に接続されている。スイッチ回路網２０４はパケットをリングからリングに戻
して搬送（パケットを「通過」又は「継続」）するか、又はネットワーク構成要
素に関連した端点に搬送（「ドロップされたパケット」）するのに使用される。
また、スイッチ回路網２０４はネットワーク構成要素に関連した端点からパッケ
ットを受信する。これらパケットは、例えば図３について以下に説明する型式の
アクセスインタフェースモジュールから受信する。
【００１８】 また、スイッチ回路網２０４はルーティングテーブルを含んでいる。このルー
ティングテーブルはセルヘッダの仮想経路識別子に基づいて、スイッチ回路網２
０４が受信するセルをルーティングするのに使用される。リングから受信したセ
ルに関する基本的ルーティング選択は、セルをリングに戻してセルを継続するか
、又はリングインタフェースモジュールからのセルをアクセスインタフェースモ
ジュールの切替装置に渡してセルをドロップするかである。更に、スイッチ回路
網２０４はアクセスインタフェースモジュールから受信したセルを、物理レイヤ
装置２０２を介してリングに渡す。
【００１９】 また、リングインタフェースモジュール２００はマイクロプロセッサ２０６を
含んでいる。このマイクロプロセッサ２０６は物理レイヤ装置２０２及びスイッ
チ回路網２０４に制御信号を与えるように接続されている。 動作時、物理レイヤ装置２０２がエラーを検出し、それをマイクロプロセッサ
２０６に報告すると、マイクロプロセッサ２０６はリングインタフェースモジュ
ール２００にエラーセルを発生するように指示を与える。エラーセルは下流のネ
ットワーク構成要素にエラー発生を警告し、これらネットワーク構成要素が特定
の仮想接続に対して何時作動ルートから保護ルートに切り替えるかを決定できる
ようにする。
【００２０】 物理レイヤ装置２０２は種々のエラーを検出することができる。例えば、物理
レイヤ装置２０２は、光ファイバケーブルの切断又は損傷等によって物理レイヤ
装置２０２の入力に接続されたリングセグメントの信号故障を検出することがで
きる。更に、物理レイヤ装置２０２は特定の仮想接続を作動ルートから保護ルー
トに切り替える必要があるか否かを決めるのに使用するその他のエラーを検出し
、報告することができる。そうした他のエラーは物理レイヤ装置２０２の入力に
接続されているリングセグメント上の信号劣化を含むが、それだけとは限らない
。エラーセルは検出されたエラーの種類に関する情報を含むように１ビット又は
複数ビットで構成することができる。
【００２１】 エラーが検出されると、マイクロプロセッサ２０６はスイッチ回路網２０４に
対して制御信号を発生する。制御信号はリングネットワークによってサポートさ
れている仮想接続の特定セットに対してエラーセルを発生するためにスイッチ回
路網２０４のエラーセル発生器を構成する。一実施例では、マイクロプロセッサ
２０６はテーブルを調べて仮想接続セットの識別を行う。例えば、マイクロプロ
セッサ２０６はスイッチ回路網２０４に対して、リングインタフェースモジュー
ル２００によって継続された各仮想接続に対してエラーセルを発生するよう指示
する制御信号を発生することができる。即ち、このリングインタフェースモジュ
ールはリングからセルを受信し、下流のネットワーク構成要素への伝送のため、
同セルをリングに送り返す。また、マイクロプロセッサ２０６はスイッチ回路網
に対して、リングインタフェースモジュール２００によってリングネットワーク
に追加された各仮想接続に対してエラーセルを発生するよう指示する制御信号を
発生することができる。更に、マイクロプロセッサ２０６はスイッチ回路網に対
し、リングインタフェースモジュール２００によって継続又は追加された仮想接
続の或る組合せに対してエラーセルを発生するよう指示することができる。
【００２２】 有利なことに、マイクロプロセッサ２０６による単一バイト書込み動作は、例
えばサブセットが「全て継続接続」、「全て追加接続」又は「全てドロップ接続
」であるような場合に、仮想接続セットを特定するのに使用することが出来る。
スイッチ回路網２０４はこの単一バイトに基づいて、サブセットの各仮想接続に
対してエラーセルを発生し、送信する。
【００２３】 また、リングインタフェースモジュール２００はエラーセルと、端点間でトラ
フィックを搬送するセルとの間の調停(arbitration) に責任を持つ。エラーが検
出されると、多くの仮想接続が影響を受ける。それ故、スイッチ回路網２０４は
エラーセルの大きなバーストを処理することを要求される。これらのエラーセル
はスイッチ回路網に到達する正常なセルに支障をきたす。正常なトラフィックの
流れに遅延が生ずることを避けるため、スイッチ回路網２０４は仮想接続、例え
ば全ての継続仮想接続の一セットに対するエラーセルと、残りの仮想接続、例え
ば全ての追加仮想接続上の有効トラフィックとの間を調停する。一実施例では、
スイッチ回路網２０４はエラーセルと正常セルとの調停に当たって、仮想接続の
一セットに対する有効トラフィックと、他の仮想接続セットに対する有効トラフ
ィックとの間の正常な無故障動作に関して実施する調停方法と同じ方法で調停す
る。
【００２４】 また、リングインタフェースモジュール２００は物理レイヤ装置２０２が検出
したエラーを、局所アクセスインタフェースモジュール（リングインタフェース
モジュール２００と同じネットワーク構成要素内のアクセスインタフェースモジ
ュール）に通知することができる。マイクロプロセッサ２０６は、先ずスイッチ
回路網２０４に信号を送って全てのドロップ接続に対するエラーセルを発生させ
る。または、マイクロプロセッサ２０６はスイッチ回路網２０４に、リングイン
タフェースモジュール２００に関連するネットワーク構成要素のバスに関する「
リング故障」を示させる。この場合に対するアクセルモジュールの応答について
は、図３を参照して以下に説明する。
【００２５】 図３は本発明の教示に従って構成し、その全体を参照番号３００で示すアクセ
スインタフェースモジュールのブロック図である。アクセスインタフェースモジ
ュール３００は、例えば図１に関して前記した型式のリングネットワークのネッ
トワーク構成要素で使用される。数ある機能の中で、アクセスインタフェースモ
ジュール３００は、特定の仮想接続の作動ルート上でエラーセルが検出された際
に、この作動ルートを前記仮想接続の保護ルートに何時切り替えるかを決定する
。アクセスインタフェースモジュール３００は第１スイッチ回路網３０４及び第
２スイッチ回路網３０６を含んでいる。これらスイッチ回路網３０４及び３０６
は、リングネットワークの異なるルートに関連するリングインタフェースモジュ
ールに接続されている。従って、第１スイッチ回路網３０４はリングネットワー
クの第１ルートでセルを送受信し、第２スイッチ回路網３０６はリングネットワ
ークの第２ルートでセルを送受信する。
【００２６】 第１及び第２スイッチ回路網３０４、３０６はアクセス装置３０２に接続され
る。このアクセス装置３０２はＡＴＭ装置、フレームリレー装置、又は物理レイ
ヤ装置を含んでいる。アクセス装置３０２の出力は第１及び第２スイッチ回路網
３０４、３０６両者の入力に接続される。更に、アクセス装置３０２の入力は第
１及び第２スイッチ回路網３０４、３０６両者の出力に接続される。マイクロプ
ロセッサ３０８はアクセス装置３０２と、第１及び第２スイッチ回路網３０４、
３０６に制御信号を与えるように接続される。スイッチ回路網３０４、３０６は
それぞれ、仮想接続の状態を追跡する状態テーブルを含んでいる。この状態テー
ブルは特定の仮想接続に対して、何時作動ルートから保護ルートに切り替えるか
を決定するのに使用される。話を明確にするため、アクセスインタフェースモジ
ュール３００及びリングインタフェースモジュール２００を構成するのに必要な
従来の回路についてはその図示を省略する。しかし、そうした更なる詳細は、当
業者の知識の内にある。
【００２７】 動作時、アクセスインタフェースモジュール３００は、リングネットワークと
ネットワーク構成要素に関連する端点との間でトラフィックを伝送する。一つの
方向、即ち「進入(ingress) 方向」に於いては、アクセスインタフェースモジュ
ール３００は、端点からリングネットワークの両ルートに向かってトラフィック
を送信する。この動作を「１＋１動作」と称する。与えられた仮想接続で、一つ
のルートは作動ルートとして、他のルートは保護ルートである。アクセスインタ
フェースモジュール３００に関連する端点からアクセス装置３０２が受信する全
てのセルは、第１及び第２スイッチ回路網３０４、３０６の両方に与えられる。
スイッチ回路網３０４、３０６はセルをリングネットワークの両方のルートに送
信する。
【００２８】 他の方向、即ち「退出(egress)方向」に於いては、アクセスインタフェースモ
ジュール３００は、リングの両ルートから来るトラフィックを処理して、アクセ
スインタフェースモジュールに関連した端点に送信する。リングネットワークの
ルートの一つからのトラフィックは、リングインタフェースモジュールを介して
第１スイッチ回路網３０４に与えられ、他のルートからのトラフィックはもう一
つのリングインタフェースモジュールを介して第２スイッチ回路網３０６に接続
される。マイクロプロセッサ３０８は、特定の仮想接続に対して何れのスイッチ
回路網を作動ルートとして使用するかを選択する制御信号を第１及び第２スイッ
チ回路網３０４、３０６に対して発生する。仮想接続が構成され、リングネット
ワークの何れのルートにもエラー状態がない場合には、何れのルートも作動ルー
トとして選択することができる。この選択は、例えばリングのまわりの異なる伝
送距離又はその他の適当なファクタに依存する。
【００２９】 仮想接続の作動ルート上にエラーセルが検出されると、作動ルートのスイッチ
回路網はマイクロプロセッサ３０８に割込を実施する。次いで、マイクロプロセ
ッサ３０８はスイッチ回路網の状態テーブル読んで、エラーセルを受信した仮想
接続を決定する。一実施例では、マイクロプロセッサ３０８は、リングネットワ
ークの指定された仮想接続の状態に対応する状態テーブルの１バイトを各ビット
毎に読む。例えば、スイッチ回路網の状態テーブルは仮想接続毎に１ビットを含
んでいる。最初、全てのビットは仮想接続のルート上には如何なるエラーも検出
されないことを示す「０」にセットされている。エラーが検出されると、その仮
想接続に対応するビットは「１」にセットされる。このビットはその仮想接続に
関して、有効なユーザーデータセル（エラーセルとは反対の）を受信した時に「
０」にセットし直される。
【００３０】 また、他の実施例では、ネットワーク構成要素はエラーセルからエラーに関す
る更に多くの情報を抽出することができる。例えば、もし複数のビットが１以上
の多くの状態を示すのに使用されている場合には、これらのビットは各エラーセ
ルから抽出されて、各仮想接続に関する状態テーブルに記憶され、信号故障、信
号劣化等の異なる種類のエラーを示すことができる。また更に他の実施例では、
マイクロプロセッサ３０８は処理したエラーセルの全てよりは少ないものから情
報を抽出して、保護切替以外の目的のためのエラーの性質を決定することができ
る。従って、エラーの性質に関する情報は下流のネットワーク構成要素で受信さ
れる一以上のエラーセルから抽出することが出来る。
【００３１】 もし、エラーセルがこのルートを作動ルートとして使用する仮想接続に対応し
ている場合には、マイクロプロセッサ３０８は、保護ルートがこの仮想接続に対
する作動ルートとなるように切り替えることをスイッチ回路網３０４、３０６に
指示する。有利なことに、状態テーブルを用いて仮想接続に関する状態情報を保
持することによって、アクセスインタフェースモジュール３００は、典型的なサ
イズの動作、管理、保守（ＯＡＭ）セルの待ち行列アプローチを用いる場合に発
生する待ち行列のオーバフローのために情報を失うことなく、仮想接続の状態を
保持することができる。
【００３２】 また、一実施例では、マイクロプロセッサ３０８が状態テーブルを読んで、ス
イッチ回路網３０４、３０６に作動／保護ルートの変更を指示する必要なしに、
スイッチ回路網３０４、３０６は仮想接続に関する状態変化情報を直接交換する
。この実施例では、仮想接続の状態劣化を示す変化、例えば仮想接続の状態が「
０」（エラー無し）から或る非ゼロ値（エラー発生）への変化を検出したとき、
その変化を検出したスイッチ回路網はその仮想接続の識別子を新たな状態と共に
他のスイッチ回路網に回す。例えば、状態劣化がスイッチ回路網３０４によって
検出された場合には、スイッチ回路網３０４は仮想接続Ａの識別子を新たな状態
と共にスイッチ回路網３０６に回す。この時、もしスイッチ回路網３０６に記憶
されている仮想接続Ａの状態が、スイッチ回路網３０４からの要請でスイッチ回
路網３０６に回されてきた仮想接続Ａの状態より良い場合には、次のセルサイク
ルに於いて、スイッチ回路網３０６はスイッチ回路網３０４に対して直接応諾を
送る。この場合、この応諾応答に続くセルサイクルに於いて、スイッチ回路網３
０６はその構成を出口方向に仮想接続Ａに対して作動装置となるように変化し、
スイッチ回路網３０４はその構成を出口方向に仮想接続Ａに対して保護装置とな
るように変化する。有利なことに、この過程は全てマイクロプロセッサ３０８が
介入することなく実行されるから、切替手順が促進される。しかし、マイクロプ
ロセッサ３０８は依然としてこの切替についても報告を受け、スイッチ回路網の
状態テーブルを読むことができる。
【００３３】 また、もしスイッチ回路網３０６に記憶されている仮想接続Ａの状態が、スイ
ッチ回路網３０４からの要請でスイッチ回路網３０６に回されてきた仮想接続Ａ
の状態と同じか、又は悪い場合には、次のセルサイクルに於いて、スイッチ回路
網３０６はスイッチ回路網３０４に対して直接「応諾不可」のメッセージで応答
する。この場合、何れのスイッチ回路網も仮想接続Ａに対してその作動／保護構
成を変化させることはない。しかし、マイクロプロセッサ３０８は依然としてス
イッチ回路網３０４によって検出された仮想接続Ａの状態の劣化変化についても
報告を受け、スイッチ回路網３０４、３０６の状態テーブルを読むことができる
。
【００３４】 図２について前記したように、リングインタフェースモジュールは検出したエ
ラーについて局所アクセスインタフェースモジュールに通知することができる。
局所アクセスインタフェースモジュールが仮想接続でエラーセルによってエラー
の通知を受けると、アクセスインタフェースモジュールは前記の保護切替技術を
用いて、必要に応じて特定の仮想接続に対する切替を実施する。アクセスインタ
フェースモジュールが、ネットワーク構成要素のバス上のエラーについて知らさ
れると、検出スイッチ回路網は、他のスイッチ回路網を作動スイッチ回路網とし
て広域的にセットする（このアクセスインタフェースモジュールに対する全ての
仮想接続に関して）マイクロプロセッサに割込を実施する。これは出口方向に関
してだけであって、進入側では、トラフィックは依然としてリングの両ルートに
置かれている。更に、パー仮想接続(per-vertual connection)ルーティングテー
ブルの単一バイトオーバーライド(single byte override)は、この場合の切替を
促進するために設けられる。
【００３５】 また、一実施例では、スイッチ回路網３０４、３０６は、このアクセスインタ
フェースモジュールに関する全ての仮想接続に対する広域状態変化の情報及び出
口処理のための指令を直接交換する。従って、マイクロプロセッサ３０８が一つ
のスイッチ回路網を、このアクセスインタフェースモジュールに関する全ての仮
想接続に対して、出口方向に関して広域的に作動スイッチ回路網となるようにセ
ットすると共に、その他のスイッチ回路網をこのアクセスインタフェースモジュ
ールに関する全ての仮想接続に対して、出口方向に関して広域的に保護スイッチ
回路網となるようにセットする必要はなくなる。
【００３６】 この実施例では、ネットワーク構成要素のバスに関する「リング故障」指示を
検出すると、この指示を検出したスイッチ回路網は、この情報を他のスイッチ回
路網に回す。例えば、スイッチ回路網３０４がリング故障を検出すると、スイッ
チ回路網３０４はこの情報をスイッチ回路網３０６に回す。もし、スイッチ回路
網３０６がそのバス上に「リング故障」指示を検出しない場合には、スイッチ回
路網３０６は広域的に作動スイッチ回路網又は保護スイッチ回路網ともならずに
、次のセルサイクルでスイッチ回路網３０６は、直接、スイッチ回路網３０４に
対して出口方向に関する広域的応諾を与える。この広域的応諾の後のセルサイク
ルで、スイッチ回路網３０６はそれ自身を、このアクセスインタフェースモジュ
ールに関する全ての仮想接続に対して出口方向に広域的作動スイッチ回路網とな
るように構成する。同時に、スイッチ回路網３０４はそれ自身を、このアクセス
インタフェースモジュールに関する全ての仮想接続に対して進入方向に広域的保
護スイッチ回路網となるように構成する。進入側では、トラフィックは依然とし
てリングの両ルートに置かれる。
【００３７】 有利なことに、この過程は全てマイクロプロセッサ３０８が介入することなく
実行され、切替手順が促進される。マイクロプロセッサ３０８は依然として切替
についても通知を受ける。 もし、スイッチ回路網３０６がそのバス上に「リング故障」指示を検出するか
、又はスイッチ回路網３０６がマイクロプロセッサ３０８によって、このアクセ
スインタフェースモジュールに関する全ての仮想接続に対して出口方向に広域的
に作動スイッチ回路網又は保護スイッチ回路網として構成されている場合には、
次のセルサイクルで、スイッチ回路網３０６はスイッチ回路網３０４に対して直
接「応諾不可」のメッセージを送る。この場合、スイッチ回路網３０４、３０６
の何れもその広域的な作動／保護構成を変化することはない。マイクロプロセッ
サ３０８は依然としてスイッチ回路網３０４による「リング故障」指示の検出に
ついも知らされる。 結 論 以上、本明細書では幾つかの特定の実施例について図示、説明してきたが、こ
れら特定の実施例に代わって、本発明と同じ目的を達成するのに意図されたどの
ような構成も可能であることは、当業者の理解するところであろう。本出願は本
発明の如何なる適用又は変更にも及ぶように意図されるものである。例えば、本
発明は非同期転送モードを使用する用例に限定されるものではない。その他の仮
想回線プロトコルも使用することができる。更に、仮想接続の状態を追跡するテ
ーブルのサイズ及び構成は、特定のアプリケーションの要件に合うように調整す
ることができる。更にまた、エラーの影響を受ける仮想接続のセットを識別する
のに、複数バイトの信号を使用することができる。
【図面の簡単な説明】
【図１】 図１は本発明の教示に従って構成した仮想接続リングネットワークを示すブロ
ック図である。
【図２】 図２は本発明の教示に従って構成した仮想接続リングネットワークに於けるネ
ットワーク構成要素のリングインタフェースモジュールを示すブロック図である
。
【図３】 図３は本発明の教示に従って構成した仮想接続リングネットワークに於けるネ
ットワーク構成要素のアクセスインタフェースモジュールを示すブロック図であ
る。
───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ， ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，Ｉ Ｔ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＧＷ，ＭＬ， ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，ＧＭ，Ｋ Ｅ，ＬＳ，ＭＷ，ＳＤ，ＳＺ，ＵＧ，ＺＷ)，ＥＡ(ＡＭ ，ＡＺ，ＢＹ，ＫＧ，ＫＺ，ＭＤ，ＲＵ，ＴＪ，ＴＭ) ，ＡＬ，ＡＭ，ＡＴ，ＡＵ，ＡＺ，ＢＡ，ＢＢ，ＢＧ， ＢＲ，ＢＹ，ＣＡ，ＣＨ，ＣＮ，ＣＵ，ＣＺ，ＤＥ，Ｄ Ｋ，ＥＥ，ＥＳ，ＦＩ，ＧＢ，ＧＤ，ＧＥ，ＧＨ，ＧＭ ，ＨＲ，ＨＵ，ＩＤ，ＩＬ，ＩＮ，ＩＳ，ＪＰ，ＫＥ， ＫＧ，ＫＰ，ＫＲ，ＫＺ，ＬＣ，ＬＫ，ＬＲ，ＬＳ，Ｌ Ｔ，ＬＵ，ＬＶ，ＭＤ，ＭＧ，ＭＫ，ＭＮ，ＭＷ，ＭＸ ，ＮＯ，ＮＺ，ＰＬ，ＰＴ，ＲＯ，ＲＵ，ＳＤ，ＳＥ， ＳＧ，ＳＩ，ＳＫ，ＳＬ，ＴＪ，ＴＭ，ＴＲ，ＴＴ，Ｕ Ａ，ＵＧ，ＵＳ，ＵＺ，ＶＮ，ＹＵ，ＺＷ (71)出願人 ローウェ，グレゴリー ディー． アメリカ合衆国，テキサス 75287，ダラ ス，タマロン コート 5518 (71)出願人 マッキニー，リチャード アメリカ合衆国，テキサス 75082，リチ ャードソン，キャンベル クリーク ブル バード 2240 (72)発明者 フランク，ジョージ エヌ． アメリカ合衆国，テキサス 75062，アー ビング，ノース オコーナー ロード 4701 (72)発明者 ツェン，ダン アメリカ合衆国，テキサス 75024，プレ イノ，サン メドー ストリート 4125 (72)発明者 ドジャムース，マイケル エー． アメリカ合衆国，テキサス 75025，プレ イノ，カーサ グランド ドライブ 8801 (72)発明者 ローウェ，グレゴリー ディー． アメリカ合衆国，テキサス 75287，ダラ ス，タマロン コート 5518 (72)発明者 マッキニー，リチャード アメリカ合衆国，テキサス 75082，リチ ャードソン，キャンベル クリーク ブー ルバード 2240 Ｆターム(参考） 5K031 AA07 CB06 DA12 EB02 EB05

Claims (59)

    【特許請求の範囲】
  1. 【請求項１】 各仮想接続の一つのルートが作動ルートであり、他のルート
    が保護ルートである複数の仮想接続を使用してセルを伝達する第１及び第２のル
    ートを有するリングネットワークに於ける保護切替方法であって、 第１及び第２ルートの一つでエラーを検出する段階と、 検出したエラーによって影響を受ける前記リングネットワークの各仮想接続に
    対してエラーセルを発生する段階と、 下流に伝送される前記エラーセルを前記エラーが検出されたルートに注入する
    段階と、 下流のネットワーク構成要素で前記エラーセルを受信する段階と、 前記エラーセルに基づいて、前記リングネットワークの各仮想接続に対する前
    記第１及び第２ルートの状態を追跡する段階と、 仮想接続の作動ルートでエラーを検出したとき、その仮想接続に対する保護ル
    ートに切替える段階とを具備する保護切替方法。
  2. 【請求項２】 エラーセルを発生する段階が、 前記検出されたエラーによって影響を受ける仮想接続のセットを識別する段階
    と、 前記セットの各仮想接続に対してエラーセルを発生する段階とを具備する請求
    項１に記載の方法。
  3. 【請求項３】 仮想接続のセットを識別する段階が、前記エラーを検出する
    ネットワーク構成要素によって継続される仮想接続を識別する段階を具備する請
    求項２に記載の方法。
  4. 【請求項４】 仮想接続のセットを識別する段階が、前記エラーを検出した
    ネットワーク構成要素のテーブルを調べて、前記検出されたエラーによって影響
    を受ける仮想接続のセットを決定する段階を具備する請求項２に記載の方法。
  5. 【請求項５】 エラーセルを発生する段階が、 前記検出されたエラーによって影響を受ける仮想接続のセットを識別する段階
    と、 仮想接続のセットに対応するコード信号を発生する段階と、 前記コード信号を、前記エラーを検出したネットワーク構成要素のスイッチ回
    路網に回す段階と、 前記コード信号に基づいて各仮想接続に対してエラーセルを発生する段階とを
    具備する請求項１に記載の方法。
  6. 【請求項６】 エラーセルと、端点間でトラフィックを搬送するセルとの間
    のコンテンションを調停する段階を更に具備する請求項１に記載の方法。
  7. 【請求項７】 前記エラーセルを受信した前記下流のネットワーク構成要素
    で少なくとも一つのエラーセルから情報を抽出して、前記エラーの性質を決定す
    る段階を更に具備する請求項１に記載の方法。
  8. 【請求項８】 エラーセルを発生する段階が、前記第１及び第２ルートの１
    ルートについて可能な多数の状態のうちの一つの状態を示す少なくとも１ビット
    を含むエラーセルを発生する段階を具備する請求項１に記載の方法。
  9. 【請求項９】 前記保護ルートへの切替段階が、 仮想接続がエラーセルを受信したとき、前記ネットワーク構成要素のプロセッ
    サに対して割込を実施する段階と、 前記エラーセルを受信した前記仮想接続の状態を示す前記作動ルートのスイッ
    チ回路網中のテーブルを読む段階と、 前記作動ルートの代わりに使用される前記保護ルートのスイッチ回路網に信号
    を送る段階とを具備する請求項１に記載の方法。
  10. 【請求項１０】 各仮想接続に対する前記第１及び第２ルートの状態を追跡
    する段階が、前記下流のネットワーク構成要素に於けるテーブルを更新する段階
    を具備する請求項１に記載の方法。
  11. 【請求項１１】 エラーを検出する段階が、信号断を検出する段階を具備す
    る請求項１に記載の方法。
  12. 【請求項１２】 エラーを検出する段階が、前記リングネットワークのルー
    トに沿って伝送される信号の劣化を検出する段階を具備する請求項１に記載の方
    法。
  13. 【請求項１３】 多くのネットワーク構成要素と、 隣り合うこれらネットワーク構成要素間を接続すると共に、一つのルートを作
    動ルートとし、他のルートを保護ルートとする仮想接続を用いてセルを伝達する
    第１及び第２ルートを形成する多くのリングセグメントとを具備するリングネッ
    トワークであって、 各ネットワーク構成要素は各ルート上の多くの仮想接続の状態を個々に追跡し
    、前記仮想接続の前記作動ルートにエラーが検出されたときは、前記ネットワー
    ク構成要素は前記仮想接続の前記保護ルートに切り替えることを特徴とするリン
    グネットワーク。
  14. 【請求項１４】 前記ネットワーク構成要素がそれぞれ二つのリングインタ
    フェースモジュールを含み、このリングインタフェースモジュールが、 マイクロプロセッサと、 前記リングネットワークのルート上のエラーを検出し、このエラーを前記マイ
    クロプロセッサに伝達する物理レイヤ装置と、 前記マイクロプロセッサに応答して、前記ルートを使用する下流のネットワー
    ク構成要素と、影響を受けている仮想接続上のこのネットワーク構成要素とに伝
    送するためのエラーセルを発生するスイッチ回路網とを有する請求項１３に記載
    のリングネットワーク。
  15. 【請求項１５】 前記マイクロプロセッサが検出されたエラーの影響を受け
    る仮想接続のセットを識別し、仮想接続セットの各々に対してエラーセルを発生
    するよう前記スイッチ回路網に指示する命令を実行する請求項１４に記載のリン
    グネットワーク。
  16. 【請求項１６】 前記マイクロプロセッサがテーブルを調査する命令を実行
    してエラーセルを発生すべき仮想接続セットを決定する請求項１４に記載のリン
    グネットワーク。
  17. 【請求項１７】 前記マイクロプロセッサが検出したエラーの影響を受ける
    仮想接続セットに対応するコード信号を発生し、前記コード信号を前記スイッチ
    回路網に回して、前記スイッチ回路網がエラーセルを発生するよう指示する命令
    を実行する請求項１４に記載のリングネットワーク。
  18. 【請求項１８】 前記スイッチ回路網が、前記第１及び第２ルートの一つに
    ついて可能な多くの状態の一つを示す少なくとも１ビットを含むエラーセルを発
    生するエラーセル発生器を含む請求項１４に記載のリングネットワーク。
  19. 【請求項１９】 前記ネットワーク構成要素がそれぞれアクセスインタフェ
    ースモジュールを含み、このアクセスインタフェースモジュールは、 前記リングネットワークの第１及び第２ルートの一つにそれぞれ接続され、多
    くの仮想接続の状態を追跡するテーブルをそれぞれに含む第１及び第２スイッチ
    回路網と、 前記第１及び第２スイッチ回路網と通信可能に接続され、前記第１及び第２ス
    イッチ回路網の何れが各仮想接続に対して作動ルートを与えるかを示す制御信号
    を発する制御回路とを有する請求項１３に記載のリングネットワーク。
  20. 【請求項２０】 前記制御回路がスイッチ回路網から情報を抽出する命令を
    実行し、何れの仮想接続がエラーセルを受信したかを決定するマイクロプロセッ
    サを具備する請求項１９に記載のリングネットワーク。
  21. 【請求項２１】 前記第１及び第２スイッチ回路網が、前記仮想接続上で受
    信したエラーセル及びデータセルに基づいて、各仮想接続の状態を追跡するテー
    ブルをそれぞれ含んでいる請求項１９に記載のリングネットワーク。
  22. 【請求項２２】 前記制御回路が、前記第１及び第２スイッチ回路網の一つ
    のテーブルを読み、エラーセルを受信した仮想接続を保護ルートに何時切り替え
    るかを指示する命令を実行する前記第１及び第２スイッチ回路網に接続されたマ
    イクロプロセッサを具備している請求項１９に記載のリングネットワーク。
  23. 【請求項２３】 一つのルートを作動ルートとし、他のルートを保護ルート
    とする仮想接続を使用して、セルを伝達する第１及び第２ルートを有するリング
    ネットワーク用ネットワーク構成要素であって、 前記第１ルートに接続された第１リングインタフェースモジュールと、 前記第２ルートに接続された第２リングインタフェースモジュールと、 前記第１及び第２インタフェースモジュールにそれぞれ接続された第１及び第
    ２スイッチ回路網を有するアクセスインタフェースモジュールとを具備するネッ
    トワーク構成要素において、 前記リングインタフェースモジュールは、エラーが前記リングインタフェース
    モジュールに関連するルート上で検出され、そのエラーが前記ルートで伝送され
    る１以上の仮想接続に影響を与えるとき、エラーセルを発生し、 前記アクセスインタフェースモジュールは仮想接続の状態を追跡して、仮想接
    続の作動ルートに関連するスイッチ回路網がエラーセルを受信した時、他のスイ
    ッチ回路網を前記仮想接続の前記作動ルートに切り替えるネットワーク構成要素
    。
  24. 【請求項２４】 第１リングインタフェースモジュールが、 マイクロプロセッサと、 前記リングネットワークのルートでエラーを検出すると共に、このエラーをマ
    イクロプロセッサに伝達する物理レイヤ装置と、 前記マイクロプロセッサに応答して、前記ルートを使用し、影響を受けている
    仮想接続上の下流のネットワーク構成要素に伝送するためのエラーセルを発生す
    るスイッチ回路網とを含む請求項２３に記載のネットワーク構成要素。
  25. 【請求項２５】 前記マイクロプロセッサが検出されたエラーによって影響
    を受けている仮想接続のセットを識別し、スイッチ回路網に前記セット内の前記
    仮想接続の各々に対してエラーセルを発生するよう指示する命令を実行する請求
    項２４に記載のネットワーク構成要素。
  26. 【請求項２６】 前記マイクロプロセッサがテーブルを調査する命令を実行
    して仮想接続セットにエラーセルを発生すべきかを決定する請求項２４に記載の
    ネットワーク構成要素。
  27. 【請求項２７】 前記マイクロプロセッサが検出したエラーによる影響を受
    けている仮想接続セットに対応するコード信号を発生し、そのコード信号を前記
    スイッチ回路網に回して、前記スイッチ回路網がエラーセルを発生するよう指示
    する命令を実行する請求項２４に記載のネットワーク構成要素。
  28. 【請求項２８】 前記スイッチ回路網が、前記第１及び第２ルートの一つに
    ついて可能な多くの状態の一つを示す少なくとも１ビットを含むエラーセルを発
    生するエラーセル発生器を含む請求項２４に記載のネットワーク構成要素。
  29. 【請求項２９】 前記アクセスインタフェースモジュールが、 前記リングネットワークの第１及び第２ルートの一つにそれぞれ接続されると
    共に、多くの仮想接続の状態を追跡するテーブルをそれぞれに含んでいる第１及
    び第２スイッチ回路網と、 前記第１及び第２スイッチ回路網と通信可能に接続され、前記第１及び第２ス
    イッチ回路網の何れが各仮想接続に対して前記作動ルートを与えるかを示す制御
    信号を発する制御回路とを具備する請求項２３に記載のネットワーク構成要素。
  30. 【請求項３０】 前記制御回路がスイッチ回路網から情報を抽出する命令を
    実行し、何れの仮想接続がエラーセルを受信したかを決定する前記第１及び第２
    スイッチ回路網に接続されたマイクロプロセッサを具備する請求項２９に記載の
    ネットワーク構成要素。
  31. 【請求項３１】 前記第１及び第２スイッチ回路網が、仮想接続で受信した
    エラーセル及びデータセルに基づいて、各仮想接続の状態を追跡するテーブルを
    それぞれ含んでいる請求項２９に記載のネットワーク構成要素。
  32. 【請求項３２】 前記制御回路が、前記第１及び第２スイッチ回路網の一つ
    のテーブルを読み、エラーセルを受信した仮想接続を保護ルートに何時切り替え
    るかを決定する命令を実行する前記第１及び第２スイッチ回路網に接続されたマ
    イクロプロセッサを具備している請求項２９に記載のネットワーク構成要素。
  33. 【請求項３３】 各仮想接続の一つのルートが作動ルートであり、他のルー
    トが保護ルートである複数の仮想接続を使用してセルを伝達する第１及び第２の
    ルートを有するリングネットワークに於ける保護切替方法であって、 前記第１及び第２ルートの一つでエラーを検出する（「エラールート」）段階
    と、 前記検出したエラーによって影響を受ける各仮想接続に対してエラーセルを発
    生する段階と、 下流に伝送される前記エラーセルを前記エラールートに注入する段階と、 前記エラールートに関連する下流のネットワーク構成要素に於ける第１スイッ
    チ回路網で前記エラーセルを受信する段階と、 前記エラールートの状態変化を、前記第１及び第２ルートの他の一つ（前記「
    他のルート」）に関連する下流のネットワーク構成要素の第２スイッチ回路網に
    伝達する段階と、 前記エラールートの状態が前記他のルートの状態より悪く、前記他のルートが
    仮想接続の保護ルートとして構成されている場合には、自動的に前記他のルート
    が仮想接続の作動ルートとなるように前記第２スイッチ回路網を構成する段階と
    を具備する保護切替方法。
  34. 【請求項３４】 エラーセルを発生する段階が、 前記検出されたエラーによって影響を受ける仮想接続のセットを識別する段階
    と、 前記セットの各仮想接続に対してエラーセルを発生する段階とを具備する請求
    項３３に記載の方法。
  35. 【請求項３５】 仮想接続のセットを識別する段階が、前記エラーを検出す
    るネットワーク構成要素によって継続される仮想接続を識別する段階を具備する
    請求項３４に記載の方法。
  36. 【請求項３６】 仮想接続のセットを識別する段階が、前記エラーを検出し
    たネットワーク構成要素のテーブルを調べて、前記検出されたエラーによって影
    響を受ける仮想接続のセットを決定する段階を具備する請求項３４に記載の方法
    。
  37. 【請求項３７】 エラーセルを発生する段階が、 前記検出されたエラーによって影響を受ける仮想接続のセットを識別する段階
    と、 仮想接続のセットに対応するコード信号を発生する段階と、 前記コード信号を、前記エラーを検出したネットワーク構成要素のスイッチ回
    路網に回す段階と、 前記コード信号に基づいて各仮想接続に対してエラーセルを発生する段階とを
    具備する請求項３３に記載の方法。
  38. 【請求項３８】 エラーセルと、端点間でトラフィックを搬送するセルとの
    間のコンテンションを調停する段階を更に具備する請求項３３に記載の方法。
  39. 【請求項３９】 前記エラーセルを受信した前記下流のネットワーク構成要
    素で少なくとも一つのエラーセルから情報を抽出して、エラーの性質を決定する
    段階を更に具備する請求項３３に記載の方法。
  40. 【請求項４０】 エラーセルを発生する段階が、前記エラールートの可能な
    多数の状態のうちの一つの状態を示す少なくとも１ビットを含むエラーセルを発
    生する段階を具備する請求項３３に記載の方法。
  41. 【請求項４１】 前記下流のネットワーク構成要素でテーブルを更新するこ
    とによって、各仮想接続に対する前記第１及び第２ルートの状態を追跡する段階
    を更に具備する請求項３３に記載の方法。
  42. 【請求項４２】 エラーを検出する段階が、信号断を検出する段階を具備す
    る請求項３３に記載の方法。
  43. 【請求項４３】 エラーを検出する段階が、前記リングネットワークのルー
    トに沿って伝送される信号の劣化を検出する段階を具備する請求項３３に記載の
    方法。
  44. 【請求項４４】 それぞれに第１及び第２スイッチ回路網を含む多くのネッ
    トワーク構成要素と、 隣り合うネットワーク構成要素間を接続すると共に、一つのルートを作動ルー
    トとし、他のルートを保護ルートとする仮想接続を用いてセルを伝達する第１及
    び第２ルートを形成する多くのリングセグメントとを具備するリングネットワー
    クであって、 各ネットワーク構成要素の前記第１及び第２スイッチ回路網は、前記第１及び
    第２のルートの一つに関連づけられ、 各ネットワーク構成要素の前記第１及び第２スイッチ回路網は、多くの仮想接
    続の状態を個々に追跡し、仮想接続の作動ルートに関連するスイッチ回路網の一
    つによってエラーが検出されたときは、前記エラーを検出した前記スイッチ回路
    網は前記仮想接続の状態変化を他のスイッチ回路網に伝達して切替決定に使用す
    るリングネットワーク。
  45. 【請求項４５】 前記ネットワーク構成要素がそれぞれ二つのリングインタ
    フェースモジュールを含み、このリングインタフェースモジュールは、 マイクロプロセッサと、 前記リングネットワークのルートでエラーを検出し、このエラーをマイクロプ
    ロセッサに伝達する物理レイヤ装置と、 前記マイクロプロセッサに応答して、下流のネットワーク構成要素と、前記ル
    ートを使用する影響を受けている仮想接続上のこのネットワーク構成要素とに伝
    送するためのエラーセルを発生するスイッチ回路網とを有する請求項４４に記載
    のリングネットワーク。
  46. 【請求項４６】 前記マイクロプロセッサが検出されたエラーによって影響
    を受けている仮想接続のセットを識別し、前記スイッチ回路網に前記セット内の
    前記仮想接続の各々に対してエラーセルを発生するよう指示する命令を実行する
    請求項４５に記載のリングネットワーク。
  47. 【請求項４７】 前記マイクロプロセッサがテーブルを調査する命令を実行
    して仮想接続セットにエラーセルを発生すべきかを決定する請求項４５に記載の
    リングネットワーク。
  48. 【請求項４８】 前記マイクロプロセッサが検出したエラーによる影響を受
    けている仮想接続セットに対応するコード信号を発生し、前記コード信号を前記
    スイッチ回路網に回して、前記スイッチ回路網がエラーセルを発生するよう指示
    する命令を実行する請求項４５に記載のリングネットワーク。
  49. 【請求項４９】 前記スイッチ回路網が、前記第１及び第２ルートの一つに
    ついて可能な多くの状態の一つを示す少なくとも１ビットを含むエラーセルを発
    生するエラーセル発生器を含む請求項４５に記載のリングネットワーク。
  50. 【請求項５０】 前記ネットワーク構成要素がそれぞれアクセスインタフェ
    ースモジュールを含み、このアクセスインタフェースモジュールは、 前記リングネットワークの前記第１及び第２ルートの一つにそれぞれ接続され
    た第１及び第２スイッチ回路網を有し、そして 前記第１及び第２スイッチ回路網は多くの仮想接続の状態を追跡するテーブル
    をそれぞれに含んでいる請求項４５に記載のリングネットワーク。
  51. 【請求項５１】 前記第１及び第２スイッチ回路網が、仮想接続で受信した
    エラーセル及びデータセルに基づいて、各仮想接続の状態を追跡するテーブルを
    それぞれ含んでいる請求項５０に記載のリングネットワーク。
  52. 【請求項５２】 一つのルートを作動ルートとし、他のルートを保護ルート
    とする仮想接続を使用して、セルを伝達する第１及び第２ルートを有するリング
    ネットワークのネットワーク構成要素であって、 第１ルートに接続された第１リングインタフェースモジュールと、 第２ルートに接続された第２リングインタフェースモジュールと、 第１及び第２インタフェースモジュールにそれぞれ接続された第１及び第２ス
    イッチ回路網を有するアクセスインタフェースモジュールとを具備するネットワ
    ーク構成要素において、 前記リングインタフェースモジュールは、エラーがリングインタフェースにモ
    ジュールに関連するルートで検出され、そのエラーが１以上の仮想接続に影響を
    与えるとき、エラーセルを発生し、 前記アクセスインタフェースモジュールの前記第１及び第２スイッチ回路網は
    仮想接続の状態を追跡して、前記仮想接続の作動ルートに関連するスイッチ回路
    網がエラーセルを受信した時、前記スイッチ回路網は他のスイッチ回路網にたい
    して、前記仮想接続の状態変化を伝達して切替決定に使用するネットワーク構成
    要素。
  53. 【請求項５３】 前記第１リングインタフェースモジュールが、 マイクロプロセッサと、 前記リングネットワークのルートでエラーを検出すると共に、前記エラーを前
    記マイクロプロセッサに伝達する物理レイヤ装置と、 前記マイクロプロセッサに応答して、前記ルートを使用する影響を受けている
    仮想接続の下流のネットワーク構成要素に伝送するためのエラーセルを発生する
    スイッチ回路網とを含む請求項５２に記載のネットワーク構成要素。
  54. 【請求項５４】 前記マイクロプロセッサが検出されたエラーの影響を受け
    ている仮想接続のセットを識別し、スイッチ回路網に前記セット内の前記仮想接
    続の各々に対してエラーセルを発生するよう指示する命令を実行する請求項５３
    に記載のネットワーク構成要素。
  55. 【請求項５５】 前記マイクロプロセッサがテーブルを調査する命令を実行
    して仮想接続セットにエラーセルを発生すべきかを決定する請求項５３に記載の
    ネットワーク構成要素。
  56. 【請求項５６】 前記マイクロプロセッサが検出したエラーの影響を受けて
    いる仮想接続セットに対応するコード信号を発生し、前記コード信号を前記スイ
    ッチ回路網に回して、前記スイッチ回路網がエラーセルを発生するよう指示する
    命令を実行する請求項５３に記載のネットワーク構成要素。
  57. 【請求項５７】 前記スイッチ回路網が、前記第１及び第２ルートの一つに
    ついて可能な多くの状態の一つを示す少なくとも１ビットを含むエラーセルを発
    生するエラーセル発生器を含む請求項５３に記載のネットワーク構成要素。
  58. 【請求項５８】 第１及び第２のルートを有するリングネットワークに於け
    る保護切替方法であって、 前記リングネットワークの第１及び第２ルートの一つ（「エラールート」）に
    関するエラー状態を、前記エラールートと関連する第１スイッチ回路網によって
    検出する段階と、 検出したリング故障を第２スイッチ回路網に伝達する段階と、 前記第２スイッチ回路網が他のルートでエラー状態を検出せず、またネットワ
    ーク構成要素に於いてリングを出る全ての仮想接続の作動又は保護ルートに対す
    るスイッチ回路網として確立されない場合、前記第２スイッチ回路網を前記ネッ
    トワーク構成要素に於いてリングを出る全ての仮想接続の前記作動ルートに対す
    る前記スイッチ回路網として確立させる段階とを具備することを特徴とする保護
    切替方法。
  59. 【請求項５９】 エラー状態を検出する段階が、前記エラールートと関連す
    る前記ネットワーク構成要素のバス上のリング故障を検出する段階を具備する請
    求項５８に記載の方法。
JP2000532996A 1998-02-20 1999-01-22 仮想接続の保護切替 Expired - Fee Related JP3811007B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US2693098A 1998-02-20 1998-02-20
US09/026,930 1998-02-20
PCT/US1999/001358 WO1999043184A1 (en) 1998-02-20 1999-01-22 Protection switching of virtual connections

Publications (2)

Publication Number Publication Date
JP2002504793A true JP2002504793A (ja) 2002-02-12
JP3811007B2 JP3811007B2 (ja) 2006-08-16

Family

ID=21834622

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000532996A Expired - Fee Related JP3811007B2 (ja) 1998-02-20 1999-01-22 仮想接続の保護切替

Country Status (7)

Country Link
US (1) US6859430B1 (ja)
EP (1) EP1057361A1 (ja)
JP (1) JP3811007B2 (ja)
KR (1) KR20010041157A (ja)
CN (1) CN1291414A (ja)
AU (1) AU2335399A (ja)
WO (1) WO1999043184A1 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6898177B1 (en) 1999-09-09 2005-05-24 Nortel Networks Limited ATM protection switching method and apparatus
US6850483B1 (en) * 1999-11-30 2005-02-01 Ciena Corporation Method and system for protecting frame relay traffic over SONET rings
US7545755B2 (en) * 2000-03-03 2009-06-09 Adtran Inc. Routing switch detecting change in session identifier before reconfiguring routing table
US6894978B1 (en) * 2000-03-10 2005-05-17 Noriaki Hashimoto Method and system for operation of a resilient closed communication network without a dedicated protection network segment
JP2002077212A (ja) 2000-09-01 2002-03-15 Mitsubishi Electric Corp 光多分岐通信システム
US7187674B2 (en) * 2001-10-30 2007-03-06 Hewlett-Packard Development Company, L.P. Method and apparatus for using adaptive switches for providing connections to point-to-point interconnection fabrics
US7602701B1 (en) * 2003-12-22 2009-10-13 Alcatel Lucent WideBand cross-connect system and protection method utilizing SONET add/drop multiplexers
CN100355246C (zh) * 2005-12-01 2007-12-12 中讯邮电咨询设计院 用于光传输通信网络业务路由的设计方法
US8477596B2 (en) * 2006-01-30 2013-07-02 Infinera Corporation Application of hardware-based mailboxes in network transceivers and distributed approach for predictable software-based protection switching
JP4739141B2 (ja) * 2006-02-24 2011-08-03 アラクサラネットワークス株式会社 リングネットワーク及びマスタノード
CN101465669B (zh) * 2007-12-21 2012-11-21 华为技术有限公司 一种建立低阶sncp路径的方法和装置
US10248453B2 (en) * 2012-10-23 2019-04-02 Red Hat Israel, Ltd. Client live migration for a virtual machine
EP2942912B1 (en) * 2013-01-04 2018-09-12 Nec Corporation Control device, communication system, tunnel endpoint control method and program

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4677611A (en) 1985-02-25 1987-06-30 Itt Corporation Apparatus and method for executing communication protocol conversions
JP2880271B2 (ja) 1990-08-17 1999-04-05 株式会社日立製作所 帯域制御方法および回路
US4835763A (en) * 1988-02-04 1989-05-30 Bell Communications Research, Inc. Survivable ring network
JP2837182B2 (ja) 1989-08-04 1998-12-14 富士通株式会社 セルデータの伝送方法、送信要求処理方法及びスイッチ
JP2784080B2 (ja) * 1990-05-09 1998-08-06 富士通株式会社 リングネットワーク及びその障害復旧方法並びにリングネットワークに用いられるノード
JP3483900B2 (ja) 1992-07-08 2004-01-06 株式会社日立製作所 同報通信方法
US5673262A (en) 1993-06-03 1997-09-30 Nec Corporation Communication network comprising transit switches without asynchronous transfer mode switching capability
DE4332824C1 (de) 1993-09-27 1995-03-16 Siemens Ag Verfahren und Schaltungsanordnung zum Übertragen von Nachrichtenzellen über virtuelle Pfade eines ATM-Kommunikationssystems
US5390164A (en) 1993-10-22 1995-02-14 At&T Corp. Ring interworking between bidirectional line-switched ring transmission systems
US5394389A (en) 1993-10-22 1995-02-28 At&T Corp. Ring interworking between bidirectional line-switched ring transmission systems and path-switched ring transmission systems
US5390194A (en) 1993-11-17 1995-02-14 Grumman Aerospace Corporation ATG test station
FR2714559B1 (fr) 1993-12-23 1996-01-26 Plas Patrick Réseau d'accès en anneau d'un réseau de radiotéléphonie mobile.
GB9403223D0 (en) * 1994-02-19 1994-04-13 Plessey Telecomm Telecommunications network including remote channel switching protection apparatus
JPH07264229A (ja) 1994-03-18 1995-10-13 Fujitsu Ltd 仮想リング構成システム
US5515363A (en) 1994-06-30 1996-05-07 Digital Equipment Corporation Traffic shaping system with transmit latency feedback for asynchronous transfer mode networks
JP3340846B2 (ja) 1994-07-05 2002-11-05 富士通株式会社 Ａｔｍ−ｌａｎ及びサーバ及びａｔｍアドレス管理方法
IT1266895B1 (it) 1994-07-26 1997-01-21 Cselt Centro Studi Lab Telecom Procedimento per l'allocazione ottimale delle risorse per il trasporto di flussi informativi a banda variabile su reti in tecnica atm, e nodo
JP2817768B2 (ja) 1994-12-27 1998-10-30 三菱電機株式会社 リング型ａｔｍネットワークシステム
US5852606A (en) 1995-07-12 1998-12-22 Bay Networks, Inc. Method and apparatus for transmitting cells across an ATM switch bus
CA2181206C (en) 1995-07-24 2001-03-13 Anwar Elwalid A method for admission control and routing by allocating network resources in network nodes
JPH09130421A (ja) 1995-11-02 1997-05-16 Furukawa Electric Co Ltd:The 仮想ネットワーク管理方法
US5684800A (en) 1995-11-15 1997-11-04 Cabletron Systems, Inc. Method for establishing restricted broadcast groups in a switched network
JP3131137B2 (ja) 1996-02-28 2001-01-31 株式会社日立製作所 バーチャルネットワークシステム
US5949755A (en) * 1996-04-12 1999-09-07 Fujitsu Network Communications, Inc. ATM emulated path protection
JP3639383B2 (ja) * 1996-04-15 2005-04-20 富士通株式会社 光伝送システム
JP3819480B2 (ja) * 1996-06-28 2006-09-06 株式会社日立コミュニケーションテクノロジー 多重変換装置の構築方法
US6256292B1 (en) * 1996-07-11 2001-07-03 Nortel Networks Corporation Self-healing line switched ring for ATM traffic
US5805820A (en) 1996-07-15 1998-09-08 At&T Corp. Method and apparatus for restricting access to private information in domain name systems by redirecting query requests
KR100233261B1 (ko) * 1996-11-16 1999-12-01 이계철 대국장애표시신호를 이용한 1+1 양방향 선로절체 제어방법
US5978356A (en) 1997-04-09 1999-11-02 Lucent Technologies Inc. Traffic shaper for network nodes and method thereof

Also Published As

Publication number Publication date
AU2335399A (en) 1999-09-06
EP1057361A1 (en) 2000-12-06
WO1999043184A1 (en) 1999-08-26
JP3811007B2 (ja) 2006-08-16
US6859430B1 (en) 2005-02-22
KR20010041157A (ko) 2001-05-15
CN1291414A (zh) 2001-04-11

Similar Documents

Publication Publication Date Title
US6906998B1 (en) Switching device interfaces
JP4257509B2 (ja) ネットワークシステム、ノード装置、冗長構築方法、および冗長構築プログラム
US7630309B1 (en) Systems and methods for limiting the rates of data to/from a buffer
JP2728118B2 (ja) 負荷平衡および負荷分散のための通信システム
EP1568172B1 (en) Method for verifying function of redundant standby packet forwarder
EP1262042B1 (en) Routing switch for dynamically rerouting traffic due to detection of faulty link
EP0214593A2 (en) Ring packet switch
US7660239B2 (en) Network data re-routing
US8264950B2 (en) Packet forwarding device and control circuit thereof
JPH0738639B2 (ja) 通信交換システム
EP1903725A1 (en) Packet communication method and packet communication device
JP2003101559A (ja) リング切替方法及びその装置
EP1592173B1 (en) Protection switching methods and systems for electronic devices
JP2002504793A (ja) 仮想接続の保護切替
JP2003507961A (ja) リングネットワークにおけるパケット配送のためのシステムおよび方法
EP1471698A2 (en) Network fabric access device with multiple system side interfaces
US6940810B1 (en) Protection switching of virtual connections at the data link layer
US7580354B2 (en) Multi-speed cut through operation in fibre channel switches
US20030126344A1 (en) Transparent fibre channel concentrator for point to point technologies
KR100745674B1 (ko) 다중 스위칭 포트 지원 구조의 패킷 처리장치, 방법 및 그장치를 적용한 패킷 처리시스템
JPS61196643A (ja) データ通信回線網
AU607331B2 (en) A telecomunications system and a method of transmitting information in a telecommunications system
JP2003244072A (ja) Ｗｄｍノード装置、ｗｄｍリングネットワークシステム、経路切替方法、およびそのプログラム
US6990066B1 (en) Method for using a pre-configured ATM switch and traffic discard to facilitate UPSR selection
JP4035820B2 (ja) 回線切替装置及びデータ伝送システム及び回線切替方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041019

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20050118

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20050128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051004

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20051228

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20060111

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060403

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060425

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060525

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100602

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100602

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110602

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120602

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120602

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130602

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees