JP2002372947A - ディスプレイパネルの駆動方法 - Google Patents

ディスプレイパネルの駆動方法

Info

Publication number
JP2002372947A
JP2002372947A JP2001181109A JP2001181109A JP2002372947A JP 2002372947 A JP2002372947 A JP 2002372947A JP 2001181109 A JP2001181109 A JP 2001181109A JP 2001181109 A JP2001181109 A JP 2001181109A JP 2002372947 A JP2002372947 A JP 2002372947A
Authority
JP
Japan
Prior art keywords
light
light emission
half period
gradation
subfield
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001181109A
Other languages
English (en)
Other versions
JP4703892B2 (ja
Inventor
Masahiro Suzuki
雅博 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Pioneer Corp
Pioneer Display Products Corp
Original Assignee
Pioneer Electronic Corp
Shizuoka Pioneer Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Pioneer Electronic Corp, Shizuoka Pioneer Corp filed Critical Pioneer Electronic Corp
Priority to JP2001181109A priority Critical patent/JP4703892B2/ja
Priority to EP02011642A priority patent/EP1267321A3/en
Priority to US10/163,593 priority patent/US6982732B2/en
Publication of JP2002372947A publication Critical patent/JP2002372947A/ja
Application granted granted Critical
Publication of JP4703892B2 publication Critical patent/JP4703892B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2059—Display of intermediate tones using error diffusion
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2044—Display of intermediate tones using dithering
    • G09G3/2051—Display of intermediate tones using dithering with use of a spatial dither pattern
    • G09G3/2055—Display of intermediate tones using dithering with use of a spatial dither pattern the pattern being varied in time
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2077—Display of intermediate tones by a combination of two or more gradation control methods
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/292—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for reset discharge, priming discharge or erase discharge occurring in a phase other than addressing
    • G09G3/2927—Details of initialising
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/293—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for address discharge
    • G09G3/2932—Addressed by writing selected cells that are in an OFF state
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/293—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for address discharge
    • G09G3/2937—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for address discharge being addressed only once per frame
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/294—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for lighting or sustain discharge
    • G09G3/2944—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for lighting or sustain discharge by varying the frequency of sustain pulses or the number of sustain pulses proportionally in each subfield of the whole frame
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0266—Reduction of sub-frame artefacts
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/16—Calculation or use of calculated indices related to luminance levels in display data

Abstract

(57)【要約】 【課題】 入力映像信号の垂直同期周波数が低くてもフ
リッカを生じさせることなく偽輪郭を抑制した画像表示
が可能なディスプレイパネルの駆動方法を提供すること
を目的とする。 【解決手段】 平均輝度レベルの低い映像信号が入力さ
れた場合、又は比較的高い垂直同期周波数を有する映像
信号が入力された場合には、１フィールド内において入
力映像信号によって表される輝度レベルに応じた分だけ
連続したサブフィールド各々で画素を担う発光素子を発
光せしめる。一方、平均輝度レベルが高く、かつその垂
直同期周波数が比較的低い映像信号が入力された場合に
は、１フィールドの前半及び後半の各々において、この
映像信号によって表される輝度レベルに応じた分だけ連
続したサブフィールド各々で発光素子を発光せしめる。

Description

【発明の詳細な説明】
【０００１】
【発明が属する技術分野】本発明は、発光及び非発光の
２状態しかもたない発光素子が配列されてなるディスプ
レイパネルの駆動に関する。
【０００２】
【従来の技術】近年、ディスプレイ装置の大画面化に伴
い、奥行きの薄い表示デバイスが望まれている。交流放
電型のプラズマディスプレイパネルは、薄型の表示デバ
イスの１つとして着目されている。図１は、かかるプラ
ズマディスプレイパネルを搭載したプラズマディスプレ
イ装置の概略構成を示す図である。
【０００３】図１において、プラズマディスプレイパネ
ルとしてのＰＤＰ１０は、データ電極としてのｍ個の列
電極Ｄ1〜Ｄmと、これら列電極各々と交叉して配列され
ている夫々ｎ個の行電極Ｘ1〜Ｘn及び行電極Ｙ1〜Ｙnを
備えている。尚、行電極は、Ｘ及びＹの一対にて画面の
１行分に対応した行電極を形成している。これら列電極
Ｄと、行電極Ｘ及びＹは、放電ガスが封入されている放
電空間を挟んで互いに対向して配置された２つのガラス
基板各々に形成されている。そして、各行電極対と列電
極との交叉部に、各画素に対応した表示素子としての放
電セルが形成される構造となっている。
【０００４】ここで、放電セルは、放電現象を利用した
ものである為、"発光"及び"非発光"の２つの状態しかも
たない。つまり、最低輝度(非発光状態)と、最高輝度
(発光状態)の２階調分の輝度しか表現出来ないのであ
る。そこで、駆動装置１００は、このような放電セルが
マトリクス状に配列されてなる上記ＰＤＰ１０に対し
て、入力映像信号に対応した中間調の輝度表示を実現さ
せるべく、サブフィールド法を用いた階調駆動を実施す
る。
【０００５】サブフィールド法では、１フィールドの表
示期間を例えば図２に示されるが如き８個のサブフィー
ルドＳＦ１〜ＳＦ８に分割する。これらサブフィールド
ＳＦ１〜ＳＦ８各々には、そのサブフィールド内におい
て実行すべき発光の回数が割り当てられている。従っ
て、入力映像信号に基づいて、発光を実施させるサブフ
ィールドと、発光を実施させないサブフィールドとの組
み合わせを変更すれば、１フィールドの表示期間内にお
いてこの入力映像信号の輝度レベルに応じた回数の発光
が為される。この際、かかる１フィールド表示期間内で
実施された発光の総数に応じた中間輝度が視覚されるの
である。
【０００６】図３は、発光を実施させるサブフィールド
と発光を実施させないサブフィールドとの組み合わせ方
を示す発光駆動パターンの一例を示す図である。駆動装
置１００は、この図３に示される９種類の発光駆動パタ
ーンの中から、入力された映像信号に応じた１つを選択
する。そして、この選択した発光駆動パターン中の白丸
にて示されるサブフィールドのみにおいて図２中に記述
されている回数だけ発光を実施させるべく、各種駆動パ
ルスをＰＤＰ１０の列電極Ｄ、行電極Ｘ及びＹに印加す
る。
【０００７】図３に示される９種類の発光駆動パターン
によれば、発光輝度比が、｛0、1、7、23、47、82、128、185、2
55｝なる９段階の中間輝度を有する画像表示を行うこと
が出来る。この際、図３に示される発光駆動パターンで
は、１フィールド期間内の１サブフィールドにおいて一
旦、放電セルを非発光状態にしたら、それ以降のサブフ
ィールドでは発光を実施させないようにしている。つま
り、白丸にて示されるが如き発光を実施するサブフィー
ルドが連続している状態(以下、発光継続状態と称する)
と、消灯状態のサブフィールドが連続している状態(以
下、消灯継続状態と称する)とが、１フィールド期間内
において互いに反転するような発光駆動パターンを排除
している。これにより、上記発光継続状態と、上記消灯
継続状態とが互いに反転している２つの画像領域の境界
上に生じる、いわゆる偽輪郭の発生を抑制しているので
ある。
【０００８】ここで、図３に示されるが如き発光駆動パ
ターンでは、上記発光継続状態及び上記消灯継続状態の
切り換え周波数が、１フィールド表示期間を担う垂直同
期周波数と同一となる。よって、垂直同期周波数が５０
[Hz]しかないＰＡＬ方式テレビジョン信号が入力映像信
号として供給され、かつ、その映像信号によって表され
る輝度レベルが比較的高い場合にはフリッカが生じる恐
れがある。
【０００９】
【発明が解決しようとする課題】本発明は、かかる点に
鑑みて為されたものであり、入力映像信号の垂直同期周
波数が低くてもフリッカを生じさせることなく偽輪郭を
抑制した画像表示が可能なディスプレイパネルの駆動方
法を提供することを目的とする。
【００１０】
【課題を解決するための手段】本発明によるディスプレ
イパネルの駆動方法は、複数の発光素子によって表示画
面を形成するディスプレイパネルにおける前記発光素子
の各々を、入力映像信号の１フィールド期間を構成する
Ｎ個のサブフィールド各々で発光駆動するディスプレイ
パネルの駆動方法であって、前記入力映像信号の垂直同
期周波数の高低及び前記入力映像信号によって表される
画像の平均輝度に応じて、前記入力映像信号によって表
される輝度レベルに応じた分だけ前記１フィールド期間
内において連続したｎ個(ｎは０〜Ｎの整数)の前記サブ
フィールド各々で前記発光素子を発光せしめることによ
り第１階調〜第(Ｎ＋１)階調までのＮ＋１段階で中間輝
度表示を行う第１発光駆動シーケンスと、前記１フィー
ルド期間内の前半期間において前記入力映像信号によっ
て表される輝度レベルに応じた分だけ連続した前記サブ
フィールド各々で前記発光素子を発光せしめてから前記
１フィールド期間内の後半期間において前記入力映像信
号によって表される輝度レベルに応じた分だけ連続した
前記サブフィールド各々で前記発光素子を発光せしめる
ことにより第１階調〜第(Ｎ＋１)階調までのＮ＋１段階
で中間輝度表示を行う第２発光駆動シーケンスと、の内
のいずれか一方を実行する。
【００１１】
【発明の実施の形態】以下、本発明の実施例を図を参照
しつつ説明する。図４は、本発明による駆動方法に従っ
てプラズマディスプレイパネルの駆動を行うプラズマデ
ィスプレイ装置の概略構成を示す図である。図４に示す
如く、このプラズマディスプレイ装置は、プラズマディ
スプレイパネルとしてのＰＤＰ１０と、下記の如き機能
モジュールからなる駆動回路と、から構成される。図４
に示すように、駆動回路は、同期検出回路１、駆動制御
回路２、垂直同期周波数検出回路３、Ａ／Ｄ変換器４、
メモリ５、アドレスドライバ６、第１サスティンドライ
バ７、第２サスティンドライバ８、データ変換回路３
０、及び平均輝度検出回路４０から構成される。
【００１２】ＰＤＰ１０は、アドレス電極としてのｍ個
の列電極Ｄ1〜Ｄmと、これら列電極各々と交叉して配列
されている夫々ｎ個の行電極Ｘ1〜Ｘn及び行電極Ｙ1〜
Ｙnを備えている。この際、行電極Ｘ及び行電極Ｙの一
対にて、ＰＤＰ１０における１行分に対応した行電極を
形成している。これら列電極Ｄと、行電極Ｘ及びＹは、
放電ガスが封入されている放電空間を挟んで互いに対向
して配置された２つのガラス基板各々に形成されてい
る。そして、各行電極対と列電極との交叉部に、各画素
に対応した表示素子としての放電セルが形成される構造
となっている。
【００１３】同期検出回路１は、入力映像信号中から垂
直同期信号を検出した場合には垂直同期検出信号Ｖを発
生してこれを駆動制御回路２及び垂直同期周波数検出回
路３に夫々供給する。同期検出回路１は、更に、上記入
力映像信号中から水平同期信号を検出した場合には水平
同期検出信号Ｈを発生してこれを駆動制御回路２に供給
する。垂直同期周波数検出回路３は、上記垂直同期検出
信号Ｖの周期を測定することにより、上記入力映像信号
における垂直同期周波数を求めその周波数値を示す垂直
同期周波数信号ＶＦを駆動制御回路２及びデータ変換回
路３０の各々に供給する。Ａ／Ｄ変換器４は、駆動制御
回路２から供給されるクロック信号に応じて、上記入力
映像信号をサンプリングしてこれを画素毎の例えば８ビ
ットの画素データＤに変換し、これをデータ変換回路３
０及び平均輝度検出回路４０に供給する。
【００１４】平均輝度検出回路４０は、Ａ／Ｄ変換器４
から順次供給される上記画素データＤに基づいて入力映
像信号の平均輝度レベルを求め、この平均輝度レベルを
示す平均輝度信号ＡＢを駆動制御回路２に供給する。デ
ータ変換回路３０は、上記画素データＤに多階調化処理
を施し、これを、１フィールド期間内において各放電セ
ルを個別に発光駆動させるべき画素駆動データＧＤに変
換する。
【００１５】図５は、かかるデータ変換回路３０の内部
構成を示す図である。図５において、第１データ変換回
路３２は、上記画素データＤを図６に示されるが如き変
換特性に基づいて(１４×１６)／２５５にしたものを変
換画素データＤHとして多階調化処理回路３３に供給す
る。すなわち、第１データ変換回路３２は、８ビットで
０〜２５５なる２５６階調分の輝度を表現し得る画素デ
ータＤを、８ビットで０〜２２４なる２２５階調分の輝
度を表現し得る変換画素データＤHに変換するのであ
る。具体的には、第１データ変換回路３２は、図６に示
されるが如き変換特性に従った図７及び図８に示される
変換テーブルに基づいて、上記画素データＤを変換画素
データＤHに変換する。尚、この変換特性は、画素デー
タのビット数 、後述する多階調化による圧縮ビット
数、並びに表示階調数に応じて設定される。このよう
に、後述する多階調化処理を実施する前に、第１データ
変換回路３２にて、表示階調数及び多階調化による圧縮
ビット数を考慮した変換を行う。かかるデータ変換によ
り、後述する多階調化処理での輝度飽和の発生及び表示
階調がビット境界にない場合に生じる表示特性の平坦部
の発生（すなわち、階調歪みの発生）を防止する。
【００１６】図９は、多階調化処理を実施する多階調化
処理回路３３の内部構成を示す図である。図９に示され
るように、多階調化処理回路３３は、誤差拡散処理回路
３３０及びディザ処理回路３５０から構成される。誤差
拡散処理回路３３０におけるデータ分離回路３３１は、
上記第１データ変換回路３２から供給された８ビットの
変換画素データＤH中の下位２ビット分を誤差データ、
上位６ビット分を表示データとして分離する。加算器３
３２は、かかる誤差データと、遅延回路３３４からの遅
延出力と、係数乗算器３３５の乗算出力とを加算して得
た加算値を遅延回路３３６に供給する。遅延回路３３６
は、加算器３３２から供給された加算値を、画素データ
における１クロック周期分の時間(以下、遅延時間Ｄと
称する)だけ遅らせた信号を遅延加算信号ＡＤ1として上
記係数乗算器３３５及び遅延回路３３７に夫々供給す
る。係数乗算器３３５は、上記遅延加算信号ＡＤ1に所
定係数値Ｋ1(例えば、"7/16")を乗算して得られた乗算
結果を上記加算器３３２に供給する。遅延回路３３７
は、上記遅延加算信号ＡＤ1を更に(１水平走査期間−上
記遅延時間Ｄ×４）なる時間だけ遅延させたものを遅延
加算信号ＡＤ2として遅延回路３３８に供給する。遅延
回路３３８は、かかる遅延加算信号ＡＤ2を更に上記遅
延時間Ｄだけ遅延させたものを遅延加算信号ＡＤ3とし
て係数乗算器３３９に供給する。又、遅延回路３３８
は、かかる遅延加算信号ＡＤ2を更に上記遅延時間Ｄ×
２なる時間分だけ遅延させたものを遅延加算信号ＡＤ4
として係数乗算器３４０に供給する。更に、遅延回路３
３８は、かかる遅延加算信号ＡＤ2を更に上記遅延時間
Ｄ×３なる時間分だけ遅延させたものを遅延加算信号Ａ
Ｄ5として係数乗算器３４１に供給する。係数乗算器３
３９は、上記遅延加算信号ＡＤ3に所定係数値Ｋ2(例え
ば、"3/16")を乗算して得られた乗算結果を加算器３４
２に供給する。係数乗算器３４０は、上記遅延加算信号
ＡＤ4に所定係数値Ｋ3(例えば、"5/16")を乗算して得ら
れた乗算結果を加算器３４２に供給する。係数乗算器３
４１は、上記遅延加算信号ＡＤ5に所定係数値Ｋ4(例え
ば、"1/16")を乗算して得られた乗算結果を加算器３４
２に供給する。加算器３４２は、上記係数乗算器３３
９、３４０及び３４１各々から供給された乗算結果を加
算して得られた加算信号を上記遅延回路３３４に供給す
る。遅延回路３３４は、かかる加算信号を上記遅延時間
Ｄなる時間分だけ遅延させて上記加算器３３２に供給す
る。加算器３３２は、上記誤差データと、遅延回路３３
４からの遅延出力と、係数乗算器３３５の乗算出力とを
加算した際に桁上げがない場合には論理レベル"０"、桁
上げがある場合には論理レベル"1"のキャリアウト信号
ＣOを発生してこれを加算器３３３に供給する。加算器
３３３は、上記変換画素データＤH中の上位６ビット分
からなる表示データに、上記キャリアウト信号ＣOを加
算したものを６ビットの誤差拡散処理画素データＥＤと
して出力する。
【００１７】以下に、かかる構成からなる誤差拡散処理
回路３３０の動作について説明する。例えば、図１０に
示されるが如きＰＤＰ１０の画素Ｇ(j,k)に対応した誤
差拡散処理画素データＥＤを求める場合、先ず、かかる
画素Ｇ(j,k)の左横の画素Ｇ(j,k-1)、左斜め上の画素Ｇ
(j-1,k-1)、真上の画素Ｇ(j-1,k)、及び右斜め上の画素
Ｇ(j-1,k+1)各々に対応した各誤差データ、すなわち、 画素Ｇ(j,k-1)に対応した誤差データ：遅延加算信号Ａ
Ｄ1 画素Ｇ(j-1,k+1)に対応した誤差データ：遅延加算信号
ＡＤ3 画素Ｇ(j-1,k)に対応した誤差データ：遅延加算信号Ａ
Ｄ4 画素Ｇ(j-1,k-1)に対応した誤差データ：遅延加算信号
ＡＤ5 各々を、上述した如き所定の係数値Ｋ1〜Ｋ4をもって重
み付け加算する。次に、この加算結果に、変換画素デー
タＨＤPの下位２ビット分、すなわち画素Ｇ(j,k)に対応
した誤差データを加算し、この際得られた１ビット分の
キャリアウト信号ＣOを変換画素データＤH中の上位６ビ
ット分、すなわち画素Ｇ(j,k)に対応した表示データに
加算したものを誤差拡散処理画素データＥＤとする。
【００１８】かかる構成により、誤差拡散処理回路３３
０では、変換画素データＤH中の上位６ビット分を表示
データ、残りの下位２ビット分を誤差データとして捉
え、周辺画素｛Ｇ(j,k-1)、Ｇ(j-1,k+1)、Ｇ(j-1,k)、
Ｇ(j-1,k-1)｝各々での誤差データを重み付け加算した
ものを、上記表示データに反映させるようにしている。
かかる動作により、原画素｛Ｇ(j,k)｝における下位２
ビット分の輝度が上記周辺画素により擬似的に表現さ
れ、それ故に８ビットよりも少ない６ビット分の表示デ
ータにて、８ビット分の画素データと同等の輝度階調表
現が可能になるのである。
【００１９】尚、この誤差拡散の係数値が各画素に対し
て一定に加算されていると、誤差拡散パターンによるノ
イズが視覚的に確認される場合があり画質を損なってし
まう。そこで、４つの周辺画素各々に割り当てるべき誤
差拡散の係数Ｋ1〜Ｋ4を１フィールド毎に変更するよう
にしても良い。ディザ処理回路３５０は、かかる誤差拡
散処理回路３３０から供給された誤差拡散処理画素デー
タＥＤに対してディザ処理を施す。かかるディザ処理で
は、隣接する複数個の画素により１つの中間表示レベル
を表現する。例えば、８ビットの画素データの内の上位
６ビットの画素データを用いて８ビット相当の階調表示
を行う場合、左右、上下に互いに隣接する４つの画素を
１組とし、この１組の各画素に対応した画素データ各々
に、互いに異なる係数値からなる４つのディザ係数ａ〜
ｄを夫々割り当てて加算する。かかるディザ処理によれ
ば、４画素で４つの異なる中間表示レベルの組み合わせ
が発生することになる。よって、例え画素データのビッ
ト数が６ビットであっても、表現出来る輝度階調レベル
は４倍、すなわち、８ビット相当の中間調表示が可能と
なるのである。
【００２０】しかしながら、ディザ係数ａ〜ｄなるディ
ザパターンが各画素に対して一定に加算されていると、
このディザパターンによるノイズが視覚的に確認される
場合があり画質を損なってしまう。そこで、ディザ処理
回路３５０では、４つの画素各々に割り当てるべき上記
ディザ係数ａ〜ｄを１フィールド毎に変更するようにし
ている。
【００２１】図１１は、かかるディザ処理回路３５０の
内部構成を示す図である。図１１において、ディザ係数
発生回路３５２は、図１２に示されるが如く互いに隣接
する４つの画素［Ｇ(j,k)、Ｇ(j,k+1)、Ｇ(j+1,k)、Ｇ
(j+1,k+1)］毎に４つのディザ係数ａ、ｂ、ｃ、ｄを発
生してこれらを順次加算器３５１に供給する。更に、デ
ィザ係数発生回路３５２は、これら４つの画素各々に対
応させて発生するディザ係数ａ〜ｄの割り当てを、図１
２に示されるように１フィールド毎に変更して行く。
【００２２】すなわち、最初の第１フィールドにおいて
は、 画素Ｇ(j,k) ：ディザ係数ａ 画素Ｇ(j,k+1) ：ディザ係数ｂ 画素Ｇ(j+1,k) ：ディザ係数ｃ 画素Ｇ(j+1,k+1)：ディザ係数ｄ 次の第２フィールドにおいては、 画素Ｇ(j,k) ：ディザ係数ｂ 画素Ｇ(j,k+1) ：ディザ係数ａ 画素Ｇ(j+1,k) ：ディザ係数ｄ 画素Ｇ(j+1,k+1)：ディザ係数ｃ 次の第３フィールドにおいては、 画素Ｇ(j,k) ：ディザ係数ｄ 画素Ｇ(j,k+1) ：ディザ係数ｃ 画素Ｇ(j+1,k) ：ディザ係数ｂ 画素Ｇ(j+1,k+1)：ディザ係数ａ そして、第４フィールドにおいては、 画素Ｇ(j,k) ：ディザ係数ｃ 画素Ｇ(j,k+1) ：ディザ係数ｄ 画素Ｇ(j+1,k) ：ディザ係数ａ 画素Ｇ(j+1,k+1)：ディザ係数ｂ の如き割り当てにて、ディザ係数ａ〜ｄを循環して繰り
返し発生し、これを加算器３５１に供給する。ディザ係
数発生回路３５２は、上述した如き第１フィールド〜第
４フィールドの動作を繰り返し実行する。つまり、かか
る第４フィールドでのディザ係数発生動作が終了した
ら、再び、上記第１フィールドの動作に戻って、前述し
た動作を繰り返すのである。
【００２３】加算器３５１は、上記誤差拡散処理回路３
３０から供給されてくる上記画素Ｇ(j,k)、画素Ｇ(j,k+
1)、画素Ｇ(j+1,k)、及び画素Ｇ(j+1,k+1)各々に対応し
た誤差拡散処理画素データＥＤ各々に、上述の如く各フ
ィールド毎に割り当てられたディザ係数ａ〜ｄを夫々加
算し、この際得られたディザ加算画素データを上位ビッ
ト抽出回路３５３に供給する。
【００２４】例えば、図１２に示される第１フィールド
においては、画素Ｇ(j,k)に対応した誤差拡散処理画素
データＥＤ＋ディザ係数ａ、画素Ｇ(j,k+1)に対応した
誤差拡散処理画素データＥＤ＋ディザ係数ｂ、画素Ｇ(j
+1,k)に対応した誤差拡散処理画素データＥＤ＋ディザ
係数ｃ、画素Ｇ(j+1,k+1)に対応した誤差拡散処理画素
データＥＤ＋ディザ係数ｄの各々をディザ加算画素デー
タとして上位ビット抽出回路３５３に順次供給して行く
のである。この際、図１０に示す如き複数の画素を１つ
の画素単位として眺めた場合、上記ディザ係数の加算に
よれば、上記ディザ加算画素データの上位４ビット分だ
けでも８ビットに相当する輝度を表現することが出来
る。そこで、次段の上位ビット抽出回路３５３は、かか
るディザ加算画素データの上位４ビット分までを抽出
し、これを多階調化画素データＤSとして図５に示す如
き第２データ変換回路３４及び３５の各々に供給する。
【００２５】第２データ変換回路３４は、多階調化画素
データＤSを図１３に示す如きデータ変換テーブルに従
って１４ビットの画素駆動データＧＤaに変換し、これ
をセレクタ３６に供給する。一方、第２データ変換回路
３５は、上記多階調化画素データＤSを図１４に示す如
きデータ変換テーブルに従って１４ビットの画素駆動デ
ータＧＤbに変換し、これをセレクタ３６に供給する。
セレクタ３６は、駆動制御回路２から論理レベル"０"の
フリッカ抑制信号ＦＳが供給された場合には上記画素駆
動データＧＤ a及びＧＤbの内からＧＤaを選択しこれを
画素駆動データＧＤとして、図４に示すメモリ５に供給
する。一方、論理レベル"１"のフリッカ抑制信号ＦＳが
供給された場合には、セレクタ３６は、上記画素駆動デ
ータＧＤbを選択しこれを画素駆動データＧＤとしてメ
モリ５に供給する。
【００２６】メモリ５は、この画素駆動データＧＤを、
駆動制御回路２から供給されてくる書込信号に応じて順
次書き込む。かかる書込動作により１画面（ｎ行、ｍ
列）分の書き込みが終了すると、メモリ５は、駆動制御
回路２から供給された読出信号に従って、その書き込ま
れたデータを以下の如く読み出す。すなわち、メモリ５
では、書き込まれた１画面分の画素駆動データＧＤ11〜
ＧＤnm各々をそのビット桁(第１ビット〜第１４ビット)
毎にグループ化した画素駆動データビット群ＤＢ１〜Ｄ
Ｂ１４と捉える。尚、画素駆動データビット群ＤＢ１〜
ＤＢ１４各々は、 ＤＢ１：ＧＤ11〜ＧＤnm各々の第１ビット ＤＢ２：ＧＤ11〜ＧＤnm各々の第２ビット ＤＢ３：ＧＤ11〜ＧＤnm各々の第３ビット ＤＢ４：ＧＤ11〜ＧＤnm各々の第４ビット ＤＢ５：ＧＤ11〜ＧＤnm各々の第５ビット ＤＢ６：ＧＤ11〜ＧＤnm各々の第６ビット ＤＢ７：ＧＤ11〜ＧＤnm各々の第７ビット ＤＢ８：ＧＤ11〜ＧＤnm各々の第８ビット ＤＢ９：ＧＤ11〜ＧＤnm各々の第９ビット ＤＢ10：ＧＤ11〜ＧＤnm各々の第10ビット ＤＢ11：ＧＤ11〜ＧＤnm各々の第11ビット ＤＢ12：ＧＤ11〜ＧＤnm各々の第12ビット ＤＢ13：ＧＤ11〜ＧＤnm各々の第13ビット ＤＢ14：ＧＤ11〜ＧＤnm各々の第14ビット である。
【００２７】そして、メモリ５は、これら画素駆動デー
タビット群ＤＢ１〜ＤＢ１４各々を、後述するサブフィ
ールドＳＦ１〜ＳＦ１４各々に対応させて、１表示ライ
ン分ずつ順次読み出す。駆動制御回路２は、上記垂直同
期周波数信号ＶＦ及び平均輝度信号ＡＢに応じて以下の
如き発光駆動制御を実行する。
【００２８】つまり、駆動制御回路２は、上記垂直同期
周波数信号ＶＦにて示される垂直同期周波数が例えば６
０[Ｈz]以上となる場合、又は平均輝度信号ＡＢにて示
される平均輝度レベルが所定レベルよりも低い場合に
は、先ず、論理レベル"０"のフリッカ抑制信号ＦＳをデ
ータ変換回路３０に供給する。この際、データ変換回路
３０のセレクタ３６は、かかる論理レベル"０"のフリッ
カ抑制信号ＦＳに応じて、第２データ変換回路３４で変
換された画素駆動データＧＤaをメモリ５に供給する。
そして、駆動制御回路２は、図１５に示す如き発光駆動
フォーマットに従ってＰＤＰ１０を発光駆動せしめるべ
き各種タイミング信号をアドレスドライバ６、第１サス
ティンドライバ７及び第２サスティンドライバ８各々に
供給する。
【００２９】すなわち、入力映像信号の輝度レベルが低
い場合、又はこの入力映像信号として、垂直同期周波数
が６０[Ｈz]以上となる例えばＮＴＳＣ方式テレビジョ
ン信号が供給された場合には、図１３及び図１５に示す
如き発光駆動を実施するのである。一方、上記垂直同期
周波数信号ＶＦにて示される垂直同期周波数が６０[Ｈ
z]より小であり、かつ、平均輝度信号ＡＢにて示される
平均輝度レベルが所定レベルよりも高い場合には、駆動
制御回路２は、先ず、論理レベル"１"のフリッカ抑制信
号ＦＳをデータ変換回路３０に供給する。この際、デー
タ変換回路３０のセレクタ３６は、かかる論理レベル"
１"のフリッカ抑制信号ＦＳに応じて第２データ変換回
路３５によって変換された画素駆動データＧＤbをメモ
リ５に供給する。そして、駆動制御回路２は、図１６に
示す如き発光駆動フォーマットに従ってＰＤＰ１０を発
光駆動せしめるべき各種タイミング信号をアドレスドラ
イバ６、第１サスティンドライバ７及び第２サスティン
ドライバ８各々に供給する。
【００３０】すなわち、入力映像信号として、垂直同期
周波数が６０[Ｈz]よりも小となる例えばＰＡＬ方式テ
レビジョン信号が供給され、かつその平均輝度が高い場
合には、図１４及び図１６に示す如き発光駆動を実施す
るのである。尚、図１５及び図１６に示される発光駆動
フォーマットでは、１フィールド(以下、１フレームを
も含む表現とする)の表示期間を１４個のサブフィール
ドＳＦ１〜ＳＦ１４に分割する。そして、各サブフィー
ルド内で、ＰＤＰ１０の各放電セルを"点灯放電セル状
態"及び"消灯放電セル状態"のいずれか一方に設定する
アドレス行程Ｗcと、上記"点灯放電セル状態"にある放
電セルのみを図１５(又は図１６)中に示される回数だけ
繰り返し発光せしめる発光維持行程Ｉcとを実施する。
又、先頭のサブフィールドＳＦ１において、ＰＤＰ１０
の全放電セル内の壁電荷量を初期化せしめる一斉リセッ
ト行程Ｒcを実行し、最後尾のサブフィールドＳＦ１４
では、全放電セル内の壁電荷を一斉に消去する消去行程
Ｅを実行する。
【００３１】尚、図１６に示される発光駆動フォーマッ
トでは、図１５に示される発光駆動フォーマットにおけ
るサブフィールドＳＦ１、ＳＦ３、ＳＦ５、ＳＦ７、Ｓ
Ｆ９、ＳＦ１１、及びＳＦ１３を１フィールド表示期間
の前半に実行し、ＳＦ２、ＳＦ４、ＳＦ６、ＳＦ８、Ｓ
Ｆ１０、ＳＦ１２、及びＳＦ１４をその後半に実行す
る。この際、前半の最後尾のサブフィールドＳＦ１３に
おいて上記消去行程Ｅを実行し、後半の先頭サブフィー
ルドＳＦ２において上記一斉リセット行程Ｒcを実行す
る。
【００３２】アドレスドライバ６、第１サスティンドラ
イバ７及び第２サスティンドライバ８は、上記各行程で
の動作を実現すべき各種駆動パルスを駆動制御回路２か
ら供給されたタイミング信号に応じたタイミングでＰＤ
Ｐ１０の各電極に印加する。図１７は、上記一斉リセッ
ト行程Ｒc、アドレス行程Ｗc、発光維持行程Ｉc、消去
行程Ｅの各々において、上記ドライバの各々がＰＤＰ１
０の列電極Ｄ、行電極Ｘ及びＹに印加する各種駆動パル
スの印加タイミングを示す図である。
【００３３】先ず、上記一斉リセット行程Ｒcでは、第
１サスティンドライバ７及び第２サスティンドライバ８
各々が図１７に示されるが如きリセットパルスＲＰX及
びＲＰYを行電極Ｘ1〜Ｘn及びＹ1〜Ｙnの各々に同時印
加する。これらリセットパルスＲＰX及びＲＰYの印加に
応じて、ＰＤＰ１０中の全ての放電セルがリセット放電
して、各放電セル内には一様に所定の壁電荷が形成され
る。これにより、全放電セルは"点灯放電セル状態"に初
期設定される。
【００３４】次に、アドレス行程Ｗcでは、アドレスド
ライバ６が、上記メモリ５から読み出された画素駆動デ
ータビット群ＤＢにおける各画素駆動データビットの論
理レベルに対応した電圧を有する画素データパルスを発
生する。例えば、アドレスドライバ６は、画素駆動デー
タビットの論理レベルが"１"である場合には高電圧の画
素データパルスを発生し、"０"である場合には低電圧
(０ボルト)の画素データパルスを発生する。そして、ア
ドレスドライバ６は、かかる画素データパルスを１表示
ライン分(ｍ個)ずつ列電極Ｄ1〜Ｄmに印加して行く。例
えば、サブフィールドＳＦ１のアドレス行程Ｗcでは、
メモリ５からは前述した如く画素駆動データビット群Ｄ
Ｂ１が読み出される。この際、アドレスドライバ６は、
先ず、画素駆動データビット群ＤＢ１中における第１表
示ラインに対応したｍ個の画素駆動データビット各々
を、その論理レベルに対応したパルス電圧を有するｍ個
の画素データパルスに変換し、これらを画素データパル
ス群ＤＰ１として列電極Ｄ1〜Ｄmに印加する。次に、ア
ドレスドライバ６は、画素駆動データビット群ＤＢ１中
における第２表示ラインに対応したｍ個の画素駆動デー
タビット各々を、その論理レベルに対応したパルス電圧
を有するｍ個の画素データパルスに変換し、これらを画
素データパルス群ＤＰ２として列電極Ｄ1〜Ｄmに印加す
る。以下、同様にして、サブフィールドＳＦ１のアドレ
ス行程Ｗc内では、画素データパルス群ＤＰ１の第３〜
第ｎ表示ライン各々に対応した画素データパルス群ＤＰ
３〜ＤＰｎを順次列電極Ｄ1〜Ｄmに印加して行く。又、
サブフィールドＳＦ２のアドレス行程Ｗcでは、メモリ
５からは前述した如く画素駆動データビット群ＤＢ２が
読み出される。この際、アドレスドライバ６は、先ず、
画素駆動データビット群ＤＢ２中における第１表示ライ
ンに対応したｍ個の画素駆動データビット各々を、その
論理レベルに対応したパルス電圧を有するｍ個の画素デ
ータパルスに変換し、これらを画素データパルス群ＤＰ
１として列電極Ｄ1〜Ｄmに印加する。次に、アドレスド
ライバ６は、画素駆動データビット群ＤＢ２中における
第２表示ラインに対応したｍ個の画素駆動データビット
各々を、その論理レベルに対応したパルス電圧を有する
ｍ個の画素データパルスに変換し、これらを画素データ
パルス群ＤＰ２として列電極Ｄ1〜Ｄmに印加する。以
下、同様にして、サブフィールドＳＦ２のアドレス行程
Ｗc内では、画素データパルス群ＤＰ２の第３〜第ｎ表
示ライン各々に対応した画素データパルス群ＤＰ３〜Ｄ
Ｐｎを順次列電極Ｄ1〜Ｄmに印加して行く。
【００３５】更に、各アドレス行程Ｗcでは、第２サス
ティンドライバ８が、上述した如き画素データパルス群
ＤＰの各印加タイミングと同一タイミングにて、図１７
に示されるが如き負極性の走査パルスＳＰを発生し、こ
れを行電極Ｙ1〜Ｙnへと順次印加して行く。この際、走
査パルスＳＰが印加された行電極Ｙと、高電圧の画素デ
ータパルスが印加された列電極Ｄとの交差部の放電セル
にのみ放電(選択消去放電)が生じ、その放電セル内に残
存していた壁電荷が選択的に消去される。かかる選択消
去放電により、上記一斉リセット行程Ｒcにて"点灯放電
セル状態"に初期化された放電セルは、"消灯放電セル状
態"に設定される。一方、低電圧の画素データパルスが
印加された列電極Ｄに属する放電セルには放電が生起さ
れず、現状が保持される。つまり、"消灯放電セル状態"
の放電セルは"消灯放電セル状態"のまま、"点灯放電セ
ル状態"の放電セルは"点灯放電セル状態"をそのまま維
持するのである。
【００３６】次に、各サブフィールドの発光維持行程Ｉ
cでは、第１サスティンドライバ７及び第２サスティン
ドライバ８各々が、図１７に示されるが如く、正極性の
維持パルスＩＰX及びＩＰYを行電極Ｘ1〜Ｘn及びＹ1〜
Ｙnに交互に繰り返し印加する。尚、各サブフィールド
ＳＦ１〜ＳＦ１４の発光維持行程Ｉcにおいて上記維持
パルスＩＰを繰り返し印加しつづける回数は、ＳＦ１で
の回数を"１"とした場合、図１５及び図１６に示すよう
に、 ＳＦ１：１ ＳＦ２：３ ＳＦ３：５ ＳＦ４：８ ＳＦ５：１０ ＳＦ６：１３ ＳＦ７：１６ ＳＦ８：１９ ＳＦ９：２２ ＳＦ10：２５ ＳＦ11：２８ ＳＦ12：３２ ＳＦ13：３５ ＳＦ14：３９ である。
【００３７】ここで、壁電荷が形成されている放電セ
ル、すなわち"点灯放電セル状態"にある放電セルのみ
が、これら維持パルスＩＰX及びＩＰYが印加される度に
放電(維持放電)し、その放電に伴う発光状態を維持す
る。この発光状態を維持している時間が長いほど、人間
の目には明るく感じられる。消去行程Ｅでは、第２サス
ティンドライバ８が、図１７に示されるが如き負極性の
消去パルスＥＰを発生してこれを行電極Ｙ1〜Ｙn各々に
印加する。かかる消去パルスＥＰの印加により、ＰＤＰ
１０における全放電セル内において消去放電が生起さ
れ、全ての放電セル内に残存している壁電荷が消滅す
る。すなわち、かかる消去放電により、ＰＤＰ１０にお
ける全放電セルが強制的に"消灯放電セル状態"になる。
【００３８】以上の如き駆動によれば、各サブフィール
ド内のアドレス行程Ｗcにて"点灯放電セル状態"に設定
された放電セルのみが、その直後の発光維持行程Ｉcに
おいて上述した如き各サブフィールドの重み付けに対応
した回数だけ発光する。この際、各放電セルが"点灯放
電セル状態"、又は"消灯放電セル状態"のいずれに設定
されるのかは、図１３又は図１４に示される画素駆動デ
ータＧＤa又はＧＤbによって決定する。すなわち、画素
駆動データＧＤ中のビットが論理レベル"１"である場合
には、そのビット桁に対応したサブフィールドのアドレ
ス行程Ｗcにおいて選択消去放電が生起され、その放電
セルは"消灯放電セル状態"に設定される。一方、画素駆
動データＧＤ中のビットが論理レベル"０"である場合に
は、そのビット桁に対応したサブフィールドのアドレス
行程Ｗcでは上記選択消去放電は生起されない。よっ
て、"消灯放電セル状態"の放電セルは"消灯放電セル状
態"のまま、"点灯放電セル状態"の放電セルは"点灯放電
セル状態"の状態をそのまま維持する。
【００３９】ここで、図１３に示される画素駆動データ
ＧＤaでは、その第１〜第１４ビット各々が、図１５に
おけるサブフィールドＳＦ１〜ＳＦ１４各々のアドレス
行程Ｗcにおいて選択消去放電を生起させるか否かを決
定している。よって、図１３に示される画素駆動データ
ＧＤaを用いて図１５に示される発光駆動フォーマット
に従った駆動を行うと、先ず、サブフィールドＳＦ１に
おいて全放電セルは"点灯放電セル状態"に初期化され
る。そして、放電セルの"点灯放電セル状態"は、図１３
中の黒丸にて示されるサブフィールドのアドレス行程Ｗ
cで選択消去放電が生起されるまで保持される。従っ
て、上記"点灯放電セル状態"の状態を保持している間に
存在するサブフィールド(白丸にて示す)各々の発光維持
行程Ｉcにおいて、そのサブフィールドの重み付けに応
じた回数だけ維持放電発光が実施されるのである。この
際、１フィールド期間内において各サブフィールド毎の
発光維持行程Ｉcにて生起された維持放電発光の総数に
応じた中間輝度が視覚されることになる。
【００４０】よって、図１３に示す如き１５パターンを
有する画素駆動データＧＤaを用いて、図１５に示され
る発光駆動フォーマットに従った駆動を行うと、｛0：
1：4：9：17：27：40：56：75：97：122：150：182：21
7：255｝なる１５段階にて中間調の輝度を表現すること
が可能となる。そして、かかる１５段階の階調駆動と、
前述した如き多階調化処理回路３３での多階調化処理に
より、視覚上においては２５６階調相当の中間輝度が表
現されるようになる。
【００４１】一方、図１４に示される画素駆動データＧ
Ｄbでは、その第１〜第１４ビット各々と図１６におけ
るサブフィールドＳＦ１〜ＳＦ１４各々とが、以下の如
く対応している。 ＧＤbの第１ビット：ＳＦ１ ＧＤbの第２ビット：ＳＦ３ ＧＤbの第３ビット：ＳＦ５ ＧＤbの第４ビット：ＳＦ７ ＧＤbの第５ビット：ＳＦ９ ＧＤbの第６ビット：ＳＦ１１ ＧＤbの第７ビット：ＳＦ１３ ＧＤbの第８ビット：ＳＦ２ ＧＤbの第９ビット：ＳＦ４ ＧＤbの第１０ビット：ＳＦ６ ＧＤbの第１１ビット：ＳＦ８ ＧＤbの第１２ビット：ＳＦ１０ ＧＤbの第１３ビット：ＳＦ１２ ＧＤbの第１４ビット：ＳＦ１４ 更に、図１６に示される発光駆動フォーマットでは、サ
ブフィールドＳＦ１のみならずサブフィールドＳＦ２に
おいても一斉リセット行程Ｒcを実行するようにしてい
る。
【００４２】従って、図１４に示される画素駆動データ
ＧＤを用いて図１６に示される発光駆動フォーマットに
従った駆動を行うと、全放電セルはサブフィールドＳＦ
１及びＳＦ２で夫々"点灯放電セル状態"に初期化され
る。この"点灯放電セル状態"は、図１４中の黒丸にて示
されるサブフィールドのアドレス行程Ｗcで選択消去放
電が生起されるまで保持される。この際、上記"点灯放
電セル状態"を保持している間に存在するサブフィール
ド(白丸にて示す)各々の発光維持行程Ｉcにおいて、そ
のサブフィールドの重み付けに応じた回数だけ維持放電
発光が繰り返し実施される。そして、図１４中の黒丸に
て示されるサブフィールドのアドレス行程Ｗcにおいて
選択消去放電が生起されると、各放電セルは"消灯放電
セル状態"に推移する。この際、１フィールド期間内に
おいて各サブフィールド毎の発光維持行程Ｉcにて生起
された維持放電発光の総数に応じた中間輝度が視覚され
ることになる。
【００４３】よって、図１４に示す如き１５パターンの
画素駆動データＧＤbを用いて、図１６に示される発光
駆動フォーマットに従った駆動を行うと、前述した如き
図１３及び図１５に示される駆動と同様に、｛0：1：
4：9：17：27：40：56：75：97：122：150：182：217：
255｝なる１５段階にて中間調の輝度を表現することが
可能となる。
【００４４】この際、図１３及び図１５に示される駆動
(以下、第１発光駆動と称する)では、１フィールドの先
頭のサブフィールドのみにおいて、全放電セル内に壁電
荷を形成させるリセット放電を生起する。そして、各放
電セル内に形成されている壁電荷を選択的に消去する選
択消去放電を、１フィールド表示期間内において最大で
も１回だけ生起せしめる。これにより、１フィールド表
示期間内において、維持放電発光の為されるサブフィー
ルド(図１３中の白丸にて示す)が連続する発光継続状態
から、消灯状態となるサブフィールドが連続する消灯継
続状態への切り換え回数が最大でも１回となる。従っ
て、図１３に示す如き１５通りの発光駆動パターン内に
は、１フィールド表示期間内での発光継続状態の期間と
消灯継続状態の期間とが互いに反転している発光駆動パ
ターンは存在しない。よって、１画面内において、発光
継続状態の期間と、消灯継続状態の期間とが互いに反転
する２つの画像領域が隣接する際に、その境界上に生じ
るといわれる偽輪郭の発生が抑制されるのである。更
に、上記第１発光駆動では、比較的電力消費の多いリセ
ット放電を１フィールドの先頭において１度だけしか実
行しないので、電力消費が抑制される。
【００４５】一方、図１４及び図１６に示される駆動
(以下、第２発光駆動と称する)では、１フィールドの表
示期間を前半の駆動期間(SF1,SF3,SF5,SF7,SF9,SF11,SF
13)と後半の駆動期間(SF2,SF4,SF6,SF8,SF10,SF12,SF1
4)とに分割した階調駆動を採用している。そして、図１
４中の白丸にて示されるように、前半の駆動期間内にお
いて、その先頭から入力映像信号の輝度レベルに対応し
た時間に亘り連続して発光を実施する。更に、後半の駆
動期間内において、その先頭から入力映像信号の輝度レ
ベルに対応した時間に亘り連続して発光を実施するので
ある。従って、図１４に示す如き１５通りの発光駆動パ
ターン内には、１フィールド表示期間内での発光継続状
態の期間と消灯継続状態の期間とが互いに反転している
発光駆動パターンは存在しない。よって、１画面内にお
いて、発光継続状態の期間と、消灯継続状態の期間とが
互いに反転する２つの画像領域が隣接する際に、その境
界上に生じるといわれる偽輪郭の発生が抑制される。
又、上記第２発光駆動によれば、維持放電発光の生起さ
れるサブフィールドが連続してなる発光継続状態から、
消灯状態のサブフィールドが連続してなる消灯継続状態
への切り換えが、１フィールド期間内において最大２回
実施されることになる。つまり、上記前半の駆動期間で
の発光開始時点と、後半の駆動期間での発光開始時点と
の時間間隔が１フィールド表示期間の略１／２となり、
上記発光継続状態及び上記消灯継続状態間での切り換え
周波数は、１フィールド表示期間を担う垂直同期周波数
の略２倍となる。これにより、垂直同期周波数が５０[H
z]のＰＡＬ方式テレビジョン信号が入力映像信号として
供給され、かつ、そのＰＡＬ方式テレビジョン信号によ
って表される平均輝度が比較的高くても、フリッカを生
じさせることのない良好な画像表示が為されるようにな
る。
【００４６】以上の如く、本発明においては、平均輝度
レベルの低い映像信号が入力された場合、又は垂直同期
周波数の高い映像信号が入力された場合には、１フィー
ルド内において、入力映像信号の輝度レベルに応じた数
だけ連続したサブフィールド各々で放電セルを発光せし
める第１発光駆動(図１３及び図１５)を実施する。かか
る第１発光駆動によれば、１フィールド表示期間内にお
いて発光継続期間と消灯継続期間とが互いに反転するこ
とになる発光駆動パターンが存在しないので、偽輪郭の
発生が抑制される。更に、比較的電力消費の多いリセッ
ト放電を１フィールドの先頭において１度だけしか実行
しないので、電力消費が抑制される。
【００４７】一方、平均輝度レベルが高く、かつその垂
直同期周波数が低い映像信号が入力された場合には、１
フィールドの前半及び後半の各々において、入力映像信
号の輝度レベルに応じた数だけ連続したサブフィールド
各々で放電セルを発光せしめる第２発光駆動(図１４及
び図１６)を実施する。かかる第２発光駆動によれば、
１フィールド表示期間内において発光継続期間と消灯継
続期間とが互いに反転することになる発光駆動パターン
が存在しないので、偽輪郭の発生が抑制される。更に、
第２発光駆動によれば、１フィールド表示期間内での発
光継続状態から消灯継続状態への切り換え回数が最大で
２回となる。よって、入力された映像信号がＰＡＬテレ
ビジョン信号の如き比較的、垂直同期周波数の低い映像
信号であり、かつ、その映像信号が高輝度であっても、
フリッカの発生が抑制された良好な画像表示が為される
ようになる。
【００４８】尚、図１４に示される第２発光駆動時にお
ける第１階調〜第１３階調各々に対応した発光駆動パタ
ーンでは、１フィールドの前半及び後半で夫々１回だけ
選択消去放電を生起させるようにしている。しかしなが
ら、放電セル内に残留する荷電粒子の量が少ないと、た
とえ走査パルスＳＰ及び高電圧の画素データパルスが同
時に印加されても選択消去放電が正常に生起されない場
合がある。
【００４９】そこで、第２データ変換回路３５で用いる
変換テーブルとして、図１４に示されるものに代わり図
１８に示されるものを採用して、この選択消去放電を確
実に生起させるようにしても良い。かかる変換テーブル
によって変換された画素駆動データＧＤbによれば、図
１８中の黒丸に示されるように、互いに連続した２つの
サブフィールド各々において選択消去放電が生起され
る。よって、たとえ１回目の選択消去放電で放電セル内
の壁電荷を正常に消滅させることが出来なくても、２回
目の選択消去放電によって壁電荷の消滅が正常に行われ
るようになる。
【００５０】又、図１６に示される発光駆動フォーマッ
トでは、サブフィールドＳＦ１、ＳＦ３、ＳＦ５、ＳＦ
７、ＳＦ９、ＳＦ１１、ＳＦ１３を１フィールドの前
半、ＳＦ２、ＳＦ４、ＳＦ６、ＳＦ８、ＳＦ１０、ＳＦ
１２、ＳＦ１４をその後半に実行するようにしている
が、これに限定されるものではない。図１９は、かかる
点に鑑みて為された図１６に示される発光駆動フォーマ
ットの変形例を示す図である。
【００５１】図１９に示される発光駆動フォーマットで
は、１フィールドの前半部においてサブフィールドＳＦ
１、ＳＦ４、ＳＦ５、ＳＦ８、ＳＦ９、ＳＦ１２、ＳＦ
１３を順次実行し、後半部においてＳＦ２、ＳＦ３、Ｓ
Ｆ６、ＳＦ７、ＳＦ１０、ＳＦ１１、ＳＦ１４を順次実
行する。図２０は、図１９に示される発光駆動フォーマ
ットを採用して発光駆動制御を実施する際に、第２デー
タ変換回路３４で用いるデータ変換テーブルと、発光駆
動パターンとを示す図である。
【００５２】この際、図２０に示される画素駆動データ
ＧＤbの第１〜第１４ビット各々と、図１９におけるサ
ブフィールドＳＦ１〜ＳＦ１４各々とが、以下の如く対
応している。 ＧＤbの第１ビット：ＳＦ１ ＧＤbの第２ビット：ＳＦ４ ＧＤbの第３ビット：ＳＦ５ ＧＤbの第４ビット：ＳＦ８ ＧＤbの第５ビット：ＳＦ９ ＧＤbの第６ビット：ＳＦ１２ ＧＤbの第７ビット：ＳＦ１３ ＧＤbの第８ビット：ＳＦ２ ＧＤbの第９ビット：ＳＦ３ ＧＤbの第１０ビット：ＳＦ６ ＧＤbの第１１ビット：ＳＦ７ ＧＤbの第１２ビット：ＳＦ１０ ＧＤbの第１３ビット：ＳＦ１１ ＧＤbの第１４ビット：ＳＦ１４ 又、上記実施例においては、画素データの書き込み方法
として、予め全放電セルを"点灯放電セル状態"に初期化
しておき、画素データに応じて選択的にその壁電荷を消
去して"消灯放電セル状態"に設定する、いわゆる選択消
去アドレス法を採用した場合について述べた。
【００５３】しかしながら、本発明は、画素データの書
込方法として、各放電セル内に残存する壁電荷を消滅さ
せて全放電セルを"消灯放電セル状態"に初期化してお
き、画素データに応じて選択的に壁電荷を形成するよう
にした、いわゆる選択書込アドレス法を採用した場合に
ついても同様に適用可能である。図２１はかかる選択書
込アドレス法を採用した場合に用いる第１発光駆動時に
おける発光駆動フォーマット、図２２は第２発光駆動時
における発光駆動フォーマットを夫々示す図である。
又、図２３は、図２１に示される発光駆動フォーマット
を採用した場合に第２データ変換回路３４において用い
られるデータ変換テーブルと、発光駆動パターンとを示
す図である。更に、図２４は、図２２に示される発光駆
動フォーマットを採用した場合に第２データ変換回路３
５において用いられるデータ変換テーブルと、発光駆動
パターンとを示す図である。
【００５４】この際、図２１に示される第１発光駆動時
における発光駆動フォーマットでは、図１５に示される
発光駆動フォーマットとは反対に、サブフィールドＳＦ
１４〜ＳＦ１なる順に階調駆動を実施する。そして、先
頭のサブフィールドＳＦ１４のみにおいて、全放電セル
内に残存している壁電荷を一斉に消去せしめて全ての放
電セルを"消灯放電セル状態"に初期化する一斉リセット
行程Ｒc'を実行する。更に、各サブフィールド内におい
て、アドレス行程Ｗc'と発光維持行程Ｉcとを実行す
る。この際、図２３に示されている画素駆動データＧＤ
中における論理レベル"１"のビット桁に対応したサブフ
ィールド(黒丸にて示す)でのアドレス行程Ｗc’のみに
おいて、壁電荷を形成させるべき選択書込放電を生起さ
せる。この選択書込放電の生起された放電セルは"点灯
放電セル状態"に設定される。従って、図２３中におい
て、黒丸及び白丸が付されているサブフィールドでの発
光維持行程Ｉcにおいて、そのサブフィールドの重み付
けに対応した回数だけ発光が実施される。この際、図２
１及び図２３に示される第１発光駆動においても、１フ
ィールド表示期間内において、維持放電発光の為される
サブフィールド(図２３中の白丸及び黒丸にて示す)の連
続する発光継続状態から、消灯状態となるサブフィール
ドが連続する消灯継続状態への切り換え回数は最大でも
１回となる。従って、図２３に示す如き１５通りの発光
駆動パターン内には、１フィールド表示期間内での発光
継続状態の期間と消灯継続状態の期間とが互いに反転し
ている発光駆動パターンは存在しない。よって、１画面
内において、発光継続状態の期間と、消灯継続状態の期
間とが互いに反転する２つの画像領域が隣接する際に、
その境界上に生じるといわれる偽輪郭の発生が抑制され
る。更に、図２１及び図２３に示される第１発光駆動に
おいても、比較的電力消費の多いリセット放電を１フィ
ールドの先頭において１度だけしか実行しないので、電
力消費が抑制される。
【００５５】一方、図２２に示される第２発光駆動時に
おける発光駆動フォーマットでは、１フィールドの前半
部でサブフィールドＳＦ１３、ＳＦ１１、ＳＦ９、ＳＦ
７、ＳＦ５、ＳＦ３、ＳＦ１を順次実行し、後半部でＳ
Ｆ１４、ＳＦ１２、ＳＦ１０、ＳＦ８、ＳＦ６、ＳＦ
４、ＳＦ２を順次実行している。この際、前半部での先
頭のサブフィールドＳＦ１３並びに後半部での先頭のサ
ブフィールドＳＦ１４の各々において、上述した如き一
斉リセット行程Ｒc'を同様に実行する。そして、各サブ
フィールド内において、上述した如きアドレス行程Ｗc'
と発光維持行程Ｉcとを夫々実行する。この際、図２４
に示される画素駆動データＧＤbの第１〜第１４ビット
各々と、図２２におけるサブフィールドＳＦ１〜ＳＦ１
４各々とが、以下の如く対応している。
【００５６】ＧＤbの第１ビット：ＳＦ１３ ＧＤbの第２ビット：ＳＦ１１ ＧＤbの第３ビット：ＳＦ９ ＧＤbの第４ビット：ＳＦ７ ＧＤbの第５ビット：ＳＦ５ ＧＤbの第６ビット：ＳＦ３ ＧＤbの第７ビット：ＳＦ１ ＧＤbの第８ビット：ＳＦ１４ ＧＤbの第９ビット：ＳＦ１２ ＧＤbの第１０ビット：ＳＦ１０ ＧＤbの第１１ビット：ＳＦ８ ＧＤbの第１２ビット：ＳＦ６ ＧＤbの第１３ビット：ＳＦ４ ＧＤbの第１４ビット：ＳＦ２ 従って、図２４中において、黒丸及び白丸にて示される
サブフィールドでの発光維持行程Ｉcのみで、そのサブ
フィールドの重み付けに対応した回数だけ発光が為され
る。尚、かかる駆動では、消灯継続状態から発光継続状
態への切り換えを、図１４に示される発光駆動と同様に
１フィールド表示期間内において最大２回行うようにし
ている。
【００５７】ここで、駆動制御回路２は、入力映像信号
の垂直同期周波数が所定周波数(６０[Hz])以上ある、又
は入力映像信号によって表される平均輝度が低輝度であ
るが故にフリッカの恐れが無い場合には、図２１及び図
２３に示される第１発光駆動を実行する。一方、入力映
像信号の垂直同期周波数が所定周波数よりも低く、かつ
その平均輝度が高いが故にフリッカ発生の恐れが有る場
合には、１フィールド表示期間内に消灯継続状態から発
光継続状態への切り換えを最大２回実施する、図２２及
び図２４に示されるが如き第２発光駆動を実行するので
ある。
【００５８】又、上記実施例における第２発光駆動で
は、奇数番号の付されているサブフィールドを１フィー
ルドの前半、偶数番号の付されているサブフィールドを
その後半で実行するようにしているが、両者を反転させ
ても良い。図２５は、かかる点に鑑みて為された第２発
光駆動での発光駆動フォーマットを示す図である。
【００５９】図２５に示される発光駆動フォーマットで
は、各発光維持行程Ｉcで実施すべき発光回数の比が、
［３：８：１３：１９：２５：３２：３９］であるサブ
フィールドＳＦ２、ＳＦ４、ＳＦ６、ＳＦ８、ＳＦ１
０、ＳＦ１２、及びＳＦ１４を１フィールドの前半部に
おいて順次実行する。そして、１フィールドの後半部に
おいて、各発光維持行程Ｉcで実施すべき発光回数の比
が、［１：５：１０：１６：２２：２８：３５］なるサ
ブフィールドＳＦ１、ＳＦ３、ＳＦ５、ＳＦ７、ＳＦ
９、ＳＦ１１、及びＳＦ１３を順次実行する。
【００６０】図２６は、この図２５に示される発光駆動
フォーマットを採用した場合に第２データ変換回路３５
で用いるデータ変換テーブルと、その発光駆動パターン
とを示す図である。この際、図２６に示される画素駆動
データＧＤbの第１〜第１４ビット各々と、図２５にお
けるサブフィールドＳＦ１〜ＳＦ１４各々とが、以下の
如く対応している。
【００６１】ＧＤbの第１ビット：ＳＦ２ ＧＤbの第２ビット：ＳＦ４ ＧＤbの第３ビット：ＳＦ６ ＧＤbの第４ビット：ＳＦ８ ＧＤbの第５ビット：ＳＦ１０ ＧＤbの第６ビット：ＳＦ１２ ＧＤbの第７ビット：ＳＦ１４ ＧＤbの第８ビット：ＳＦ１ ＧＤbの第９ビット：ＳＦ３ ＧＤbの第１０ビット：ＳＦ５ ＧＤbの第１１ビット：ＳＦ７ ＧＤbの第１２ビット：ＳＦ９ ＧＤbの第１３ビット：ＳＦ１１ ＧＤbの第１４ビット：ＳＦ１３ すなわち、図２５及び図２６に示す第２発光駆動では、
図１４及び図１６に示される第２発光駆動における１フ
ィールドの前半部でのサブフィールド系列(ＳＦ１、Ｓ
Ｆ３、ＳＦ５、ＳＦ７、ＳＦ９、ＳＦ１１、ＳＦ１３)
と、後半部でのサブフィールド系列(ＳＦ２、ＳＦ４、
ＳＦ６、ＳＦ８、ＳＦ１０、ＳＦ１２、ＳＦ１４)とを
反転させたのである。
【００６２】同様に、図２７及び図２８に示す第２発光
駆動は、図２２及び図２４に示される第２発光駆動にお
ける１フィールドの前半部でのサブフィールド系列(Ｓ
Ｆ１３、ＳＦ１１、ＳＦ９、ＳＦ７、ＳＦ５、ＳＦ３、
ＳＦ１)と、後半部でのサブフィールド系列(ＳＦ１４、
ＳＦ１２、ＳＦ１０、ＳＦ８、ＳＦ６、ＳＦ４、ＳＦ
２)とを反転させたものである。
【００６３】又、上記実施例においては、１フィールド
を偶数個(１４個)のサブフィールドに分割してＰＤＰ１
０を階調駆動しているが、分割するサブフィールドの数
は偶数個に限定されるものではない。図２９及び図３０
は、１フィールドを奇数個(１３個)のサブフィールドに
分割してＰＤＰ１０を駆動する際に採用する第２発光駆
動時における発光駆動パターンの一例を示すである。
尚、図２９は選択消去アドレス法、図３０は選択書込ア
ドレス法を採用した場合での第２発光駆動時における発
光駆動パターンを夫々示している。
【００６４】図２９に示される発光駆動パターンでは、
各発光維持行程Ｉcで実施すべき発光回数の比が、
［１：５：１０：１６：２２：２８：３５］であるサブ
フィールドＳＦ１、ＳＦ３、ＳＦ５、ＳＦ７、ＳＦ９、
ＳＦ１１、及びＳＦ１３を１フィールドの前半部におい
て順次実行する。そして、１フィールドの後半部におい
て、各発光維持行程Ｉcで実施すべき発光回数の比が、
［３：８：１３：１９：２５：３２］であるサブフィー
ルドＳＦ２、ＳＦ４、ＳＦ６、ＳＦ８、ＳＦ１０、及び
ＳＦ１２を順次実行する。
【００６５】図３０に示される発光駆動パターンでは、
各発光維持行程Ｉcで実施すべき発光回数の比が、［３
５：２８：２２：１６：１０：５：１］であるサブフィ
ールドＳＦ１３、ＳＦ１１、ＳＦ９、ＳＦ７、ＳＦ５、
ＳＦ３、及びＳＦ１を１フィールドの前半部において順
次実行する。そして、１フィールドの後半部において、
各発光維持行程Ｉcで実施すべき発光回数の比が、［３
２：２５：１９：１３：８：３］であるサブフィールド
ＳＦ１２、ＳＦ１０、ＳＦ８、ＳＦ６、ＳＦ４、及びＳ
Ｆ２を順次実行する。
【００６６】
【発明の効果】以上詳述した如く、本発明においては、
平均輝度の低い映像信号が入力された場合、又は垂直同
期周波数の高い映像信号が入力された場合には、１フィ
ールド内において、入力映像信号によって表される輝度
レベルに応じた数だけ連続したサブフィールドの各々で
画素を担う発光素子を発光せしめる。かかる駆動によれ
ば、１フィールド内において発光継続期間と消灯継続期
間とが互いに反転した発光駆動パターンが存在しないの
で、偽輪郭の発生が抑制される。一方、平均輝度が高
く、かつその垂直同期周波数が低い映像信号が入力され
た場合には、１フィールドの前半及び後半の各々におい
て、この映像信号によって表される輝度レベルに応じた
分だけ連続したサブフィールド各々で発光素子を発光せ
しめる。かかる駆動によれば、１フィールド表示期間内
での発光継続状態から消灯継続状態への切り換え回数が
２回となる。よって、ＰＡＬテレビジョン信号の如き垂
直同期周波数が低い映像信号が入力され、かつその平均
輝度が高い場合においても、偽輪郭と共にフリッカの発
生が抑制された良好な画像表示が為されるようになる。
【図面の簡単な説明】
【図１】プラズマディスプレイ装置の概略構成を示す図
である。
【図２】サブフィールド法に基づく発光駆動フォーマッ
トの一例を示す図である。
【図３】発光駆動パターンの一例を示す図である。
【図４】本発明による駆動方法に従ってプラズマディス
プレイパネルを駆動するプラズマディスプレイ装置の構
成を示す図である。
【図５】データ変換回路３０の内部構成を示す図であ
る。
【図６】第１データ変換回路３２におけるデータ変換特
性を示す図である。
【図７】図６に示されるデータ変換特性に基づくデータ
変換テーブルの一例を示す図である。
【図８】図６に示されるデータ変換特性に基づくデータ
変換テーブルの一例を示す図である。
【図９】多階調化処理回路３３の内部構成を示す図であ
る。
【図１０】誤差拡散処理回路３３０の動作を説明する為
の図である。
【図１１】ディザ処理回路３５０の内部構成を示す図で
ある。
【図１２】ディザ処理回路３５０の動作を説明する為の
図である。
【図１３】第２データ変換回路３４で用いられるデータ
変換テーブルと、発光駆動パターンとを示す図である。
【図１４】第２データ変換回路３５で用いられるデータ
変換テーブルと、発光駆動パターンとを示す図である。
【図１５】入力映像信号の垂直同期周波数が所定周波数
以上である又は入力映像信号の輝度レベルが比較的低い
場合に採用される第１発光駆動時における発光駆動フォ
ーマット(選択消去アドレス法に基づく)の一例を示す図
である。
【図１６】入力映像信号の垂直同期周波数が所定周波数
よりも低く、かつこの入力映像信号の輝度レベルが比較
的高い場合に採用される第２発光駆動時における発光駆
動フォーマット(選択消去アドレス法に基づく)の一例を
示す図である。
【図１７】ＰＤＰ１０に印加される各種駆動パルスと、
その印加タイミングを示す図である。
【図１８】第２データ変換回路３５で用いられるデータ
変換テーブルと、発光駆動パターンの他の一例を示す図
である。
【図１９】第２発光駆動時における発光駆動フォーマッ
ト(選択消去アドレス法に基づく)の他の一例を示す図で
ある。
【図２０】第２データ変換回路３５で用いられるデータ
変換テーブルと、発光駆動パターンの他の一例を示す図
である。
【図２１】第１発光駆動時における発光駆動フォーマッ
ト(選択書込アドレス法に基づく)の一例を示す図であ
る。
【図２２】第２発光駆動時における発光駆動フォーマッ
ト(選択書込アドレス法に基づく)の他の一例を示す図で
ある。
【図２３】図２１に示す発光駆動フォーマットに基づく
第１発光駆動を行う際に第２データ変換回路３４で用い
られるデータ変換テーブルと、発光駆動パターンとを示
す図である。
【図２４】図２２に示される発光駆動フォーマットに基
づく第２発光駆動を行う際に第２データ変換回路３５で
用いられるデータ変換テーブルと、発光駆動パターンと
を示す図である。
【図２５】図１６に示される発光駆動フォーマットの変
形例を示す図である。
【図２６】図２５に示される発光駆動フォーマットに基
づく駆動を行う際に第２データ変換回路３５で用いられ
るデータ変換テーブルと、発光駆動パターンとを示す図
である。
【図２７】図２２に示される発光駆動フォーマットの変
形例を示す図である。
【図２８】図２７に示される発光駆動フォーマットに基
づく駆動を行う際に第２データ変換回路３５で用いられ
るデータ変換テーブルと、発光駆動パターンとを示す図
である。
【図２９】１フィールドを１３個のサブフィールドで分
割し、選択消去アドレス法に基づく階調駆動を実施する
際に採用する発光駆動パターンの一例を示す図である。
【図３０】１フィールドを１３個のサブフィールドで分
割し、選択書込アドレス法に基づく階調駆動を実施する
際に採用する発光駆動パターンの一例を示す図である。
【主要部分の符号の説明】
２ 駆動制御回路 ３ 垂直同期周波数検出回路 ６ アドレスドライバ ７ 第１サスティンドライバ ８ 第２サスティンドライバ １０ ＰＤＰ（プラズマディスプレイパネル） ３０ データ変換回路 ４０ 平均輝度検出回路
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5C058 AA11 BA02 BA09 BA35 BB04 BB13 5C080 AA05 BB05 DD06 DD30 EE29 FF09 HH05 HH07 JJ02 JJ04 JJ05

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 複数の発光素子によって表示画面を形成
    するディスプレイパネルにおける前記発光素子の各々
    を、入力映像信号の１フィールド期間を構成するＮ個の
    サブフィールド各々で発光駆動するディスプレイパネル
    の駆動方法であって、 前記入力映像信号の垂直同期周波数の高低及び前記入力
    映像信号によって表される画像の平均輝度に応じて、 前記入力映像信号によって表される輝度レベルに応じた
    分だけ前記１フィールド期間内において連続したｎ個
    (ｎは０〜Ｎの整数)の前記サブフィールド各々で前記発
    光素子を発光せしめることにより第１階調〜第(Ｎ＋１)
    階調までのＮ＋１段階で中間輝度表示を行う第１発光駆
    動シーケンスと、 前記１フィールド期間内の前半期間において前記入力映
    像信号によって表される輝度レベルに応じた分だけ連続
    した前記サブフィールド各々で前記発光素子を発光せし
    めてから前記１フィールド期間内の後半期間において前
    記入力映像信号によって表される輝度レベルに応じた分
    だけ連続した前記サブフィールド各々で前記発光素子を
    発光せしめることにより第１階調〜第(Ｎ＋１)階調まで
    のＮ＋１段階で中間輝度表示を行う第２発光駆動シーケ
    ンスと、の内のいずれか一方を実行することを特徴とす
    るディスプレイパネルの駆動方法。
  2. 【請求項２】 前記前半期間での発光開始時点と前記後
    半期間での発光開始時点との時間間隔が前記１フィール
    ド期間の略１／２であることを特徴とする請求項１記載
    のディスプレイパネルの駆動方法。
  3. 【請求項３】 前記入力映像信号の前記垂直同期周波数
    が所定周波数よりも高い、又は前記平均輝度が所定輝度
    よりも低輝度である場合には前記第１発光駆動シーケン
    スを実行する一方、前記垂直同期周波数が前記所定周波
    数よりも低くかつ前記平均輝度が前記所定輝度よりも高
    輝度である場合には前記第２発光駆動シーケンスを実行
    することを特徴とする請求項１記載のディスプレイパネ
    ルの駆動方法。
  4. 【請求項４】 前記第２発光駆動シーケンスは、 前記前半期間内における先頭の前記サブフィールドのみ
    において全ての前記発光素子を点灯状態に初期化する第
    １リセット行程と、前記入力映像信号に応じて前記前半
    期間内における１の前記サブフィールドにおいて前記発
    光素子各々を前記点灯状態及び消灯状態のいずれか一方
    に設定する第１アドレス行程と、前記前半期間内におけ
    る前記サブフィールド各々において前記点灯状態にある
    前記発光素子のみを前記サブフィールドの重み付けに対
    応した回数だけ発光させる第１発光維持行程と、 前記後半期間内における先頭の前記サブフィールドのみ
    において全ての前記発光素子を点灯状態に初期化する第
    ２リセット行程と、前記入力映像信号に応じて前記後半
    期間内における１の前記サブフィールドにおいて前記発
    光素子各々を前記点灯状態及び消灯状態のいずれか一方
    に設定する第２アドレス行程と、前記後半期間内におけ
    る前記サブフィールド各々において前記点灯状態にある
    前記発光素子のみを前記サブフィールドの重み付けに対
    応した回数だけ発光させる第２発光維持行程と、からな
    ることを特徴とする請求項１記載のディスプレイパネル
    の駆動方法。
  5. 【請求項５】 前記第２発光駆動シーケンスは、 前記Ｎが偶数の場合には、 前記第１階調では前記サブフィールドのいずれにおいて
    も前記発光素子を発光させず、第２階調では前記前半期
    間及び前記後半期間の一方における先頭の前記サブフィ
    ールドのみで前記発光素子を発光せしめ、第３階調では
    前記第２階調で発光を実行するサブフィールドに加えて
    前記前半期間及び前記後半期間の内の他方における先頭
    の前記サブフィールドのみで前記発光素子を発光せし
    め、第４階調では前記第３階調で発光を実行するサブフ
    ィールドに加えて前記前半期間及び前記後半期間の内の
    一方における第２番目に配列された前記サブフィールド
    で前記発光素子を発光せしめ、第Ｎ階調では第(Ｎ−１)
    階調で発光を実行するサブフィールドに加えて前記前半
    期間及び前記後半期間の内の一方における最後尾の前記
    サブフィールドで前記発光素子を発光せしめ、前記第
    (Ｎ＋１)階調では第Ｎ階調で発光を実行するサブフィー
    ルドに加えて前記前半期間及び前記後半期間の内の他方
    における最後尾の前記サブフィールドで前記発光素子を
    発光せしめる一方、 前記Ｎが奇数の場合には、 前記第１階調では前記サブフィールドのいずれにおいて
    も前記発光素子を発光させず、前記第２階調では前記前
    半期間及び前記後半期間の一方における先頭の前記サブ
    フィールドのみで前記発光素子を発光せしめ、前記第３
    階調では前記第２階調で発光を実行するサブフィールド
    に加えて前記前半期間及び前記後半期間の内の他方にお
    ける先頭の前記サブフィールドのみで前記発光素子を発
    光せしめ、第４階調では前記第３階調で発光を実行する
    サブフィールドに加えて前記前半期間及び前記後半期間
    の内の一方における第２番目に配列された前記サブフィ
    ールドで前記発光素子を発光せしめ、第Ｎ階調では第
    (Ｎ−１)階調で発光を実行するサブフィールドに加えて
    前記前半期間及び前記後半期間の内の他方における最後
    尾の前記サブフィールドで前記発光素子を発光せしめ、
    前記第(Ｎ＋１)階調では第Ｎ階調で発光を実行するサブ
    フィールドに加えて前記前半期間及び前記後半期間の内
    の一方における最後尾の前記サブフィールドで前記発光
    素子を発光せしめることを特徴とする請求項１記載のデ
    ィスプレイパネルの駆動方法。
  6. 【請求項６】 前記第２発光駆動シーケンスは、 前記Ｎが偶数の場合には、 前記第１階調では前記サブフィールドのいずれにおいて
    も前記発光素子を発光させず、第２階調では前記前半期
    間及び前記後半期間の一方における最後尾の前記サブフ
    ィールドのみで前記発光素子を発光せしめ、第３階調で
    は前記第２階調で発光を実行するサブフィールドに加え
    て前記前半期間及び前記後半期間の内の他方における最
    後尾の前記サブフィールドのみで前記発光素子を発光せ
    しめ、第４階調では前記第３階調で発光を実行するサブ
    フィールドに加えて前記前半期間及び前記後半期間の内
    の一方における最後尾から２番目に配列された前記サブ
    フィールドで前記発光素子を発光せしめ、第Ｎ階調では
    第(Ｎ−１)階調で発光を実行するサブフィールドに加え
    て前記前半期間及び前記後半期間の内の一方における先
    頭の前記サブフィールドで前記発光素子を発光せしめ、
    前記第(Ｎ＋１)階調では第Ｎ階調で発光を実行するサブ
    フィールドに加えて前記前半期間及び前記後半期間の内
    の他方における先頭の前記サブフィールドで前記発光素
    子を発光せしめる一方、 前記Ｎが奇数の場合には、 前記第１階調では前記サブフィールドのいずれにおいて
    も前記発光素子を発光させず、第２階調では前記前半期
    間及び前記後半期間の一方における最後尾の前記サブフ
    ィールドのみで前記発光素子を発光せしめ、第３階調で
    は前記第２階調で発光を実行するサブフィールドに加え
    て前記前半期間及び前記後半期間の内の他方における最
    後尾の前記サブフィールドのみで前記発光素子を発光せ
    しめ、第４階調では前記第３階調で発光を実行するサブ
    フィールドに加えて前記前半期間及び前記後半期間の内
    の一方における最後尾から２番目に配列された前記サブ
    フィールドで前記発光素子を発光せしめ、第Ｎ階調では
    第(Ｎ−１)階調で発光を実行するサブフィールドに加え
    て前記前半期間及び前記後半期間の内の他方における先
    頭の前記サブフィールドで前記発光素子を発光せしめ、
    前記第(Ｎ＋１)階調では第Ｎ階調で発光を実行するサブ
    フィールドに加えて前記前半期間及び前記後半期間の内
    の一方における先頭の前記サブフィールドで前記発光素
    子を発光せしめることを特徴とする請求項１記載のディ
    スプレイパネルの駆動方法。
JP2001181109A 2001-06-15 2001-06-15 ディスプレイパネルの駆動方法 Expired - Fee Related JP4703892B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2001181109A JP4703892B2 (ja) 2001-06-15 2001-06-15 ディスプレイパネルの駆動方法
EP02011642A EP1267321A3 (en) 2001-06-15 2002-05-29 Display panel driving method
US10/163,593 US6982732B2 (en) 2001-06-15 2002-06-07 Display panel driving method with selectable driving pattern

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001181109A JP4703892B2 (ja) 2001-06-15 2001-06-15 ディスプレイパネルの駆動方法

Publications (2)

Publication Number Publication Date
JP2002372947A true JP2002372947A (ja) 2002-12-26
JP4703892B2 JP4703892B2 (ja) 2011-06-15

Family

ID=19021427

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001181109A Expired - Fee Related JP4703892B2 (ja) 2001-06-15 2001-06-15 ディスプレイパネルの駆動方法

Country Status (3)

Country Link
US (1) US6982732B2 (ja)
EP (1) EP1267321A3 (ja)
JP (1) JP4703892B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7327333B2 (en) 2003-10-01 2008-02-05 Samsung Sdi Co., Ltd. Method and apparatus for reducing flicker when displaying pictures on a plasma display panel

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7995029B2 (en) * 2002-10-16 2011-08-09 Adrea, LLC Display apparatus with a display device and method of driving the display device
JP4559041B2 (ja) * 2003-06-12 2010-10-06 パナソニック株式会社 多階調画像表示装置及びその動画偽輪郭低減方法
JP4408350B2 (ja) * 2003-07-07 2010-02-03 パナソニック株式会社 表示パネルの駆動方法
GB0319963D0 (en) * 2003-08-27 2003-09-24 Koninkl Philips Electronics Nv Display device
KR100646293B1 (ko) * 2004-04-14 2006-11-23 엘지전자 주식회사 플라즈마 디스플레이 패널의 화상처리 방법
EP1763007A3 (en) * 2005-09-07 2007-10-17 Pioneer Corporation Method for driving display panel
KR101422006B1 (ko) 2007-09-17 2014-07-23 엘지전자 주식회사 데이터의 인코딩/디코딩 방법, 데이터의 검출방법 및데이터의 기록/재생 방법
KR20130087927A (ko) * 2012-01-30 2013-08-07 삼성디스플레이 주식회사 영상 신호 처리 장치 및 영상 신호 처리 방법
CN107038993B (zh) * 2017-05-23 2019-07-16 西安诺瓦电子科技有限公司 参数调节方法及装置、显示系统

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07271325A (ja) * 1994-02-08 1995-10-20 Fujitsu Ltd フレーム内時分割型表示装置及びフレーム内時分割型表示装置に於ける中間調表示方法
JPH09127910A (ja) * 1995-10-31 1997-05-16 Fujitsu Ltd 表示装置及びその駆動方法
JPH09127911A (ja) * 1995-10-31 1997-05-16 Fujitsu Ltd 表示装置及びその駆動方法
JP2000066630A (ja) * 1998-08-19 2000-03-03 Deutsche Thomson Brandt Gmbh 大面積フリッカの影響を除去するビデオ画像処理方法及び装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5818419A (en) * 1995-10-31 1998-10-06 Fujitsu Limited Display device and method for driving the same
WO1998039762A1 (en) * 1997-03-07 1998-09-11 Koninklijke Philips Electronics N.V. A circuit for and method of driving a flat panel display in a sub field mode and a flat panel display with such a circuit
JP3703247B2 (ja) * 1997-03-31 2005-10-05 三菱電機株式会社 プラズマディスプレイ装置及びプラズマディスプレイ駆動方法
JP2994630B2 (ja) * 1997-12-10 1999-12-27 松下電器産業株式会社 明るさによるサブフィールド数調整可能な表示装置
EP0982708B1 (en) * 1998-08-19 2011-05-11 Thomson Licensing Method and apparatus for processing video pictures, in particular for large area flicker effect reduction
EP1020838A1 (en) * 1998-12-25 2000-07-19 Pioneer Corporation Method for driving a plasma display panel
EP1022714A3 (en) * 1999-01-18 2001-05-09 Pioneer Corporation Method for driving a plasma display panel
JP3741417B2 (ja) * 2000-04-18 2006-02-01 パイオニア株式会社 ディスプレイパネルの駆動方法
US6693609B2 (en) * 2000-12-05 2004-02-17 Lg Electronics Inc. Method of generating optimal pattern of light emission and method of measuring contour noise and method of selecting gray scale for plasma display panel

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07271325A (ja) * 1994-02-08 1995-10-20 Fujitsu Ltd フレーム内時分割型表示装置及びフレーム内時分割型表示装置に於ける中間調表示方法
JPH09127910A (ja) * 1995-10-31 1997-05-16 Fujitsu Ltd 表示装置及びその駆動方法
JPH09127911A (ja) * 1995-10-31 1997-05-16 Fujitsu Ltd 表示装置及びその駆動方法
JP2000066630A (ja) * 1998-08-19 2000-03-03 Deutsche Thomson Brandt Gmbh 大面積フリッカの影響を除去するビデオ画像処理方法及び装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7327333B2 (en) 2003-10-01 2008-02-05 Samsung Sdi Co., Ltd. Method and apparatus for reducing flicker when displaying pictures on a plasma display panel

Also Published As

Publication number Publication date
JP4703892B2 (ja) 2011-06-15
US6982732B2 (en) 2006-01-03
EP1267321A2 (en) 2002-12-18
US20030112256A1 (en) 2003-06-19
EP1267321A3 (en) 2008-02-27

Similar Documents

Publication Publication Date Title
JP3730826B2 (ja) プラズマディスプレイパネルの駆動方法
JP3736671B2 (ja) プラズマディスプレイパネルの駆動方法
JP2000242229A (ja) プラズマディスプレイパネルの駆動方法
JP4410997B2 (ja) 表示パネルの駆動装置
JP2002023693A (ja) プラズマディスプレイパネルの駆動方法
JP2000227778A (ja) プラズマディスプレイパネルの駆動方法
JP2003015588A (ja) ディスプレイ装置
JP2002366086A (ja) プラズマディスプレイパネルの駆動方法及びプラズマディスプレイ装置
JP2001350446A (ja) プラズマディスプレイパネルの駆動方法
JP3961171B2 (ja) ディスプレイ装置の多階調処理回路
JP2001312244A (ja) プラズマディスプレイパネルの駆動方法
JP2001337648A (ja) プラズマディスプレイパネルの駆動方法
JP3761132B2 (ja) ディスプレイパネルの駆動方法
JP2000231362A (ja) プラズマディスプレイパネルの駆動方法
JP3678401B2 (ja) プラズマディスプレイパネルの駆動方法
JP4703892B2 (ja) ディスプレイパネルの駆動方法
JP2005321442A (ja) ディスプレイ装置のディザ処理回路
JP2002351381A (ja) ディスプレイ装置及びディスプレイパネルの駆動方法
JP3734244B2 (ja) ディスプレイパネルの駆動方法
JP4071382B2 (ja) プラズマディスプレイパネルの駆動方法
JP2000242227A (ja) プラズマディスプレイパネルの駆動方法
JP2000259122A (ja) プラズマディスプレイパネルの駆動方法
JP3578322B2 (ja) プラズマディスプレイパネルの駆動方法
JP2000315069A (ja) ディスプレイパネルの駆動方法
JP3608713B2 (ja) プラズマディスプレイパネルの駆動方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080227

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20090605

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101005

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101221

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110207

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110301

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110309

LAPS Cancellation because of no payment of annual fees