JP2001350446A - プラズマディスプレイパネルの駆動方法 - Google Patents

プラズマディスプレイパネルの駆動方法

Info

Publication number
JP2001350446A
JP2001350446A JP2000168067A JP2000168067A JP2001350446A JP 2001350446 A JP2001350446 A JP 2001350446A JP 2000168067 A JP2000168067 A JP 2000168067A JP 2000168067 A JP2000168067 A JP 2000168067A JP 2001350446 A JP2001350446 A JP 2001350446A
Authority
JP
Japan
Prior art keywords
pixel data
light emission
data writing
discharge
discharge cells
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000168067A
Other languages
English (en)
Other versions
JP4253422B2 (ja
Inventor
Hideto Nakamura
英人 中村
Hironari Shiozaki
裕也 塩崎
Tsutomu Tokunaga
勉 徳永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Pioneer Corp
Original Assignee
Pioneer Electronic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Pioneer Electronic Corp filed Critical Pioneer Electronic Corp
Priority to JP2000168067A priority Critical patent/JP4253422B2/ja
Priority to US09/873,219 priority patent/US6593903B2/en
Publication of JP2001350446A publication Critical patent/JP2001350446A/ja
Application granted granted Critical
Publication of JP4253422B2 publication Critical patent/JP4253422B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2059—Display of intermediate tones using error diffusion
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2044—Display of intermediate tones using dithering
    • G09G3/2051—Display of intermediate tones using dithering with use of a spatial dither pattern
    • G09G3/2055—Display of intermediate tones using dithering with use of a spatial dither pattern the pattern being varied in time
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2077—Display of intermediate tones by a combination of two or more gradation control methods
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/292—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for reset discharge, priming discharge or erase discharge occurring in a phase other than addressing
    • G09G3/2927—Details of initialising
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/293—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for address discharge
    • G09G3/2935—Addressed by erasing selected cells that are in an ON state
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/293—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for address discharge
    • G09G3/2937—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for address discharge being addressed only once per frame
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/294—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for lighting or sustain discharge
    • G09G3/2948—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for lighting or sustain discharge by increasing the total sustaining time with respect to other times in the frame
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0216—Interleaved control phases for different scan lines in the same sub-field, e.g. initialization, addressing and sustaining in plasma displays that are not simultaneous for all scan lines
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0218—Addressing of scan or signal lines with collection of electrodes in groups for n-dimensional addressing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0228—Increasing the driving margin in plasma displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0271—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)
  • Transforming Electric Information Into Light Information (AREA)

Abstract

(57)【要約】 【課題】高階調で良好な表示画像を得ることが可能なプ
ラズマディスプレイパネルの駆動方法を提供することを
目的とする。 【解決手段】各サブフィールド内において、プラズマデ
ィスプレイパネルの第１及び第２表示領域各々に属する
放電セルに対して夫々画素データの書込を行う第１及び
第２画素データ書込行程を実行する。更に、上記第１及
び第２表示領域に属する放電セル各々の内で発光セルの
状態にあるものだけを夫々、発光せしめる第１及び第２
発光維持行程とを実行する。この際、サブフィールド各
々の内で重み付けの小なるサブフィールドでは、上記第
１画素データ書込行程の終了直後に上記第１発光維持行
程を実行し、この第１発光維持行程の終了直後に上記第
２画素データ書込行程を実行し、この第２画素データ書
込行程の終了直後に上記第２発光維持行程を実行する。

Description

【発明の詳細な説明】
【０００１】
【発明が属する技術分野】本発明は、プラズマディスプ
レイパネルの駆動方法に関する。
【０００２】
【従来の技術】近年、表示装置の大画面化にともなって
薄型のものが要求され、各種の薄型表示デバイスが実用
化されている。交流放電型のプラズマディスプレイパネ
ルは、この薄型表示デバイスの１つとして着目されてい
る。図１は、かかるプラズマディスプレイパネルと、こ
れを駆動する駆動装置とからなるプラズマディスプレイ
装置の概略構成を示す図である。
【０００３】図１において、プラズマディスプレイパネ
ルとしてのＰＤＰ１０は、ｍ個の列電極Ｄ1〜Ｄmと、こ
れら列電極各々と交叉して配列された夫々ｎ個の行電極
Ｘ1〜Ｘn及び行電極Ｙ1〜Ｙnを備えている。これら行電
極Ｘ1〜Ｘn及び行電極Ｙ1〜Ｙnは、夫々一対の行電極Ｘ
i(1≦i≦n)及びＹi(1≦i≦n)にてＰＤＰ１０における第
１表示ライン〜第ｎ表示ラインを担っている。列電極Ｄ
と、行電極Ｘ及びＹとの間には、放電ガスが封入されて
いる放電空間が形成されており、この放電空間を含む各
行電極対と列電極との交差部に、画素を担う放電セルが
形成される構造となっている。
【０００４】この際、各放電セルは、放電現象を利用し
て発光を行うものである為、"発光"及び"非発光"の２つ
の状態しかもたない。つまり、最低輝度(非発光状態)
と、最高輝度(発光状態)の２階調分の輝度しか表現出来
ないのである。そこで、駆動装置１００は、このような
ＰＤＰ１０に対して、入力された映像信号に対応した中
間調の輝度表示を実現させるべく、サブフィールド法を
用いた階調駆動を実施する。
【０００５】サブフィールド法では、入力された映像信
号を各画素毎に対応した例えば４ビットの画素データに
変換し、この４ビットのビット桁各々に対応させて１フ
ィールドを図２に示されるが如く４個のサブフィールド
ＳＦ１〜ＳＦ４に分割する。図３は、１サブフィールド
内において、駆動装置１００が上記ＰＤＰ１０の行電極
対及び列電極に印加する各種駆動パルスと、その印加タ
イミングを示す図である。
【０００６】先ず、一斉リセット行程Ｒcにおいて駆動
装置１００は、正極性のリセットパルスＲＰXを行電極
Ｘ1〜Ｘn、負極性のリセットパルスＲＰYを行電極Ｙ1〜
Ｙnに印加する。これらリセットパルスＲＰx及びＲＰY
の印加に応じて、ＰＤＰ１０の全ての放電セルがリセッ
ト放電され、各放電セル内には一様に所定量の壁電荷が
形成される。その直後に、駆動装置１００は、消去パル
スＥＰをＰＤＰ１０の行電極Ｘ1〜Ｘnに一斉に印加す
る。これにより、各放電セル内には消去放電が生起され
て上記壁電荷が消滅する。つまり、ＰＤＰ１０における
全放電セルは"非発光セル"の状態に初期化される。
【０００７】次に、画素データ書込行程Ｗcにおいて駆
動装置１００は、４ビットの上記画素データの各ビット
をサブフィールドＳＦ１〜ＳＦ４各々に対応させて分離
し、そのビットの論理レベルに応じたパルス電圧を有す
る画素データパルスを生成する。例えば、サブフィール
ドＳＦ１の画素データ書込行程Ｗcでは、駆動装置１０
０は、上記画素データの第１ビットの論理レベルに応じ
たパルス電圧を有する画素データパルスを生成する。こ
の際、駆動装置１００は、この第１ビット目の論理レベ
ルが"１"である場合には高電圧、"０"である場合には低
電圧(０ボルト)のパルス電圧を有する画素データパルス
を生成する。そして、駆動装置１００は、かかる画素デ
ータパルスを、第１〜第ｎ表示ライン各々に対応した１
表示ライン分毎の画素データパルス群ＤＰ1〜ＤＰnとし
て、図３に示されるように順次、列電極Ｄ1〜Ｄmに印加
して行く。更に、駆動装置１００は、各画素データパル
ス群ＤＰの印加タイミングに同期して図３に示されるが
如き負極性の走査パルスＳＰを発生し、これを行電極Ｙ
1〜Ｙnへと順次印加して行く。この際、走査パルスＳＰ
が印加された表示ラインと、高電圧の画素データパルス
が印加された"列"との交差部の放電セルのみに放電(選
択書込放電)が生じる。かかる選択書込放電の終息後、
その放電セル内には壁電荷が形成される。これにより、
上記一斉リセット行程Ｒcにおいて"非発光セル"の状態
に初期化された放電セルは、"発光セル"の状態に推移す
る。一方、走査パルスＳＰが印加されながらも低電圧の
画素データパルスが印加された放電セルには上記選択書
込放電は生起されず、上記一斉リセット行程Ｒcにて初
期化された状態、つまり"非発光セル"の状態が保持され
る。すなわち、画素データ書込行程Ｗcの実行により、
ＰＤＰ１０における各放電セルは、入力映像信号に応じ
て、"発光セル"又は"非発光セル"のいずれか一方の状態
に設定されるのである。
【０００８】次に、発光維持行程Ｉcにおいて駆動装置
１００は、図３に示されるように、正極性の維持パルス
ＩＰX及び正極性の維持パルスＩＰYを交互に繰り返し行
電極Ｘ1〜Ｘn及び行電極Ｙ1〜Ｙnに夫々印加する。尚、
１サブフィールド内においてこれら維持パルスＩＰX及
びＩＰYを印加する回数(期間)は、図２に示されるが如
く、各サブフィールドの重み付けに応じて設定されてい
る。ここで、壁電荷が存在している放電セル、すなわ
ち"発光セル"のみが、これら維持パルスＩＰX及びＩＰY
が印加される度に維持放電する。つまり、上記画素デー
タ書込行程Ｗcにおいて"発光セル"に設定された放電セ
ルのみが、図２に示す如き、各サブフィールドの重み付
けに対応して設定された回数分だけ維持放電に伴う発光
を繰り返し、その発光状態を維持するのである。
【０００９】駆動装置１００は、以上の如き動作を各サ
ブフィールド毎に実施する。この際、各サブフィールド
で生起された上記維持放電の回数の合計(１フィールド
での)により、映像信号に対応した中間調の輝度が表現
されるのである。尚、上記サブフィールド法によって表
現出来る輝度の階調数は、分割されたサブフィールドの
数が多いほど多くなる。ところが、１フィールドの表示
期間は予め定められているので、サブフィールドの数を
多くする為には、図３に示されるが如き各種駆動パルス
のパルス幅を短くする必要がある。しかしながら、放電
セル内に残留する荷電粒子の量が少ないときに、駆動パ
ルスのパルス幅を短くすると誤放電が生じるようにな
り、結果として良好な表示品質が得られなくなる。
【００１０】
【発明が解決しようとする課題】本発明は、かかる問題
を解決すべく為されたものであり、良好な画像表示を行
うことが可能なプラズマディスプレイパネルの駆動方法
を提供することを目的とする。
【００１１】
【課題を解決するための手段】本発明によるプラズマデ
ィスプレイパネルの駆動方法は、表示ライン各々に対応
した行電極と前記行電極に交叉して配列された列電極と
の各交差部に画素を担う放電セルを形成しているプラズ
マディスプレイパネルを、入力映像信号の１フィールド
を複数のサブフィールドに分割して階調駆動するプラズ
マディスプレイパネルの駆動方法であって、前記サブフ
ィールドの各々において、前記入力映像信号に対応した
画素データに応じて前記プラズマディスプレイパネルの
第１表示領域を担う複数の前記表示ライン各々に属する
前記放電セルを発光セルの状態又は非発光セルの状態の
いずれか一方の状態に設定する第１画素データ書込行程
と、前記画素データに応じて前記プラズマディスプレイ
パネルの第２表示領域を担う複数の前記表示ライン各々
に属する前記放電セルを前記発光セルの状態又は前記非
発光セルの状態のいずれか一方の状態に設定する第２画
素データ書込行程と、前記第１表示領域に属する前記放
電セル各々の内で前記発光セルの状態にあるものだけを
前記サブフィールドの重み付けに対応した回数だけ維持
放電せしめる第１発光維持行程と、前記第２表示領域に
属する前記放電セル各々の内で前記発光セルの状態にあ
るものだけを前記サブフィールドの重み付けに対応した
回数だけ維持放電せしめる第２発光維持行程と、を実行
するにあたり、前記サブフィールド各々の内で重み付け
の小なるサブフィールドでは、前記第１画素データ書込
行程の終了直後に前記第１発光維持行程を実行し、前記
第１発光維持行程の終了直後に前記第２画素データ書込
行程を実行し、前記第２画素データ書込行程の終了直後
に前記第２発光維持行程を実行する。
【００１２】
【発明の実施の形態】以下、本発明の実施の形態を図を
参照しつつ説明する。図４は、本発明による駆動方法に
基づいてプラズマディスプレイパネルを駆動するプラズ
マディスプレイ装置の概略構成を示す図である。図４に
おいて、プラズマディスプレイパネルとしてのＰＤＰ１
０は、ｍ個の列電極Ｄ1〜Ｄmと、これら列電極各々と交
叉して配列された夫々ｎ個の行電極Ｘ1〜Ｘn及び行電極
Ｙ1〜Ｙnを備えている。これら行電極Ｘ1〜Ｘn及び行電
極Ｙ1〜Ｙnは、夫々一対の行電極Ｘi(1≦i≦n)及びＹ
i(1≦i≦n)にてＰＤＰ１０における第１表示ライン〜第
ｎ表示ラインを担っている。列電極Ｄと、行電極Ｘ及び
Ｙとの間には、放電ガスが封入されている放電空間が形
成されており、この放電空間を含む各行電極対と列電極
との交差部に、画素を担う放電セルが形成される構造と
なっている。
【００１３】Ａ／Ｄ変換器１は、入力されたアナログの
映像信号をサンプリングしてこれを各画素に対応した例
えば８ビットの画素データＰＤに変換し、これをデータ
変換回路３０に供給する。図５は、かかるデータ変換回
路３０の内部構成を示す図である。図５において、第１
データ変換回路３２は、８ビットで"０"〜"２５５"なる
輝度を表現し得る上記画素データＰＤを、８ビットで"
０"〜"２２４"なる輝度範囲に抑制した輝度抑制画素デ
ータＰＤPに変換する。具体的には、第１データ変換回
路３２は、図６に示す変換特性に基づいた図７及び図８
に示されるが如き変換テーブルに従って、上記画素デー
タＰＤを輝度抑制画素データＰＤPに変換する。すなわ
ち、第１データ変換回路３２は、後述する多階調化処理
回路３３での多階調化処理による輝度飽和、並びに表示
階調がビット境界にない場合に生じる表示特性の平坦部
の発生(階調歪みの発生)を防止すべく、画素データＰＤ
に対して上述した如きデータ変換を施すのである。そし
て、第１データ変換回路３２は、そのデータ変換によっ
て得られた輝度抑制画素データＰＤPを多階調化処理回
路３３に供給する。
【００１４】多階調化処理回路３３は、かかる８ビット
の輝度抑制画素データＰＤPに対して誤差拡散処理及び
ディザ処理等の多階調化処理を施す。これにより、多階
調化処理回路３３は、視覚上における輝度の階調表現数
を略２５６階調に維持しつつもそのビット数を４ビット
に圧縮した多階調化画素データＰＤSを求める。図９
は、多階調化処理回路３３の内部構成を示す図である。
【００１５】図９に示されるように、かかる多階調化処
理回路３３は、誤差拡散処理回路３３０及びディザ処理
回路３５０から構成される。先ず、誤差拡散処理回路３
３０におけるデータ分離回路３３１は、上記第１データ
変換回路３２から供給された８ビットの輝度抑制画素デ
ータＰＤPの下位２ビット分を誤差データ、上位６ビッ
ト分を表示データとして分離する。加算器３３２は、か
かる誤差データと、遅延回路３３４からの遅延出力と、
係数乗算器３３５の乗算出力とを加算して得た加算値を
遅延回路３３６に供給する。遅延回路３３６は、加算器
３３２から供給された加算値を、上記画素データＰＤの
サンプリング周期と同一時間を有する遅延時間Ｄだけ遅
らせ、これを遅延加算信号ＡＤ 1として上記係数乗算器
３３５及び遅延回路３３７に夫々供給する。係数乗算器
３３５は、上記遅延加算信号ＡＤ1に所定係数値Ｋ1(例
えば、"7/16")を乗算して得られた乗算結果を上記加算
器３３２に供給する。遅延回路３３７は、上記遅延加算
信号ＡＤ1を更に(１水平走査期間−上記遅延時間Ｄ×
４）なる時間だけ遅延させたものを遅延加算信号ＡＤ2
として遅延回路３３８に供給する。遅延回路３３８は、
かかる遅延加算信号ＡＤ2を更に上記遅延時間Ｄだけ遅
延させたものを遅延加算信号ＡＤ3として係数乗算器３
３９に供給する。又、遅延回路３３８は、かかる遅延加
算信号ＡＤ2を更に上記遅延時間Ｄ×２なる時間分だけ
遅延させたものを遅延加算信号ＡＤ4として係数乗算器
３４０に供給する。更に、遅延回路３３８は、かかる遅
延加算信号ＡＤ2を上記遅延時間Ｄ×３なる時間分だけ
遅延させたものを遅延加算信号ＡＤ5として係数乗算器
３４１に供給する。係数乗算器３３９は、上記遅延加算
信号ＡＤ3に所定係数値Ｋ2(例えば、"3/16")を乗算して
得られた乗算結果を加算器３４２に供給する。係数乗算
器３４０は、上記遅延加算信号ＡＤ4に所定係数値Ｋ
3(例えば、"5/16")を乗算して得られた乗算結果を加算
器３４２に供給する。係数乗算器３４１は、上記遅延加
算信号ＡＤ5に所定係数値Ｋ4(例えば、"1/16")を乗算し
て得られた乗算結果を加算器３４２に供給する。加算器
３４２は、上記係数乗算器３３９、３４０及び３４１各
々から供給された乗算結果を加算して得られた加算信号
を上記遅延回路３３４に供給する。遅延回路３３４は、
かかる加算信号を上記遅延時間Ｄなる時間分だけ遅延さ
せて上記加算器３３２に供給する。加算器３３２は、上
記データ分離回路３３１から供給された誤差データと、
遅延回路３３４からの遅延出力と、係数乗算器３３５の
乗算出力との加算結果に桁上げがない場合には論理レベ
ル"０"、桁上げがある場合には論理レベル"1"のキャリ
アウト信号ＣOを発生して加算器３３３に供給する。加
算器３３３は、上記データ分離回路３３１から供給され
た表示データに、上記キャリアウト信号ＣOを加算した
ものを６ビットの誤差拡散処理画素データＥＤとして出
力する。
【００１６】以下に、誤差拡散処理回路３３０の動作
を、図１０に示す画素Ｇ(j,k)に対応した誤差拡散処理
画素データＥＤを求める場合を例にとって説明する。先
ず、かかる画素Ｇ(j,k)の左横の画素Ｇ(j,k-1)、左斜め
上の画素Ｇ(j-1,k-1)、真上の画素Ｇ(j-1,k)、及び右斜
め上の画素Ｇ(j-1,k+1)各々に対応した各誤差データ、
すなわち、 画素Ｇ(j,k-1)に対応した誤差データ：遅延加算信号Ａ
Ｄ1 画素Ｇ(j-1,k+1)に対応した誤差データ：遅延加算信号
ＡＤ3 画素Ｇ(j-1,k)に対応した誤差データ：遅延加算信号Ａ
Ｄ4 画素Ｇ(j-1,k-1)に対応した誤差データ：遅延加算信号
ＡＤ5 各々が、加算器３３２にて上述した如き所定の係数値Ｋ
1〜Ｋ4なる重み付けをもって加算される。更に、加算器
３３２は、この加算結果に、上記輝度抑制画素データＰ
ＤPの下位２ビット分、すなわち画素Ｇ(j,k)に対応した
誤差データを加算する。そして、加算器３３３は、上記
加算器３３２から出力されたキャリアウト信号ＣOと、
輝度抑制画素データＰＤPの上位６ビット分、すなわち
画素Ｇ(j,k)における表示データとを加算したものを誤
差拡散処理画素データＥＤとして求め、これを次段のデ
ィザ処理回路に供給する。
【００１７】すなわち、誤差拡散処理回路３３０は、輝
度抑制画素データＰＤPの上位６ビットを表示データ、
下位２ビットを誤差データと捉え、周辺画素Ｇ(j,k-
1)、Ｇ(j-1,k+1)、Ｇ(j-1,k)、Ｇ(j-1,k-1)各々での上
記誤差データを重み付け加算したものを上記表示データ
に反映させて誤差拡散処理画素データＥＤを得るのであ
る。かかる動作により、原画素｛Ｇ(j,k)｝における下
位２ビット分の輝度が上記周辺画素により擬似的に表現
され、それ故に８ビットよりも少ないビット数、すなわ
ち６ビット分の表示データにて、８ビット分の画素デー
タＰＤと同等の輝度階調表現が可能になるのである。
尚、この誤差拡散の係数値が各画素に対して一定に加算
されていると、誤差拡散パターンによるノイズが視覚的
に確認される場合があり画質を損なってしまう。そこ
で、後述するディザ係数の場合と同様に４つの画素各々
に割り当てるべき誤差拡散の係数Ｋ1〜Ｋ4を１フィール
ド(又は、１フレーム)表示期間毎に変更するようにして
も良い。
【００１８】図９に示されるディザ処理回路３５０は、
上記誤差拡散処理回路３３０から供給された誤差拡散処
理画素データＥＤにディザ処理を施す。かかるディザ処
理では、隣接する複数個の画素により１つの中間輝度を
表現しようとするものである。例えば、左右、上下に互
いに隣接する４つの画素を１組とし、この１組の各画素
に対応した画素データ各々に、互いに異なる係数値から
なる４つのディザ係数ａ〜ｄを夫々割り当てて加算す
る。かかるディザ処理によれば、４画素で４つの異なる
中間表示レベルの組み合わせが発生することになる。し
かしながら、ディザ係数ａ〜ｄなるディザパターンが各
画素に対して一定に加算されていると、このディザパタ
ーンによるノイズが視覚的に確認される場合があり画質
を損なってしまう。
【００１９】そこで、ディザ処理回路３５０において
は、４つの画素各々に割り当てるべき上記ディザ係数ａ
〜ｄを１フィールド(又は、１フレーム)表示期間毎に変
更するようにしている。図１１は、かかるディザ処理回
路３５０の内部構成を示す図である。図１１において、
ディザ係数発生回路３５２は、例えば、図１２に示され
るが如く互いに隣接する４つの画素Ｇ(j,k)、画素Ｇ(j,
k+1)、画素Ｇ(j+1,k)及び画素Ｇ(j+1,k+1)各々に割り当
てるべきディザ係数ａ、ｂ、ｃ、ｄを発生し、これらを
加算器３５１に供給する。この際、ディザ係数発生回路
３５２は、これら４つの画素各々に割り当てるべき上記
ディザ係数ａ〜ｄを図１２に示されるように１フィール
ド(又は、１フレーム)表示期間毎に変更して行く。
【００２０】すなわち、最初の第１フィールドにおいて
は、 画素Ｇ(j,k) ：ディザ係数ａ 画素Ｇ(j,k+1) ：ディザ係数ｂ 画素Ｇ(j+1,k) ：ディザ係数ｃ 画素Ｇ(j+1,k+1)：ディザ係数ｄ 次の第２フィールドにおいては、 画素Ｇ(j,k) ：ディザ係数ｂ 画素Ｇ(j,k+1) ：ディザ係数ａ 画素Ｇ(j+1,k) ：ディザ係数ｄ 画素Ｇ(j+1,k+1)：ディザ係数ｃ 次の第３フィールドにおいては、 画素Ｇ(j,k) ：ディザ係数ｄ 画素Ｇ(j,k+1) ：ディザ係数ｃ 画素Ｇ(j+1,k) ：ディザ係数ｂ 画素Ｇ(j+1,k+1)：ディザ係数ａ そして、第４フィールドにおいては、 画素Ｇ(j,k) ：ディザ係数ｃ 画素Ｇ(j,k+1) ：ディザ係数ｄ 画素Ｇ(j+1,k) ：ディザ係数ａ 画素Ｇ(j+1,k+1)：ディザ係数ｂ の如き割り当てにてディザ係数ａ〜ｄを発生し、この第
１フィールド〜第４フィールド各々での動作を繰り返し
実行する。すなわち、上記第４フィールドでのディザ係
数発生動作が終了したら、再び、上記第１フィールドの
動作に戻って、前述した動作を繰り返すのである。
【００２１】加算器３５１は、これら画素Ｇ(j,k)、画
素Ｇ(j,k+1)、画素Ｇ(j+1,k)、及び画素Ｇ(j+1,k+1)各
々に対応した誤差拡散処理画素データＥＤに、夫々上記
ディザ係数ａ〜ｄを夫々加算し、この際得られたディザ
加算画素データを上位ビット抽出回路３５３に供給す
る。例えば、加算器３５１は、図１２に示される第１フ
ィールドでは、画素Ｇ(j,k)に対応した誤差拡散処理画
素データＥＤ＋ディザ係数ａ、画素Ｇ(j,k+1)に対応し
た誤差拡散処理画素データＥＤ＋ディザ係数ｂ、画素Ｇ
(j+1,k)に対応した誤差拡散処理画素データＥＤ＋ディ
ザ係数ｃ、画素Ｇ(j+1,k+1)に対応した誤差拡散処理画
素データＥＤ＋ディザ係数ｄの各々をディザ加算画素デ
ータとして上位ビット抽出回路３５３に供給するのであ
る。
【００２２】上位ビット抽出回路３５３は、かかるディ
ザ加算画素データの上位４ビット分までを抽出し、これ
を多階調化画素データＰＤSとして、図５に示される第
２データ変換回路３４に供給する。第２データ変換回路
３４は、図１３に示されるが如き変換テーブルに従っ
て、上述した如き４ビットの多階調化画素データＰＤS
を１４ビットの画素駆動データＧＤに変換してメモリ４
に供給する。
【００２３】メモリ４は、駆動制御回路２から供給され
た書込信号に従って上記画素駆動データＧＤを順次書き
込む。そして、１画面分、つまり第１行・第１列の画素
に対応した画素駆動データＧＤ11から、第ｎ行・第ｍ列
の画素に対応した画素駆動データＧＤnmまでの(ｎ×ｍ)
個分の書き込みが終了する度に、メモリ４は、以下の如
き読み出し動作を行う。
【００２４】先ず、メモリ４は、画素駆動データＧＤ11
〜ＧＤnm各々の最下位ビットである第１ビット目を画素
駆動データビットＤＢ１11〜ＤＢ１nmと捉え、これらを
１表示ライン分ずつ読み出してアドレスドライバ６に供
給する。次に、メモリ４は、画素駆動データＧＤ11〜Ｇ
Ｄnm各々の第２ビット目を画素駆動データビットＤＢ２
11〜ＤＢ２nmと捉え、これらを１表示ライン分ずつ読み
出してアドレスドライバ６に供給する。以下、同様にし
てメモリ４は、画素駆動データＧＤの残りの第３ビット
〜第１４ビットをビット毎に分離し、各ビット桁毎の画
素駆動データビットＤＢ３〜ＤＢ１４を、夫々１表示ラ
イン分ずつ読み出してアドレスドライバ６に供給する。
【００２５】尚、メモリ４は、上述した如き画素駆動デ
ータビットＤＢ１〜ＤＢ１４を夫々、後述するサブフィ
ールドＳＦ１〜ＳＦ１４各々に対応させたタイミングで
順次読み出す。駆動制御回路２は、図１４に示す発光駆
動フォーマットに従って、ＰＤＰ１０を階調駆動すべき
各種タイミング信号を発生して、アドレスドライバ６、
第１サスティンドライバ７及び第２サスティンドライバ
８からなる駆動部に供給する。
【００２６】尚、図１４に示される発光駆動フォーマッ
トでは、入力映像信号の１フィールド(又は、１フレー
ム)表示期間を４つのサブフィールドＳＦ１〜ＳＦ１４
に分割する。この際、先頭のサブフィールドＳＦ１で
は、上記駆動部は、一斉リセット行程Ｒc、画素データ
書込行程Ｗc0、分割発光維持行程Ｉc1、及び分割発光維
持行程Ｉc2を順次実行する。又、それ以降のサブフィー
ルドＳＦ２〜ＳＦ１３各々では、上記駆動部は、第１画
素データ書込行程Ｗc1、分割発光維持行程Ｉc1、第２画
素データ書込行程Ｗc2、一斉発光維持行程Ｉc0、及び分
割発光維持行程Ｉc2を夫々順次実行する。そして、最後
尾のサブフィールドＳＦ１４では、上記駆動部は、第１
画素データ書込行程Ｗc1、第２画素データ書込行程Ｗc
2、一斉発光維持行程Ｉc0及び消去行程Ｅを順次実行す
る。
【００２７】図１５は、図１４に示される発光駆動フォ
ーマットに従って、アドレスドライバ６、第１サスティ
ンドライバ７及び第２サスティンドライバ８各々が、Ｐ
ＤＰ１０に印加する各種駆動パルスと、その印加タイミ
ングを示す図である。尚、図１５においては、サブフィ
ールドＳＦ１〜ＳＦ１４の内のＳＦ１〜ＳＦ３のみを抜
粋して示している。
【００２８】図１４に示す如く先頭のサブフィールドＳ
Ｆ１においてのみで実施される一斉リセット行程Ｒcで
は、第１サスティンドライバ７が、図１５に示す如き負
極性のリセットパルスＲＰxを発生して行電極Ｘ1〜Ｘn
に印加する。更に、一斉リセット行程Ｒcでは、上記リ
セットパルスＲＰxの印加と同時に、第２サスティンド
ライバ８が正極性のリセットパルスＲＰYを発生して行
電極Ｙ1〜Ｙnに印加する。これらリセットパルスＲＰx
及びＲＰYの印加に応じて、ＰＤＰ１０における全ての
放電セルがリセット放電され、各放電セル内には一様に
所定量の壁電荷が形成される。かかる一斉リセット行程
Ｒcにより、ＰＤＰ１０における全放電セルは、一旦、"
発光セル"の状態に初期化される。
【００２９】次の画素データ書込行程Ｗc0では、アドレ
スドライバ６が、メモリ４から読み出された画素駆動デ
ータビットＤＢ１11〜ＤＢ１nm各々の論理レベルに対応
したパルス電圧を有する(ｎ×ｍ)個の画素データパルス
を発生する。例えば、アドレスドライバ６は、画素駆動
データビットが論理レベル"１"である場合には高電圧、
論理レベル"０"である場合には低電圧(０ボルト)の画素
データパルスを発生する。そして、アドレスドライバ６
は、これら(ｎ×ｍ)個の画素データパルスを第１〜第ｎ
表示ライン各々に対応させて１表示ライン分ずつグルー
プ化した画素データパルス群ＤＰ1〜ＤＰnを、図１５に
示す如く順次、列電極Ｄ1〜Ｄmに印加して行く。この
間、第２サスティンドライバ８は、上記画素データパル
ス群ＤＰ1〜ＤＰn各々の印加タイミングにて、負極性の
走査パルスＳＰを発生し、これを図１５に示さすよう
に、行電極Ｙ1〜Ｙnへと順次印加して行く。この際、走
査パルスＳＰが印加された表示ラインと、高電圧の画素
データパルスが印加された"列"との交差部の放電セルに
のみ放電(選択消去放電)が生起される。かかる選択消去
放電により、上記一斉リセット行程Ｒcで形成された壁
電荷が消滅し、この放電セルは、"非発光セル"の状態に
推移する。一方、走査パルスＳＰが印加されたものの、
低電圧の画素データパルスが印加された放電セルには、
上記の如き選択消去放電は生起されないので、"発光セ
ル"の状態が保持される。すなわち、この画素データ書
込行程Ｗc0によれば、ＰＤＰ１０における各放電セル
は、画素データＰＤに応じて"発光セル"又は"非発光セ
ル"のいずれか一方の状態に設定され、いわゆる画素デ
ータの書き込みが為される。
【００３０】上記画素データ書込行程Ｗc0の実行後、上
記駆動部は、図１４に示す如く分割発光維持行程Ｉc1を
実行する。分割発光維持行程Ｉc1では、先ず、第１サス
ティンドライバ７が、図１５に示されるが如き正極性の
維持パルスＩＰXを、ＰＤＰ１０における画面上半分の
表示領域Ｓ１を担う行電極Ｘ1〜Ｘkに同時印加する。更
に、かかる維持パルスＩＰXの印加直後に、第２サステ
ィンドライバ８が、図１５に示されるが如き正極性の維
持パルスＩＰYを、上記表示領域Ｓ１を担う行電極Ｙ1〜
Ｙkに同時印加する。この分割発光維持行程Ｉc1によ
り、上記表示領域Ｓ１に属する放電セルの内で、壁電荷
が存在している放電セル、すなわち"発光セル"のみが上
記維持パルスＩＰ Y及びＩＰXが印加される度に維持放電
し、２回分のパルス発光が為される。
【００３１】かかる分割発光維持行程Ｉc1の実行後、上
記駆動部は、図１４に示すように、サブフィールドＳＦ
２の第１画素データ書込行程Ｗc1を実行する。サブフィ
ールドＳＦ２の第１画素データ書込行程Ｗc1では、アド
レスドライバ６は、先ず、メモリ４から読み出された画
素駆動データビットＤＢ２11〜ＤＢ２ nmの内から上記表
示領域Ｓ１に対応したＤＢ２11〜ＤＢ２kmを抽出する。
次に、アドレスドライバ６は、これら画素駆動データビ
ットＤＢ２11〜ＤＢ２km各々の論理レベルに対応したパ
ルス電圧を有する(ｋ×ｍ)個の画素データパルスを発生
する。そして、アドレスドライバ６は、これら(ｋ×ｍ)
個の画素データパルスを、上記表示領域Ｓ１を担う第１
〜第ｋ表示ライン各々に対応させて１表示ライン分づつ
グループ化した画素データパルス群ＤＰ1〜ＤＰkを、図
１５に示す如く順次、列電極Ｄ1〜Ｄmに印加して行く。
この間、第２サスティンドライバ８は、上記画素データ
パルス群ＤＰ1〜ＤＰk各々の印加タイミングにて、負極
性の走査パルスＳＰを発生し、これを図１５に示すよう
に、行電極Ｙ1〜Ｙkへと順次印加して行く。この際、走
査パルスＳＰが印加された表示ラインと、高電圧の画素
データパルスが印加された"列"との交差部の放電セルに
のみ選択消去放電が生起される。かかる選択消去放電に
よりその放電セル内に形成されていた壁電荷は消滅し、
この放電セルは"非発光セル"の状態に推移する。一方、
走査パルスＳＰが印加されたものの、低電圧の画素デー
タパルスが印加された放電セルには、上記の如き選択消
去放電は生起されないので、直前までの状態を維持す
る。つまり、走査パルスＳＰが印加される直前まで"発
光セル"の状態にあった放電セルは"発光セル"、一方、
走査パルスＳＰが印加される直前まで"非発光セル"の状
態にあった放電セルは"非発光セル"の状態をそのまま維
持するのである。このサブフィールドＳＦ２の画素デー
タ書込行程Ｗc1によれば、ＰＤＰ１０における各放電セ
ルの内で画面上側の表示領域Ｓ１に属する放電セルの各
々が、画素データＰＤに応じて"発光セル"又は"非発光
セル"のいずれか一方の状態に設定され、いわゆる画素
データの書き込みが為される。
【００３２】かかるサブフィールドＳＦ２での第１画素
データ書込行程Ｗc1の終了後、上記駆動部は、図１４に
示すようにサブフィールドＳＦ２の分割発光維持行程Ｉ
c1を実行する。サブフィールドＳＦ２の分割発光維持行
程Ｉc1では、先ず、第１サスティンドライバ７が、図１
５に示されるが如き正極性の維持パルスＩＰXをＰＤＰ
１０における上側半分の表示領域Ｓ１を担う行電極Ｘ1
〜Ｘkに同時印加する。更に、かかる維持パルスＩＰXの
印加直後に、第２サスティンドライバ８が、図１５に示
されるが如き正極性の維持パルスＩＰYを、上記表示領
域Ｓ１を担う行電極Ｙ1〜Ｙkに同時印加する。かかる分
割発光維持行程Ｉc1により、上記表示領域Ｓ１に属する
放電セルの内で、壁電荷が存在している放電セル、すな
わち"発光セル"のみが上記維持パルスＩＰY及びＩＰXが
印加される度に維持放電し、２回分のパルス発光が為さ
れる。
【００３３】そして、上記駆動部は、図１５に示すよう
に、上記分割発光維持行程Ｉc1と同時にサブフィールド
ＳＦ１の分割発光維持行程Ｉc2を実行する。サブフィー
ルドＳＦ１の分割発光維持行程Ｉc2では、先ず、第１サ
スティンドライバ７が、図１５に示す如き正極性の維持
パルスＩＰXをＰＤＰ１０における画面下半分の表示領
域Ｓ２を担う行電極Ｘk+1〜Ｘnに同時印加する。更に、
かかる維持パルスＩＰXの印加直後に、第２サスティン
ドライバ８が、図１５に示す如き正極性の維持パルスＩ
ＰYを上記表示領域Ｓ２を担う行電極Ｙk+1〜Ｙnに同時
印加する。上記分割発光維持行程Ｉc2により、ＰＤＰ１
０における画面下半分の表示領域Ｓ２に属する放電セル
の内で壁電荷の残留している放電セルのみが上記維持パ
ルスＩＰY及びＩＰXが印加される度に維持放電する。つ
まり、前述したサブフィールドＳＦ１の画素データ書込
行程Ｗc0において"発光セル"の状態に設定された放電セ
ルのみが、維持パルスＩＰY及びＩＰXが印加される度に
維持放電して、２回分のパルス発光を行うのである。
【００３４】そして、このサブフィールドＳＦ１の分割
発光維持行程Ｉc2、並びに上記サブフィールドＳＦ２で
の分割発光維持行程Ｉc1の終了後、上記駆動部は、図１
４に示すようにサブフィールドＳＦ２の第２画素データ
書込行程Ｗc2を実行する。かかる第２画素データ書込行
程Ｗc2では、アドレスドライバ６は、先ず、メモリ４か
ら読み出された上記画素駆動データビットＤＢ２11〜Ｄ
Ｂ２nmの内から、表示領域Ｓ２に対応したＤＢ２(k+1)1
〜ＤＢ２nmを抽出する。次に、アドレスドライバ６は、
これら画素駆動データビットＤＢ２(k+1)1〜ＤＢ２nm各
々の論理レベルに対応したパルス電圧を有する［(ｎ−
ｋ)×ｍ］個の画素データパルスを発生する。そして、
アドレスドライバ６は、これら［(ｎ−ｋ)×ｍ］個の画
素データパルスを、上記表示領域Ｓ２を担う第(ｋ＋１)
〜第ｎ表示ライン各々に対応させて１表示ライン分づつ
グループ化した画素データパルス群ＤＰk+1〜ＤＰnを、
図１５に示す如く順次、列電極Ｄ1〜Ｄmに印加して行
く。この間、第２サスティンドライバ８は、上記画素デ
ータパルス群ＤＰk+1〜ＤＰn各々の印加タイミングで、
負極性の走査パルスＳＰを発生し、これを図１５に示す
ように、行電極Ｙ1〜Ｙkへと順次印加して行く。この
際、走査パルスＳＰが印加された表示ラインと、高電圧
の画素データパルスが印加された"列"との交差部の放電
セルにのみ選択消去放電が生起される。かかる選択消去
放電により、その放電セル内に形成されていた壁電荷は
消滅し、この放電セルは"非発光セル"の状態に推移す
る。一方、走査パルスＳＰが印加されたものの、低電圧
の画素データパルスが印加された放電セルには、上記の
如き選択消去放電は生起されないので、この放電セルは
直前までの状態を保持する。つまり、走査パルスＳＰが
印加される直前まで"発光セル"の状態にあった放電セル
は"発光セル"に設定され、走査パルスＳＰが印加される
直前まで"非発光セル"の状態にあった放電セルは"非発
光セル"の状態に維持されて、いわゆる画素データの書
き込みが為されるのである。
【００３５】サブフィールドＳＦ２での第２画素データ
書込行程Ｗc2の終了後、上記駆動部は、図１４に示すよ
うに、一斉発光維持行程Ｉc0を実行する。かかる一斉発
光維持行程Ｉc0では、第１サスティンドライバ７及び第
２サスティンドライバ８各々が、正極性の維持パルスＩ
ＰX及びＩＰYを図１５に示す如く全ての行電極Ｘ1〜Ｘn
及びＹ1〜Ｙnに対して交互に繰り返し印加する。
【００３６】尚、一斉発光維持行程Ｉc0で印加すべき維
持パルスの回数(印加期間)は、各サブフィールドＳＦの
重み付けに対応した回数に設定されている。例えば、サ
ブフィールドＳＦ２の一斉発光維持行程Ｉc0で印加する
維持パルスの回数を"４"とした場合、サブフィールドＳ
Ｆ３〜ＳＦ１４各々の一斉発光維持行程Ｉc0で印加すべ
き維持パルスの回数は、 ＳＦ３：８ ＳＦ４：１２ ＳＦ５：１８ ＳＦ６：２４ ＳＦ７：３０ ＳＦ８：３６ ＳＦ９：４２ ＳＦ10：４８ ＳＦ11：５４ ＳＦ12：６２ ＳＦ13：６８ ＳＦ14：７６ である。
【００３７】この一斉発光維持行程Ｉc0の実行により、
上記第１画素データ書込行程Ｗc1及び第２画素データ書
込行程Ｗc2において壁電荷が形成された放電セル、すな
わち、"発光セル"のみが上記維持パルスＩＰX及びＩＰY
が印加される度に維持放電して、上述した如き回数分だ
けパルス発光を繰り返す。上記一斉発光維持行程Ｉc0の
終了後、上記駆動部は、図１４に示すように次のサブフ
ィールドＳＦ３の第１画素データ書込行程Ｗc1を実行す
る。
【００３８】サブフィールドＳＦ３の第１画素データ書
込行程Ｗc1では、アドレスドライバ６は、先ず、メモリ
４から読み出された画素駆動データビットＤＢ３11〜Ｄ
Ｂ３ nmの内から上記表示領域Ｓ１に対応したＤＢ３11〜
ＤＢ３kmを抽出する。次に、アドレスドライバ６は、こ
れら画素駆動データビットＤＢ３11〜ＤＢ３km各々の論
理レベルに対応したパルス電圧を有する(ｋ×ｍ)個の画
素データパルスを発生する。そして、アドレスドライバ
６は、これら(ｋ×ｍ)個の画素データパルスを、上記表
示領域Ｓ１を担う第１〜第ｋ表示ライン各々に対応させ
て１表示ライン分づつグループ化した画素データパルス
群ＤＰ1〜ＤＰkを、図１５に示す如く順次、列電極Ｄ1
〜Ｄmに印加して行く。この間、第２サスティンドライ
バ８は、上記画素データパルス群ＤＰ1〜ＤＰk各々の印
加タイミングにて、負極性の走査パルスＳＰを発生し、
これを図１５に示すように、行電極Ｙ1〜Ｙkへと順次印
加して行く。この際、走査パルスＳＰが印加された表示
ラインと、高電圧の画素データパルスが印加された"列"
との交差部の放電セルにのみ選択消去放電が生起され
る。かかる選択消去放電によりその放電セル内に形成さ
れていた壁電荷は消滅し、この放電セルは"非発光セル"
の状態に推移する。一方、走査パルスＳＰが印加された
ものの、低電圧の画素データパルスが印加された放電セ
ルには、上記の如き選択消去放電は生起されないので、
直前までの状態を維持する。つまり、走査パルスＳＰが
印加される直前まで"発光セル"の状態にあった放電セル
は"発光セル"、一方、走査パルスＳＰが印加される直前
まで"非発光セル"の状態にあった放電セルは"非発光セ
ル"の状態をそのまま維持するのである。
【００３９】かかるサブフィールドＳＦ３での第１画素
データ書込行程Ｗc1の終了後、上記駆動部は、図１４に
示すようにサブフィールドＳＦ３の分割発光維持行程Ｉ
c1を実行する。サブフィールドＳＦ３の分割発光維持行
程Ｉc1では、先ず、第１サスティンドライバ７が、図１
５に示されるが如き正極性の維持パルスＩＰXをＰＤＰ
１０における上側半分の表示領域Ｓ１を担う行電極Ｘ1
〜Ｘkに同時印加する。更に、かかる維持パルスＩＰXの
印加直後に、第２サスティンドライバ８が、図１５に示
されるが如き正極性の維持パルスＩＰYを、上記表示領
域Ｓ１を担う行電極Ｙ1〜Ｙkに同時印加する。かかる分
割発光維持行程Ｉc1により、上記表示領域Ｓ１に属する
放電セルの内で、壁電荷が存在している放電セル、すな
わち"発光セル"のみが上記維持パルスＩＰY及びＩＰXが
印加される度に維持放電し、２回分のパルス発光が為さ
れる。
【００４０】そして、図１５に示すように、上記駆動部
は、サブフィールドＳＦ３での分割発光維持行程Ｉc1と
同時にサブフィールドＳＦ２の分割発光維持行程Ｉc2を
実行する。サブフィールドＳＦ２の分割発光維持行程Ｉ
c2では、先ず、第１サスティンドライバ７が、図１５に
示す如き正極性の維持パルスＩＰXをＰＤＰ１０におけ
る下側半分の表示領域Ｓ２を担う行電極Ｘk+1〜Ｘnに同
時印加する。更に、かかる維持パルスＩＰXの印加直後
に、第２サスティンドライバ８が、図１５に示す如き正
極性の維持パルスＩＰYを上記表示領域Ｓ２を担う行電
極Ｙk+1〜Ｙnに同時印加する。上記分割発光維持行程Ｉ
c2により、ＰＤＰ１０の下側半分の表示領域Ｓ２に属す
る放電セルの内で壁電荷の残留している放電セルのみが
上記維持パルスＩＰY及びＩＰXが印加される度に維持放
電する。つまり、前述したサブフィールドＳＦ２の第２
画素データ書込行程Ｗc2において"発光セル"の状態に設
定された放電セルのみが、維持パルスＩＰY及びＩＰXが
印加される度に維持放電して、２回分のパルス発光を行
うのである。
【００４１】前述した如きサブフィールドＳＦ２内での
第１画素データ書込行程Ｗc1、分割発光維持行程Ｉc1、
第２画素データ書込行程Ｗc2、一斉発光維持行程Ｉc0、
及び分割発光維持行程Ｉc2なる一連動作を、サブフィー
ルドＳＦ３〜ＳＦ１３においても同様に実行する。尚、
最後尾のサブフィールドＳＦ１４では、上記各行程の
内、分割発光維持行程Ｉc1及び分割発光維持行程Ｉc2を
実行しない。そして、かかるサブフィールドＳＦ１４で
は、図１４に示すように一斉発光維持行程Ｉc0の終了
後、消去行程Ｅを実行する。かかる消去行程Ｅでは、第
２サスティンドライバ８が消去パルスを発生してこれを
行電極Ｙ1〜Ｙnに一斉に印加する。この消去パルスの印
加により、ＰＤＰ１０における全放電セル内において消
去放電が生起され、全ての放電セル内に残存している壁
電荷が消滅する。すなわち、かかる消去放電により、Ｐ
ＤＰ１０における全ての放電セルが"非発光セル"になる
のである。
【００４２】上述した如き駆動によれば、各サブフィー
ルドの画素データ書込行程(Ｗc0、Ｗc1、Ｗc2)において
選択消去放電の生起されなかった放電セル、つまり"発
光セル"のみがそのサブフィールド内の発光維持行程(Ｉ
c1、Ｉc0、Ｉc2)内においてこのサブフィールドの重み
付けに対応した回数だけ維持放電を行う。すなわち、"
発光セル"の状態にある放電セルは、各サブフィールド
内において、分割発光維持行程Ｉc1又はＩc2と、一斉発
光維持行程Ｉc0とで生起された維持放電の合計回数分だ
け繰り返しパルス発光を行うのである。
【００４３】ここで、サブフィールドＳＦ１〜ＳＦ１４
各々の画素データ書込行程(Ｗc0、Ｗc1、Ｗc2)において
各放電セルが"発光セル"、又は"非発光セル"のいずれに
設定されるのかは、図１３に示される画素駆動データＧ
Ｄの第１〜第１４ビット各々の論理レベルによって決ま
る。すなわち、画素駆動データＧＤにおけるビットが論
理レベル"１"である場合には、図１３中の黒丸に示すよ
うに、そのビット桁に対応したサブフィールドＳＦでの
画素データ書込行程(Ｗc0、Ｗc1、Ｗc2)において選択消
去放電が生起され、放電セルは"非発光セル"に設定され
る。一方、画素駆動データＧＤにおけるビットが論理レ
ベル"０"である場合には、そのビット桁に対応したサブ
フィールドＳＦの画素データ書込行程では上記選択消去
放電は生起されず、放電セルは"発光セル"の状態を維持
する。つまり、各放電セルは、図１３中の白丸に示すよ
うに、そのビット桁に対応したサブフィールドＳＦでの
発光維持行程(Ｉc1、Ｉc0、Ｉc2)においてのみで、上述
した如き回数分だけ維持放電に伴う発光を行う。そし
て、サブフィールドＳＦ１〜ＳＦ１４各々の発光維持行
程において生起された維持放電の回数の総和により、各
種の中間輝度が段階的に表現されるのである。
【００４４】ここで、１４ビットからなる画素駆動デー
タＧＤとして取り得るビットパターンは、図１３に示さ
れるが如き１５パターンに過ぎない。従って、かかる１
５パターンからなる画素駆動データＧＤを用いた駆動に
よると、夫々の発光輝度比が、 ｛0、1、4、9、17、27、40、56、75、97、122、150、182、217、255｝ なる１５階調にて中間輝度を表現することが可能とな
る。
【００４５】尚、上記画素データＰＤは、そもそも８ビ
ットで２５６段階の中間調を表現し得るものである。そ
こで、上述した如き１５階調の駆動でも、２５６段階に
近い中間調の輝度表示を実現させるべく、上記多階調化
処理回路３３で多階調化処理を行っているのである。こ
の際、上記実施例においては、ＰＤＰ１０の上側半分の
表示領域Ｓ１に属する放電セルに対する画素データ書き
込みを第１画素データ書込行程Ｗc1、下側半分の表示領
域Ｓ２に属する放電セルに対する画素データ書き込みを
第２画素データ書込行程Ｗc2で行っている。そして、上
記第１画素データ書込行程Ｗc1が終了したら、第２画素
データ書込行程Ｗc2を実行する前に、表示領域Ｓ１に属
する放電セルに対して初回分(２回)の維持放電を生起さ
せる分割発光維持行程Ｉc1を実行するようにしている。
これにより、第１画素データ書込行程Ｗc1での選択消去
放電によって形成されたものの時間経過とともに減少し
てしまった荷電粒子は、上記分割発光維持行程Ｉc1の維
持放電によって再形成される。よって、一斉発光維持行
程Ｉc0の直前では、表示領域Ｓ１に属する放電セル内に
は多くの荷電粒子が残留することになり、例え一斉発光
維持行程Ｉc0で印加する維持パルスＩＰX及びＩＰY各々
のパルス幅を短くしても、維持放電が正しく生起され
る。従って、維持パルスＩＰX及びＩＰY各々のパルス幅
を短くすれば一斉発光維持行程Ｉc0に費やされる時間を
短縮できる。
【００４６】又、上記実施例によれば、第２画素データ
書込行程Ｗc2の直前に、前のサブフィールドでの分割発
光維持行程Ｉc2が実施される。この際、かかる分割発光
維持行程Ｉc2で生起される維持放電に伴い、各放電セル
内には荷電粒子が形成されることになる。つまり、第２
画素データ書込行程Ｗc2の直前の段階では、放電セル内
には多くの荷電粒子が残留しているので、例え第２画素
データ書込行程Ｗc2で印加する画素データパルス及び走
査パルスＳＰのパルス幅を短くしても、選択消去放電が
正しく生起される。よって、画素データパルス及び走査
パルスＳＰ各々のパルス幅を短くすれば第２画素データ
書込行程Ｗc2に費やされる時間を短縮できる。
【００４７】従って、このように短縮された時間を利用
してサブフィールドの数を増加すれば、その分だけ表現
できる階調数が増え、高品質な画像表示が得られるよう
になるのである。ところが、図１４に示す駆動を行う
と、例えば、ＰＤＰ１０の１画面内において、図１３に
示される第３階調の駆動が為される画像と、第４階調の
駆動が為される画像が存在する場合に以下の如き問題が
生じる。
【００４８】先ず、図１３に示される第３階調では、図
１６(ａ)の斜線部に示す如く、サブフィールドＳＦ１〜
ＳＦ３各々の発光維持行程(Ｉc1、Ｉc0、Ｉc2)において
のみで維持放電が生起される。一方、第４階調では、図
１６(ｂ)の斜線部に示す如く、サブフィールドＳＦ１〜
ＳＦ２各々の発光維持行程(Ｉc1、Ｉc0、Ｉc2)において
のみで維持放電が生起される。この際、図１６中の矢印
に示す時点Ｔ１では、第４階調駆動が為される場合には
図１６(ａ)に示す如く全ての放電セルが維持放電の対象
となる。一方、第３階調駆動が為される場合には、上記
時点Ｔ１では図１６(ｂ)に示す如くＰＤＰ１０の表示領
域Ｓ２、つまり画面の下側半分の放電セルのみが維持放
電の対象となる。従って、時点Ｔ１において、第３階調
駆動が為される場合に維持放電によって流れる放電電流
の量は、第４階調駆動が為される場合に比して小とな
り、それに伴い維持パルスＩＰの電圧降下量も小とな
る。よって、時点Ｔ１では、第３階調駆動が為される場
合に表示領域Ｓ２に対して実際に印加される維持パルス
ＩＰのパルス電圧は、第４階調駆動が為される場合に表
示領域Ｓ２に対して実際に印加される維持パルスＩＰの
パルス電圧よりも高くなる。これにより、上記時点Ｔ１
では、図１６(ｂ)に示す如き第３階調駆動を行った際に
表示領域Ｓ２で生起された維持放電に伴う発光輝度は、
図１６(ａ)に示す如き第４階調駆動を行った際に表示領
域Ｓ２で生起された維持放電に伴う発光輝度よりも高輝
度になってしまう。
【００４９】従って、ＰＤＰ１０の１画面内において、
上述した如き第３階調の駆動が為される画像と、第４階
調の駆動が為される画像とが存在する場合には、表示領
域Ｓ１及びＳ２間で輝度差(ブロック間輝度差)が生じて
しまうのである。特に、維持放電回数の割り当てが少な
いサブフィールド、すなわち輝度の重み付けが小なるサ
ブフィールドＳＦ１〜ＳＦ４では、上記ブロック間輝度
差が顕著に表れてしまい、表示品質を低下させてしま
う。
【００５０】そこで、図１４に示される発光駆動フォー
マットに代わり図１７に示される発光駆動フォーマット
を採用してＰＤＰ１０に対する階調駆動を実施する。図
１７に示す発光駆動フォーマットでは、重み付けが比較
的大なるサブフィールド、つまり一斉発光維持行程Ｉc0
での維持放電の回数が多いサブフィールドＳＦ５〜ＳＦ
１４各々内での動作は、図１４及び図１５に示すものと
同一である。よって、以下に、重み付けが比較的小なる
サブフィールド、つまり、維持放電の実施回数の割り当
てが少ないサブフィールドＳＦ１〜ＳＦ４各々内での動
作を中心に、図１７に示す発光駆動フォーマットに基づ
く駆動について説明する。
【００５１】図１８は、図１７に示す発光駆動フォーマ
ットを採用した場合に、アドレスドライバ６、第１サス
ティンドライバ７及び第２サスティンドライバ８からな
る駆動部が、ＰＤＰ１０に印加する各種駆動パルスと、
その印加タイミングを示す図である。尚、図１８におい
ては、サブフィールドＳＦ１〜ＳＦ１４の内のＳＦ１及
びＳＦ４のみを抜粋して示している。
【００５２】図１８において、先頭のサブフィールドＳ
Ｆ１においてのみで実施される一斉リセット行程Ｒcで
は、第１サスティンドライバ７が、図１８に示す如き負
極性のリセットパルスＲＰxを発生して行電極Ｘ1〜Ｘn
に印加する。更に、一斉リセット行程Ｒcでは、上記リ
セットパルスＲＰxの印加と同時に、第２サスティンド
ライバ８が正極性のリセットパルスＲＰYを発生して行
電極Ｙ1〜Ｙnに印加する。これらリセットパルスＲＰx
及びＲＰYの印加に応じて、ＰＤＰ１０における全ての
放電セルがリセット放電され、各放電セル内には一様に
所定量の壁電荷が形成される。かかる一斉リセット行程
Ｒcにより、ＰＤＰ１０における全放電セルは、一旦、"
発光セル"の状態に初期化される。
【００５３】上記一斉リセット行程Ｒcの実行後、駆動
部は、第１画素データ書込行程Ｗc1を実行する。第１画
素データ書込行程Ｗc1では、アドレスドライバ６が、先
ず、メモリ４から読み出された画素駆動データビットＤ
Ｂ１11〜ＤＢ１nmの内から上記表示領域Ｓ１に対応した
ＤＢ１11〜ＤＢ１kmを抽出する。次に、アドレスドライ
バ６は、これら画素駆動データビットＤＢ１11〜ＤＢ１
km各々の論理レベルに対応したパルス電圧を有する(ｋ
×ｍ)個の画素データパルスを発生する。そして、アド
レスドライバ６は、これら(ｋ×ｍ)個の画素データパル
スを、上記表示領域Ｓ１を担う第１〜第ｋ表示ライン各
々に対応させて１表示ライン分づつグループ化した画素
データパルス群ＤＰ1〜ＤＰkとして、図１８に示すよう
に順次、列電極Ｄ1〜Ｄmに印加して行く。この間、第２
サスティンドライバ８は、上記画素データパルス群ＤＰ
1〜ＤＰk各々の印加タイミングにて、負極性の走査パル
スＳＰを発生し、これを図１８に示すように、行電極Ｙ
1〜Ｙkへと順次印加して行く。この際、走査パルスＳＰ
が印加された表示ラインと、高電圧の画素データパルス
が印加された"列"との交差部の放電セルにのみ選択消去
放電が生起される。かかる選択消去放電によりその放電
セル内に形成されていた壁電荷は消滅し、この放電セル
は"非発光セル"の状態に推移する。一方、走査パルスＳ
Ｐが印加されたものの、低電圧の画素データパルスが印
加された放電セルには、上記の如き選択消去放電は生起
されない。よって、この際、各放電セルは上記一斉リセ
ット行程Ｒcにおいて初期化された状態、すなわち"発光
セル"の状態をそのまま維持するのである。かかる第１
画素データ書込行程Ｗc1によれば、ＰＤＰ１０における
各放電セルの内で画面上側の表示領域Ｓ１に属する放電
セルの各々が、画素データＰＤに応じて"発光セル"又
は"非発光セル"のいずれか一方の状態に設定される。
【００５４】上記第１画素データ書込行程Ｗc1の実行
後、駆動部は、分割発光維持行程Ｉc1を実行する。分割
発光維持行程Ｉc1では、先ず、第１サスティンドライバ
７が、図１８に示されるが如き正極性の維持パルスＩＰ
XをＰＤＰ１０の上側半分を担う表示領域Ｓ１に属する
行電極Ｘ1〜Ｘkに同時印加する。更に、かかる維持パル
スＩＰXの印加直後に、第２サスティンドライバ８が、
図１８に示されるが如き正極性の維持パルスＩＰYを、
ＰＤＰ１０の上側半分を担う表示領域Ｓ１に属する行電
極Ｙ1〜Ｙkに同時印加する。この分割発光維持行程Ｉc1
により、上記表示領域Ｓ１に属する放電セルの内で、壁
電荷が存在している放電セル、すなわち"発光セル"のみ
が上記維持パルスＩＰY及びＩＰXが印加される度に維持
放電し、２回分のパルス発光が為される。
【００５５】尚、上記分割発光維持行程Ｉc1と同一タイ
ミングにて、第１サスティンドライバ７は、図１８に示
されるが如き正極性の維持パルスＩＰXをＰＤＰ１０の
下側半分を担う表示領域Ｓ２に属する行電極Ｘk+1〜Ｘn
に同時印加する。更に、かかる維持パルスＩＰXの印加
と同時に第２サスティンドライバ８が、図１８に示され
るが如き正極性で低レベルのキャンセルパルスＣＰをＰ
ＤＰ１０の画面下半分を担う表示領域Ｓ２に属する行電
極Ｙk+1〜Ｙnに同時印加する。そして、かかるキャンセ
ルパルスＣＰの印加直後に、第２サスティンドライバ８
は、図１８に示されるが如き正極性の維持パルスＩＰY
を上記表示領域Ｓ２に属する行電極Ｙk+1〜Ｙnに同時印
加する。この際、表示領域Ｓ２に属する行電極Ｘk+1〜
Ｘn及びＹk +1〜Ｙnには維持パルスＩＰX及び維持パルス
ＩＰYが夫々印加されるが、この維持パルスＩＰXと同時
に低レベルのキャンセルパルスＣＰが印加される為、維
持放電は生起されない。
【００５６】上記分割発光維持行程Ｉc1の実行後、上記
駆動部は、第２画素データ書込行程Ｗc2を実行する。か
かる第２画素データ書込行程Ｗc2では、アドレスドライ
バ６は、先ず、メモリ４から読み出された上記画素駆動
データビットＤＢ１11〜ＤＢ１nmの内から、上記表示領
域Ｓ２に対応したＤＢ１(k+1)1〜ＤＢ１nmを抽出する。
次に、アドレスドライバ６は、これら画素駆動データビ
ットＤＢ１(k+1)1〜ＤＢ１nm各々の論理レベルに対応し
たパルス電圧を有する［(ｎ−ｋ)×ｍ］個の画素データ
パルスを発生する。そして、アドレスドライバ６は、こ
れら［(ｎ−ｋ)×ｍ］個の画素データパルスを、上記表
示領域Ｓ２を担う第(ｋ＋１)〜第ｎ表示ライン各々に対
応させて１表示ライン分ずつグループ化した画素データ
パルス群ＤＰk+1〜ＤＰnを、図１８に示す如く順次、列
電極Ｄ1〜Ｄmに印加して行く。この間、第２サスティン
ドライバ８は、上記画素データパルス群ＤＰk+1〜ＤＰn
各々の印加タイミングで、負極性の走査パルスＳＰを発
生し、これを図１８に示すように、行電極Ｙ1〜Ｙkへと
順次印加して行く。この際、走査パルスＳＰが印加され
た表示ラインと、高電圧の画素データパルスが印加され
た"列"との交差部の放電セルにのみ選択消去放電が生起
される。かかる選択消去放電により、その放電セル内に
形成されていた壁電荷は消滅し、この放電セルは"非発
光セル"の状態に推移する。一方、走査パルスＳＰが印
加されたものの、低電圧の画素データパルスが印加され
た放電セルには、上記の如き選択消去放電は生起されな
い。よって、この際、各放電セルは上記一斉リセット行
程Ｒcにおいて初期化された状態、すなわち"発光セル"
の状態をそのまま維持するのである。かかる第２画素デ
ータ書込行程Ｗc2によれば、ＰＤＰ１０における各放電
セルの内で画面下側の表示領域Ｓ２に属する放電セルの
各々が、画素データＰＤに応じて"発光セル"又は"非発
光セル"のいずれか一方の状態に設定される。
【００５７】上記第２画素データ書込行程Ｗc2の終了
後、上記駆動部は、分割発光維持行程Ｉc2を実行する。
分割発光維持行程Ｉc2では、先ず、第１サスティンドラ
イバ７が、図１８に示す如き正極性の維持パルスＩＰX
をＰＤＰ１０における下側半分の表示領域Ｓ２を担う行
電極Ｘk+1〜Ｘnに同時印加する。更に、かかる維持パル
スＩＰXの印加直後に、第２サスティンドライバ８が、
図１８に示す如き正極性の維持パルスＩＰYを上記表示
領域Ｓ２を担う行電極Ｙk+1〜Ｙnに同時印加する。上記
分割発光維持行程Ｉc2により、ＰＤＰ１０の画面下半分
の表示領域Ｓ２に属する放電セルの内で壁電荷の残留し
ている放電セルのみが上記維持パルスＩＰY及びＩＰXが
印加される度に維持放電する。つまり、前述した如き第
２画素データ書込行程Ｗc2において"発光セル"の状態に
設定された放電セルのみが、維持パルスＩＰY及びＩＰX
が印加される度に維持放電して、２回分のパルス発光を
行うのである。
【００５８】尚、上記分割発光維持行程Ｉc2と同一タイ
ミングにて、第１サスティンドライバ７は、図１８に示
されるが如き正極性の維持パルスＩＰXをＰＤＰ１０の
画面上半分を担う表示領域Ｓ１に属する行電極Ｘ1〜Ｘk
に同時印加する。更に、かかる維持パルスＩＰXの印加
と同時に第２サスティンドライバ８が、図１８に示され
るが如き正極性で低レベルのキャンセルパルスＣＰを上
記表示領域Ｓ１に属する行電極Ｙ1〜Ｙkに同時印加す
る。そして、かかるキャンセルパルスＣＰの印加直後
に、第２サスティンドライバ８は、図１８に示されるが
如き正極性の維持パルスＩＰYを上記表示領域Ｓ１に属
する行電極Ｙ1〜Ｙkに同時印加する。この際、表示領域
Ｓ１に属する行電極Ｘ1〜Ｘk及びＹ1〜Ｙkには維持パル
スＩＰX及び維持パルスＩＰYが夫々印加されるが、この
維持パルスＩＰXと同時に低レベルのキャンセルパルス
ＣＰが印加される為、維持放電は生起されない。
【００５９】そして、このサブフィールドＳＦ１の分割
発光維持行程Ｉc2の終了後、上記駆動部は、図１７に示
すようにサブフィールドＳＦ２〜ＳＦ４各々を実行す
る。この際、サブフィールドＳＦ２及びＳＦ３の各々で
は、上記駆動部は、サブフィールドＳＦ１の場合と同様
に、第１画素データ書込行程Ｗc1、分割発光維持行程Ｉ
c1、第２画素データ書込行程Ｗc2、分割発光維持行程Ｉ
c2を順次実行する。
【００６０】そして、サブフィールドＳＦ２及びＳＦ３
各々の分割発光維持行程Ｉc1(又は分割発光維持行程Ｉc
2)内で印加する維持パルスＩＰの回数は、サブフィール
ドＳＦ１の分割発光維持行程Ｉc2での印加回数を"２"と
した場合、図１７に示すように、 ＳＦ１：２ ＳＦ２：６ ＳＦ３：１０ となる。
【００６１】又、サブフィールドＳＦ４では、駆動部
は、上記ＳＦ１〜ＳＦ３各々の場合と同様に、上述した
如き第１画素データ書込行程Ｗc1及びＷc2を実行する。
ただし、サブフィールドＳＦ４では、上記分割発光維持
行程Ｉc1で生起させるべき維持放電を、図１７に示す如
く第１分割発光維持行程Ｉc11及び第２分割発光維持行
程Ｉc12の２行程に分けて実行する。更に、サブフィー
ルドＳＦ４では、上記分割発光維持行程Ｉc2で生起させ
るべき維持放電を、図１７に示す如く、第１分割発光維
持行程Ｉc21及び第２分割発光維持行程Ｉc22の２行程に
分けて実行する。
【００６２】すなわち、駆動部は、サブフィールドＳＦ
４では、先ず、第１画素データ書込行程Ｗc1を実行し、
その直後に第１分割発光維持行程Ｉc11を実行する。か
かる第１分割発光維持行程Ｉc11では、第１サスティン
ドライバ７が、図１８に示されるが如き正極性の維持パ
ルスＩＰXをＰＤＰ１０の上側半分を担う表示領域Ｓ１
に属する行電極Ｘ1〜Ｘkに同時印加する。更に、かかる
維持パルスＩＰXの印加直後に、第２サスティンドライ
バ８が、図１８に示されるが如き正極性の維持パルスＩ
ＰYを、ＰＤＰ１０の上側半分を担う表示領域Ｓ１に属
する行電極Ｙ1〜Ｙkに同時印加する。この第１分割発光
維持行程Ｉc11により、上記表示領域Ｓ１に属する放電
セルの内で、壁電荷が存在している放電セル、すなわ
ち"発光セル"のみが上記維持パルスＩＰY及びＩＰXが印
加される度に維持放電し、２回分のパルス発光が為され
る。
【００６３】上記第１分割発光維持行程Ｉc11の実行
後、駆動部は、上述した如き第２画素データ書込行程Ｗ
c2を実行し、この第２画素データ書込行程Ｗc2の終了後
に第２分割発光維持行程Ｉc12を実行する。この第２分
割発光維持行程Ｉc12では、第１サスティンドライバ７
が、図１８に示されるが如き正極性の維持パルスＩＰX
をＰＤＰ１０の上側半分を担う表示領域Ｓ１に属する行
電極Ｘ1〜Ｘkに同時印加する。更に、かかる維持パルス
ＩＰ Xの印加直後に、第２サスティンドライバ８が、図
１８に示されるが如き正極性の維持パルスＩＰYを、Ｐ
ＤＰ１０の上側半分を担う表示領域Ｓ１に属する行電極
Ｙ1〜Ｙkに同時印加する。かかる第２分割発光維持行程
Ｉc12により、上記表示領域Ｓ１に属する放電セルの内
で、壁電荷が存在している放電セル、すなわち"発光セ
ル"のみが上記維持パルスＩＰY及びＩＰXが印加される
度に維持放電し、２回分のパルス発光が為される。
【００６４】かかる第２分割発光維持行程Ｉc12の終了
後、駆動部は、第１分割発光維持行程Ｉc21を実行す
る。第１分割発光維持行程Ｉc21では、先ず、第１サス
ティンドライバ７が、図１８に示す如き正極性の維持パ
ルスＩＰXをＰＤＰ１０における下側半分の表示領域Ｓ
２を担う行電極Ｘk+1〜Ｘnに同時印加する。更に、かか
る維持パルスＩＰXの印加直後に、第２サスティンドラ
イバ８が、図１８に示す如き正極性の維持パルスＩＰY
を上記表示領域Ｓ２を担う行電極Ｙk+1〜Ｙnに同時印加
する。上記分割発光維持行程Ｉc2により、ＰＤＰ１０の
画面下半分の表示領域Ｓ２に属する放電セルの内で壁電
荷の残留している放電セルのみが上記維持パルスＩＰY
及びＩＰXが印加される度に維持放電する。つまり、前
述した如き第２画素データ書込行程Ｗc2において"発光
セル"の状態に設定された放電セルのみが、維持パルス
ＩＰY及びＩＰXが印加される度に維持放電して、２回分
のパルス発光を行うのである。
【００６５】サブフィールドＳＦ４においては、上記第
１分割発光維持行程Ｉc21の終了後、駆動部は、図１７
に示す如く一斉発光維持行程Ｉc0を実行する。かかる一
斉発光維持行程Ｉc0では、第１サスティンドライバ７及
び第２サスティンドライバ８各々が、正極性の維持パル
スＩＰX及びＩＰYを図１８に示す如く全ての行電極Ｘ1
〜Ｘn及びＹ1〜Ｙnに対して交互に繰り返し印加する。
尚、一斉発光維持行程Ｉc0で印加すべき維持パルスの回
数(印加期間)は、このサブフィールドＳＦ４では"１２"
回である。従って、この一斉発光維持行程Ｉc0の実行に
より、上記第１画素データ書込行程Ｗc1及び第２画素デ
ータ書込行程Ｗc2において壁電荷が形成された放電セ
ル、すなわち、"発光セル"のみが上記維持パルスＩＰ X
及びＩＰYが印加される度に維持放電して、上述した如
き回数分だけパルス発光を繰り返す。
【００６６】上記一斉発光維持行程Ｉc0の終了後、上記
駆動部は、図１７に示すように次のサブフィールドＳＦ
５の第１画素データ書込行程Ｗc1を実行する。そして、
かかるサブフィールドＳＦ５での第１画素データ書込行
程Ｗc1の終了後に、駆動部は、サブフィールドＳＦ４の
第２分割発光維持行程Ｉc22を実行する。かかる第２分
割発光維持行程Ｉc22では、先ず、第１サスティンドラ
イバ７が、図１８に示す如き正極性の維持パルスＩＰX
をＰＤＰ１０における下側半分の表示領域Ｓ２を担う行
電極Ｘk+1〜Ｘnに同時印加する。更に、かかる維持パル
スＩＰXの印加直後に、第２サスティンドライバ８が、
図１８に示す如き正極性の維持パルスＩＰYを上記表示
領域Ｓ２を担う行電極Ｙk+1〜Ｙnに同時印加する。上記
分割発光維持行程Ｉc2により、ＰＤＰ１０の画面下半分
の表示領域Ｓ２に属する放電セルの内で壁電荷の残留し
ている放電セルのみが上記維持パルスＩＰY及びＩＰXが
印加される度に維持放電する。つまり、前述した如きサ
ブフィールドＳＦ４での第２画素データ書込行程Ｗc2に
おいて"発光セル"の状態に設定された放電セルのみが、
維持パルスＩＰY及びＩＰXが印加される度に維持放電し
て、２回分のパルス発光を行うのである。
【００６７】かかる図１７に示される駆動によれば、各
サブフィールドの画素データ書込行程(Ｗc1、Ｗc2)にお
いて"発光セル"に設定された放電セルのみがそのサブフ
ィールド内の発光維持行程(Ｉc1,Ｉc2,Ｉc11,Ｉc12,Ｉc
21,Ｉc22,Ｉc0)においてこのサブフィールドの重み付け
に対応した回数だけ維持放電を行う。すなわち、"発光
セル"の状態にある放電セルは、図１９に示す如く、各
サブフィールドＳＦ内において、各発光維持行程(Ｉc1,
Ｉc2,Ｉc11,Ｉc12,Ｉc21,Ｉc22,Ｉc0)で生起された維持
放電の合計回数分だけパルス発光を行うのである。
【００６８】尚、図１７に示す駆動においても、図１４
に示される駆動と同様に、図１３に示される１５パター
ンの画素駆動データＧＤを用いてＰＤＰ１０の階調駆動
を行う。従って、かかる１５パターンからなる画素駆動
データＧＤを用いた駆動によれば、図１４に示される駆
動と同様に、夫々の発光輝度比が、 ｛0、1、4、9、17、27、40、56、75、97、122、150、182、217、255｝ なる１５階調にて中間輝度表示を行うことが出来る。
【００６９】この際、図１７に示す駆動においては、維
持放電回数の割り当てが少ない重み付けの小なるサブフ
ィールドＳＦ１〜ＳＦ３内では、表示領域Ｓ１及びＳ２
各々に対し、画素データ書込行程(Ｗc1、Ｗc2)が終了し
たら直ちに分割発光維持行程(Ｉc1、Ｉc2)を実行してい
る。よって、かかる駆動によれば、表示領域Ｓ１に対応
した分割発光維持行程Ｉc1と、表示領域Ｓ２に対応した
分割発光維持行程Ｉc2とが時間的に重なることはない。
【００７０】従って、かかる駆動によれば、前述した如
き第３階調駆動及び第４階調駆動等の低輝度表示時にお
いて視覚されるブロック間輝度差を防止することができ
る。又、図１７に示す発光駆動フォーマットに代わり、
図２０(ａ)に示す第１発光駆動フォーマット及び図２０
(ｂ)に示す第２発光駆動フォーマットを１フィールド
(又は、１フレーム)表示期間毎に切り換えて用いて、Ｐ
ＤＰ１０に対する階調駆動を行っても良い。 この際、
図２０(ａ)に示される第１発光駆動フォーマットでは、
サブフィールドＳＦ２及びＳＦ４、並びにサブフィール
ドＳＦ６〜ＳＦ１４各々内での動作は、図１４に示され
るもの同一である。又、先頭のサブフィールドＳＦ１内
での動作は、図１７に示されるものと同一である。よっ
て、以下に、これらサブフィールドＳＦ１、ＳＦ２、Ｓ
Ｆ４、ＳＦ６〜ＳＦ１４各々を除くサブフィールド、す
なわち、サブフィールドＳＦ３及びＳＦ５内での動作の
みを説明する。
【００７１】図２０(ａ)に示されるサブフィールドＳＦ
３及びＳＦ５では、駆動部は、先ず、上述した如き第１
画素データ書込行程Ｗc1を実行し、その終了直後に、表
示領域Ｓ１に属する"発光セル"に対して２回分の維持放
電を生起させる分割発光維持行程Ｉc1を実行する。かか
る分割発光維持行程Ｉc1の終了後に、駆動部は、表示領
域Ｓ２に属する"発光セル"に対して２回分の維持放電を
生起させる分割発光維持行程Ｉc2を実行する。そして、
かかる分割発光維持行程Ｉc2の終了後に、駆動部は、全
ての"発光セル"に対して一斉に、繰り返して維持放電を
生起させる一斉発光維持行程Ｉc0を実行する。この際、
サブフィールドＳＦ３の一斉発光維持行程Ｉc0では維持
放電を"８"回、サブフィールドＳＦ５の一斉発光維持行
程Ｉc0では維持放電を"１８"回だけ夫々生起させる。
【００７２】ここで、図２０(ａ)に示す第１発光駆動フ
ォーマットでは、サブフィールドＳＦ２及びＳＦ４の各
々において、前述した如き理由により表示領域Ｓ１及び
Ｓ２間でブロック間輝度差が視覚される。つまり、サブ
フィールドＳＦ２及びＳＦ４では、表示領域Ｓ１が暗
く、表示領域Ｓ２が明るく視覚されるのである。一方、
サブフィールドＳＦ３及びＳＦ５では、表示領域Ｓ１が
明るく、表示領域Ｓ２が暗く視覚される。これは、図２
０(ａ)に示すようにサブフィールドＳＦ３及びＳＦ５で
は、表示領域Ｓ２に対する分割発光維持行程Ｉc2と、一
斉発光維持行程Ｉc0との間隔が短い為に生じる現象であ
る。例えば、サブフィールドＳＦ３での表示領域Ｓ２で
は、図２０(ａ)に示す時点Ｔ２で各放電セルの維持放電
が集中して放電電流が増大する。よって、この放電電流
の増大に伴い、表示領域Ｓ２に属する放電セルに印加さ
れる維持パルスＩＰの電圧降下量も増加する。従って、
この維持パルスＩＰのパルス電圧の低下により、表示領
域Ｓ２では表示領域Ｓ１に比して維持放電に伴う発光輝
度が低下するのである。
【００７３】一方、図２０(ｂ)に示す第２発光駆動フォ
ーマットでは、サブフィールドＳＦ２及びＳＦ４の各々
において、先ず、上述した如き第１画素データ書込行程
Ｗc1を実行し、その終了直後に、表示領域Ｓ１に属す
る"発光セル"に対して２回分の維持放電を生起させる分
割発光維持行程Ｉc1を実行する。かかる分割発光維持行
程Ｉc1の終了後に、表示領域Ｓ２に属する"発光セル"に
対して２回分の維持放電を生起させる分割発光維持行程
Ｉc2を実行する。そして、かかる分割発光維持行程Ｉc2
の終了後に、全ての"発光セル"に対して一斉に、繰り返
して維持放電を生起させる一斉発光維持行程Ｉc0を実行
する。この際、サブフィールドＳＦ２の一斉発光維持行
程Ｉc0では維持放電を"４"回、サブフィールドＳＦ４の
一斉発光維持行程Ｉc0では維持放電を"１４"回だけ夫々
生起させる。
【００７４】尚、かかる第２発光駆動フォーマットで
は、サブフィールドＳＦ３、ＳＦ５〜ＳＦ１４各々内で
の動作は図１４に示されるもの同一であり、先頭のサブ
フィールドＳＦ１内での動作は図１７に示されるものと
同一である。すなわち、図２０(ｂ)に示す第２発光駆動
フォーマットでは、サブフィールドＳＦ３及びＳＦ５の
各々において、前述した如き理由により表示領域Ｓ１及
びＳ２間でブロック間輝度差が視覚される。つまり、サ
ブフィールドＳＦ３及びＳＦ５では、表示領域Ｓ１が暗
く、表示領域Ｓ２が明るく視覚されるのである。又、サ
ブフィールドＳＦ２及びＳＦ４では、表示領域Ｓ１が明
るく、表示領域Ｓ２が暗く視覚される。これは、図２０
(ｂ)に示すようにサブフィールドＳＦ２及びＳＦ４で
は、表示領域Ｓ２に対する分割発光維持行程Ｉc2と、一
斉発光維持行程Ｉc0との間隔が短い為に生じる現象であ
る。例えば、サブフィールドＳＦ２での表示領域Ｓ２で
は、図２０(ｂ)に示す時点Ｔ３で各放電セルの維持放電
が集中して放電電流が増大する。よって、この放電電流
の増大に伴い、表示領域Ｓ２に属する放電セルに印加さ
れる維持パルスＩＰの電圧降下量も増加する。従って、
この維持パルスＩＰのパルス電圧の低下により、表示領
域Ｓ２では表示領域Ｓ１に比して維持放電に伴う発光輝
度が低下するのである。
【００７５】以上の如く、図２０(ａ)に示す第１発光駆
動フォーマットにおいては、図２１(ａ)に示す如くサブ
フィールドＳＦ２及びＳＦ４各々では、、表示領域Ｓ１
が暗く、表示領域Ｓ２が明るく視覚される。又、サブフ
ィールドＳＦ３及びＳＦ５各々では、表示領域Ｓ１が明
るく、表示領域Ｓ２が暗く視覚される。一方、図２０
(ｂ)に示す第１発光駆動フォーマットにおいては、図２
１(ｂ)に示す如くサブフィールドＳＦ２及びＳＦ４各々
では、表示領域Ｓ１が明るく、表示領域Ｓ２が暗く視覚
され、ＳＦ３及びＳＦ５各々では、表示領域Ｓ１が暗
く、表示領域Ｓ２が明るく視覚される。
【００７６】つまり、図２１に示すように、比較的重み
付けの小なるサブフィールドＳＦ２〜ＳＦ５において、
上記第１発光駆動フォーマットと、第２発光駆動フォー
マットとでは、表示領域Ｓ１及びＳ２間での輝度の大小
関係が互いに反転しているのである。よって、１フィー
ルド表示期間毎に両者を切り換えて用いてＰＤＰ１０に
対する階調駆動を行えば、表示領域Ｓ１及びＳ２間での
ブロック間輝度差が低減される。
【００７７】又、このように、重み付けの小なるサブフ
ィールドにおいて顕著に表れるブロック間輝度差を低減
させるべく、図１４に示される発光駆動フォーマットに
代わり図２２に示す発光駆動フォーマットを採用しても
良い。尚、図２２に示す発光駆動フォーマットにおける
サブフィールドＳＦ５〜ＳＦ１４各々内での動作は、図
１４に示す発光駆動フォーマットのそれと同一であるの
で、説明は省略する。
【００７８】図２２に示す発光駆動フォーマットでは、
重み付けの小なるサブフィールドＳＦ１〜ＳＦ４の各々
において、サブフィールドＳＦ５〜ＳＦ１４と同様に、
第１画素データ書込行程Ｗc1、分割発光維持行程Ｉc1、
第２画素データ書込行程Ｗc2、分割発光維持行程Ｉc2を
実行する。更に、サブフィールドＳＦ２〜ＳＦ４では、
サブフィールドＳＦ５〜ＳＦ１４各々の場合と同様に、
上記第２画素データ書込行程Ｗc2の直後に一斉発光維持
行程Ｉc0を実行する。
【００７９】ただし、サブフィールドＳＦ２〜ＳＦ４各
々の分割発光維持行程Ｉc2に関しては、次のサブフィー
ルドの分割発光維持行程Ｉc1と同時に実行するのではな
く、かかる分割発光維持行程Ｉc1の終了後に実行する。
すなわち、図２２に示すように、サブフィールドＳＦ２
〜ＳＦ４各々では、分割発光維持行程Ｉc1の終了後、第
２画素データ書込行程Ｗc2を実行する直前に、前のサブ
フィールドの分割発光維持行程Ｉc2を実行するのであ
る。
【００８０】図２３は、図２２に示す発光駆動フォーマ
ットに従って、アドレスドライバ６、第１サスティンド
ライバ７及び第２サスティンドライバ８からなる駆動部
がＰＤＰ１０に印加する各種駆動パルスと、その印加タ
イミングを示す図である。尚、図２３においては、サブ
フィールドＳＦ１及びＳＦ２内での動作のみを抜粋して
示している。
【００８１】図２３において、先ず、先頭のサブフィー
ルドＳＦ１においてのみで実施される一斉リセット行程
Ｒcでは、第１サスティンドライバ７が、図２３に示す
如き負極性のリセットパルスＲＰxを発生して行電極Ｘ1
〜Ｘnに印加する。更に、一斉リセット行程Ｒcでは、上
記リセットパルスＲＰxの印加と同時に、第２サスティ
ンドライバ８が正極性のリセットパルスＲＰYを発生し
て行電極Ｙ1〜Ｙnに印加する。これらリセットパルスＲ
Ｐx及びＲＰYの印加に応じて、ＰＤＰ１０における全て
の放電セルがリセット放電され、各放電セル内には一様
に所定量の壁電荷が形成される。かかる一斉リセット行
程Ｒcにより、ＰＤＰ１０における全放電セルは、一
旦、"発光セル"の状態に初期化される。
【００８２】上記一斉リセット行程Ｒcの実行後、駆動
部は、図２２に示すように、第１画素データ書込行程Ｗ
c1を実行する。第１画素データ書込行程Ｗc1では、アド
レスドライバ６が、先ず、メモリ４から読み出された画
素駆動データビットＤＢ１11〜ＤＢ１nmの内から上記表
示領域Ｓ１に対応したＤＢ１11〜ＤＢ１kmを抽出する。
次に、アドレスドライバ６は、これら画素駆動データビ
ットＤＢ１11〜ＤＢ１km各々の論理レベルに対応したパ
ルス電圧を有する(ｋ×ｍ)個の画素データパルスを発生
する。そして、アドレスドライバ６は、これら(ｋ×ｍ)
個の画素データパルスを、上記表示領域Ｓ１を担う第１
〜第ｋ表示ライン各々に対応させて１表示ライン分づつ
グループ化した画素データパルス群ＤＰ1〜ＤＰkとし
て、図２３に示すように順次、列電極Ｄ1〜Ｄmに印加し
て行く。この間、第２サスティンドライバ８は、上記画
素データパルス群ＤＰ1〜ＤＰk各々の印加タイミングに
て、負極性の走査パルスＳＰを発生し、これを図２３に
示すように、行電極Ｙ1〜Ｙkへと順次印加して行く。こ
の際、走査パルスＳＰが印加された表示ラインと、高電
圧の画素データパルスが印加された"列"との交差部の放
電セルにのみ選択消去放電が生起される。かかる選択消
去放電によりその放電セル内に形成されていた壁電荷は
消滅し、この放電セルは"非発光セル"の状態に推移す
る。一方、走査パルスＳＰが印加されたものの、低電圧
の画素データパルスが印加された放電セルには、上記の
如き選択消去放電は生起されない。よって、この際、各
放電セルは上記一斉リセット行程Ｒcにおいて初期化さ
れた状態、すなわち"発光セル"の状態をそのまま維持す
るのである。かかる第１画素データ書込行程Ｗc1によれ
ば、ＰＤＰ１０における各放電セルの内で画面上側の表
示領域Ｓ１に属する放電セルの各々が、画素データＰＤ
に応じて"発光セル"又は"非発光セル"のいずれか一方の
状態に設定される。
【００８３】上記第１画素データ書込行程Ｗc1の実行
後、駆動部は、図２２に示すように、分割発光維持行程
Ｉc1を実行する。分割発光維持行程Ｉc1では、先ず、第
１サスティンドライバ７が、図２３に示されるが如き正
極性の維持パルスＩＰXをＰＤＰ１０の上側半分を担う
表示領域Ｓ１に属する行電極Ｘ1〜Ｘkに同時印加する。
更に、かかる維持パルスＩＰXの印加直後に、第２サス
ティンドライバ８が、図２３に示す如き正極性の維持パ
ルスＩＰYを、ＰＤＰ１０の上側半分を担う表示領域Ｓ
１に属する行電極Ｙ1〜Ｙkに同時印加する。この際、か
かる分割発光維持行程Ｉc1内において第１番目に印加す
る上記維持パルスＩＰXのパルス幅ＴS1を、第２番目に
印加する上記維持パルスＩＰYのパルス幅ＴS2よりも広
くする。かかる分割発光維持行程Ｉc1により、上記表示
領域Ｓ１に属する放電セルの内で、壁電荷が存在してい
る放電セル、すなわち"発光セル"のみが上記維持パルス
ＩＰY及びＩＰXが印加される度に維持放電し、２回分の
パルス発光が為される。
【００８４】尚、上記分割発光維持行程Ｉc1と同一タイ
ミングにて、第１サスティンドライバ７は、図２３に示
されるが如き正極性の維持パルスＩＰXをＰＤＰ１０の
下側半分を担う表示領域Ｓ２に属する行電極Ｘk+1〜Ｘn
に同時印加する。更に、かかる維持パルスＩＰXの印加
と同時に第２サスティンドライバ８が、図２３に示され
るが如き正極性で低レベルのキャンセルパルスＣＰをＰ
ＤＰ１０の画面下半分を担う表示領域Ｓ２に属する行電
極Ｙk+1〜Ｙnに同時印加する。そして、かかるキャンセ
ルパルスＣＰの印加直後に、第２サスティンドライバ８
は、図２３に示されるが如き正極性の維持パルスＩＰY
を上記表示領域Ｓ２に属する行電極Ｙk+1〜Ｙnに同時印
加する。この際、表示領域Ｓ２に属する行電極Ｘk+1〜
Ｘn及びＹk +1〜Ｙnには維持パルスＩＰX及び維持パルス
ＩＰYが夫々印加されるが、この維持パルスＩＰXと同時
に低レベルのキャンセルパルスＣＰが印加される為、維
持放電は生起されない。
【００８５】上記分割発光維持行程Ｉc1の実行後、上記
駆動部は、図２２に示すように、第２画素データ書込行
程Ｗc2を実行する。かかる第２画素データ書込行程Ｗc2
では、アドレスドライバ６は、先ず、メモリ４から読み
出された上記画素駆動データビットＤＢ１11〜ＤＢ１nm
の内から、上記表示領域Ｓ２に対応したＤＢ１(k+1)1〜
ＤＢ１nmを抽出する。次に、アドレスドライバ６は、こ
れら画素駆動データビットＤＢ１(k+1)1〜ＤＢ１nm各々
の論理レベルに対応したパルス電圧を有する［(ｎ−ｋ)
×ｍ］個の画素データパルスを発生する。そして、アド
レスドライバ６は、これら［(ｎ−ｋ)×ｍ］個の画素デ
ータパルスを、上記表示領域Ｓ２を担う第(ｋ＋１)〜第
ｎ表示ライン各々に対応させて１表示ライン分づつグル
ープ化した画素データパルス群ＤＰk+1〜ＤＰnを、図２
３に示す如く順次、列電極Ｄ1〜Ｄmに印加して行く。こ
の間、第２サスティンドライバ８は、上記画素データパ
ルス群ＤＰk+1〜ＤＰn各々の印加タイミングで、負極性
の走査パルスＳＰを発生し、これを図２３に示すよう
に、行電極Ｙ1〜Ｙkへと順次印加して行く。この際、走
査パルスＳＰが印加された表示ラインと、高電圧の画素
データパルスが印加された"列"との交差部の放電セルに
のみ選択消去放電が生起される。かかる選択消去放電に
より、その放電セル内に形成されていた壁電荷は消滅
し、この放電セルは"非発光セル"の状態に推移する。一
方、走査パルスＳＰが印加されたものの、低電圧の画素
データパルスが印加された放電セルには、上記の如き選
択消去放電は生起されない。よって、この際、各放電セ
ルは上記一斉リセット行程Ｒcにおいて初期化された状
態、すなわち"発光セル"の状態をそのまま維持するので
ある。かかる第２画素データ書込行程Ｗc2によれば、Ｐ
ＤＰ１０における各放電セルの内で画面下側の表示領域
Ｓ２に属する放電セルの各々が、画素データＰＤに応じ
て"発光セル"又は"非発光セル"のいずれか一方の状態に
設定される。
【００８６】上記第２画素データ書込行程Ｗc2の終了
後、上記駆動部は、図２２に示すように、サブフィール
ドＳＦ２の第１画素データ書込行程Ｗc1を実行する。サ
ブフィールドＳＦ２の第１画素データ書込行程Ｗc1で
は、アドレスドライバ６が、先ず、メモリ４から読み出
された画素駆動データビットＤＢ２11〜ＤＢ２ nmの内か
ら上記表示領域Ｓ１に対応したＤＢ２11〜ＤＢ２kmを抽
出する。次に、アドレスドライバ６は、これら画素駆動
データビットＤＢ２11〜ＤＢ２km各々の論理レベルに対
応したパルス電圧を有する(ｋ×ｍ)個の画素データパル
スを発生する。そして、アドレスドライバ６は、これら
(ｋ×ｍ)個の画素データパルスを、上記表示領域Ｓ１を
担う第１〜第ｋ表示ライン各々に対応させて１表示ライ
ン分づつグループ化した画素データパルス群ＤＰ1〜Ｄ
Ｐkとして、図２３に示すように順次、列電極Ｄ1〜Ｄm
に印加して行く。この間、第２サスティンドライバ８
は、上記画素データパルス群ＤＰ1〜ＤＰk各々の印加タ
イミングにて、負極性の走査パルスＳＰを発生し、これ
を図２３に示すように、行電極Ｙ1〜Ｙkへと順次印加し
て行く。この際、走査パルスＳＰが印加された表示ライ
ンと、高電圧の画素データパルスが印加された"列"との
交差部の放電セルにのみ選択消去放電が生起される。か
かる選択消去放電によりその放電セル内に形成されてい
た壁電荷は消滅し、この放電セルは"非発光セル"の状態
に推移する。一方、走査パルスＳＰが印加されたもの
の、低電圧の画素データパルスが印加された放電セルに
は、上記の如き選択消去放電は生起されない。よって、
この際、各放電セルは上記一斉リセット行程Ｒcにおい
て初期化された状態、すなわち"発光セル"の状態をその
まま維持するのである。かかる第１画素データ書込行程
Ｗc1によれば、ＰＤＰ１０における各放電セルの内で画
面上側の表示領域Ｓ１に属する放電セルの各々が、画素
データＰＤに応じて"発光セル"又は"非発光セル"のいず
れか一方の状態に設定される。
【００８７】上記第１画素データ書込行程Ｗc1の実行
後、駆動部は、図２２に示すように、分割発光維持行程
Ｉc1を実行する。サブフィールドＳＦ２の分割発光維持
行程Ｉc1では、先ず、第１サスティンドライバ７が、図
２３に示されるが如き正極性の維持パルスＩＰXを表示
領域Ｓ１に属する行電極Ｘ1〜Ｘkに同時印加する。更
に、かかる維持パルスＩＰXの印加直後に、第２サステ
ィンドライバ８が、図２３に示す如き正極性の維持パル
スＩＰYを表示領域Ｓ１に属する行電極Ｙ1〜Ｙkに同時
印加する。この際、かかる分割発光維持行程Ｉc1内にお
いて第１番目に印加する上記維持パルスＩＰXのパルス
幅ＴS1を、第２番目に印加する上記維持パルスＩＰYの
パルス幅ＴS2よりも広くする。この分割発光維持行程Ｉ
c1により、上記表示領域Ｓ１に属する放電セルの内で、
壁電荷が存在している放電セル、すなわち"発光セル"の
みが上記維持パルスＩＰY及びＩＰXが印加される度に維
持放電し、２回分のパルス発光が為される。
【００８８】尚、上記分割発光維持行程Ｉc1と同一タイ
ミングにて、第１サスティンドライバ７は、図２３に示
されるが如き正極性の維持パルスＩＰXを表示領域Ｓ２
に属する行電極Ｘk+1〜Ｘnに同時印加する。更に、かか
る維持パルスＩＰXの印加と同時に第２サスティンドラ
イバ８が、図２３に示されるが如き正極性で低レベルの
キャンセルパルスＣＰを表示領域Ｓ２に属する行電極Ｙ
k+1〜Ｙnに同時印加する。そして、かかるキャンセルパ
ルスＣＰの印加直後に、第２サスティンドライバ８は、
図２３に示されるが如き正極性の維持パルスＩＰYを上
記表示領域Ｓ２に属する行電極Ｙk+1〜Ｙnに同時印加す
る。この際、表示領域Ｓ２に属する行電極Ｘk+1〜Ｘn及
びＹk+1〜Ｙnには維持パルスＩＰX及び維持パルスＩＰY
が夫々印加されるが、この維持パルスＩＰXと同時に低
レベルのキャンセルパルスＣＰが印加される為、維持放
電は生起されない。
【００８９】上記分割発光維持行程Ｉc1の実行後、上記
駆動部は、図２２に示すように、サブフィールドＳＦ１
の分割発光維持行程Ｉc2を実行する。かかる分割発光維
持行程Ｉc2では、先ず、第１サスティンドライバ７が、
図２３に示す如き正極性の維持パルスＩＰXを表示領域
Ｓ２を担う行電極Ｘk+1〜Ｘnに同時印加する。更に、か
かる維持パルスＩＰXの印加直後に、第２サスティンド
ライバ８が、図２３に示す如き正極性の維持パルスＩＰ
Yを上記表示領域Ｓ２を担う行電極Ｙk+1〜Ｙnに同時印
加する。上記分割発光維持行程Ｉc2により、ＰＤＰ１０
の画面下半分の表示領域Ｓ２に属する放電セルの内で壁
電荷の残留している放電セルのみが上記維持パルスＩＰ
Y及びＩＰXが印加される度に維持放電する。つまり、前
述した如き第２画素データ書込行程Ｗc2において"発光
セル"の状態に設定された放電セルのみが、維持パルス
ＩＰY及びＩＰXが印加される度に維持放電して、２回分
のパルス発光を行うのである。尚、上記分割発光維持行
程Ｉc2と同一タイミングにて、第１サスティンドライバ
７は、図２３に示されるが如き正極性の維持パルスＩＰ
XをＰＤＰ１０の画面上半分を担う表示領域Ｓ１に属す
る行電極Ｘ1〜Ｘkに同時印加する。更に、かかる維持パ
ルスＩＰXの印加と同時に第２サスティンドライバ８
が、図２３に示されるが如き正極性で低レベルのキャン
セルパルスＣＰを上記表示領域Ｓ１に属する行電極Ｙ1
〜Ｙkに同時印加する。そして、かかるキャンセルパル
スＣＰの印加直後に、第２サスティンドライバ８は、図
２３に示されるが如き正極性の維持パルスＩＰYを上記
表示領域Ｓ１に属する行電極Ｙ1〜Ｙkに同時印加する。
この際、表示領域Ｓ１に属する行電極Ｘ1〜Ｘk及びＹ1
〜Ｙkには維持パルスＩＰX及び維持パルスＩＰYが夫々
印加されるが、この維持パルスＩＰXと同時に低レベル
のキャンセルパルスＣＰが印加される為、維持放電は生
起されない。
【００９０】尚、図２３に示すように、上記分割発光維
持行程Ｉc1内において第１番目に印加する維持パルスＩ
ＰXと、第２番目に印加する維持パルスＩＰYとの間隔Ｔ
W1は、分割発光維持行程Ｉc2内において印加する維持パ
ルスＩＰX及びＩＰY間の間隔ＴW2よりも広くしてある。
そして、このサブフィールドＳＦ２の分割発光維持行程
Ｉc2の終了後、上記駆動部は、図２２に示すように、サ
ブフィールドＳＦ２の第２画素データ書込行程Ｗc2を実
行する。
【００９１】以上の如く、図２２に示す駆動においても
図１７に示す駆動と同様に、重み付けの小なるサブフィ
ールドでは、表示領域Ｓ１の発光維持を担う分割発光維
持行程Ｉc1と、表示領域Ｓ２の発光維持を担う分割発光
維持行程Ｉc2とが時間的に重なることはない。又、図２
２に示す駆動では図２３に示す如く、重み付けの小なる
サブフィールド内では、各分割発光維持行程Ｉc1内にお
いて第１番目に印加する維持パルスのパルス幅を第２番
目に印加する維持パルスのパルス幅よりも広くしてい
る。更に、この重み付けの小なるサブフィールド内で
は、分割発光維持行程Ｉc1において第１番目に印加する
維持パルスと、第２番目に印加する維持パルスとの間隔
を、分割発光維持行程Ｉc2内で印加する維持パルス同士
の間隔よりも広くしている。
【００９２】これらの配慮により、図２２に示す駆動に
おいても、低輝度表示時における表示領域Ｓ１及びＳ２
間でのブロック間輝度差が抑制されるのである。尚、上
記実施例においては、ＰＤＰ１０の画面を２つの表示領
域Ｓ１及びＳ２に分割して捉えて階調駆動を行うように
しているが、分割する表示ブロックの数は３つ以上であ
っても良い。
【００９３】図２４(ａ)及び図２４(ｂ)は、分割する表
示ブロックを４つと捉えてＰＤＰ１０に対する階調駆動
を行う際に用いる発光駆動フォーマットの一例を示す図
である。駆動部は、図２４(ａ)に示され第１発光駆動フ
ォーマットと、図２４(ｂ)に示される第２発光駆動フォ
ーマットとを、１フィールド(又は、１フレーム)表示期
間毎に交互に切り換えて用いてＰＤＰ１０に対する階調
駆動を行う。
【００９４】図２４(ａ)に示される第１発光駆動フォー
マットでは、先ず、先頭のサブフィールドＳＦ１におい
て、駆動部は、前述した如き一斉リセット行程Ｒcを実
行する。そして、かかる一斉リセット行程Ｒcの終了
後、駆動部は、第１画素データ書込行程Ｗc1を実行す
る。第１画素データ書込行程Ｗc1では、駆動部は、ＰＤ
Ｐ１０の第１〜第ｐ表示ライン群(表示領域Ｓ１)に属す
る放電セル各々を画素データに応じて選択的に選択消去
放電を生起せしめ、各放電セルを"発光セル"又は"非発
光セル"状態のいずれか一方に設定する。かかる第１画
素データ書込行程Ｗc1の終了後、上記駆動部は、分割発
光維持行程Ｉc1を実行する。分割発光維持行程Ｉc1で
は、駆動部は、上記表示領域Ｓ１に属する放電セルの内
で"発光セル"状態にあるものを２回だけ維持放電せしめ
る。かかる分割発光維持行程Ｉc1の終了後、駆動部は、
第２画素データ書込行程Ｗc2を実行する。かかる第２画
素データ書込行程Ｗc2では、駆動部は、ＰＤＰ１０の第
(ｐ＋１)〜第ｋ表示ライン群(表示領域Ｓ２)に属する各
放電セルを画素データに応じて選択的に選択消去放電を
生起せしめ、各放電セルを"発光セル"又は"非発光セル"
状態のいずれか一方に設定する。かかる第２画素データ
書込行程Ｗc2の終了後、上記駆動部は、分割発光維持行
程Ｉc2を実行する。分割発光維持行程Ｉc2では、駆動部
は、ＰＤＰ１０の表示領域Ｓ２に属する放電セルの内
で"発光セル"状態にあるものを２回だけ維持放電せしめ
る。かかる分割発光維持行程Ｉc2の終了後、駆動部は、
第３画素データ書込行程Ｗc3を実行する。第３画素デー
タ書込行程Ｗc3では、駆動部は、ＰＤＰ１０の第(ｋ＋
１)〜第ｖ表示ライン群(表示領域Ｓ３)に属する放電セ
ルを画素データに応じて選択的に選択消去放電を生起せ
しめ、各放電セルを"発光セル"又は"非発光セル"状態の
いずれか一方に設定する。かかる第３画素データ書込行
程Ｗc3の終了後、上記駆動部は、分割発光維持行程Ｉc3
を実行する。分割発光維持行程Ｉc3では、駆動部は、Ｐ
ＤＰ１０の表示領域Ｓ３に属する放電セルの内で"発光
セル"状態にあるものを２回だけ維持放電せしめる。か
かる分割発光維持行程Ｉc3の終了後、駆動部は、第４画
素データ書込行程Ｗc4を実行する。第４画素データ書込
行程Ｗc4では、駆動部は、ＰＤＰ１０の第(ｖ＋１)〜第
ｎ表示ライン群(表示領域Ｓ４)に属する放電セルを画素
データに応じて選択的に選択消去放電を生起せしめ、各
放電セルを"発光セル"又は"非発光セル"状態のいずれか
一方に設定する。かかる第４画素データ書込行程Ｗc4の
終了後、上記駆動部は、分割発光維持行程Ｉc4を実行す
る。分割発光維持行程Ｉc4では、駆動部は、ＰＤＰ１０
の表示領域Ｓ４に属する放電セルの内で"発光セル"状態
にあるものを２回だけ維持放電せしめる。
【００９５】かかる分割発光維持行程Ｉc4の終了後、駆
動部は、サブフィールドＳＦ２での第１画素データ書込
行程Ｗc1を実行する。この第１画素データ書込行程Ｗc1
の終了後、駆動部は、第１分割発光維持行程Ｉc11を実
行する。第１分割発光維持行程Ｉc11では、駆動部は、
上記表示領域Ｓ１に属する放電セルの内で"発光セル"状
態にあるものを２回だけ維持放電せしめる。かかる第１
分割発光維持行程Ｉc11の終了後、駆動部は、サブフィ
ールドＳＦ２での第２画素データ書込行程Ｗc2を実行す
る。この第２画素データ書込行程Ｗc2の終了後、駆動部
は、第１分割発光維持行程Ｉc21を実行する。第１分割
発光維持行程Ｉc21では、駆動部は、上記表示領域Ｓ２
に属する放電セルの内で"発光セル"状態にあるものを２
回だけ維持放電せしめる。かかる第１分割発光維持行程
Ｉc21の終了後、駆動部は、サブフィールドＳＦ２での
第３画素データ書込行程Ｗc3を実行する。この第３画素
データ書込行程Ｗc3の終了後、駆動部は、第１分割発光
維持行程Ｉc31を実行する。第１分割発光維持行程Ｉc31
では、駆動部は、上記表示領域Ｓ３に属する放電セルの
内で"発光セル"状態にあるものを２回だけ維持放電せし
める。かかる第１分割発光維持行程Ｉc31の終了後、駆
動部は、サブフィールドＳＦ２での第４画素データ書込
行程Ｗc4を実行する。この第４画素データ書込行程Ｗc4
の終了後、駆動部は、第１分割発光維持行程Ｉc41を実
行する。第１分割発光維持行程Ｉc41では、駆動部は、
上記表示領域Ｓ４に属する放電セルの内で"発光セル"状
態にあるものを２回だけ維持放電せしめる。この際、か
かる第１分割発光維持行程Ｉc41と同一タイミングに
て、駆動部は、第２分割発光維持行程Ｉc12を実行す
る。かかる第２分割発光維持行程Ｉc12では、駆動部
は、上記表示領域Ｓ１に属する放電セルの内で"発光セ
ル"状態にあるものを２回だけ維持放電せしめる。
【００９６】かかる第２分割発光維持行程Ｉc12の終了
後、駆動部は、サブフィールドＳＦ３での第１画素デー
タ書込行程Ｗc1を実行する。この第１画素データ書込行
程Ｗc1の終了後、駆動部は、サブフィールドＳＦ２での
第２分割発光維持行程Ｉc22を実行する。第２分割発光
維持行程Ｉc22では、駆動部は、上記表示領域Ｓ２に属
する放電セルの内で"発光セル"状態にあるものを２回だ
け維持放電せしめる。更に、かかる第２分割発光維持行
程Ｉc22と同一タイミングにて、駆動部は、サブフィー
ルドＳＦ３での第１分割発光維持行程Ｉc11を実行す
る。かかる第１分割発光維持行程Ｉc11の終了後、駆動
部は、サブフィールドＳＦ３での第２画素データ書込行
程Ｗc2を実行する。この第２画素データ書込行程Ｗc2の
終了後、駆動部は、サブフィールドＳＦ２での第２分割
発光維持行程Ｉc32を実行する。第２分割発光維持行程
Ｉc32では、駆動部は、上記表示領域Ｓ３に属する放電
セルの内で"発光セル"状態にあるものを２回だけ維持放
電せしめる。更に、かかる第２分割発光維持行程Ｉc32
と同一タイミングにて、駆動部は、サブフィールドＳＦ
３での第１分割発光維持行程Ｉc21を実行する。かかる
第１分割発光維持行程Ｉc21の終了後、駆動部は、サブ
フィールドＳＦ３での第３画素データ書込行程Ｗc3を実
行する。この第３画素データ書込行程Ｗc3の終了後、駆
動部は、サブフィールドＳＦ２での第２分割発光維持行
程Ｉc42を実行する。第２分割発光維持行程Ｉc42では、
駆動部は、上記表示領域Ｓ４に属する放電セルの内で"
発光セル"状態にあるものを２回だけ維持放電せしめ
る。更に、かかる第２分割発光維持行程Ｉc42と同一タ
イミングにて、駆動部は、サブフィールドＳＦ３での第
１分割発光維持行程Ｉc31並びに第２分割発光維持行程
Ｉc12を夫々同時に実行する。これら第２分割発光維持
行程Ｉc42、第１分割発光維持行程Ｉc31及び第２分割発
光維持行程Ｉc12各々の終了後、駆動部は、サブフィー
ルドＳＦ３での第４画素データ書込行程Ｗc4を実行す
る。この第４画素データ書込行程Ｗc4の終了後、駆動部
は、サブフィールドＳＦ３での第１分割発光維持行程Ｉ
c41、第２分割発光維持行程Ｉc22、並びに、第３分割発
光維持行程Ｉc13を夫々同時に実行する。かかる第３分
割発光維持行程Ｉc13では、駆動部は、上記表示領域Ｓ
１に属する放電セルの内で"発光セル"状態にあるものを
２回だけ維持放電せしめる。
【００９７】上記第３分割発光維持行程Ｉc13の終了
後、駆動部は、サブフィールドＳＦ４での第１画素デー
タ書込行程Ｗc1を実行する。この第１画素データ書込行
程Ｗc1の終了後、駆動部は、サブフィールドＳＦ４での
第１分割発光維持行程Ｉc11、ＳＦ３での第３分割発光
維持行程Ｉc23及びＳＦ３での第２分割発光維持行程Ｉc
32を夫々同時に実行する。尚、第３分割発光維持行程Ｉ
c23では、駆動部は、上記表示領域Ｓ２に属する放電セ
ルの内で"発光セル"状態にあるものを２回だけ維持放電
せしめる。これら３行程の終了後、駆動部は、サブフィ
ールドＳＦ４での第２画素データ書込行程Ｗc2を実行す
る。この第２画素データ書込行程Ｗc2の終了後、駆動部
は、サブフィールドＳＦ４での第２分割発光維持行程Ｉ
c12、ＳＦ４での第１分割発光維持行程Ｉc21、ＳＦ３で
の第３分割発光維持行程Ｉc33及びＳＦ３での第２分割
発光維持行程Ｉc42を夫々同時に実行する。尚、第３分
割発光維持行程Ｉc33では、駆動部は、上記表示領域Ｓ
３に属する放電セルの内で"発光セル"状態にあるものを
２回だけ維持放電せしめる。これら４行程の終了後、駆
動部は、サブフィールドＳＦ４での第３画素データ書込
行程Ｗc3を実行する。この第３画素データ書込行程Ｗc3
の終了後、駆動部は、サブフィールドＳＦ４での第３分
割発光維持行程Ｉc13、ＳＦ４での第２分割発光維持行
程Ｉc22、ＳＦ４での第１分割発光維持行程Ｉc31、及び
ＳＦ３での第３分割発光維持行程Ｉc43を夫々同時に実
行する。尚、第３分割発光維持行程Ｉc43では、駆動部
は、上記表示領域Ｓ４に属する放電セルの内で"発光セ
ル"状態にあるものを２回だけ維持放電せしめる。これ
ら４行程の終了後、駆動部は、サブフィールドＳＦ４で
の第４画素データ書込行程Ｗc4を実行する。この第４画
素データ書込行程Ｗc4の終了後、駆動部は、サブフィー
ルドＳＦ４での一斉発光維持行程Ｉc0を実行する。かか
る一斉発光維持行程Ｉc0では、ＰＤＰ１０の全ての放電
セルの内で"発光セル"状態にあるものを、このサブフィ
ールドＳＦ４の重み付けに対応した回数分だけ維持放電
せしめる。かかる一斉発光維持行程Ｉc0の終了後、駆動
部は、サブフィールドＳＦ５での第１画素データ書込行
程Ｗc1を実行する。この第１画素データ書込行程Ｗc1の
終了後、駆動部は、サブフィールドＳＦ５での第１分割
発光維持行程Ｉc11、ＳＦ４での第３分割発光維持行程
Ｉc23、ＳＦ４での第２分割発光維持行程Ｉc32、ＳＦ４
での第１分割発光維持行程Ｉc41を夫々同時に実行す
る。これら４行程の終了後、駆動部は、サブフィールド
ＳＦ５での第２画素データ書込行程Ｗc2を実行する。こ
の第２画素データ書込行程Ｗc2の終了後、駆動部は、サ
ブフィールドＳＦ５での第２分割発光維持行程Ｉc12、
ＳＦ５での第１分割発光維持行程Ｉc21、ＳＦ４での第
３分割発光維持行程Ｉc33、ＳＦ４での第２分割発光維
持行程Ｉc42を夫々同時に実行する。これら４行程の終
了後、駆動部は、サブフィールドＳＦ５での第３画素デ
ータ書込行程Ｗc3を実行する。この第３画素データ書込
行程Ｗc3の終了後、駆動部は、サブフィールドＳＦ５で
の第３分割発光維持行程Ｉc13、ＳＦ５での第２分割発
光維持行程Ｉc22、ＳＦ５での第１分割発光維持行程Ｉc
31、ＳＦ４での第３分割発光維持行程Ｉc43を夫々同時
に実行する。これら４行程の終了後、駆動部は、サブフ
ィールドＳＦ５での第４画素データ書込行程Ｗc4実行す
る。この第４画素データ書込行程Ｗc4の終了後、駆動部
は、サブフィールドＳＦ５での一斉発光維持行程Ｉc0を
実行する。かかる一斉発光維持行程Ｉc0では、ＰＤＰ１
０の全ての放電セルの内で"発光セル"状態にあるもの
を、このサブフィールドＳＦ５の重み付けに対応した回
数分だけ維持放電せしめる。
【００９８】図２４(ａ)に示される第１発光駆動フォー
マットでは、上記サブフィールドＳＦ４内での動作を、
それ以降のサブフィールドＳＦ５〜ＳＦ(Ｎ−１)でも同
様に実施する。この際、最後尾のサブフィールドＳＦ
(Ｎ)では、図に示すように、第１〜第４画素データ書込
行程Ｗc１〜Ｗc4の終了後に、上述した如き第１〜第３
分割発光維持行程は行わず、一斉発光維持行程Ｉc0のみ
を実行する。
【００９９】この際、図２４(ａ)に示される第１発光駆
動フォーマットにおいては、サブフィールドＳＦ４以降
の重み付けの大なるサブフィールドでは、各表示領域Ｓ
１〜Ｓ４毎に、第１〜第３分割発光維持行程、及び一斉
発光維持行程を断続的に実行する。一方、重み付けの小
なるサブフィールドＳＦ１では各表示領域Ｓ１〜Ｓ４毎
に第１分割発光維持行程のみを実行する。又、重み付け
の小なるサブフィールドＳＦ２では各表示領域Ｓ１〜Ｓ
４毎に第１及び第２分割発光維持行程のみを断続的に実
行し、サブフィールドＳＦ３では第１〜第３分割発光維
持行程のみを断続的に実行する。
【０１００】従って、図２４(ａ)に示される第１発光駆
動フォーマットによると、前述した如き第３階調駆動
(ＳＦ１〜ＳＦ２で発光状態)と第４階調駆動(ＳＦ１〜
ＳＦ３で発光状態)とが実施される場合に、図中の時点
Ｔ４〜Ｔ６各々のタイミングでブロック間輝度差が生じ
る。つまり、図中の時点Ｔ４では、上記第４階調駆動時
には表示領域Ｓ１及びＳ２に属する放電セルが発光する
が、第３階調駆動時においては、表示領域Ｓ１に属する
放電セルのみが発光する。従って、この時点Ｔ４では、
表示領域Ｓ１及びＳ２間でブロック間輝度差が視覚され
る。又、図中の時点Ｔ５では、上記第４階調駆動時には
表示領域Ｓ２及びＳ３に属する放電セルが発光するが、
第３階調駆動時においては、表示領域Ｓ３に属する放電
セルのみが発光する。従って、この時点Ｔ５では、表示
領域Ｓ２及びＳ３間でブロック間輝度差が視覚される。
又、図中の時点Ｔ６では、上記第４階調駆動時には表示
領域Ｓ３及びＳ４に属する放電セルが発光するが、第３
階調駆動時においては、表示領域Ｓ４に属する放電セル
のみが発光する。従って、この時点Ｔ６では、表示領域
Ｓ３及びＳ４間でブロック間輝度差が視覚されるのであ
る。
【０１０１】一方、図２４(ｂ)に示される第２発光駆動
フォーマットは、図２４(ａ)に示される第１発光駆動フ
ォーマットでの画素データ書込時の走査方向を反転させ
たものである。すなわち、図２４(ｂ)に示される第２発
光駆動フォーマットでは、図２４(ａ)中に示される第１
〜第４画素データ書込行程Ｗc1〜Ｗc4に代わり第１〜第
４画素データ書込行程Ｗc1'〜Ｗc4'を採用して、ＰＤＰ
１０の第ｎ表示ライン〜第１表示ラインへと画素データ
書き込みを行う。それに伴い、各表示領域Ｓ１〜Ｓ４毎
に実行する第１〜第３分割発光維持行程各々の実行順番
も、図２４(ｂ)に示す如く図２４(ａ)とは反転してい
る。
【０１０２】従って、図２４(ｂ)に示される第２発光駆
動フォーマットによると、上記第３階調駆動と第４階調
駆動とが実施される場合に、上記時点Ｔ４では、第４階
調駆動時には表示領域Ｓ３及びＳ４に属する放電セルが
発光するが、第３階調駆動時においては、表示領域Ｓ３
に属する放電セルのみが発光する。従って、この時点Ｔ
４では、表示領域Ｓ３及びＳ４間でブロック間輝度差が
視覚される。又、図中の時点Ｔ５では、上記第４階調駆
動時には表示領域Ｓ２及びＳ３に属する放電セルが発光
するが、第３階調駆動時においては、表示領域Ｓ２に属
する放電セルのみが発光する。従って、この時点Ｔ５で
は、表示領域Ｓ２及びＳ３間でブロック間輝度差が視覚
される。又、図中の時点Ｔ６では、上記第４階調駆動時
には表示領域Ｓ１及びＳ２に属する放電セルが発光する
が、第３階調駆動時においては、表示領域Ｓ１に属する
放電セルのみが発光する。従って、この時点Ｔ６では、
表示領域Ｓ１及びＳ２間でブロック間輝度差が視覚され
るのである。
【０１０３】すなわち、第１発光駆動フォーマットと、
第２発光駆動フォーマットとでは、時点Ｔ４〜Ｔ６各々
においてブロック間輝度差の生じる表示ブロック対、並
びに、表示ブロック間での輝度の大小関係が異なってい
る。よって、これら第１発光駆動フォーマット及び第２
発光駆動フォーマットを１フィールド表示期間毎に交互
に切り換えて用いてＰＤＰ１０に対する階調駆動を行え
ば、見かけ上のブロック間輝度差が低減されるのであ
る。
【０１０４】
【発明の効果】以上詳述した如く、本発明においては、
各サブフィールド内において、プラズマディスプレイパ
ネルの 第１及び第２表示領域各々に属する放電セルに
対して夫々画素データの書込を行う第１及び第２画素デ
ータ書込行程を実行する。更に、上記第１及び第２表示
領域に属する放電セル各々の内で発光セルの状態にある
ものだけを夫々、発光せしめる第１及び第２発光維持行
程とを実行する。この際、サブフィールド各々の内で重
み付けの小なるサブフィールドでは、上記第１画素デー
タ書込行程の終了直後に上記第１発光維持行程を実行
し、この第１発光維持行程の終了直後に上記第２画素デ
ータ書込行程を実行し、この第２画素データ書込行程の
終了直後に上記第２発光維持行程を実行するようにして
いる。
【０１０５】よって、放電セル内に形成されていた荷電
粒子が消滅する前に各発光維持行程が実施されるので、
この発光維持行程内で印加すべき維持パルス各々のパル
ス幅を短くしても維持放電が正しく生起される。そこ
で、維持パルス各々のパルス幅を短くして発光維持行程
に費やす時間を短縮し、この短縮された時間を利用して
サブフィールドの数を増加すれば、表現できる階調数が
増えて高品質な表示画像が得られるようになる。
【０１０６】更に、本発明においては、重み付けの小な
るサブフィールドでは、各表示領域毎に実施する発光維
持行程同士が時間的に重なることはないので、低輝度表
示時において各表示領域間で生じるブロック間輝度差を
防止することができる。従って、本発明によれば、高階
調で良好な表示画像を得ることが可能となるのである。
【図面の簡単な説明】
【図１】プラズマディスプレイ装置の概略構成を示す図
である。
【図２】発光駆動フォーマットの一例を示す図である。
【図３】１サブフィールド内においてＰＤＰ１０の列電
極及び行電極に印加する駆動パルスと、その印加タイミ
ングを示す図である。
【図４】本発明による駆動方法に従ってプラズマディス
プレイパネルを駆動するプラズマディスプレイ装置の概
略構成を示す図である。
【図５】データ変換回路３０の内部構成を示す図であ
る。
【図６】第１データ変換回路３２における変換特性を示
す図である。
【図７】第１データ変換回路３２における変換テーブル
の一例を示す図である。
【図８】第１データ変換回路３２における変換テーブル
の一例を示す図である。
【図９】多階調化処理回路３３の内部構成を示す図であ
る。
【図１０】誤差拡散処理回路３３０の動作を説明する為
の図である。
【図１１】ディザ処理回路３５０の内部構成を示す図で
ある。
【図１２】ディザ処理回路３５０の動作を説明する為の
図である。
【図１３】第２データ変換回路３４の変換テーブル、及
び１フィールドでの発光パターンを示す図である。
【図１４】発光駆動フォーマットの一例を示す図であ
る。
【図１５】図１４に示される発光駆動フォーマットに従
ってＰＤＰ１０の列電極及び行電極に印加する各種駆動
パルスと、その印加タイミングを示す図である。
【図１６】ブロック間輝度差が生じる状態を説明する為
の図である。
【図１７】本発明の駆動方法に基づく発光駆動フォーマ
ットの一例を示す図である。
【図１８】図１７に示す発光駆動フォーマットに従って
ＰＤＰ１０の列電極及び行電極に印加する各種駆動パル
スと、その印加タイミングを示す図である。
【図１９】各サブフィールド毎の維持放電回数を示す図
である。
【図２０】本発明の他の駆動方法に基づく発光駆動フォ
ーマットの一例を示す図である。
【図２１】図２０に示される駆動に基づくサブフィール
ドＳＦ２〜ＳＦ５内での発光状態を示す図である。
【図２２】本発明の他の駆動方法に基づく発光駆動フォ
ーマットの一例を示す図である。
【図２３】図２２に示される発光駆動フォーマットに従
ってＰＤＰ１０の列電極及び行電極に印加する各種駆動
パルスと、その印加タイミングを示す図である。
【図２４】本発明の他の駆動方法に基づく発光駆動フォ
ーマットの一例を示す図である。
【主要部分の符号の説明】
２ 駆動制御回路 ６ アドレスドライバ ７ 第１サスティンドライバ ８ 第２サスティンドライバ 10 ＰＤＰ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 徳永 勉 山梨県中巨摩郡田富町西花輪2680番地 パ イオニア株式会社内 Ｆターム(参考） 5C058 AA11 BA01 BA07 BB03 BB14 BB21 BB23 5C080 AA05 BB05 DD05 DD09 EE29 HH02 HH04 HH05 JJ02 JJ04 JJ05

Claims (13)

    【特許請求の範囲】
  1. 【請求項１】 表示ライン各々に対応した行電極と前記
    行電極に交叉して配列された列電極との各交差部に画素
    を担う放電セルを形成しているプラズマディスプレイパ
    ネルを、入力映像信号の１フィールドを複数のサブフィ
    ールドに分割して階調駆動するプラズマディスプレイパ
    ネルの駆動方法であって、 前記サブフィールドの各々において、 前記入力映像信号に対応した画素データに応じて前記プ
    ラズマディスプレイパネルの第１表示領域を担う複数の
    前記表示ライン各々に属する前記放電セルを発光セルの
    状態又は非発光セルの状態のいずれか一方の状態に設定
    する第１画素データ書込行程と、 前記画素データに応じて前記プラズマディスプレイパネ
    ルの第２表示領域を担う複数の前記表示ライン各々に属
    する前記放電セルを前記発光セルの状態又は前記非発光
    セルの状態のいずれか一方の状態に設定する第２画素デ
    ータ書込行程と、 前記第１表示領域に属する前記放電セル各々の内で前記
    発光セルの状態にあるものだけを前記サブフィールドの
    重み付けに対応した回数だけ維持放電せしめる第１発光
    維持行程と、 前記第２表示領域に属する前記放電セル各々の内で前記
    発光セルの状態にあるものだけを前記サブフィールドの
    重み付けに対応した回数だけ維持放電せしめる第２発光
    維持行程と、を実行するにあたり、 前記サブフィールド各々の内で重み付けの小なるサブフ
    ィールドでは、前記第１画素データ書込行程の終了直後
    に前記第１発光維持行程を実行し、前記第１発光維持行
    程の終了直後に前記第２画素データ書込行程を実行し、
    前記第２画素データ書込行程の終了直後に前記第２発光
    維持行程を実行することを特徴とするプラズマディスプ
    レイパネルの駆動方法。
  2. 【請求項２】 前記サブフィールド各々の内で重み付け
    の大なるサブフィールドでは、 前記第１発光維持行程は、前記第１表示領域に属する前
    記放電セル各々の内で前記発光セルの状態にあるものだ
    けを所定回数だけ維持放電せしめる第１分割発光維持行
    程と、全ての前記放電セル各々の内で前記発光セルの状
    態にあるものだけを前記サブフィールドの重み付けに対
    応した回数だけ維持放電せしめる一斉発光維持行程とか
    らなり、 前記第２発光維持行程は、前記第２表示領域に属する前
    記放電セル各々の内で前記発光セルの状態にあるものだ
    けを所定回数だけ維持放電せしめる第２分割発光維持行
    程と、前記一斉発光維持行程とからなり、 前記第１画素データ書込行程の終了直後に前記第１分割
    発光維持行程を実行し、前記第１分割発光維持行程の終
    了直後に前記第２画素データ書込行程を実行し、前記第
    ２画素データ書込行程の終了直後に前記一斉発光維持行
    程を実行し、前記一斉発光維持行程の終了直後に次のサ
    ブフィールドでの前記第１画素データ書込行程を実行
    し、この第１画素データ書込行程の終了直後に前記第２
    分割発光維持行程を実行することを特徴とする請求項１
    記載のプラズマディスプレイパネルの駆動方法。
  3. 【請求項３】 前記１フィールド内での先頭の前記サブ
    フィールドのみで、全ての前記放電セルをリセット放電
    せしめて前記放電セル内に壁電荷を形成させることによ
    り全ての前記放電セルを前記発光セルの状態に初期化す
    る一斉リセット行程を実行し、 前記サブフィールド各々の内のいずれか１の前記第１画
    素データ書込行程においてのみで前記第１表示領域に属
    する前記放電セル各々を前記画素データに応じて選択的
    に消去放電せしめることにより前記非発光セルの状態に
    設定し、前記サブフィールド各々の内のいずれか１の前
    記第２画素データ書込行程においてのみで前記第２表示
    領域に属する前記放電セル各々を前記画素データに応じ
    て選択的に消去放電せしめることにより前記非発光セル
    の状態に設定することを特徴とする請求項１記載のプラ
    ズマディスプレイパネルの駆動方法。
  4. 【請求項４】 表示ライン各々に対応した行電極と前記
    行電極に交叉して配列された列電極との各交差部に画素
    を担う放電セルを形成しているプラズマディスプレイパ
    ネルを、入力映像信号の１フィールドを複数のサブフィ
    ールドに分割して階調駆動するプラズマディスプレイパ
    ネルの駆動方法であって、 前記サブフィールドの各々において、 前記入力映像信号に対応した画素データに応じて前記プ
    ラズマディスプレイパネルの第１表示領域を担う複数の
    前記表示ライン各々に属する前記放電セルを発光セルの
    状態又は非発光セルの状態のいずれか一方の状態に設定
    する第１画素データ書込行程と、 前記画素データに応じて前記プラズマディスプレイパネ
    ルの第２表示領域を担う複数の前記表示ライン各々に属
    する前記放電セルを前記発光セルの状態又は前記非発光
    セルの状態のいずれか一方の状態に設定する第２画素デ
    ータ書込行程と、 前記第１表示領域に属する前記放電セル各々の内で前記
    発光セルの状態にあるものだけを所定回数だけ維持放電
    せしめる第１分割発光維持行程と、 前記第２表示領域に属する前記放電セル各々の内で前記
    発光セルの状態にあるものだけを所定回数だけ維持放電
    せしめる第２分割発光維持行程と、 全ての前記放電セル各々の内で前記発光セルの状態にあ
    るものだけを前記サブフィールドの重み付けに対応した
    回数だけ維持放電せしめる一斉発光維持行程と、を実行
    するにあたり、 前記サブフィールド各々の内で重み付けの小なるサブフ
    ィールド各々では、 前記第１画素データ書込行程の終了直後に前記第１分割
    発光維持行程を実行し、前記第１分割発光維持行程の終
    了直後に前記第２画素データ書込行程を実行し、前記第
    ２画素データ書込行程の終了直後に前記一斉発光維持行
    程を実行し、前記一斉発光維持行程の終了直後に次のサ
    ブフィールドでの前記第１画素データ書込行程を実行
    し、この第１画素データ書込行程の終了直後に前記第２
    分割発光維持行程を実行する第１シーケンスと、 前記第１画素データ書込行程の終了直後に前記第１分割
    発光維持行程を実行し、前記第１分割発光維持行程の終
    了直後に前記第２画素データ書込行程を実行し、前記第
    ２画素データ書込行程の終了直後に前記第２分割発光維
    持行程を実行し、前記第２分割発光維持行程の終了直後
    に前記一斉発光維持行程を実行する第２シーケンスと、
    を交互に実行することを特徴とするプラズマディスプレ
    イパネルの駆動方法。
  5. 【請求項５】 前記サブフィールド各々の内で重み付け
    の大なるサブフィールドでは、 前記第１画素データ書込行程の終了直後に前記第１分割
    発光維持行程を実行し、前記第１分割発光維持行程の終
    了直後に前記第２画素データ書込行程を実行し、前記第
    ２画素データ書込行程の終了直後に前記一斉発光維持行
    程を実行し、前記一斉発光維持行程の終了直後に次のサ
    ブフィールドでの前記第１画素データ書込行程を実行
    し、この第１画素データ書込行程の終了直後に前記第２
    分割発光維持行程を実行することを特徴とする請求項４
    記載のプラズマディスプレイパネルの駆動方法。
  6. 【請求項６】 前記１フィールド内での先頭の前記サブ
    フィールドのみで、全ての前記放電セルをリセット放電
    せしめて前記放電セル内に壁電荷を形成させることによ
    り全ての前記放電セルを前記発光セルの状態に初期化す
    る一斉リセット行程を実行し、 前記サブフィールド各々の内のいずれか１の前記第１画
    素データ書込行程においてのみで前記第１表示領域に属
    する前記放電セル各々を前記画素データに応じて選択的
    に消去放電せしめることにより前記非発光セルの状態に
    設定し、前記サブフィールド各々の内のいずれか１の前
    記第２画素データ書込行程においてのみで前記第２表示
    領域に属する前記放電セル各々を前記画素データに応じ
    て選択的に消去放電せしめることにより前記非発光セル
    の状態に設定することを特徴とする請求項４記載のプラ
    ズマディスプレイパネルの駆動方法。
  7. 【請求項７】 表示ライン各々に対応した行電極と前記
    行電極に交叉して配列された列電極との各交差部に画素
    を担う放電セルを形成しているプラズマディスプレイパ
    ネルを、入力映像信号の１フィールドを複数のサブフィ
    ールドに分割して階調駆動するプラズマディスプレイパ
    ネルの駆動方法であって、 前記サブフィールドの各々において、 前記入力映像信号に対応した画素データに応じて前記プ
    ラズマディスプレイパネルの第１表示領域を担う複数の
    前記表示ライン各々に属する前記放電セルを発光セルの
    状態又は非発光セルの状態のいずれか一方の状態に設定
    する第１画素データ書込行程と、 前記画素データに応じて前記プラズマディスプレイパネ
    ルの第２表示領域を担う複数の前記表示ライン各々に属
    する前記放電セルを前記発光セルの状態又は前記非発光
    セルの状態のいずれか一方の状態に設定する第２画素デ
    ータ書込行程と、 前記第１表示領域に属する前記放電セル各々の内で前記
    発光セルの状態にあるものだけを維持放電せしめる維持
    パルスを所定回数だけ前記行電極各々に印加する第１分
    割発光維持行程と、 前記第２表示領域に属する前記放電セル各々の内で前記
    発光セルの状態にあるものだけを維持放電せしめる前記
    維持パルスを所定回数だけ前記行電極各々に印加する第
    ２分割発光維持行程と、 全ての前記放電セル各々の内で前記発光セルの状態にあ
    るものだけを維持放電せしめる前記維持パルスを前記サ
    ブフィールドの重み付けに対応した回数だけ前記行電極
    各々に印加する一斉発光維持行程と、を実行するにあた
    り、 前記サブフィールド各々の内で重み付けの小なるサブフ
    ィールドの各々では、前記第１画素データ書込行程の終
    了直後に前記第１分割発光維持行程を実行し、前記第１
    分割発光維持行程の終了直後に直前の前記サブフィール
    ドでの前記第２分割発光維持行程を実行し、この第２分
    割発光維持行程の終了直後に前記第２画素データ書込行
    程を実行し、前記第２画素データ書込行程の終了直後に
    前記一斉発光維持行程を実行し、前記一斉発光維持行程
    の終了直後に次の前記サブフィールドでの前記第１画素
    データ書込行程及び前記第１分割発光維持行程を順次実
    行してから前記第２分割発光維持行程を実行することを
    特徴とするプラズマディスプレイパネルの駆動方法。
  8. 【請求項８】 前記サブフィールド各々の内で重み付け
    の大なるサブフィールドでは、 前記第１画素データ書込行程の終了直後に前記第１分割
    発光維持行程を実行し、前記第１分割発光維持行程の終
    了直後に前記第２画素データ書込行程を実行し、前記第
    ２画素データ書込行程の終了直後に前記一斉発光維持行
    程を実行し、前記一斉発光維持行程の終了直後に次のサ
    ブフィールドでの前記第１画素データ書込行程を実行
    し、この第１画素データ書込行程の終了直後に前記第２
    分割発光維持行程を実行することを特徴とする請求項７
    記載のプラズマディスプレイパネルの駆動方法。
  9. 【請求項９】 前記１フィールド内での先頭の前記サブ
    フィールドのみで、全ての前記放電セルをリセット放電
    せしめて前記放電セル内に壁電荷を形成させることによ
    り全ての前記放電セルを前記発光セルの状態に初期化す
    る一斉リセット行程を実行し、 前記サブフィールド各々の内のいずれか１の前記第１画
    素データ書込行程においてのみで前記第１表示領域に属
    する前記放電セル各々を前記画素データに応じて選択的
    に消去放電せしめることにより前記非発光セルの状態に
    設定し、前記サブフィールド各々の内のいずれか１の前
    記第２画素データ書込行程においてのみで前記第２表示
    領域に属する前記放電セル各々を前記画素データに応じ
    て選択的に消去放電せしめることにより前記非発光セル
    の状態に設定することを特徴とする請求項７記載のプラ
    ズマディスプレイパネルの駆動方法。
  10. 【請求項１０】 前記サブフィールド各々の内で重み付
    けの小なるサブフィールドの前記第１分割発光行程で
    は、 前記行電極に印加する前記維持パルス各々の内で第１番
    目に印加する前記維持パルスのパルス幅を第２番目に印
    加する前記維持パルスのパルス幅よりも広くしたことを
    特徴とする請求項７記載のプラズマディスプレイパネル
    の駆動方法。
  11. 【請求項１１】 前記サブフィールド各々の内で重み付
    けの小なるサブフィールドの前記第１分割発光行程内に
    おいて第１番目に印加する前記維持パルスと第２番目に
    印加する前記維持パルスとの間隔は、前記重み付けの小
    なるサブフィールドの前記第２分割発光行程内において
    第１番目に印加する前記維持パルスと第２番目に印加す
    る前記維持パルスとの間隔よりも広いことを特徴とする
    請求項７記載のプラズマディスプレイパネルの駆動方
    法。
  12. 【請求項１２】 表示ライン各々に対応した行電極と前
    記行電極に交叉して配列された列電極との各交差部に画
    素を担う放電セルを形成しているプラズマディスプレイ
    パネルを、入力映像信号の１フィールドを複数のサブフ
    ィールドに分割して階調駆動するプラズマディスプレイ
    パネルの駆動方法であって、 前記サブフィールドの各々において、 前記入力映像信号に対応した画素データに応じて前記放
    電セルの各々を１表示ライン分ずつ発光セルの状態又は
    非発光セルの状態のいずれか一方の状態に設定すること
    により画素データの書込走査を為す画素データ書込行程
    と、 前記表示ライン各々を複数の表示ライン群でグループ化
    した際の前記表示ライン群各々の内の１の表示ライン群
    に属する前記放電セルに対する前記画素データ書込行程
    が終了する度に直ちに前記１の表示ライン群に属する放
    電セル各々の内で前記発光セルに設定されている放電セ
    ルのみを繰り返し発光せしめる発光維持行程と、を実行
    するにあたり、 前記表示ラインに対する前記画素データの書込走査の方
    向を１フィールド毎に変更することを特徴とするプラズ
    マディスプレイパネルの駆動方法。
  13. 【請求項１３】 前記１フィールド内での先頭の前記サ
    ブフィールドのみで、全ての前記放電セルをリセット放
    電せしめて前記放電セル内に壁電荷を形成させることに
    より全ての前記放電セルを前記発光セルの状態に初期化
    する一斉リセット行程を実行し、 前記サブフィールド各々の内のいずれか１の前記画素デ
    ータ書込行程においてのみで前記放電セル各々を前記画
    素データに応じて選択的に消去放電せしめることにより
    前記非発光セルの状態に設定することを特徴とする請求
    項１２記載のプラズマディスプレイパネルの駆動方法。
JP2000168067A 2000-06-05 2000-06-05 プラズマディスプレイパネルの駆動方法 Expired - Fee Related JP4253422B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2000168067A JP4253422B2 (ja) 2000-06-05 2000-06-05 プラズマディスプレイパネルの駆動方法
US09/873,219 US6593903B2 (en) 2000-06-05 2001-06-05 Method for driving a plasma display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000168067A JP4253422B2 (ja) 2000-06-05 2000-06-05 プラズマディスプレイパネルの駆動方法

Publications (2)

Publication Number Publication Date
JP2001350446A true JP2001350446A (ja) 2001-12-21
JP4253422B2 JP4253422B2 (ja) 2009-04-15

Family

ID=18671127

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000168067A Expired - Fee Related JP4253422B2 (ja) 2000-06-05 2000-06-05 プラズマディスプレイパネルの駆動方法

Country Status (2)

Country Link
US (1) US6593903B2 (ja)
JP (1) JP4253422B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100581899B1 (ko) 2004-02-02 2006-05-22 삼성에스디아이 주식회사 어드레스-디스플레이 혼합에 의한 방전 디스플레이 패널의구동 방법
JP2006146217A (ja) * 2004-11-15 2006-06-08 Samsung Sdi Co Ltd プラズマ表示装置及びその駆動方法
JP2007003716A (ja) * 2005-06-22 2007-01-11 Pioneer Electronic Corp プラズマディスプレイ装置
CN100399388C (zh) * 2004-11-15 2008-07-02 三星Sdi株式会社 等离子体显示装置及其驱动方法

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1172787A1 (en) * 2000-07-13 2002-01-16 Deutsche Thomson-Brandt Gmbh Gradation control of a matrix display
JP2002372948A (ja) * 2001-06-18 2002-12-26 Fujitsu Ltd Ｐｄｐの駆動方法および表示装置
US8305301B1 (en) 2003-02-04 2012-11-06 Imaging Systems Technology Gamma correction
US8289233B1 (en) 2003-02-04 2012-10-16 Imaging Systems Technology Error diffusion
JP4410997B2 (ja) * 2003-02-20 2010-02-10 パナソニック株式会社 表示パネルの駆動装置
JP4381043B2 (ja) * 2003-06-23 2009-12-09 パナソニック株式会社 表示パネルの駆動装置
KR100536531B1 (ko) * 2004-05-31 2005-12-14 삼성에스디아이 주식회사 플라즈마 표시 패널의 구동 방법
KR100709259B1 (ko) * 2005-09-26 2007-04-19 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 구동 방법
KR100649198B1 (ko) * 2005-10-12 2006-11-24 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 구동 방법
KR100684735B1 (ko) * 2005-10-12 2007-02-20 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 구동 방법
KR100787445B1 (ko) * 2006-03-03 2007-12-26 삼성에스디아이 주식회사 플라즈마 디스플레이 패널의 구동방법
KR100778416B1 (ko) * 2006-11-20 2007-11-22 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 구동 방법
KR100839386B1 (ko) * 2007-03-26 2008-06-20 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 구동 방법
US8248328B1 (en) 2007-05-10 2012-08-21 Imaging Systems Technology Plasma-shell PDP with artifact reduction
JP2009258466A (ja) * 2008-04-18 2009-11-05 Panasonic Corp プラズマディスプレイ装置
JP2009258465A (ja) * 2008-04-18 2009-11-05 Panasonic Corp プラズマディスプレイ装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5309168A (en) * 1990-10-31 1994-05-03 Yamaha Corporation Panel display control device
US5485293A (en) * 1993-09-29 1996-01-16 Honeywell Inc. Liquid crystal display including color triads with split pixels
EP0686958B1 (en) * 1994-06-06 2003-10-29 Canon Kabushiki Kaisha DC compensation for interlaced display
AUPN743096A0 (en) * 1996-01-05 1996-02-01 Canon Kabushiki Kaisha Force field halftoning
JPH09322099A (ja) * 1996-05-30 1997-12-12 Olympus Optical Co Ltd 映像表示装置
TW371386B (en) * 1996-12-06 1999-10-01 Matsushita Electric Ind Co Ltd Video display monitor using subfield method
US6340960B1 (en) * 1998-02-24 2002-01-22 Lg Electronics Inc. Circuit and method for driving plasma display panel
KR100289534B1 (ko) * 1998-09-16 2001-05-02 김순택 플라즈마표시패널의계조표시방법및장치

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100581899B1 (ko) 2004-02-02 2006-05-22 삼성에스디아이 주식회사 어드레스-디스플레이 혼합에 의한 방전 디스플레이 패널의구동 방법
JP2006146217A (ja) * 2004-11-15 2006-06-08 Samsung Sdi Co Ltd プラズマ表示装置及びその駆動方法
CN100399388C (zh) * 2004-11-15 2008-07-02 三星Sdi株式会社 等离子体显示装置及其驱动方法
US7612741B2 (en) 2004-11-15 2009-11-03 Samsung Sdi Co., Ltd. Plasma display device and driving method thereof
US7656367B2 (en) 2004-11-15 2010-02-02 Samsung Sdi Co., Ltd. Plasma display device and driving method thereof
JP2007003716A (ja) * 2005-06-22 2007-01-11 Pioneer Electronic Corp プラズマディスプレイ装置

Also Published As

Publication number Publication date
US20020018031A1 (en) 2002-02-14
JP4253422B2 (ja) 2009-04-15
US6593903B2 (en) 2003-07-15

Similar Documents

Publication Publication Date Title
JP3730826B2 (ja) プラズマディスプレイパネルの駆動方法
JP4253422B2 (ja) プラズマディスプレイパネルの駆動方法
JP3789052B2 (ja) プラズマディスプレイパネルの駆動方法
JP2000242229A (ja) プラズマディスプレイパネルの駆動方法
JP2002023693A (ja) プラズマディスプレイパネルの駆動方法
JP3738890B2 (ja) プラズマディスプレイパネルの駆動方法
JP3736672B2 (ja) プラズマディスプレイパネルの駆動方法
JP3761132B2 (ja) ディスプレイパネルの駆動方法
JP2000231362A (ja) プラズマディスプレイパネルの駆動方法
JP2001154630A (ja) ディスプレイ装置のディザ処理回路
JP2000267627A (ja) プラズマディスプレイパネルの駆動方法
JP3578323B2 (ja) プラズマディスプレイパネルの駆動方法
JP2001056665A (ja) プラズマディスプレイパネルの駆動方法
JP4071382B2 (ja) プラズマディスプレイパネルの駆動方法
JP4703892B2 (ja) ディスプレイパネルの駆動方法
JP3644838B2 (ja) プラズマディスプレイパネルの駆動方法
JP3734244B2 (ja) ディスプレイパネルの駆動方法
JP4698076B2 (ja) プラズマディスプレイパネルの駆動方法
JP2003076319A (ja) プラズマディスプレイパネルの駆動方法
JP3578322B2 (ja) プラズマディスプレイパネルの駆動方法
JP3868461B2 (ja) プラズマディスプレイパネルの駆動方法
JP2000276102A (ja) プラズマディスプレイパネルの駆動方法
JP4828994B2 (ja) プラズマディスプレイパネルの駆動方法
JP3672292B2 (ja) プラズマディスプレイパネルの駆動方法
JP3868462B2 (ja) プラズマディスプレイパネルの駆動方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080812

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080930

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081028

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081217

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090120

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090126

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120130

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120130

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120130

Year of fee payment: 3

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120130

Year of fee payment: 3

R370 Written measure of declining of transfer procedure

Free format text: JAPANESE INTERMEDIATE CODE: R370

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120130

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120130

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees