JP2002367934A - 半導体素子の製造方法 - Google Patents

半導体素子の製造方法

Info

Publication number
JP2002367934A
JP2002367934A JP2001177887A JP2001177887A JP2002367934A JP 2002367934 A JP2002367934 A JP 2002367934A JP 2001177887 A JP2001177887 A JP 2001177887A JP 2001177887 A JP2001177887 A JP 2001177887A JP 2002367934 A JP2002367934 A JP 2002367934A
Authority
JP
Japan
Prior art keywords
adhesive
semiconductor wafer
semiconductor
pressure
auxiliary substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001177887A
Other languages
English (en)
Inventor
Takashi Arita
隆史 有田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Semiconductor Manufacturing Co Ltd
Kansai Nippon Electric Co Ltd
Original Assignee
Renesas Semiconductor Manufacturing Co Ltd
Kansai Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Semiconductor Manufacturing Co Ltd, Kansai Nippon Electric Co Ltd filed Critical Renesas Semiconductor Manufacturing Co Ltd
Priority to JP2001177887A priority Critical patent/JP2002367934A/ja
Publication of JP2002367934A publication Critical patent/JP2002367934A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Mechanical Treatment Of Semiconductor (AREA)
  • Dicing (AREA)

Abstract

(57)【要約】 【課題】 半導体ウェーハと補助基板との貼付材の形成
が樹脂を多層に積層塗布する方法であるため工程が複雑
であり、半導体ウェーハを個々の半導体素子に分離する
工程もエッチング法のため長かった。また、補助基板か
ら半導体素子を剥離する方法が積層塗布した貼付材を溶
剤で溶解する方法であるため、溶剤の廃液処理が必要で
あり、費用,安全面の問題を伴った。 【解決手段】 内部に素子を形成した半導体ウェーハ1
の表面1aに貼付材11を一層塗布し補助基板2に貼付
け、半導体ウェーハ1の裏面を研削し、裏面1bが研削
された半導体ウェーハ1を個々の半導体素子13にフル
カットダイシング法で分離し、半導体素子13の裏面1
3bに粘着シート14を貼付け、貼付材11の粘着力を
低下させ、半導体素子13の貼付いた粘着シート14を
粘着力の低下した貼付材11から剥離する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は内部に素子を形成し
た半導体ウェーハを補助基板に貼付けて裏面研削し、そ
の後、個々の半導体素子に分離する工程を含む半導体素
子の製造方法に関する。
【0002】
【従来の技術】従来の半導体ウェーハの製造工程につい
て要部断面図として示す図4〜図6を用いて説明する。
先ず、図4(a)に示すように、内部に素子を形成した
半導体ウェーハ1の表面1a(素子形成面)と補助基板
2とを貼付ける。補助基板2はガラスなどの剛性を持っ
た材料で出来ており、補助基板2上には半導体ウェーハ
1を貼付けるための貼付材として第1樹脂3と第2樹脂
4の層がこの順に積層塗布されている。例えば、第1樹
脂3はネガ型レジスト,第2樹脂4はポジ型レジストで
あり、その反対でもよい。また、積層される樹脂が3層
の場合もあるが、この場合も中間の樹脂とそれを挟む両
側の樹脂とはそれぞれ溶解用溶剤が異なる樹脂を用い
る。尚、半導体ウェーハ1を補助基板2に貼付けるのは
GaAs基板などの半導体素子では熱抵抗を低減するた
めにその厚さを数十〜百μmに加工するが、これによっ
て機械的強度が低下しても工程中のストレスで割れるの
を防止するためである。
【0003】次に、図4(b)に示すように、第1樹脂
3,第2樹脂4から成る貼付材上で露呈した半導体ウェ
ーハ1の裏面を研削する。半導体ウェーハ1を一般的な
裏面研削装置(図示せず)の研削テーブル(図示せず)
に載置し高速で回転するダイヤモンドホイール(図示せ
ず)により半導体ウェーハ1の裏面1bを所望の厚さま
で研削する。図中の破線領域が研削された部分を示す。
【0004】次に、図5(c)に示すように、裏面研削
が完了した半導体ウェーハ1を個々の半導体素子に分離
するための分離用パターンマスク5を形成する。半導体
ウェーハ1の裏面1bにレジストを塗布し一般的なフォ
トリソグラフィ工程によりパターニングする。裏面1b
に形成する分離用パターンと表面1a側の配線パターン
との位置合わせ方法としては、予め表面1aの配線パタ
ーンを形成するときに同時に目合せマーク(図示せず)
を形成しておき、裏面1bからフォトリソグラフィ法を
用いてレジスト(図示せず)で被覆されていない半導体
ウェーハ1の一部をプラズマエッチングし表面1a側に
形成された目合せマーク(図示せず)を裏面1b側に露
出させ、その目合せマーク(図示せず)を基準にする。
【0005】次に、図5(d)に示すように、分離用パ
ターンマスク5を用いてウェットエッチングまたは/及
びドライエッチング処理により半導体ウェーハ1を個々
の半導体素子6に分離する。
【0006】次に、図6(e)に示すように分離用パタ
ーンマスク5を除去すると、個々に分離した半導体素子
6が第1樹脂3,第2樹脂4より成る貼付材で補助基板
2上に整列配置された状態となる。
【0007】次に、図6(f)に示すように、積層した
第1樹脂3,第2樹脂4のうち、第1樹脂3のみを第1
樹脂溶解用溶剤で溶解する。第1樹脂3と第2樹脂4と
は溶解用溶剤が異なるため、このとき第2樹脂4は不溶
である。第1樹脂3が溶解すると、半導体素子6は第2
樹脂4層の上に整列配置された状態で補助基板2から剥
離されることになる。その後、第2樹脂4を第2樹脂溶
解用溶剤で溶解することで個々の半導体素子6として完
全に分離できる。
【0008】
【発明が解決しようとする課題】従来の方法には以下の
問題があった。半導体ウェーハと補助基板との貼付材の
形成が溶解用溶剤の異なる樹脂を多層に積層塗布する方
法であるため工程が複雑であり、フォトリソグラフィ工
程やエッチング工程を通して半導体ウェーハを個々の半
導体素子に分離するため工程が長く製造装置も高価なも
のが必要であった。また、補助基板から半導体素子を剥
離する方法が積層塗布した貼付材の一層を溶剤を用いて
溶解する方法であるため、溶剤の廃液処理が必要であ
り、費用,安全面の問題を伴った。
【0009】本発明は、半導体ウェーハと補助基板とを
貼付ける方法及び半導体ウェーハを半導体素子に分離す
る方法を簡略化しかつ、半導体素子を補助基板から剥離
する方法において溶解用溶剤を不要とすることである。
【0010】
【課題を解決するための手段】本発明は上記課題を解決
するために提案されたもので、内部に素子を形成した半
導体ウェーハの表面または補助基板に貼付材を一層塗布
し、貼付材を介して半導体ウェーハの表面と補助基板と
を貼付ける工程と、貼付材上で露呈した半導体ウェーハ
の裏面を研削する工程と、裏面が研削された半導体ウェ
ーハを個々の半導体素子に分離する工程と、補助基板上
で分離し整列配置された半導体素子の裏面に粘着シート
を貼付ける工程と、貼付材の粘着力を低下させる工程
と、半導体素子の貼付いた粘着シートを粘着力の低下し
た貼付材から剥離する工程とを含むことを特徴とする半
導体素子の製造方法である。
【0011】
【発明の実施の形態】本発明の半導体ウェーハの製造方
法は、内部に素子を形成した半導体ウェーハの表面と補
助基板とを一層の貼付材で貼付ける。貼付材としては紫
外線硬化型でもよく、熱発泡型でもよい。また、貼付材
は半導体ウェーハの表面側に塗布してもよく、反対に補
助基板側に塗布してもよい。塗布方法は膜厚を薄く均一
に塗布できる方法であれば何でもよいが、例えばスピン
コータを用いた回転式塗布方法が好適であり、回転数を
変えることで所望の均一な膜厚が得られる。
【0012】次に、貼付材上で露呈した半導体ウェーハ
の裏面を研削する。半導体ウェーハを一般的な裏面研削
装置の研削テーブルに載置し高速で回転するダイヤモン
ドホイールにより半導体ウェーハの裏面を所望の厚さま
で研削する。
【0013】次に、裏面が研削された半導体ウェーハを
個々の半導体素子に分離する。分離方法はダイシングブ
レードを用いて半導体ウェーハを通して貼付材の途中ま
で切断し、個々の半導体素子に分離するフルカットダイ
シング法による。半導体ウェーハの裏面側からダイシン
グするときの目合せ方法としては、予め表面の配線パタ
ーンを形成するときに同時に目合せマークを形成してお
き裏面からフォトリソグラフィ法を用いてレジストで被
覆されていない半導体ウェーハの一部をプラズマエッチ
ングし表面側に形成された目合せマークを裏面側に露出
させ、その目合せマークを基準にする。
【0014】次に、補助基板上で分離し整列配置された
半導体素子の裏面に粘着シートを貼付ける。粘着シート
は、基材フィルムの片面に紫外線硬化型または熱発泡型
の粘着層が形成された片面粘着シートである。
【0015】次に、貼付材の粘着力を低下させる。貼付
材が紫外線硬化型である場合には、補助基板を透光性の
材料で成し、紫外線ランプなどを用いて補助基板を通し
て紫外線を照射する。また、貼付材が熱発泡型である場
合には、補助基板を熱伝導性のよい材料で成し、赤外線
ランプやヒータなどの加熱装置を用いて補助基板を通し
て加熱する。このとき、半導体素子の裏面には、すでに
粘着シートが貼付けてあるが、貼付材と粘着シートとが
同じ紫外線硬化型である場合、個々に分離された半導体
素子が補助基板を通して照射される紫外線を遮光するた
め粘着シートの粘着力が同時に低下することはない。ま
た、貼付材と粘着シートとが同じ熱発泡型である場合に
は、加熱し過ぎて粘着シートの粘着力が低下しないよう
な条件を選択する必要がある。貼付材と粘着シートとは
必ずしも同じ紫外線硬化型や同じ熱発泡型である必要は
なく異なる組み合わせであってもよい。むしろ、貼付材
と粘着シートとの硬化型とが異なる方が貼付材の粘着力
を低下させるときに粘着シートが影響を受けることなく
好適である。
【0016】次に、半導体素子の貼付いた粘着シートを
粘着力の低下した貼付材から剥離する。この状態で半導
体素子は粘着シート上で個々に分離し整列配置されてお
り、組立工程で粘着シートに紫外線照射するか、また
は、加熱することで粘着力を低下させピックアップでき
る。
【0017】尚、同一発明者から提出されている特願2
000−271458との相違点は特願2000−27
1458では半導体ウェーハと補助基板とを両面に粘着
層を形成したテープを用いて貼付けたのに対して、本発
明では貼付材を半導体ウェーハの表面または補助基板に
塗布し成膜する点である。
【0018】
【実施例】本発明に基づく半導体ウェーハの製造工程の
一実施例を要部断面図として示す図1〜図3を用いて説
明する。図4〜図6と同一部分には同一符号を付して説
明を省略する。先ず、図1(a)に示すように、内部に
素子を形成した半導体ウェーハ1の表面1a(素子形成
面)とガラスで成る補助基板2とを貼付ける。半導体ウ
ェーハ1の表面1aにスピンコータを用いて均一な膜厚
(例えば15μm程度)の紫外線硬化型の貼付材11を
塗布し、この貼付材11を介して半導体ウェーハ1を補
助基板2の所定位置に貼付ける。
【0019】次に、図1(b)に示すように、貼付材1
1上で露呈した半導体ウェーハ1の裏面を研削する。半
導体ウェーハ1を一般的な裏面研削装置(図示せず)の
研削テーブル(図示せず)に載置し高速で回転するダイ
ヤモンドホイール(図示せず)により半導体ウェーハ1
の裏面1bを所望の厚さまで研削する。
【0020】次に、図2(c)に示すように、裏面1b
が研削された半導体ウェーハ1をダイシングブレード1
2を用いて半導体ウェーハ1を通して貼付材11の途中
まで切断し個々の半導体素子13に分離する。半導体ウ
ェーハ1の裏面側からダイシングするときの目合せ方法
としては、予め表面の配線パターン(図示せず)を形成
するときに同時に目合せマーク(図示せず)を形成して
おき裏面からフォトリソグラフィ法を用いてレジスト
(図示せず)で被覆されていない半導体ウェーハ1の一
部をプラズマエッチングし表面側に形成された目合せマ
ークを裏面側に露出させ、その目合せマーク(図示せ
ず)を基準にする。
【0021】次に、図2(d)に示すように、補助基板
2上で分離し整列配置された半導体素子13の裏面13
bに粘着シート14を貼付ける。粘着シート14は、基
材フィルム14aの片面に紫外線硬化型の粘着層14b
が形成されたものである。
【0022】次に、図3(e)に示すように、貼付材1
1の粘着力を低下させる。紫外線ランプ(図示せず)を
用いて透光性のガラスで成る補助基板2を通して紫外線
(図中白抜き矢印)を照射する。このとき、半導体素子
13の裏面13bには、すでに粘着シート14が貼付け
てある。貼付材11と粘着シート14とは同じ紫外線硬
化型であるが、個々に分離された半導体素子13が補助
基板2を通して照射される紫外線を遮光するため半導体
素子13と密着している部分の粘着シート14の粘着力
は低下しない。
【0023】次に、図3(f)に示すように、半導体素
子13の貼付いた粘着シート14を粘着力の低下した貼
付材11から剥離する。この状態で半導体素子13は粘
着シート14上で個々に分離し整列配置されており、組
立工程で粘着シート14に紫外線照射することで粘着力
を低下させピックアップできる。
【0024】
【発明の効果】本発明の半導体ウェーハの製造方法によ
ると、半導体ウェーハと補助基板とを一層の貼付材で貼
付けるため従来の積層方式に比べて工程が簡略化でき、
貼付材を例えばスピンコータを用いた回転式塗布方法で
塗布すると回転数を変えることで所望の均一な膜厚が得
られる。また、半導体ウェーハを半導体素子に分離する
方法がフルカットダイシング法によるため、フォトリソ
グラフィ法やエッチング法を用いることがなく工程の短
縮化が図れる。また、半導体素子を補助基板から剥離す
る方法が紫外線照射あるいは加熱による方法であるた
め、溶剤及びその廃液処理が不要となり、費用,安全面
で改善が図れる。尚、同一発明者から提出されている特
願2000−271458に対してさらに優れている点
は、本発明では貼付材を半導体ウェーハ表面あるいは補
助基板に回転塗布方式などを用いて塗布するため均一で
所望の膜厚の成膜が可能な点である。
【図面の簡単な説明】
【図1】 本発明の半導体素子の製造工程の説明図
【図2】 本発明の半導体素子の製造工程の説明図
【図3】 本発明の半導体素子の製造工程の説明図
【図4】 従来の半導体素子の製造工程の説明図
【図5】 従来の半導体素子の製造工程の説明図
【図6】 従来の半導体素子の製造工程の説明図
【符号の説明】
2 補助基板 11 貼付材 13 半導体素子 13b 半導体素子の裏面 14 粘着シート 14a 基材フィルム 14b 粘着層

Claims (10)

    【特許請求の範囲】
  1. 【請求項1】内部に素子を形成した半導体ウェーハの表
    面または補助基板に貼付材を一層塗布し、前記貼付材を
    介して半導体ウェーハの表面と補助基板とを貼付ける工
    程と、貼付材上で露呈した半導体ウェーハの裏面を研削
    する工程と、裏面が研削された半導体ウェーハを個々の
    半導体素子に分離する工程と、補助基板上で分離し整列
    配置された半導体素子の裏面に粘着シートを貼付ける工
    程と、貼付材の粘着力を低下させる工程と、半導体素子
    の貼付いた粘着シートを粘着力の低下した貼付材から剥
    離する工程とを含むことを特徴とする半導体素子の製造
    方法。
  2. 【請求項2】貼付材の塗布方法が回転塗布方式であるこ
    とを特徴とする請求項1に記載の半導体素子の製造方
    法。
  3. 【請求項3】貼付材は紫外線硬化型の粘着剤であること
    を特徴とする請求項1に記載の半導体素子の製造方法。
  4. 【請求項4】前記貼付材の粘着力を低下させる方法は、
    透光性の補助基板を通して紫外線を照射する方法である
    ことを特徴とする請求項3に記載の半導体素子の製造方
    法。
  5. 【請求項5】貼付材は熱発泡型の粘着剤であることを特
    徴とする請求項1に記載の半導体素子の製造方法。
  6. 【請求項6】前記貼付材の粘着力を低下させる方法は、
    補助基板を通して加熱する方法であることを特徴とする
    請求項5に記載の半導体素子の製造方法。
  7. 【請求項7】半導体ウェーハを個々の半導体素子に分離
    する方法はフルカットダイシング法であることを特徴と
    する請求項1に記載の半導体素子の製造方法。
  8. 【請求項8】粘着シートは基材フィルムの片面に紫外線
    硬化型の粘着剤から成る粘着層を形成した片面粘着シー
    トであることを特徴とする請求項1に記載の半導体素子
    の製造方法。
  9. 【請求項9】粘着シートは基材フィルムの片面に熱発泡
    型の粘着剤から成る粘着層を形成した片面粘着シートで
    あることを特徴とする請求項1に記載の半導体素子の製
    造方法。
  10. 【請求項10】貼付材の粘着剤の硬化型と粘着シートの
    粘着剤の硬化型とが異なることを特徴とする請求項3、
    請求項5、請求項8または、請求項9に記載の半導体素
    子の製造方法。
JP2001177887A 2001-06-13 2001-06-13 半導体素子の製造方法 Pending JP2002367934A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001177887A JP2002367934A (ja) 2001-06-13 2001-06-13 半導体素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001177887A JP2002367934A (ja) 2001-06-13 2001-06-13 半導体素子の製造方法

Publications (1)

Publication Number Publication Date
JP2002367934A true JP2002367934A (ja) 2002-12-20

Family

ID=19018664

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001177887A Pending JP2002367934A (ja) 2001-06-13 2001-06-13 半導体素子の製造方法

Country Status (1)

Country Link
JP (1) JP2002367934A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005268325A (ja) * 2004-03-16 2005-09-29 Hamamatsu Photonics Kk 加工対象物切断方法
US10529623B2 (en) 2017-09-29 2020-01-07 Nichia Corporation Method of manufacturing light emitting element

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005268325A (ja) * 2004-03-16 2005-09-29 Hamamatsu Photonics Kk 加工対象物切断方法
JP4584607B2 (ja) * 2004-03-16 2010-11-24 浜松ホトニクス株式会社 加工対象物切断方法
US10529623B2 (en) 2017-09-29 2020-01-07 Nichia Corporation Method of manufacturing light emitting element

Similar Documents

Publication Publication Date Title
TWI446420B (zh) 用於半導體製程之載體分離方法
KR102167321B1 (ko) 캐리어 상의 분리 가능한 기판
JP4045143B2 (ja) 配線膜間接続用部材の製造方法及び多層配線基板の製造方法
JP2002083785A (ja) 半導体素子の製造方法
JP2001015683A (ja) 極薄基板の転写方法及び該方法を用いた多層薄膜デバイスの製造方法
JP4284911B2 (ja) 素子の転写方法
JPH0256987A (ja) 混成集積回路の実装方法
JP2011233711A (ja) 半導体装置の製造方法
JP2008300487A (ja) 貼り合わせ装置、接着剤の溶解を防ぐ方法、及び貼り合わせ方法
WO2020103226A1 (zh) 半导体器件及其制作方法、对位标记的制作方法
JP3871983B2 (ja) 液晶表示パネルの製造方法
JP2003332523A (ja) 素子の転写方法、素子の配列方法及び画像表示装置の製造方法
JPS637476B2 (ja)
KR101856429B1 (ko) 양면에 칩이 장착되는 웨이퍼를 제작하기 위한 방법
JP2002367934A (ja) 半導体素子の製造方法
JP4685256B2 (ja) プラスチック液晶パネルの製造方法
CN111599743A (zh) 复合式胶膜结合通孔玻璃载板结构生产晶圆的方法
JP2009095962A (ja) 薄膜半導体装置の製造方法
JPH076982A (ja) 薄層半導体基板の分割方法
JPH06310832A (ja) プリント配線板の製造方法
JP2803805B2 (ja) 半導体装置の製造方法
JP7478234B2 (ja) 仮接着方法、デバイスウエハ加工方法、仮接着用積層体及びデバイスウエハ加工用積層体
US20240079259A1 (en) Dual sided glass carriers for making package substrates
JPH05109679A (ja) 半導体装置の製造方法
JP6541499B2 (ja) マイクロデバイスの製造方法