JP2002354843A - インバータ装置 - Google Patents

Abstract

(57)【要約】 【課題】回路構成が簡単であるとともに回路効率が高
く、且つ負荷に対してほぼ正負対称な波形の交流電流を
流すことが可能なインバータ装置を提供する。 【解決手段】コンデンサＣ１の両端にスイッチング素子
Ｑ１，Ｑ５の直列回路を接続する。交流電源Ｖｓからの
入力電圧Ｖinの絶対値が負荷電圧ＶLaよりも低くなる期
間Ｔ３，Ｔ４にコンデンサＣ１→スイッチング素子Ｑ５
→負荷回路４→インダクタＬ１→スイッチング素子Ｑ４
→コンデンサＣ１の第３のループで高圧放電灯Ｌａにラ
ンプ電流ＩLaを流すことができる。このため、期間Ｔ２
〜Ｔ４を通して負荷である高圧放電灯Ｌａにはほぼ正負
対称な波形の交流電流（ランプ電流）ＩLaを流すことが
でき、カタホレシスやランプ寿命の悪化といった不具合
が生じることがない。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、直流入力を矩形波
の交流出力に変換して負荷に供給するインバータ装置に
関するものである。

【０００２】

【従来の技術】（従来例１）図１５は従来のインバータ
装置の一例を示す回路図である。この従来装置では、交
流電源Ｖｓを全波整流する全波整流器ＤＢの脈流出力を
昇圧する昇圧チョッパ回路１と、昇圧チョッパ回路１の
直流出力を降圧する降圧チョッパ回路２と、降圧チョッ
パ回路２の直流出力を極性反転して負荷回路４に印加す
る極性反転回路３とを備えている。但し、昇圧チョッパ
回路１、降圧チョッパ回路２並びに極性反転回路３は何
れも従来周知の構成を有するものであるから詳細な説明
は省略する。また負荷回路４は、負荷である高圧放電灯
Ｌａ及びパルストランスＰＴの１次巻線の直列回路にコ
ンデンサＣｆが並列接続されて構成され、極性反転回路
３の出力端間に接続されている。なお、パルストランス
ＰＴは高圧放電灯Ｌａに始動用の高電圧パルスを印加す
るイグナイタＩＧを構成するものである。

【０００３】而して、本従来例では、全波整流器ＤＢの
脈流出力を昇圧チョッパ回路１並びに降圧チョッパ回路
２で電力変換して得た直流出力を極性反転回路３で極性
反転することにより、負荷回路４に矩形波の交流出力を
供給して高圧放電灯Ｌａを矩形波点灯させている。

【０００４】（従来例２）図１６は従来のインバータ装
置の他の例を示す回路図である。この従来装置は、図中
下側の２つのダイオードを共用する第１及び第２の全波
整流器ＤＢ１，ＤＢ２を備え、インダクタＬ２とスイッ
チング素子Ｑ３の直列回路を第１の全波整流器ＤＢ１の
出力端間に接続するとともに、第２の全波整流器ＤＢ２
の出力端間にスイッチング素子Ｑ２、負荷回路４並びに
インダクタＬ１の直列回路を接続し、スイッチング素子
Ｑ２のソースにスイッチング素子Ｑ１のドレインを接続
するとともにスイッチング素子Ｑ１のソースをダイオー
ドＤ１のアノードと接続し、且つダイオードＤ１のカソ
ードをスイッチング素子Ｑ３のソースに接続し、さら
に、スイッチング素子Ｑ３のドレインとスイッチング素
子Ｑ１のソースの間に平滑用のコンデンサＣ１を接続し
て構成されている。そして、図示しない制御回路によ
り、図１７に示すように交流電源ＶＳからの入力電圧Ｖ
inの絶対値が所定値Ｖ０以上の期間（期間Ｔ１）にはス
イッチング素子Ｑ１，Ｑ３をオフするとともにスイッチ
ング素子Ｑ２を高周波でオン／オフし、入力電圧Ｖinの
絶対値が所定値Ｖ０より低い期間（期間Ｔ２）にはスイ
ッチング素子Ｑ１をオン、スイッチング素子Ｑ２をオフ
するとともにスイッチング素子Ｑ３を高周波でオン／オ
フさせている。

【０００５】すなわち、期間Ｔ１のスイッチング素子Ｑ
２がオンの時には、第２の全波整流器ＤＢ２→スイッチ
ング素子Ｑ２→負荷回路４→インダクタＬ１→第２の全
波整流器ＤＢ２の経路（第１のループ）で負荷である高
圧放電灯Ｌａに電流（負荷電流）を流すとともに、第１
の全波整流器ＤＢ１→インダクタＬ２→コンデンサＣ１
→ダイオードＤ１→第１の全波整流器ＤＢ１の経路でイ
ンダクタＬ２に電流を流し、期間Ｔ１のスイッチング素
子Ｑ２がオフの時には、インダクタＬ１のエネルギ放出
によりインダクタＬ１→スイッチング素子Ｑ３の寄生ダ
イオード（図示せず）→コンデンサＣ１→スイッチング
素子Ｑ１の寄生ダイオード→負荷回路４→インダクタＬ
１の経路で高圧放電灯Ｌａに引き続き電流を流してい
る。このような動作により、期間Ｔ１においては交流電
源Ｖｓからの入力電流が第１のループにより負荷回路４
に直接流れ込むことになる。

【０００６】一方、期間Ｔ２のスイッチング素子Ｑ３の
オン時には、第１の全波整流器ＤＢ１→インダクタＬ２
→スイッチング素子Ｑ３→第１の全波整流器ＤＢ１の経
路でインダクタＬ２に電流を流すとともに、コンデンサ
Ｃ１の放電によりコンデンサＣ１→スイッチング素子Ｑ
３→インダクタＬ１→負荷回路４→スイッチング素子Ｑ
１→コンデンサＣ１の経路（第２のループ）で高圧放電
灯Ｌａに逆向きの電流を流し、期間Ｔ２のスイッチング
素子Ｑ３のオフ時には、インダクタＬ２のエネルギ放出
により、インダクタＬ２→コンデンサＣ１→ダイオード
Ｄ１→第１の全波整流器ＤＢ１→インダクタＬ２の経路
でコンデンサＣ１に充電電流を流すとともに、インダク
タＬ１のエネルギ放出により、インダクタＬ１→負荷回
路４→スイッチング素子Ｑ１→ダイオードＤ１→インダ
クタＬ１の経路で高圧放電灯Ｌａに引き続き電流を流し
ている。なお、スイッチング素子Ｑ３のオン・オフ動作
は昇圧チョッパ動作を兼ねており、期間Ｔ２には期間Ｔ
１と逆向きの電流が負荷に流れるとともに、昇圧チョッ
パ動作による力率改善動作を同時に行っている。

【０００７】本従来例では、期間Ｔ１においては第１の
ループより負荷回路４に直接電力を供給するから、従来
例１のように多くの電力変換過程を経ていないので、回
路効率の格段の向上が期待できる。期間Ｔ２において
も、第２のループよりコンデンサＣ１から電力を供給す
るが、従来例１に比べると電力変換過程は少なく、回路
効率の向上が期待できる。また、スイッチング素子Ｑ１
〜Ｑ３は不動作の期間があり、従ってスイッチングロス
が軽減され、素子発熱も低く抑えられるので、放熱設計
が容易で回路の小型化が可能となる。さらに従来例１と
比べて使用素子数が格段に少ないので、この意味でも小
型化が可能で、回路も安価になるという利点がある。

【０００８】（従来例３）図１８は従来のインバータ装
置のさらに他の例を示す回路図である。この従来装置
は、図中下側の２つのダイオードを共用する第１及び第
２の全波整流器ＤＢ１，ＤＢ２を備え、インダクタＬ２
とスイッチング素子Ｑ３の直列回路を第１の全波整流器
ＤＢ１の出力端間に接続するとともに、第２の全波整流
器ＤＢ２の正極側をスイッチング素子Ｑ４を介してスイ
ッチング素子Ｑ３のドレインに接続し、インダクタＬ
１、負荷回路４並びにスイッチング素子Ｑ２の直列回路
をスイッチング素子Ｑ３と並列に接続し、スイッチング
素子Ｑ２のドレインにスイッチング素子Ｑ１のソースを
接続するとともにスイッチング素子Ｑ１のドレインをダ
イオードＤ１のカソードと接続し、且つダイオードＤ１
のアノードをスイッチング素子Ｑ３のドレインに接続
し、さらに、スイッチング素子Ｑ１，Ｑ２の直列回路に
平滑用のコンデンサＣ１を並列に接続して構成されてい
る。そして、図示しない制御回路により、図１９に示す
ように交流電源Ｖｓからの入力電圧Ｖinの絶対値が所定
値Ｖ０以上の期間（期間Ｔ１）にはスイッチング素子Ｑ
１，Ｑ３をオフするとともにスイッチング素子Ｑ４をオ
ンし且つスイッチング素子Ｑ２を高周波でオン／オフす
る。また、入力電圧Ｖinの絶対値が所定値Ｖ０より低い
期間（期間Ｔ２）にはスイッチング素子Ｑ１をオン、ス
イッチング素子Ｑ２，Ｑ４をオフするとともにスイッチ
ング素子Ｑ３を高周波でオン・オフさせている。

【０００９】すなわち、期間Ｔ１のスイッチング素子Ｑ
２がオンの時には、第２の全波整流器ＤＢ２→スイッチ
ング素子Ｑ４→インダクタＬ１→負荷回路４→スイッチ
ング素子Ｑ２→全波整流器ＤＢの経路（第１のループ）
で高圧放電灯Ｌａに電流（負荷電流）を流すとともに第
２の全波整流器ＤＢ２→スイッチング素子Ｑ４→ダイオ
ードＤ１→コンデンサＣ１→第２の全波整流器ＤＢ２の
経路でコンデンサＣ１に充電電流を流し、期間Ｔ１のス
イッチング素子Ｑ２がオフの時には、インダクタＬ１の
エネルギ放出によりインダクタＬ１→負荷回路４→スイ
ッチング素子Ｑ１の寄生ダイオード→コンデンサＣ１→
スイッチング素子Ｑ３の寄生ダイオード→インダクタＬ
１の経路で高圧放電灯Ｌａに引き続き電流を流してい
る。このような動作により、期間Ｔ１においてはインダ
クタＬ２を介さずに交流電源Ｖｓからの入力電流が第１
のループにより負荷回路４に直接流れ込むことになる。

【００１０】一方、期間Ｔ２のスイッチング素子Ｑ３の
オン時には、第１の全波整流器ＤＢ１→インダクタＬ２
→スイッチング素子Ｑ３→第１の全波整流器ＤＢ１の経
路でインダクタＬ２に電流を流すとともに、コンデンサ
Ｃ１の放電によりコンデンサＣ１→スイッチング素子Ｑ
１→負荷回路４→インダクタＬ１→スイッチング素子Ｑ
３→コンデンサＣ１の経路（第２のループ）で高圧放電
灯Ｌａに逆向きの電流を流し、期間Ｔ２のスイッチング
素子Ｑ３のオフ時には、インダクタＬ２のエネルギ放出
により、インダクタＬ２→ダイオードＤ１→コンデンサ
Ｃ１→第１の全波整流器ＤＢ１→インダクタＬ２の経路
でコンデンサＣ１に充電電流を流すとともに、インダク
タＬ１のエネルギ放出により、インダクタＬ１→ダイオ
ードＤ１→スイッチング素子Ｑ１→負荷回路４→インダ
クタＬ１の経路で高圧放電灯Ｌａに引き続き電流を流し
ている。なお、スイッチング素子Ｑ３のオン・オフ動作
は昇圧チョッパ動作を兼ねており、期間Ｔ２には期間Ｔ
１と逆向きの電流が負荷に流れるとともに、昇圧チョッ
パ動作による力率改善動作を同時に行っている。

【００１１】而して、本従来例も従来例２と同様に、回
路効率の格段の向上や回路の小型化等が可能である。

【００１２】

【発明が解決しようとする課題】上記従来例１では力率
改善のために降圧チョッパ回路２の前段に昇圧チョッパ
回路１が設けてあり、交流電源Ｖｓから昇圧チョッパ回
路１、降圧チョッパ回路２、極性反転回路３と多くの電
力変換過程を経ることになるため、回路効率には自ずと
限界がある。また、使用する回路素子数も多く、回路が
大型化して高価なものになる。

【００１３】これに対して従来例２及び従来例３では、
従来例１に比べて電力変換過程を減らすことができ、回
路効率の向上と回路素子数の減少による小型化が可能で
あるが、以下のような別の問題が生じる。すなわち、期
間Ｔ１，Ｔ２で負荷電流の極性を反転して負荷である高
圧放電灯Ｌａを矩形波点灯させているために２つの期間
Ｔ１，Ｔ２を等しくすることが望ましいが、２つの期間
Ｔ１，Ｔ２を等しくする上記所定値Ｖ０に対して負荷電
圧（ランプ電圧）ＶLaが高い場合や、交流電源Ｖｓから
の入力電圧Ｖinの絶対値のピークが負荷電圧ＶLaよりも
低い場合、図２０に示すように交流電源Ｖｓからの入力
電圧Ｖinの絶対値が負荷電圧ＶLaよりも低くなる期間Ｔ
３では交流電源Ｖｓから負荷に直接負荷電流ＩLaを流す
ことができず、入力電圧Ｖinの絶対値が負荷電圧ＶLaよ
りも高くなる期間Ｔ４においてのみ交流電源Ｖｓから負
荷に直接負荷電流ＩLaを流すことができる。したがっ
て、負荷電流（ランプ電流）ＩLaは極端に正負非対称な
波形となってしまい、このような負荷電流ＩLaには実質
的に直流成分が含まれることになり、カタホレシスやラ
ンプ寿命の悪化といった不具合が生じる虞がある。な
お、上述のように非対称な負荷電流ＩLaが流れる場合と
しては、負荷電圧ＶLaが高い方にばらついた場合や交流
電源Ｖｓの電源電圧が低下した場合が考えられる。

【００１４】本発明は上記事情に鑑みて為されたもので
あり、その目的とするところは、回路構成が簡単である
とともに回路効率が高く、且つ負荷に対してほぼ正負対
称な波形の交流電流を流すことが可能なインバータ装置
を提供することにある。

【００１５】

【課題を解決するための手段】請求項１の発明は、上記
目的を達成するために、直流電源から第１のスイッチン
グ素子及びインダクタを介して負荷に電力を供給する第
１のループと、平滑用のコンデンサから第２のスイッチ
ング素子及びインダクタを介して負荷に電力を供給する
第２のループと、前記コンデンサから第３のスイッチン
グ素子及びインダクタを介して負荷に電力を供給する第
３のループとを有し、第１のループに流れる負荷電流の
向きと第２のループに流れる負荷電流の向きを逆向きと
するとともに、第１のループに流れる負荷電流の向きと
第３のループに流れる負荷電流の向きを同一とし、第２
のループと第３のループを交互に切り換えて負荷に交流
電流を供給することを特徴とし、通常は直流電源又はコ
ンデンサから負荷に電力を供給することで従来例に比較
して電力変換過程が少なくなるため、回路構成が簡単で
あるとともに回路効率が高くなり、負荷電圧が高い方に
ばらついたり電源電圧が低下して第１のループから負荷
回路への電流供給ができなくなった場合においては、第
２のループと第３のループを交互に切り換えて負荷に交
流電流を供給することで負荷に正負対称な波形の交流電
流を流すことが可能となる。

【００１６】請求項２の発明は、請求項１の発明におい
て、直流電源は交流電源と整流回路を有し、第３のスイ
ッチング素子のオン時に交流電源から入力電流を流して
なることを特徴とし、力率の改善が図れる。

【００１７】請求項３の発明は、請求項１の発明におい
て、互いに一部の回路素子を共用しつつ交流電源を整流
する第１及び第２の全波整流器と、第１の全波整流器の
出力端間に接続される第１のインダクタ及び第３のスイ
ッチング素子の直列回路と、第３のスイッチング素子の
両端に接続される平滑用のコンデンサ及び第４のスイッ
チング素子の直列回路と、平滑用のコンデンサと並列に
接続される第１及び第５のスイッチング素子の直列回路
と、第３及び第４のスイッチング素子の接続点と第１及
び第５のスイッチング素子の接続点の間に挿入される負
荷回路及び第２のインダクタの直列回路と、第２の全波
整流器の一方の出力端と第１及び第５のスイッチング素
子の接続点の間に挿入される第２のスイッチング素子と
を備え、第１及び第２の全波整流回路の脈流出力電圧が
所定値よりも低い期間では第１のスイッチング素子をオ
ンとするとともに負荷回路及び第２のインダクタの直列
回路に対して第１のスイッチング素子と対角辺の位置に
ある第３のスイッチング素子を高周波でオン／オフし、
第１及び第２の全波整流回路の脈流出力電圧が所定値よ
りも高い期間では負荷回路及び第２のインダクタの直列
回路に対して対角辺の位置にある第４及び第５のスイッ
チング素子を同期させて高周波でオン／オフすることを
特徴とする。

【００１８】請求項４の発明は、請求項１の発明におい
て、互いに一部の回路素子を共用しつつ交流電源を整流
する第１及び第２の全波整流器と、第１の全波整流器の
出力端間に接続される第１のインダクタ及び第３のスイ
ッチング素子の直列回路と、第３のスイッチング素子の
両端に接続される平滑用のコンデンサ及び第４のスイッ
チング素子の直列回路と、平滑用のコンデンサと並列に
接続される第１及び第５のスイッチング素子の直列回路
と、第３及び第４のスイッチング素子の接続点と第１及
び第５のスイッチング素子の接続点の間に挿入される負
荷回路及び第２のインダクタの直列回路と、第２の全波
整流器の一方の出力端と第１及び第５のスイッチング素
子の接続点の間に挿入される第２のスイッチング素子と
を備え、第１及び第２の全波整流回路の脈流出力電圧が
所定値よりも低い期間では第１のスイッチング素子をオ
ンとするとともに負荷回路及び第２のインダクタの直列
回路に対して第１のスイッチング素子と対角辺の位置に
ある第３のスイッチング素子を高周波でオン／オフし、
第１及び第２の全波整流回路の脈流出力電圧が所定値よ
りも高い期間では負荷回路及び第２のインダクタの直列
回路に対して対角辺の位置にある第４及び第５のスイッ
チング素子を同期させて高周波でオン／オフするととも
に第４及び第５のスイッチング素子のオフ期間に第３の
スイッチング素子のオン期間を設けることを特徴とす
る。

【００１９】請求項５の発明は、請求項１の発明におい
て、互いに一部の回路素子を共用しつつ交流電源を整流
する第１及び第２の全波整流器と、第１の全波整流器の
出力端間に接続される第１のインダクタ及び第３のスイ
ッチング素子の直列回路と、第３のスイッチング素子の
両端に接続される平滑用のコンデンサ及び第４のスイッ
チング素子の直列回路と、平滑用のコンデンサと並列に
接続される第１及び第５のスイッチング素子の直列回路
と、第３及び第４のスイッチング素子の接続点と第１及
び第５のスイッチング素子の接続点の間に挿入される負
荷回路及び第２のインダクタの直列回路と、第２の全波
整流器の一方の出力端と第１及び第５のスイッチング素
子の接続点の間に挿入される第２のスイッチング素子と
を備え、第１及び第２の全波整流回路の脈流出力電圧が
所定値よりも低い期間では第１のスイッチング素子をオ
ンとするとともに負荷回路及び第２のインダクタの直列
回路に対して第１のスイッチング素子と対角辺の位置に
ある第３のスイッチング素子を高周波でオン／オフし、
第１及び第２の全波整流回路の脈流出力電圧が所定値よ
りも高く且つ負荷電圧よりも低い期間では負荷回路及び
第２のインダクタの直列回路に対して対角辺の位置にあ
る第４及び第５のスイッチング素子を同期させて高周波
でオン／オフするとともに第４及び第５のスイッチング
素子のオフ期間に第３のスイッチング素子のオン期間を
設け、第１及び第２の全波整流回路の脈流出力電圧が所
定値よりも高く且つ負荷電圧よりも高い期間では第２の
スイッチング素子を除く他のスイッチング素子をオフす
るとともに第２のスイッチング素子を高周波でオン／オ
フすることを特徴とする。

【００２０】請求項６の発明は、請求項１の発明におい
て、互いに一部の回路素子を共用しつつ交流電源を整流
する第１及び第２の全波整流器と、第１の全波整流器の
出力端間に接続される第１のインダクタ及び第３のスイ
ッチング素子の直列回路と、第３のスイッチング素子の
両端に接続される平滑用のコンデンサ及び第４のスイッ
チング素子の直列回路と、平滑用のコンデンサと並列に
接続される第１のスイッチング素子及び第１のダイオー
ドの直列回路と、第３及び第４のスイッチング素子の接
続点と第１のスイッチング素子及び第１のダイオードの
接続点の間に挿入される負荷回路及び第２のインダクタ
の直列回路と、第１のダイオードと並列に接続される第
２のダイオード及び第２のスイッチング素子の直列回路
とを備え、第２のダイオードと第２のスイッチング素子
の接続点に第２の全波整流器の一方の出力端が接続され
てなり、第１及び第２の全波整流回路の脈流出力電圧が
所定値よりも低い期間では第１のスイッチング素子をオ
ンとするとともに負荷回路及び第２のインダクタの直列
回路に対して第１のスイッチング素子と対角辺の位置に
ある第３のスイッチング素子を高周波でオン／オフし、
第１及び第２の全波整流回路の脈流出力電圧が所定値よ
りも高い期間では第２及び第４のスイッチング素子を同
期させて高周波でオン／オフするとともに第２及び第４
のスイッチング素子のオフ期間に第３のスイッチング素
子のオン期間を設けることを特徴とする。

【００２１】請求項７の発明は、請求項１の発明におい
て、互いに一部の回路素子を共用しつつ交流電源を整流
する第１及び第２の全波整流器と、第１の全波整流器の
出力端間に接続される第１のインダクタ及び第３のスイ
ッチング素子の直列回路と、第３のスイッチング素子の
両端に接続される平滑用のコンデンサ及び第４のスイッ
チング素子の直列回路と、平滑用のコンデンサと並列に
接続される第１のスイッチング素子及び第１のダイオー
ドの直列回路と、第３及び第４のスイッチング素子の接
続点と第１のスイッチング素子及び第１のダイオードの
接続点の間に挿入される負荷回路及び第２のインダクタ
の直列回路と、第１のダイオードと並列に接続される第
２のダイオード及び第２のスイッチング素子の直列回路
とを備え、第２のダイオードと第２のスイッチング素子
の接続点に第２の全波整流器の一方の出力端が接続され
てなり、第１及び第２の全波整流回路の脈流出力電圧が
所定値よりも低い期間では第１のスイッチング素子をオ
ンとするとともに負荷回路及び第２のインダクタの直列
回路に対して第１のスイッチング素子と対角辺の位置に
ある第３のスイッチング素子を高周波でオン／オフし、
第１及び第２の全波整流回路の脈流出力電圧が所定値よ
りも高く且つ負荷電圧よりも低い期間では第２及び第４
のスイッチング素子を同期させて高周波でオン／オフす
るとともに第２及び第４のスイッチング素子のオフ期間
に第３のスイッチング素子のオン期間を設け、第１及び
第２の全波整流回路の脈流出力電圧が所定値よりも高く
且つ負荷電圧よりも高い期間では第２のスイッチング素
子を除く他のスイッチング素子をオフするとともに第２
のスイッチング素子を高周波でオン／オフすることを特
徴とする。

【００２２】請求項８の発明は、請求項１の発明におい
て、互いに一部の回路素子を共用しつつ交流電源を整流
する第１及び第２の全波整流器と、平滑用のコンデンサ
と、平滑用のコンデンサに並列に接続される第１及び第
２のスイッチング素子の直列回路と、平滑用のコンデン
サに並列に接続される第３及び第５のスイッチング素子
の直列回路と、第１及び第２のスイッチング素子の接続
点と第３及び第５のスイッチング素子の接続点の間に挿
入される負荷回路及び第２のインダクタの直列回路と、
第１の全波整流器の一方の出力端と第３及び第５のスイ
ッチング素子の接続点の間に挿入される第１のインダク
タと、第２の全波整流器の一方の出力端と第３及び第５
のスイッチング素子の接続点の間に挿入される第４のス
イッチング素子とを備え、第１及び第２の全波整流回路
の脈流出力電圧が所定値よりも低い期間では第１のスイ
ッチング素子をオンとするとともに負荷回路及び第２の
インダクタの直列回路に対して第１のスイッチング素子
と対角辺の位置にある第３のスイッチング素子を高周波
でオン／オフし、第１及び第２の全波整流回路の脈流出
力電圧が所定値よりも高い期間では負荷回路及び第２の
インダクタの直列回路に対して対角辺の位置にある第２
及び第５のスイッチング素子を同期させて高周波でオン
／オフするとともに第２及び第５のスイッチング素子の
オフ期間に第３のスイッチング素子のオン期間を設ける
ことを特徴とする。

【００２３】請求項９の発明は、請求項１の発明におい
て、互いに一部の回路素子を共用しつつ交流電源を整流
する第１及び第２の全波整流器と、平滑用のコンデンサ
と、平滑用のコンデンサに並列に接続される第１及び第
２のスイッチング素子の直列回路と、平滑用のコンデン
サに並列に接続される第３及び第５のスイッチング素子
の直列回路と、第１及び第２のスイッチング素子の接続
点と第３及び第５のスイッチング素子の接続点の間に挿
入される負荷回路及び第２のインダクタの直列回路と、
第１の全波整流器の一方の出力端と第３及び第５のスイ
ッチング素子の接続点の間に挿入される第１のインダク
タと、第２の全波整流器の一方の出力端と第３及び第５
のスイッチング素子の接続点の間に挿入される第４のス
イッチング素子とを備え、第１及び第２の全波整流回路
の脈流出力電圧が所定値よりも低い期間では第１のスイ
ッチング素子をオンとするとともに負荷回路及び第２の
インダクタの直列回路に対して第１のスイッチング素子
と対角辺の位置にある第３のスイッチング素子を高周波
でオン／オフし、第１及び第２の全波整流回路の脈流出
力電圧が所定値よりも高く且つ負荷電圧よりも低い期間
では第２及び第５のスイッチング素子を同期させて高周
波でオン／オフするとともに第２及び第５のスイッチン
グ素子のオフ期間に第３のスイッチング素子のオン期間
を設け、第１及び第２の全波整流回路の脈流出力電圧が
所定値よりも高く且つ負荷電圧よりも高い期間では第４
のスイッチング素子を常時オンするとともに第２のスイ
ッチング素子を高周波でオン／オフすることを特徴とす
る。

【００２４】

【発明の実施の形態】（実施形態１）図１は本発明の実
施形態１を示す回路図である。本実施形態は、図１６に
示した従来例２におけるダイオードＤ１をスイッチング
素子Ｑ４に置き換えるとともに、コンデンサＣ１の両端
にスイッチング素子Ｑ１，Ｑ５の直列回路を接続したも
のであって、これ以外の構成は従来例２と共通であるか
ら共通の構成要素には同一の符号を付して説明を省略す
る。

【００２５】すなわち、スイッチング素子Ｑ４のソース
をスイッチング素子Ｑ１のソースと接続するとともにス
イッチング素子Ｑ４のドレインをスイッチング素子Ｑ３
のソースと接続し、スイッチング素子Ｑ５のソースをス
イッチング素子Ｑ１のドレインに接続するとともにスイ
ッチング素子Ｑ５のドレインをスイッチング素子Ｑ３の
ドレインに接続している。そして、本実施形態では図示
しない制御回路により、図２（ｂ）〜（ｆ）に示すよう
な制御信号を各スイッチング素子Ｑ１〜Ｑ５のゲートに
与えている。

【００２６】次に、図２を参照して、負荷電圧ＶLaが高
い方にばらついたり電源電圧が低下して第１のループか
ら負荷回路４への電流供給ができなくなった場合におけ
る本実施形態の動作を説明する。但し、第１のループか
らの電流供給が可能な場合の動作は従来例２とほぼ同一
である。

【００２７】まず、交流電源ＶＳからの入力電圧Ｖinの
絶対値が所定値Ｖ０より低い期間Ｔ２にはスイッチング
素子Ｑ１をオン、スイッチング素子Ｑ２，Ｑ４，Ｑ５を
オフするとともにスイッチング素子Ｑ３を高周波でオン
／オフさせる。

【００２８】すなわち、期間Ｔ２のスイッチング素子Ｑ
３のオン時には、第１の全波整流器ＤＢ１→インダクタ
Ｌ２→スイッチング素子Ｑ３→第１の全波整流器ＤＢ１
の経路でインダクタＬ２に電流を流すとともに、コンデ
ンサＣ１の放電によりコンデンサＣ１→スイッチング素
子Ｑ３→インダクタＬ１→負荷回路４→スイッチング素
子Ｑ１→コンデンサＣ１の経路（第２のループ）で高圧
放電灯Ｌａに図中逆向きのランプ電流ＩLaを流し、期間
Ｔ２のスイッチング素子Ｑ３のオフ時には、インダクタ
Ｌ２のエネルギ放出により、インダクタＬ２→コンデン
サＣ１→スイッチング素子Ｑ４の寄生ダイオード→第１
の全波整流器ＤＢ１→インダクタＬ２の経路でコンデン
サＣ１に充電電流を流すとともに、インダクタＬ１のエ
ネルギ放出により、インダクタＬ１→負荷回路４→スイ
ッチング素子Ｑ１→スイッチング素子Ｑ４の寄生ダイオ
ード→インダクタＬ１の経路で高圧放電灯Ｌａに引き続
き電流を流している。なお、従来例２で説明したように
スイッチング素子Ｑ３のオン・オフ動作は昇圧チョッパ
動作を兼ねており、昇圧チョッパ動作による力率改善動
作を行っている。

【００２９】一方、交流電源ＶＳからの入力電圧Ｖinの
絶対値が所定値Ｖ０以上であり且つ負荷電圧（ランプ電
圧）ＶLaの絶対値よりも低い期間（期間Ｔ３）、並びに
負荷電圧（ランプ電圧）ＶLaの絶対値よりも高い期間
（期間Ｔ４）には、スイッチング素子Ｑ１〜Ｑ３をオフ
するとともにスイッチング素子Ｑ４，Ｑ５を同期して高
周波でオン／オフさせる。

【００３０】すなわち、期間Ｔ３，Ｔ４のスイッチング
素子Ｑ４，Ｑ５のオン時には、コンデンサＣ１の放電に
よりコンデンサＣ１→スイッチング素子Ｑ５→負荷回路
４→インダクタＬ１→スイッチング素子Ｑ４→コンデン
サＣ１の経路（第３のループ）で高圧放電灯Ｌａに図中
の向きのランプ電流ＩLaを流し、期間Ｔ３，Ｔ４のスイ
ッチング素子Ｑ４，Ｑ５のオフ時には、インダクタＬ１
のエネルギ放出により、インダクタＬ１→スイッチング
素子Ｑ３の寄生ダイオード→コンデンサＣ１→スイッチ
ング素子Ｑ１の寄生ダイオード→負荷回路４→インダク
タＬ１の経路で高圧放電灯Ｌａに引き続きランプ電流Ｉ
Laを流している。

【００３１】而して、本実施形態では、交流電源Ｖｓか
らの入力電圧Ｖinの絶対値が負荷電圧ＶLaよりも低くな
る期間Ｔ３においても第３のループでランプ電流ＩLaを
流すことができるから、図２（ｇ）に示すように期間Ｔ
２〜Ｔ４を通して負荷である高圧放電灯Ｌａにはほぼ正
負対称な波形の交流電流（ランプ電流）ＩLaを流すこと
ができ、カタホレシスやランプ寿命の悪化といった不具
合が生じることがない。しかも、従来例２に比較して素
子数が２つ増加するものの、そのうちの１つはダイオー
ドＤ１を電界効果トランジスタＱ４に置き換えているの
で、回路構成が大幅に複雑化するものではなく、回路効
率が極端に低下することもなく、従来例１に比較すれば
回路構成が簡単であるとともに回路効率が高いものであ
る。

【００３２】なお、本実施形態では交流電源ＶＳからの
入力電圧ＶinやコンデンサＣ１の両端電圧Ｖdcやランプ
電圧ＶLaを検出する回路を図示していないが、上記回路
動作を実現するために必要に応じて制御回路に組み込ま
れるものである。

【００３３】ところで、本実施形態においては期間Ｔ
３，Ｔ４でスイッチング素子Ｑ２が常時オフとなるた
め、第１のループによる電流（入力電流）の供給が行わ
れず、力率の低下を招くことになる。そこで、負荷電圧
ＶLaが高い方にばらついたり電源電圧が低下して第１の
ループから負荷回路４への電流供給ができなくなった場
合に、図示しない制御回路により、図３（ｂ）〜（ｆ）
に示すような制御信号を各スイッチング素子Ｑ１〜Ｑ５
のゲートに与えて、期間Ｔ３，Ｔ４におけるスイッチン
グ素子Ｑ４，Ｑ５のオフ期間にスイッチング素子Ｑ３の
オン期間を設けて入力電流を流すようにすれば力率改善
が可能となる。

【００３４】すなわち、期間Ｔ３，Ｔ４において、スイ
ッチング素子Ｑ１，Ｑ２をオフし、スイッチング素子Ｑ
４，Ｑ５を同期して高周波でオン／オフさせるとともに
スイッチング素子Ｑ４，Ｑ５と反転同期してスイッチン
グ素子Ｑ３をオン／オフさせるのである。

【００３５】而して、期間Ｔ３，Ｔ４のスイッチング素
子Ｑ３がオフ且つスイッチング素子Ｑ４，Ｑ５がオンの
時には、コンデンサＣ１の放電によりコンデンサＣ１→
スイッチング素子Ｑ５→負荷回路４→インダクタＬ１→
スイッチング素子Ｑ４→コンデンサＣ１の経路（第３の
ループ）で高圧放電灯Ｌａに図中の向きのランプ電流Ｉ
Laを流し、期間Ｔ３，Ｔ４のスイッチング素子Ｑ３がオ
ン且つスイッチング素子Ｑ４，Ｑ５がオフの時には、イ
ンダクタＬ１のエネルギ放出により、インダクタＬ１→
スイッチング素子Ｑ３の寄生ダイオード→コンデンサＣ
１→スイッチング素子Ｑ１の寄生ダイオード→負荷回路
４→インダクタＬ１の経路で高圧放電灯Ｌａに引き続き
ランプ電流ＩLaを流すとともに、交流電源Ｖｓ→第１の
全波整流器ＤＢ１→インダクタＬ２→スイッチング素子
Ｑ３→第１の全波整流器ＤＢ１→交流電源Ｖｓの経路で
入力電流を流して力率の改善を図ることができる。

【００３６】また、期間Ｔ４では交流電源Ｖｓからの入
力電圧Ｖinの絶対値が負荷電圧ＶLaよりも高くなるか
ら、図４に示すように、従来例２における期間Ｔ１と同
様にスイッチング素子Ｑ２を高周波でオン／オフして第
１のループにより交流電源Ｖｓからの入力電流を直接負
荷回路４に流すことができる。そして、期間Ｔ３での
み、上述のようにスイッチング素子Ｑ４，Ｑ５を同期し
て高周波でオン／オフさせるとともにスイッチング素子
Ｑ４，Ｑ５と反転同期してスイッチング素子Ｑ３をオン
／オフさせれば、図４（ｇ）に示すようにほぼ正負対称
な波形の負荷電流ＩLaを流しつつ力率を改善することが
できる。なお、期間Ｔ４では負荷電流ＩLaが入力電圧Ｖ
inに比例するように変動することになるが、入力電圧Ｖ
inの大きさに応じてスイッチング素子Ｑ２のオン幅に変
調をかけるなどの方法で負荷電流ＩLaをほぼ一定とする
ことも可能である。

【００３７】なお、図５に示すように第１の全波整流器
ＤＢ１とコンデンサＣ１の接続の向きを反転するととも
に、図中上側の２つのダイオードを第１及び第２の全波
整流器ＤＢ１，ＤＢ２で共用する構成とした場合も、上
述のような動作を行うことで同様の効果が得られるもの
である。

【００３８】（実施形態２）図６は本発明の実施形態２
を示す回路図である。本実施形態は、図１に示した実施
形態１におけるスイッチング素子Ｑ５をダイオードＤ２
に置き換えるとともに、スイッチング素子Ｑ２のドレイ
ンにカソードを接続したダイオードＤ１のアノードをス
イッチング素子Ｑ３のドレインに接続したものであっ
て、これ以外の構成は実施形態１と共通であるから共通
の構成要素には同一の符号を付して説明を省略する。

【００３９】而して、本実施形態では図示しない制御回
路により、図７（ｂ）〜（ｅ）に示すような制御信号を
各スイッチング素子Ｑ１〜Ｑ４のゲートに与えて、負荷
電圧ＶLaが高い方にばらついたり電源電圧が低下して第
１のループから負荷回路４への電流供給ができなくなっ
た場合に以下のような動作を行っている。

【００４０】まず、交流電源ＶＳからの入力電圧Ｖinの
絶対値が所定値Ｖ０より低い期間Ｔ２にはスイッチング
素子Ｑ１をオン、スイッチング素子Ｑ２，Ｑ４をオフす
るとともにスイッチング素子Ｑ３を高周波でオン／オフ
させる。

【００４１】すなわち、期間Ｔ２のスイッチング素子Ｑ
３のオン時には、第１の全波整流器ＤＢ１→インダクタ
Ｌ２→スイッチング素子Ｑ３→第１の全波整流器ＤＢ１
の経路でインダクタＬ２に電流を流すとともに、コンデ
ンサＣ１の放電によりコンデンサＣ１→スイッチング素
子Ｑ３→インダクタＬ１→負荷回路４→スイッチング素
子Ｑ１→コンデンサＣ１の経路（第２のループ）で高圧
放電灯Ｌａに図中逆向きのランプ電流ＩLaを流し、期間
Ｔ２のスイッチング素子Ｑ３のオフ時には、インダクタ
Ｌ２のエネルギ放出により、インダクタＬ２→コンデン
サＣ１→スイッチング素子Ｑ４の寄生ダイオード→第１
の全波整流器ＤＢ１→インダクタＬ２の経路でコンデン
サＣ１に充電電流を流すとともに、インダクタＬ１のエ
ネルギ放出により、インダクタＬ１→負荷回路４→スイ
ッチング素子Ｑ１→スイッチング素子Ｑ４の寄生ダイオ
ード→インダクタＬ１の経路で高圧放電灯Ｌａに引き続
き電流を流している。

【００４２】一方、交流電源ＶＳからの入力電圧Ｖinの
絶対値が所定値Ｖ０以上であり且つ負荷電圧（ランプ電
圧）ＶLaの絶対値よりも低い期間Ｔ３、並びに負荷電圧
（ランプ電圧）ＶLaの絶対値よりも高い期間Ｔ４には、
スイッチング素子Ｑ１をオフするとともにスイッチング
素子Ｑ２，Ｑ４を同期して高周波でオン／オフさせ且つ
スイッチング素子Ｑ３を反転同期して高周波でオン／オ
フさせる。

【００４３】すなわち、期間Ｔ３，Ｔ４のスイッチング
素子Ｑ２，Ｑ４のオン時には、コンデンサＣ１の放電に
よりコンデンサＣ１→ダイオードＤ１→スイッチング素
子Ｑ２→負荷回路４→インダクタＬ１→スイッチング素
子Ｑ４→コンデンサＣ１の経路（第３のループ）で高圧
放電灯Ｌａに図中の向きのランプ電流ＩLaを流し、期間
Ｔ３，Ｔ４のスイッチング素子Ｑ２，Ｑ４のオフ時に
は、インダクタＬ１のエネルギ放出により、インダクタ
Ｌ１→スイッチング素子Ｑ３の寄生ダイオード→コンデ
ンサＣ１→スイッチング素子Ｑ１の寄生ダイオード→負
荷回路４→インダクタＬ１の経路で高圧放電灯Ｌａに引
き続きランプ電流ＩLaを流している。

【００４４】而して、本実施形態でも実施形態１と同様
に、交流電源Ｖｓからの入力電圧Ｖinの絶対値が負荷電
圧ＶLaよりも低くなる期間Ｔ３に第３のループでランプ
電流ＩLaを流すことができるから、図７（ｆ）に示すよ
うに期間Ｔ２〜Ｔ４を通して負荷である高圧放電灯Ｌａ
にはほぼ正負対称な波形の交流電流（ランプ電流）ＩLa
を流すことができ、カタホレシスやランプ寿命の悪化と
いった不具合が生じることがない。しかも、実施形態１
に比較してスイッチング素子Ｑ５が削減でき、その駆動
回路も不要となるので、実施形態１に比較して回路の小
型化やコストダウンが図れるという利点がある。なお、
負荷電圧ＶLaが高い方にばらついたり電源電圧が低下す
ることがなければ、期間Ｔ３，Ｔ４においてスイッチン
グ素子Ｑ２のみをオン／オフしてスイッチング素子Ｑ４
をオフすることで第１のループから負荷回路４へ電流を
供給することが可能である。つまり、スイッチング素子
Ｑ２のオン時に交流電源ＶｓとコンデンサＣ１の何れか
ら負荷回路４に電流を供給するかをスイッチング素子Ｑ
４で制御しているものである。

【００４５】また、期間Ｔ４では交流電源Ｖｓからの入
力電圧Ｖinの絶対値が負荷電圧ＶLaよりも高くなるか
ら、図８に示すように、従来例２における期間Ｔ１と同
様にスイッチング素子Ｑ２のみを高周波でオン／オフし
て第１のループにより交流電源Ｖｓからの入力電流を直
接負荷回路４に流すことができる。そして、期間Ｔ３
で、上述のようにスイッチング素子Ｑ２，Ｑ４を同期し
て高周波でオン／オフさせるとともにスイッチング素子
Ｑ２，Ｑ４と反転同期してスイッチング素子Ｑ３をオン
／オフさせれば、図８（ｆ）に示すようにほぼ正負対称
な波形の負荷電流ＩLaを流しつつ力率を改善することが
できる。なお、期間Ｔ４では負荷電流ＩLaが入力電圧Ｖ
inに比例するように変動することになるが、入力電圧Ｖ
inの大きさに応じてスイッチング素子Ｑ２のオン幅に変
調をかけるなどの方法で負荷電流ＩLaをほぼ一定とする
ことも可能である。

【００４６】ところで、無負荷状態（高圧放電灯Ｌａが
消灯している状態）において負荷回路４に対して対角辺
の位置にある２つのスイッチング素子Ｑ１とＱ３及びＱ
２とＱ４を同期し且つ各組のスイッチング素子を反転同
期して高周波でオン／オフさせることにより、高圧放電
灯Ｌａ及びイグナイタＩＧに並列接続されたコンデンサ
Ｃ２の両端にコンデンサＣ１の両端電圧Ｖdcにほぼ等し
い高電圧を生じさせた状態でイグナイタＩＧから高電圧
パルスを印加すれば、高圧放電灯Ｌａが始動し易いもの
である。しかしながら、スイッチング素子Ｑ１，Ｑ３の
オン時にコンデンサＣ２の両端に生じる電圧がスイッチ
ング素子Ｑ１，Ｑ３のオフ時に電源電圧と重畳し、コン
デンサＣ２の充電電荷がコンデンサＣ１へ放電されてし
まうためにコンデンサＣ２の両端電圧が低下して始動性
の改善ができない虞がある。

【００４７】そこで、図９に示すようにスイッチング素
子Ｑ４のドレインと第１の全波整流器ＤＢ１の低電位側
の出力端との間にスイッチング素子Ｑ６を挿入するとと
もにスイッチング素子Ｑ４，Ｑ６と並列にダイオードＤ
３を接続し、無負荷時にスイッチング素子Ｑ１，Ｑ３，
Ｑ６を同期してオン／オフさせれば、上述のようにコン
デンサＣ２の充電電荷がコンデンサＣ１へ放電されるこ
とがなく、コンデンサＣ２の両端電圧の低下を防いで始
動性の改善が図れるものである。なお、無負荷時以外の
定常点灯時等においてはスイッチング素子Ｑ６を常時オ
ンすることで図６に示した回路と等価になり、上述のよ
うにランプ電流ＩLaをほぼ正負対称な波形としてカタホ
レシスやランプ寿命の悪化といった不具合の発生を防止
することができる。

【００４８】（実施形態３）図１０は本発明の実施形態
３を示す回路図である。本実施形態は、図１８に示した
従来例３におけるダイオードＤ１をスイッチング素子Ｑ
５に置き換えたものであって、これ以外の構成は従来例
３と共通であるから共通の構成要素には同一の符号を付
して説明を省略する。

【００４９】すなわち、スイッチング素子Ｑ５のソース
をスイッチング素子Ｑ３のドレインと接続するとともに
スイッチング素子Ｑ５のドレインをスイッチング素子Ｑ
１のドレインと接続している。そして、本実施形態では
図示しない制御回路により、図１１（ｂ）〜（ｆ）に示
すような制御信号を各スイッチング素子Ｑ１〜Ｑ５のゲ
ートに与えている。

【００５０】次に、図１１を参照して、負荷電圧ＶLaが
高い方にばらついたり電源電圧が低下して第１のループ
から負荷回路４への電流供給ができなくなった場合にお
ける本実施形態の動作を説明する。但し、第１のループ
からの電流供給が可能な場合の動作は従来例３とほぼ同
一である。

【００５１】まず、入力電圧Ｖinの絶対値が所定値Ｖ０
より低い期間Ｔ２にはスイッチング素子Ｑ１をオン、ス
イッチング素子Ｑ２，Ｑ４，Ｑ５をオフするとともにス
イッチング素子Ｑ３を高周波でオン・オフさせている。

【００５２】すなわち、期間Ｔ２のスイッチング素子Ｑ
３のオン時には、第１の全波整流器ＤＢ１→インダクタ
Ｌ２→スイッチング素子Ｑ３→第１の全波整流器ＤＢ１
の経路でインダクタＬ２に電流を流すとともに、コンデ
ンサＣ１の放電によりコンデンサＣ１→スイッチング素
子Ｑ１→負荷回路４→インダクタＬ１→スイッチング素
子Ｑ３→コンデンサＣ１の経路（第２のループ）で高圧
放電灯Ｌａに図中の向きのランプ電流ＩLaを流し、期間
Ｔ２のスイッチング素子Ｑ３のオフ時には、インダクタ
Ｌ２のエネルギ放出により、インダクタＬ２→スイッチ
ング素子Ｑ５の寄生ダイオード→コンデンサＣ１→第１
の全波整流器ＤＢ１→インダクタＬ２の経路でコンデン
サＣ１に充電電流を流すとともに、インダクタＬ１のエ
ネルギ放出により、インダクタＬ１→スイッチング素子
Ｑ５の寄生ダイオード→スイッチング素子Ｑ１→負荷回
路４→インダクタＬ１の経路で高圧放電灯Ｌａに引き続
き電流ＩLaを流している。なお、スイッチング素子Ｑ３
のオン・オフ動作は昇圧チョッパ動作を兼ねており、期
間Ｔ２には昇圧チョッパ動作による力率改善動作を行っ
ている。

【００５３】一方、交流電源ＶＳからの入力電圧Ｖinの
絶対値が所定値Ｖ０以上であり且つ負荷電圧（ランプ電
圧）ＶLaの絶対値よりも低い期間Ｔ３、並びに負荷電圧
（ランプ電圧）ＶLaの絶対値よりも高い期間期間Ｔ４に
は、スイッチング素子Ｑ１，Ｑ３，Ｑ４をオフするとと
もにスイッチング素子Ｑ２，Ｑ５を同期して高周波でオ
ン・オフさせている。

【００５４】すなわち、期間Ｔ３，Ｔ４のスイッチング
素子Ｑ２，Ｑ５のオン時には、コンデンサＣ１→スイッ
チング素子Ｑ５→インダクタＬ１→負荷回路４→スイッ
チング素子Ｑ２→コンデンサＣ１の経路（第３のルー
プ）で高圧放電灯Ｌａにランプ電流ＩLaを流し、期間Ｔ
３，Ｔ４のスイッチング素子Ｑ２，Ｑ５のオフ時には、
インダクタＬ１のエネルギ放出によりインダクタＬ１→
負荷回路４→スイッチング素子Ｑ１の寄生ダイオード→
コンデンサＣ１→スイッチング素子Ｑ３の寄生ダイオー
ド→インダクタＬ１の経路で高圧放電灯Ｌａに引き続き
電流ＩLaを流している。

【００５５】而して、本実施形態でも実施形態１と同様
に、交流電源Ｖｓからの入力電圧Ｖinの絶対値が負荷電
圧ＶLaよりも低くなる期間Ｔ３においても第３のループ
でランプ電流ＩLaを流すことができるから、図１１
（ｇ）に示すように期間Ｔ２〜Ｔ４を通して負荷である
高圧放電灯Ｌａにはほぼ正負対称な波形の交流電流（ラ
ンプ電流）ＩLaを流すことができ、カタホレシスやラン
プ寿命の悪化といった不具合が生じることがない。しか
も、従来例３に比較して素子数が１つ増加するものの、
ダイオードＤ１を電界効果トランジスタＱ５に置き換え
ているので、回路構成が大幅に複雑化するものではな
く、回路効率が極端に低下することもなく、従来例１に
比較すれば回路構成が簡単であるとともに回路効率が高
いものである。

【００５６】ところで、本実施形態においてはスイッチ
ング素子Ｑ４が常時オフとなるために第１のループによ
る入力電流の供給が行われず、力率の低下を招くことに
なる。そこで、負荷電圧ＶLaが高い方にばらついたり電
源電圧が低下して第１のループから負荷回路４への電流
供給ができなくなった場合に、図示しない制御回路によ
り、図１２（ｂ）〜（ｆ）に示すような制御信号を各ス
イッチング素子Ｑ１〜Ｑ５のゲートに与えて、期間Ｔ
３，Ｔ４におけるスイッチング素子Ｑ２，Ｑ５のオフ期
間にスイッチング素子Ｑ３のオン期間を設けて入力電流
を流すようにすれば力率改善が可能となる。

【００５７】また、期間Ｔ４では交流電源Ｖｓからの入
力電圧Ｖinの絶対値が負荷電圧ＶLaよりも高くなるか
ら、図１３に示すように、従来例３における期間Ｔ１と
同様にスイッチング素子Ｑ４を常時オンとし且つスイッ
チング素子Ｑ２を高周波でオン／オフして第１のループ
により交流電源Ｖｓからの入力電流を直接負荷回路４に
流すことができる。そして、期間Ｔ３でのみ、上述のよ
うにスイッチング素子Ｑ２，Ｑ５を同期して高周波でオ
ン／オフさせるとともにスイッチング素子Ｑ２，Ｑ５と
反転同期してスイッチング素子Ｑ３をオン／オフさせれ
ば、図１３（ｇ）に示すようにほぼ正負対称な波形の負
荷電流ＩLaを流しつつ力率を改善することができる。な
お、期間Ｔ４では負荷電流ＩLaが入力電圧Ｖinに比例す
るように変動することになるが、入力電圧Ｖinの大きさ
に応じてスイッチング素子Ｑ２のオン幅に変調をかける
などの方法で負荷電流ＩLaをほぼ一定とすることも可能
である。

【００５８】（実施形態４）図１４に本発明の実施形態
４の回路図を示す。本実施形態は、交流電源Ｖｓに接続
された全波整流器ＤＢと、全波整流器ＤＢの出力端間に
インダクタＬ２及びダイオードＤ１を介して接続された
平滑用のコンデンサＣ１と、コンデンサＣ１に並列接続
されたスイッチング素子Ｑ１，Ｑ２の直列回路と、全波
整流器ＤＢの出力端間に接続されたスイッチング素子Ｑ
３，Ｑ４の直列回路と、スイッチング素子Ｑ１，Ｑ２の
接続点とＱ３，Ｑ４の接続点の間に直列に接続されたイ
ンダクタＬ１及び負荷回路４と、インダクタＬ２及びダ
イオードＤ１の接続点と全波整流器ＤＢの低電位側の出
力端の間に接続されたスイッチング素子Ｑ５と、ダイオ
ードＤ１及びスイッチング素子Ｑ１の接続点とスイッチ
ング素子Ｑ３，Ｑ４の接続点の間に接続されたスイッチ
ング素子Ｑ６とを備える。

【００５９】次に、負荷電圧ＶLaが高い方にばらついた
り電源電圧が低下したりすることなく、第１のループ
（交流電源Ｖｓ→全波整流器ＤＢ→スイッチング素子Ｑ
３→インダクタＬ１→負荷回路４→スイッチング素子Ｑ
２→全波整流器ＤＢ→交流電源Ｖｓの経路）から負荷回
路４への電流供給ができる通常状態の動作を説明する。

【００６０】この通常状態では、図示しない制御回路に
より、入力電圧Ｖinの絶対値が所定値Ｖ０より高い期間
Ｔ１にはスイッチング素子Ｑ２をオン、スイッチング素
子Ｑ１，Ｑ４をオフとするとともに、スイッチング素子
Ｑ３，Ｑ５を反転同期して高周波でオン／オフし、入力
電圧Ｖinの絶対値が所定値Ｖ０より低い期間Ｔ２にはス
イッチング素子Ｑ４をオン、スイッチング素子Ｑ２，Ｑ
３をオフとするとともに、スイッチング素子Ｑ１，Ｑ５
を同期して高周波でオン／オフさせている。但し、スイ
ッチング素子Ｑ６は常時オフのままとする。

【００６１】すなわち、期間Ｔ１のスイッチング素子Ｑ
３がオン且つスイッチング素子Ｑ５がオフの時には上記
第１のループで交流電源Ｖｓから直接負荷回路４に負荷
電流ＩLaを流すとともに、インダクタＬ２のエネルギ放
出によりインダクタＬ２→ダイオードＤ１→コンデンサ
Ｃ１→全波整流器ＤＢの経路でコンデンサＣ１を充電
し、スイッチング素子Ｑ３がオフ且つスイッチング素子
Ｑ５がオンの時には、インダクタＬ１のエネルギ放出に
より、インダクタＬ１→負荷回路４→スイッチング素子
Ｑ２→スイッチング素子Ｑ４の寄生ダイオード→インダ
クタＬ１の経路で高圧放電灯Ｌａに引き続き電流ＩLaを
流すとともに、全波整流器ＤＢ→インダクタＬ２→スイ
ッチング素子Ｑ５→全波整流器ＤＢの経路でインダクタ
Ｌ２に電流を流す。

【００６２】一方、期間Ｔ２のスイッチング素子Ｑ１，
Ｑ５のオン時には、コンデンサＣ１の放電によりコンデ
ンサＣ１→スイッチング素子Ｑ１→負荷回路４→インダ
クタＬ１→スイッチング素子Ｑ４→コンデンサＣ１の経
路（第２のループ）で負荷電流ＩLaを流すとともに全波
整流器ＤＢ→インダクタＬ２→スイッチング素子Ｑ５→
全波整流器ＤＢの経路で入力電流を流し、スイッチング
素子Ｑ１，Ｑ５のオフ時には、インダクタＬ２のエネル
ギ放出によりインダクタＬ２→ダイオードＤ１→コンデ
ンサＣ１→全波整流器ＤＢの経路で入力電流を流してコ
ンデンサＣ１を充電する昇圧チョッパ動作を行って力率
改善を図っている。また、インダクタＬ２のエネルギ放
出後に、インダクタＬ１のエネルギ放出によりインダク
タＬ１→スイッチング素子Ｑ４→スイッチング素子Ｑ２
の寄生ダイオード→負荷回路４→インダクタＬ１の経路
で負荷電流ＩLaが回生する。

【００６３】次に、負荷電圧ＶLaが高い方にばらついた
り電源電圧が低下して第１のループから負荷回路４への
電流供給ができなくなった場合における動作を説明す
る。

【００６４】この場合、交流電源ＶＳからの入力電圧Ｖ
inの絶対値が所定値Ｖ０以上である期間Ｔ１にスイッチ
ング素子Ｑ３の代わりにスイッチング素子Ｑ６をスイッ
チング素子Ｑ５と反転同期して高周波でオン／オフさせ
る。

【００６５】すなわち、スイッチング素子Ｑ６がオン且
つスイッチング素子Ｑ５がオフの時にはコンデンサＣ１
の放電によりコンデンサＣ１→スイッチング素子Ｑ６→
インダクタＬ１→負荷回路４→スイッチング素子Ｑ２→
コンデンサＣ１の経路（第３のループ）で負荷電流ＩLa
を流すとともに、インダクタＬ２のエネルギ放出により
インダクタＬ２→ダイオードＤ１→コンデンサＣ１→全
波整流器ＤＢの経路でコンデンサＣ１を充電し、スイッ
チング素子Ｑ６がオフ且つスイッチング素子Ｑ５がオン
の時には、インダクタＬ１のエネルギ放出により、イン
ダクタＬ１→負荷回路４→スイッチング素子Ｑ２→スイ
ッチング素子Ｑ４の寄生ダイオード→インダクタＬ１の
経路で高圧放電灯Ｌａに引き続き電流ＩLaを流すととも
に、全波整流器ＤＢ→インダクタＬ２→スイッチング素
子Ｑ５→全波整流器ＤＢの経路でインダクタＬ２に電流
を流す。

【００６６】而して、本実施形態でも他の実施形態と同
様に、交流電源Ｖｓからの入力電圧Ｖinの絶対値が負荷
電圧ＶLaよりも低くなる期間においても第３のループで
ランプ電流ＩLaを流すことができるから、全ての期間を
通して負荷である高圧放電灯Ｌａにはほぼ正負対称な波
形の交流電流（ランプ電流）ＩLaを流すことができ、カ
タホレシスやランプ寿命の悪化といった不具合が生じる
ことがない。しかも、従来例１に比較すれば回路構成が
簡単であるとともに回路効率が高いものである。

【００６７】

【発明の効果】請求項１の発明は、直流電源から第１の
スイッチング素子及びインダクタを介して負荷に電力を
供給する第１のループと、平滑用のコンデンサから第２
のスイッチング素子及びインダクタを介して負荷に電力
を供給する第２のループと、前記コンデンサから第３の
スイッチング素子及びインダクタを介して負荷に電力を
供給する第３のループとを有し、第１のループに流れる
負荷電流の向きと第２のループに流れる負荷電流の向き
を逆向きとするとともに、第１のループに流れる負荷電
流の向きと第３のループに流れる負荷電流の向きを同一
とし、第２のループと第３のループを交互に切り換えて
負荷に交流電流を供給するので、通常は直流電源又はコ
ンデンサから負荷に電力を供給することで従来例に比較
して電力変換過程が少なくなるため、回路構成が簡単で
あるとともに回路効率が高くなり、負荷電圧が高い方に
ばらついたり電源電圧が低下して第１のループから負荷
回路への電流供給ができなくなった場合においては、第
２のループと第３のループを交互に切り換えて負荷に交
流電流を供給することで負荷に正負対称な波形の交流電
流を流すことが可能となるという効果がある。

【００６８】請求項２の発明は、請求項１の発明におい
て、直流電源は交流電源と整流回路を有し、第３のスイ
ッチング素子のオン時に交流電源から入力電流を流して
なるので、力率の改善が図れるという効果がある。

【図面の簡単な説明】

【図１】実施形態１を示す回路図である。

【図２】同上の動作説明図である。

【図３】同上の他の動作説明図である。

【図４】同上のさらに他の動作説明図である。

【図５】同上の他の回路構成を示す回路図である。

【図６】実施形態２を示す回路図である。

【図７】同上の動作説明図である。

【図８】同上の他の動作説明図である。

【図９】同上の他の回路構成を示す回路図である。

【図１０】実施形態３を示す回路図である。

【図１１】同上の動作説明図である。

【図１２】同上の他の動作説明図である。

【図１３】同上のさらに他の動作説明図である。

【図１４】実施形態４を示す回路図である。

【図１５】従来例１を示す回路図である。

【図１６】従来例２を示す回路図である。

【図１７】同上の動作説明図である。

【図１８】実施形態３を示す回路図である。

【図１９】同上の動作説明図である。

【図２０】従来例２，３の動作説明図である。

【符号の説明】

４ 負荷回路 Ｖｓ 交流電源 ＤＢ１ 第１の全波整流器 ＤＢ２ 第２の全波整流器 Ｑ１〜Ｑ５ スイッチング素子 Ｌ１，Ｌ２ インダクタ Ｃ１ コンデンサ Ｌａ 高圧放電灯

フロントページの続き Ｆターム(参考） 3K072 AA11 AC11 BA03 BB01 BC01 BC03 CA01 GA02 GB18 5H007 AA17 BB03 CA02 CB05 CB09 CC03 DA06 EA02 FA05

Claims (9)

【特許請求の範囲】
1. 【請求項１】 直流電源から第１のスイッチング素子及
   びインダクタを介して負荷に電力を供給する第１のルー
   プと、平滑用のコンデンサから第２のスイッチング素子
   及びインダクタを介して負荷に電力を供給する第２のル
   ープと、前記コンデンサから第３のスイッチング素子及
   びインダクタを介して負荷に電力を供給する第３のルー
   プとを有し、第１のループに流れる負荷電流の向きと第
   ２のループに流れる負荷電流の向きを逆向きとするとと
   もに、第１のループに流れる負荷電流の向きと第３のル
   ープに流れる負荷電流の向きを同一とし、第２のループ
   と第３のループを交互に切り換えて負荷に交流電流を供
   給することを特徴とするインバータ装置。
2. 【請求項２】 直流電源は交流電源と整流回路を有し、
   第３のスイッチング素子のオン時に交流電源から入力電
   流を流してなることを特徴とする請求項１記載のインバ
   ータ装置。
3. 【請求項３】 互いに一部の回路素子を共用しつつ交流
   電源を整流する第１及び第２の全波整流器と、第１の全
   波整流器の出力端間に接続される第１のインダクタ及び
   第３のスイッチング素子の直列回路と、第３のスイッチ
   ング素子の両端に接続される平滑用のコンデンサ及び第
   ４のスイッチング素子の直列回路と、平滑用のコンデン
   サと並列に接続される第１及び第５のスイッチング素子
   の直列回路と、第３及び第４のスイッチング素子の接続
   点と第１及び第５のスイッチング素子の接続点の間に挿
   入される負荷回路及び第２のインダクタの直列回路と、
   第２の全波整流器の一方の出力端と第１及び第５のスイ
   ッチング素子の接続点の間に挿入される第２のスイッチ
   ング素子とを備え、第１及び第２の全波整流回路の脈流
   出力電圧が所定値よりも低い期間では第１のスイッチン
   グ素子をオンとするとともに負荷回路及び第２のインダ
   クタの直列回路に対して第１のスイッチング素子と対角
   辺の位置にある第３のスイッチング素子を高周波でオン
   ／オフし、第１及び第２の全波整流回路の脈流出力電圧
   が所定値よりも高い期間では負荷回路及び第２のインダ
   クタの直列回路に対して対角辺の位置にある第４及び第
   ５のスイッチング素子を同期させて高周波でオン／オフ
   することを特徴とする請求項１記載のインバータ装置。
4. 【請求項４】 互いに一部の回路素子を共用しつつ交流
   電源を整流する第１及び第２の全波整流器と、第１の全
   波整流器の出力端間に接続される第１のインダクタ及び
   第３のスイッチング素子の直列回路と、第３のスイッチ
   ング素子の両端に接続される平滑用のコンデンサ及び第
   ４のスイッチング素子の直列回路と、平滑用のコンデン
   サと並列に接続される第１及び第５のスイッチング素子
   の直列回路と、第３及び第４のスイッチング素子の接続
   点と第１及び第５のスイッチング素子の接続点の間に挿
   入される負荷回路及び第２のインダクタの直列回路と、
   第２の全波整流器の一方の出力端と第１及び第５のスイ
   ッチング素子の接続点の間に挿入される第２のスイッチ
   ング素子とを備え、第１及び第２の全波整流回路の脈流
   出力電圧が所定値よりも低い期間では第１のスイッチン
   グ素子をオンとするとともに負荷回路及び第２のインダ
   クタの直列回路に対して第１のスイッチング素子と対角
   辺の位置にある第３のスイッチング素子を高周波でオン
   ／オフし、第１及び第２の全波整流回路の脈流出力電圧
   が所定値よりも高い期間では負荷回路及び第２のインダ
   クタの直列回路に対して対角辺の位置にある第４及び第
   ５のスイッチング素子を同期させて高周波でオン／オフ
   するとともに第４及び第５のスイッチング素子のオフ期
   間に第３のスイッチング素子のオン期間を設けることを
   特徴とする請求項１記載のインバータ装置。
5. 【請求項５】 互いに一部の回路素子を共用しつつ交流
   電源を整流する第１及び第２の全波整流器と、第１の全
   波整流器の出力端間に接続される第１のインダクタ及び
   第３のスイッチング素子の直列回路と、第３のスイッチ
   ング素子の両端に接続される平滑用のコンデンサ及び第
   ４のスイッチング素子の直列回路と、平滑用のコンデン
   サと並列に接続される第１及び第５のスイッチング素子
   の直列回路と、第３及び第４のスイッチング素子の接続
   点と第１及び第５のスイッチング素子の接続点の間に挿
   入される負荷回路及び第２のインダクタの直列回路と、
   第２の全波整流器の一方の出力端と第１及び第５のスイ
   ッチング素子の接続点の間に挿入される第２のスイッチ
   ング素子とを備え、第１及び第２の全波整流回路の脈流
   出力電圧が所定値よりも低い期間では第１のスイッチン
   グ素子をオンとするとともに負荷回路及び第２のインダ
   クタの直列回路に対して第１のスイッチング素子と対角
   辺の位置にある第３のスイッチング素子を高周波でオン
   ／オフし、第１及び第２の全波整流回路の脈流出力電圧
   が所定値よりも高く且つ負荷電圧よりも低い期間では負
   荷回路及び第２のインダクタの直列回路に対して対角辺
   の位置にある第４及び第５のスイッチング素子を同期さ
   せて高周波でオン／オフするとともに第４及び第５のス
   イッチング素子のオフ期間に第３のスイッチング素子の
   オン期間を設け、第１及び第２の全波整流回路の脈流出
   力電圧が所定値よりも高く且つ負荷電圧よりも高い期間
   では第２のスイッチング素子を除く他のスイッチング素
   子をオフするとともに第２のスイッチング素子を高周波
   でオン／オフすることを特徴とする請求項１記載のイン
   バータ装置。
6. 【請求項６】 互いに一部の回路素子を共用しつつ交流
   電源を整流する第１及び第２の全波整流器と、第１の全
   波整流器の出力端間に接続される第１のインダクタ及び
   第３のスイッチング素子の直列回路と、第３のスイッチ
   ング素子の両端に接続される平滑用のコンデンサ及び第
   ４のスイッチング素子の直列回路と、平滑用のコンデン
   サと並列に接続される第１のスイッチング素子及び第１
   のダイオードの直列回路と、第３及び第４のスイッチン
   グ素子の接続点と第１のスイッチング素子及び第１のダ
   イオードの接続点の間に挿入される負荷回路及び第２の
   インダクタの直列回路と、第１のダイオードと並列に接
   続される第２のダイオード及び第２のスイッチング素子
   の直列回路とを備え、第２のダイオードと第２のスイッ
   チング素子の接続点に第２の全波整流器の一方の出力端
   が接続されてなり、第１及び第２の全波整流回路の脈流
   出力電圧が所定値よりも低い期間では第１のスイッチン
   グ素子をオンとするとともに負荷回路及び第２のインダ
   クタの直列回路に対して第１のスイッチング素子と対角
   辺の位置にある第３のスイッチング素子を高周波でオン
   ／オフし、第１及び第２の全波整流回路の脈流出力電圧
   が所定値よりも高い期間では第２及び第４のスイッチン
   グ素子を同期させて高周波でオン／オフするとともに第
   ２及び第４のスイッチング素子のオフ期間に第３のスイ
   ッチング素子のオン期間を設けることを特徴とする請求
   項１記載のインバータ装置。
7. 【請求項７】 互いに一部の回路素子を共用しつつ交流
   電源を整流する第１及び第２の全波整流器と、第１の全
   波整流器の出力端間に接続される第１のインダクタ及び
   第３のスイッチング素子の直列回路と、第３のスイッチ
   ング素子の両端に接続される平滑用のコンデンサ及び第
   ４のスイッチング素子の直列回路と、平滑用のコンデン
   サと並列に接続される第１のスイッチング素子及び第１
   のダイオードの直列回路と、第３及び第４のスイッチン
   グ素子の接続点と第１のスイッチング素子及び第１のダ
   イオードの接続点の間に挿入される負荷回路及び第２の
   インダクタの直列回路と、第１のダイオードと並列に接
   続される第２のダイオード及び第２のスイッチング素子
   の直列回路とを備え、第２のダイオードと第２のスイッ
   チング素子の接続点に第２の全波整流器の一方の出力端
   が接続されてなり、第１及び第２の全波整流回路の脈流
   出力電圧が所定値よりも低い期間では第１のスイッチン
   グ素子をオンとするとともに負荷回路及び第２のインダ
   クタの直列回路に対して第１のスイッチング素子と対角
   辺の位置にある第３のスイッチング素子を高周波でオン
   ／オフし、第１及び第２の全波整流回路の脈流出力電圧
   が所定値よりも高く且つ負荷電圧よりも低い期間では第
   ２及び第４のスイッチング素子を同期させて高周波でオ
   ン／オフするとともに第２及び第４のスイッチング素子
   のオフ期間に第３のスイッチング素子のオン期間を設
   け、第１及び第２の全波整流回路の脈流出力電圧が所定
   値よりも高く且つ負荷電圧よりも高い期間では第２のス
   イッチング素子を除く他のスイッチング素子をオフする
   とともに第２のスイッチング素子を高周波でオン／オフ
   することを特徴とする請求項１記載のインバータ装置。
8. 【請求項８】 互いに一部の回路素子を共用しつつ交流
   電源を整流する第１及び第２の全波整流器と、平滑用の
   コンデンサと、平滑用のコンデンサに並列に接続される
   第１及び第２のスイッチング素子の直列回路と、平滑用
   のコンデンサに並列に接続される第３及び第５のスイッ
   チング素子の直列回路と、第１及び第２のスイッチング
   素子の接続点と第３及び第５のスイッチング素子の接続
   点の間に挿入される負荷回路及び第２のインダクタの直
   列回路と、第１の全波整流器の一方の出力端と第３及び
   第５のスイッチング素子の接続点の間に挿入される第１
   のインダクタと、第２の全波整流器の一方の出力端と第
   ３及び第５のスイッチング素子の接続点の間に挿入され
   る第４のスイッチング素子とを備え、第１及び第２の全
   波整流回路の脈流出力電圧が所定値よりも低い期間では
   第１のスイッチング素子をオンとするとともに負荷回路
   及び第２のインダクタの直列回路に対して第１のスイッ
   チング素子と対角辺の位置にある第３のスイッチング素
   子を高周波でオン／オフし、第１及び第２の全波整流回
   路の脈流出力電圧が所定値よりも高い期間では負荷回路
   及び第２のインダクタの直列回路に対して対角辺の位置
   にある第２及び第５のスイッチング素子を同期させて高
   周波でオン／オフするとともに第２及び第５のスイッチ
   ング素子のオフ期間に第３のスイッチング素子のオン期
   間を設けることを特徴とする請求項１記載のインバータ
   装置。
9. 【請求項９】 互いに一部の回路素子を共用しつつ交流
   電源を整流する第１及び第２の全波整流器と、平滑用の
   コンデンサと、平滑用のコンデンサに並列に接続される
   第１及び第２のスイッチング素子の直列回路と、平滑用
   のコンデンサに並列に接続される第３及び第５のスイッ
   チング素子の直列回路と、第１及び第２のスイッチング
   素子の接続点と第３及び第５のスイッチング素子の接続
   点の間に挿入される負荷回路及び第２のインダクタの直
   列回路と、第１の全波整流器の一方の出力端と第３及び
   第５のスイッチング素子の接続点の間に挿入される第１
   のインダクタと、第２の全波整流器の一方の出力端と第
   ３及び第５のスイッチング素子の接続点の間に挿入され
   る第４のスイッチング素子とを備え、第１及び第２の全
   波整流回路の脈流出力電圧が所定値よりも低い期間では
   第１のスイッチング素子をオンとするとともに負荷回路
   及び第２のインダクタの直列回路に対して第１のスイッ
   チング素子と対角辺の位置にある第３のスイッチング素
   子を高周波でオン／オフし、第１及び第２の全波整流回
   路の脈流出力電圧が所定値よりも高く且つ負荷電圧より
   も低い期間では第２及び第５のスイッチング素子を同期
   させて高周波でオン／オフするとともに第２及び第５の
   スイッチング素子のオフ期間に第３のスイッチング素子
   のオン期間を設け、第１及び第２の全波整流回路の脈流
   出力電圧が所定値よりも高く且つ負荷電圧よりも高い期
   間では第４のスイッチング素子を常時オンするとともに
   第２のスイッチング素子を高周波でオン／オフすること
   を特徴とする請求項１記載のインバータ装置。