JP2002353514A - 発光ダイオード - Google Patents
発光ダイオードInfo
- Publication number
- JP2002353514A JP2002353514A JP2001161976A JP2001161976A JP2002353514A JP 2002353514 A JP2002353514 A JP 2002353514A JP 2001161976 A JP2001161976 A JP 2001161976A JP 2001161976 A JP2001161976 A JP 2001161976A JP 2002353514 A JP2002353514 A JP 2002353514A
- Authority
- JP
- Japan
- Prior art keywords
- emitting diode
- light
- light emitting
- main body
- diode element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12041—LED
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Device Packages (AREA)
Abstract
光ダイオードを貫通させて表面実装する場合に、前記孔
の開口面積をできるだけ小さくし、発光ダイオード以外
にも表面実装される各種電子部品の高密度化を図ること
である。 【解決手段】 一対の外部接続用電極34,35が設け
られたベース部32a,32bと、このベース部32
a,32bの略中央部から立ち上がる本体部33とで略
T字状に形成され、前記本体部33には発光ダイオード
素子45が配置され、この発光ダイオード素子45と前
記外部接続用電極34,35とが電気的に接続されると
共に発光ダイオード素子45が樹脂封止体47によって
被覆され、且つベース部32a,32bから本体部33
に立ち上がる両者の角部40a,40bにはベース部3
2a,32b側をえぐる凹部41a,41bが形成され
ている。
Description
係り、特にT字状に形成された側面発光タイプの発光ダ
イオードに関するものである。
器の液晶表示では、バックライト用の光源としてチップ
型の発光ダイオードが利用されることが多い。このチッ
プ型発光ダイオード1は、例えば図10に示したよう
に、ガラスエポキシ基板2(以下、ガラエポ基板とい
う)の上面に一対の電極3,4をパターン形成し、一方
の電極3の上に導電性接着剤(図示せず)を用いて発光
ダイオード素子6を固着すると共に、発光ダイオード素
子6の上面電極と前記他方の電極4とをボンディングワ
イヤ7で接続し、このボンディングワイヤ7及び発光ダ
イオード素子6を透明樹脂体8によって封止した構造で
あり、プリント配線基板(以下PCBという)9に表面
実装されるタイプである。
示のバックライト用の光源として利用する場合、例えば
図11に示すように、チップ型発光ダイオード1をPC
B9の裏面側に配置し、ガラエポ基板2の上記電極3,
4を半田10で固定すると共に、PCB9に開設した孔
11の中にチップ型発光ダイオード1の透明樹脂体8を
差し込む方法が取られている。発光ダイオード素子6か
ら上方向に発光した光は、PCB9の上面側に配置した
導光板13の端部の反射面14に当たって略直角方向に
屈折され、導光板13内に真っ直ぐ導かれることで、液
晶表示の裏面側を照射する。
チップ型発光ダイオード1にあっては、反射面14で直
角方向に屈曲した光だけが導光板13内に導かれること
から、発光ダイオード素子6で発光しても有効に利用さ
れない光が多く存在すると共に、反射面14でも光の損
失が生じてしまうといった問題があった。
するために、特願2000−278087号において、
図12及び図13に示すようなT字状の発光ダイオード
16を提案した。このT字状の発光ダイオード16は、
左右のベース部17a,17bと、このベース部17
a,17bの中央から立ち上がる本体部18とで略T字
状に形成され、ベース部17a,17bの上面をPCB
19の裏面に固定すると共に、本体部18をPCB19
に設けた円孔20から上面側に貫通させたものである。
このような構成からなる発光ダイオード16では、発光
部21がPCB19の上面側で横方向に発光するので、
その発光した光をそのまま導光板14の端部に導くこと
ができ、光損失が少なくて済むといった効果がある。
オード16は、ベース部17a,17bから本体部18
が立ち上がる角部22a,22bが成形工程上、アール
の付いた湾曲形状となってしまう。それ故、円孔20の
周縁部が角部22の湾曲部分に当たらないように、PC
B19に開設した円孔20の直径R1を大きくして、ベ
ース部17a,17bの上面を円孔20の周縁部の下面
に密着させて確実に半田固定できるようにしている。し
かし、上記のように円孔20を大きく形成してしまう
と、PCB19に表面実装される電子部品の高密度化及
び搭載機器の小型化を図る上からは不利となる。
イオードをPCB上に表面実装する場合に、発光ダイオ
ードを貫通させるためにPCBに開設する孔の開口をで
きるだけ小さくして、表面実装される電子部品の高密度
化及び搭載機器の小型化を図ることである。
に、本発明の請求項1に係る発光ダイオードは、一対の
外部接続用電極が設けられたベース部と、このベース部
の略中央部から立ち上がる本体部とで略T字状に形成さ
れ、前記本体部には発光部が設けられ、この発光部と前
記外部接続用電極とが電気的に接続されると共に発光部
が樹脂封止され、且つベース部から本体部に立ち上がる
両者の角部にはベース部側及び本体部側の少なくとも一
方側をえぐる凹部が形成されていることを特徴とする。
字状に形成したことから、発光ダイオードをPCBの裏
面側で固定した場合でも発光ダイオードの発光部を表面
側に露出させ、側面発光させることができるので、液晶
表示のバックライト用の光源として使用した場合には、
従来のような光の反射を利用することなく発光部で発光
した光の多くを導光板内に導くことができる。また、ベ
ース部と本体部との角部に凹部を形成したことによっ
て、PCBに開設した孔の周縁部が角部での湾曲形状の
影響を受けにくくなり、結果的に孔の開口を小さくする
ことができる。
ダイオードにおいて、前記凹部がベース部側に形成さ
れ、このベース部側を実装基板の裏面側に配置して前記
本体部を実装基板に開設した孔に貫通させた時、孔の開
口縁が凹部の上方に位置していることを特徴とする。
のベース部側に凹部を設けたことで、実装基板に開設し
た孔の周縁部を凹部の上方に位置させても湾曲部の影響
が殆どない。
に係る発光ダイオードの実施形態を詳細に説明する。図
1及び図2に示した発光ダイオードにおいて、図1はP
CBとの関係を示す発光ダイオード全体の外観図、図2
は前記図1における発光ダイオードの正面図である。
形態に係る発光ダイオード30は、ガラエポ基板やBT
レジン(Bismaleimide Triazine Resin)基板などで作
られており、PCB31の裏面側に固着される横長のベ
ース部32a,32bと、このベース部32a,32b
の略中央部分から立ち上がる本体部33とで略T字状に
形成される。ベース部32a,32bの上面にはそれぞ
れの外部接続用電極34,35が全面に形成され、また
一方のベース部32aの前面側には発光ダイオード30
の極性を示すカソードマーク42が印刷されている。な
お、同じベース部32aの裏面側にも同様のカソードマ
ークが印刷されている。
から立ち上がる本体部33は直方体形状をしており、そ
の左右側面には前記外部接続用電極34,35から連続
して一体に延びる側面電極36,37が形成されてい
る。また、左右の側面電極36,37からは、本体部3
3の前面側にカソード電極38とアノード電極39が延
びており、結果的にこれらカソード電極38及びアノー
ド電極39が前記側面電極36,37を介して外部接続
用電極34,35にそれぞれ接続されることになる。
体部33が立ち上がる両者の角部40a,40bは、前
述したように、ルーター(図示せず)によって成形加工
されるため湾曲形状をしているが、この実施形態では角
部40a,40bを成形した後さらにベース部32a,
32b側をルーターでえぐり、ベース部32a,32b
側に凹部41a,41bを形成する。凹部41a,41
bの溝深さおよび溝幅は特に限定されないが、少なくと
もベース部32a,32bに湾曲面を残さないように凹
部41a,41bを形成する必要がある。そうすること
によって、ベース部32a,32bの上面に形成された
外部接続用電極34,35の平滑性が確保されることに
なる。なお、上記凹部41a,41bは発光ダイオード
30の成形工程の中で作られるためその内周面にもメッ
キが施され、外部接続用電極34,35に連続してい
る。
発光ダイオード(特願2000−278087号)と同
様の発光部が形成される。即ち、前記カソード電極38
の上面には発光ダイオード素子45が載置され、その下
面電極が導電性接着剤(図示せず)を介して固着されて
いる。また、発光ダイオード素子45の上面電極はアノ
ード電極39にボンディングワイヤ46で接続されてい
る。そのため、外部接続用電極34,35からカソード
電極38及びアノード電極39を介して発光ダイオード
素子45に電流が供給され、発光ダイオード素子45の
上面から全方向に向けて発光される。なお、上記発光ダ
イオード素子45の種類や発光色は何ら限定されるもの
ではない。
ンディングワイヤ46は、本体部33の前面側に設けら
れた樹脂封止体47によって被覆されている。この樹脂
封止体47は、本体部33の前面側にブロック状に形成
されるもので、前述の発光ダイオード素子45及びボン
ディングワイヤ46の他、カソード電極38及びアノー
ド電極39を被覆している。樹脂封止体47の材料には
例えば透光性を有するエポキシ系樹脂が用いられる。
された発光ダイオード30は、図1及び図2に示したよ
うに、PCB31に開設された円孔43に本体部33を
裏面側から貫通させ、円孔43の裏面周縁にベース部3
2の上面が固定されるが、前記円孔43の直径R2は、
先に提案した発光ダイオード16の円孔20の直径R1
に比べて小さくて済む。即ち、この実施形態では円孔4
3を小さく形成したとしても、裏面側の開口縁44が角
部40a,40bの湾曲形状に干渉することがなく、前
記凹部41a,41bの上方に位置するので、円孔43
の裏面にベース部32a,32bの上面を隙間なくぴっ
たりと密着させることができる。その結果、外部接続用
電極34,35とPCB31の裏面に形成されたプリン
ト配線49a,49bとの間に塗布した半田(図示せ
ず)による両者の固着が確実となり、両者間で確実な導
通が図られる。また、円孔43の開口を小さくできた
分、電子部品の実装面積が拡大することになり、表面実
装される電子部品の高密度化が可能となる。
光ダイオード30は、発光ダイオード素子45が横向き
の状態でPCB31の表面に露出することになる。それ
故、これを液晶表示のバックライト用の光源として利用
する場合は、図3に示したように、PCB31の表面側
に配設された導光板50の側端面51の近傍に発光ダイ
オード素子45を設定し、側端面51に対向させる。発
光ダイオード素子45からは強い光が横方向に向けて発
光されるが、その発光方向と導光板50の導光方向とが
略一致するので、導光板50の側端面51に入射された
光は屈曲することなく、そのまま水平方向に真っ直ぐに
導かれる。このような方法では、導光板50への入射光
量が増加すると共に、従来のような反射面を利用した光
の屈曲がないので、光の損失が極めて少なくなる。
ダイオード30の製造工程を説明する。図4は本発明に
係る製造方法の全工程を示したもの、図5〜図9は個々
の製造工程を順に示したものである。先ず、図4及び図
5に示したように、両面に銅箔が形成されたエポキシ基
板53にルーター(図示せず)を用いて四角孔54を開
設した後、この四角孔54の各コーナ部に前記と同じル
ーターを用いて凹部41を形成する(第1工程)。高圧
洗浄によって切り子除去などを行なった後、四角孔54
の内周面に銅メッキを施し、エポキシ基板53の表面側
と裏面側との導通性を確保する(第2工程)。
ーンのマスクとなる保護膜を被せ、図6に示すように、
エッチングによって前述の外部接続用電極34,35、
カソード電極38及びアノード電極39をパターン形成
し、集合回路基板55を形成する(第3工程)。電極パ
ターンはエッチング以外に金属蒸着によっても形成する
ことができる。
記形成されたカソード電極38の上に導電性接着剤を介
して発光ダイオード素子45を接着固定すると共に、発
光ダイオード素子45の上面から延びるボンディングワ
イヤ46の先端をアノード電極39に接合する(第4工
程)。
集合回路基板55の上に金型56を被せる。この金型5
6は、発光ダイオード素子45及びボンディングワイヤ
46の配設部分に対応して凹所57が形成されたもので
あり、集合回路基板55上に被せた時に外部接続用電極
34,35及び四角孔54の上方を被覆する。このよう
にして被せた金型56の凹所57に無色透明のエポキシ
樹脂58を充填し、発光ダイオード素子45及びボンデ
ィングワイヤ46を樹脂封止する。充填されたエポキシ
樹脂58は硬化処理工程を経て硬化する(第5工程)。
うに、先ず前記の金型56を取り外す。この時、先の工
程で凹所57に充填したエポキシ樹脂58が硬化してす
だれ状の樹脂封止体47を形成し、この樹脂封止体47
によって発光ダイオード素子45及びボンディングワイ
ヤ46が封止される。次いで、集合回路基板55上に想
定されたX軸(X1,X2,…Xn)とY軸(Y1,Y
2,…Yn)方向に沿って集合回路基板55を切断し、
チップ状の発光ダイオードごとに分割する(第6工
程)。上述した一連の工程を経て、図1に示したような
T字状の発光ダイオード30が完成する。
41bをベース部32a,32b側に設けた場合につい
て説明したが、本体部33側にも同様の凹部を形成し、
角部40a,40bの湾曲形状を殆どなくすることで、
PCB31に開設される円孔43の直径をさらに小さく
することができる。
光ダイオード30を液晶表示のバックライト用の光源と
して利用した場合について説明したが、これ以外にも利
用できることは勿論である。
状の発光ダイオードによれば、ベース部と本体部とがT
字状をなし、その角部にPCBに開設された孔の周縁部
との干渉を防ぐ凹部を形成したので、前記孔の開口を小
さくすることができ、表面実装される電子部品の高密度
化及び搭載機器の小型化が図られる。
す斜視図である。
面図である。
る。
程図である。
て集合回路基板を形成する際の工程図である。
る際の工程図である。
脂封止する際の工程図である。
分割する際の工程図である。
源として利用する場合の断面図である。
である。
きの正面図である。
Claims (2)
- 【請求項1】 一対の外部接続用電極が設けられたベー
ス部と、このベース部の略中央部から立ち上がる本体部
とで略T字状に形成され、前記本体部には発光部が設け
られ、この発光部と前記外部接続用電極とが電気的に接
続されると共に発光部が樹脂封止され、且つベース部か
ら本体部に立ち上がる両者の角部にはベース部側及び本
体部側の少なくとも一方側をえぐる凹部が形成されてい
ることを特徴とする発光ダイオード。 - 【請求項2】 前記凹部がベース部側に形成され、この
ベース部側を実装基板の裏面側に配置して前記本体部を
実装基板に開設した孔に貫通させた時、孔の開口縁が凹
部の上方に位置していることを特徴とする請求項1記載
の発光ダイオード。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001161976A JP4746767B2 (ja) | 2001-05-30 | 2001-05-30 | 発光ダイオード |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001161976A JP4746767B2 (ja) | 2001-05-30 | 2001-05-30 | 発光ダイオード |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002353514A true JP2002353514A (ja) | 2002-12-06 |
JP4746767B2 JP4746767B2 (ja) | 2011-08-10 |
Family
ID=19005174
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001161976A Expired - Fee Related JP4746767B2 (ja) | 2001-05-30 | 2001-05-30 | 発光ダイオード |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4746767B2 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009176847A (ja) * | 2008-01-23 | 2009-08-06 | Citizen Electronics Co Ltd | 発光ダイオード |
US7942539B2 (en) | 2007-06-20 | 2011-05-17 | Denso Corporation | Light-emitting diode module for instrument panel |
WO2011115395A2 (ko) * | 2010-03-15 | 2011-09-22 | 주식회사 포인트 엔지니어링 | 광소자 디바이스 및 그 제조 방법 |
WO2012038303A1 (de) * | 2010-09-20 | 2012-03-29 | Osram Opto Semiconductors Gmbh | Gehäuse und verfahren zum herstellen eines gehäuses |
US9070853B2 (en) | 2010-09-20 | 2015-06-30 | Osram Opto Semiconductors Gmbh | Package for an optoelectronic semiconductor component and semiconductor component |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS55108786A (en) * | 1979-02-14 | 1980-08-21 | Matsushita Electric Ind Co Ltd | Luminous diode |
JPH10117043A (ja) * | 1996-10-09 | 1998-05-06 | Toshiba Corp | 発光素子 |
WO2001069693A1 (fr) * | 2000-03-17 | 2001-09-20 | Matsushita Electric Industrial Co., Ltd. | Dispositif semi-conducteur a emission de lumiere et dispositif a emission par la surface |
-
2001
- 2001-05-30 JP JP2001161976A patent/JP4746767B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS55108786A (en) * | 1979-02-14 | 1980-08-21 | Matsushita Electric Ind Co Ltd | Luminous diode |
JPH10117043A (ja) * | 1996-10-09 | 1998-05-06 | Toshiba Corp | 発光素子 |
WO2001069693A1 (fr) * | 2000-03-17 | 2001-09-20 | Matsushita Electric Industrial Co., Ltd. | Dispositif semi-conducteur a emission de lumiere et dispositif a emission par la surface |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7942539B2 (en) | 2007-06-20 | 2011-05-17 | Denso Corporation | Light-emitting diode module for instrument panel |
JP2009176847A (ja) * | 2008-01-23 | 2009-08-06 | Citizen Electronics Co Ltd | 発光ダイオード |
WO2011115395A2 (ko) * | 2010-03-15 | 2011-09-22 | 주식회사 포인트 엔지니어링 | 광소자 디바이스 및 그 제조 방법 |
WO2011115395A3 (ko) * | 2010-03-15 | 2011-12-29 | 주식회사 포인트 엔지니어링 | 광소자 디바이스 및 그 제조 방법 |
WO2012038303A1 (de) * | 2010-09-20 | 2012-03-29 | Osram Opto Semiconductors Gmbh | Gehäuse und verfahren zum herstellen eines gehäuses |
US20130266035A1 (en) * | 2010-09-20 | 2013-10-10 | Osram Opto Semiconductors Gmbh | Housing and Method for Producing a Housing |
US9070853B2 (en) | 2010-09-20 | 2015-06-30 | Osram Opto Semiconductors Gmbh | Package for an optoelectronic semiconductor component and semiconductor component |
US9178332B2 (en) | 2010-09-20 | 2015-11-03 | Osram Opto Semiconductors Gmbh | Housing for an optoelectronic semiconductor component and method for producing such a housing |
US9461438B2 (en) | 2010-09-20 | 2016-10-04 | Osram Opto Semiconductor Gmbh | Housing for laser diodes and method for producing a housing |
Also Published As
Publication number | Publication date |
---|---|
JP4746767B2 (ja) | 2011-08-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3930710B2 (ja) | チップ型発光ダイオード及びその製造方法 | |
JP3535602B2 (ja) | 面実装型led | |
US5942770A (en) | Light-emitting diode chip component and a light-emitting device | |
JP3644927B2 (ja) | 面発光装置 | |
US6093940A (en) | Light-emitting diode chip component and a light-emitting device | |
JPH1187780A (ja) | 発光装置 | |
JPH11163419A (ja) | 発光装置 | |
JP2012124191A (ja) | 発光装置及びその製造方法 | |
JPH09181359A (ja) | チップ型発光ダイオード | |
JP3907145B2 (ja) | チップ電子部品 | |
JP3642823B2 (ja) | 側面発光装置 | |
JP4010424B2 (ja) | 側面型電子部品の電極構造及びその製造方法 | |
JP4673610B2 (ja) | 表面実装型発光ダイオード | |
JP4813691B2 (ja) | 発光ダイオード | |
JP2002353514A (ja) | 発光ダイオード | |
JP2007123704A (ja) | 表面実装型led | |
KR20080101250A (ko) | 발광다이오드 패키지 및 이를 이용한 투명 전광판 | |
JP2006156643A (ja) | 表面実装型発光ダイオード | |
JP2001352105A (ja) | 表面実装型発光素子 | |
KR101537797B1 (ko) | 발광장치 | |
JP2915706B2 (ja) | 発光装置 | |
JP2000036621A (ja) | 側面型電子部品の電極構造 | |
JP6822442B2 (ja) | 発光装置およびその製造方法 | |
JPS63174379A (ja) | 発光表示装置 | |
JP2003017754A (ja) | 面実装型半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080502 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101116 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101124 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110118 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110510 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110516 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140520 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |