JP2002353166A - タングステンシリコンのグレインサイズの縮小方法、タングステンシリコン多層構造及びタングステンシリコン結晶粒二層構造 - Google Patents

Abstract

(57)【要約】 【課題】 タングステンシリコンのグレインサイズを縮
小することができる新規なタングステンシリコンのグレ
インサイズの縮小方法、タングステンシリコン多層構造
及びタングステンシリコン結晶粒二層構造を提供する。 【解決手段】 該半導体基板上に第１のタングステンシ
リコン層を、該第１のタングステンシリコン層上に第１
の中間層を、該第１の中間層上に第２のタングステンシ
リコン層を形成することにより、タングステンシリコン
多層構造が構成される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はタングステンシリコ
ンのグレインサイズの縮小方法に関わり、特に、半導体
製造工程においてタングステンシリコン多層構造を形成
することによりタングステンシリコンのグレインサイズ
を縮小する方法に関する。

【０００２】また、本発明はタングステンシリコン多層
構造及びタングステンシリコン結晶粒二層構造にも関す
る。

【０００３】

【従来の技術】集積回路製造法が大きく発展しつつある
に伴って、金属酸化物等の半導体部品の集積度は益々増
大しその特徴サイズが益々縮小する一方、如何にタング
ステンシリコンのグレインサイズを有効に縮小するかと
いうような課題も次々と現われている。

【０００４】タングステンシリコンは抵抗が低いし耐電
子遷移性がよいし融点が高い利点があるため、集積回路
製造において広く応用されている。特に、タングステン
シリコンを用いポリサイド（polycide）構造を形成する
のはその主な応用である。

【０００５】図１は典型的なポリサイドゲート電極構造
を示す図である。

【０００６】図１において、ポリサイドゲート電極構造
２は、ソース電極１ａ及びドレイン電極１ｂを形成され
た半導体基板１に順次に酸化層２１と多結晶シリコン層
２２及びタングステンシリコン層２３を形成してなるも
のである。タングステンシリコン層２３と多結晶シリコ
ン層２２の間に抵抗が低いオーミックコンタクトがなさ
れるため、ＲＣ遅延時間が短縮し、パーツの稼働速度が
向上される。

【０００７】図２は従来の方法を示す図であり、（ａ）
はタングステンシリコン層の形成を示す図、（ｂ）はグ
レインサイズが大きいタングステンシリコンが形成され
たことを示す図である。

【０００８】図２（ａ）に示すように、タングステンシ
リコン（ＷＳｉ_ｘ）２３は半導体基板１に形成される。
ここで、半導体基板１は普通の半導体基板であり、例え
ば、図１に示すような多結晶シリコン層を有するもので
も良い。

【０００９】このような従来の方法では、続いて熱処理
またはアニ―ルを行うと、グレインサイズが大きいタン
グステンシリコン２３（図２（ｂ）参照）が形成されて
しまう問題がある。このようなグレインサイズが大きい
タングステンシリコン２３により、エッチングの後に基
板表面が粗くなる。

【００１０】一方、集積度や稼働速度を上げるためにタ
ングステンシリコン中のタングステン成分を大きくする
必要がある。しかし、タングステン成分の比率を増加す
る場合、熱処理またはアニ―ル後のタングステンシリコ
ンのグレインサイズが大きいためエッチング後の表面が
粗くなったり更に側壁が延長されたりする恐れがある。

【００１１】タングステン成分の比率を増大する方法に
よらず稼働速度を向上しようとする場合、タングステン
シリコン層の厚さを増大する必要がある。しかし、タン
グステンシリコン層の厚さの増大は到底タングステンシ
リコンのグレインサイズが大きくなる一因である。

【００１２】一方、チタンシリコン／タングステンシリ
コンによる多層構造から低接触抵抗構造を形成する提案
は米国特許5,646,070号に掲載されている。また、米国
特許4,816,425号には薄い酸化層とタングステンシリコ
ン層による多層構造を用いて粘着効果の良い構造を提供
する記載がある。しかし、そのいずれの文献においても
タングステンシリコン多層構造を以ってタングステンシ
リコンのグレインサイズを縮小する方法に関する記載が
全くない。

【００１３】

【発明が解決しようとする課題】前記のような問題点を
解決するため、本発明の目的はタングステンシリコンの
グレインサイズを縮小することができる新規なタングス
テンシリコンのグレインサイズの縮小方法を提供するこ
とにある。

【００１４】また、本発明の他の目的は前記方法を利用
して形成されるタングステンシリコン多層構造並びにタ
ングステンシリコン結晶粒二層構造を提供することにあ
る。

【００１５】

【課題を解決するための手段】前記目的を達成するため
の本発明のタングステンシリコンのグレインサイズの縮
小方法は（ａ）半導体基板を提供する段階と、（ｂ）該
半導体基板上に第１のタングステンシリコン層を形成す
る段階と、（ｃ）該第１のタングステンシリコン層上に
第１の中間層を形成する段階と、（ｄ）該第１の中間層
上に第２のタングステンシリコン層を形成する段階とよ
りなり、タングステンシリコン多層構造は前記第１のタ
ングステンシリコン層と前記第１の中間層及び前記第２
のタングステンシリコン層により構成されることを特徴
とする。

【００１６】このような方法によれば、従来の一層のタ
ングステンシリコン層の代わりに、多層のタングステン
シリコン層の構成となる。このため、熱処理またはアニ
―ルの際各タングステンシリコン層と中間層の間に核化
がなされ、多層のタングステンシリコン結晶粒構造が形
成される。よって、グレインサイズが小さいタングステ
ンシリコン結晶粒が出来る。

【００１７】また、本発明のタングステンシリコンのグ
レインサイズの縮小方法は、請求項９と１０に示すよう
に、下方のタングステンシリコン層のシリコン対タング
ステンの比率が上方のタングステンシリコン層のシリコ
ン対タングステンの比率より大きいため、ゲート電極等
パーツの電気的性能の安定性が向上しタングステンシリ
コン多層構造の抵抗が低くなるばかりか、更に、タング
ステンシリコン多層構造の厚さが薄くて表面の粗いこと
を避けることもできる。

【００１８】また、本発明の他の目的を達成するため
に、本発明のタングステンシリコン多層構造は（ａ）半
導体基板と、（ｂ）該半導体基板上に形成される第１の
タングステンシリコン層と、（ｃ）該第１のタングステ
ンシリコン層上に形成される第１の中間層と、（ｄ）該
第１の中間層上に形成される第２のタングステンシリコ
ン層とからなり、且つ、前記第１のタングステンシリコ
ン層と前記第１の中間層及び前記第２のタングステンシ
リコン層により定義されるように構成される。

【００１９】更に、本発明の他の目的を達成するため
に、本発明のタングステンシリコン結晶粒二層構造は
（ａ）半導体基板と、（ｂ）該半導体基板上にある第１
のタングステンシリコン結晶粒層と、（ｃ）該第１のタ
ングステンシリコン結晶粒層上にある第２のタングステ
ンシリコン結晶粒層からなる。

【００２０】

【発明の実施の形態】前記の目的を達成して従来の欠点
を除去するための課題を実行する本発明の実施例の構成
とその作用を添付図面に基づき詳細に説明する。

【００２１】図３は本発明の第一実施の形態を示す図で
あり、（ａ）はタングステンシリコン層の形成方法を示
す図、（ｂ）は（ａ）に示す方法を以って形成されたグ
レインサイズが小さいタングステンシリコンの構造を示
す図である。

【００２２】以下、図３を参照して本発明のタングステ
ンシリコンのグレインサイズの縮小方法の第一実施例を
説明する。

【００２３】先ず、半導体基板１を提供する。該半導体
基板１は普通の半導体基板、例えば、予め形成されるソ
ース電極やドレイン電極等を有するものであり得る。

【００２４】次に、半導体基板１の上に第１のタングス
テンシリコン層３１を形成し、そして、第１のタングス
テンシリコン層３１上に第１の中間層３２を、第１の中
間層３２上に第２のタングステンシリコン層３３を、順
次に形成する。このため、タングステンシリコン多層構
造３は第１のタングステンシリコン層３１と第１の中間
層３２及び第２のタングステンシリコン層３３により構
成される。

【００２５】このタングステンシリコン多層構造３を用
いてゲート電極構造、特にポリサイドゲートを形成する
ことが好ましい。本実施例では、半導体基板１は更に多
結晶シリコン層（図示せず）を含むものとする。そし
て、第１のタングステンシリコン層３１はこの多結晶シ
リコン層上に形成するものとする。従って、該多結晶シ
リコン層とタングステンシリコン多層構造３からゲート
電極の電気伝導層を形成することができる。

【００２６】本実施例では、第１のタングステンシリコ
ン層３１のシリコン対タングステンの比率は第２のタン
グステンシリコン層３３のシリコン対タングステンの比
率と同様であっても、または相違しても良い。第１のタ
ングステンシリコン層３１と第２のタングステンシリコ
ン層３３のシリコン対タングステンの比率を調整するこ
とにより、抵抗を小さくしたり厚さを薄くしたりするこ
とができる。

【００２７】また、本実施例では、第１のタングステン
シリコン層３１のシリコン対タングステンの比率が第２
のタングステンシリコン層３３のシリコン対タングステ
ンの比率より大きいのは望ましい。第１のタングステン
シリコン層３１のシリコン対タングステンの比率を増大
することにより、ゲート電極の電気的性能が不安定なこ
とが避けられる。一方、第２のタングステンシリコン層
３３のシリコン対タングステンの比率を減少することに
より抵抗を減少することができる。従って、タングステ
ンシリコン多層構造３及びゲート電極の電気的性能を改
善することも図られる。

【００２８】また、本実施例では、第１のタングステン
シリコン層３１及び第２のタングステンシリコン層３３
のシリコン対タングステンの比率は1.4―2.1であるのは
好ましい。その上に、第１のタングステンシリコン層３
１のシリコン対タングステンの比率が第２のタングステ
ンシリコン層３３のシリコン対タングステンの比率より
大きいのは望ましい。例えば、第１のタングステンシリ
コン層３１のシリコン対タングステンの比率は2.0とす
ると、第２のタングステンシリコン層３３のシリコン対
タングステンの比率は1.5としても良い。総じて、タン
グステンシリコン多層構造３のシリコン対タングステン
の比率は1.7―1.8である。

【００２９】第１のタングステンシリコン層３１と第２
のタングステンシリコン層３３は、例えば、以下のよう
な形成（堆積）条件でＣＶＤ（化学気相成長）法を利用
して形成することができる。

【００３０】 ＷＦ_６ 1.5-5 ／ ＤＣＳ 60―200 sccm 温度 400―600℃ 圧力 1―1.7 Torr 第１の中間層３２はシリコンまたはタングステンから構
成するのは好ましい。タングステンから構成する場合、
例えば、以下のような堆積条件で形成することができ
る。

【００３１】 ＷＦ_６ 100―140 ／ Ｈ_２ 600―800 sccm 温度 400―600℃ 圧力 30―90 Torr 一方、第１の中間層３２はシリコンから構成する場合、
約400―600℃でＳｉＨ _４またはＤＣＳを分解して形成す
ることができる。

【００３２】この第１の中間層３２の厚さを約タングス
テンシリコン多層構造３の厚さの１/５―１/２とするの
は好ましい。

【００３３】次に、熱処理を行う。この場合、温度は10
00℃以上であることが望ましい。熱処理中、第１のタン
グステンシリコン層３１と第１の中間層３２及び第２の
タングステンシリコン層３３の間の接触境界面に核化が
なされて、図３（ｂ）に示すようなグレインサイズが縮
小されたタングステンシリコン結晶粒二層構造３’が形
成される。タングステンシリコン結晶粒二層構造３’は
第１のタングステンシリコン結晶粒層３ａ及び第２のタ
ングステンシリコン結晶粒層３ｂからなる。前記のよう
に、グレインサイズは小さいため、エッチング後の表面
が平坦的である。

【００３４】以下、本発明のタングステンシリコンのグ
レインサイズの縮小方法の第二実施例を説明する。

【００３５】図４は本発明の第二実施例の形態を示す図
であり、（ａ）はタングステンシリコン層の形成方法を
示す図、（ｂ）は（ａ）に示す方法を以って形成された
グレインサイズが小さいタングステンシリコンの構造を
示す図である。

【００３６】先ず、第一実施の形態と同様に半導体基板
１を提供する。

【００３７】次に、半導体基板１において順次に第１の
タングステンシリコン層４１と第１の中間層４２及び第
２のタングステンシリコン層４３を形成した後に、更
に、第２のタングステンシリコン層４３上に第２の中間
層４４を、第２の中間層４４上に第３のタングステンシ
リコン層４５を、順次に形成する。

【００３８】よって、第１のタングステンシリコン層４
１と第１の中間層４２と第２のタングステンシリコン層
４３と第２の中間層４４及び第３のタングステンシリコ
ン層４５によりタングステンシリコン多層（５層）構造
４が形成される。このため、熱処理及びアニ―ル後のタ
ングステンシリコンのグレインサイズを縮小することが
できる。

【００３９】本実施例では、第１のタングステンシリコ
ン層４１と第２のタングステンシリコン層４３及び第３
のタングステンシリコン層４５の夫々のシリコン対タン
グステンの比率は同様であっても、または相違しても良
い。第１のタングステンシリコン層４１のシリコン対タ
ングステンの比率はタングステンシリコン層４３と４５
の夫々のそれより大きいことが好ましい。

【００４０】また、第１の中間層４２と第２の中間層４
４はシリコンまたはタングステンから構成するのは好ま
しい。第１の中間層４２と第２の中間層４４の厚さは10
―20Åであるのは望ましい。

【００４１】次に、図４（ｂ）に示すように、熱処理ま
たはアニ―ルを行うと、タングステンシリコン多層構４
からタングステンシリコン結晶粒二層構造４’が形成さ
れる。タングステンシリコン結晶粒二層構造４’は第１
のタングステンシリコン結晶粒層４ａ及び第２のタング
ステンシリコン結晶粒層４ｂからなる。ここで、第１の
タングステンシリコン結晶粒層４ａのシリコン対タング
ステンの比率が第２のタングステンシリコン結晶粒層４
ｂのシリコン対タングステンの比率より大きいのは望ま
しい。

【００４２】本発明は前記実施例の如く提示されている
が、これは本発明を限定するものではなく、当業者は本
発明の要旨と範囲内において変形と修正をすることがで
きる。

【００４３】

【発明の効果】本発明によれば、タングステンシリコン
のグレインサイズを縮小し表面の粗さを改善することが
できるため、集積回路の稼働速度が向上し、超微小サイ
ズの半導体製品の信頼性が確保される。従って、半導体
製品の微小化へ更に前進することも図られる。

【図面の簡単な説明】

【図１】典型的なポリサイドゲート電極構造を示す図で
ある。

【図２】従来の方法を示す図であり、（ａ）はタングス
テンシリコン層の形成を示す図、（ｂ）はグレインサイ
ズが大きいタングステンシリコンが形成されたことを示
す図である。

【図３】本発明の第一実施の形態を示す図であり、
（ａ）はタングステンシリコン層の形成方法を示す図、
（ｂ）は（ａ）に示す方法を以って形成されたグレイン
サイズが小さいタングステンシリコンの構造を示す図で
ある。

【図４】本発明の第二実施の形態を示す図であり、
（ａ）はタングステンシリコン層の形成方法を示す図、
（ｂ）は（ａ）に示す方法を以って形成されたグレイン
サイズが小さいタングステンシリコンの構造を示す図で
ある。

【符号の説明】

１ 半導体基板 １ａ ソース電極 １ｂ ドレイン電極 ２ ポリサイドゲート電極構造 ３、４ タングステンシリコン多層構造 ３’、４’ タングステンシリコン結晶粒二層構造 ３ａ、４ａ 第１のタングステンシリコン結晶粒層 ３ｂ、４ｂ 第２のタングステンシリコン結晶粒層 ２１ 酸化層 ２２ 多結晶シリコン層 ２３ タングステンシリコン層 ３１、４１ 第１のタングステンシリコン層 ３２、４２ 第１の中間層 ３３、４３ 第２のタングステンシリコン層 ４４ 第２の中間層 ４５ 第３のタングステンシリコン層

───────────────────────────────────────────────────── フロントページの続き (72)発明者 シャオ−チョ ウー 台湾，タオユアン・シエン，チュン−リ, シ−ユアン・ロード，ナンバー６−８，14 Ｆ Ｆターム(参考） 4M104 BB01 BB28 BB37 BB38 CC05 FF13 GG09 5F033 HH04 HH05 HH06 HH19 HH28 LL08 LL09 MM08 PP01 PP06 VV06 5F140 AA00 AA01 AA15 BF04 BF08 BF14 BF15 BF18 BF21 BF22 BF24 BF27 BF28 BF31 BF33 BG28 BG33 BG44

Claims (18)

【特許請求の範囲】
1. 【請求項１】 タングステンシリコンのグレインサイズ
   を縮小するための方法において （ａ）半導体基板を提供する段階と、 （ｂ）該半導体基板上に第１のタングステンシリコン層
   を形成する段階と、 （ｃ）該第１のタングステンシリコン層上に第１の中間
   層を形成する段階と、 （ｄ）該第１の中間層上に第２のタングステンシリコン
   層を形成する段階とよりなり、タングステンシリコン多
   層構造は前記第１のタングステンシリコン層と前記第１
   の中間層及び前記第２のタングステンシリコン層により
   構成されることを特徴とするタングステンシリコンのグ
   レインサイズの縮小方法。
2. 【請求項２】 前記段階（ｄ）の直後に、更に （ｅ）前記第２のタングステンシリコン層上に第２の中
   間層を形成する段階と （ｆ）前記第２の中間層上に第３のタングステンシリコ
   ン層を形成する段階を行うことを特徴とする請求項１に
   記載のタングステンシリコンのグレインサイズの縮小方
   法。
3. 【請求項３】 前記第１の中間層または前記第２の中間
   層はシリコンとタングステンのいずれかからなることを
   特徴とする請求項１または２に記載のタングステンシリ
   コンのグレインサイズの縮小方法。
4. 【請求項４】 前記第１の中間層の厚さは前記タングス
   テンシリコン多層構造の厚さの１/５―１/２とすること
   を特徴とする請求項１に記載のタングステンシリコンの
   グレインサイズの縮小方法。
5. 【請求項５】 前記半導体基板は更に多結晶シリコン層
   を含み、前記第１のタングステンシリコン層は該多結晶
   シリコン層上に形成することを特徴とする請求項１また
   は２に記載のタングステンシリコンのグレインサイズの
   縮小方法。
6. 【請求項６】 前記第１のタングステンシリコン層のシ
   リコン対タングステンの比率が前記第２または／及び第
   ２のタングステンシリコン層のシリコン対タングステン
   の比率より大きいことを特徴とする請求項１または２に
   記載のタングステンシリコンのグレインサイズの縮小方
   法。
7. 【請求項7】 前記第１の中間層または第２の中間層の
   厚さは10―20Åであることを特徴とする請求項１または
   ２に記載のタングステンシリコンのグレインサイズの縮
   小方法。
8. 【請求項８】 （ａ）半導体基板と、 （ｂ）該半導体基板上に形成される第１のタングステン
   シリコン層と、 （ｃ）該第１のタングステンシリコン層上に形成される
   第１の中間層と、 （ｄ）該第１の中間層上に形成される第２のタングステ
   ンシリコン層とからなり、且つ、前記第１のタングステ
   ンシリコン層と前記第１の中間層及び前記第２のタング
   ステンシリコン層により定義されるタングステンシリコ
   ン多層構造。
9. 【請求項９】 更に、（ｅ）前記第２のタングステンシ
   リコン層上に形成される第２の中間層と （ｆ）前記第２の中間層上に形成される第３のタングス
   テンシリコン層とを有することを特徴とする請求項８に
   記載のタングステンシリコン多層構造。
10. 【請求項１０】 前記第１の中間層または前記第２の中
    間層はシリコンとタングステンのいずれかからなること
    を特徴とする請求項８または９に記載のタングステンシ
    リコン多層構造。
11. 【請求項１１】 前記第１の中間層の厚さはタングステ
    ンシリコン多層構造の厚さの１/５―１/２とすることを
    特徴とする請求項８に記載のタングステンシリコン多層
    構造。
12. 【請求項１２】 前記半導体基板は更に多結晶シリコン
    層を含み、前記第１のタングステンシリコン層は該多結
    晶シリコン層上に形成することを特徴とする請求項８ま
    たは９に記載のタングステンシリコン多層構造。
13. 【請求項１３】 前記第１のタングステンシリコン層の
    シリコン対タングステンの比率が前記第２または／及び
    第２のタングステンシリコン層のシリコン対タングステ
    ンの比率より大きいことを特徴とする請求項８または９
    に記載のタングステンシリコン多層構造。
14. 【請求項１４】 前記第１の中間層または第２の中間層
    の厚さは10―20Åであることを特徴とする請求項８また
    は９に記載のタングステンシリコン多層構造。
15. 【請求項１５】 （ａ）半導体基板と （ｂ）該半導体基板上にある第１のタングステンシリコ
    ン結晶粒層と、 （ｃ）該第１のタングステンシリコン結晶粒層上にある
    第２のタングステンシリコン結晶粒層からなるタングス
    テンシリコン結晶粒二層構造。
16. 【請求項１６】 前記半導体基板は更に多結晶シリコン
    層を含み、前記該第１のタングステンシリコン結晶粒層
    は該多結晶シリコン層上に形成されることを特徴とする
    請求項１５に記載のタングステンシリコン結晶粒二層構
    造。
17. 【請求項１７】 前記第１のタングステンシリコン結晶
    粒層のシリコン対タングステンの比率が前記第２のタン
    グステンシリコン結晶粒層のシリコン対タングステンの
    比率より大きいことを特徴とする請求項１５に記載のタ
    ングステンシリコン結晶粒二層構造。
18. 【請求項１８】 第１の中間層または第２の中間層の厚
    さは10―20Åであることを特徴とする請求項１５に記載
    のタングステンシリコン結晶粒二層構造。