JP2002344465A - 冗長切替装置 - Google Patents
冗長切替装置Info
- Publication number
- JP2002344465A JP2002344465A JP2001143148A JP2001143148A JP2002344465A JP 2002344465 A JP2002344465 A JP 2002344465A JP 2001143148 A JP2001143148 A JP 2001143148A JP 2001143148 A JP2001143148 A JP 2001143148A JP 2002344465 A JP2002344465 A JP 2002344465A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- switching
- transmission
- wdm
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012546 transfer Methods 0.000 claims abstract description 34
- 238000009432 framing Methods 0.000 claims description 6
- 239000000284 extract Substances 0.000 claims description 5
- 238000000605 extraction Methods 0.000 abstract description 18
- 230000001360 synchronised effect Effects 0.000 abstract description 14
- 230000005540 biological transmission Effects 0.000 description 152
- RGNPBRKPHBKNKX-UHFFFAOYSA-N hexaflumuron Chemical compound C1=C(Cl)C(OC(F)(F)C(F)F)=C(Cl)C=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F RGNPBRKPHBKNKX-UHFFFAOYSA-N 0.000 description 41
- 230000003287 optical effect Effects 0.000 description 18
- 238000010586 diagram Methods 0.000 description 16
- 238000012986 modification Methods 0.000 description 15
- 230000004048 modification Effects 0.000 description 15
- 230000006978 adaptation Effects 0.000 description 11
- 238000005516 engineering process Methods 0.000 description 6
- 230000006870 function Effects 0.000 description 6
- 208000022673 Distal myopathy, Welander type Diseases 0.000 description 3
- 208000034384 Welander type distal myopathy Diseases 0.000 description 3
- 238000001514 detection method Methods 0.000 description 3
- 238000003780 insertion Methods 0.000 description 3
- 230000037431 insertion Effects 0.000 description 3
- 238000012544 monitoring process Methods 0.000 description 3
- 101001062854 Rattus norvegicus Fatty acid-binding protein 5 Proteins 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 102100040862 Dual specificity protein kinase CLK1 Human genes 0.000 description 1
- 102100040844 Dual specificity protein kinase CLK2 Human genes 0.000 description 1
- 102100035695 Gamma-aminobutyric acid receptor-associated protein Human genes 0.000 description 1
- 101000749294 Homo sapiens Dual specificity protein kinase CLK1 Proteins 0.000 description 1
- 101000749291 Homo sapiens Dual specificity protein kinase CLK2 Proteins 0.000 description 1
- 101001001372 Homo sapiens Gamma-aminobutyric acid receptor-associated protein Proteins 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000003044 adaptive effect Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 239000013307 optical fiber Substances 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- XOFYZVNMUHMLCC-ZPOLXVRWSA-N prednisone Chemical compound O=C1C=C[C@]2(C)[C@H]3C(=O)C[C@](C)([C@@](CC4)(O)C(=O)CO)[C@@H]4[C@@H]3CCC2=C1 XOFYZVNMUHMLCC-ZPOLXVRWSA-N 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J14/00—Optical multiplex systems
- H04J14/02—Wavelength-division multiplex systems
- H04J14/0287—Protection in WDM systems
- H04J14/0293—Optical channel protection
- H04J14/0295—Shared protection at the optical channel (1:1, n:m)
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J14/00—Optical multiplex systems
- H04J14/02—Wavelength-division multiplex systems
- H04J14/0227—Operation, administration, maintenance or provisioning [OAMP] of WDM networks, e.g. media access, routing or wavelength allocation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J14/00—Optical multiplex systems
- H04J14/02—Wavelength-division multiplex systems
- H04J14/0227—Operation, administration, maintenance or provisioning [OAMP] of WDM networks, e.g. media access, routing or wavelength allocation
- H04J14/0241—Wavelength allocation for communications one-to-one, e.g. unicasting wavelengths
- H04J14/0242—Wavelength allocation for communications one-to-one, e.g. unicasting wavelengths in WDM-PON
- H04J14/0245—Wavelength allocation for communications one-to-one, e.g. unicasting wavelengths in WDM-PON for downstream transmission, e.g. optical line terminal [OLT] to ONU
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J14/00—Optical multiplex systems
- H04J14/02—Wavelength-division multiplex systems
- H04J14/0227—Operation, administration, maintenance or provisioning [OAMP] of WDM networks, e.g. media access, routing or wavelength allocation
- H04J14/0241—Wavelength allocation for communications one-to-one, e.g. unicasting wavelengths
- H04J14/0242—Wavelength allocation for communications one-to-one, e.g. unicasting wavelengths in WDM-PON
- H04J14/0249—Wavelength allocation for communications one-to-one, e.g. unicasting wavelengths in WDM-PON for upstream transmission, e.g. ONU-to-OLT or ONU-to-ONU
- H04J14/025—Wavelength allocation for communications one-to-one, e.g. unicasting wavelengths in WDM-PON for upstream transmission, e.g. ONU-to-OLT or ONU-to-ONU using one wavelength per ONU, e.g. for transmissions from-ONU-to-OLT or from-ONU-to-ONU
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J14/00—Optical multiplex systems
- H04J14/02—Wavelength-division multiplex systems
- H04J14/0278—WDM optical network architectures
- H04J14/0283—WDM ring architectures
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0635—Clock or time synchronisation in a network
- H04J3/0685—Clock or time synchronisation in a node; Intranode synchronisation
- H04J3/0688—Change of the master or reference, e.g. take-over or failure of the master
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J14/00—Optical multiplex systems
- H04J14/02—Wavelength-division multiplex systems
- H04J14/0278—WDM optical network architectures
- H04J14/0286—WDM hierarchical architectures
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J14/00—Optical multiplex systems
- H04J14/02—Wavelength-division multiplex systems
- H04J14/0287—Protection in WDM systems
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Optical Communication System (AREA)
- Small-Scale Networks (AREA)
- Time-Division Multiplex Systems (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Abstract
(57)【要約】
【課題】 現用系-予備系間の切替が発生しても、フレ
ーム同期外れを発生させない冗長切替装置を実現する。 【解決手段】 装置内非同期式の場合には互いに位相が
非同期な2つの入力信号を切替スイッチ3-1で切り替える
時、クロック抽出部4-1とPLL回路4-2とクロック乗換部5
-1とにより、切替前のクロックから切替後のクロック徐
々に乗せ換えて信号を送出し、或いは装置内同期式の場
合にはデータとクロックを分け、データを一旦基準クロ
ックに乗せ換えてから切替を行い、このデータに対し、
やはりこの切替前のクロックから切替後のクロックに徐
々に乗り換えさせる。
ーム同期外れを発生させない冗長切替装置を実現する。 【解決手段】 装置内非同期式の場合には互いに位相が
非同期な2つの入力信号を切替スイッチ3-1で切り替える
時、クロック抽出部4-1とPLL回路4-2とクロック乗換部5
-1とにより、切替前のクロックから切替後のクロック徐
々に乗せ換えて信号を送出し、或いは装置内同期式の場
合にはデータとクロックを分け、データを一旦基準クロ
ックに乗せ換えてから切替を行い、このデータに対し、
やはりこの切替前のクロックから切替後のクロックに徐
々に乗り換えさせる。
Description
【０００１】
【発明の属する技術分野】本発明は冗長切替装置に関
し、特に伝送路（光ファイバ）がリング状に接続された
ネットワークを構成するノード装置において伝送路障害
や装置故障が発生した場合、又はマニュアル切替を行っ
た場合に現用系から予備系への切替を行う冗長切替装置
に関するものである。
し、特に伝送路（光ファイバ）がリング状に接続された
ネットワークを構成するノード装置において伝送路障害
や装置故障が発生した場合、又はマニュアル切替を行っ
た場合に現用系から予備系への切替を行う冗長切替装置
に関するものである。
【０００２】
【従来の技術】現在、光伝送技術の進歩により、波長分
割多重（WDM：Wavelength Division Multiplex）技術が
広く用いられており、波長の異なる光を使って複数の信
号を多重化できるため、より高速伝送可能なネットワー
クが実現可能になり、ITU勧告G.707 SONET/SDH装置の伝
送路として広く活用されている。
割多重（WDM：Wavelength Division Multiplex）技術が
広く用いられており、波長の異なる光を使って複数の信
号を多重化できるため、より高速伝送可能なネットワー
クが実現可能になり、ITU勧告G.707 SONET/SDH装置の伝
送路として広く活用されている。
【０００３】このようなWDM技術を用いた光リングネッ
トワークが図15に示されている。この光リングネットワ
ークRNWは、この例では、ノード装置10-1〜10-8で構成
されており、この内、ノード装置10-6のみが中継ノード
装置となっており、その他のノード装置10-1〜10-5,10-
7,10-8はそれぞれ多重化ノード装置を構成している。
トワークが図15に示されている。この光リングネットワ
ークRNWは、この例では、ノード装置10-1〜10-8で構成
されており、この内、ノード装置10-6のみが中継ノード
装置となっており、その他のノード装置10-1〜10-5,10-
7,10-8はそれぞれ多重化ノード装置を構成している。
【０００４】多重化ノード装置10-1〜10-3は、それぞれ
に接続されているノード装置でもある伝送装置11-1〜11
-3と共にネットワークAを構成し、多重化ノード装置10-
4,10-5はそれぞれに接続されている伝送装置（ノード装
置）11-4,11-5と共にネットワークBを構成している。さ
らに、多重化ノード装置は10-7及び10-8はSONET/SDH伝
送装置（ノード装置）11-6,11-7と共にSONET/SDHリング
ネットワークCを構成している。
に接続されているノード装置でもある伝送装置11-1〜11
-3と共にネットワークAを構成し、多重化ノード装置10-
4,10-5はそれぞれに接続されている伝送装置（ノード装
置）11-4,11-5と共にネットワークBを構成している。さ
らに、多重化ノード装置は10-7及び10-8はSONET/SDH伝
送装置（ノード装置）11-6,11-7と共にSONET/SDHリング
ネットワークCを構成している。
【０００５】なお、多重化ノード装置は符号「10」、伝
送装置は符号「11」で総称することがある。これらのノ
ード装置10-1〜10-8は、互いに二重化された現用系伝送
路Wと予備系伝送路Pとで相互接続されており、各多重化
ノード装置10-1〜10-5,10-7,10-8は、多重化ノード装置
10-5においてのみ例示されているように、伝送路監視部
20と、波長単位の合波/分波を行うWDM装置30と、ネット
ワーク単波長チャネルラインでの冗長切替を行う冗長切
替装置40とで構成され、WDM装置30で下位のネットワー
ク伝送信号の光波長多重を行い、伝送路監視部20によっ
て伝送路W及びPの障害監視を行うと共に、WDM装置30に
は冗長切替装置40を介して伝送装置11-5が接続されてお
り、現用系伝送路Wの障害時にこの冗長切替装置40によ
り予備系伝送路Pへの冗長切替を行って伝送装置11-5に
接続することにより伝送路の救済を図っている。
送装置は符号「11」で総称することがある。これらのノ
ード装置10-1〜10-8は、互いに二重化された現用系伝送
路Wと予備系伝送路Pとで相互接続されており、各多重化
ノード装置10-1〜10-5,10-7,10-8は、多重化ノード装置
10-5においてのみ例示されているように、伝送路監視部
20と、波長単位の合波/分波を行うWDM装置30と、ネット
ワーク単波長チャネルラインでの冗長切替を行う冗長切
替装置40とで構成され、WDM装置30で下位のネットワー
ク伝送信号の光波長多重を行い、伝送路監視部20によっ
て伝送路W及びPの障害監視を行うと共に、WDM装置30に
は冗長切替装置40を介して伝送装置11-5が接続されてお
り、現用系伝送路Wの障害時にこの冗長切替装置40によ
り予備系伝送路Pへの冗長切替を行って伝送装置11-5に
接続することにより伝送路の救済を図っている。
【０００６】また同様に、中継ノード装置10-6において
も、図示していないが、冗長切替装置40によって現用系
伝送路Wから予備系伝送路Pへ切り替えて中継動作を行っ
ている。図16は、このような各ノード装置における冗長
切替装置40の従来例を示している。
も、図示していないが、冗長切替装置40によって現用系
伝送路Wから予備系伝送路Pへ切り替えて中継動作を行っ
ている。図16は、このような各ノード装置における冗長
切替装置40の従来例を示している。
【０００７】この冗長切替装置40は、フレーム終端部1
と周波数生成部2と切替部3とフレーム生成部6とで構成
されている。フレーム終端部1は現用系伝送路Wの信号か
らフレームのオーバーヘッドとエラー訂正符号を終端し
てペイロードから伝送信号を抽出するため、フレーム終
端部1-1とフレーム同期部1-2とを含んでおり、フレーム
同期部1-2からは同期の検出結果1-3が出力されるように
なっている。このようなフレーム終端部1は、予備系伝
送路Pに対しても同様に、フレーム終端部1-4とフレーム
同期部1-5とで構成されている。
と周波数生成部2と切替部3とフレーム生成部6とで構成
されている。フレーム終端部1は現用系伝送路Wの信号か
らフレームのオーバーヘッドとエラー訂正符号を終端し
てペイロードから伝送信号を抽出するため、フレーム終
端部1-1とフレーム同期部1-2とを含んでおり、フレーム
同期部1-2からは同期の検出結果1-3が出力されるように
なっている。このようなフレーム終端部1は、予備系伝
送路Pに対しても同様に、フレーム終端部1-4とフレーム
同期部1-5とで構成されている。
【０００８】また周波数生成部2は、現用系伝送路Wの信
号に対して伝送周波数クロック抽出部2-1とPLL（位相同
期ループ）回路2-2とを備え、予備系伝送路Pの信号に対
して伝送周波数クロック抽出部2-3とPLL回路2-4とを備
えており、それぞれPLL回路2-2,2-4の出力信号によって
フレーム同期部1-2,1-5がフレーム同期検出を行ってい
る。
号に対して伝送周波数クロック抽出部2-1とPLL（位相同
期ループ）回路2-2とを備え、予備系伝送路Pの信号に対
して伝送周波数クロック抽出部2-3とPLL回路2-4とを備
えており、それぞれPLL回路2-2,2-4の出力信号によって
フレーム同期部1-2,1-5がフレーム同期検出を行ってい
る。
【０００９】切替部3は切替スイッチ3-11と3-12とを含
んでおり、切替スイッチ3-11のスイッチ3-11の現用系接
点Swはフレーム終端部1-1及び伝送周波数クロック抽出
部2-1に接続されており、予備系接点Spはフレーム終端
部1-4及び伝送周波数クロック抽出部2-3に接続されてい
る。また、切替スイッチ3-12は、伝送周波数クロック抽
出部2-1に接続され、予備系接点Spは伝送周波数クロッ
ク抽出部2-3に接続されている。
んでおり、切替スイッチ3-11のスイッチ3-11の現用系接
点Swはフレーム終端部1-1及び伝送周波数クロック抽出
部2-1に接続されており、予備系接点Spはフレーム終端
部1-4及び伝送周波数クロック抽出部2-3に接続されてい
る。また、切替スイッチ3-12は、伝送周波数クロック抽
出部2-1に接続され、予備系接点Spは伝送周波数クロッ
ク抽出部2-3に接続されている。
【００１０】そして、フレーム生成部6は、切替スイッ
チ3-11の出力信号を入力してフレーム同期信号等の付加
ビットを挿入するフレーム付加部6-1と、切替スイッチ3
-12の出力信号を入力してフレーム生成しフレーム付加
部6-1に与えるフレーム生成部6-2とで構成されている。
チ3-11の出力信号を入力してフレーム同期信号等の付加
ビットを挿入するフレーム付加部6-1と、切替スイッチ3
-12の出力信号を入力してフレーム生成しフレーム付加
部6-1に与えるフレーム生成部6-2とで構成されている。
【００１１】このような冗長切替装置40から出力された
WDM伝送信号は、受信側装置50において、フレーム終端
部52及びフレーム同期部53を備えたフレーム終端部51に
よってフレーム同期を取っている。
WDM伝送信号は、受信側装置50において、フレーム終端
部52及びフレーム同期部53を備えたフレーム終端部51に
よってフレーム同期を取っている。
【００１２】
【発明が解決しようとする課題】従来のリングネットワ
ークでは同期網が主流であり、マスタークロック源があ
り、そこから各ノード装置へクロックを供給していたた
め、冗長切替時に同期が外れることは無かった。
ークでは同期網が主流であり、マスタークロック源があ
り、そこから各ノード装置へクロックを供給していたた
め、冗長切替時に同期が外れることは無かった。
【００１３】一方、近年では、非同期網が主流になりつ
つありマスターとなるクロックを各ノード装置へ張り巡
らさなくてもよいという反面、ノード装置間で現用系/
予備系毎にトランスペアレント伝送を行う場合に非同期
であることから、伝送路障害や装置故障などの場合に現
用系-予備系間の切替を行う時、クロックの切替が瞬時
に行われてしまう。
つありマスターとなるクロックを各ノード装置へ張り巡
らさなくてもよいという反面、ノード装置間で現用系/
予備系毎にトランスペアレント伝送を行う場合に非同期
であることから、伝送路障害や装置故障などの場合に現
用系-予備系間の切替を行う時、クロックの切替が瞬時
に行われてしまう。
【００１４】このため、受信側装置（図16参照））にお
いてフレーム同期外れ（周波数及び位相）が発生すると
いう問題があった。これについて図17を参照して以下に
説明する。今、同図(1)に示す現用系クロック及び同図
(2)に示す現用系フレーム位相は、それぞれ同図(4)に示
す予備系クロック及び同図(3)に示す予備系フレーム位
相とはずれている。
いてフレーム同期外れ（周波数及び位相）が発生すると
いう問題があった。これについて図17を参照して以下に
説明する。今、同図(1)に示す現用系クロック及び同図
(2)に示す現用系フレーム位相は、それぞれ同図(4)に示
す予備系クロック及び同図(3)に示す予備系フレーム位
相とはずれている。
【００１５】すなわち、図15に示したように、ネットワ
ークAを構成する各ノード装置10-1〜10-3及び伝送装置1
1-1〜11-3は互いに同期しており、またネットワークBを
構成するノード装置10-4,10-5及び伝送装置11-4,11-5も
互いに同期している。さらには、SONET/SDHリングネッ
トワークCを構成する多重化ノード装置10-7,10-8及び伝
送装置11-6,11-7も互いに同期状態にある。
ークAを構成する各ノード装置10-1〜10-3及び伝送装置1
1-1〜11-3は互いに同期しており、またネットワークBを
構成するノード装置10-4,10-5及び伝送装置11-4,11-5も
互いに同期している。さらには、SONET/SDHリングネッ
トワークCを構成する多重化ノード装置10-7,10-8及び伝
送装置11-6,11-7も互いに同期状態にある。
【００１６】しかしながら、これらのネットワークA,B,
及びSONET/SDHリングネットワークCは互いに非同期であ
ることが多く、このため、図17(1)〜(4)に示したような
位相ずれが生ずることになる。従って、切替スイッチ3-
11及び3-12により、同図(2)に示す現用系フレーム位相
から、同図(3)に示す予備系フレーム位相に瞬時に切替
を行うと、フレーム生成部6から出力される同図(5)のWD
M伝送信号におけるオーバヘッドOHの位相がずれて受信
側装置50に与えられるため、この受信側装置50において
はフレーム同期部53において予期する受信側クロックRC
Kの位相にこのオーバヘッドOHが存在しないためフレー
ム同期外れが生ずることになる。
及びSONET/SDHリングネットワークCは互いに非同期であ
ることが多く、このため、図17(1)〜(4)に示したような
位相ずれが生ずることになる。従って、切替スイッチ3-
11及び3-12により、同図(2)に示す現用系フレーム位相
から、同図(3)に示す予備系フレーム位相に瞬時に切替
を行うと、フレーム生成部6から出力される同図(5)のWD
M伝送信号におけるオーバヘッドOHの位相がずれて受信
側装置50に与えられるため、この受信側装置50において
はフレーム同期部53において予期する受信側クロックRC
Kの位相にこのオーバヘッドOHが存在しないためフレー
ム同期外れが生ずることになる。
【００１７】この結果、この同期外れは、図18に示すよ
うに、切替が発生したノード装置10-5から時計方向と逆
方向に同期外れ〜が波及して行き、ネットワークRN
W全体に波んでしまう。そして、フレームの再同期には
フレーム同期保護段数分の時間を必要とし、さらにノー
ド装置10-5から順番に再同期させなければならない。リ
ング内の全ネットワークノードが再同期を確立する時間
は保護時間の累積になり、ノード装置数×保護時間に相
当する切替時間が必要になり、現実的には運用が困難と
なってしまう。
うに、切替が発生したノード装置10-5から時計方向と逆
方向に同期外れ〜が波及して行き、ネットワークRN
W全体に波んでしまう。そして、フレームの再同期には
フレーム同期保護段数分の時間を必要とし、さらにノー
ド装置10-5から順番に再同期させなければならない。リ
ング内の全ネットワークノードが再同期を確立する時間
は保護時間の累積になり、ノード装置数×保護時間に相
当する切替時間が必要になり、現実的には運用が困難と
なってしまう。
【００１８】従って本発明は、現用系-予備系間の切替
が発生しても、フレーム同期外れを発生させないように
することのできる冗長切替装置を実現することを目的と
する。
が発生しても、フレーム同期外れを発生させないように
することのできる冗長切替装置を実現することを目的と
する。
【００１９】
【課題を解決するための手段】上記の目的を達成するた
め、本発明に係る冗長切替装置は、互いに位相が非同期
な2つの入力信号を切り替える切替手段と、該切替手段
の出力信号のクロックを抽出する手段と、抽出したクロ
ックを入力するPLL回路と、該出力信号を、該PLL回路の
出力クロックに乗せ換えて出力するクロック乗換手段
と、クロック乗換後の信号を前記出力クロックを用いて
フレーム化するフレーム化手段と、を備えたことを特徴
としている。
め、本発明に係る冗長切替装置は、互いに位相が非同期
な2つの入力信号を切り替える切替手段と、該切替手段
の出力信号のクロックを抽出する手段と、抽出したクロ
ックを入力するPLL回路と、該出力信号を、該PLL回路の
出力クロックに乗せ換えて出力するクロック乗換手段
と、クロック乗換後の信号を前記出力クロックを用いて
フレーム化するフレーム化手段と、を備えたことを特徴
としている。
【００２０】すなわち本発明においては、切替手段（例
えば光スイッチ）によって互いに非同期な2つの入力信
号を切り替える時、クロック抽出手段が、切替手段の出
力信号から切替前と切替後の両方においてクロック抽出
する。そして、PLL回路が、切替前のクロックから切替
後のクロックに徐々に信号周波数を追従させながら乗せ
換えて信号送出している。
えば光スイッチ）によって互いに非同期な2つの入力信
号を切り替える時、クロック抽出手段が、切替手段の出
力信号から切替前と切替後の両方においてクロック抽出
する。そして、PLL回路が、切替前のクロックから切替
後のクロックに徐々に信号周波数を追従させながら乗せ
換えて信号送出している。
【００２１】そして、クロック乗換後の信号を上記出力
クロックを用いてフレーム化手段がフレーム化する。こ
のように現用系-予備系切替時に出力信号の位相が急に
変化することがないため、フレーム同期外れが生ずると
いう問題から解放される。
クロックを用いてフレーム化手段がフレーム化する。こ
のように現用系-予備系切替時に出力信号の位相が急に
変化することがないため、フレーム同期外れが生ずると
いう問題から解放される。
【００２２】また、本発明に係る冗長切替装置は、互い
に位相が非同期な2つの入力信号の各々のデータ及びク
ロックを抽出する手段と、各データを、外部から入力し
た基準クロックに乗せ換える第1及び第2の基準クロック
乗換手段と、該第1及び第2の基準クロック乗換手段から
それぞれ出力されたデータを切り替える第１の切替手段
（例えば光スイッチ）と、両クロックを切り替える第2
の切替手段（例えば電気スイッチ）と、該第1の切替手
段の出力データを、該第2の切替手段と、による切替前
のクロックから切替後のクロックに徐々に乗り換えさせ
るクロック追従乗換手段と、を備えたことを特徴として
いる。
に位相が非同期な2つの入力信号の各々のデータ及びク
ロックを抽出する手段と、各データを、外部から入力し
た基準クロックに乗せ換える第1及び第2の基準クロック
乗換手段と、該第1及び第2の基準クロック乗換手段から
それぞれ出力されたデータを切り替える第１の切替手段
（例えば光スイッチ）と、両クロックを切り替える第2
の切替手段（例えば電気スイッチ）と、該第1の切替手
段の出力データを、該第2の切替手段と、による切替前
のクロックから切替後のクロックに徐々に乗り換えさせ
るクロック追従乗換手段と、を備えたことを特徴として
いる。
【００２３】すなわち、最初の本発明の場合には装置内
非同期式の冗長切替を行っているが、この発明の場合に
は、互いに非同期な2つの入力信号の各データを第1及び
第2の基準クロック乗換手段によって、外部から入力し
た基準クロックに乗り換えるという装置内同期式を採っ
ている。
非同期式の冗長切替を行っているが、この発明の場合に
は、互いに非同期な2つの入力信号の各データを第1及び
第2の基準クロック乗換手段によって、外部から入力し
た基準クロックに乗り換えるという装置内同期式を採っ
ている。
【００２４】そして、基準クロックに乗り換えられたデ
ータを第1の切替え手段で切り替える時、この第1の切替
手段の出力データを、クロック追従乗換手段が、上記2
つの入力信号から抽出したクロックを切り替える第2の
切替手段による切替前のクロックから切替後のクロック
に徐々に乗り換えさせて信号出力するようにしている。
ータを第1の切替え手段で切り替える時、この第1の切替
手段の出力データを、クロック追従乗換手段が、上記2
つの入力信号から抽出したクロックを切り替える第2の
切替手段による切替前のクロックから切替後のクロック
に徐々に乗り換えさせて信号出力するようにしている。
【００２５】このようにして、装置内同期式において冗
長切替を行っても同様にフレーム同期外れを生ずること
が防止できる。なお、上記の該基準クロックとしては、
局舎内クロック又は自走クロックを用いることができ
る。
長切替を行っても同様にフレーム同期外れを生ずること
が防止できる。なお、上記の該基準クロックとしては、
局舎内クロック又は自走クロックを用いることができ
る。
【００２６】また、上記のクロックを抽出する手段は、
波長分割多重装置からのクロックを抽出することができ
る。SONET/SDH伝送装置などの伝送装置からのクロック
を抽出する必要はない。また、上記の入力信号は、リン
グネットワークを構成する波長分割多重装置側からの現
用系入力信号及び予備系入力信号か、或いは例えばSONE
T/SDHのような任意の伝送装置側からの現用系入力信号
及び予備系入力信号である。
波長分割多重装置からのクロックを抽出することができ
る。SONET/SDH伝送装置などの伝送装置からのクロック
を抽出する必要はない。また、上記の入力信号は、リン
グネットワークを構成する波長分割多重装置側からの現
用系入力信号及び予備系入力信号か、或いは例えばSONE
T/SDHのような任意の伝送装置側からの現用系入力信号
及び予備系入力信号である。
【００２７】また、上記の冗長切替装置を、同一の現用
系及び予備系伝送路に対して重複して設けることにより
現用系及び予備系の該クロック追従乗換手段の出力を生
成するノード装置が提供される。この場合、各切替手段
を各冗長切替装置に共通に設けてもよい。
系及び予備系伝送路に対して重複して設けることにより
現用系及び予備系の該クロック追従乗換手段の出力を生
成するノード装置が提供される。この場合、各切替手段
を各冗長切替装置に共通に設けてもよい。
【００２８】
【発明の実施の形態】図1は、本発明に係る冗長切替装
置の実施例(1)を示したものである。特にこの冗長切替
装置は装置内非同期式のものであり、図15に示した中継
ノード装置10-6に示すような中継ノード機能に対して用
いられるものである。
置の実施例(1)を示したものである。特にこの冗長切替
装置は装置内非同期式のものであり、図15に示した中継
ノード装置10-6に示すような中継ノード機能に対して用
いられるものである。
【００２９】この実施例(1)においては、フレーム終端
部１及び周波数生成部2は図16に示した従来例と同様で
あるが、切替部3は単一の切替スイッチ3-1のみを備え、
その現用系接点Swはフレーム終端部1-1と伝送周波数ク
ロック抽出部2-1に接続されており、予備系接点Spはフ
レーム終端部1-4及び伝送周波数クロック抽出部2-3に接
続されている。
部１及び周波数生成部2は図16に示した従来例と同様で
あるが、切替部3は単一の切替スイッチ3-1のみを備え、
その現用系接点Swはフレーム終端部1-1と伝送周波数ク
ロック抽出部2-1に接続されており、予備系接点Spはフ
レーム終端部1-4及び伝送周波数クロック抽出部2-3に接
続されている。
【００３０】また、切替スイッチ3-1の出力信号は、フ
レーム生成部6に送られる前に、周波数生成部4及び周波
数再生部5を経由する。すなわち、周波数生成部4は伝送
周波数クロック抽出部4-1及びPLL回路4-2を備え、切替
スイッチ3-1の出力信号における伝送周波数クロックを
クロック抽出部4-１で抽出すると共に、PLL回路4-2で切
替スイッチ3-1の切替前のクロックから切替後のクロッ
クに徐々に乗り換えるクロックを出力する。
レーム生成部6に送られる前に、周波数生成部4及び周波
数再生部5を経由する。すなわち、周波数生成部4は伝送
周波数クロック抽出部4-1及びPLL回路4-2を備え、切替
スイッチ3-1の出力信号における伝送周波数クロックを
クロック抽出部4-１で抽出すると共に、PLL回路4-2で切
替スイッチ3-1の切替前のクロックから切替後のクロッ
クに徐々に乗り換えるクロックを出力する。
【００３１】また、周波数再生部5は、伝送周波数クロ
ック乗換部5-1（例えばメモリラッチ）で構成され、切
替スイッチ3-1の出力データを書き込むと共に、このデ
ータをPLL回路4-2から出力されたクロックによって読み
出すことにより、クロック乗換が行われてフレーム生成
部6へ送られるようになっている。
ック乗換部5-1（例えばメモリラッチ）で構成され、切
替スイッチ3-1の出力データを書き込むと共に、このデ
ータをPLL回路4-2から出力されたクロックによって読み
出すことにより、クロック乗換が行われてフレーム生成
部6へ送られるようになっている。
【００３２】また、PLL回路4-2からのクロックは、同様
にフレーム生成部6へ送られ、フレーム生成部6は入力さ
れたクロックに基づいて入力データのフレーム化を行
う。なお、クロック抽出部4-1とPLL回路4-2とクロック
乗換部5-1とでクロック追従乗換手段を構成する。
にフレーム生成部6へ送られ、フレーム生成部6は入力さ
れたクロックに基づいて入力データのフレーム化を行
う。なお、クロック抽出部4-1とPLL回路4-2とクロック
乗換部5-1とでクロック追従乗換手段を構成する。
【００３３】このような実施例(1)の動作を図2に示すタ
イムチャートにより以下に説明する。今、現用系クロッ
ク及び現用系フレーム位相は、同図(1)及び(2)の状態に
ある時、予備系クロック及び予備系フレーム位相は同図
(5)及び(4)に示すように共に現用系とはずれた状態にあ
るものとする。
イムチャートにより以下に説明する。今、現用系クロッ
ク及び現用系フレーム位相は、同図(1)及び(2)の状態に
ある時、予備系クロック及び予備系フレーム位相は同図
(5)及び(4)に示すように共に現用系とはずれた状態にあ
るものとする。
【００３４】この現用系クロックの位相は伝送周波数ク
ロック抽出部4-1で抽出されてPLL回路4-2に与えられて
おり、検出結果1-3,1-6、又は伝送路監視部（図15参
照）により、切替スイッチ3-1が現用系接点Swから予備
系接点Spに切り替えられた時、伝送周波数クロック抽出
部4-1はこの切り替えられた予備系クロックを抽出してP
LL回路4-2に与えるが、PLL回路4-2はすぐにはこの予備
系クロックによる位相を出力せず、同図(3)に示すよう
に徐々に位相を移動させて行くことになる。
ロック抽出部4-1で抽出されてPLL回路4-2に与えられて
おり、検出結果1-3,1-6、又は伝送路監視部（図15参
照）により、切替スイッチ3-1が現用系接点Swから予備
系接点Spに切り替えられた時、伝送周波数クロック抽出
部4-1はこの切り替えられた予備系クロックを抽出してP
LL回路4-2に与えるが、PLL回路4-2はすぐにはこの予備
系クロックによる位相を出力せず、同図(3)に示すよう
に徐々に位相を移動させて行くことになる。
【００３５】従って、周波数再生部5における伝送周波
数クロック乗換部5-1においては、切替スイッチ3-1から
のデータに対して現用系クロックから予備系クロックへ
徐々に乗り換えてフレーム生成部6へデータを送ること
になるので、図16に示した受信側装置50においては、WD
M伝送信号の周波数が急に変化することがなく、フレー
ム同期外れが生じないこととなる。
数クロック乗換部5-1においては、切替スイッチ3-1から
のデータに対して現用系クロックから予備系クロックへ
徐々に乗り換えてフレーム生成部6へデータを送ること
になるので、図16に示した受信側装置50においては、WD
M伝送信号の周波数が急に変化することがなく、フレー
ム同期外れが生じないこととなる。
【００３６】ここで、PLL回路4-2によりクロック乗換が
徐々に行われる動作原理について説明しておく。図3
は、図1に示したPLL回路4-2の一般的な構成例を示した
ものであり、図示の如く基準周波数frefと比較周波数fc
omp (fvco)とを入力する位相比較器4-21と、この位相比
較器4-21の出力信号を入力するループフィルタ4-22と、
このループフィルタ4-22の出力信号を制御電圧として上
記の比較周波数fcompを出力する電圧制御発振器（VCO）
4-23とで構成されている。
徐々に行われる動作原理について説明しておく。図3
は、図1に示したPLL回路4-2の一般的な構成例を示した
ものであり、図示の如く基準周波数frefと比較周波数fc
omp (fvco)とを入力する位相比較器4-21と、この位相比
較器4-21の出力信号を入力するループフィルタ4-22と、
このループフィルタ4-22の出力信号を制御電圧として上
記の比較周波数fcompを出力する電圧制御発振器（VCO）
4-23とで構成されている。
【００３７】すなわち、位相比較器4-21が、基準周波数
frefと電圧制御発振器4-23の自走発振で生成される比較
周波数fcompとの位相比較を行い、位相差成分をパルス
上の位相差信号として出力し、この位相差信号をループ
フィルタ4-22(積分回路/LPF)を通して交流成分を遮断
し、以って直流化する。
frefと電圧制御発振器4-23の自走発振で生成される比較
周波数fcompとの位相比較を行い、位相差成分をパルス
上の位相差信号として出力し、この位相差信号をループ
フィルタ4-22(積分回路/LPF)を通して交流成分を遮断
し、以って直流化する。
【００３８】この直流化した信号を、ある一定の自走周
波数を有する電圧制御発振器4-23の制御端子に制御電圧
として印加することにより比較周波数を基準周波数に一
致させるようにしている。このように、ループフィルタ
4-22に積分機能が備わっているため、位相比較器4-21に
与えられる基準周波数frefが急に変化しても、ループフ
ィルタ4-22から出力される電圧制御発振器4-23に対する
制御電圧は徐々に変化し、基準周波数frefに徐々に比較
周波数fcompが追従するようになるので、上記のように
切替スイッチ3-1による切替前のクロックから切替後の
クロックに徐々に乗り換えて出力データを送出すること
ができることになる。
波数を有する電圧制御発振器4-23の制御端子に制御電圧
として印加することにより比較周波数を基準周波数に一
致させるようにしている。このように、ループフィルタ
4-22に積分機能が備わっているため、位相比較器4-21に
与えられる基準周波数frefが急に変化しても、ループフ
ィルタ4-22から出力される電圧制御発振器4-23に対する
制御電圧は徐々に変化し、基準周波数frefに徐々に比較
周波数fcompが追従するようになるので、上記のように
切替スイッチ3-1による切替前のクロックから切替後の
クロックに徐々に乗り換えて出力データを送出すること
ができることになる。
【００３９】図4は、本発明に係る冗長切替装置の実施
例(2)を示したものである。この実施例(2)と実施例(1)
との違いは、周波数生成部4において、伝送周波数クロ
ック抽出部4-1の代わりにSONET/SDHクロック抽出部4-10
を用いると共に、周波数再生部5における伝送周波数ク
ロック乗換部5-1の代わりにSONET/SDHクロック乗換部5-
10を用い、フレーム生成部6を取り除いている点であ
る。
例(2)を示したものである。この実施例(2)と実施例(1)
との違いは、周波数生成部4において、伝送周波数クロ
ック抽出部4-1の代わりにSONET/SDHクロック抽出部4-10
を用いると共に、周波数再生部5における伝送周波数ク
ロック乗換部5-1の代わりにSONET/SDHクロック乗換部5-
10を用い、フレーム生成部6を取り除いている点であ
る。
【００４０】すなわち、この冗長切替装置40bは、図15
に示した光リングネットワークにおいて、中継ノード装
置10-6以外の多重化ノード装置において分岐用として用
いられるものである。このため、クロック抽出部4-10に
おいては伝送周波数クロックでは無くSONET/SDHクロッ
クを抽出しており、クロック乗換部5-10においては伝送
周波数クロックではなくSONET/SDHクロックに乗り換え
て出力している。そして、このクロック乗換部5-10の出
力データはフレーム生成する必要がないので、直接任意
の伝送装置又はSONET/SDH伝送装置に送られることとな
る。
に示した光リングネットワークにおいて、中継ノード装
置10-6以外の多重化ノード装置において分岐用として用
いられるものである。このため、クロック抽出部4-10に
おいては伝送周波数クロックでは無くSONET/SDHクロッ
クを抽出しており、クロック乗換部5-10においては伝送
周波数クロックではなくSONET/SDHクロックに乗り換え
て出力している。そして、このクロック乗換部5-10の出
力データはフレーム生成する必要がないので、直接任意
の伝送装置又はSONET/SDH伝送装置に送られることとな
る。
【００４１】図5は、本発明に係る冗長切替装置の実施
例(3)を示している。この実施例(3)と上記の実施例(1)
及び(2)との違いは、基準クロック乗換部7及び基準クロ
ックセレクタ8を設けると共に、切替部3において2つの
切替スイッチ3-11及び3-12を備えている点である。
例(3)を示している。この実施例(3)と上記の実施例(1)
及び(2)との違いは、基準クロック乗換部7及び基準クロ
ックセレクタ8を設けると共に、切替部3において2つの
切替スイッチ3-11及び3-12を備えている点である。
【００４２】すなわち、上記の実施例(1)及び(2)は冗長
切替装置40において特に基準クロックによる同期を行っ
ていない「装置内非同期式」を採用しているが、実施例
(3)の場合には基準クロックを用いて現用系のデータを
基準クロック乗換部7-1によって基準クロックに乗り換
えさせ、また予備系のデータを基準クロック乗換部7-2
によって基準クロックに乗り換える「装置内同期式」を
採用している。
切替装置40において特に基準クロックによる同期を行っ
ていない「装置内非同期式」を採用しているが、実施例
(3)の場合には基準クロックを用いて現用系のデータを
基準クロック乗換部7-1によって基準クロックに乗り換
えさせ、また予備系のデータを基準クロック乗換部7-2
によって基準クロックに乗り換える「装置内同期式」を
採用している。
【００４３】このような基準クロック乗換部7-1及び7-
２に与える基準クロックは基準クロックセレクタ8が、
セレクト信号SELに基づき、局舎内クロックCLK1と自走
クロックCLK2とを切り替えて与えている。そして、切替
スイッチ3-11は基準クロック乗換部7-1及び7-2の各出力
データを切り替えるように接続されており、また、切替
スイッチ3-12は伝送周波数クロック抽出部2-1及び2-3で
それぞれ抽出した現用系の伝送周波数クロックと予備系
の伝送周波数クロックとを切り替えるようにしている。
２に与える基準クロックは基準クロックセレクタ8が、
セレクト信号SELに基づき、局舎内クロックCLK1と自走
クロックCLK2とを切り替えて与えている。そして、切替
スイッチ3-11は基準クロック乗換部7-1及び7-2の各出力
データを切り替えるように接続されており、また、切替
スイッチ3-12は伝送周波数クロック抽出部2-1及び2-3で
それぞれ抽出した現用系の伝送周波数クロックと予備系
の伝送周波数クロックとを切り替えるようにしている。
【００４４】切替スイッチ3-11から出力される基準クロ
ックに乗り換えられたデータは周波数再生部における伝
送周波数クロック乗換部5-1に与えられる。また、切替
スイッチ3-12から出力される伝送周波数クロックはPLL
回路5-2に与えられる。また、伝送周波数クロック乗換
部5-1には基準クロックセレクタ8から基準クロックが与
えられており、この基準クロックによって切替スイッチ
3-11から出力されえたデータを書き込み、そしてPLL回
路5-2からの出力クロックによって読み出すので、伝送
周波数クロック乗換部5-1から出力されるデータは、上
記の実施例（1）及び（2）と同様に現用系の伝送周波数
クロックから徐々に予備系の伝送周波数クロックに乗り
換えられてフレーム生成部6に送られることとなるの
で、フレーム同期外れが防止できる。
ックに乗り換えられたデータは周波数再生部における伝
送周波数クロック乗換部5-1に与えられる。また、切替
スイッチ3-12から出力される伝送周波数クロックはPLL
回路5-2に与えられる。また、伝送周波数クロック乗換
部5-1には基準クロックセレクタ8から基準クロックが与
えられており、この基準クロックによって切替スイッチ
3-11から出力されえたデータを書き込み、そしてPLL回
路5-2からの出力クロックによって読み出すので、伝送
周波数クロック乗換部5-1から出力されるデータは、上
記の実施例（1）及び（2）と同様に現用系の伝送周波数
クロックから徐々に予備系の伝送周波数クロックに乗り
換えられてフレーム生成部6に送られることとなるの
で、フレーム同期外れが防止できる。
【００４５】図6は、本発明に係る冗長切替装置の実施
例(4)を示したもので、この実施例(4)と上記の実施例
(3)との違いは、周波数生成部2において現用系のデータ
に対しSONET/SDHクロック抽出部2-5を設け、予備系の伝
送信号に対してSONET/SDHクロック抽出部2-6を設けると
共に、これらのクロック抽出部2-5及び2-6で抽出したク
ロックを切替スイッチ3-12の現用系接点Sw及び予備系接
点Spにそれぞれ与えている点である。また、周波数再生
部5においては、SONET/SDHクロック乗換部5-10を伝送周
波数クロック乗換部5-1の代わりに用いている。
例(4)を示したもので、この実施例(4)と上記の実施例
(3)との違いは、周波数生成部2において現用系のデータ
に対しSONET/SDHクロック抽出部2-5を設け、予備系の伝
送信号に対してSONET/SDHクロック抽出部2-6を設けると
共に、これらのクロック抽出部2-5及び2-6で抽出したク
ロックを切替スイッチ3-12の現用系接点Sw及び予備系接
点Spにそれぞれ与えている点である。また、周波数再生
部5においては、SONET/SDHクロック乗換部5-10を伝送周
波数クロック乗換部5-1の代わりに用いている。
【００４６】すなわち、上記の実施例(3)が図15に示し
た中継ノード装置10-6に適応されるのに対し、この実施
例(4)は中継ノード装置10-6以外の各多重化ノード装置
における分岐機能を有し、下位のノード装置である任意
の伝送装置又はSONET/SDH伝送装置に対して冗長切替を
実現している。
た中継ノード装置10-6に適応されるのに対し、この実施
例(4)は中継ノード装置10-6以外の各多重化ノード装置
における分岐機能を有し、下位のノード装置である任意
の伝送装置又はSONET/SDH伝送装置に対して冗長切替を
実現している。
【００４７】図7は、図１に示した本発明の実施例(1)の
適応例を示したものであり、図15に示したリングネット
ワークRNWの反時計回り（左回り）及び時計回り（右回
り）方向においてそれぞれ実施例（1）の構成を有する
装置内非同期式冗長切替装置40a-1,40a-2が設けられて
いる。
適応例を示したものであり、図15に示したリングネット
ワークRNWの反時計回り（左回り）及び時計回り（右回
り）方向においてそれぞれ実施例（1）の構成を有する
装置内非同期式冗長切替装置40a-1,40a-2が設けられて
いる。
【００４８】この冗長切替装置40a-1,40a-2は既述の如
く図15に示した中継ノード装置10-6などに用いられるも
のである。従ってこの冗長切替装置40a-1,40a-bの両側
は、隣接する多重化ノード装置におけるWDM装置30-1及
び30-2に挟まれた形になっている。
く図15に示した中継ノード装置10-6などに用いられるも
のである。従ってこの冗長切替装置40a-1,40a-bの両側
は、隣接する多重化ノード装置におけるWDM装置30-1及
び30-2に挟まれた形になっている。
【００４９】すなわち、左側のWDM装置30-1からの現用
系伝送路W1及び予備系伝送路P1は、下側の冗長切替装置
40a-1においてフレーム終端部1と周波数生成部2とで構
成されるWDM入力インタフェースIF1を介して切替部3に
入力され、その出力信号は、周波数生成部4と周波数再
生部5とフレーム生成部6とで構成されるWDM出力インタ
フェースIF2を経由して右側のWDM装置30-2に送られるよ
うになっている。
系伝送路W1及び予備系伝送路P1は、下側の冗長切替装置
40a-1においてフレーム終端部1と周波数生成部2とで構
成されるWDM入力インタフェースIF1を介して切替部3に
入力され、その出力信号は、周波数生成部4と周波数再
生部5とフレーム生成部6とで構成されるWDM出力インタ
フェースIF2を経由して右側のWDM装置30-2に送られるよ
うになっている。
【００５０】このような信号の流れは、右側のWDM装置3
0-2から左側のWDM装置30に対する伝送路W2及びP2の信号
の流れに対しても全く同様に行う必要があるので、上側
の冗長切替装置40a-2も同様にWDM入力インタフェースIF
1と切替部3とWPM出力インタフェースIF2とで構成されて
いる。
0-2から左側のWDM装置30に対する伝送路W2及びP2の信号
の流れに対しても全く同様に行う必要があるので、上側
の冗長切替装置40a-2も同様にWDM入力インタフェースIF
1と切替部3とWPM出力インタフェースIF2とで構成されて
いる。
【００５１】このようにして、WDM装置30-1,30-2間にお
いてフレーム同期外れを起こさずに中継動作が実現でき
る。図8は、図7に示した実施例(1)の適応例の変形例を
示したものである。この変形例においては、図15に示し
た光リングネットワークRNWにおける現用系伝送路Wと予
備系伝送路Pの時計回り及び反時計回りの各伝送路を2本
ずつ設けた場合の構成（四重化構成）を示している。
いてフレーム同期外れを起こさずに中継動作が実現でき
る。図8は、図7に示した実施例(1)の適応例の変形例を
示したものである。この変形例においては、図15に示し
た光リングネットワークRNWにおける現用系伝送路Wと予
備系伝送路Pの時計回り及び反時計回りの各伝送路を2本
ずつ設けた場合の構成（四重化構成）を示している。
【００５２】すなわち、図15の二重化されたネットワー
クRNWを実現するためには、図7の冗長切替装置40a-1,40
a-2の出力信号が1本では不足であり2本設ける必要があ
るので、それぞれ重複(並列)して設け、WDM装置30-1,30
-2への入力信号を現用系と予備系の双方について設けて
いる。そして、これを更に二重化して、合計で四重化し
たものである。ただし、図15のリングネットワークを構
築するには上半分又は下半分でよい。
クRNWを実現するためには、図7の冗長切替装置40a-1,40
a-2の出力信号が1本では不足であり2本設ける必要があ
るので、それぞれ重複(並列)して設け、WDM装置30-1,30
-2への入力信号を現用系と予備系の双方について設けて
いる。そして、これを更に二重化して、合計で四重化し
たものである。ただし、図15のリングネットワークを構
築するには上半分又は下半分でよい。
【００５３】まず、四重化構成に関しては、WDM装置30-
1からWDM装置30-2への反時計回りにおいて、現用系伝送
路Wl,W3及び予備系伝送路P1,P3を設定し、時計回りにお
いては現用系伝送路W2,W4及び予備系伝送路P2,P4を設定
している。そして、一方の二重化構成（上側半分）に関
しては伝送路W1及びP1をWDM入力インタフェースIF11(こ
れは図7における入力インタフェースIF1に対応してい
る。)に入力すると共にこれと並列にWDM入力インタフェ
ースIF12にも入力している。
1からWDM装置30-2への反時計回りにおいて、現用系伝送
路Wl,W3及び予備系伝送路P1,P3を設定し、時計回りにお
いては現用系伝送路W2,W4及び予備系伝送路P2,P4を設定
している。そして、一方の二重化構成（上側半分）に関
しては伝送路W1及びP1をWDM入力インタフェースIF11(こ
れは図7における入力インタフェースIF1に対応してい
る。)に入力すると共にこれと並列にWDM入力インタフェ
ースIF12にも入力している。
【００５４】そして、これらのWDM 入力インタフェース
IF11,IF12は全インタフェースに共通に設けた光スイッ
チ3-1を経由してそれぞれWDM出力インタフェースIF25及
びIF26(これらは図7におけるWDM出力インタフェースIF2
に対応している。)を経由して、それぞれ現用系伝送路W
1及び予備系伝送路P1に出力している。
IF11,IF12は全インタフェースに共通に設けた光スイッ
チ3-1を経由してそれぞれWDM出力インタフェースIF25及
びIF26(これらは図7におけるWDM出力インタフェースIF2
に対応している。)を経由して、それぞれ現用系伝送路W
1及び予備系伝送路P1に出力している。
【００５５】一方、WDM装置30-2からWDM装置30-1への時
計回りにおいては、現用系伝送路W2及び予備系伝送路P2
にWDM入力インタフェースIF15及びIF16を並列接続し、
光スイッチ3-1を経由してそれぞれWDM出力インタフェー
スIF21及びIF22からそれぞれ伝送路W2及びP2へ出力する
ようにしている。
計回りにおいては、現用系伝送路W2及び予備系伝送路P2
にWDM入力インタフェースIF15及びIF16を並列接続し、
光スイッチ3-1を経由してそれぞれWDM出力インタフェー
スIF21及びIF22からそれぞれ伝送路W2及びP2へ出力する
ようにしている。
【００５６】このような伝送路W1,W2及びP1,P2の関係
は、他方の二重化構成（下側半分）についても同様であ
り、現用系伝送路W3,W4及び予備系伝送路P3,P4を設け
て、WDM入力インタフェースIF13,IF14,IF17,IF18及びWD
M出力インタフェースIF23,IF24,IF27,IF28を用いること
により冗長切替を実現している。
は、他方の二重化構成（下側半分）についても同様であ
り、現用系伝送路W3,W4及び予備系伝送路P3,P4を設け
て、WDM入力インタフェースIF13,IF14,IF17,IF18及びWD
M出力インタフェースIF23,IF24,IF27,IF28を用いること
により冗長切替を実現している。
【００５７】図9は、図4に示した実施例(2)の適応例を
示したものである。すなわち、WDM装置30からSONET/SDH
伝送装置11への現用系伝送路W1及び予備系伝送路P1にお
いて図4の実施例(2)をそのまま挿入したものであり、こ
の場合、フレーム終端部1と周波数生成部2とでWDM入力
インタフェースIF1を構成し、周波数生成部4と周波数再
生部5とでSONET/SDH分岐インタフェースIF3を構成して
いる。
示したものである。すなわち、WDM装置30からSONET/SDH
伝送装置11への現用系伝送路W1及び予備系伝送路P1にお
いて図4の実施例(2)をそのまま挿入したものであり、こ
の場合、フレーム終端部1と周波数生成部2とでWDM入力
インタフェースIF1を構成し、周波数生成部4と周波数再
生部5とでSONET/SDH分岐インタフェースIF3を構成して
いる。
【００５８】一方、SONET/SDH伝送装置11からWDM装置30
への現用系伝送路W2及び予備系伝送路P2においては、図
4に示した実施例(2)におけるフレーム終端部1及び周波
数生成部2は必要ないのでSONET/SDH伝送装置11から現用
系伝送路W2及び予備系伝送路P2が直接切替スイッチ3-1
に接続されている。
への現用系伝送路W2及び予備系伝送路P2においては、図
4に示した実施例(2)におけるフレーム終端部1及び周波
数生成部2は必要ないのでSONET/SDH伝送装置11から現用
系伝送路W2及び予備系伝送路P2が直接切替スイッチ3-1
に接続されている。
【００５９】また、この切替スイッチ3-1の出力信号をW
DM装置30へ出力するため、周波数生成部4及び周波数再
生部5に加えて、フレーム付加部6-1及びフレーム生成部
6-2から成るフレーム生成部6を設けており、これら周波
数生成部4と周波数再生部5とフレーム生成部6とで図7に
も示したようにWDM装置30に対するWDM出力インタフェー
スIF2を構成している。
DM装置30へ出力するため、周波数生成部4及び周波数再
生部5に加えて、フレーム付加部6-1及びフレーム生成部
6-2から成るフレーム生成部6を設けており、これら周波
数生成部4と周波数再生部5とフレーム生成部6とで図7に
も示したようにWDM装置30に対するWDM出力インタフェー
スIF2を構成している。
【００６０】このようにしてWDM装置30からSONET/SDH伝
送装置11への分岐ルートにおいて冗長切替40b-1によっ
て冗長切替が行えると共に、SONET/SDH伝送装置11からW
DM装置30への挿入ルートにおいては、冗長切替装置40b-
2によって冗長切替がフレーム同期外れ無く行えるよう
になる。
送装置11への分岐ルートにおいて冗長切替40b-1によっ
て冗長切替が行えると共に、SONET/SDH伝送装置11からW
DM装置30への挿入ルートにおいては、冗長切替装置40b-
2によって冗長切替がフレーム同期外れ無く行えるよう
になる。
【００６１】図10は、図9に示した実施例（2）の適応例
の変形例を示したものである。この変形例においても図
8の変形例と同様に四重化伝送路、すなわち4本の現用系
伝送路W1〜W4と4本の予備系伝送路P1〜P4によってWDM装
置30-1とSONET/SDH伝送装置11とを接続しており、WDM入
力インタフェースIF11〜IF14及びIF出力インタフェース
IF21〜IF24は図8の変形例と同様にWDM装置30-1と光スイ
ッチ3-1との間に設けられている。
の変形例を示したものである。この変形例においても図
8の変形例と同様に四重化伝送路、すなわち4本の現用系
伝送路W1〜W4と4本の予備系伝送路P1〜P4によってWDM装
置30-1とSONET/SDH伝送装置11とを接続しており、WDM入
力インタフェースIF11〜IF14及びIF出力インタフェース
IF21〜IF24は図8の変形例と同様にWDM装置30-1と光スイ
ッチ3-1との間に設けられている。
【００６２】また、光スイッチ3-1とSONET/SDH伝送装置
11との間は、図9に示した冗長切替装置40b-1におけるSO
NET/SDH分岐インタフェースIF3のみが関係しており、こ
のため、現用系伝送路W1に分岐インタフェースIF31、予
備系伝送路P1に分岐インタフェースIF32、現用系伝送路
W3に分岐インタフェースIF33、そして予備系伝送路P3に
分岐インタフェースIF34を設けている点が図8の変形例
と異なっている。
11との間は、図9に示した冗長切替装置40b-1におけるSO
NET/SDH分岐インタフェースIF3のみが関係しており、こ
のため、現用系伝送路W1に分岐インタフェースIF31、予
備系伝送路P1に分岐インタフェースIF32、現用系伝送路
W3に分岐インタフェースIF33、そして予備系伝送路P3に
分岐インタフェースIF34を設けている点が図8の変形例
と異なっている。
【００６３】図11は、図5に示した装置内同期式冗長切
替装置の実施例(3)の適応例を示したものであり、この
場合は、図7の実施例(1)の適応例と同様にWDM装置30-1
と30-2との間に接続されて中継ノード機能を果たしてい
る。すなわち、WDM装置30-1からWDM装置30-2への反時計
回りにおいては、装置内同期式冗長切替装置40c-1が挿
入され、逆にWDM装置30-2からWDM装置30-1への時計方向
においては装置内同期式冗長切替40c-2が設けられてい
る。これらの冗長切替装置40c-1及び40c-2は共に図5に
示した実施例(3)と同一の構成を有するものである。
替装置の実施例(3)の適応例を示したものであり、この
場合は、図7の実施例(1)の適応例と同様にWDM装置30-1
と30-2との間に接続されて中継ノード機能を果たしてい
る。すなわち、WDM装置30-1からWDM装置30-2への反時計
回りにおいては、装置内同期式冗長切替装置40c-1が挿
入され、逆にWDM装置30-2からWDM装置30-1への時計方向
においては装置内同期式冗長切替40c-2が設けられてい
る。これらの冗長切替装置40c-1及び40c-2は共に図5に
示した実施例(3)と同一の構成を有するものである。
【００６４】この場合、フレーム終端部1と周波数生成
部2と基準クロック乗換部7とでWDM入力インタフェースI
F4を構成しており、また周波数再生部5とフレーム生成
部6とでWDM出力インタフェースIF5を構成している。こ
のようにして、冗長切替装置が装置内同期式を採用する
場合においても、WDM装置間での冗長切替をフレーム同
期を外すことなく行うことが可能となる。
部2と基準クロック乗換部7とでWDM入力インタフェースI
F4を構成しており、また周波数再生部5とフレーム生成
部6とでWDM出力インタフェースIF5を構成している。こ
のようにして、冗長切替装置が装置内同期式を採用する
場合においても、WDM装置間での冗長切替をフレーム同
期を外すことなく行うことが可能となる。
【００６５】図12は、図11に示した実施例(3)の適応例
の変形例を示しており、この変形例も図11と同様にWDM
装置30-1とWDM装置30-2との間に接続された現用系伝送
路W1〜W4及び予備系伝送路P1〜P4において図5に示した
実施例(3)が挿入されている。さらには、切替スイッチ3
-11及び3-12として各インタフェースに共通にそれぞれ
光スイッチ及び電気スイッチを設けている。なお、各イ
ンタフェースに対しては基準クロックセレクタ8から基
準クロックが供給されている。
の変形例を示しており、この変形例も図11と同様にWDM
装置30-1とWDM装置30-2との間に接続された現用系伝送
路W1〜W4及び予備系伝送路P1〜P4において図5に示した
実施例(3)が挿入されている。さらには、切替スイッチ3
-11及び3-12として各インタフェースに共通にそれぞれ
光スイッチ及び電気スイッチを設けている。なお、各イ
ンタフェースに対しては基準クロックセレクタ8から基
準クロックが供給されている。
【００６６】このため、図11に示したWDM入力インタフ
ェースIF4と同じ構成を有するWDM入力インタフェースIF
41〜IF44及びWDM出力インタフェースIF5と同じ構成を有
するWDM出力インタフェースIF51〜IF54を挿入してい
る。すなわち、WDM装置30-1と光スイッチ3-11及び電気
スイッチ3-12との間においては、伝送路W1に対しては2
つのWDM入力インタフェースIF41,IF42を並列に接続し、
伝送路W3及びP3に対してはWDM入力インタフェースIF43
及びIF44を並列に接続している。
ェースIF4と同じ構成を有するWDM入力インタフェースIF
41〜IF44及びWDM出力インタフェースIF5と同じ構成を有
するWDM出力インタフェースIF51〜IF54を挿入してい
る。すなわち、WDM装置30-1と光スイッチ3-11及び電気
スイッチ3-12との間においては、伝送路W1に対しては2
つのWDM入力インタフェースIF41,IF42を並列に接続し、
伝送路W3及びP3に対してはWDM入力インタフェースIF43
及びIF44を並列に接続している。
【００６７】また、伝送路W2及びP2に対してはそれぞれ
WDM出力インタフェースIF51及びIF52を挿入し、伝送路W
4及びP4に対してはWDM出力インタフェースIF53及びIF54
を挿入している。さらに光スイッチ3-11及び電気スイッ
チ3-12とWDM装置30-2との間においては、伝送路W1及びP
1に対してはWDM出力インタフェースIF55及びIF56を挿入
し、伝送路W2及びP2に対しては並列にWDM入力インタフ
ェースIF45及び46を挿入している。
WDM出力インタフェースIF51及びIF52を挿入し、伝送路W
4及びP4に対してはWDM出力インタフェースIF53及びIF54
を挿入している。さらに光スイッチ3-11及び電気スイッ
チ3-12とWDM装置30-2との間においては、伝送路W1及びP
1に対してはWDM出力インタフェースIF55及びIF56を挿入
し、伝送路W2及びP2に対しては並列にWDM入力インタフ
ェースIF45及び46を挿入している。
【００６８】同様に伝送路W3及びP3に対しては、WDM出
力インタフェースIF57及びIF58が挿入され、伝送路W4及
びP4に対してはWDM入力インタフェースIF47及びIF48が
挿入されている。図13は、図6に示した実施例(4)の適応
例を示したものである。この適応例では実施例(4)とし
て、WDM装置30とSONET/SDH伝送装置11との間に装置内同
期式の冗長切替装置40d-1及び40d-2を挿入している。
力インタフェースIF57及びIF58が挿入され、伝送路W4及
びP4に対してはWDM入力インタフェースIF47及びIF48が
挿入されている。図13は、図6に示した実施例(4)の適応
例を示したものである。この適応例では実施例(4)とし
て、WDM装置30とSONET/SDH伝送装置11との間に装置内同
期式の冗長切替装置40d-1及び40d-2を挿入している。
【００６９】この場合、冗長切替装置40d-1の構成は図6
の実施例(4)の構成と同一であるが、冗長切替装置40d-2
に関してはSONET/SDH伝送装置11からの現用系信号及び
予備系信号に対してフレーム終端部が必要ないので周波
数生成部2に直接入力し、この周波数生成部2と基準クロ
ック乗換部7とでSONET/SDH入力インタフェースIF8を構
成している。なお、周波数生成部2においても、実施例
(4)で用いた伝送周波数クロック抽出部2-1及びPLL回路2
-2は不用である。
の実施例(4)の構成と同一であるが、冗長切替装置40d-2
に関してはSONET/SDH伝送装置11からの現用系信号及び
予備系信号に対してフレーム終端部が必要ないので周波
数生成部2に直接入力し、この周波数生成部2と基準クロ
ック乗換部7とでSONET/SDH入力インタフェースIF8を構
成している。なお、周波数生成部2においても、実施例
(4)で用いた伝送周波数クロック抽出部2-1及びPLL回路2
-2は不用である。
【００７０】このようにしてWDM装置30とSONET/SDH伝送
装置11との間の装置内同期式冗長切替を実現している。
図14は、図13に示した実施例(4)の適応例の変形例を示
している。この変形例においても、WDM装置30とSONET/S
DH伝送装置11との間は現用系伝送路W1〜W4及び予備系伝
送路P1〜P4で接続されている。
装置11との間の装置内同期式冗長切替を実現している。
図14は、図13に示した実施例(4)の適応例の変形例を示
している。この変形例においても、WDM装置30とSONET/S
DH伝送装置11との間は現用系伝送路W1〜W4及び予備系伝
送路P1〜P4で接続されている。
【００７１】そして、WDM装置30とスイッチ3-11,3-12と
の間においては、伝送路W1及びP1に対してWDM入力イン
タフェースIF61及びIF62が並列に接続されており、伝送
路W3及びP3に対してはWDM入力インタフェースIF63及びI
F64が並列に接続されている。さらに伝送路W2及びP2に
対してはそれぞれWDM出力インタフェースIF51及びIF52
が挿入され、伝送路W4及びP4においてはWDM出力インタ
フェースIF53及びIF54が挿入されている。
の間においては、伝送路W1及びP1に対してWDM入力イン
タフェースIF61及びIF62が並列に接続されており、伝送
路W3及びP3に対してはWDM入力インタフェースIF63及びI
F64が並列に接続されている。さらに伝送路W2及びP2に
対してはそれぞれWDM出力インタフェースIF51及びIF52
が挿入され、伝送路W4及びP4においてはWDM出力インタ
フェースIF53及びIF54が挿入されている。
【００７２】また、光スイッチ3-11とSONET/SDH伝送装
置11との間においては、伝送路W1及びP1に対してSONET/
SDH分岐インタフェースIF71及びIF72が挿入され、伝送
路W3及びP3においてはSONET/SDH分岐インターフェースI
F73及びIF74が挿入されている。
置11との間においては、伝送路W1及びP1に対してSONET/
SDH分岐インタフェースIF71及びIF72が挿入され、伝送
路W3及びP3においてはSONET/SDH分岐インターフェースI
F73及びIF74が挿入されている。
【００７３】そして、伝送路W2及びP2に対してはSONET/
SDH入力インタフェースIF81及びIF82が並列に挿入さ
れ、伝送路W4及びP4に対してはSONET/SDH入力インタフ
ェースIF83及びIF84が並列に挿入されている。また、こ
の変形例においても光スイッチ3-11と電気スイッチ3-12
によって切替部3を構成している点は図12の変形例の場
合と同様である。
SDH入力インタフェースIF81及びIF82が並列に挿入さ
れ、伝送路W4及びP4に対してはSONET/SDH入力インタフ
ェースIF83及びIF84が並列に挿入されている。また、こ
の変形例においても光スイッチ3-11と電気スイッチ3-12
によって切替部3を構成している点は図12の変形例の場
合と同様である。
【００７４】（付記１）互いに位相が非同期な2つの入
力信号を切り替える切替手段と、該切替手段の出力信号
のクロックを抽出する手段と、抽出したクロックを入力
するPLL回路と、該出力信号を、該PLL回路の出力クロッ
クに乗せ換えて出力するクロック乗換手段と、クロック
乗換後の信号を前記出力クロックを用いてフレーム化す
るフレーム化手段と、を備えたことを特徴とする冗長切
替装置。
力信号を切り替える切替手段と、該切替手段の出力信号
のクロックを抽出する手段と、抽出したクロックを入力
するPLL回路と、該出力信号を、該PLL回路の出力クロッ
クに乗せ換えて出力するクロック乗換手段と、クロック
乗換後の信号を前記出力クロックを用いてフレーム化す
るフレーム化手段と、を備えたことを特徴とする冗長切
替装置。
【００７５】（付記２）互いに位相が非同期な2つの入
力信号の各々のデータ及びクロックを抽出する手段と、
各データを、外部から入力した基準クロックに乗せ換え
る第1及び第2の基準クロック乗換手段と、該第1及び第2
の基準クロック乗換手段からそれぞれ出力されたデータ
を切り替える第1の切替手段と、両クロックを切り替え
る第2の切替手段と、該第1の切替手段の出力データを、
該第2の切替手段による切替前のクロックから切替後の
クロックに徐々に乗り換えさせるクロック追従乗換手段
と、を備えたことを特徴とする冗長切替装置。
力信号の各々のデータ及びクロックを抽出する手段と、
各データを、外部から入力した基準クロックに乗せ換え
る第1及び第2の基準クロック乗換手段と、該第1及び第2
の基準クロック乗換手段からそれぞれ出力されたデータ
を切り替える第1の切替手段と、両クロックを切り替え
る第2の切替手段と、該第1の切替手段の出力データを、
該第2の切替手段による切替前のクロックから切替後の
クロックに徐々に乗り換えさせるクロック追従乗換手段
と、を備えたことを特徴とする冗長切替装置。
【００７６】（付記３）付記２において、該基準クロッ
クが、局舎内クロック又は自走クロックであることを特
徴とした冗長切替装置。 （付記４）付記２において、該クロックを抽出する手段
が、波長分割多重装置からのクロックを抽出することを
特徴とした冗長切替装置。
クが、局舎内クロック又は自走クロックであることを特
徴とした冗長切替装置。 （付記４）付記２において、該クロックを抽出する手段
が、波長分割多重装置からのクロックを抽出することを
特徴とした冗長切替装置。
【００７７】（付記５）付記１又は２において、該入力
信号が、リングネットワークを構成する波長分割多重装
置側からの現用系入力信号及び予備系入力信号であるこ
とを特徴とした冗長切替装置。 （付記６）付記１又は２において、該入力信号が、クラ
イアントの任意の伝送装置側からの現用系入力信号及び
予備系入力信号であることを特徴とした冗長切替装置。
信号が、リングネットワークを構成する波長分割多重装
置側からの現用系入力信号及び予備系入力信号であるこ
とを特徴とした冗長切替装置。 （付記６）付記１又は２において、該入力信号が、クラ
イアントの任意の伝送装置側からの現用系入力信号及び
予備系入力信号であることを特徴とした冗長切替装置。
【００７８】（付記７）付記１において、該切替手段
が、光スイッチであることを特徴とした冗長切替装置。 （付記８）付記２において、該第1の切替手段が、光ス
イッチであり、該第2の切替手段が電気スイッチである
ことを特徴とした冗長切替装置。
が、光スイッチであることを特徴とした冗長切替装置。 （付記８）付記２において、該第1の切替手段が、光ス
イッチであり、該第2の切替手段が電気スイッチである
ことを特徴とした冗長切替装置。
【００７９】（付記９）付記１から８のいずれかにおい
て、該クロック追従乗換手段が、PLL回路を含んでいる
ことを特徴とした冗長切替装置。 （付記１０）付記１から９のいずれかに記載の冗長切替
装置を、同一の現用系及び予備系伝送路に対して重複し
て設けることにより現用系及び予備系の該クロック追従
乗換手段の出力を生成することを特徴としたノード装
置。
て、該クロック追従乗換手段が、PLL回路を含んでいる
ことを特徴とした冗長切替装置。 （付記１０）付記１から９のいずれかに記載の冗長切替
装置を、同一の現用系及び予備系伝送路に対して重複し
て設けることにより現用系及び予備系の該クロック追従
乗換手段の出力を生成することを特徴としたノード装
置。
【００８０】（付記１１）付記１０において、該切替手
段を各冗長切替装置に共通に設けたことを特徴としたノ
ード装置。
段を各冗長切替装置に共通に設けたことを特徴としたノ
ード装置。
【００８１】
【発明の効果】以上説明したように本発明に係る冗長切
替装置によれば、装置内非同期式の場合には互いに位相
が非同期な2つの入力信号を切り替える時、PLL回路とク
ロック乗換手段により、切替前のクロックから切替後の
クロックに徐々に乗せ換えて信号を送出し、或いは装置
内同期式の場合にはデータとクロックを分け、データを
一旦基準クロックに乗せ換えてから切替を行い、このデ
ータに対し、やはりこの切替前のクロックから切替後の
クロックに徐々に乗せ換えるように構成したので、フレ
ーム位相が急激に変化することが無いため、後続の受信
装置においてはフレーム同期状態を維持することが可能
となる。
替装置によれば、装置内非同期式の場合には互いに位相
が非同期な2つの入力信号を切り替える時、PLL回路とク
ロック乗換手段により、切替前のクロックから切替後の
クロックに徐々に乗せ換えて信号を送出し、或いは装置
内同期式の場合にはデータとクロックを分け、データを
一旦基準クロックに乗せ換えてから切替を行い、このデ
ータに対し、やはりこの切替前のクロックから切替後の
クロックに徐々に乗せ換えるように構成したので、フレ
ーム位相が急激に変化することが無いため、後続の受信
装置においてはフレーム同期状態を維持することが可能
となる。
【００８２】従って、本発明では、非同期網であること
で任意の伝送信号をトランスペアレントで信号伝送を実
現でき、また非同期網であるが、冗長切替を行い同期外
れがネットワーク全体に波及することは無い。また、ト
ランスペアレントであることから、WDM等の非同期の多
重伝送路における冗長切替手段や、任意のデータからフ
レームを生成できることで、今まで例えばSONET/SDHに
フォーマット変換していた伝送信号を直接ネットワーク
接続することが可能となる。
で任意の伝送信号をトランスペアレントで信号伝送を実
現でき、また非同期網であるが、冗長切替を行い同期外
れがネットワーク全体に波及することは無い。また、ト
ランスペアレントであることから、WDM等の非同期の多
重伝送路における冗長切替手段や、任意のデータからフ
レームを生成できることで、今まで例えばSONET/SDHに
フォーマット変換していた伝送信号を直接ネットワーク
接続することが可能となる。
【００８３】SONET/SDH伝送装置の場合、入力信号を装
置クロックに乗り換えるため入力周波数と装置周波数の
差分を吸収するためポインタ処理を行う必要があが、本
発明では入力信号と装置クロックをリニアに追従させる
ためポインタ処理が不要であり、且つクロックまで含め
たトランスペアレント伝送が可能となる。
置クロックに乗り換えるため入力周波数と装置周波数の
差分を吸収するためポインタ処理を行う必要があが、本
発明では入力信号と装置クロックをリニアに追従させる
ためポインタ処理が不要であり、且つクロックまで含め
たトランスペアレント伝送が可能となる。
【００８４】さらに、SONET／SDHと同等の機能を持つオ
ーバーヘッドにより、同期網と同様なネットワーク（リ
ングネットワーク）が構成できる。また、WDM装置で回
線障害等が発生した場合、このWDM装置には冗長切替装
置機能が無いが、冗長切替装置があるため下位のネット
ワークであるSONET/SDH装置での冗長切替が不要となる
ので、多重化するネットワーク信号に対して、例えばSO
NET/SDH伝送装置内での冗長切替装置を行う時の頻繁な
フレームフォーマットや伝送速度の変更が不要となる。
ーバーヘッドにより、同期網と同様なネットワーク（リ
ングネットワーク）が構成できる。また、WDM装置で回
線障害等が発生した場合、このWDM装置には冗長切替装
置機能が無いが、冗長切替装置があるため下位のネット
ワークであるSONET/SDH装置での冗長切替が不要となる
ので、多重化するネットワーク信号に対して、例えばSO
NET/SDH伝送装置内での冗長切替装置を行う時の頻繁な
フレームフォーマットや伝送速度の変更が不要となる。
【００８５】また、例えばSONET/SDH信号への多重を行
わずに、任意の伝送信号を直接WDM多重する場合でも、
冗長切替により回線断にならずに済む。
わずに、任意の伝送信号を直接WDM多重する場合でも、
冗長切替により回線断にならずに済む。
【図１】本発明に係る冗長切替装置の実施例(１)を示し
たブロック図である。
たブロック図である。
【図２】本発明の冗長切替動作を示したフローチャート
図である。
図である。
【図３】本発明に係る冗長切替装置に用いられるPLL回
路の基本構成例を示したブロック図である。
路の基本構成例を示したブロック図である。
【図４】本発明に係る冗長切替装置の実施例(２)を示し
たブロック図である。
たブロック図である。
【図５】本発明に係る冗長切替装置の実施例(３)を示し
たブロック図である。
たブロック図である。
【図６】本発明に係る冗長切替装置の実施例(４)を示し
たブロック図である。
たブロック図である。
【図７】本発明に係る冗長切替装置の実施例(１)の適応
例(WDM間)を示すブロック図である。
例(WDM間)を示すブロック図である。
【図８】図７に示した実施例(１)の適応例に対する変形
例を示したブロック図である。
例を示したブロック図である。
【図９】本発明に係る冗長切替装置の実施例(２)の適応
例(挿入/分岐)を示すブロック図である。
例(挿入/分岐)を示すブロック図である。
【図１０】図９に示した実施例(２)の適応例に対する変
形例を示したブロック図である。
形例を示したブロック図である。
【図１１】本発明に係る冗長切替装置の実施例(３)の適
応例(WDM間)を示すブロック図である。
応例(WDM間)を示すブロック図である。
【図１２】図１１に示した実施例(３)の適応例に対する
変形例を示したブロック図である。
変形例を示したブロック図である。
【図１３】本発明に係る冗長切替装置の実施例(４)の適
応例(挿入/分岐)を示すブロック図である。
応例(挿入/分岐)を示すブロック図である。
【図１４】図１３に示した実施例(４)の適応例に対する
変形例を示したブロック図である。
変形例を示したブロック図である。
【図１５】一般的な光リングネットワークの構成例を示
したブロック図である。
したブロック図である。
【図１６】従来技術に係る冗長切替装置を示したブロッ
ク図である。
ク図である。
【図１７】図１６に示した従来例の動作を示したフロー
チャート図である。
チャート図である。
【図１８】従来例における同期外れが波及する様子を示
したブロック図である。
したブロック図である。
1, 1-1, 1-4 フレーム終端部 1-2, 1-5 フレーム同期部 2 周波数生成部 2-1, 2-3 伝送周波数クロック抽出部 2-2, 2-4 PLL回路 2-5, 2-6 SONET/SDHクロック抽出部 3 切替部 3-1, 3-11, 3-12 切替スイッチ 4 周波数生成部 4-1 伝送周波数クロック抽出部 4-2 PLL回路 4-10 SONET/SDHクロック抽出部 5 周波数再生部 5-1 伝送周波数クロック乗換部 5-2 PLL回路 5-10 SONET/SDHクロック乗換部 6 フレーム生成部 7, 7-1, 7-2 基準クロック乗換部 8 基準クロックセレクタ 10-1〜10-8 ノード装置 11-1〜11-5 伝送装置 11-6, 11-7 SONET/SDH伝送装置 20 伝送路監視部 30, 30-1, 30-2 WDM装置 40, 40a-1, 40a-2, 40b-1, 40b-2, 40c-1, 40c-2, 40d-
1, 40d-2 冗長切替装置 図中、同一符号は同一又は相当部分を示す。
1, 40d-2 冗長切替装置 図中、同一符号は同一又は相当部分を示す。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０４Ｑ 11/04 ３０４ Ｈ０４Ｑ 11/04 Ｍ (72)発明者 児矢野 英明 神奈川県横浜市港北区新横浜２丁目３番９ 号 富士通ディジタル・テクノロジ株式会 社内 (72)発明者 小林 真人 神奈川県横浜市港北区新横浜２丁目３番９ 号 富士通ディジタル・テクノロジ株式会 社内 (72)発明者 吉野 康志 神奈川県横浜市港北区新横浜２丁目３番９ 号 富士通ディジタル・テクノロジ株式会 社内 (72)発明者 岩岡 立 神奈川県横浜市港北区新横浜２丁目３番９ 号 富士通ディジタル・テクノロジ株式会 社内 (72)発明者 ▲高▼岩 和麿 神奈川県横浜市港北区新横浜２丁目３番９ 号 富士通ディジタル・テクノロジ株式会 社内 (72)発明者 高安 昭男 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 Ｆターム(参考） 5K002 AA06 BA06 DA02 DA11 EA03 FA01 5K031 AA07 AA08 CA08 CA15 CB12 CB19 DA11 DB03 DB14 EB05 5K047 AA12 GG07 GG11 GG44 GG45 HH01 KK03 KK12 KK18 MM46 5K069 AA01 BA09 CA06 CB10 GA05 HA07
Claims (3)
- 【請求項１】互いに位相が非同期な2つの入力信号を切
り替える切替手段と、 該切替手段の出力信号のクロックを抽出する手段と、 抽出したクロックを入力するPLL回路と、 該出力信号を、該PLL回路の出力クロックに乗せ換えて
出力するクロック乗換手段と、 クロック乗換後の信号を前記出力クロックを用いてフレ
ーム化するフレーム化手段と、 を備えたことを特徴とする冗長切替装置。 - 【請求項２】互いに位相が非同期な2つの入力信号の各
々のデータ及びクロックを抽出する手段と、 各データを、外部から入力した基準クロックに乗せ換え
る第1及び第2の基準クロック乗換手段と、 該第1及び第2の基準クロック乗換手段からそれぞれ出力
されたデータを切り替える第１の切替手段と、 両クロックを切り替える第2の切替手段と、 該第1の切替手段の出力データを、該第2の切替手段によ
る切替前のクロックから切替後のクロックに徐々に乗り
換えさせるクロック追従乗換手段と、 を備えたことを特徴とする冗長切替装置。 - 【請求項３】請求項２において、 該クロックを抽出する手段が、波長分割多重装置からの
クロックを抽出することを特徴とした冗長切替装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001143148A JP4236394B2 (ja) | 2001-05-14 | 2001-05-14 | 冗長切替装置 |
| US10/002,741 US7301896B2 (en) | 2001-05-14 | 2001-11-15 | Redundant changeover apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001143148A JP4236394B2 (ja) | 2001-05-14 | 2001-05-14 | 冗長切替装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002344465A true JP2002344465A (ja) | 2002-11-29 |
| JP4236394B2 JP4236394B2 (ja) | 2009-03-11 |
Family
ID=18989333
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001143148A Expired - Fee Related JP4236394B2 (ja) | 2001-05-14 | 2001-05-14 | 冗長切替装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7301896B2 (ja) |
| JP (1) | JP4236394B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004086643A1 (en) * | 2003-03-25 | 2004-10-07 | Utstarcom Korea Limited | Method for duplexing a clock board |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4199994B2 (ja) * | 2002-12-09 | 2008-12-24 | 株式会社日立製作所 | 信号通信装置および信号通信方式 |
| KR100687723B1 (ko) * | 2004-12-17 | 2007-02-27 | 한국전자통신연구원 | 광 트랜시버의 동작 테스트 장치 |
| JP4529714B2 (ja) * | 2005-02-09 | 2010-08-25 | 日本電気株式会社 | Ｄｌｌ回路サンプリングタイミング調整システム及びその方法並びにそれに用いる送受信装置 |
| JP4983178B2 (ja) * | 2006-09-15 | 2012-07-25 | 富士通株式会社 | 差動四位相偏移変調光受信回路 |
| JP4930147B2 (ja) * | 2007-03-29 | 2012-05-16 | ヤマハ株式会社 | 音響信号処理装置 |
| CN101707506B (zh) * | 2009-11-06 | 2013-05-08 | 中兴通讯股份有限公司 | 一种光传送网中业务时钟透传的方法及系统 |
| US8275001B1 (en) | 2009-12-30 | 2012-09-25 | Adtran, Inc. | Systems and methods for synchronizing backup receivers to network clocks |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58139227A (ja) | 1982-02-13 | 1983-08-18 | Fujitsu Ltd | クロツク供給回路の切替方式 |
| JPH05297976A (ja) | 1992-04-22 | 1993-11-12 | Fujitsu Ltd | クロック切替回路 |
| MY113223A (en) * | 1994-12-29 | 2001-12-31 | Sony Corp | Processing of redundant fields in a moving picture to achive synchronized system operation |
| JP2000083034A (ja) * | 1998-09-07 | 2000-03-21 | Fujitsu Ltd | インタフェース装置及び周波数変動試験方法 |
| JP2000165444A (ja) * | 1998-11-30 | 2000-06-16 | Nec Corp | 光パケットスイッチ |
-
2001
- 2001-05-14 JP JP2001143148A patent/JP4236394B2/ja not_active Expired - Fee Related
- 2001-11-15 US US10/002,741 patent/US7301896B2/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004086643A1 (en) * | 2003-03-25 | 2004-10-07 | Utstarcom Korea Limited | Method for duplexing a clock board |
Also Published As
| Publication number | Publication date |
|---|---|
| US7301896B2 (en) | 2007-11-27 |
| US20020167897A1 (en) | 2002-11-14 |
| JP4236394B2 (ja) | 2009-03-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6934305B1 (en) | Method and apparatus for detecting errors in a backplane frame | |
| US20040208554A1 (en) | Packet/TDM integrated node apparatus | |
| WO2000034972A2 (en) | Reconfigurable multiwavelength network elements | |
| JP4652636B2 (ja) | 光通信ネットワークのためのノード | |
| US6839858B1 (en) | System for clock synchronization | |
| US7002968B1 (en) | Transport system and transport method | |
| JP2002057713A (ja) | ネットワーク故障に対する保護を与えるためにネットワーク構成要素間でトラフィックをルーティングする方法 | |
| US6738392B1 (en) | Method and apparatus of framing high-speed signals | |
| JP4236394B2 (ja) | 冗長切替装置 | |
| JP2000209245A (ja) | ネットワーク同期制御装置及びタイミングループ発生防止方法 | |
| GB2460482A (en) | A method of clock signal selection based on the number of nodes, branching nodes and output nodes through which clock signals have travelled. | |
| US7349411B2 (en) | Economically expansible switching network | |
| JP4652635B2 (ja) | 光通信信号の多重化／分離化のためのタイミング回路 | |
| US7551640B1 (en) | Method and apparatus for errorless frame timing adjustment | |
| US7221687B2 (en) | Reference timing architecture | |
| JP3052922B2 (ja) | 通信端局装置及びその動作クロック選定方法並びにその制御プログラムを記録した記録媒体 | |
| US7181545B2 (en) | Network synchronization architecture for a Broadband Loop Carrier (BLC) system | |
| JPH09321723A (ja) | 無瞬断回線切替え装置及び方法 | |
| JP3241104B2 (ja) | クロック供給切替え方式 | |
| JP3104490B2 (ja) | 二重化ループｌａｎの従属同期制御方法 | |
| US6973041B1 (en) | Path AIS insertion for concatenated payloads across multiple processors | |
| JP2001237694A (ja) | ホールドオーバ機能付きｐｌｌ回路 | |
| US6856629B1 (en) | Fixed algorithm for concatenation wiring | |
| JP3331451B2 (ja) | ディジタル信号伝送装置 | |
| US4769809A (en) | Method of and circuit arrangement for through-switching broadband digital signals without phase jump in a synchronous broadband communication network |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060324 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080404 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080415 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080613 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081216 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081216 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111226 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111226 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121226 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121226 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131226 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |