JP4652635B2 - 光通信信号の多重化/分離化のためのタイミング回路 - Google Patents
光通信信号の多重化/分離化のためのタイミング回路 Download PDFInfo
- Publication number
- JP4652635B2 JP4652635B2 JP2001271176A JP2001271176A JP4652635B2 JP 4652635 B2 JP4652635 B2 JP 4652635B2 JP 2001271176 A JP2001271176 A JP 2001271176A JP 2001271176 A JP2001271176 A JP 2001271176A JP 4652635 B2 JP4652635 B2 JP 4652635B2
- Authority
- JP
- Japan
- Prior art keywords
- clock
- signal
- node
- sts3
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0635—Clock or time synchronisation in a network
- H04J3/0685—Clock or time synchronisation in a node; Intranode synchronisation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0635—Clock or time synchronisation in a network
- H04J3/0685—Clock or time synchronisation in a node; Intranode synchronisation
- H04J3/0688—Change of the master or reference, e.g. take-over or failure of the master
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Time-Division Multiplex Systems (AREA)
- Optical Communication System (AREA)
Description
【発明の属する技術分野】
本発明は、光通信に関し、特に、光信号のプロビジョニングをサポートする光通信ネットワークのためのノードに関する。
【0002】
【従来の技術】
同期光ネットワーク(Synchronous Optical Network(SONET))規格に準拠する一般的な光通信ネットワークは、光ファイバリンクによって相互接続される1組のノードを備える。光通信ネットワークが高密度波長分割多重(dense wavelength division multiplexing(DWDM))に基づく場合、各光ファイバは、同時に多数の異なる光信号を伝送することができ、そこでは異なる光信号は各々異なる波長で送信される。概して、1つの光ファイバによって送信される異なる光信号は、異なるデータレートを有する場合がある。例えば、光信号のいくつかは、155メガビット/秒(Mb/s)のデータレートを有するOC3信号であってよく、他の光信号は、622Mb/sのデータレートを有するOC12信号であってよく、さらに他の信号は、2.5ギガビット/秒(Gb/s)のデータレートを有するOC48信号であってよい。
【0003】
従来からのSONETベースの光通信ネットワークでは、各ノードは、それらの対応する相互接続光リンクにより他のノードと通信するために光信号をプロビジョニングするよう設計された回路を有するように構成される。概して、光信号のプロビジョニングは、(1)通信に新たな光信号を追加することと、(2)現存の(すなわち、ライブの(live))光信号を削除することと、(3)現存する光信号のデータレートを増大させること(「レート−アップグレード」と呼ぶ)と、(4)現存の光信号のデータレートを低減させること(「レート−ダウングレード」と呼ぶ)と、のうちの1つまたは複数を言う。SONETベースの光通信ネットワークのための従来からのノードでは、異なる光信号データレートに対して異なる回路基板が提供される。例えば、特定のノードは、OC3信号のみを処理するように設計された1つまたは複数の回路基板と、OC12信号のみを処理するように設計された1つまたは複数の他の回路基板と、OC48信号のみを処理するように設計された1つまたは複数の追加の回路基板と、を有する場合がある。
【0004】
【発明が解決しようとする課題】
例えばファイバ毎に40の異なる波長を使用するSONETベースのDWDM光通信ネットワークのための一般的なノードは、総合すれば、所定の光ファイバにより他のノードと通信するために40までの異なるカスタマ信号をプロビジョニングすることができる、異なる数のOC3、OC12およびOC48回路基板を有するように構成される可能性がある。理論上、各DWDM波長は、最高帯域幅信号(例えば、OC48)をサポートすることができる。この例では、OC3またはOC12光信号が割当てられる波長は、それらの利用可能なデータ帯域幅という意味で十分に利用されていない。
【0005】
【課題を解決するための手段】
本発明は、SONETベースのDWDM光通信ネットワーク等、利用可能なデータ帯域幅のより効率的な使用を可能にする光通信ネットワークのノードのための回路に関する。特に、本発明のいくつかの実施の形態によれば、ノードのための1つの回路基板が、多数の異なる出力カスタマ信号(例えば、OC3/OC12レート信号)を、光ファイバにより特定の波長で他のノードに送信するための1つの出力最適レート光信号(例えば、OC48光信号)にパックすることができる。また、回路基板は、同じかまたは異なる光ファイバにより他のノードから受信される1つの入力最適レート光信号から、多数の異なる入力カスタマ信号をアンパックすることも可能である。さらに、それらの異なる出力および入力カスタマ信号は、異なるデータレート(例えば、1つのOC48光信号にパックされるOC3レート信号およびOC12レート信号の両方)を有してよい。
【0006】
例えば、光ファイバ毎に40の異なる波長を使用するDWDM光通信ネットワークのための本発明の1つの実施の形態では、各波長は異なるOC48光信号をサポートすることができ、ネットワークの各ノードの各回路基板は、(1)8つまでの異なるOC3/OC12レート出力カスタマ信号を、40のDWDM波長のうちの1つで送信される1つの出力OC48光信号にパックすることと、(2)同じDWDM波長で送信される1つの入力OC48光信号から、8つまでの異なるOC3/OC12レート入力カスタマ信号をアンパックすることと、が可能である。各ノードは、出力および入力光ファイバの各ペア(または、1つのファイバにおける双方向通信の場合は各光ファイバ)に対し40のかかる回路基板を有するように構成することができ、各回路基板は、出力および入力複合OC48光信号の異なるペアを処理し、それらは各々40のDWDM波長のうちの1つで送信される。従って、かかる実施の形態は、光ファイバのペア毎にカスタマ信号の異なるペアが40のみに制限される従来技術とは対照的に、光ファイバのペア毎に出力および入力カスタマ信号の異なるペアを320までサポートすることができる。
【0007】
いくつかの実施の形態では、本発明は、ネットワーク容量の使用の効率を増大させるために、DWDMまたは時分割多重(time division multiplexing(TDM))テクノロジと、OC48DWDM光信号へ/からのOC3/OC12光信号のSONET/SDH(Synchronous Digital Hierarchy(同期デジタルハイアラーキ))混合レート多重化および分離化と、を使用する光ネットワーキングの分野に関する。本発明は、ライブ(live)信号のサービス割込みを低減しながら、オフラインおよびインラインプロビジョニングの複雑性問題混合レート信号を追加/削除/レート−アップグレード/レート−ダウングレードするように指示する。本発明は、プロビジョニングされた混合レート信号に対するOC48フレームにおけるSTS3タイムスロットのアルゴリズムベースの自動割当により、および多重化ノードおよび分離化ノードの両方においてポート番号のSTS3タイムスロットへのマップ自動送信および実行により、上述したプロビジョニングを簡略化する目的にかなう。
【0008】
従来技術では、OC3/OC12光信号の多重化および分離化では、STS3タイムスロットを信号にマニュアルでマップする必要がある。多重化ノードと分離化ノードとの間のマップの送信はない。従来技術の欠点は、OC3/OC12信号の各追加/削除/レート−アップグレード/レート−ダウングレードには、多重化ノードと分離化ノードとの両方において現存のタイムスロット割当マップの検索とSTS3タイムスロットのマニュアルによる再割当てとが必要である、ということである。OC3からOC12へレート−アップグレードするかまたは新たなOC12信号を追加する場合、プロビジョニングが、現存の信号を新たなSTS3タイムスロットに再マップする必要のある場合があり、その結果、多重化ノードと分離化ノードとの間で同期化が行われないことにより比較的時間が長くなるため、それらの信号に障害が発生する可能性がある。STS3タイムスロットのマニュアルマッピングは、時間を浪費しデータエントリエラーを起こし易い。信号がその存在期間において1回のみプロビジョニングされる場合、それはアプリケーションにおいて許容可能であり得る。しかしながら、TDM/DWDMネットワークでは、ネットワークプロバイダは、ビットレートの必要の変化および信号の所有者の変化を満足させるために、ネットワーク多重化OC3/OC12信号の頻繁な再プロビジョニングに関心をもつ。
【0009】
1つの実施の形態において、本発明は、光通信ネットワークのための第1のノードであって、該第1のノードは、(a)1つまたは複数の入力電気カスタマ信号の各々から、入力カスタマデータ信号とカスタマクロックとを生成するように構成された1つまたは複数の受信機の第1のセットと、(b)第3のデータレートの第3のフレームフォーマットを有する入力電気信号から、第1の入力データ信号と第1の入力クロックとを生成するように構成された第1のクロック・データ回復(CDR)回路と、(c)ローカルクロックを生成するように構成されたローカルクロック発生器と、(d)1つまたは複数の入力カスタマデータ信号を結合して、第3のフレームフォーマットを有する出力データ信号にするように構成された多重化回路と、(e)第1の入力データ信号を1つまたは複数の出力カスタマデータ信号に分割するように構成された分離化回路と、(f)各出力カスタマデータ信号を出力電気カスタマ信号として送信するように構成された1つまたは複数の送信機のセットと、(g)1つまたは複数のカスタマクロックと、第1の入力クロックと、ローカルクロックと、から、多重化回路のための多重化クロックと分離化回路のための分離化クロックとを選択するように構成されたタイミング回路と、を備える回路を有する。
【0010】
本発明は、TDMまたはDWDMネットワークにおける多重化および分離化ノードのSONET/SDHポイント・ツー・ポイント構成の、実行が容易であり、高速であり、データエントリおよび送信エラーがない、オフラインおよびインライン自動プロビジョニングを提供する。
【0011】
本発明の他の態様、特徴および利点は、以下の詳細な説明、併記の特許請求の範囲および添付図面からより完全に明らかとなろう。
【0012】
【発明の実施の形態】
図1は、本発明の1つの実施の形態による光通信ネットワーク100の一部を示す。特に、図1は、4つの単方向光ファイバ106、108、110および112によって相互接続されたネットワーク100の2つのノード、すなわちノード1(102)およびノード2(104)を示す。概して、ネットワーク100は、あらゆるあり得るトポロジにおいて相互接続された多数のノードを有することができる。さらに、ノード1および2は、追加の光ファイバによって相互接続されてよい。
【0013】
説明の目的のためのみに、ノード1をアップストリームノードと呼びノード2をダウンストリームノードと呼ぶ。従って、単方向光ファイバ106および108は、ノード1からノード2に下流方向に光信号を送信するために使用され、単方向光ファイバ110および112は、ノード2からノード1に上流方向に光信号を送信するために使用される。ノード1および2間の通信は、1+1フォルト保護を備えるよう構成され、それにより、その光ファイバ106がワーキングダウンストリームファイバであると(任意に)想定され得る一方で、光ファイバ108は、光ファイバ106において障害が検出された場合(例えば、ファイバ切断)に、ノード1からノード2へのダウンストリーム送信のために選択される、物理的に別個の保護ダウンストリームファイバである。同様に、光ファイバ110がワーキングアップストリームファイバであると(任意に)想定され得る一方で、光ファイバ112は、光ファイバ110において障害が検出された場合に、ノード2からノード1へのアップストリーム送信のために選択される、物理的に別個の保護アップストリームファイバである。
【0014】
図1に示すように、ノード1は、そのローカルカスタマから8つまでの異なる入力信号114を受信し、その入力カスタマ信号は、OC3レート信号およびOC12レート信号のいかなる組合せであってもよい。ノード1は、それら入力カスタマ信号を結合して(すなわち、多重化および変換して)、ワーキングおよび保護ダウンストリーム光ファイバ106および108の両方によりノード2に送信するための、1つのOC48光信号の2つの複製を生成する。ノード2は、光ファイバ106および108からダウンストリームOC48光信号の2つの複製を受信し、その複製のうちの1つを選択し(例えば、ワーキング光ファイバ106からの複製にデフォルトをとり)、その選択したOC48光信号を分割する(すなわち、変換および分離する)ことにより、そのローカルカスタマに対し8つまでの対応するOC3レートおよびOC12レートの出力信号116を提供する。
【0015】
同様に、ノード2は、そのローカルカスタマから8つまでの異なる入力信号118を受信し、その入力カスタマ信号は、OC3レート信号およびOC12レート信号のいかなる組合せであってもよい。ノード2は、それら入力カスタマ信号を結合して(すなわち、多重化および変換して)、ワーキングおよび保護ダウンストリーム光ファイバ110および112の両方によりノード1に送信するための、1つのOC48光信号の2つの複製を生成する。ノード1は、光ファイバ110および112からアップストリームOC48光信号の2つの複製を受信し、その複製のうちの1つを選択し(例えば、ワーキング光ファイバ110からの複製にデフォルトをとり)、選択されたOC48光信号を分割する(すなわち、変換および分離する)ことにより、そのローカルカスタマに対し8つまでの対応するOC3レートおよびOC12レートの出力信号120を提供する。
【0016】
この機能を達成するために、ノード1は、8つまでの異なるOC3/OC12レート電気信号(ノード1カスタマから受信した異なる入力カスタマ信号に対応する)を結合してOC48レート電気信号にするマルチプレクサ(mux)122と、OC48レート電気信号をOC48光信号に変換する電気光変換器(例えば、レーザ)124と、各ダウンストリーム光ファイバ106および108によって送信されるためにそのOC48光信号の2つの複製を生成するパワースプリッタ126と、を備えるように構成される。さらに、ノード1は、各アップストリーム光ファイバ110および112から受信した2つのOC48光信号を2つのOC48レート電気信号に変換する2つの光電気変換器(例えば、フォトダイオード)128と、2つのOC48レート電気信号のうちの「よりよい方」を選択する(例えば、指定されたフォルト検出および保護基準に基づいて)セレクタ130と、選択されたOC48レート電気信号を、ノード1カスタマに送信される異なる出力カスタマ信号に対応する8つまでの異なるOC3/OC12レート電気信号に分割するデマルチプレクサ(demux)132と、を備えるように構成される。
【0017】
同様に、ノード2は、ノード1の対応するコンポーネントに類似する、mux134と、電気光変換器136と、スプリッタ138と、2つの光電気変換器140と、セレクタ142と、demux144と、を備えることにより、ノード2内に(ノード1と)類似する機能を提供するように構成される。
【0018】
各ノードにおいて、mux、スプリッタ、セレクタおよびdemuxは、すべて好ましくは1つの電子回路基板上で実現される。そこで、各ノードは、多数の同様の回路基板を備えるように構成されてよく、その各々は、特定の波長で一対の光ファイバにより送信されるための一対のOC48光信号(8つまでの異なる出力カスタマOC3/OC12レート信号に対応する)を生成し、特定の(一般に同じであるが異なる可能性もある)波長で一対の光ファイバにより送信される一対のOC48光信号(8つまでの異なる入力カスタマOC3/OC12レート信号に対応する)を受信するように構成される。光ファイバ毎に40までの異なる波長をサポートするDWDM光通信ネットワークでは、各ノードは、互いに接続されている4つの単方向光ファイバ(すなわち、アップストリーム/ダウンストリーム、ワーキング/保護ファイバ)の各セットに対し40までの異なる回路基板を備えるように構成されてよい。各回路基板は、出力および入力OC48光信号の異なるセットを処理し、それら信号の各々は、40のDWDM波長のうちの1つで送信される。各ノードは、さらに、光通信ネットワークにおける同じかまたはさらに別のノードにそのノードを接続する4つの単方向光ファイバの各追加のセットに対し、40の回路基板の同様のセットを有するように構成されてよい。
【0019】
図1の構成は、光領域において実行される信号分割(例えば、ノード1のスプリッタ126により)を示すが、当業者は、信号分割を、電気光変換の前に電気領域において実行することができる、ということを理解するであろう。この場合、電気パワースプリッタは、2つの電気光変換器より前に配置される。また、その場合、電気光変換ステップを、1+1フォルト保護方式内で障害に対し保護することができる。理論上、光電気変換器およびセレクタに関して類似の代替的な実現が可能であるが、従来からのフォルト検出処理は、一般に電気領域において実現される。
【0020】
本発明は、単方向ファイバのコンテキストで述べたが、当業者は、本発明を双方向光ファイバを使用して実現することができ、その場合各双方向光ファイバは同時にアップストリームおよびダウンストリーム送信の両方をサポートすることができる、ということを理解するであろう。その場合、光ファイバ106および110は、結合して単一の双方向ワーキングファイバとすることができ、光ファイバ108および112は、結合して単一の双方向保護ファイバとすることができる。
【0021】
実現によっては、入力および出力カスタマ信号の各々は、光信号または電気信号のいずれかとして、対応するノードとカスタマとの間で送信されてよい。例えば、特定のカスタマがノード1との間で光信号を送信および受信する場合、ノード1は、(1)入力光カスタマ信号を電気カスタマ信号(例えば、8つの入力カスタマ信号114のうちの1つ)に変換する光電気変換器(図1には示していない)と、(2)電気カスタマ信号(例えば、8つの出力カスタマ信号120のうちの1つ)を対応する出力光カスタマ信号に変換する電気光変換器(図1には示していない)と、を備えるように構成される。
【0022】
本発明によれば、光通信ネットワークの各ノードは、光信号の自動プロビジョニングをサポートする。ここで、プロビジョニングは、(1)新たな光信号の追加、(2)現存の光信号の削除、(3)現存の光信号のレート−アップグレード、および(4)現存の光信号のレート−ダウングレードを含む。図1に示す特定の実施の形態のコンテキストでは、このプロビジョニングは、ノード1および2の各々が(1)1つまたは複数の新たなOC3またはOC12信号を対応するOC48信号に付加することと、(2)対応するOC48信号から1つまたは複数の現存のOC3またはOC12信号を取除くことと、(3)1つまたは複数の現存のOC3信号をOC12信号にレート−アップグレードすることと、(4)1つまたは複数の現存のOC12信号をOC3信号にレート−ダウングレードすることとを意味する。
【0023】
当然ながら、これら異なるタイプのプロビジョニングは、OC48信号の固有の容量と共に、各ノードにおける入力/出力ポートの数(すなわち、図1に示す実現に対し同時に合計8つだけのOC3/OC12信号)を含むいくつかの制約を受ける。これら2つの制約は共に、OC3/OC12信号の1つのOC48信号への結合を以下のシナリオに制限する。すなわち、
(A)OC12信号がなく8つまでのOC3信号、
(B)1つのOC12信号および7つまでのOC3信号、
(C)2つのOC12信号および6つまでのOC3信号、
(D)3つのOC12信号および4つまでのOC3信号、
(E)4つのOC12信号
である。シナリオ(A)、(B)および(C)は、利用可能なI/Oポートの特定の数(すなわち、8)によって制限され、シナリオ(D)および(E)は、OC48信号の有限の容量によって制限される。当業者は、理論上は、16もの異なるOC3信号を1つのOC48信号にパックすることができる、ということを理解するであろう。シナリオ(A)における8つのOC3信号の制限は、例えば、OC48信号の固有の容量ではなく、I/Oポートの限定された関数(すなわち、8)による。16のI/Oポートを有する代替的な実現では、シナリオ(A)は、16までのOC3信号をサポートすることができ、シナリオ(B)は1つのOC12信号に加えて12のOC3信号をサポートすることができ、シナリオ(C)は、2つのOC12信号に加えて8つまでのOC3信号をサポートすることができる。
【0024】
図1に示す構成は、「アド/ドロップ構成」と呼ばれる。この構成の各回路基板は、対応するノードのローカルカスタマからの入力カスタマ信号のアド(受信)と共に、対応するノードのローカルカスタマに対する出力カスタマ信号のドロップ(送信)をサポートするためである。本発明によってサポートされる他のタイプの構成は、「ドロップ/コンティニュ構成」である。その場合、回路基板のうちの少なくとも1つは、対応するノードのローカルカスタマに対する1つまたは複数の出力カスタマ信号をドロップすることが可能であると共に、1つまたは複数の他のカスタマ信号をアップルストリームノードからダウンストリームノードに渡すためのコンジットとして作用することが可能である。なお、ドロップ/コンティニュ構成では、各ドロップされる信号の複製は、「ドロップされていない(undropped)」信号と共にダウンストリームノードに送信される。
【0025】
図2は、本発明の代替的な実施の形態による、ドロップ/コンティニュ構成を有する光通信ネットワークの一部を示す。特に、図2は、3つのノード、すなわちアップストリームノード1(202)と中間ノード2(204)とダウンストリームノード3(206)とを示す。概して、アップストリームノード1は、1つのOC48光信号としてダウンストリーム光ファイバ210により中間ノード2に送信するために、8つまでの異なるOC3/OC12レート入力カスタマ信号208を結合する。ノード2は、OC3/OC12レート信号212の0、1または複数(全8つまで)の複製を、そのローカルカスタマへの出力カスタマ信号としてドロップしつつ、OC3/OC12レート信号のすべてを、1つのダウンストリームOC48信号として光ファイバ214によりダウンストリームノード3に送信し続ける。ダウンストリームノード3は、OC3/OC12レート信号216のうちの0、1または複数を、そのローカルカスタマに対する出力カスタマ信号としてドロップする。
【0026】
この機能をサポートするために、ノード2は、(A)光電気変換器218と、(B)demux220、クロスコネクト222およびmux224を備える回路基板と、(C)電気光変換器226と、を有する。光電気変換器218は、光ファイバ210によりノード1から受信したOC48光信号をOC48レート電気信号に変換する。demux220は、OC48レート信号をその構成のOC3/OC12レート信号に分割し、0、1または複数のOC3/OC12レート信号212の複製をノード2のローカルカスタマにドロップする。クロスコネクト222は、demux220からのOC3/OC12レート信号のすべてをmux224に転送し、mux224は、それらOC3/OC12レート信号を結合して第2のOC48レート電気信号にする。そして、電気光変換器226は、第2のOC48レート電気信号を、光ファイバ214によりノード3に送信されるOC48光信号に変換する。
【0027】
同様に、ノード1は、mux228および電気光変換器230を有し、ノード3は、光電気変換器232およびdemux234を有し、それらはすべて、ノード2の対応するコンポーネントによって提供されるものと類似する機能を提供する。
【0028】
簡素化のために、図2の構成は、フォルト保護がないように示されているが、例えば図1に示す1+1保護方式に類似するかかるフォルト保護が実現されてよい。さらに、ノード1、2および3は、一般に、対応するアップストリーム通信をサポートするコンポーネントの類似する「相反する(reciprocal)」セットを備えるように構成される。言い換えれば、ノード3は、図2においてノード1に対して示すものと同様のmuxボードを有し、ノード1は、図2においてノード3に対して示すものと同様のdemuxボードを有し、ノード2は、(A)ノード3のmuxボードから受信される入力OC48光信号に対応するO48レート電気信号から、0、1または複数のOC3/OC12レート電気信号をドロップし、(B)OC3/OC12レート電気信号を結合して、ノード1のdemuxボードに送信される出力OC48光信号として変換および送信されるためのOC48レート電気信号にするよう構成された、第2のmux/demuxボードを有する。
【0029】
また、本発明は、中間ノードが、対応するノードのローカルカスタマとの間の1つまたは複数のカスタマ信号のアドおよびドロップと共に、2つの他のノード(すなわち、アップストリームノードおよびダウンストリームノード)の間の1つまたは複数の他の信号のコンティニュをサポートする、少なくとも1つの回路基板を有する、アド/ドロップ/コンティニュ構成を含む、他の構成に適用されてもよい。
【0030】
図1のアド/ドロップ構成の場合のように、本発明によれば、図2のドロップ/コンティニュ構成またはあらゆる他の適当な構成に示す回路基板の各々は、好ましくは、光信号の4つのタイプのプロビジョン(すなわち、追加、削除、レート−アップグレードおよびレート−ダウングレード)をすべてサポートする。以下の説明は、図1のアド/ドロップ構成のコンテキストで実現される信号プロビジョニング処理を述べる。図2のドロップ/コンティニュ構成を含む他の構成に対し、同様かまたは類似の処理が実現される。なお、図2のドロップ/コンティニュ構成において、本発明の好ましい自動信号プロビジョニングは、アップストリーム「アド」ノード1とダウンストリーム「ドロップ」ノード3のみに対して実行され、アップストリームノードとダウンストリームノードとの間のマップメッセージに対して透過な、中間「ドロップ/コンティニュ」ノード2に対しては実行されない。
【0031】
プロビジョニング手続きの概観
図3は、OC48フレームヘッダとそれに続く16のSTS3タイムスロットとからなる、従来からのOC48フレームの高レベル図を示す。SONETプロトコルによれば、OC3信号は、OC48信号内において、OC48フレームのフォーマット内の16の異なるSTS3タイムスロットのうちのいずれにも配置することができる。理論上、OC12信号は、OC48信号内において、OC48フレーム内のいかなる4つの連続するSTS3タイムスロットにも配置することができる。この明細書の目的のために、OC48フレームの4つの連続するSTS3タイムスロットを言及するために、「クワッド(quad)」という用語を使用する。クワッドに4つの連続するSTS3タイムスロットがあり、OC48フレームに16のSTS3タイムスロットがあるため、クワッドは、OC48フレームのクワッドで13の異なる可能な位置がある。例えば、第1クワッドは、第1STS3タイムスロットで開始し第4STS3タイムスロットで終了し、第13クワッドは、第13STS3タイムスロットで開始し第16STSタイムスロットで終了する。
【0032】
OC3およびOC12信号の現存の混合とOC48フレーム内のそれらの現在割当てられているタイムスロットとにより、新たなOC12信号のプロビジョニングまたは現存のOC3信号のOC12信号へのレートアップグレードでは、まず、1つまたは複数の現存のOC3/OC12信号が、新たなOC12信号に適応するためにOC48フレーム内で移動する(すなわち、古いタイムスロットから新たなタイムスロットに切替ることによる)必要がある。本発明のノードは、かかる機能をそれらの自動プロビジョニング能力の一部としてサポートするよう構成される。
【0033】
図4は、ノード1および2内の特定の一対の回路基板に対し現存のダウンストリームOC3またはOC12信号を削除するために、図1のノード1および2によって実現されるプロビジョニング処理のフローチャートを示す。ノード1は、そのローカルカスタマの1つから、現存のOC3/OC12信号を削除する要求を受信する(図4のステップ402)。本発明の好ましい実施の形態によれば、カスタマ信号が、ノード内での多重化のためのワーキングクロックとして現在選択されているクロックを回復するために使用される場合、プロビジョン処理はそのカスタマ信号を削除することが許可されない。従って、削除される信号が、現muxタイミングソースである場合(ステップ404)、その要求は拒絶され、プロビジョニング処理は失敗に終わる(ステップ406)。そうでない場合、削除される信号は現muxタイミングソースではなく、プロビジョニング処理はステップ408に進む。
【0034】
ステップ408において、ノード1は、現存するOC3/OC12信号を結合して対応するOC48信号にすることを停止するように、対応する回路基板のmuxを設定する。さらに(すなわち、同時に、直後にまたは直前に)、ノード1は、ノード2に対し、現存のOC3/OC12信号の削除について通知し(ステップ410)、それに応じて、ノード2は、その信号の処理を停止するようにその対応する回路基板のdemuxを「設定解除(deconfigure)」する(ステップ412)。
【0035】
本発明の好ましい実施の形態では、ノード1とノード2との間の信号方式(例えば、図4のステップ410)は、OC48フレーム内の選択されたヘッダフィールド(例えば、OC48信号の再マップされたトランスポートオーバヘッド(Transport Overhead(TOH))において定義される専用のデータ通信チャネル)を使用するインバンド光信号方式を使用して実現されるが、他の実施の形態では、アウトオブバンド光または電気信号方式を使用することが可能である。さらに、各コマンドは、好ましくは3つのメッセージを必要とする全二重ハンドシェイクによる。その場合、送信側ノードは受信側ノードに対しオリジナルコマンドメッセージ(メッセージ#1)を送信し、受信側ノードは、送信側ノードに受信コマンドメッセージ(メッセージ#2)をエコーバックし、その後送信側ノードはエコーコマンドメッセージをそのオリジナルコマンドメッセージと比較する。オリジナルコマンドメッセージとエコーコマンドメッセージとが一致した場合、送信側ノードは実行メッセージ(メッセージ#3)を送信する。このメッセージは、受信側ノードが以前に受信したコマンドメッセージを実現し始めるのを許可する。
【0036】
図5は、ノード1および2内の特定の一対の回路基板に対し新たなダウンストリームOC3信号を追加するために、図1のノード1および2によって実現されるプロビジョニング処理のフローチャートを示す。ノード1は、そのローカルカスタマのうちの1つから、新たなOC3信号を追加する要求を受信する(図5のステップ502)。ノード1が、(1)I/Oポートが対応する回路基板上で利用可能でない(ステップ504)か、または(2)帯域幅が対応するOC48信号内で利用可能でない(ステップ506)と判断した場合、その要求は拒絶され、プロビジョニング処理は失敗に終わる(ステップ508)。そうでない場合、ノード1は、新たなOC3信号に対しOC48フレーム内の利用可能なSTS3タイムスロットを選択し(ステップ510)、新たなOC3信号を結合して対応するOC48信号にするのを開始するように対応する回路基板のmuxを設定する(ステップ512)。さらに、ノード1は、ノード2に対し、新たなOC3信号に対して選択されたタイムスロットについて通知し(ステップ514)、それに応じて、ノード2は、新たなOC3信号に対しその対応する回路基板のdemuxを設定する(ステップ516)。
【0037】
好ましい実施の形態では、ステップ510において、ノード1は、新たなOC3信号をマップすべき最も隔離された空のSTS3タイムスロットを探索する。「最も隔離されたタイムスロット」とは、左方向および右方向に最も近い空のSTS3タイムスロットまでの距離(使用されたSTSタイムスロットの数において)が最大であるタイムスロットを言う。この探索基準に対する動機付けは、新たなまたはアップグレードされたOC12信号に対して場所を空けるために、その後そのOC3信号を再び移動させなければならない可能性を低減する、ということである。
【0038】
図6は、ノード1および2内の特定の一対の回路基板に対し新たなダウンストリームOC12信号を追加するために、図1のノード1および2によって実現されるプロビジョニング処理のフローチャートを示す。ノード1は、そのローカルカスタマのうちの1つから、新たなOC12信号を追加する要求を受信する(図6のステップ602)。ノード1が、(1)対応する回路基板上でI/Oポートが利用可能でない(ステップ604)か、または(2)対応するOC48信号内で帯域幅が利用可能でない(ステップ606)と判断した場合、要求は拒絶され、プロビジョニング処理は失敗に終わる(ステップ608)。
【0039】
そうでない場合、ノード1は、新たなOC12信号に対しOC48フレームにおいてクワッド(すなわち、4つの連続するSTS3タイムスロットのセット)が利用可能であるか判断する(ステップ610)。4つの対応するSTS3タイムスロットすべてが利用可能である場合、クワッドは利用可能となる。クワッドが利用可能である場合、プロビジョニング処理は直接ステップ618に進む。
【0040】
しかしながら、クワッドが利用可能でない場合、モード1は、クワッドを利用可能にする適当な動作を実行する。これら動作は、1つまたは複数の現存のOC3/OC12信号をOC48フレーム内の異なる位置に移動させることにより、古いOC48マップを新たなOC48マップに変更する必要がある。この場合、マップは、各OC3/OC12入力ポートと、OC48フレームにおける対応するOC3/OC12信号の位置との間の関係を言う。クワッドを利用可能にするこのプロセスは、3つのステップ612、614および616を含む。
【0041】
ステップ612中、新たなOC12信号のためにクワッドを利用可能にする、OC48フレーム内の現存のOC3/OC12信号のうちの1つまたは複数に対する新たな位置を含む、OC48フレームのための好ましい新たなマップを決定するために、再マップアルゴリズム(本明細書において図9と共に後述する)が実行される。
【0042】
ステップ614は、OC48フレームを古いマップから第1の段階中に決定される新たなマップに再構成する、マップ変更のシーケンスを生成する(例えば、現存のOC3/OC12信号のうちの1つまたは複数をOC48フレーム内の新たな位置に移動することによる)。このステップは、本明細書の図9の説明の後でありかつ図10の説明の前においてより詳細に後述する。
【0043】
ステップ616は、ステップ614中に生成されるマップ変更のシーケンスを実行する。この処理は、本明細書において図10と共に後述する。
【0044】
ステップ612〜616の完了時、OC48フレームは、新たなCO12信号に対して利用可能な空のクワッドを含む新たなマップで構成され、処理はステップ618に進む。
【0045】
ステップ618において、ノード1は、新たなOC12信号のためのクワッドを選択し、その後新たなOC12信号に対しそのmuxを設定する(ステップ620)。さらに、ノード1は、ノード2に対し、新たなOC12信号のための選択されたクワッドについて通知し(ステップ622)、それに応じて、ノード2は、新たなOC12信号に対しその対応する回路基板のdemuxを設定する(ステップ624)。
【0046】
図7は、ノード1および2内の特定の一対の回路基板に対し現存のダウンストリームOC3信号を新たなダウンストリームOC12信号にアップグレードするために、図1のノード1および2によって実現されるプロビジョニング処理のフローチャートを示す。ノード1は、そのローカルカスタマのうちの1つから、現存のOC3信号をレート−アップグレードする要求を受信する(図7のステップ702)。ノード1が、帯域幅が対応するOC48信号内で利用可能でないと判断した場合(ステップ704)か、または現存のOC3信号が現muxタイミングソースである場合(ステップ706)、その要求は拒絶され、プロビジョニング処理は失敗に終わる(ステップ708)。OC48フレームのいずれかに合計して少なくとも3つの利用可能なSTS3タイムスロットがある場合、レート−アップグレードに対し利用可能な帯域幅があることになる。なお、新たなOC12信号に対し、現存のOC3信号に対する同じポートが使用されると仮定されるため、図7のプロビジョニング処理は、ポートが利用可能であるか否かチェックする必要はない。
【0047】
レート−アップグレードに対し利用可能な帯域幅があり、現存のOC3信号が現muxタイミングソースでない場合、例えば、図4のプロビジョニング手続きを使用して現存のOC3信号が削除され(ステップ710)、その後、例えば図6のプロビジョニング処理を使用して新たなOC12信号が追加される(ステップ712)。
【0048】
図8は、ノード1および2内の特定の一対の回路基板に対し現存のダウンストリームOC12信号を新たなダウンストリームOC3信号にダウングレードするために、図1のノード1および2によって実現されるプロビジョニング処理のフローチャートを示す。ノード1は、そのローカルカスタマのうちの1つから、現存のOC12信号をレート−ダウングレードする要求を受信する(図8のステップ802)。現存のOC12信号が現muxタイミングソースである場合(ステップ804)、要求は拒絶され、プロビジョニング処理は失敗に終わる(ステップ806)。そうでない場合、現存のOC12信号は、例えば図4のプロビジョニング手続きを使用して削除され(ステップ808)、その後、新たなOC3信号が、例えば図5のプロビジョニング手続きを使用して追加される(ステップ810)。
【0049】
図4乃至図8は、図1のノード1からノード2に送信されるダウンストリーム信号に対する4つの異なるタイプのプロビジョニングに含まれる処理を示す。当業者は、ノード1および2が、ノード2からノード1に送信されるアップストリーム信号に対し4つの異なるタイプのプロビジョニングを実行する類似の処理を実現することができる、ということを理解するであろう。さらに、概して、ダウンストリーム信号のプロビジョニング毎に、対応するアップストリーム信号の同様のプロビジョニングを実行するために相反する(reciprocal)プロビジョニング処理が実現される(同時に、または連続して)、ということが理解されよう。
【0050】
本発明のプロビジョニング処理は、TDMまたはDWDMネットワークにおける双方向送信においてOC3/OC12信号を追加/削除/レート−アップグレード/レート−ダウングレードする、自動オフラインおよびインラインプロビジョニングのための、完全な、エラーのない解法を提案する。多重化ノードにおけるユーザプロビジョニングを分離化ノードにおけるプロビジョニングから独立させるために、本発明のいくつかの実施の形態によれば、好ましくは2つのプロビジョニングコマンドが実行される。すなわち、1つは多重化ノードにおいて実行され、もう1つ(同一のコマンド)は分離化ノードにおいて実行される。2つの同一のコマンドが実行されることにより、ユーザデータエントリエラーの検出が可能になる。各コマンドにより、プロビジョン信号のポート番号およびビットレートが与えられる。プロビジョニング処理の実行前は、両方向におけるOC48光信号はアクティブでなければならず、目立ったアラームを有していてはならない。
【0051】
図9は、本発明の1つの実施の形態により、新たなOC12信号が現存の(すなわち、古い)マップに追加される必要がある時に、OC48フレームに対する新たなマップを決定するために実現される、図6のステップ612の再マップ処理のフローチャートを示す。図9の処理は、多数の動作制約に基づく。これら制約の1つは、OC3/OC12信号は、移動される必要のある場合、OC48フレームの後の位置に(すなわち、より大きい数字のSTS3タイムスロットに)移動される、というものである。他の制約は、OC3信号は、移動される必要のある場合、OC48フレームの最も隔離された、空のSTS3タイムスロットに移動される、というものである。いくつかの実現では、OC3信号は、OC48フレームの後の方のSTS3タイムスロットにのみ移動され得るが、この制約は、他の実現において緩和されてよい。さらに他の制約は、再マップ処理が、現存のカスタマに対する影響を最小化するために最小数の信号が移動されるよう要求するマップを選択する、というものである。再マップ処理は、多重化のためのタイミングソースとして使用される信号を移動させることが許可されない、という追加の制約を有する。本発明の代替的な実施の形態では、動作原理のうちの1つまた複数が、他の基準によって緩和されるかまたは置換されてよい。例えば、再マップ処理は、移動される信号の数を最小化するのではなく、単に最初に利用可能なクワッドに基づいて新たなマップを選択してよい。なお、図9の再マップ処理は、いかなる現存の信号をも移動させず、単に、新たなOC12信号に対して利用可能なクワッドを有するOC48フレームに対し好ましい新たなマップを決定する。
【0052】
図9の再マップ処理は、新たなOC48信号に対し最適なポート番号からSTS3タイムスロットへのマップを決定するために、タイムスロットマッピングアルゴリズムを実現する。ここで、「最適な」とは、最小数のライブ(すなわち、現存の)信号が、新たなマップにおいて異なるSTS3タイムスロットに再マップされなければならない、ということを意味する。再マッピングは、新たなOC12信号を追加するためか、または現存のOC13信号をOC12信号にレート−アップグレードするために、4つの連続するSTS3タイムスロット(すなわち、クワッド)を解放するために必要とされる場合がある。
【0053】
図9の再マップ処理は、クワッド(すなわち、4つの連続するSTS3タイムスロット)に対応するスライディングウインドウを使用する。再マップ処理は、スライディングウインドウを、第1クワッド(図3の第1乃至第4STS3タイムスロットに対応する)から第13クワッド(図3の第13乃至第16STS3タイムスロットに対応する)へ、一度に1STS3タイムスロットで反復的に移動させる。スライディングウインドウの各位置において、再マップ処理は、対応するクワッドが新たなOC12信号に対して使用されるクワッドの候補であるか判断する。現存のOC12信号が既に対応するクワッドに配置されている場合、そのクワッドは、新たなOC12信号のための候補クワッドとして拒絶される。その同じクワッドに新たなOC12信号を配置するために、現存のOC12信号をクワッド外に移動させることは意味をなさないためである。同様に、対応するクワッドは、既に空である場合、他のいかなるクワッドと同様に新たなOC12信号のための適当な候補となる。新たなOC12信号を追加するために、いかなる現存の信号も移動される必要がないためである。この場合は、本質的に、図6のステップ610によって処理される。
【0054】
現クワッドがOC12信号全体を含まずかつ空でない場合、再マップ処理は、そのクワッドを利用可能にするために、現クワッドにあるOC3信号および/または現クワッドとオーバラップするOC12信号をどこに移動させるべきかを判断する。OC3/OC12信号を現クワッドから移動させるために、まず、現クワッドの外側にある1つまたは複数のOC3/OC12信号を移動させる必要のある場合がある。図9の再マップ処理は、それらの場合を処理する。
【0055】
各反復において、再マップ処理は、現クワッドがそれまでの最良のクワッドとして保持されるべきか否か判断する(すなわち、新たなOC12信号に対し現クワッドを利用可能にするために移動される必要のある信号の合計数を最小少化することに基づく)。第13番目の反復の最後において(すなわち、13のクワッドをすべてテストした後)、図9の再マップ処理は、その最適なクワッドを空のままにする、現存のOC3/OC12信号のための新たなマッピングと共に、新たなOC12信号に対し利用可能にする最適なクワッドを識別したことになる。
【0056】
図9において、STS3タイムスロットは、STS3_1〜STS3_16に番号が付され、STS3_1は、スライディングウインドウの現位置に対する第1のSTS3タイムスロットに対応する。スライディングウインドウが第1STS3タイムスロットに配置される場合、STS3_1は、第1STS3タイムスロットに対応し、STS3_16は、第16STS3タイムスロットに対応する。しかしながら、スライディングウインドウが第2STS3タイムスロットに配置される場合、STS3_1は、第2STS3タイムスロットに対応し、STS3_15は第16STS3タイムスロットに対応し、STS3_16はいかなる意味も有さない。
【0057】
図9において、「move it」は、ライブOC3信号を移動させるOC48フレームの後の方の最も隔離された、空のSTS3タイムスロットを見つけるための処理の実行を示す。「pr」を通る出口は、指定された性能要求のうちの少なくとも1つを満たすことができなかったことを示す(例えば、許可された数より多いOC3/OC12信号を移動させることにより、ユーザによって指定されるように移動が許可されていない信号を移動させることにより、あるいは現muxタイミングソースを移動させようと試みることによる)。
【0058】
特に、図9の再マップ処理は、ステップ901で開始する。ステップ902では、現muxタイミングソースであるOC3/OC12信号を移動させることができないという制約が、デフォルトの性能要求(pr)としてセットされる。システムによりユーザが更なる性能要求を追加することができる場合(ステップ903)、ユーザは、任意に追加の性能要求(例えば、再マップ処理が移動させることが許可されている信号の最大数および/またはいずれの特定の信号を移動することができるかまたはできないか)を追加する(ステップ904)。
【0059】
そして、スライディングウインドウは、第1クワッド(すなわち、図3の第1乃至第4STS3タイムスロットに対応する)を選択するようセットされ(ステップ905)、ジャンプインジケータKが3にセットされる(ステップ906)。ジャンプインジケータKは、フローチャートの最後までに発生する条件付き分岐中の行先を決定するために使用される(すなわち、続くステップ940、952および961)。
【0060】
STS3_1が空でない場合(ステップ907)、再マップ処理は、STS3_1の現存するス信号がOC3信号である(OC12信号の一部とは対照的に)か否かを判断する(ステップ908)。そうである場合、再マップ処理は、「move it」処理を実行することにより、STS3_1の現存するOC3信号を移動させるべき空のSTS3タイムスロットを識別し(ステップ909)、再マップ処理は処理ノード#2にジャンプしてSTS3_2をテストする。STS3_1の信号がOC3信号でない場合(ステップ908)、それは、現クワッド(すなわち、STS3_1〜STS3_4)を占有しているOC12信号である。現クワッドが既にOC12信号を有している場合、その現存のOC12信号を移動させることは意味がなく、現クワッドは、新たなOC12信号のための候補として保持されない。その場合、再マップ処理は、処理ノード#6にジャンプし、次の反復のためのテストに移動する前に以前に保持された(すなわち、以前の反復からの)クワッドを維持する(ステップ922)。
【0061】
なお、ステップ908(および、特定のSTS3タイムスロットの特定の現存の信号がOC3信号であるか判断する図9の同様のステップすべて)の間、再マップ処理は、その現存の信号を移動させることが性能要求(pr)のうちの1つを侵害するか否かを判断する。そうである場合、現存の信号がOC3信号であるか否かに関らず、処理は「prソース」ノード(例えば、ノード910)から「pr行先」ノード923にジャンプし、ステップ924においてOC48フレームの次のクワッド(ある場合)をテストする。
【0062】
再マップ処理は、他のSTS3タイムスロットに対しステップ907〜909と類似する処理を実行することにより、(1)STS3タイムスロットが空であるか判断し、(2)そうでない場合、現存の信号がOC3であるか判断し、(3)そうである場合、現存のOC3信号を他のSTS3タイムスロットに移動させる。
【0063】
特に、再マップ処理がSTS3_2から現存のOC3信号を移動させる場合(ステップ911、912および913)、再マップ処理は、処理ノード#3にジャンプすることによりSTS3_3をテストする。STS3_2の現存の信号がOC3信号でない場合(ステップ911および912)、第1のOC12信号が見つけられ、処理はステップ929に進みSTS3_6をテストする。STS3_2が空である場合(ステップ911)、処理はステップ914に進みSTS3_3をテストする。
【0064】
再マップ処理がSTS3_3から現存のOC3信号を移動させる場合(ステップ914、915および916)、再マップ処理は処理ノード#4にジャンプしてSTS3_4をテストする。STS3_3の現存の信号がOC3信号でない場合(ステップ914および915)、第1のOC12信号が見つけられ、ジャンプインジケータKは4にセットされ(ステップ927)、処理はステップ933に進みSTS3_7をテストする。STS3_3が空である場合(ステップ914)、処理はステップ917に進みSTS3_4をテストする。
【0065】
再マップ処理がSTS3_4から現存のOC3信号を移動させる場合(ステップ917、918および919)、再マップ処理は処理ノード#5およびステップ920にジャンプする。STS3_4の現存の信号がOC3信号でない場合(ステップ917および918)、第1のOC12信号が見つけられ、ジャンプインジケータKは5にセットされ(ステップ928)、処理はステップ937に進みSTS3_8をテストする。STS3_4が空である場合(ステップ917)、処理はステップ920に進む。
【0066】
ステップ920において、現クワッドに対して移動される信号の数がそれまでの最良のクワッドに対して移動される信号の数より少ない場合、現クワッドは、それまでの最良のクワッドとして保持される(ステップ921)。そうでない場合、以前に保持された最良のクワッドが保持される(ステップ922)。いずれの場合も、OC48フレームの13の可能なすべてのクワッドがテストされた場合(ステップ924)、再マップ処理は、保持された最良のクワッドが新たなまたはアップグレードされたOC12信号に対して選択されるクワッドであるとして(現存のOC3/OC12信号に対する新たなマップと共に)終了する(ステップ925)。そうでない場合、13のすべてのクワッドがまだテストされておらず(ステップ924)、スライディングウインドウが1STS3タイムスロット移動され(ステップ926)、処理はステップ906に戻り新たなクワッドをテストする。
【0067】
STS3_6が空であるか(ステップ929)または再マップ処理がSTS3_6から現存のOC3信号を移動させる場合(ステップ929、930および931)、再マップ処理は、第1のOC12信号(すなわち、STS3_2〜STS3_5にある)を1STS3タイムスロットだけ上に(すなわち、STS3_3〜STS3_6に)シフトさせ(ステップ932)、その後ステップ933に進みSTS3_7をテストする。STS3_6の現存の信号がOC3信号でない場合(ステップ929および930)、第2のOC12信号が見つけられ、処理はステップ941に進みSTS3_10をテストする。
【0068】
STS3_7が空である(ステップ933)かまたは再マップ処理がSTS3_7から現存のOC3信号を移動させる場合(ステップ933、934および935)、再マップ処理は、第1のOC12信号(すなわち、STS3_3〜STS3_6にある)を1STS3タイムスロットだけ上に(すなわち、STS3_4〜STS3_7に)シフトさせ(ステップ936)、その後ステップ937に進みSTS3_8をテストする。STS3_7の現存の信号がOC3信号でない場合(ステップ933および934)、第2のOC12信号が見つけられ、処理はステップ945に進みSTS3_11をテストする。
【0069】
STS3_8が空である(ステップ937)かまたは再マップ処理がSTS3_8から現存のOC3信号を移動させる場合(ステップ937、938および939)、再マップ処理は、第1のOC12信号(すなわち、STS3_4〜STS3_7にある)を1STS3タイムスロットだけ上に(すなわち、STS3_5〜STS3_8に)シフトさせ(ステップ940)、その後、ジャンプインジケータKの値により、いずれかの処理ノード#3、#4または#5にジャンプする。STS3_8の現存の信号がOC3信号でない場合(ステップ937および938)、第2のOC12信号が見つけられ、処理はステップ949に進みSTS3_12をテストする。
【0070】
STS3_10が空である(ステップ941)かまたは再マップ処理がSTS3_10から現存のOC3信号を移動させる場合(ステップ941、942および943)、再マップ処理は、第2のOC12信号(すなわち、STS3_6〜STS3_9にある)を1STS3タイムスロットだけ上に(すなわち、STS3_7〜STS3_10に)シフトさせ、その後、第1のOC12信号(すなわち、STS3_2〜STS3_5にある)を1STS3タイムスロットだけ上に(すなわち、STS3_3〜STS3_6に)シフトさせ(ステップ944)、その後、ステップ945に進みSTS3_11をテストする。STS3_10の現存の信号がOC3信号でない場合(ステップ941および942)、第3のOC12信号が見つけられ、処理はステップ953に進みSTS3_14をテストする。
【0071】
STS3_11が空である(ステップ945)かまたは再マップ処理がSTS3_11から現存のOC3信号を移動させる場合(ステップ945、946および947)、再マップ処理は、第2のOC12信号(すなわち、STS3_7〜STS3_10にある)を1STS3タイムスロットだけ上に(すなわち、STS3_8〜STS3_11に)シフトさせ、その後、第1のOC12信号(すなわち、STS3_3〜STS3_6にある)を1STS3タイムスロットだけ上に(すなわち、STS3_4〜STS3_7に)シフトさせ(ステップ948)、その後、ステップ949に進みSTS3_12をテストする。STS3_11の現存の信号がOC3信号でない場合(ステップ945および946)、第3のOC12信号が見つけられ、処理はステップ956に進みSTS3_15をテストする。
【0072】
STS3_12が空である(ステップ949)かまたは再マップ処理がSTS3_12から現存のOC3信号を移動させる場合(ステップ949、950および951)、再マップ処理は、第2のOC12信号(すなわち、STS3_8〜STS3_11にある)を1STS3タイムスロットだけ上に(すなわち、STS3_9〜STS3_12に)シフトさせ、その後、第1のOC12信号(すなわち、STS3_4〜STS3_7にある)を1STS3タイムスロットだけ上に(すなわち、STS3_5〜STS3_8に)シフトさせ(ステップ952)、その後、ジャンプインジケータKの値によりいずれかの処理ノード#3、#4または#5にジャンプする。STS3_12の現存の信号がOC3信号でない場合(ステップ949および950)、第3のOC12信号が見つけられ、処理はステップ959に進みSTS3_16をテストする。
【0073】
STS3_14が空である(ステップ953)かまたは再マップ処理がSTS3_14から現存のOC3信号を移動させる場合(ステップ953および954)、再マップ処理は、第3のOC12信号(すなわち、STS3_10〜STS3_13にある)を1STS3タイムスロットだけ上に(すなわち、STS3_118〜STS3_14に)シフトさせ、その後、第2のOC12信号(すなわち、STS3_6〜STS3_9にある)を1STS3タイムスロットだけ上に(すなわち、STS3_7〜STS3_10に)シフトさせ、その後、第1のOC12信号(すなわち、STS3_2〜STS3_5にある)を1STS3タイムスロットだけ上に(すなわち、STS3_3〜STS3_6に)シフトさせ(ステップ955)、その後ステップ956に進みSTS3_15をテストする。
【0074】
STS3_15が空である(ステップ956)かまたは再マップ処理がSTS3_15から現存のOC3信号を移動させる場合(ステップ956および957)、再マップ処理は、第3のOC12信号(すなわち、STS3_11〜STS3_14にある)を1STS3タイムスロットだけ上に(すなわち、STS3_127〜STS3_15に)シフトさせ、その後、第2のOC12信号(すなわち、STS3_7〜STS3_10にある)を1STS3タイムスロットだけ上に(すなわち、STS3_8〜STS3_11に)シフトさせ、その後、第1のOC12信号(すなわち、STS3_3〜STS3_6にある)を1STS3タイムスロットだけ上に(すなわち、STS3_4〜STS3_7に)シフトさせ(ステップ958)、その後ステップ959に進みSTS3_16をテストする。
【0075】
STS3_16が空である(ステップ959)かまたは再マップ処理がSTS3_16から現存のOC3信号を移動させる場合(ステップ959および960)、再マップ処理は、第3のOC12信号(すなわち、STS3_12〜STS3_15にある)を1STS3タイムスロットだけ上に(すなわち、STS3_138〜STS3_16に)シフトさせ、その後、第2のOC12信号(すなわち、STS3_8〜STS3_11にある)を1STS3タイムスロットだけ上に(すなわち、STS3_9〜STS3_12に)シフトさせ、その後、第1のOC12信号(すなわち、STS3_4〜STS3_7にある)を1STS3タイムスロットだけ上に(すなわち、STS3_5〜STS3_8に)シフトさせ(ステップ961)、その後ジャンプインジケータKの値によりいずれかの処理ノード#3、#4または#5にジャンプする。
【0076】
STS3タイムスロットが16しかないため、第1STS3タイムスロットを超えたスライディングウインドウの位置に対し、図9の再マップ処理は、OC48フレームの最後に達した時に終了する。例えば、スライディングウインドウが第2乃至第5STS3タイムスロットに配置されている場合、STS_16は意味を持たず、再マップ処理は、ステップ959〜961に達する前に終了する。
【0077】
上述したように、図9の再マップ処理(すなわち、図6のステップ612)は、新たなOC12信号に対して利用可能なクワッドを有する現存のOC3/OC12信号に対し最適な新たなマップを決定する。図6のステップ614は、OC48フレームを古いマップからステップ612中に決定される新たなマップに変更するマップ変更のシーケンスを生成する。特定の実現により、ステップ614のマップ変更のシーケンスを生成する処理は、新たなマップを決定するためにステップ612中に生成される「シミュレートされた」移動のシーケンスに基づいても基づかなくてもよい。
【0078】
概して、新たなマップは、OC48フレーム内の空のクワッドを提供するために、現存のOC3/OC12信号の1つまたは複数が新たな位置に移動されるという意味で、古いマップとは異なる。OC48フレームを古いマップから新たなマップに再マップするマップ変更のシーケンスを生成する多数の異なるアルゴリズムがある。これらアルゴリズムのいくつかは、以下の原理のうちの1つまたは複数に基づいてよい。
【0079】
可能の時はいつでも、現存のカスタマに対する影響を最小化するために、OC48フレーム内の古い位置から新たな位置への現存のOC3/OC12信号の各移動は、ブリッジングおよびスイッチング技術を使用して実現され、その場合、移動される信号の送信は、その信号の送信が古い位置で維持されながら新たな位置で始動され、それにより古い位置での送信が終了した後に、OC48フレーム内の古い位置と新しい位置との両方で信号がダブルキャストする。これは、1つの信号の複数のSTS3タイムスロットへのマッピングを可能にする多重化ノードのマルチキャスティング能力を使用することによって行われ、それにより、同じ信号の2つの複製が異なるSTS3タイムスロットにおいて送信される。
【0080】
かかるダブルキャスティングでは、古い位置と新しい位置とがオーバラップしない(すなわち、古い位置と新しい位置とがいかなるSTS3タイムスロットも共通に有していない)、と仮定する。この状態は、OC3信号を移動させる時に必然的に常に満足されるが、ブリッジングおよびスイッチングを使用してOC12信号を移動させることができないマップがいくつかある。例えば、現OC48フレームフォーマットが、A、BおよびCと呼ばれ、それぞれ第3、第7および第11タイムスロットで開始する3つのクワッドに配置される3つのOC12信号を有する場合、第4のOC12信号Dを追加するようクワッドを利用可能とするために信号A、BおよびCの各々を移動させるために、ブリッジングおよびスイッチングを実行することができない。ダブルキャスティングに利用可能な2つのクワッドがないためである。その場合、現存のOC12信号の少なくとも1つは、その新たな位置で送信することができる前にその古い位置から削除されなければならない。例えば、信号Cを削除することができ、その後、信号Bを、第13STS3タイムスロットで開始するクワッドに移動させるために、第7および第13STS3タイムスロットで開始する2つのクワッドでダブルキャストすることができ、その後、信号Aを、第13STS3タイムスロットで開始するクワッドに移動させるために、第3および第9STS3タイムスロットで開始する2つのクワッドでダブルキャストすることができ、その後、信号Cを、第1STS3タイムスロットで開始するクワッドかまたは第4STS3タイムスロットで開始するクワッドに再追加することができる。いずれの場合も、その後、新たなOC12信号Dを追加するために、他の残りのクワッドが利用可能となる。ステップ614の処理は、ブリッジングおよびスイッチングを実行することができない状況を認識し、ステップ616中に所望の新たなマップに達するために適当なマップ変更のシーケンスを生成する。性能の理由により、すべての信号移動にブリッジングおよびスイッチングが必要である場合、この要求は、ブリッジングおよびスイッチングを使用して実現することができないあらゆる信号移動を有する新たなマップを選択することを避けるため、図9の再マップアルゴリズム中に適用することができる。
【0081】
設計により、図9の再マップアルゴリズムは移動される最小数の信号に対応するマップを選択するため、移動した各現存のOC3信号は、古いマップですでに空であったSTS3タイムスロットに移動される。従って、概して、マップ移動のシーケンスは、あるとすればOC3信号移動のすべてで開始することができ、その後、あるとすればOC12信号マップ変更のすべてで終了することができる。この場合、それらOC12信号マップ変更は、1マップ信号移動によって行われてよく、あるいは、上述したように、ブリッジングおよびスイッチングを実行することができない時に、2マップ信号削除および追加によって行われてよい。
【0082】
図10は、本発明の1つの実施の形態により、新たなOC12信号に対しクワッドを利用可能とするために、OC48フレームを古いマップからステップ612中に決定された新たなマップに再マップするように、ステップ614中に生成されるマップ変更のシーケンスを実行するために、図6のステップ616中に実現される処理を示す。また、図10の処理は、利用可能なSTS3タイムスロットに新たなOC3信号を追加するか、新たなOC12信号を利用可能なクワッドに追加するか、または現存のOC3/OC12信号を削除するために、実現される。図10の処理は、多重化ノードと分離化ノードとの間の信号移動、追加および/または削除の実行を調整する。図10の処理は、シーケンスにおける最初から最後までのマップ変更で、一度に1回の変更で、信号移動、追加および/または削除に対応するマップ変更の特定のシーケンスを実行する。
【0083】
図10において、「to」は、多重化ノードにおいて、メッセージフラグの送信エラーにより、マップメッセージ、または実行マップメッセージ、または応答マップ実行メッセージが検出されない(メッセージなし)場合のタイムアウトを示す。分離化ノードは、受信メッセージにパリティエラーを検出した場合、多重化ノードに受信メッセージを返信せず、その結果「to」符号で示される多重化ノードによりタイムアウトとなる(パリティエラー)。「te」は、多重化ノードによって送信され、かつ分離化ノードから受信されるマップの情報を一致させる場合の、送信エラーの検出を示す。「ue」は、多重化ノードかまたは分離化ノードにおいて、2つのノードの同一のプロビジョニングを一致させることによる、ユーザデータエントリエラーの検出を示す。これは、マップのエラーのない送信の確認後に行われる。
【0084】
特に、シーケンスにおける現マップ変さらにおいて、多重化ノードは、適当なマップメッセージ(すなわち、追加マップメッセージ、削除マップメッセージまたは移動マップメッセージ)を分離化ノードに送信し、muxタイムアウトカウンタを開始する(図10のステップ1002)。追加マップメッセージは、OC48フレームに追加される新たなOC3/OC12信号のためのポート#およびSTS3タイムスロットを識別する。削除マップメッセージは、OC48フレームから削除される現存のOC3/OC12信号のためのポート#およびSTS3タイムスロットを識別する。移動マップメッセージは、OC48フレーム内の新たな位置に移動される現存のO3/OC12信号のためのポート#および新たなSTS3タイムスロットを識別する。
【0085】
分離化ノードは、多重化ノードからマップメッセージを受信し、受信したマップメッセージのパリティエラーをチェックし、パリティエラーがない場合はマップメッセージを多重化ノードにエコーバックし、それ自体のdemuxタイムアウトカウンタを開始する(ステップ1004)。また、分離化ノードは、それ自体のタイムアウトカウンタも開始する。分離化ノードがパリティエラーを検出した場合、送信エラー(te)が検出され、分離化ノードは何も行わず(すなわち、マップメッセージを多重化ノードにエコーバックせず)、最終的に多重化ノードがタイムアウトする。送信エラーは、最初にmuxからdemuxへの途中、および偶数パリティエラーを検出するマッチングの場合にメッセージをdemuxからmuxに返送する時はその後に、発生する可能性がある。demuxにおける奇数パリティ検査が第1のエラーを検出するが、2つのエラーが互いを打消す場合、muxにおける送信され、かつ受信されたメッセージのマッチングは、demuxによって受信されたデータにエラーがある、という事実を検出しない。demuxで奇数パリティエラーが検出される時、メッセージは多重化ノードにおいてタイムアウトするために返信されず、それにより強制的に再送信が行われる。
【0086】
多重化ノードは、分離化ノードからエコーマップメッセージを受信し、そのエコーマップメッセージを、それが分離化ノードに送信したオリジナルマップメッセージと比較する。そして、それらが一致した場合、オリジナルマップメッセージに基づいて多重化ノードをマップするプロセスの第1部を実行し、実行マップメッセージを分離化ノードに送信する(ステップ1006)。muxマッピングプロセスの第1部については、本明細書において図11と共に後述する。エコーマップメッセージがオリジナルマップメッセージと一致しない場合、送信エラー(te)が検出される。多重化ノードがエコーマップメッセージを受信する前にmuxタイムアウトカウンタがタイムアウトした場合、タイムアウト(to)が検出される。いずれの場合も、エラーカウンタがインクリメントされ、処理はステップ1008に進む。
【0087】
エラーカウンタが指定された閾値N(例えば、10)を超えた場合(ステップ1008)、多重化ノードにおいて、現マップ変更が失敗したことを示してアラーム状態が通知される(ステップ1010)。なお、1つまたは複数のマップ変更が正常に実現された後に、失敗が発生する可能性がある。その場合、図10の処理が失敗に終わった時(ステップ1014)、いくつかのOC3/OC12信号が既に再マップされている(すなわち、移動され、追加され、または削除されている)可能性がある(コメント1012)。エラーカウンタが指定された閾値を超えない場合、処理はステップ1002に戻り、多重化ノードは以前のマップメッセージを分離化ノードに再送信することにより、再度同じマップ変更を試みる。
【0088】
タイムアウトまたは送信エラーがなかった場合、処理はステップ1016に進み、多重化ノードは実行マップメッセージを分離化ノードに送信し、そのmuxタイムアウトカウンタを再開する。
【0089】
分離化ノードは、多重化ノードから実行マップメッセージを受信し、オリジナルマップメッセージに基づいて分離化ノードをマップする処理を実行し、マップ実行メッセージを多重化ノードに返送する(ステップ1018)。分離化ノードは、受信したポート番号と連続するタイムスロットSTS3の受信した番号(1または4)とを、分離化ノードにおけるプロビジョン信号のポート番号およびビットレートと比較する。それらが一致しない場合、分離化ノードは、多重化ノードに対し、ユーザデータエントリエラーを示す否定応答マップ実行メッセージを送信し、それが移動コマンドである場合、分離化ノードはダブルキャスティングを取消す。それらが一致する場合、分離化ノードは、メッセージで受信された、ポート番号、連続するタイムスロットの番号およびSTS3番号情報に基づき、追加/削除/移動STSマップコマンドを実行する。実現によっては、分離化ノードが多重化ノードから受信された実行マップメッセージにパリティエラーを検出する場合、分離化ノードはマップ実行メッセージを多重化ノードに返信せず、そのため多重化ノードがタイムアウトする。また、タイムアウトが何回発生したかにより、実行マップメッセージを再送する。demuxマッピングプロセスについては、本明細書において図12と共に後述する。
【0090】
多重化ノードは、分離化ノードからマップ実行メッセージを受信し、muxマッピングプロセスの第2部を実現する(ステップ1020)。muxマッピングプロセスの第2部については、本明細書において図13と共に後述する。多重化ノードが分離化ノードからマップ実行メッセージを受信する前に、muxタイムアウトカウンタがタイムアウトした場合、muxにおいてタイムアウト(to)が検出される。その場合、エラーカウンタはインクリメントされて、指定されたタイムアウト閾値N(例えば、10)と比較される(ステップ1022)。エラーカウンタが指定されたタイムアウト閾値Nを超えた場合、多重化ノードにおいて、マップ変更が失敗したことを示して、アラーム状態が通知される(ステップ1024)。ステップ1010のアラーム状態と同様に、1つまたは複数のマップ変更が正常に実現された後に障害が発生する可能性がある。その場合、図10の処理が失敗で終わる時(ステップ1014)、いくつかのOC3/OC12信号が既に再マップされている(すなわち、移動され、追加されまたは削除されている)可能性がある(コメント1012)。エラーカウンタが指定された閾値を超えていない場合、処理はステップ1016に戻り、多重化ノードは以前の実行マップメッセージをdemuxに再送することにより、再度同じマップ変更を完了するよう試みる。
【0091】
多重化ノードによって受信されるマップ実行メッセージが、分離化ノードにおいてユーザデータエントリエラーが検出されたことを示す、否定マップ実行メッセージである場合、muxにおいてユーザデータエントリエラー(ue)が検出され、マップ変更のシーケンスの処理が失敗に終わる(ステップ1014)前に、対応するアラーム状態が通知される(ステップ1026)。
【0092】
タイムアウトおよびユーザデータエントリエラーが検出されない場合、処理はステップ1028に進む。マップ変更のシーケンスにおける最後のマップメッセージがすでに処理されている場合、処理は終了する(ステップ1030)。そうでない場合、処理はステップ1002に戻り、シーケンスの次のマップメッセージを送信する。新たなマップメッセージの送信と多重化および分離化ノードのその実行とは、図10の処理が図9の再マップ処理を使用して計算される新たなマップの実現を完了するまで繰返される。送信エラー実行マップメッセージの非検出と応答マップ実行メッセージの非検出とを識別することができないことにより、多重化ノードにおけるタイムアウトのみに基づき、分離化ノードが、移動されたOC3/OC12信号のスイッチングを実行したか否かを判断することが不可能になる。移動されたライブ信号に障害が発生することを避けるために、多重化ノードは、ダブルキャスティングの取消しを実行しない。代りに、障害処理が、ユーザに対し、その状況を示す適当なアラームメッセージを生成する。2つのメッセージの非検出の可能性を最小化するために、それらに対し強固なエラー検出および訂正能力が設計される。
【0093】
muxおよびdemuxによって送信されるマップメッセージは、以下の共通のメッセージングフォーマットを使用する。各メッセージは、4バイト長であり、バイト1はメッセージタイプフラグ、バイト2は第1データバイト、バイト3は第2データバイト、バイト4はバイト1、2および3のためのビット単位のパリティバイトである。メッセージが送信されない場合、送信チャネルにアイドルチャネルバイト「00000000」が挿入される。
【0094】
メッセージタイプフラグ(バイト1)のための定義された値は、以下を含む(「x」は、0または1とすることができる未定義ビットを示す)。
・「11000xxx」−追加マップメッセージ
・「11101xxx」−削除マップメッセージ
・「11111xxx」−移動マップメッセージ
・「11110xxx」−実行マップメッセージ
・「11011xx1」−追加/削除/移動マップの肯定応答実行
・「11011xx0」−追加/削除/移動マップの否定応答実行
実行マップメッセージと、追加/削除/移動マップメッセージの肯定および否定応答実行と、のために、バイト2および3は定義されない。
【0095】
追加、削除および移動マップメッセージのために、第1データバイト(バイト2)は、フォーマット「011Fabcd」を有する。ここで、F=1は、OC12信号が追加/削除/移動されることを意味し、F=0は、OC3信号が追加/削除/移動されることを意味し、「abcd」は、追加/削除/移動されるOC3/OC12信号に対するポート番号を識別する。
【0096】
第2データバイト(バイト3)は、フォーマット「010Fefgh」を有する。ここで、「F」は、第1データバイトと同じ意味を有し、「efgh」は、STS3タイムスロット番号を識別する。追加マップメッセージに対し、「efgh」は、新たなOC3/OC12信号に対するSTS3タイムスロットを識別する。移動マップメッセージに対し、「efgh」は、移動される現存のOC3/OC12信号に対し新たなSTS3タイムスロットを識別する。削除マップメッセージに対し、分離化ノードが、ポート番号(すなわち、バイト2の「abcd」)から、削除されるOC3/OC12信号に対するSTS3タイムスロットを決定することができるため、「efgh」は実際には必要でない。
【0097】
図11は、本発明の1つの実施の形態により、図10のステップ1006に対応するオリジナルマップメッセージに基づく多重化ノードをマップするプロセスの第1部のフローチャートを示す。第1部は、OC48フレーム内の新たな位置への現存するOC3/OC12信号のブリッジングおよびスイッチングのためのダブルキャスティングの開始に対応する。
【0098】
特に、図11の処理は、ポート(すなわち、マップメッセージのバイト2の「abcd」)と、マップメッセージのタイプによっては、STS3タイムスロット(すなわち、マップメッセージのバイト3の「efgh」)と、を識別するオリジナルマップメッセージにより(コメント1104)、ステップ1102において開始する(多重化ノードが、そのオリジナルマップメッセージと一致するエコーマップメッセージを受信した後)。マップメッセージは、移動マップメッセージでない場合(ステップ1106)、追加または削除マップメッセージであり、その場合、ダブルキャスティングは必要でなく、第1部の処理は終了する(ステップ1118)。マップメッセージが移動マップメッセージである場合、処理はステップ1108に進み、移動される信号がOC3信号かまたはOC12信号かが判断される。
【0099】
移動される信号がOC3信号である場合(ステップ1108)、指定されたポートは、その現(「古い」)STS3タイムスロットから指定された新たなSTS3タイムスロットへ再マップされることになり(コメント1110)、ステップ118において第1部が終了する前に、古いSTS3タイムスロットへのポートのマッピングを維持しながら、ポートを新たなSTS3タイムスロットへマップすることによりにより、ダブルキャスティングが開始される(ステップ1112)。
【0100】
そうでない場合、移動される信号はOC12信号であり(ステップ1108)、指定されたポートは、指定されたSTS3タイムスロットにおいて開始する新たなクワッドに再マップされることになり(コメント1114)、ステップ1118において第1部が終了する前に、古いクワッドへのポートのマッピングを維持しながら、ポートを新たなクワッドへマッピングすることにより、ダブルキャスティングが開始される(ステップ1116)。
【0101】
図12は、本発明の1つの実施の形態による、図10のステップ1018に対応する受信されたマップメッセージに基づく分離化ノードのマッピングのプロセスのフローチャートを示す。図12の処理は、分離化ノードが多重化ノードから実行マップメッセージを受信した後に、ステップ1202において開始する。図12の処理は、ポートと、マップメッセージのタイプによってはSTS3タイムスロットと、を識別する、以前に受信されたオリジナルマップメッセージ内に含まれる情報に基づく(コメント1204)。なお、多重化ノードによる実行マップメッセージの再送信により、分離化ノードによる同じオリジナルマップメッセージが複数実行される結果となってはいけない(コメント1206)。
【0102】
オリジナルマップメッセージが削除マップメッセージである場合(ステップ1208)、分離化ノードは、OC3/OC12出力を削除することになる(コメント1210)。削除される信号がOC3信号である(ステップ1212)が、分離化ノードが、その同じポートにおいてOC3信号を削除する独立したコマンドを以前に受信していない(ステップ1214)場合、ユーザデータエントリエラーが検出され(コメント1216)、図12の処理は信号を削除することなく終了する(ステップ1244)。しかしながら、削除される信号がOC3信号であり(ステップ1212)、分離化ノードが、同じポートにおいてOC3信号を削除する独立したコマンドを以前に受信していた(ステップ1214)場合、処理がステップ1244で終了する前に、指定されたポートのマップが削除される(ステップ1218)。
【0103】
同様に、削除される信号がOC12信号である(ステップ1212)が、分離化ノードが、その同じポートにおいてOC12信号を削除する独立したコマンドを以前に受信していない(ステップ1220)場合、ユーザデータエントリエラーが検出され(コメント1216)、図12の処理が信号を削除することなく終了する(ステップ1244)。しかしながら、削除される信号がOC12信号であり(ステップ1212)、分離化ノードが、同じポートにおいてOC12信号を削除する独立したコマンドを以前に受信していた(ステップ1220)場合、処理がステップ1244で終了する前に、指定されたポートのマップが削除される(ステップ1222)。
【0104】
オリジナルマップメッセージは、削除マップメッセージでない場合(ステップ1208)、追加マップメッセージかまたは移動マップメッセージである(コメント1224)。なお、追加マップメッセージは、指定されたポートに対しいかなる現存のマップも削除する(コメント1226)。オリジナルマップメッセージが追加マップメッセージである場合(ステップ1228)、処理はステップ1230に進み、追加される信号がOC3信号かまたはOC12信号かを判断する。
【0105】
追加される信号がOC3信号である(ステップ1230)が、分離化ノードが、その同じポートにおいてOC3信号を追加するかまたはOC12信号をOC3信号にレート−ダウングレードする独立したコマンドを以前に受信していない(ステップ1232)場合、ユーザデータエントリエラーが検出され(コメント1234)、図12の処理は信号を追加することなく終了する(ステップ1244)。しかしながら、追加される信号がOC3信号であり(ステップ1230)、分離化ノードが、同じポートにおいてOC3信号を追加するかまたはOC12信号をOC3信号にレート−ダウングレードする独立したコマンドを以前に受信していた(ステップ1232)場合、処理がステップ1244で終了する前に、指定されたポートのマップが指定されたSTS3タイムスロットにマップされる(ステップ1236)。
【0106】
同様に、追加される信号がOC12信号である(ステップ1230)が、分離化ノードが、その同じポートにおいてOC12信号を追加するかまたはOC3信号をOC12信号にレート−アップグレードする独立したコマンドを以前に受信していない(ステップ1238)場合、ユーザデータエントリエラーが検出され(コメント1234)、図12の処理は信号を追加することなく終了する(ステップ1244)。しかしながら、追加される信号がOC12信号であり(ステップ1230)、分離化ノードが、同じポートにおいてOC12信号を追加するかまたはOC3信号をOC12信号にレート−アップレードする独立したコマンドを以前に受信していた(ステップ1238)場合、処理がステップ1244で終了する前に、指定されたポートが、指定されたSTS3タイムスロットにおいて開始するクワッドにマップされる(ステップ1240)。
【0107】
オリジナルマップメッセージは、追加マップメッセージでない場合(ステップ1228)、移動マップメッセージであり、処理はステップ1242に進み、移動される信号がOC3信号かまたはOC12信号かを判断する。移動される信号がOC3信号である場合(ステップ1242)、処理がステップ1244において終了する前に、ポートは指定された新たなSTS3タイムスロットにマップされる(ステップ1236)。移動される信号がOC12信号である場合(ステップ1242)、処理がステップ1244において終了する前に、ポートは指定された新たなSTS3タイムスロットにおいて開始するクワッドにマップされる(ステップ1240)。
【0108】
図13は、本発明の1つの実施の形態による、図10のステップ1020に対応するオリジナルマップメッセージに基づく多重化ノードをマップするプロセスの第2部のフローチャートを示す。第2部は、現存のOC3/OC12信号のOC48フレーム内の新たな位置へのブリッジングおよびスイッチングの完了に対応する。
【0109】
特に、図13の処理は、多重化ノードが分離化ノードから応答マップ実行メッセージを受信した後に、ステップ1302において開始する。多重化ノードが否定応答マップ実行メッセージを受信した場合(ステップ1304)、分離化ノードは、図12の処理中にユーザデータエントリエラーを検出しており(コメント1306)、この場合、適当であれば、多重化ノードは、ダブルキャスティングの開始に対応する図11の第1部処理中に生成された新たなマップを削除し(ステップ1308)、図10の「ue」ノードにジャンプする(ステップ1310)。
【0110】
そうでない場合、多重化ノードは、肯定応答マップ実行メッセージを受信しており(ステップ1304)、オリジナルマップメッセージは、ポート番号と、マップメッセージのタイプによってはSTS3タイムスロットと、を識別し(コメント1312)、処理はステップ1314に進む。マップメッセージが移動マップメッセージであり(ステップ1314)、移動される信号がOC3信号である(1316)場合、ポートは、指定された新たなSTS3タイムスロットにマップされることになる(コメント1318)。なお、この場合、ポートは、図11の第1部の結果として、古いSTS3タイムスロットと新たなSTS3タイムスロットとの両方に対しOC3信号をダブルキャストするようにすでにマップされている。従って、ポートから古いSTS3タイムスロットへのマップが削除される場合(ステップ1320)、ポートから新たなSTS3タイムスロットへのマップは図13の処理が終了する時に(ステップ1342)残る(コメント1322)。
【0111】
しかしながら、移動される信号がOC12信号である場合(ステップ1316)、ポートは、指定されたSTS3タイムスロットで開始する新たなクワッドに再マップされることになる(コメント1324)。なお、この場合、ポートは、図11の第1部の結果として、古いクワッドと新たなクワッドとの両方に対しOC12信号をダブルキャストするように既にマップされている。従って、ポートから古いクワッドへのマップが削除される場合(ステップ1326)、ポートから新たなクワッドへのマップは、図13の処理が終了する時に(ステップ1342)残る(コメント1328)。
【0112】
マップメッセージが、移動マップメッセージではなく(ステップ1314)、追加マップメッセージである場合(ステップ1330)、指定されたポートに対するいかなる現存のマップも削除される(コメント1332)。追加される信号がOC3信号である場合(ステップ1334)、図13の処理がステップ1342において終了する前に、指定されたポートは指定されたSTS3タイムスロットにマップされる(ステップ1336)。しかしながら、追加される信号がOC12信号である場合(ステップ1334)、図13の処理がステップ1342において終了する前に、指定されたポートは、指定されたSTS3タイムスロットで開始するクワッドにマップされる(ステップ1338)。
【0113】
そうでない場合、マップメッセージは削除マップメッセージであり(ステップ1330)、図13の処理がステップ1342において終了する前に、指定されたポートのマップは削除される(ステップ1340)。
【0114】
図14は、本発明の1つの実施の形態による、プロビジョニング処理を実行するインタフェース回路1400のブロック図を示す。インタフェース回路1400は、好ましくは、フィールドプログラマブルゲートアレイ(FPGA)上で実現される。構成および初期化プロセス後、インタフェース回路1400は、3ポートデバイス(すなわち、ポートA、BおよびCを有する)として機能する。ポートAおよびBは、例えば図1に示すSONET/SDHmux/demux装置との間の単方向インタフェースである。ポートAおよびBの各々は、単方向4ビットデータバスと、20.736MHzmuxおよびdemuxクロックと、8KHzフレーム開始(Start Of Frame(SOF))パルスと、TOH挿入イネーブルパルスと、を含む。ポートCは双方向I/Oポートであり、インタフェース回路1400を、インタフェース回路1400にメッセージを書込むことによりメッセージの送信を開始するボードコントローラ(図示せず)と、インタフェースする。ボードコントローラは、受信メッセージフラグを検出するインタフェース回路により割込まれた時、そのインタフェース回路からメッセージを読出す。
【0115】
インタフェース回路1400の特徴およびオプションは、以下を含む。
・SONET/SDHmuxからの出力およびSONET/SDHdemuxへの入力におけるOC48SONET/SDH信号のTOHに対するシリアルクロックおよび高速データインタフェース
・混合レートOC48SONET/SDH信号の追加/削除/レート−アップグレード/レート−ダウングレードに対する、オフラインおよびインラインユーザプロビジョニングの目的のための、多重化/分離化されたOC48TOHへ/からのnバイトの情報の挿入/抽出
・分離化されたOC48信号からのTOHメッセージ抽出(TOH Message Extraction(TME))インタフェース
・多重化されたOC48信号へのTOHメッセージ挿入(TOH Message Insertion(TMI)インタフェース
・TMEにおいておよびTMIメッセージ幅においてプログラム可能
・TMEにおいておよびOC48TOHにおけるメッセージのTMI配置においてプログラム可能
・追加/削除/レート−アップグレード/レート−ダウングレードメッセージ監視および処理
・ボードコントローラに対するパラレル双方向非同期/同期インタフェース
・有効メッセージ検出時のボードコントローラに対する割込みの生成
・ボードコントローラから/への総読出し/書込み機能
・回路内テスト(In-Circuit-Test(ICT))に対するトライステート可能出力およびネットシェアリング
【0116】
図15は、本発明の1つの実施の形態による、図1のノード1のmux/demuxボードのための多重化/分離化回路1500のブロック図を示す。回路1500は、8つまでのOC3/OC12レート入力カスタマ信号114を受信して、分割し、変換し、光ファイバ106および108によりノード2に送信するために、対応するOC48レート出力信号を生成する。さらに、回路1500は、光ファイバ110および112によりノード2から受信するOC48レート信号の2つの複製(図15では、OC48入力#1とOC48入力#2と呼ぶ)を受信し、8つ(まで)の対応するOC3/OC12レート出力カスタマ信号120を生成する。さらに、回路1500は、回路1500の動作を制御するボードコントローラ(図示せず)から種々のステータスおよび制御信号を受信する。回路1500の中心には、多重化および分離化動作を実行する集積回路1502がある。
【0117】
これらの機能を実行するために、回路1500は、11までの異なるクロック信号を生成する。すなわち、8つまでの異なるOC3/OC12レート入力カスタマ信号114の各々からの1つのクロックと、OC48レート信号の各複製からの1つのクロックと、ローカルクロック(例えば、Stratum−3クロック)と、である。回路1500は、図1のアド/ドロップ構成かまたは図2のドロップ/コンティニュ構成のいずれにおいても使用されるように構成することができる。アド/ドロップ構成で使用されるように構成される場合、回路1500は、多重化のために11の異なるクロック信号のうちの1つを選択して使用し、一方で、分離化は、2つのOC48レートクロックとローカルクロックとから選択されるクロックに基づく。ドロップ/コンティニュ構成において使用されるように構成される場合、入力カスタマ信号はない。従って、多重化および分離化は共に、2つのOC48レートクロックとローカルクロックとから選択された同じクロックに基づく。
【0118】
特に、適当なクロック・データ回復(clock-and-data-recovery(CDR))回路を備えたトランシーバ回路1504は、8つまでの異なるOC3/OC12レート入力カスタマ信号114から、8つまでの異なるカスタマ信号クロック1506を回復する。OC3信号から生成されるカスタマ信号クロックは、155MHzのクロックレートを有し、OC12信号から生成されるカスタマ信号クロックは、622MHzのクロックレートを有する。ボードコントローラからの制御信号MSEL[1:8]は、トランシーバ回路1504の8つの入力ポートのいずれがライブ入力カスタマ信号を有するかを識別する。
【0119】
8つまでのカスタマ信号クロック1506は、ANDブロック1508に入力され、ANDブロック1508は、各カスタマ信号クロック1506と、対応するクロックが有効であるかを示す対応するアラーム制御信号1510と、の間に論理「AND」演算を適用する。特に、対応するカスタマ信号クロック1506が有効である場合、8つのアラーム制御信号1510の各々は論理値「1」を有することになり、そのカスタマ信号に対し、信号喪失(loss-of-signal(LOS))、クロック喪失(loss-of-clock(LOC))、フレーム外(out-of-frame(OOF))またはフレーム喪失(loss-of-frame(LOF))状態が存在する場合、論理値「0」を有することになる。制御信号CSEL[3:4]に基づき、muxM3において、ANDブロック1508からの最初の4つのカスタマ信号クロックのうちの1つが選択され、muxM4において、制御信号CSEL[5:6]に基づいて、最後の4つのカスタマ信号クロックのうちの1つが選択される。
【0120】
そして、これら2つの選択されたカスタマ信号クロックは、ループタイミングクロック1512(後述する)と共にmuxM5に入力される。制御信号CSEL[1:2]に基づき、muxM5は、これら3つのクロックのうちの1つを選択する。入力カスタマ信号がOC3信号かまたはOC12信号かにより、およびmuxM3、M4およびM5によりいずれのクロックが選択されるかにより、muxM5によって選択されるクロックは、155MHzまたは622MHzのいずれのクロックレートを有してもよい。分周器DIV4は、制御信号DIV4によってイネーブルにされると、muxM5からのクロックを4で分周し、muxM6は、制御信号ENOC12に基づき、muxM5から直接受信したクロックかまたは分周器DIV4からの分周されたクロックのいずれかを選択する。特に、muxM5によって選択されるクロックが155MHzのクロックレートを有する場合、muxM6は、muxM5から直接受信するクロックを選択する。muxM5によって選択されるクロックが622MHzのクロックレートを有する場合、muxM6は、分周器DIV4から分周されたクロックを選択する。いずれの場合も、muxM6からのクロックは、155MHzのクロックレートを有する。
【0121】
muxM6からの155MHzクロックは、ローカルクロック発生器1514からの155MHzのローカルクロックと共にmuxM8に入力される。muxM8は、フリップフロップFF1によって生成される制御信号1516に基づき、これら2つのクロックのうちの1つを選択する。muxM8からのクロックは、クロック喪失(LOC)検出器1518に入力され、LOC検出器1518は、muxM8からのクロックを監視することによりクロック喪失状態を検出する。LOC検出器1518は、LOC信号1520を生成し、それはフリップフロップFF1にフィードバックされる。さらに、LOC信号1520は、汎用入力/出力の一部であるGPIO(53)としてボードコントローラに送信される。また、制御信号1516も、フリップフロップFF1にフィードバックされる。LOC検出器1518がLOC状態を検出する時はいつでも、LOC信号1520はハイになり、それによりフリップフロップFF1は制御信号1516をトグルし、それによって、muxM8によって行われる選択が一方の入力から他方の入力に変化する。また、制御信号1516は、GPIOの一部として、特にGPIO(54)としてボードコントローラに送信される。また、フリップフロップFF1は、ボードコントローラから、プリセットおよびクリア信号MXSEL0およびMXSEL1をそれぞれ受信する。
【0122】
また、muxM8によって選択される155MHzクロックは、mux位相ロックループ(PLL)1522に入力され、PLL1522は、155MHzクロックを4で逓倍することにより、622MHzクロック1524を生成する。これは、トランシーバ回路1504からの回復された入力カスタマデータ信号1526を多重化するための多重化クロックとして使用されるために、mux/demux回路1502に入力される。結果としての多重化データ信号は、mux/demux回路1502のmuxデータ出力において16のパラレル155Mb/sデータ信号として供給される。
【0123】
その間、OC48入力信号#1はCDR回路1528に入力され、CDR回路1528は、16のパラレル155Mb/sデータ信号1530と1つの155MHzクロック(CDRLK1)1532とを回復する。同様に、OC48入力信号#2はCDR回路1534に入力され、CDR回路1534は、16のパラレル155Mb/sデータ信号1536と1つの155MHzクロック(CDRCLK2)1538とを回復する。データ信号の2つのセットはデータmux1540に入力され、データmux1540は、制御信号SEL_DATAに基づいて、2つのセットのうちの1つを、mux/demux回路1502によって分離化されるためのデータ入力として選択する。
【0124】
2つの155MHzクロック1532および1538はクロックmux1542に入力され、クロックmux1542は、制御信号SEL_DATAに基づいて2つのクロックのうちの1つを選択する。mux1540および1542は、回路1500のためのフォルト保護回路の一部である。mux1542によって選択されるクロックは、mux1544に入力され、mux1544は、ローカルクロック発生器1514からの155MHzローカルクロックも受信する。mux1544は、制御信号SEL_CLKに基づき、2つのクロックのうちの1つをクロック1512として選択する。クロック1512は、ループタイミングクロック(後述する)としてのmuxM5に対する入力であるだけでなく、システムクロックとして使用されるためにmux/demux回路1502に入力される。また、クロック1512は、demuxPLL1546にも入力され、demuxPLL1546は、155MHzクロック1512を4で逓倍することにより622MHzクロックを生成する。
【0125】
demuxPLL1546からの622MHzクロックは、muxPLL1522からの622MHzクロック1524と共にmuxM7に入力される。制御信号DAN_DMUXに基づいて、muxM7は、mux/demux回路1502によりデータmux1540からの16のパラレル155Mb/sデータ信号を分離化するためのdemuxクロックとして使用するために、2つのクロックのうちの1つを選択する。回路1500がアド/ドロップ構成で使用されるように構成されている場合、muxM7は、制御信号DAN_DMUXにより、demuxPLL1546からのクロックを常に選択するように構成される。代替的に、回路1500がドロップ/コンティニュ構成で使用されるように構成される場合、muxM7は、制御信号DAN_DMUXにより、muxPLL1522からのクロック1524を常に選択するように構成される。いずれの場合も、mux/demux回路1502によって生成される分離化されたデータ信号は、mux/demux回路1502のOC3/OC12データI/Oポートにおいて8つの155/622Mb/sデータ信号として供給され、適当なカスタマに対し出力OC3/OC12レートカスタマ信号として送信されるために、双方向信号1526の一部としてトランシーバ回路1504に送信される。
【0126】
また、CDRCLK1およびCDRCLK2クロック1532および1538はmuxM1にも入力され、muxM1は、制御信号SEL_MXCLKに基づいて2つの155MHzクロックのうちの1つを選択する。muxM1からのクロックは、mux/demux回路1502からの155MHzmuxクロックと共にmuxM2に入力される。このmuxクロックは、muxPLL1522からのmux/demux回路1502に対する同じクロック入力である。制御信号SEL_TXCLKに基づいて、muxM2は、送信機1548により、1つのOC48レート出力信号としてmux/demux回路1502によって生成される16のパラレル155Mb/sデータ信号を送信する際に使用されるために、2つの155MHzクロックのうちの1つを選択する。
【0127】
回路1500は、DWDMネットワークにおける図1および図2のアド/ドロップおよびドロップ/コンティニュ構成各々における混合レートOC3/OC12信号の双方向多重化および分離化のために設計される基板のタイミングのために、信頼性のある高性能の解法を提供する。
【0128】
図1の双方向アド/ドロップアプリケーションでは、2つのノードに対して2つの基板があり、合計4つの多重化および分離化時間領域がユーザ選択またはシステム選択のタイミングソースとタイミングがとられることにより、双方向送信が確立される。図1のコンテキストにおいて上述したように、1つのノードからの各多重化OC48信号は、2つの光信号に分割され、物理的に別個のルートで伝達される。2つの光信号は、他方のノードのdemuxによって受信される。demuxは、分離化のために入力のうちの1つを選択する。
【0129】
demuxにおいてSONET/SDHポインタ調整を最小化するために、2つのdemuxタイミング領域は、現在選択されているOC48入力(制御信号SEL_DATAによって指定される)から回復されるクロックとタイミングがとられる。demux領域のタイミングソースは、ユーザによって選択されない。選択されたOC48入力から第2のOC48入力への保護スイッチに続き、タイミングソースが自動的にその入力から回復されるクロックに切替えられる。両OC48入力の障害が検出されると(制御信号SEL_CLKによって指定される)、demuxタイミングソースは発生器1514によりローカルクロックに切替えられる。
【0130】
多重化タイミングソースは、ユーザによって選択される。ユーザは、各タイミングソースに対し、多重化クロックに対し最高の優先度(P3)、そのバックアップに対し第2の優先度(P2)およびバックアップのバックアップに対し第3の優先度(P1)を与える。残りのタイミングソースすべてに対し、多重化ソースとしてのそれらの使用を禁止する最低の優先度(P0)が与えられる。多重化クロックからP2バックアップクロックへの、およびP2バックアップクロックからP1バックアップクロックへの保護スイッチングは、切戻し有り(revertive)である。これは、障害のあるクロックが修復されるとすぐに、そのステータスが障害前と同じになるように(すなわち、多重化クロックかまたはP2バックアップクロックとなるように)変更される、ということを意味する。1つの実現では、ローカルクロックは、多重化クロックとしてかまたは多重化クロックのP2バックアップクロックとして常に選択される。
【0131】
多重化クロックの障害は、ローカルクロック喪失(LOC)検出器1518によりハードウェア検出され、自発的にバックアップクロックにハードウェアスイッチされる。有効なP2バックアップクロックに対する保護スイッチは、ローカルLOC検出器1518によって実現されるため、高速ハードウェアスイッチである。障害のあるP2バックアップクロックがある場合の有効なP1バックアップクロックに対する保護スイッチは、それより低速のソフトウェアスイッチであり、それはリモートボードコントローラによって実現される。ローカルクロック発生器1514の高信頼性により、低速な方の保護スイッチの確率が最小化される。
【0132】
各クロックは、2つの状態、すなわち「有効」または「無効」のうちの1つである。OC3/OC12入力クロックは、OOF、LOF、LOC、LOSまたはラインアラーム指示信号(line-alarm-indication-signal(LAIS))状態の検出時に無効にされる。入力クロックが多重化クロックとして選択される場合、それは、S1同期化バイトの「ホールドオーバ(holdover)」状態の検出時に、クロックが回復されるもとになる信号が低精度クロックとタイミングがとられることを示して、無効にされバックアップクロックに切替えられる。OC48入力クロックは、OOF/LOF/LOC/LOS状態の検出時に無効にされる。ローカルクロックは、その出力におけるLOC状態の検出時に無効にされる。ユーザは、入力OC3/OC12信号のS1同期化バイトの状態を問合せることにより、高精度信号を識別し、存在する場合、それらを優先タイミングソースとして使用する。複数の入力信号のS1バイトが、信号がカスタマのドロップサイトにおけるタイミングソースであることを示す場合、多重化に対して選択されない等しい階層(stratum)レベルの信号は、それらの階層レベル追跡可能性を喪失する。それらのS1バイトは、「使用不可(don’t use)」状態に変化する。多重化のために選択されないより低い階層レベル信号のS1バイトは変更されない。すなわち、それらは、それらの階層レベル追跡可能性を維持する。
【0133】
4時間領域システムでは、OC48入力から2つの多重化クロックが回復される。これらクロックが多重化クロックから導出されるため、2つの多重化時間領域に対して選択された2つの独立したタイミングソースが残る。データアプリケーションにおいて、Stratum−3精度より低い入力クロックにより、多重化クロックとしてローカルStratum3クロックが選択され、そのバックアップとしてOC48入力クロックが選択される。この構成では、障害のあるローカルクロックは、4時間領域システムにおいて独立したタイミングソースを1つだけ残すOC48入力クロックに切替えられる。第2のローカルクロックの障害とそのOC48入力クロックバックアップへの切替えまたはOC48入力クロックへのマニュアルによる切替えにより、独立したタイミングソースを有していない4時間領域システムが生成される。これは、独立したタイミングソースを有していない共通クロックのドリフトをもたらす、「タイミングループ」と呼ばれる不安定な状態である。かかるループタイミング問題に対して保護するために、多重化クロックとしてOC48入力クロックが選択される時はいつでも、他方のノードに対し、OC48入力クロックがそのノードの多重化クロックとして選択されることを無効にするためのメッセージが送信される。
【0134】
図2の単方向ドロップ/コンティニュアプリケーションでは、多重化および分離化に対し1つのタイミング領域が必要とされる。これは、多重化と分離化との両方に対し、タイミングソースとして多重化タイミングソースを選択することによって行われる。タイミングソースの特徴のすべては、図1のアド/ドロップアプリケーションに対して上述した多重化タイミングソースのものと同じである。
【0135】
動作時、ボードコントローラは、優先度P3多重化クロックとその優先度P2バックアップとを識別し、それをmuxM3およびM4により選択する。それらのうちの1つが、トランシーバ回路1504によりOC3/OC12入力から回復されるクロックか、またはCDR回路1528またはCDR回路1534により回復されるOC48入力クロックのうちの1つでなければならないためである。次に、選択されるクロックは、155MHzレートに正規化され、muxM8に入力される。多重化クロックとしてローカルクロックが選択される場合、ボードコントローラは、それを多重化クロックとして選択するようにmuxM8を切替える。そうでない場合、ローカルクロックは優先度P2バックアップクロックとして選択されなければならず、ボードコントローラは、muxM6からの正規化された出力を多重化クロックとして選択する。muxPLL1522は、muxM8からの出力を逓倍して、mux/demux回路1502によって要求される622MHzレートにする。
【0136】
LOC検出器1518は、LOC状態を検出し、muxM8の第2入力に対する自動のハードウェアスイッチを制御する。また、muxM8は、ソフトウェアスイッチを使用してボードコントローラによりスイッチすることができる。検出されたLOC状態は、障害のあるクロックを置換するように新たなバックアップクロックを選択するために、ボードコントローラ(すなわち、GPIO(53))に対する割込みを生成する。障害のあるクロックがローカルクロックでない場合、ボードコントローラは、muxM3およびM4においてソフトウェアスイッチを使用して新たなバックアップクロックを選択することにより、多重化クロックが後に障害のある場合にmuxM8において他のハードウェアスイッチが可能になるようにすることができる。障害のあるクロックがローカルクロックである場合、ボードコントローラは、それを新たなバックアップクロックに置換することができない。その場合、新たな多重化クロックに障害があると、後続するハードウェアスイッチは正常に作用しなくなり、従って、ボードコントローラからのソフトウェアスイッチで処理されなければならない。この結果、多重化クロックの保護スイッチが低速になる。多重化クロックの保護の第2のレベルは、ユーザが優先度P1バックアップクロックを割当てる場合に達成される。優先度P1バックアップクロックがない場合、多重化クロックの障害または優先度P2バックアップクロックにより、「バックアップなし(no backup)」アラームが発生する。
【0137】
図16は、本発明の1つの実施の形態による、優先度2バックアップクロックP2を用いた優先度3多重化クロックP3の保護をモデル化する状態遷移図を示す。図16において、図の各ノード内の上部符号は多重化クロックであり、下部符号はその優先度2バックアップである。障害のあるクロックは、接頭辞「f」で示される。図16において、過渡状態は、破線円で示されている。
【0138】
障害のあるOC3/OC12入力クロックおよびOC48入力クロックは、メンテナンスを必要としない。一方、障害のあるローカルクロックはメンテナンスを必要とする。ローカルクロックがバックアップされる場合、スケジュールされたメンテナンスを実行することができるが、ローカルクロックがバックアップされない場合、即時のメンテナンスを実行しなければならない。
【0139】
図16の状態1602では、クロックP3が多重化クロックであり、クロックP2がその優先度2バックアップである。クロックP2に障害が発生すると(fP2)、状態1604への遷移が発生し、その結果、「無効」の障害のあるクロックの状態を変化させるようボードコントローラに割込む「バックアップなし」アラーム1606がもたらされる。P2クロックが修復されると、状態1604から状態1602に戻る遷移が発生する。
【0140】
状態1602にある時、クロックP3に障害が発生すると(fP3)、障害はハードウェア検出され(すなわち、図15のLOC検出器1518による)、その場合、バックアップクロックP2を多重化クロックとして選択するために、ハードウェアスイッチS2(fP3をP2にフリップする)が実現され(すなわち、図15のフリップフロップFF1およびmuxM8による)、その結果状態1602から過渡状態1608を経て状態1610に遷移し、「バックアップなしアラーム」1612が生成される。
【0141】
状態1610にある時、クロックP3が修復されると、その状態はソフトウェア検出され(すなわち、ボードコントローラによる)、修復されたクロックP3を多重化クロックとして選択するために、ソフトウェアスイッチS2(P2をP3にフリップする)が実現され(すなわち、図15のフリップフロップFF1に対する制御信号MXSEL0およびMXSEL1入力を使用する)、その結果遷移が状態1610から過渡状態1614を経て元の状態1602に戻る。これは、多重化のために最高の優先度の有効クロックが選択され、次に高い優先度の有効なクロックがそのバックアップとして選択されることを確実にする、切戻しあり(revertive)スイッチの例である。
【0142】
状態1610にある時、クロックP2に障害が発生すると、障害のあるクロックfP3を多重化クロックとして選択するためにハードウェアスイッチS2(P2をfP3にフリップする)が実現され、その結果、遷移は状態1610から過渡状態1616を経て状態1618となり、「クロックなし(no clock)」(ボード障害)アラーム1620が生成される。
【0143】
状態1618にある時、クロックP2が修復されると、多重化クロックとして修復されたクロックP2を選択するために、ソフトウェアスイッチS2(fP3をP2にフリップする)が実現され、その結果遷移が状態1618から過渡状態1622を経て状態1610となり、「バックアップなし」アラーム1612が再度生成される。
【0144】
状態1618にある時、クロックP3が修復されると、状態1618から状態1604に戻る遷移(図16には示されていない)が発生し、「バックアップなし」アラーム1606が再度生成される。
【0145】
図16は、優先度3クロックおよび優先度2クロックをバックアップするために優先度1クロックが割当てられなかった状況に対応する。この場合、優先度3クロックと優先度2クロックとが共に障害のある場合の保護がない。
【0146】
図17および図18は、本発明の1つの実施の形態による、優先度3多重化クロックP3と優先度2バックアップクロックP2との優先度1バックアップクロックP1による保護をモデル化する状態遷移図を示す。図17および図18は、図16に対して上述した同じ図面形式による。図17および図18の各々の上部は、状態が、障害が発生していない優先度1バックアップクロックと、優先度1バックアップクロックP1の障害および修復に対応する次の状態へのすべての遷移と、により、いかに保護されるか(過渡状態になる)の完全な状態図を示している。図17および図18の各々の下部は、修復プロセス中に障害がないと仮定して、障害のあるクロックが修復された時の条件付き「修復」状態図を示す。障害が発生した場合、「ボード障害」アラームが発生する(図示されていない)。
【0147】
優先度2バックアップクロックP2かまたは多重化クロックP3のいずれかあるいは両方に障害がある場合に、優先度1バックアップクロックP1の割当により、第2レベルの保護が起動する。図15のハードウェア設計により、ローカルクロックは、常に多重化クロックかまたは優先度2バックアップクロックとして選択される。これには2つの場合がある。すなわち、(1)ローカルクロックが多重化クロックP3として選択される場合と、(2)ローカルクロックが優先度2バックアップクロックP2として選択される場合と、である。ローカルクロックが優先度3多重化クロックとして選択される場合、有効な優先度1バックアップクロックの割当により、図16の状態1618(fP3、fP2)および1604(P3、fP2)が過渡状態になり、それにより対応する「クロックなし」および「バックアップなし」アラーム状態1620および1604が除去される。ローカルクロックが優先度2バックアップクロックとして選択される場合、有効な優先度1バックアップクロックの割当により、状態1610(P2、fP3)が過渡状態となり、それにより対応する「バックアップなし」アラーム状態1612が除去される。
【0148】
追加の保護は、ソフトウェアスイッチS1(すなわち、図15のmuxM3、M4およびM5を使用して実現される)のボードコントローラによる制御により達成される。ソフトウェア/ハードウェアスイッチS2の実行は上部符号をその下にある符号にフリップし、ソフトウェアスイッチS1は、上部符号を、底部の符号かまたは2つの最下部の符号にフリップする。ソフトウェアスイッチS1が上部位置にある障害のあるクロック符号を底部位置にある適当なクロック符号にフリップする場合、これは、障害のある多重化クロックの低速な保護スイッチに対応する。ローカルクロックの高い信頼性により、これは確率の低いイベントとなる。
【0149】
図15のハードウェア設計により、図17の各状態は、上部2つの位置に適当な(P3)または障害のある(fP3)符号のいずれかを有し、それは、好ましい多重化クロックとしてのローカルクロックの選択を反映する。同様に、図15のハードウェア設計により、図18の各状態は、上部2つの位置に、優先度2バックアップクロックとしてのローカルクロックの選択を反映する適当な(P2)または障害のある(fP2)符号のいずれかを有する。図17および図18では、障害のあるローカルクロックを修復するためのスケジュールされたメンテナンスは、破線で示されている。
【0150】
特に、図17を参照し、優先度1バックアップクロックP1の割当を想定すると、図16の非過渡状態1618は過渡状態1702となり、それはソフトウェア検出される(すなわち、ボードコントローラによる)。その場合、クロックP1を優先度2バックアップクロックとして選択するためにソフトウェアスイッチS1(fP2をP1にフリップする)が実現され、次いでクロックP1を多重化クロックとして選択するためにソフトウェアスイッチS2(fP3をP1にフリップする)が実現され、その結果、過渡状態1702から過渡状態1704を経て状態1706に遷移し、「バックアップなしアラーム」1708が生成される。
【0151】
状態1706にある時、クロックP1に障害が発生すると、障害のあるクロックfP3を多重化クロックとして選択するためにハードウェアスイッチS2が実現され(fP1をfP3にフリップする)、その結果、状態1706から過渡状態1710を経て状態1712に遷移し、「クロックなし」(ボード障害)アラーム1714が生成される。
【0152】
状態1712にある時、クロックP1が修復されると、修復されたクロックP1を多重化クロックとして選択するためにハードウェアスイッチS2が実現され(fP3をP1にフリップする)、その結果、状態1712から過渡状態1716を経て状態1706に戻って遷移する。
【0153】
状態1706にある時、クロックP2が修復されると、修復されたクロックP2を多重化クロックとして選択するために切戻しありのソフトウェアスイッチS1が実現され(P1をP2にフリップする)、その結果、状態1706から過渡状態1718を経て状態1720に遷移し、「バックアップなし」アラーム1722が生成される。
【0154】
状態1720にある時、クロックP3が修復されると、修復されたクロックP3を多重化クロックとして選択するために切戻しありのソフトウェアスイッチS2が実現され(P2をP3にフリップする)、その結果、状態1720から過渡状態1724を経て状態1726に遷移する。それは、優先度1バックアップクロックP1が割当てられた図16の状態1602と等価である。
【0155】
状態1706にある時、クロックP3が修復されると、修復されたクロックP3を多重化クロックとして選択するために切戻しありのソフトウェアスイッチS2が実現され(P1をP3にフリップする)、その結果、状態1706から過渡状態1728を経て状態1730に遷移する。
【0156】
同様に、優先度1バックアップクロックP1の割当を想定すると、図16の非過渡状態1604は過渡状態1732となり、それはソフトウェア検出される(すなわち、ボードコントローラによる)。その場合、クロックP1を優先度2バックアップクロックとして選択するためにソフトウェアスイッチS1(fP2をP1にフリップする)が実現され、その結果、過渡状態1732から状態1730に遷移する。
【0157】
状態1730にある時、クロックP3に障害が発生すると、クロックP1を多重化クロックとして選択するためにハードウェアスイッチS2が実現され(fP3をP1にフリップする)、その結果、状態1730から過渡状態1734を経て状態1706に遷移し、「バックアップなし」アラーム1708が生成される。
【0158】
状態1730にある時、クロックP1に障害が発生すると、状態1730から状態1736への遷移が発生し、「バックアップなし」アラーム1708が生成される。
【0159】
状態1736にある時、クロックP2が修復されると、クロックP2を優先度2バックアップクロックとして選択するためにソフトウェアスイッチS1が実現され(fP1をP2にフリップする)、その結果、状態1736から過渡状態1738を経て状態1726に遷移する。過渡状態1738から状態1726への遷移は、障害のあるバックアップクロックfP1を他の有効なバックアップクロックP1に置換するボードコントローラによって達成される。ボードコントローラが新たなバックアップクロックP1を選択するとすぐに、そのクロックに対してソフトウェアスイッチS1が直接実現され、その結果直接状態1726に遷移し、すべてのクロックが有効になる。
【0160】
状態1736にある時、クロックP1が修復されると、状態1736から状態1730に戻る遷移が発生する(図17には示されていない)。
【0161】
状態1736にある時、クロックP3に障害が発生すると、障害のあるクロックfP1を多重化クロックとして選択するためにハードウェアスイッチS2が実現され(fP3をfP1にフリップする)、その結果、状態1736から(fP3、fP1、fP2)に対応する過渡状態を経て(fP1、fP3、fP2)に対応する状態に遷移する(どちらも図17には示されていない)。これは、実質的に状態1712と等価であり、そこでアラーム1714と同様の「クロックなし」(ボード障害)アラームが生成される。
【0162】
状態1730にある時、クロックP2が修復されると、修復されたクロックP2を優先度2バックアップクロックとして選択するために切戻しありのソフトウェアスイッチS1が実現され(P1をP2にフリップする)、その結果、状態1730から過渡状態1740を経て状態1726に遷移する。
【0163】
図18を参照し、優先度1バックアップクロックP1の割当を想定すると、図16の非過渡状態1610は過渡状態1802となり、それはソフトウェア検出される(すなわち、ボードコントローラによる)。その場合、クロックP1を優先度2のバックアップクロックとして選択するためにソフトウェアスイッチS1(fP3をP1にフリップする)が実現され、その結果、過渡状態1802から状態1804に遷移する。
【0164】
状態1804にある時、クロックP3が修復されると、修復されたクロックP3を多重化クロックとしておよびクロックP2を優先度2バックアップクロックとして選択するために、切戻しありのソフトウェアスイッチS1が実現された(P1をP3にフリップする)後、切戻しありのソフトウェアスイッチS2が実現され(P2をP3にフリップする)、その結果、状態1804から過渡状態1806および1808を経て状態1810に遷移する。それは、図16の状態1602と等価である。
【0165】
状態1804にある時、クロックP1に障害が発生すると、状態1804から状態1812への遷移が発生し、「バックアップなし」アラーム1814が生成される。
【0166】
状態1812にある時、クロックP1が修復されると、状態1812から状態1804に戻る遷移が発生する。
【0167】
状態1812にある時、クロックP3が修復されると、修復されたクロックP3を多重化クロックとしておよびクロックP2を優先度2バックアップクロックとして選択するために、ソフトウェアスイッチS1が実現された(fP1をP3にフリップする)後、切戻しありのソフトウェアスイッチS2(P2をP3にフリップする)が実現され、その結果、状態1812から過渡状態1816および1818を経て状態1820に遷移する。
【0168】
状態1820にある時、クロックP1が修復されると、状態1820から状態1810への遷移が発生する
【0169】
状態1804にある時、クロックP2に障害が発生すると、クロックP1を多重化クロックとして選択するためにソフトウェアスイッチが実現され(fP2をP1にフリップする)、その結果、状態1804から過渡状態1822を経て状態1824に遷移し、「バックアップなし」アラーム1826が生成される。
【0170】
状態1824にある時、クロックP1に障害が発生すると、障害のあるクロックfP2を多重化クロックとして選択するためにハードウェアスイッチS2が実現され(fP1をfP2にフリップする)、その結果、状態1824から過渡状態1828を経て状態1830に遷移し、「クロックなし」(ボード障害)アラームが発生する1832。
【0171】
状態1830にある時、クロックP1が修復されると、修復されたクロックP1を多重化クロックとして選択するためにソフトウェアスイッチS2が実現され(fP2をP1にフリップする)、その結果、状態1830から過渡状態1822を経て状態1824に戻って遷移する。
【0172】
状態1824にある時、クロックP2が修復されると、修復されたクロックP3を多重化クロックとして選択するために、切戻しありのソフトウェアスイッチS2が実現され(P1をP2にフリップする)、その結果、状態1824から過渡状態1834を経て状態1836に遷移する。
【0173】
状態1836にある時、クロックP3が修復されると、修復されたクロックP3を多重化クロックとしておよびクロックP2を優先度2バックアップクロックとして選択するために、切戻しありのソフトウェアスイッチS1が実現され(P1をP3にフリップする)、その後切戻しありのソフトウェアスイッチS2が実現され(P2をP3にフリップする)、その結果、状態1836から過渡状態1838および1840を経て状態1810に遷移する。
【0174】
状態1824にある時、クロックP3が修復されると、修復されたクロックP3を多重化クロックとして選択するために切戻しありのソフトウェアスイッチS2が実現され(P1をP3にフリップする)、その結果、状態1824から過渡状態1842を経て状態1844に遷移し、「バックアップなし」アラーム1826が生成される。
【0175】
状態1844にある時、クロックP2が修復されると、状態1844から状態1810への遷移が発生する。
【0176】
既に述べたように、優先度1バックアップクロックP1の割当により、図16の非過渡状態1618が過渡状態1846となり、それはソフトウェア検出される(すなわち、ボードコントローラによる)。その場合、クロックP1を多重化クロックとして選択するためにソフトウェアスイッチS1(fP3をP1にフリップする)が実現され、その結果、過渡状態1846から状態1824に遷移する。
【0177】
本発明を、各OC12信号がクワッド(すなわち、4つの連続するSTS3タイムスロット)内に配置されなければならない、OC48フレームのコンテキストで説明した。本発明の代替的な実現では、この基準は緩和されてよい。例えば、いくつかの実現では、循環的対称(circular symmetry)が可能であってよく、その場合、OC12信号はOC48フレーム内に「ラップアラウンド(wrap around)」されてよい。例えば、OC12信号は、第14STS3タイムスロットで開始し第1STS3タイムスロットで終了する、第14、第15、第16および第1のSTS3タイムスロットに配置されてよい。さらに、いくつかの実現では、OC12信号は、連続するか否かに関らずいかなる4つのSTS3タイムスロット内に配置されてもよい。
【0178】
本発明を、各方向に8つまでの異なるOC3/OC12カスタマ信号を処理することができる回路基板のコンテキストで説明したが、当業者は、代替的な実施の形態では、16までの異なるOC3レート信号を1つのOC48光信号にパックすることができる、ということを理解するであろう。
【0179】
本発明は、OC3、OC12およびOC48信号をサポートするSONETベースのDWDM光通信ネットワークのためのノードのコンテキストで説明したが、当業者は、本発明の代替的な実施の形態を、時分割多重(TDM)を含むDWDM以外の多重化に対し、および/またはSONET以外の通信プロトコルに対し、他の信号レート(例えば、OC3、OC12およびOC48信号をOC192信号に結合する)について実現することができる、ということを理解するであろう。
【0180】
さらに、当業者により、特許請求の範囲において表されるような本発明の範囲から逸脱することなく、本発明の特徴を明白にするために説明し例示した部分の細部、材料および配置における種々の変更が行われてよい、ということが理解されよう。
【図面の簡単な説明】
【図1】本発明の1つの実施の形態によるアド/ドロップ構成を有する光通信ネットワークの一部を示す。
【図2】本発明の代替的な実施の形態によるドロップ/コンティニュ構成を有する光通信ネットワークの一部を示す。
【図3】従来からのOC48フレームの高レベル図を示す。
【図4】現存のダウンストリームOC3またはOC12信号を削除するために図1のノード1および2によって実現されるプロビジョニング処理のフローチャートを示す。
【図5】新たなダウンストリームOC3信号を追加するために図1のノード1および2によって実現されるプロビジョニング処理のフローチャートを示す。
【図6】新たなダウンストリームOC12信号を追加するために図1のノード1および2によって実現されるプロビジョニング処理のフローチャートを示す。
【図7】現存のダウンストリームOC3信号を新たなダウンストリームOC12信号にアップグレードするために図1のノード1および2によって実現されるプロビジョニング処理のフローチャートを示す。
【図8】現存のダウンストリームOC12信号を新たなダウンストリームOC3信号にダウングレードするために図1のノード1および2によって実現されるプロビジョニング処理のフローチャートを示す。
【図9A】本発明の1つの実施の形態による、新たなOC12信号が現存の(すなわち、古い)マップに追加される必要がある場合に、OC48フレームに対して新たなマップを決定するために実現される再マップ処理のフローチャートを示す。
【図9B】本発明の1つの実施の形態による、新たなOC12信号が現存の(すなわち、古い)マップに追加される必要がある場合に、OC48フレームに対して新たなマップを決定するために実現される再マップ処理のフローチャートを示す。
【図9C】本発明の1つの実施の形態による、新たなOC12信号が現存の(すなわち、古い)マップに追加される必要がある場合に、OC48フレームに対して新たなマップを決定するために実現される再マップ処理のフローチャートを示す。
【図10】本発明の1つの実施の形態による、新たなOC12信号に対して利用可能なクワッドを作成するために、OC48フレームを古いマップから新たなマップに再マップするマップ変更のシーケンスを実行するために実現される処理を示す。
【図11】本発明の1つの実施の形態による、多重化ノードをマップするプロセスの第1部のフローチャートを示す。
【図12A】本発明の1つの実施の形態による、分離化ノードをマップするプロセスのフローチャートを示す。
【図12B】本発明の1つの実施の形態による、分離化ノードをマップするプロセスのフローチャートを示す。
【図13】本発明の1つの実施の形態による、多重化ノードをマップするプロセスの第2部のフローチャートを示す。
【図14】本発明の1つの実施の形態による、プロビジョニング処理を実行するインタフェース回路のブロック図を示す。
【図15】本発明の1つの実施の形態による、図1のノード1のmux/demuxボードのためのタイミング回路のブロック図を示す。
【図16】本発明の1つの実施の形態による、優先度2バックアップクロックによる優先度3多重化クロックの保護をモデル化する状態遷移図を示す。
【図17】本発明の1つの実施の形態による、優先度1バックアップクロックによる優先度3多重化クロックおよび優先度2バックアップクロックの保護をモデル化する状態遷移図を示す。
【図18】本発明の1つの実施の形態による、優先度1バックアップクロックによる優先度3多重化クロックおよび優先度2バックアップクロックの保護をモデル化する状態遷移図を示す。
Claims (10)
- 光通信ネットワークのための第1のノードであって、
(a)1つまたは複数の入力電気カスタマ信号の各々から、入力カスタマデータ信号とカスタマクロックとを生成するように構成された1つまたは複数の受信機の第1のセットと、
(b)第3のデータレートの第3のフレームフォーマットを有する入力電気信号から、第1の入力データ信号と第1の入力クロックとを生成するように構成された第1のクロック・データ回復(CDR)回路と、
(c)ローカルクロックを生成するように構成されたローカルクロック発生器と、
(d)前記1つまたは複数の入力カスタマデータ信号を結合して前記第3のフレームフォーマットを有する出力データ信号にするように構成された多重化回路と、
(e)前記第1の入力データ信号を1つまたは複数の出力カスタマデータ信号に分割するように構成された分離化回路と、
(f)前記各出力カスタマデータ信号を出力電気カスタマ信号として送信するように構成された1つまたは複数の送信機のセットと、
(g)前記1つまたは複数のカスタマクロックと、前記第1の入力クロックと、前記ローカルクロックと、から、前記多重化回路のための多重化クロックと前記分離化回路のための分離化クロックとを選択するように構成されたタイミング回路と、
を具備する回路を有する第1のノード。 - 前記1つまたは複数の受信機のセットは、2つ以上の入力電気カスタマ信号を受信するように構成されており、
少なくとも1つの入力電気カスタマ信号は第1のデータレートの第1のフレームフォーマットを有し、
少なくとも1つの他の入力電気カスタマ信号は、前記第1のデータレートより高い第2のデータレートの第2のフレームフォーマットを有し、
前記第3のデータレートは、前記第2のデータレートより高い請求項1記載の発明。 - (h)前記第3のフレームフォーマットを有する前記入力電気信号の第2の複製から、第2の入力データ信号と第2の入力クロックとを生成するように構成された第2のCDR回路と、
(i)(1)前記分離化回路による処理のための前記第1および第2の入力データ信号のうちの1つと、(2)前記タイミング回路への入力のための前記第1および第2の入力クロックのうちの1つと、を選択するフォルト保護回路と、
をさらに具備する請求項1記載の発明。 - 前記タイミング回路は、アド/ドロップ構成かまたはドロップ/コンティニュ構成のいずれかとして構成可能であり、
前記タイミング回路は、前記アド/ドロップ構成として構成される場合、(1)前記1つまたは複数のカスタマクロック、前記第1の入力クロックおよび前記ローカルクロックから多重化クロックと、(2)前記第1の入力クロックおよび前記ローカルクロックから前記分離化クロックと、を選択するように構成され、
前記タイミング回路は、前記ドロップ/コンティニュ構成として構成される場合、前記第1の入力クロックかまたは前記ローカルクロックのいずれかから前記多重化クロックおよび分離化クロックの両方を選択するように構成される請求項1記載の発明。 - 前記タイミング回路は、以前に選択された多重化クロックのクロック喪失(LOC)状態の検出時に、バックアップクロックを新たな多重化クロックとして選択するようハードウェアベーススイッチを実行するように構成されている請求項1記載の発明。
- 前記タイミング回路は、
(a)前記以前に選択された多重化クロックおよび前記バックアップクロックのうちの1つを受信し選択するように構成されたマルチプレクサと、
(b)前記マルチプレクサから前記以前に選択された多重化クロックを受信し、かつ前記LOC状態の検出時にLOC信号を生成するように構成されたLOC検出器と、
(c)前記LOC信号を受信し、前記バックアップクロックを前記新たな多重化クロックとして選択する前記マルチプレクサのための制御信号を生成するように構成されたフリップフロップと、
を備え、
前記タイミング回路は、該タイミング回路の外部のいかなる処理からも独立して前記ハードウェアベーススイッチを実行し、
前記以前に選択された多重化クロックが前記ローカルクロックである場合、前記バックアップクロックは、前記1つまたは複数のカスタマクロックと前記第1の入力クロックとから選択され、
前記バックアップクロックがカスタマクロックである場合、前記第1のノードは、該カスタマクロックが前記対応する入力カスタマデータ信号におけるヘッダ情報から有効であるか判断し、
前記カスタマクロックが有効でない場合、前記第1のノードは前記バックアップクロックとして他のカスタマクロックかまたは前記第1の入力クロックを選択する請求項5記載の発明。 - 前記第1のノードは、ループタイミング問題を避けるために、対応する第2のノードとそれらのそれぞれの多重化クロックに関して自動的に通信する請求項1記載の発明。
- 前記第1のノードに、前記第2のノードの多重化クロックが該第2のノードの第1の入力クロックであることが通知された場合、前記第1のノードはその第1の入力クロックを無効にする請求項7記載の発明。
- 前記第1のノードは、前記1つまたは複数のカスタマクロックと、前記第1の入力クロックと、前記ローカルクロックと、から、最高優先度クロックと、中間優先度クロックと、最低優先度クロックと、を選択し、
(1)前記多重化クロックとして前記最高優先度クロックが選択された場合、(2)第1のバックアップクロックとして前記中間優先度クロックが選択された場合、および(3)第2のバックアップクロックとして前記最低優先度クロックが選択された場合、
(a)前記最高優先度クロックにおけるLOC状態の検出時には、前記多重化クロックとして前記中間優先度クロックが選択され、
(b)前記中間優先度クロックにおけるLOC状態の検出時には、前記第1のバックアップクロックとして前記最低優先度クロックが選択され、
(c)前記最高優先度クロックと前記中間優先度クロックとの両方におけるLOC状態の検出時には、前記多重化クロックとして前記最低優先度クロックが選択される請求項1記載の発明。 - 前記多重化クロックとしての前記中間優先度クロックの前記選択は、前記タイミング回路の外部のいかなる処理からも独立してハードウェアベーススイッチを使用して実現され、
前記多重化クロックかまたは前記第1のバックアップクロックのいずれかとしての前記最低優先度クロックの前記選択は、ソフトウェアベーススイッチを使用して実現され、前記タイミング回路は、
(a)共に前記最高優先度クロックを前記中間優先度クロックにフリップする、前記ハードウェアベーススイッチと第1のタイプのソフトウェアベーススイッチとを実現するように構成された第1のスイッチ回路と、
(b)(i)前記最高優先度クロックを前記最低優先度クロックに、または(ii)前記中間優先度クロックを前記最低優先度クロックにフリップする、第2のタイプのソフトウェアベーススイッチを実現するように構成された第2のスイッチ回路と、
を備える請求項8記載の発明。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/658,516 US6792005B1 (en) | 2000-09-08 | 2000-09-08 | Timing circuitry for muxing/demuxing of optical communication signals |
US09/658516 | 2000-09-08 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002152164A JP2002152164A (ja) | 2002-05-24 |
JP4652635B2 true JP4652635B2 (ja) | 2011-03-16 |
Family
ID=24641563
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001271176A Expired - Fee Related JP4652635B2 (ja) | 2000-09-08 | 2001-09-07 | 光通信信号の多重化/分離化のためのタイミング回路 |
Country Status (6)
Country | Link |
---|---|
US (1) | US6792005B1 (ja) |
EP (1) | EP1187383B1 (ja) |
JP (1) | JP4652635B2 (ja) |
CN (1) | CN100347977C (ja) |
CA (1) | CA2353696C (ja) |
DE (1) | DE60100290T2 (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3712401B2 (ja) * | 2003-06-16 | 2005-11-02 | 沖電気工業株式会社 | 光受信装置 |
US7609797B2 (en) * | 2003-09-04 | 2009-10-27 | Standard Microsystems Corporation | Circuit, system, and method for preventing a communication system absent a dedicated clocking master from producing a clocking frequency outside an acceptable range |
CN101009584B (zh) * | 2006-01-24 | 2011-04-20 | 华为技术有限公司 | 对无源光网络进行网络速率升级的方法、设备和系统 |
WO2007107126A1 (de) * | 2006-03-22 | 2007-09-27 | Adva Ag Optical Networking | Verfahren und einrichtung zum hochfahren einer optischen übertragungsstrecke |
US7561801B2 (en) * | 2006-03-31 | 2009-07-14 | Applied Micro Circuits Corporation | Optical transceiver with electrical ring distribution interface |
CN1983888B (zh) * | 2006-06-07 | 2010-10-27 | 华为技术有限公司 | 一种时钟恢复装置和方法 |
CN101150875B (zh) * | 2006-09-20 | 2010-09-08 | 中兴通讯股份有限公司 | 一种实现映射方式切换的装置及方法 |
JP4867728B2 (ja) * | 2007-03-14 | 2012-02-01 | 株式会社日立製作所 | 光信号の多重化伝送装置 |
FR2915338A1 (fr) * | 2007-04-17 | 2008-10-24 | Canon Kk | Procede d'emission et de reception de contenus de donnees dans un reseau de communication, produit programme d'ordinateur, moyen de stockage et dispositifs correspondants |
CN112073140B (zh) * | 2020-08-26 | 2022-03-01 | 烽火通信科技股份有限公司 | Cdr调试方法和设备 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000068966A (ja) * | 1998-08-26 | 2000-03-03 | Fujitsu Ltd | 同期網システムのクロック管理方法及び伝送装置 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2593340B1 (fr) * | 1986-01-17 | 1993-06-18 | Telecommunications Sa | Procede et equipements de multiplexage et demultiplexage pour mesurer la qualite et localiser des defauts dans des voies numeriques multiplexees |
US5436890A (en) * | 1993-12-30 | 1995-07-25 | Dsc Communications Corporation | Integrated multi-rate cross-connect system |
US5815490A (en) | 1995-11-20 | 1998-09-29 | Nec America, Inc. | SDH ring high order path management |
JP3408720B2 (ja) | 1996-06-13 | 2003-05-19 | 富士通株式会社 | 高速同期多重化装置 |
JP3791983B2 (ja) | 1996-10-29 | 2006-06-28 | 富士通株式会社 | シンクロナイゼーションメッセージによるアクティブリファレンスの切替え装置 |
US5841760A (en) | 1997-04-24 | 1998-11-24 | Northern Telecom Limited | Transparent multiplexer/demultiplexer |
US6078595A (en) * | 1997-08-28 | 2000-06-20 | Ascend Communications, Inc. | Timing synchronization and switchover in a network switch |
EP1091529A3 (en) | 1999-10-08 | 2004-05-19 | Alcatel | Telecommunication network node with multiprotocol capability, method of processing signals and telecommunication network comprising multiprotocol nodes |
-
2000
- 2000-09-08 US US09/658,516 patent/US6792005B1/en not_active Expired - Lifetime
-
2001
- 2001-07-24 CA CA002353696A patent/CA2353696C/en not_active Expired - Fee Related
- 2001-08-14 EP EP01306899A patent/EP1187383B1/en not_active Expired - Lifetime
- 2001-08-14 DE DE60100290T patent/DE60100290T2/de not_active Expired - Lifetime
- 2001-09-07 CN CNB011328010A patent/CN100347977C/zh not_active Expired - Fee Related
- 2001-09-07 JP JP2001271176A patent/JP4652635B2/ja not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000068966A (ja) * | 1998-08-26 | 2000-03-03 | Fujitsu Ltd | 同期網システムのクロック管理方法及び伝送装置 |
Also Published As
Publication number | Publication date |
---|---|
DE60100290D1 (de) | 2003-06-26 |
DE60100290T2 (de) | 2004-10-28 |
US6792005B1 (en) | 2004-09-14 |
EP1187383A3 (en) | 2002-04-17 |
EP1187383A2 (en) | 2002-03-13 |
CN100347977C (zh) | 2007-11-07 |
CA2353696A1 (en) | 2002-03-08 |
EP1187383B1 (en) | 2003-05-21 |
CA2353696C (en) | 2005-11-01 |
JP2002152164A (ja) | 2002-05-24 |
CN1344077A (zh) | 2002-04-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4652636B2 (ja) | 光通信ネットワークのためのノード | |
US7269130B2 (en) | Redundant add/drop multiplexor | |
JP2005531988A (ja) | トランスペアレントでフレキシブルな連結 | |
JP4410921B2 (ja) | 回線再配置方法およびそのための回路 | |
JP4652635B2 (ja) | 光通信信号の多重化/分離化のためのタイミング回路 | |
US20040015770A1 (en) | Path error monitoring method and apparatus thereof | |
JP4244150B2 (ja) | 双方向線路切替えリングネットワーク | |
US20050025044A1 (en) | Economically expansible switching network | |
CA2493114A1 (en) | Methods and apparatus for improved communications networks | |
JP4236394B2 (ja) | 冗長切替装置 | |
US7145922B2 (en) | Composite add/drop multiplexor with crisscross loop back | |
US7161965B2 (en) | Add/drop multiplexor with aggregate serializer/deserializers | |
US8374500B2 (en) | SONET/SDH transmission apparatus | |
JP5482102B2 (ja) | 信号伝送方法、伝送装置 | |
US7110424B2 (en) | Bi-directional serializer/deserializer with discretionary loop-back | |
CN101729347B (zh) | 线路环保护方法、系统和设备 | |
EP1341329A2 (en) | Hitless switching system and transmission apparatus | |
US7590049B1 (en) | System and method for configuring a network element to support protection switching in an optical network | |
JP2006279176A (ja) | 伝送装置とそのアップグレード方法 | |
KR100757900B1 (ko) | Eos 전송장치에서의 vcg 관리방법 | |
CA2261448C (en) | Network architectures with transparent transport capabilities | |
JP2001339370A (ja) | 伝送路冗長切替方式 | |
JP2008312267A (ja) | 端局中継装置、中継方法 | |
JP2001237815A (ja) | 伝送装置 | |
JP2000013420A (ja) | リング伝送システム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080822 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101119 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101124 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101216 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4652635 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131224 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |