JP2002329811A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JP2002329811A
JP2002329811A JP2001130215A JP2001130215A JP2002329811A JP 2002329811 A JP2002329811 A JP 2002329811A JP 2001130215 A JP2001130215 A JP 2001130215A JP 2001130215 A JP2001130215 A JP 2001130215A JP 2002329811 A JP2002329811 A JP 2002329811A
Authority
JP
Japan
Prior art keywords
semiconductor element
semiconductor device
back surface
semiconductor
interposer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2001130215A
Other languages
English (en)
Inventor
Koji Inoue
広司 井上
Masaichi Orimo
政一 織茂
Akira Okada
晃 岡田
Hideichiro Fukunaga
秀一郎 福永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2001130215A priority Critical patent/JP2002329811A/ja
Publication of JP2002329811A publication Critical patent/JP2002329811A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]

Landscapes

  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 本発明は表面実装型の半導体装置及びその製
造方法に関し、樹脂バリの発生を抑制すると共に半導体
素子の損傷を防止することを課題とする。 【解決手段】 電極パッド３０を有する半導体素子２２
と、この半導体素子２２がポスト材２５を介して接合さ
れると共に半田ボール２７が配設されたインターポーザ
２３と、電極パッド３０とインターポーザ２３とを電気
的に接続するＡｕワイヤ２６Ａと、少なくとも半導体素
子２２とＡｕワイヤ２６Ａとの接続位置を封止する封止
樹脂２４とを具備する半導体装置において、半導体素子
２２の背面２２ａに外部に向け露出する背面コート部材
２９を設けた構成とする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体装置及びその
製造方法に係り、特に表面実装型の半導体装置及びその
製造方法に関する。
【０００２】一般に、表面実装型の半導体装置として、
ＢＧＡ(Ball Grid Array)或いはＣＳＰ(Chip Size Pack
age) タイプの半導体装置が知られている。これらの各
タイプの半導体装置は、外部接続端子としてボール状の
突起電極（バンプ）を用いており、この突起電極を実装
基板に接合させることにより実装基板等に実装される。
【０００３】また近年では、半導体装置の更なる小型化
を図るため、また放熱特性の向上を図るために、半導体
素子の背面を封止樹脂（樹脂パッケージ）から露出した
タイプの半導体装置も提供されている。
【０００４】
【従来の技術】図１及び図２は、従来の一例である半導
体装置１を示している。図１は半導体装置１の断面図で
あり、図２は半導体装置１の平面図である。半導体装置
１は、大略すると半導体素子２，インターポーザ３，及
び封止樹脂４等により構成されている。
【０００５】半導体素子２は、フェイスダウンでインタ
ーポーザ３に搭載された構成とされている。具体的に
は、半導体素子２は、接着剤としても機能するポスト材
５を用いてインターポーザ３に搭載される。ポスト材５
は、所定の高さを有しており、よって半導体素子２とイ
ンターポーザ３との間には、ポスト材５の高さ分の空間
が形成される。
【０００６】また、半導体素子２とインターポーザ３
は、Ａｕワイヤ６により電気的に接続されている。ま
た、インターポーザ３には外部接続端子となる半田ボー
ル７が設けられており、よって半導体素子２はＡｕワイ
ヤ６及びインターポーザ３を介して半田ボール７と接続
される。
【０００７】封止樹脂４は、Ａｕワイヤ６が半導体素子
２とインターポーザ３を接続する領域、及び半導体素子
２の背面２ａを除く各面を封止するよう配設されてい
る。このように、半導体素子２の背面２ａを封止樹脂４
から露出させることにより、半導体装置１の小型化を図
ることができると共に、半導体素子２で発生する熱を効
率良く放熱させることができる。
【０００８】
【発明が解決しようとする課題】図３は、図１及び図２
に示した半導体装置１の製造方法を説明するための図で
ある。特に同図では、封止樹脂４を形成する封止工程を
示している。この封止工程では、インターポーザ３に搭
載されると共にＡｕワイヤ６が配設された半導体素子２
を金型１０（上金型１０Ａと下金型１０Ｂとにより構成
される）内に装着する。続いて、封止樹脂４を金型１０
のキャビティ１１内に装填し、これにより封止樹脂４を
トランスファーモールドにより一括形成する。この際、
半導体装置１は半導体素子２の背面２ａを露出した構成
であるため、背面２ａは上金型１０Ａのキャビティ１１
に直接当接した状態でトランスファーモールドが行なわ
れる。
【０００９】しかしながら、従来構成の半導体装置１及
びその製造方法では、トランスファーモールドで封止樹
脂４を形成する際、本来的には全面が露出される筈の背
面２ａに、薄い樹脂バリ９が発生してしまうという問題
点があった。
【００１０】これは、トランスファーモールド時の封止
樹脂４の注入圧力が非常に高いこと、また半導体素子２
が非弾性体（シリコン）であるために、図３に示すよう
に半導体素子２の装着時に金型１０のキャビティ１１と
半導体素子２の背面２ａとの間に微小な間隙１２が発生
する可能性があることによる。
【００１１】図３に示すようにキャビティ１１と背面２
ａとの間に間隙１２が存在すると、高い圧力で注入され
る封止樹脂４はこの間隙１２内に侵入し、結果として図
２に示されるように背面２ａの外周近傍に樹脂バリ９が
形成されてしまう。このように樹脂バリ９が形成された
場合、通常半導体装置１の背面（図１及び図２の例で
は、半導体素子２の背面２ａ）に形成される捺印８（半
導体装置１の所定情報を記録する）の形成エリアが狭く
なってしまう。
【００１２】また、従来のように封止樹脂４の形成時
に、比較的硬い半導体素子２の背面２ａが金型１０に直
接当接する構成では、金型１０のキャビティ１１の表面
加工（例えば、離型剤等）が剥がれ易いという問題点も
あった。
【００１３】更に、半導体素子２の背面２ａが封止樹脂
４から露出した構成では、半導体装置１の製造時、試験
時、梱包時、或いは顧客での実装時等において、ハンド
リングマシン等が背面２ａに接触すると、この接触によ
る機械的ストレスにより半導体装置１が損傷するおそれ
があるという問題点もあった。
【００１４】本発明は上記の点に鑑みてなされたもので
あり、樹脂バリの発生を抑制すると共に半導体素子の損
傷を防止しうる半導体装置及びその製造方法を提供する
ことを目的とする。
【００１５】
【課題を解決するための手段】上記の課題を解決するた
めに本発明では、次に述べる各手段を講じたことを特徴
とするものである。
【００１６】請求項１記載の発明は、複数の電極パッド
を有する半導体素子と、該半導体素子がポスト材を介し
て接合されると共に外部接続端子が配設されたインター
ポーザと、前記電極パッドと前記インターポーザとを電
気的に接続する接続部材と、少なくとも前記半導体素子
と接続部材との接続位置を封止する封止樹脂とを具備す
る半導体装置において、前記半導体素子の背面に、外部
に向け露出する背面コーティング部材を設けたことを特
徴とするものである。
【００１７】また、請求項２記載の発明は、請求項１記
載の半導体装置において、前記背面コーティング部材の
厚さを１０μｍ以上３０μｍ以下に設定したことを特徴
とするものである。
【００１８】また、請求項３記載の発明は、請求項１ま
たは２記載の半導体装置において、前記背面コーティン
グ部材は弾性を有する材質とされていることを特徴とす
るものである。
【００１９】また、請求項４記載の発明は、請求項１乃
至３のいずれか１項に記載の半導体装置において、前記
背面コーティング部材上に捺印がされていることを特徴
とするものである。
【００２０】また、請求項５記載の発明は、請求項１乃
至４のいずれか１項に記載の半導体装置において、前記
背面コーティング部材の外周部が、前記封止樹脂により
保持されていることを特徴とするものである。
【００２１】また、請求項６記載の発明に係る半導体装
置の製造方法は、半導体素子の背面に弾性を有する背面
コート部材を形成する工程と、該背面コート部材が形成
された半導体素子を個々の半導体素子にダイシングする
工程と、該半導体素子とインターポーザを接着部材とし
て機能するポスト材により接合すると共に、前記半導体
素子と前記インターポーザとを電気的に接続する工程
と、少なくとも前記半導体素子と接続部材との接続位置
を封止するよう、かつ前記背面コート部材を外部に向け
露出するよう封止樹脂を形成する工程とを有することを
特徴とするものである。
【００２２】また、請求項７記載の発明は、請求項６記
載の半導体装置の製造方法において、前記背面コート部
材を前記半導体素子の背面にスピンコート法を用いて形
成したことを特徴とするものである。
【００２３】また、請求項８記載の発明は、請求項６記
載の半導体装置の製造方法において、前記背面コート部
材を前記半導体素子の背面に印刷法を用いて形成したこ
とを特徴とするものである。
【００２４】また、請求項９記載の発明は、請求項６記
載の半導体装置の製造方法において、前記背面コート部
材としてシート状のコート部材を用い、該シート状の背
面コート部材を前記半導体素子の背面に貼着したことを
特徴とするものである。
【００２５】また、請求項１０記載の発明は、請求項６
乃至９のいずれか１項に記載の半導体装置の製造方法に
おいて、前記封止樹脂の形成後、前記背面コート部材に
捺印処理を行なうことを特徴とするものである。
【００２６】上記した各手段は、次のように作用する。
【００２７】請求項１記載の発明によれば、半導体素子
の背面に背面コーティング部材を設け、この背面コーテ
ィング部材が外部に向け露出するよう構成したため、半
導体素子の背面は背面コーティング部材により保護され
る。これにより、例えばハンドリング装置等が半導体装
置に接触する際、その機械的ストレスを緩和することが
可能となり、半導体素子の損傷を抑制することができ
る。
【００２８】また、請求項２記載の発明のように、背面
コーティング部材の厚さは１０μｍ以上３０μｍ以下に
設定することが望ましく、この厚さとすることにより半
導体素子の背面保護を確実に行なうことができる。
【００２９】また、請求項３記載の発明によれば、背面
コーティング部材が弾性を有する材質とされることによ
り、この背面コーティング部材は緩衝材として機能す
る。このため、半導体素子の背面に外力が印加されて
も、この外力は背面コーティング部材が弾性変形するこ
とにより吸収されるため、半導体素子の損傷を防止する
ことができる。
【００３０】また、請求項４記載の発明によれば、背面
コーティング部材上に捺印をしたことにより、半導体素
子の背面に直接捺印を行なう構成に比べ、捺印の視認性
を向上させることができる。
【００３１】また、請求項５記載の発明によれば、背面
コーティング部材の外周部を封止樹脂により保持した構
成としたことにより、背面コーティング部材が半導体素
子から離脱することを防止でき、半導体装置の信頼性を
向上させることができる。
【００３２】また、請求項６記載の発明によれば、半導
体素子の背面に弾性を有する背面コート部材を形成した
後に、封止樹脂を形成する工程を実施するため、封止樹
脂を形成するのに使用する金型は直接半導体素子に接触
することはなく、金型は弾性を有した背面コート部材に
当接した状態で樹脂の封止処理を行なうこととなる。こ
のため、金型と半導体素子との間に微小な間隙が形成さ
れることを防止でき、よって半導体素子の背面にバリが
発生することを防止することができる。また、金型は弾
性を有する背面コート部材と当接するため、金型の表面
加工の擦れによる剥がれを抑制することができる。
【００３３】また、請求項７記載の発明のように、背面
コート部材はスピンコート法を用いて形成してもよい。
また、請求項８記載の発明のように、背面コート部材は
印刷法を用いて形成してもよい。また、請求項９記載の
発明のように、背面コート部材としてシート状のコート
部材を用い、このシート状の背面コート部材を半導体素
子の背面に貼着する構成としてもよい。
【００３４】また、請求項１０記載の発明によれば、封
止樹脂の形成後、背面コート部材に捺印処理を行なうこ
とにより、捺印の視認性を向上させることができる。
【００３５】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面と共に説明する。
【００３６】図４及び図５は、本発明の一実施例である
半導体装置２０を説明するための図である。図４は半導
体装置２０の断面図であり、図ポスト材５は半導体装置
２０の平面図である。
【００３７】半導体装置２０は、大略すると半導体素子
２２，インターポーザ２３，封止樹脂２４等により構成
されている。半導体素子２２は例えばＤ−ＲＡＭ等のメ
モリ素子であり、中央部分に電極パッド３０が形成され
た構成とされている。この半導体素子２２は、後述する
ポスト材２５によりインターポーザ２３上に搭載され
る。
【００３８】この搭載の際、半導体素子２２の回路形成
面（即ち、電極パッド３０の形成面）は、インターポー
ザ２３に対向するよう配設される。即ち、半導体素子２
２はインターポーザ２３にフェイスダウン構造で搭載さ
れる構成とされている。
【００３９】インターポーザ２３は、半導体素子２２と
後述する半田ボール２７とを電気的に接続する機能する
ものであり、上部より絶縁性樹脂よりなる基材３１，配
線層３２，及び絶縁層３３が積層された構成とされてい
る。基材３１は例えばポリイミドにより形成されてお
り、半導体素子２２の電極パッド３０と対向する位置に
は中央開口４２（図９参照）が形成されている。配線層
３２は例えば銅箔を所定のパターンに形成したものであ
り、その内側端部と電極パッド３０との間にはＡｕワイ
ヤ２６がワイヤーボンディングされると共に他端部には
半田ボール２７が接合される。
【００４０】この配線層３２と電極パッド３０との間に
Ａｕワイヤ２６を配設する際、前記のように半導体素子
２２はインターポーザ２３にフェイスダウンされた状態
で搭載される構成とされているため、Ａｕワイヤ２６の
ループ高さを低く、かつその長さを短くすることができ
る。よって、半導体装置２０の小型・低背化を図ること
ができると共に、半導体素子２２とインターポーザ２３
間における電気特性（特に、高周波特性）の向上を図る
ことができる。
【００４１】一方、絶縁層３３は感光性を有した絶縁性
樹脂であり、半田ボール２７の接合位置には小孔４３
（図９参照）が形成されている。また、Ａｕワイヤ２６
が配線層３２と接合される部位においても、絶縁層３３
は取り除かれた構成とされている。この絶縁層３３は、
配線層３２を保護する機能を奏する。
【００４２】上記のように、インターポーザ２３とし
て、ポリイミドテープよりなる基材３１、配線層３２，
及び絶縁層３３を積層した構造のものを用いたことによ
り、インターポーザ２３はＴＡＢ(Tape Automated Bond
ing)テープと同様の構成となる。よって、配線層３２を
高密度に形成することが可能となり、半導体装置２０の
小型化及び半導体素子２２の多ピン化に対応することが
できる。
【００４３】半田ボール２７は、外部接続端子として機
能するものである。この半田ボール２７は、絶縁層３３
に形成された小孔４３を介して配線層３２と接合され、
これにより半導体素子２２はＡｕワイヤ２６，インター
ポーザ２３を介して半田ボール２７と電気的に接続され
た構成となる。
【００４４】ポスト材２５は、例えば熱硬化性の樹脂に
より形成されている。この熱硬化性樹脂よりなるポスト
材２５は加熱処理されることにより接着力が発生し、そ
の下面はインターポーザ２３に接着し、また上面は半導
体素子２２と接着する。そして、その後冷却することに
より、半導体素子２２はポスト材２５を介してインター
ポーザ２３に搭載された状態となる。
【００４５】このように、ポスト材２５により半導体素
子２２とインターポーザ２３とを接合することにより、
半導体素子２２とインターポーザ２３との固定を確実に
行なうことができる。また、この固定状態において、半
導体素子２２とインターポーザ２３との間には、ポスト
材２５の高さに対応した空間部が形成される。
【００４６】封止樹脂２４は、少なくとも半導体素子２
２とインターポーザ２３とを接続するＡｕワイヤ２６を
封止するよう配設されている。具体的には、封止樹脂２
４は半導体素子２２の背面２２ａを除いた他の全ての面
を覆うよう形成されている。
【００４７】この封止樹脂２４は、後述するように金型
４５を用いてトランスファーモールドすることにより形
成される。この際、前記したように半導体素子２２とイ
ンターポーザ２３との間にはポスト材２５により空間部
が形成されているため、モールド時に封止樹脂２４は半
導体素子２２とインターポーザ２３との離間部分内にも
充填される。
【００４８】ところで、半導体装置２０は半導体素子２
２が動作することにより交番的に熱が発生する。また、
半導体素子２２と、半導体装置２０を実装する実装基板
（図示せず）との熱膨張率は異なっている。このため半
導体素子２２と実装基板との熱膨張差に起因して、半導
体装置２０と実装基板との接合位置（即ち、半田ボール
２７による接合位置）に発生する応力が問題となる。
【００４９】しかしながら、本実施例では封止樹脂２４
の熱膨張率を実装基板の熱膨張率と整合させた構成とし
ている。この封止樹脂２４の熱膨張率の調整は、封止樹
脂２４に混入するフィラーの種類及び混入量により制御
することが可能である。よって、フィラーの制御を行な
い封止樹脂２４と実装基板の熱膨張率を略等しくするこ
とにより、実装基板と封止樹脂との間における熱膨張差
を実質的に無くすことができ、半田ボール２７に接合不
良が発生することを防止できる。これにより、半導体装
置２０の実装信頼性の向上を図ることができる。
【００５０】ここで、半導体装置２０における半導体素
子２２の背面２２ａに注目すると、本実施例では半導体
素子２２の背面２２ａに背面コート部材２９が設けられ
た構成とされている。従って、半導体装置２０は、半導
体素子２２の背面２２ａが直接外部に露出した構成とは
されておらず、背面２２ａに配設された背面コート部材
２９が外部に向け露出した構成とされている。
【００５１】この背面コート部材２９は熱硬化性の樹脂
（例えば、エポキシ系の樹脂）であり、半導体素子２２
の背面２２ａの全面を覆うよう形成されている。この背
面コート部材２９は、硬化した状態であっても半導体素
子２２の材料（シリコン）に比べて大きな弾性を有する
材料が選定されている。また、背面コート部材２９の厚
さは、１０μｍ以上３０μｍ以下の範囲に設定されてい
る。
【００５２】このように背面コート部材２９を設けるこ
とにより、半導体素子２２の背面２２ａは背面コート部
材２９により保護された構成となる。よって、半導体装
置２０の製造時、試験時、梱包時、或いは顧客での実装
時等において、ハンドリングマシン等が背面２２ａに接
触し外力が印加されたとしても、この外力は弾性を有し
た背面コート部材２９に印加されることとなる。
【００５３】従って、この外力により生ずる機械的スト
レス（応力）は、弾性を有した背面コート部材２９が弾
性変形することにより緩和され、半導体素子２２に直接
印加されることはない。これにより、半導体素子２２に
損傷が発生することを防止でき、半導体装置２０の信頼
性を向上させることができる。
【００５４】この際、上記の機械的ストレスの影響を確
実に無くするためには、背面コート部材２９の厚さは１
０μｍ以上であることが望ましい。また、半導体装置２
０の薄型化を図る面からは、背面コート部材２９の厚さ
は３０μｍ以下に設定することが望ましい。
【００５５】ところで、半導体装置には製造工場、製造
番号等を示す捺印がされ、この捺印の位置は実装後もこ
れを確認できるように通常半導体装置の背面に選定され
る。しかしながら、図１及び図２を用いて説明した従来
の半導体装置１では、露出した半導体素子２の背面２ａ
に捺印８を行なっていた。半導体素子２はシリコンであ
るため透明であり、この透明な背面２ａに捺印８を行な
っても視認性が悪かった。
【００５６】しかしながら本実施例では、図５に示すよ
うに、半導体素子２２の背面２ａに形成された背面コー
ト部材２９上に捺印２８を印字する構成とした。背面コ
ート部材２９は、上記したように樹脂であり容易に着色
することができる。よって、着色された背面コート部材
２９に捺印２８を印字することにより、捺印２８の視認
性を向上させることができる。
【００５７】続いて、上記構成とされた半導体装置２０
の製造方法について説明する。図６乃至図１１は、半導
体装置２０の製造方法を製造工程順に示している。半導
体装置２０を製造するには、図６に示すように、先ず予
め回路形成されたウェーハ４０の背面側をバックグライ
ンドする（バックグラインド工程）。具体的には、回路
形成されたウェーハ４０をステージ３５に固定し、その
上で研磨部材３６を用いてウェーハ４０の背面を研磨す
る。このバックグラインド工程を実施することにより、
ウェーハ４０の厚さを半導体装置２０に組み込む所定厚
さとする。
【００５８】バックグラインド工程が終了すると、続い
てウェーハ４０の背面に背面コート部材２９を形成する
背面コート処理工程を実施する。本実施例では、ウェー
ハ４０の背面に背面コート部材２９を形成するのに、図
７に示すようにスピンコート法を用いている。
【００５９】このスピンコート法では、ウェーハ４０を
モータ３８により回転するチャック３７に装着して回転
させると共に、ディスペンサー３９より背面コート部材
２９をウェーハ４０の背面に滴下する。滴下された液状
の背面コート部材２９は、ウェーハ４０が回転している
ため遠心力により伸び広がり、均一の厚さ（１０μｍ以
上３０μｍ以下の範囲）となる。
【００６０】背面コート処理工程が終了し、ウェーハ４
０に背面コート部材２９が形成されると、図８に示すよ
うにダイシング処理工程が実施され、ウェーハ４０はダ
イサ４１により各半導体素子２２に個片化される。この
ように個片化された半導体素子２２（背面コート部材２
９が形成されている）は、図９に示すようにポスト材２
５を介してインターポーザ２３に搭載される（チップ搭
載工程）と共に、図１０に示すようにＡｕワイヤ２６が
ワイヤーボンディングされる（接続工程）。
【００６１】上記のチップ搭載工程及び接続工程が終了
すると、続いて半導体素子２２を搭載したインターポー
ザ２３は、図１１に示すように金型４５（上金型４５Ａ
と下金型４５Ｂとよりなる）に装着され、封止樹脂２４
を形成する封止工程が実施される。この際、半導体素子
２２の背面２２ａには背面コート部材２９が配設されて
いるため、装着状態において半導体素子２２の背面２２
ａは直接上金型４５Ａのキャビティ４６に当接すること
はなく、弾性を有した背面コート部材２９を介してキャ
ビティ４６と対峙する構成となる。そして、この状態に
おいて封止樹脂２４が注入され、トランスファーモール
ドが行なわれる。
【００６２】このように本実施例では、半導体素子２２
の背面２２ａに弾性を有する背面コート部材２９を形成
した後に封止樹脂２４を形成するため、封止樹脂２４を
形成するのに使用する金型４５は硬い半導体素子２２に
直接接触することはなく、背面コート部材２９に当接し
た状態で封止樹脂２４の封止処理を行なうこととなる。
このため、金型４５と半導体素子２２との間に微小な間
隙が形成されることを防止でき、よって半導体素子２２
の背面２２ａに樹脂バリが発生することを防止できる。
また、金型４５は弾性を有する背面コート部材２９と当
接するため、金型４５の表面加工（例えば、離型加工
等）の擦れによる剥がれを抑制することができる。
【００６３】更に、半導体素子２２に背面コート部材２
９を形成した後に封止樹脂２４を形成することにより、
背面コート部材２９の外周部は封止樹脂２４により保持
された構成となる（図４及び図５参照）。従って、背面
コート部材２９が半導体素子２２から離脱することを防
止でき、半導体装置２０の信頼性を向上させることがで
きる。
【００６４】上記の封止工程が終了すると、封止樹脂２
４が形成された半導体素子２２及びインターポーザ２３
は金型４５から取り出され、インターポーザ２３の小孔
４３に半田ボール２７が配設され、また背面コート部材
２９に捺印２８が印字され、これにより図４及び図５に
示す半導体装置２０が製造される。この際、前記のよう
に捺印２８は背面コート部材２９に印字されるため、捺
印２８の視認性を向上させることができる。
【００６５】図１２は、本発明者が実施した半導体装置
２０の信頼性試験を説明するための図である。本信頼性
試験では、本実施例に係る半導体装置２０を基台４９上
に装着し、その上部から落下治具４８（重さ：５ｇ）を
半導体装置２０の背面に異なる高さから落下させ、その
ときの半導体装置２０の外観を観察することを行なっ
た。また、比較のために、図１及び図２に示す背面コー
ト部材２９を設けない半導体装置１（従来例という）に
ついても同様の実験を実施した。尚、サンプル数はそれ
ぞれ５個とした。
【００６６】図１３は、上記実験の結果を示している。
同図に示すように、従来例では落下高さ２０mm以上の全
てにおいて、外観に傷がついたりクラックが発生したり
した。これに対し、本実施例に係る半導体装置２０で
は、落下高さ２０mm〜５０mmの全てにおいて不良は発生
しなかった。よって、本実験結果より、背面コート部材
２９を設けることにより、半導体装置２０の信頼性を向
上できることが証明された。
【００６７】尚、上記した実施例では、ウェーハ４０
（半導体素子２２）の背面に背面コート部材２９を設け
るのにスピンコート法を用いた例（図７）を示したが、
背面コート部材２９の形成はスピンコート法に限定され
るものではない。具体的には、図１４に示すように、印
刷法を適用し、スキージ４７を用いて背面コート部材２
９をウェーハ４０の背面に配設することとしてもよい。
また、図１５に示すように、背面コート部材をシード状
とし、このシード状背面コート部材５０をウェーハ４０
に接着剤を用いて、或いは熱印加することにより直接貼
着する構成としてもよい。
【００６８】また、上記した実施例では、半導体素子２
２とインターポーザ２３をＡｕワイヤ２６で電気的に接
続した構成を示したが、半導体素子２２とインターポー
ザ２３の電気的接続はＡｕワイヤ２６に限定されもので
はなく、突起電極（半田バンプ，スタッドバンプ，メッ
キバンプ等）を用いて接続する構成としてもよい。
【００６９】
【発明の効果】上述の如く本発明によれば、次に述べる
種々の効果を実現することができる。
【００７０】請求項１及び請求項２記載の発明によれ
ば、半導体素子の背面は背面コーティング部材により保
護されるため、半導体素子に印加される機械的ストレス
を緩和することが可能となり、半導体素子の損傷を抑制
することができる。
【００７１】また、請求項３記載の発明によれば、背面
コーティング部材は緩衝材として機能するため、半導体
素子の背面に外力が印加されてもこの外力は背面コーテ
ィング部材が弾性変形することにより吸収され、よって
半導体素子の損傷を防止することができる。
【００７２】また、請求項４記載の発明によれば、背面
コーティング部材上に捺印をしたことにより、半導体素
子の背面に直接捺印を行なう構成に比べ、捺印の視認性
を向上させることができる。
【００７３】また、請求項５記載の発明によれば、背面
コーティング部材が半導体素子から離脱することを防止
でき、半導体装置の信頼性を向上させることができる。
【００７４】また、請求項６乃至請求項９記載の発明に
よれば、金型と半導体素子との間に微小な間隙が形成さ
れることを防止でき、よって半導体素子の背面にバリが
発生することを防止することができる。また、金型は弾
性を有する背面コート部材と当接するため、金型の表面
加工の擦れによる剥がれを抑制することができる。
【００７５】また、請求項１０記載の発明によれば、封
止樹脂の形成後、背面コート部材に捺印処理を行なうこ
とにより、捺印の視認性を向上させることができる。
【図面の簡単な説明】
【図１】従来の一例である半導体装置の断面図である。
【図２】従来の一例である半導体装置の平面図である。
【図３】従来の一例である半導体装置の製造方法を説明
するための図である。
【図４】本発明の一実施例である半導体装置の断面図で
ある。
【図５】本発明の一実施例である半導体装置の平面図で
ある。
【図６】本発明の一実施例である半導体装置の製造方法
を説明するための図であり、バックグラインド工程を説
明するための図である。
【図７】本発明の一実施例である半導体装置の製造方法
を説明するための図であり、背面コート処理工程を説明
するための図である。
【図８】本発明の一実施例である半導体装置の製造方法
を説明するための図であり、ダイシング処理工程を説明
するための図である。
【図９】本発明の一実施例である半導体装置の製造方法
を説明するための図であり、チップ搭載工程を説明する
ための図である。
【図１０】本発明の一実施例である半導体装置の製造方
法を説明するための図であり、接続工程を説明するため
の図である。
【図１１】本発明の一実施例である半導体装置の製造方
法を説明するための図であり、封止工程を説明するため
の図である。
【図１２】本発明の一実施例である半導体装置の信頼性
試験方法を説明するための図である。
【図１３】本発明の一実施例である半導体装置の効果を
説明するための図である。
【図１４】背面コート処理工程の他実施例を説明すため
の図である（その１）。
【図１５】背面コート処理工程の他実施例を説明すため
の図である（その２）。
【符号の説明】
２０ 半導体装置 ２２ 半導体素子 ２３ インターポーザ ２４ 封止樹脂 ２５ ポスト材 ２６ Ａｕワイヤ ２７ 半田ボール ２８ 捺印 ２９ 背面コート部材 ３６ 研磨部材 ３９ ディスペンサー ４０ ウェーハ ４１ ダイサ ４５ 金型 ４５Ａ 上金型 ４５Ｂ 下金型 ４６ キャビティ ４７ スキージ ５０ シード状背面コート部材
───────────────────────────────────────────────────── フロントページの続き (72)発明者 岡田 晃 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 (72)発明者 福永 秀一郎 鹿児島県薩摩郡入来町副田5950番地 株式 会社九州富士通エレクトロニクス内 Ｆターム(参考） 5F044 LL13 RR08 RR18 RR19 5F061 AA02 CA05 CA12 CA21 CB13 GA01

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】複数の電極パッドを有する半導体素子と、 該半導体素子がポスト材を介して接合されると共に外部
    接続端子が配設されたインターポーザと、 前記電極パッドと前記インターポーザとを電気的に接続
    する接続部材と、 少なくとも前記半導体素子と接続部材との接続位置を封
    止する封止樹脂とを具備する半導体装置において、 前記半導体素子の背面に、外部に向け露出する背面コー
    ティング部材を設けたことを特徴とする半導体装置。
  2. 【請求項２】 請求項１記載の半導体装置において、 前記背面コーティング部材の厚さを１０μｍ以上３０μ
    ｍ以下に設定したことを特徴とする半導体装置。
  3. 【請求項３】 請求項１または２記載の半導体装置にお
    いて、 前記背面コーティング部材は弾性を有する材質とされて
    いることを特徴とする半導体装置。
  4. 【請求項４】 請求項１乃至３のいずれか１項に記載の
    半導体装置において、 前記背面コーティング部材上に捺印がされていることを
    特徴とする半導体装置。
  5. 【請求項５】 請求項１乃至４のいずれか１項に記載の
    半導体装置において、 前記背面コーティング部材の外周部が、前記封止樹脂に
    より保持されていることを特徴とする半導体装置。
  6. 【請求項６】 半導体素子の背面に弾性を有する背面コ
    ート部材を形成する工程と、 該背面コート部材が形成された半導体素子を個々の半導
    体素子にダイシングする工程と、 該半導体素子とインターポーザを接着部材として機能す
    るポスト材により接合すると共に、前記半導体素子と前
    記インターポーザとを電気的に接続する工程と、 少なくとも前記半導体素子と接続部材との接続位置を封
    止するよう、かつ前記背面コート部材を外部に向け露出
    するよう封止樹脂を形成する工程と、を有することを特
    徴とする半導体装置の製造方法。
  7. 【請求項７】 請求項６記載の半導体装置の製造方法に
    おいて、 前記背面コート部材を前記半導体素子の背面にスピンコ
    ート法を用いて形成したことを特徴とする半導体装置の
    製造方法。
  8. 【請求項８】 請求項６記載の半導体装置の製造方法に
    おいて、 前記背面コート部材を前記半導体素子の背面に印刷法を
    用いて形成したことを特徴とする半導体装置の製造方
    法。
  9. 【請求項９】 請求項６記載の半導体装置の製造方法に
    おいて、 前記背面コート部材としてシート状のコート部材を用
    い、該シート状の背面コート部材を前記半導体素子の背
    面に貼着したことを特徴とする半導体装置の製造方法。
  10. 【請求項１０】 請求項６乃至９のいずれか１項に記載
    の半導体装置の製造方法において、 前記封止樹脂の形成後、前記背面コート部材に捺印処理
    を行なうことを特徴とする半導体装置の製造方法。
JP2001130215A 2001-04-26 2001-04-26 半導体装置及びその製造方法 Withdrawn JP2002329811A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001130215A JP2002329811A (ja) 2001-04-26 2001-04-26 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001130215A JP2002329811A (ja) 2001-04-26 2001-04-26 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2002329811A true JP2002329811A (ja) 2002-11-15

Family

ID=18978627

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001130215A Withdrawn JP2002329811A (ja) 2001-04-26 2001-04-26 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP2002329811A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010103348A (ja) * 2008-10-24 2010-05-06 Elpida Memory Inc 半導体装置及びその製造方法
JP2013161831A (ja) * 2012-02-01 2013-08-19 Mitsumi Electric Co Ltd 電子モジュール及びその製造方法
CN108630627A (zh) * 2017-03-22 2018-10-09 东芝存储器株式会社 半导体封装及半导体封装的标记方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010103348A (ja) * 2008-10-24 2010-05-06 Elpida Memory Inc 半導体装置及びその製造方法
US8810047B2 (en) 2008-10-24 2014-08-19 Ps4 Luxco S.A.R.L. Semiconductor device and method of manufacturing the same
JP2013161831A (ja) * 2012-02-01 2013-08-19 Mitsumi Electric Co Ltd 電子モジュール及びその製造方法
CN108630627A (zh) * 2017-03-22 2018-10-09 东芝存储器株式会社 半导体封装及半导体封装的标记方法

Similar Documents

Publication Publication Date Title
EP1360882B1 (en) Method of making a stackable microcircuit layer strating from a plastic encapsulated microcircuit
US5678301A (en) Method for forming an interconnect for testing unpackaged semiconductor dice
US7863723B2 (en) Adhesive on wire stacked semiconductor package
JP3701542B2 (ja) 半導体装置およびその製造方法
KR100247463B1 (ko) 탄성중합체를 포함하는 반도체 집적회로 소자의 제조 방법
JP2000156435A (ja) 半導体装置及びその製造方法
JP2008258621A (ja) 半導体デバイスパッケージの構造、および半導体デバイスパッケージ構造の形成方法
JP2001057404A (ja) 半導体装置およびその製造方法
JP2005064499A (ja) 半導体素子製造方法
JP2002093831A (ja) 半導体装置およびその製造方法
JP3892774B2 (ja) 半導体装置の製造方法
JPH0864725A (ja) 樹脂封止型半導体装置およびその製造方法
JP3262728B2 (ja) 半導体装置及びその製造方法
JPWO2003012863A1 (ja) 半導体装置及びその製造方法
JP2001338932A (ja) 半導体装置及び半導体装置の製造方法
JP3559554B2 (ja) 半導体装置およびその製造方法
KR20080095797A (ko) 릴리징층을 갖는 적층 패키지 및 그 형성 방법
JP2001267470A (ja) 半導体装置およびその製造方法
JP4649792B2 (ja) 半導体装置
JP2002110856A (ja) 半導体装置の製造方法
JP2002329811A (ja) 半導体装置及びその製造方法
JP2002198458A (ja) 半導体装置及び半導体装置製造方法
JP4232613B2 (ja) 半導体装置の製造方法
JP3968321B2 (ja) 半導体装置およびその製造方法
JP2002261192A (ja) ウエハレベルｃｓｐ

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20080701