JP2002320147A

JP2002320147A - 固体撮像素子の駆動装置及び駆動方法

Info

Publication number: JP2002320147A
Application number: JP2001124015A
Authority: JP
Inventors: Hiroyuki Takezoe; 博行竹添; Kazutoshi Nakajima; 和敏中島
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2001-04-23
Filing date: 2001-04-23
Publication date: 2002-10-31
Anticipated expiration: 2021-04-23
Also published as: JP4682439B2

Abstract

(57)【要約】【課題】タイミング回路の構成を複雑化することな
く、シャッタパルス印加時における垂直シフトレジスタ
の取扱信号電荷量の低減を防止することができる固体撮
像素子の駆動装置及び駆動方法を提供すること。【解決手段】露光期間を制御するためのシャッタパル
スＶｓｕｂを、水平ブランキング期間内における信号電
荷の垂直転送の前に印加することにより、シャッタパル
ス印加時における垂直シフトレジスタの取扱信号電荷量
の低減を防止する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＣＣＤ（電荷結合
素子）を用いた固体撮像素子を駆動するための固体撮像
素子の駆動装置及び駆動方法に関し、更に詳しくは、電
子シャッタ機能を有する固体撮像素子の駆動装置及び駆
動方法に関する。

【０００２】

【従来の技術】従来、電気的に露光時間の調整を行い得
るようになされた固体撮像素子、すなわち電子シャッタ
機能を有する固体撮像素子として、Ｎ型シリコン基板上
にＰ型ウェル領域を形成すると共に、このＰ型ウェル領
域内に受光部としてのフォトセンサ、垂直シフトレジス
タ、水平シフトレジスタ及び出力部を設けた構造のもの
がある。この種の固体撮像素子では、Ｎ型シリコン基板
に高電圧を印加してフォトセンサに蓄積された信号電荷
を基板側へ掃き捨てることにより、フォトセンサの信号
電荷蓄積時間、すなわち露光時間を制御することができ
る。電子シャッタ機能における信号電荷の掃き捨て方法
としては、例えば、露光開始時までの間、水平同期信号
と同じ周期で基板にシャッタパルスを印加して、信号電
荷の掃き捨てを繰り返し行う方法がある。

【０００３】図９は、従来のシャッタパルスの印加タイ
ミングの一例を示すタイミングチャートである。ここで
は、４相駆動の垂直シフトレジスタを用いた固体撮像素
子の例を挙げている。図において（ａ）は水平ブランキ
ング信号Ｈ−ＢＬＫを示し、この信号のＬレベル時が水
平ブランキング期間を表している。（ｂ）〜（ｅ）は４
相の垂直転送パルスφＶ１〜φＶ４を示し、これらの垂
直転送パルスφＶ１〜φＶ４がＨレベルの時、転送電極
下のポテンシャルが深くなり、信号電荷はポテンシャル
が深くなっている部分に保持される。（ｆ）はシャッタ
パルスＶｓｕｂを示し、Ｈレベルの時に信号電荷の掃き
捨てが行われる。

【０００４】図９におけるＴ１〜Ｔ８の各時間における
垂直シフトレジスタでの電荷転送状態を表したポテンシ
ャル図を図１０に示す。時間Ｔ１の状態では、信号電荷
が転送電極Ｖ１，Ｖ２，Ｖ３に蓄積されていることを示
している。次の時間Ｔ２の状態でＶ１がＬレベルにな
り、信号電荷はＶ２，Ｖ３に蓄積される。次いで、時間
Ｔ３の状態でＶ４がＨレベルになり、信号電荷はＶ２，
Ｖ３，Ｖ４に蓄積される。このような動作を繰り返すこ
とによって信号電荷が順次転送される。このとき、シャ
ッタパルスＶｓｕｂは、垂直転送中に１回、Ｈレベルに
維持される。

【０００５】

【発明が解決しようとする課題】ところが、近年におけ
る固体撮像素子は、画素数増加のために画素サイズの小
型化が進み、垂直シフトレジスタの１セルに占める割合
が狭められ、垂直シフトレジスタの取扱信号電荷量も減
少する傾向にある。その中で、垂直転送中にシャッタパ
ルスＶｓｕｂを印加すると、図１１に示すようにシャッ
タパルスＶｓｕｂがＨレベルになったときのＰ型ウェル
領域によるバリア電位ａの方が信号電荷の電位ｂよりも
深い電位となり、垂直シフトレジスタを転送されている
信号電荷が基板側へ掃き捨てられてしまう。このため、
垂直シフトレジスタの取扱信号電荷量が減少することに
なり、ダイナミックレンジが狭められてしまうという問
題がある。なお、図において破線はシャッタパルスＶｓ
ｕｂがＬレベルのときのポテンシャル分布を示してい
る。

【０００６】一方、特開平１０−１３６２７０号公報に
は、シャッタパルス印加時における垂直シフトレジスタ
の取扱信号電荷量の減少を防止するために、垂直シフト
レジスタの転送電極のうちの過半数の転送電極にＨレベ
ルの垂直転送パルスが印加されている間に、固体撮像素
子に対してシャッタパルスを印加する方法が提案されて
いる。すなわち、信号電荷の垂直転送中において最も垂
直シフトレジスタの電荷保持能力が大きい期間にシャッ
タパルスを印加するようにして、垂直シフトレジスタか
らの信号電荷の溢れ出しを防ぎ、もって垂直シフトレジ
スタの取扱信号電荷量の減少を防止するようにしてい
る。

【０００７】しかしながら、上記公報に記載の方法で
は、垂直シフトレジスタの最も電荷保持能力が大きい期
間を選んでシャッタパルスを印加するようにしているた
め、水平ブランキング期間において複数回にわたってシ
ャッタパルスを印加することによってフォトセンサにお
ける確実な電荷掃き捨て作用を確保する必要性が生じ、
したがってシャッタパルスを発信するタイミング回路が
複雑化するという問題がある。

【０００８】また、垂直シフトレジスタの最も電荷保持
能力が大きい期間を選んでシャッタパルスを印加するよ
うにしても、結局、電荷の垂直転送中にシャッタパルス
を印加する構成であるので、シャッタパルスの印加によ
る垂直シフトレジスタのポテンシャル分布の変動は否め
ず、これによって転送電荷の部分的な溢れ出しが誘発さ
れることになる。要するに、上記公報に記載の方法は、
シャッタパルスの印加による垂直シフトレジスタの取扱
信号電荷量の低減に対する根本的な解決方法とはなり得
ない。

【０００９】本発明は上述の問題に鑑みてなされ、タイ
ミング回路の構成を複雑化することなく、シャッタパル
ス印加時における垂直シフトレジスタの取扱信号電荷量
の低減を防止することができる固体撮像素子の駆動装置
及び駆動方法を提供することを課題とする。

【００１０】

【課題を解決するための手段】以上の課題を解決するに
当たり、本発明の固体撮像素子の駆動装置は、水平ブラ
ンキング期間内における信号電荷の垂直転送の前、又は
前記垂直転送の後に、シャッタパルスを印加するシャッ
タパルス印加手段を備えたことを特徴とする。

【００１１】また、以上の課題を解決するに当たり、本
発明の固体撮像素子の駆動方法は、シャッタパルスを、
水平ブランキング期間内であって、信号電荷の垂直転送
の前、又は垂直転送の後に印加するようにしたことを特
徴とする。

【００１２】本発明では、シャッタパルスの印加タイミ
ングを信号電荷の垂直転送の前又は後とすることによ
り、タイミング回路を複雑化することなく、シャッタパ
ルスの印加による垂直シフトレジスタの取扱信号電荷量
の低減を防止するようにしている。

【００１３】

【発明の実施の形態】以下、本発明の各実施の形態につ
いて図面を参照して説明する。

【００１４】（第１の実施の形態）図１は、本発明の第
１の実施の形態による固体撮像素子の駆動装置を含むＣ
ＣＤ固体撮像素子カメラシステムの要部の構成を示すブ
ロック図である。このシステムは、ＣＣＤを用いた固体
撮像素子であるＣＣＤイメージャ１と、垂直同期信号Ｖ
Ｄ及び水平同期信号ＨＤ等の同期信号を発生する同期信
号発生器２と、同期信号発生器２から出力される垂直同
期信号ＶＤ及び水平同期信号ＨＤ等が入力され、ＣＣＤ
イメージャ１の駆動用の各種のタイミング信号を発生す
るタイミング発生器３と、タイミング発生器３から出力
されるタイミング信号が入力され、垂直転送パルス、水
平転送パルス及び信号電荷の掃き捨てのためにＣＣＤイ
メージャ１の基板に印加されるシャッタパルス等を与え
てＣＣＤイメージャ１を駆動するドライバ４とを備えて
いる。

【００１５】これら同期信号発生器２、タイミング発生
器３及びドライバ４により本実施の形態における固体撮
像素子の駆動装置が構成される。特に、ドライバ４は、
本発明に係るシャッタパルス印加手段を構成する。な
お、タイミング発生器３は、必要に応じてリセットゲー
トパルス等のタイミングパルスを直接、ＣＣＤイメージ
ャ１に印加するようになっている。また、ＣＣＤイメー
ジャ１の出力信号の信号処理系については、その図示を
省略している。

【００１６】ＣＣＤイメージャ１は、図２に模式的に示
すように、二次元的に配列されたフォトセンサからなる
複数の受光部１１と、それぞれ一列分の受光部１１に対
し読出しゲート１２を介して接続される垂直シフトレジ
スタ１３と、垂直シフトレジスタ１３の下端に共通に接
続される水平シフトレジスタ１４と、水平シフトレジス
タの一端に接続される出力部１５とを備えた、いわゆる
インターライン転送方式のＣＣＤ固体撮像素子として構
成される。

【００１７】ＣＣＤイメージャ１を構成する固体撮像素
子の画素周辺の断面構造を図３に示す。第１導電型の半
導体基板であるＮ型シリコン基板２１に形成した第２導
電型の領域であるＰ型ウェル領域２２の表面に、受光部
１１を形成するためのＮ型の不純物拡散領域からなる信
号電荷蓄積領域２４と、垂直シフトレジスタ１３を構成
するＮ型の電荷転送領域３１及びＰ⁺型のチャネルスト
ッパ領域３４とが形成されている。更に、上記Ｎ型の不
純物拡散領域２４の表面にはＰ⁺⁺型の正電荷蓄積領域２
５が形成され、Ｎ型の電荷転送領域３１の直下にスミア
の低減を目的としたＰ⁺型ウェル領域３０が形成されて
いる。Ｎ型の不純物拡散領域２４と電荷転送領域３１と
の間のＰ型領域は、読出しゲート部３５を構成してい
る。

【００１８】また、電荷転送領域３１、チャネルストッ
パ領域３４及び読出しゲート部３５上に、例えばＳｉＯ
₂からなるゲート絶縁膜２３を介して多結晶シリコン層
からなる転送電極３２が形成され、これら電荷転送領域
３１、ゲート絶縁膜２３及び転送電極３２によって、垂
直シフトレジスタ１３が構成される。なお、転送電極３
２は１層目の多結晶シリコン層及び２層目の多結晶シリ
コン層から構成されるが、図では１層目の多結晶シリコ
ン層のみを示している。

【００１９】転送電極３２の表面には熱酸化によるシリ
コン酸化膜２６が形成され、その上に金属遮光膜３３が
形成されている。金属遮光膜３３は受光部１１の形成領
域において選択的にエッチング除去されており、光は、
このエッチング除去によって形成された開口を通じて受
光部１１内に入射される。金属遮光膜３３及び受光部１
１の全面には層間絶縁膜２７を介してカラーフィルタ
（Ｒ，Ｇ，Ｂの三原色フィルタやＹ，Ｍ，Ｃ，Ｇの補色
フィルタ）２８が形成されており、更にカラーフィルタ
２８の上にはマイクロレンズ２９が形成されている。

【００２０】本実施の形態では、上記のように、Ｎ型シ
リコン基板２１の表面にＰ型ウェル領域２２を形成する
と共に、このＰ型ウェル領域２２内に受光部１１を構成
するＮ型の不純物拡散領域２４を形成することで、いわ
ゆる電子シャッタ機能付きのＣＣＤ固体撮像素子が構成
される。すなわち、シリコン基板２１に供給される基板
電位をシャッタパルスに同期して高レベルにすることに
より、Ｐ型ウェル領域２２におけるポテンシャル障壁が
下がり、受光部１１に蓄積された信号電荷（この場合、
電子）が上記ポテンシャル障壁を越えて縦方向、つまり
シリコン基板２１側に掃き捨てられる。これにより、シ
ャッタパルスの最終印加時点から電荷読出し時点までの
期間が実質的な露光期間とされる。

【００２１】図４に、（ａ）読出しパルスＶｔ及び
（ｂ）シャッタパルスＶｓｕｂのタイミングチャートの
一例を示す。読出しパルスＶｔ１により、受光部１１に
蓄積された信号電荷を読み出した後の１フィールド期間
において、シャッタ期間Ｔ２においては、水平ブランキ
ング期間毎にシャッタパルスＶｓｕｂがＬレベルからＨ
レベルに切り換わり、受光部１１内の信号電荷が基板２
１側へ引き抜かれる。シャッタ期間Ｔ２後の露光期間Ｔ
３では、シャッタパルスＶｓｕｂはＬレベルに維持さ
れ、受光部１１内に信号電荷が蓄積される。露光期間Ｔ
３内に蓄積された信号電荷は、１フィールド終了後の読
出しパルスＶｔ２によって垂直シフトレジスタ１３に読
み出される。

【００２２】次に、本発明の第１の実施の形態による固
体撮像素子の駆動装置の作用及び、本実施の形態による
固体撮像素子の駆動方法ついて説明する。

【００２３】タイミング発生器３は、同期信号発生器２
から発生される垂直同期信号ＶＤ及び水平同期信号ＨＤ
が入力されることにより、ＣＣＤイメージャ１の駆動用
の各種のタイミング信号を発生する。ドライバ４は、タ
イミング信号発生器３から出力されるタイミング信号が
入力されることにより、垂直転送パルス、水平転送パル
ス及びシャッタパルス等をＣＣＤイメージャ１に与えて
ＣＣＤイメージャ１を駆動する。

【００２４】図５及び図６は、本実施の形態におけるシ
ャッタパルスの印加タイミングを示すタイミングチャー
トである。ここでは、４相駆動の垂直シフトレジスタを
用いた固体撮像素子の例を挙げている。図５において
（ａ）は水平ブランキング信号Ｈ−ＢＬＫを示し、この
信号のＬレベル時が水平ブランキング期間を表してい
る。（ｂ）〜（ｅ）は４相の垂直転送パルスφＶ１〜φ
Ｖ４を示し、これらの垂直転送パルスφＶ１〜φＶ４が
Ｈレベルの時、転送電極下のポテンシャルが深くなり、
信号電荷はポテンシャルが深くなっている部分に保持さ
れる。（ｆ）はシャッタパルスＶｓｕｂを示し、Ｈレ
ベルの時に信号電荷の掃き捨てが行われる。また、図６
において（ａ）〜（ｄ）は垂直転送パルスφＶ１〜φＶ
４を示し、これらには信号電荷の読出し時に読出し用の
ゲートパルスＶｔが重畳される。（ｅ）はシャッタパル
スＶｓｕｂを示し、Ｈレベル時に信号電荷の掃き捨てが
行われる。このシャッタパルスＶｓｕｂが停止した後、
次の信号読出し時までの間が信号電荷蓄積時間、つまり
露光期間となる。

【００２５】なお、図５に示した各垂直転送パルスφＶ
１〜φＶ４の相互のタイミング波形は、図８に示した従
来のそれと変わらず、したがって図９に示した形態で垂
直シフトレジスタ１３において信号電荷が転送される。

【００２６】さて、本実施の形態では、図５に示したよ
うにシャッタパルスＶｓｕｂを、水平ブランキング期間
内であって、信号電荷の垂直転送の前に印加するように
している。このように、信号電荷の垂直転送期間をはず
してシャッタパルスＶｓｕｂを印加するようにしている
ので、シャッタパルスＶｓｕｂの印加時に垂直転送され
ている信号電荷の溢れ出し、すなわち信号電荷の一部が
基板側へ掃き捨てられることが回避される。これによ
り、シャッタパルスＶｓｕｂの印加による垂直シフトレ
ジスタ１３の取扱信号電荷量の減少が原理的に防止され
ることになる。また、シャッタパルスＶｓｕｂを複数回
に分けて印加する必要もないので、シャッタパルス印加
手段としてのドライバ４の構成を複雑化することもな
い。

【００２７】なお、本実施の形態においては、水平ブラ
ンキング期間を従来の水平ブランキング期間と同等とし
ている。したがって、信号電荷の垂直転送の前にシャッ
タパルスＶｓｕｂを印加する期間を設けているために、
各垂直転送パルスφＶ１〜φＶ４のオーバーラップ期間
が従来よりも短くなり、その結果、垂直シフトレジスタ
１３の取扱信号電荷量が従来よりも減少することは事実
である。

【００２８】しかしながら、信号電荷の垂直転送中にお
けるシャッタパルスＶｓｕｂの印加による垂直シフトレ
ジスタ１３の取扱信号電荷量の減少量の方が、垂直転送
パルスφＶ１〜φＶ４のオーバーラップ期間の減少によ
る垂直シフトレジスタ１３の取扱信号電荷量の減少量に
比べて大きいことが本発明者らの実験によって確認され
ている。

【００２９】図７はその実験結果を示すもので、垂直転
送パルスのオーバーラップ量（ビット数）と垂直シフト
レジスタの取扱信号電荷量との関係を表している。図７
より、シャッタパルスＶｓｕｂの印加による垂直シフト
レジスタの取扱信号電荷量の減少量は、シャッタパルス
Ｖｓｕｂを印加しない場合（本発明）の５〜２０％に達
することがわかる。また、垂直転送中にシャッタパルス
Ｖｓｕｂを印加しない場合であっても、垂直転送パルス
のある一定のオーバーラップ量（図においてＡで示
す。）以下ではシャッタパルスＶｓｕｂを印加する場合
と同等以下の取扱信号電荷量となることも認められ、し
たがって少なくとも上記Ａを越えるオーバーラップ量を
確保することによって、垂直シフトレジスタの取扱信号
電荷量の向上を図ることができる。

【００３０】以上のように、信号電荷の垂直転送中にシ
ャッタパルスＶｓｕｂを印可する従来の固体撮像素子の
駆動方法に比べて、垂直シフトレジスタ１３の取扱信号
電荷量を向上させることができるので、ダイナミックレ
ンジの拡大及びＳ／Ｎの向上を図ることができると共
に、大光量時においても垂直シフトレジスタ１３におけ
る信号電荷の転送残しを防止できる。

【００３１】また本実施の形態によれば、垂直シフトレ
ジスタ１３における取扱信号電荷量を向上させることが
できるので、受光部１１に対する垂直シフトレジスタ１
３の面積比を小さくすることができ、これにより画素サ
イズの小型化による受光部１１の面積の縮小率を低減し
て受光感度を向上させることができ、また、飽和信号量
の増大によってＳ／Ｎの向上を図ることができる。更
に、垂直シフトレジスタ１３を縮小できるため金属遮光
膜３３の受光部１１側への張り出し量を拡大でき、これ
によりスミア特性の改善が図られる。

【００３２】また、垂直シフトレジスタ１３の取扱信号
電荷量が増加した分、転送電極３２下におけるポテンシ
ャル分布を浅くすることが可能となり、垂直シフトレジ
スタ１３における信号電荷の転送効率の向上を図ること
ができる。

【００３３】更に、垂直シフトレジスタ１３の取扱信号
電荷量が増加した分、垂直シフトレジスタ１３を縮小し
受光部１１の面積を拡大できるので、電子シャッタ用シ
ャッタパルスの印加電圧を低減でき、また、受光部１１
のポテンシャルが浅くなることによって読出しゲート部
３５に対する読出しパルス電圧も低減でき、これらによ
り低消費電力化を図ることができる。また、受光部１１
のポテンシャルが浅くなることによって、白点、白キ
ズ、暗電流の発生を抑えることも可能となる。

【００３４】（第２の実施の形態）続いて、本発明の第
２の実施の形態について説明する。図８は本実施の形態
におけるシャッタパルスＶｓｕｂの印加タイミングを示
すタイミングチャートである。なお、ＣＣＤイメージャ
及びその駆動装置の構成は、上述の第１の実施の形態と
同様であるとし、その説明は省略する。

【００３５】図８において（ａ）は水平ブランキング信
号Ｈ−ＢＬＫを示し、この信号のＬレベル時が水平ブラ
ンキング期間を表している。（ｂ）〜（ｅ）は４相の垂
直転送パルスφＶ１〜φＶ４を示し、これらの垂直転送
パルスφＶ１〜φＶ４がＨレベルの時、転送電極下のポ
テンシャルが深くなり、信号電荷はポテンシャルが深く
なっている部分に保持される。（ｆ）はシャッタパルス
Ｖｓｕｂを示し、Ｈレベルの時に信号電荷の掃き捨て
が行われる。

【００３６】すなわち本実施の形態では、シャッタパル
スＶｓｕｂの印加タイミングを水平ブランキング期間内
における信号電荷の垂直転送の後としている。これによ
っても、上述の実施の形態と同様な効果を得ることがで
きる。

【００３７】以上、本発明の各実施の形態について説明
したが、勿論、本発明はこれらに限定されることなく、
本発明の技術的思想に基づいて種々の変形が可能であ
る。

【００３８】例えば以上の実施の形態では、垂直シフト
レジスタ１３に印可する垂直転送パルスを４相とした
が、少なくとも２相以上の転送パルスを印加することに
よって信号電荷を転送する垂直シフトレジスタを備えた
固体撮像素子に対して、本発明は適用可能である。

【００３９】また、ＣＣＤイメージャ１における信号電
荷の読出し方式として、１フィールド期間で全画素の信
号電荷を読み出す方式と、偶数フィールド及び奇数フィ
ールドを交互に読み出す方式の何れにも本発明は適用可
能である。

【００４０】

【発明の効果】以上述べたように、本発明の固体撮像素
子の駆動装置によれば、タイミング回路の構成を複雑化
することなく、シャッタパルスの印加による垂直シフト
レジスタの取扱信号電荷量の低減を防止することができ
る。

【００４１】また、本発明の固体撮像素子の駆動方法に
よれば、垂直シフトレジスタの取扱信号電荷量の低減を
防止することができるので、ダイナミックレンジの拡大
を図ることができると共に、Ｓ／Ｎの向上を図ることが
できる。また、画素サイズの小型化に伴って垂直シフト
レジスタの縮小比を受光部面積のそれよりも大きくとる
ことができるので、受光感度の向上が図られると共に、
低消費電力化を図ることができる。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態による固体撮像素子
の駆動装置を含むＣＣＤ固体撮像素子カメラシステムの
要部の構成を示すブロック図である。

【図２】図１におけるＣＣＤイメージャの構成の一例を
示す説明図である。

【図３】図１におけるＣＣＤイメージャの受光部とその
周辺を示す断面図である。

【図４】図１におけるＣＣＤイメージャの露光期間を説
明するシャッタパルスの説明図である。

【図５】本発明の第１の実施の形態によるシャッタパル
スの印加タイミングを示すタイミングチャートである。

【図６】本発明の第１の実施の形態によるシャッタパル
スの印加タイミングを示すタイミングチャートである。

【図７】本発明と従来の垂直シフトレジスタの取扱信号
電荷量を比較する説明図である。

【図８】本発明の第２の実施の形態によるシャッタパル
スのタイミングチャートである。

【図９】従来のシャッタパルスの印加タイミングを示す
タイミングチャートである。

【図１０】図９中の各タイミングにおける転送電極下の
ポテンシャルを示す説明図である。

【図１１】従来技術の問題点を説明する転送電極下のポ
テンシャル図である。

【符号の説明】

１…ＣＣＤイメージャ（固体撮像素子）、２…同期信号
発生器、３…タイミング発生器、４…ドライバ（シャッ
タパルス印加手段）、１１…受光部、１３…垂直シフト
レジスタ、１４…水平シフトレジスタ、２１…Ｎ型シリ
コン基板（第１導電型の半導体基板）、２２…Ｐ型ウェ
ル領域（第２導電型の領域）、２４…信号電荷蓄積領
域、３１…電荷転送領域、φＶ１〜φＶ４…垂直転送パ
ルス、Ｖｓｕｂ…シャッタパルス。

フロントページの続きＦターム(参考） 4M118 AA02 AA05 AA10 AB01 BA13 CA04 DB06 DB08 DB09 FA06 FA13 GB11 GC08 GC09 GD04 5C024 CX41 CX43 CX54 GY04 JX25 JX44

Claims

【特許請求の範囲】

【請求項１】第１導電型の半導体基板に形成された第
２導電型の領域に、フォトセンサからなる信号電荷蓄積
領域と、前記信号電荷蓄積領域にて蓄積された信号電荷
を垂直転送する転送領域とが設けられた固体撮像素子に
対し、前記信号電荷蓄積領域に蓄積された信号電荷を前
記半導体基板側に掃き捨てて、露光期間の制御を行うた
めのシャッタパルスを印加する固体撮像素子の駆動装置
において、前記固体撮像素子に対して、水平ブランキング期間内に
おける前記信号電荷の垂直転送の前、又は前記垂直転送
の後に、前記シャッタパルスを印加するシャッタパルス
印加手段を備えたことを特徴とする固体撮像素子の駆動
装置。
【請求項２】第１導電型の半導体基板に形成された第
２導電型の領域に、フォトセンサからなる信号電荷蓄積
領域と、前記信号電荷蓄積領域にて蓄積された信号電荷
を垂直転送する転送領域とが設けられた固体撮像素子に
対し、前記信号電荷蓄積領域に蓄積された信号電荷を前
記半導体基板側に掃き捨てて、露光期間の制御を行うた
めのシャッタパルスを印加する固体撮像素子の駆動方法
において、前記シャッタパルスを、水平ブランキング期間内であっ
て、前記信号電荷の垂直転送の前、又は前記垂直転送の
後に印加するようにしたことを特徴とする固体撮像素子
の駆動方法。