JP2002313853A - 半導体装置のウェハーマーキング装置 - Google Patents
半導体装置のウェハーマーキング装置Info
- Publication number
- JP2002313853A JP2002313853A JP2001114274A JP2001114274A JP2002313853A JP 2002313853 A JP2002313853 A JP 2002313853A JP 2001114274 A JP2001114274 A JP 2001114274A JP 2001114274 A JP2001114274 A JP 2001114274A JP 2002313853 A JP2002313853 A JP 2002313853A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- marking
- semiconductor wafer
- chips
- heating elements
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【課題】 半導体ウェハーを検査した後に、そのチップ
に良・不良のマークを付ける工程にて、数個のチップを
一度にマークし、工数削減を図る装置の提供。 【解決手段】 複数の発熱体１，１を半導体ウェハー４
上のチップ５と同じ配列に並べる。ウェハー検査終了
後、そのデータに従って各発熱体１を発熱させ、マーク
を複数のチップに一度に行う。半導体ウェハーのインク
マークの工程がバッチ処理で行うことができ、従来の工
数の半分以下で作業が可能となる。
に良・不良のマークを付ける工程にて、数個のチップを
一度にマークし、工数削減を図る装置の提供。 【解決手段】 複数の発熱体１，１を半導体ウェハー４
上のチップ５と同じ配列に並べる。ウェハー検査終了
後、そのデータに従って各発熱体１を発熱させ、マーク
を複数のチップに一度に行う。半導体ウェハーのインク
マークの工程がバッチ処理で行うことができ、従来の工
数の半分以下で作業が可能となる。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体ウェハーの
検査装置に関し、特に半導体チップに良・不良のマーク
を付するマーキング装置に関する。
検査装置に関し、特に半導体チップに良・不良のマーク
を付するマーキング装置に関する。
【０００２】
【従来の技術】従来のマーキング装置（以下、インカー
という）は図３に示すように、インクチューブ６にノズ
ル本体７を取付け、ノズル本体７に１本のノズル８を設
け、半導体ウェハー４上のチップ５を縦横に走査して、
不良チップにノズル８を押しあてて不良マークをマーキ
ングする方式のものであった。
という）は図３に示すように、インクチューブ６にノズ
ル本体７を取付け、ノズル本体７に１本のノズル８を設
け、半導体ウェハー４上のチップ５を縦横に走査して、
不良チップにノズル８を押しあてて不良マークをマーキ
ングする方式のものであった。
【０００３】
【発明が解決しようとする課題】この従来のインカーの
方式では、ウェハー上の全チップを走査するため、良品
チップに対しても走査することとなり、時間の無駄が多
く、特に良品率の高いウェハーに関しては、かなりの時
間が無駄になるという問題点があった。本発明の目的
は、チップの走査に要する時間を極力短縮して、ウェハ
ーマーキング装置を提供することにある。
方式では、ウェハー上の全チップを走査するため、良品
チップに対しても走査することとなり、時間の無駄が多
く、特に良品率の高いウェハーに関しては、かなりの時
間が無駄になるという問題点があった。本発明の目的
は、チップの走査に要する時間を極力短縮して、ウェハ
ーマーキング装置を提供することにある。
【０００４】
【課題を解決するための手段】前記目的を達成するた
め、本発明に係る半導体装置におけるウェハーマーキン
グ装置は、検査後の半導体ウェハー上のチップに良・不
良のマークを付するウェハーマーキング装置において、
マーキング用インクを溶かす発熱体を複数有し、該複数
の発熱体は、ウェハー上のチップパターンに対応させて
配置したものである。
め、本発明に係る半導体装置におけるウェハーマーキン
グ装置は、検査後の半導体ウェハー上のチップに良・不
良のマークを付するウェハーマーキング装置において、
マーキング用インクを溶かす発熱体を複数有し、該複数
の発熱体は、ウェハー上のチップパターンに対応させて
配置したものである。
【０００５】インクを溶かす発熱体はウェハー上のチッ
プパターンと一致した形で配列されており、ウェハー検
査後、そのデータに従って発熱体を発熱させて印字ヘッ
ドをインクシートに押し当てることによりマーキング用
インクを溶かし、数回のマーキングにより、ウェハー１
枚のマーキングを行う。
プパターンと一致した形で配列されており、ウェハー検
査後、そのデータに従って発熱体を発熱させて印字ヘッ
ドをインクシートに押し当てることによりマーキング用
インクを溶かし、数回のマーキングにより、ウェハー１
枚のマーキングを行う。
【０００６】
【発明の実施の形態】次に本発明について図面を参照し
て説明する。 （実施例１）図１（ａ）は、本発明の実施例１を示す構
成図、（ｂ）は、半導体ウェハーを示す正面図である。
図１において、印字ヘッド２は複数の発熱体１，１…を
装備している。また、半導体ウェハー４を前面覆うよう
にマーキング用インクが塗布されたインクシートが置か
れている。
て説明する。 （実施例１）図１（ａ）は、本発明の実施例１を示す構
成図、（ｂ）は、半導体ウェハーを示す正面図である。
図１において、印字ヘッド２は複数の発熱体１，１…を
装備している。また、半導体ウェハー４を前面覆うよう
にマーキング用インクが塗布されたインクシートが置か
れている。
【０００７】複数の発熱体１，１は、半導体ウェハー４
上のチップ５，５と同数設けられており、かつ、そのチ
ップパターン形状に対応して配列され、各々が別個独立
に発熱して、印字ヘッド２をインクシート３に押し当て
ることにより、マーキング用インクをそれぞれ溶かして
インクマークを付けるようになっている。したがって、
１枚の半導体ウェハー４上の各チップ５に対する電気的
特性を検査後に、そのデータに従って、不良チップ上の
発熱体１を発熱させて、良品チップ上の発熱体１は閉発
熱させずに、インクシート３に塗布されたマーキング用
インクを溶かすことにより、一括してマーキングを行
う。
上のチップ５，５と同数設けられており、かつ、そのチ
ップパターン形状に対応して配列され、各々が別個独立
に発熱して、印字ヘッド２をインクシート３に押し当て
ることにより、マーキング用インクをそれぞれ溶かして
インクマークを付けるようになっている。したがって、
１枚の半導体ウェハー４上の各チップ５に対する電気的
特性を検査後に、そのデータに従って、不良チップ上の
発熱体１を発熱させて、良品チップ上の発熱体１は閉発
熱させずに、インクシート３に塗布されたマーキング用
インクを溶かすことにより、一括してマーキングを行
う。
【０００８】（実施例２）図２（ａ）は、本発明の実施
例２を示す構成図、（ｂ）は、半導体ウェハーを示す正
面図である。本実施例に係る半導体ウェハー４では、そ
のチップ５のサイズが小さく、１枚のウェハー４上に例
えば１０００個以上のチップ５が形成されている。本実
施例は、ウェハー４上のチップ５を複数の領域に区分け
し、その領域内のチップ５と同数の発熱体１を備え、そ
の複数の発熱体１をチップパターンに対応して配置した
ものである。本実施例では、複数の分割された領域単位
で走査することになるが、チップ１個ずつをそれぞれ走
査する場合に比較してその走査に要する時間を大幅に削
減することができる。
例２を示す構成図、（ｂ）は、半導体ウェハーを示す正
面図である。本実施例に係る半導体ウェハー４では、そ
のチップ５のサイズが小さく、１枚のウェハー４上に例
えば１０００個以上のチップ５が形成されている。本実
施例は、ウェハー４上のチップ５を複数の領域に区分け
し、その領域内のチップ５と同数の発熱体１を備え、そ
の複数の発熱体１をチップパターンに対応して配置した
ものである。本実施例では、複数の分割された領域単位
で走査することになるが、チップ１個ずつをそれぞれ走
査する場合に比較してその走査に要する時間を大幅に削
減することができる。
【０００９】
【発明の効果】以上説明したように本発明は、半導体ウ
ェハーのチップに良・不良をマーキングする工程で、そ
のマーキングをバッチ処理で行うことにより、最高１ウ
ェハーにつき１回でマーキングが可能となる。よって、
この工程にかかっていた従来の工数を半分以下にするこ
とが可能となる。
ェハーのチップに良・不良をマーキングする工程で、そ
のマーキングをバッチ処理で行うことにより、最高１ウ
ェハーにつき１回でマーキングが可能となる。よって、
この工程にかかっていた従来の工数を半分以下にするこ
とが可能となる。
【図１】（ａ）は、本発明の実施例１を示す構成図、
（ｂ）は、半導体ウェハーを示す正面図である。
（ｂ）は、半導体ウェハーを示す正面図である。
【図２】（ａ）は、本発明の実施例２を示す構成図、
（ｂ）は、半導体ウェハーを示す正面図である。
（ｂ）は、半導体ウェハーを示す正面図である。
【図３】（ａ）は、従来例を示す構成図、（ｂ）は、半
導体ウェハーを示す正面図である。
導体ウェハーを示す正面図である。
１ 発熱体 ２ 印字ヘッド ３ インクシート ４ 半導体ウェハー ５ チップ ６ インクチューブ ７ ノズル本体 ８ ノズル
Claims (1)
- 【請求項１】 検査後の半導体ウェハー上のチップに良
・不良のマークを付するウェハーマーキング装置におい
て、マーキング用インクを溶かすための発熱体を複数有
し、該発熱体を形成する複数のノズル発熱体は、ウェハ
ー上のチップパターンに対応し配置されたことを特徴と
するウェハーマーキング装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001114274A JP2002313853A (ja) | 2001-04-12 | 2001-04-12 | 半導体装置のウェハーマーキング装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001114274A JP2002313853A (ja) | 2001-04-12 | 2001-04-12 | 半導体装置のウェハーマーキング装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002313853A true JP2002313853A (ja) | 2002-10-25 |
| JP2002313853A5 JP2002313853A5 (ja) | 2008-05-08 |
Family
ID=18965371
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001114274A Withdrawn JP2002313853A (ja) | 2001-04-12 | 2001-04-12 | 半導体装置のウェハーマーキング装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002313853A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2021025052A1 (ja) * | 2019-08-07 | 2021-02-11 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62281438A (ja) * | 1986-05-30 | 1987-12-07 | Yokogawa Electric Corp | 集積回路の製造方法 |
| JPS63133641A (ja) * | 1986-11-26 | 1988-06-06 | Matsushita Electronics Corp | 不良認識マ−クの付着方法 |
| JPH01154527A (ja) * | 1987-12-11 | 1989-06-16 | Nec Corp | マーキング装置 |
| JPH01165135A (ja) * | 1987-12-22 | 1989-06-29 | Mitsubishi Electric Corp | ウエハプローバ装置 |
| JPH05235120A (ja) * | 1992-02-24 | 1993-09-10 | Nec Corp | 半導体装置におけるウェハーマーキング装置 |
-
2001
- 2001-04-12 JP JP2001114274A patent/JP2002313853A/ja not_active Withdrawn
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62281438A (ja) * | 1986-05-30 | 1987-12-07 | Yokogawa Electric Corp | 集積回路の製造方法 |
| JPS63133641A (ja) * | 1986-11-26 | 1988-06-06 | Matsushita Electronics Corp | 不良認識マ−クの付着方法 |
| JPH01154527A (ja) * | 1987-12-11 | 1989-06-16 | Nec Corp | マーキング装置 |
| JPH01165135A (ja) * | 1987-12-22 | 1989-06-29 | Mitsubishi Electric Corp | ウエハプローバ装置 |
| JPH05235120A (ja) * | 1992-02-24 | 1993-09-10 | Nec Corp | 半導体装置におけるウェハーマーキング装置 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2021025052A1 (ja) * | 2019-08-07 | 2021-02-11 | ||
| WO2021025052A1 (ja) * | 2019-08-07 | 2021-02-11 | 株式会社カネカ | 大判成膜基板およびその製造方法、分割成膜基板およびその製造方法、分割成膜基板の生産管理方法および生産管理システム |
| JP7119233B2 (ja) | 2019-08-07 | 2022-08-16 | 株式会社カネカ | 大判成膜基板およびその製造方法、分割成膜基板およびその製造方法、分割成膜基板の生産管理方法および生産管理システム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20100229740A1 (en) | Screen printing method | |
| JP2000122303A (ja) | 描画装置 | |
| JP2001281268A (ja) | プローブの製造方法並びにプローブの取付方法及びプローブの取付装置 | |
| KR102241771B1 (ko) | 마스크 지지 템플릿, 마스크 금속막 지지 템플릿 및 프레임 일체형 마스크의 제조 방법 | |
| JP2002313853A (ja) | 半導体装置のウェハーマーキング装置 | |
| TWI288431B (en) | Method and apparatus for marking in identification mark in a wafer | |
| JP2004074210A (ja) | レーザーマーキング装置およびレーザーマーキング方法 | |
| JP2003264208A (ja) | 半導体装置におけるウエハマーキング装置 | |
| JPH05235120A (ja) | 半導体装置におけるウェハーマーキング装置 | |
| US20030133116A1 (en) | Apparatus and method for die placement using transparent plate with fiducials | |
| TW201600349A (zh) | 多色列印技術 | |
| TW202020930A (zh) | 遮罩支撑模板與其製造方法及框架一體型遮罩的製造方法 | |
| JP2001232839A (ja) | サーマルヘッド | |
| JP5908315B2 (ja) | 半導体ウェハマーキング装置とマーキング方法 | |
| JPH0845800A (ja) | 半導体ウエハおよびその識別方法 | |
| JPH05218216A (ja) | 半導体装置用パッケージ等の物品へのマーク表示方法 | |
| JPH09115930A (ja) | 半導体チップのピックアップ方法 | |
| JP2000091275A (ja) | 半導体素子の製造方法 | |
| JP3195319B2 (ja) | サーマルヘッド用発熱基板製造方法 | |
| JP2003220726A (ja) | サーマルヘッド及びサーマルヘッドの発熱素子の制御方法 | |
| KR100247153B1 (ko) | 웨이퍼 잉킹시 잉커 제어 방법 | |
| JP2002083784A (ja) | 半導体装置の製造方法 | |
| KR100232948B1 (ko) | 잉킹시 웨이퍼 이동 방법 | |
| JPH10240888A (ja) | バーコード形成部材、回路基板および回路基板製造方法 | |
| JP2005317571A (ja) | 部品不良箇所マーキング方法、多数個取り配線基板及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20040303 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080325 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080325 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20091104 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20091112 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100714 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100720 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20100915 |