JP2002299835A - Multilayered circuit board precursor and method of manufacturing multilayered circuit board - Google Patents

Multilayered circuit board precursor and method of manufacturing multilayered circuit board

Info

Publication number
JP2002299835A
JP2002299835A JP2001102709A JP2001102709A JP2002299835A JP 2002299835 A JP2002299835 A JP 2002299835A JP 2001102709 A JP2001102709 A JP 2001102709A JP 2001102709 A JP2001102709 A JP 2001102709A JP 2002299835 A JP2002299835 A JP 2002299835A
Authority
JP
Japan
Prior art keywords
resin film
insulating film
circuit board
film
multilayer circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001102709A
Other languages
Japanese (ja)
Inventor
Akira Imoto
晃 井本
Yuzuru Matsumoto
譲 松本
Norimitsu Fukamizu
則光 深水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2001102709A priority Critical patent/JP2002299835A/en
Publication of JP2002299835A publication Critical patent/JP2002299835A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a multilayered circuit board precursor that can be applied to reduce the thickness of an insulating film and can suppress the cutting and exposure of internal wiring at dicing time caused by the positional deviation, etc., of the wiring and the reliability drop of the wiring caused by the cutting and exposure. SOLUTION: A multilayered circuit board is manufactured by forming a laminate A on a resin film 11 by repetitively forming insulating films 13 which are formed by applying and drying slurry containing a ceramic material and an organic binder, via-hole conductors 14, and wiring patterns 15 which are formed by applying conductive paste to the surfaces of the films 13 and drying the paste. Then the laminate A is removed from the resin film 11 and baked. The maximum coefficient of thermal shrinkage of the resin film 11 in the thermal history of the film 11 from the formation of the insulating film 13 on the film 11 to the removal of the laminate A from the film 11 is controlled to <=0.3%, by sticking the film 11 to a supporting substrate 12 which is low in thermal shrinkage.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、電子回路形成に適
用される多層回路基板の製造に使用される前駆体、なら
びに多層回路基板の製造方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a precursor used for manufacturing a multilayer circuit board applied to electronic circuit formation, and a method for manufacturing a multilayer circuit board.

【0002】[0002]

【従来技術】従来、セラミックスは、その優れた電気特
性から多層回路基板用材料として多用されてきた。特に
近年はガラスセラミックスの実用化に伴い、今まで回路
基板では得られなかった高誘電率あるいは低誘電率のも
のも種々作製され、多層回路基板内にコンデンサ、イン
ダクタ、フイルタといった回路素子を内蔵する複雑な構
造を有するものも実用化されつつある。それら多層回路
基板の概略構造は、セラミックス内部に複数の配線層が
形成され、またセラミックス外部には内部の配線層と電
気的に接続され、かつ表層に部品実装またはマザーボー
ドに2次実装する為の接続端子用導体層等も設けられて
いる。
2. Description of the Related Art Conventionally, ceramics have been widely used as materials for multilayer circuit boards because of their excellent electrical properties. Especially, in recent years, with the practical use of glass ceramics, various types of high dielectric constant or low dielectric constant which have not been obtained with circuit boards until now are manufactured, and circuit elements such as capacitors, inductors, and filters are built in a multilayer circuit board. Those having a complicated structure are also being put to practical use. The schematic structure of these multilayer circuit boards is such that a plurality of wiring layers are formed inside the ceramics, and the ceramics are electrically connected to the internal wiring layers outside the ceramics, and are used for component mounting on the surface layer or secondary mounting on the motherboard. A connection terminal conductor layer and the like are also provided.

【0003】このような多層回路基板の一般的な製造方
法としては、まず基板材料としてのセラミック材料と有
機バインダ及び溶媒を混合してスラリーを調製し、その
スラリーをPET等のキャリアフイルム上に塗布して乾
燥した後、キャリアフィルムを剥がすことによって1層
の絶縁膜を得る。
As a general method for manufacturing such a multilayer circuit board, first, a slurry is prepared by mixing a ceramic material as a board material, an organic binder and a solvent, and the slurry is applied on a carrier film such as PET. After drying, the carrier film is peeled off to obtain one insulating film.

【0004】そして、キャリアフィルムから剥がされた
絶縁膜に、ビアホール導体形成及び配線パターン形成を
行い、それらを任意の層数で積層し、外部導体層を形成
した後、適宜、個片に分割した後、焼成することによっ
て得られている。
[0004] Then, via-hole conductors and wiring patterns are formed on the insulating film peeled off from the carrier film, and they are laminated in an arbitrary number of layers to form an external conductor layer, and then appropriately divided into individual pieces. Later, it is obtained by firing.

【0005】このような多層回路基板は、小型低背化、
内蔵素子数の増大といった要求から、絶縁膜の薄層化、
多積層化が要求されており、1層当りの絶縁膜の厚みも
従来の150μm程度のものから最近では100μm以
下、さらには50μm以下の薄層化が求められている。
[0005] Such a multilayer circuit board has a reduced size and height,
In response to demands such as an increase in the number of built-in elements,
Multilayering is required, and the thickness of the insulating film per layer is required to be reduced from the conventional thickness of about 150 μm to 100 μm or less, more preferably 50 μm or less.

【0006】このような薄層化された絶縁膜を上記従来
のプロセス内で使用する場合、絶縁膜の単体による強度
が非常に低いため破れやすく、キャリアフイルムから絶
縁膜を早い段階で離脱させることができないという問題
がある。そのために、このような薄層化された絶縁膜に
対して、積層直前までキャリアフイルムを離脱させず、
積層後にフイルムを離脱させることが必要となる。
When such a thinned insulating film is used in the above-mentioned conventional process, the strength of the insulating film alone is very low, so that the insulating film is easily broken, and the insulating film is detached from the carrier film at an early stage. There is a problem that can not be. Therefore, the carrier film is not detached from such a thinned insulating film until immediately before lamination,
It is necessary to release the film after lamination.

【0007】[0007]

【発明が解決しようとする課題】ところが、キャリアフ
ィルムは、化学的安定性および廉価であることなどの要
求から一般にPETフイルムが用いられるが、このPE
Tは高温にさらされると熱収縮する性質を有する。従っ
て、キャリアフイルムに位置決め基準を設けていたとし
ても、熱風乾燥等の影響でキャリアフィルムの寸法が変
動し、積層精度が得られない、スナップライン或いは個
片分割する為のブレイクラインがずれるといった問題が
生じる。
However, a PET film is generally used as the carrier film due to requirements for chemical stability and low cost.
T has the property of thermally contracting when exposed to high temperatures. Therefore, even if a positioning reference is provided for the carrier film, the dimensions of the carrier film fluctuate due to the influence of hot-air drying and the like, so that the lamination accuracy cannot be obtained, and the snap line or the break line for dividing into individual pieces is shifted. Occurs.

【0008】具体的には、通常のPETフイルムの場
合、150℃の放置で1%以上の収縮が起こる。多くの
場合、PETフィルムをキャリアフィルムとして用いる
場合、10cm角以上のワークサイズで使用される。P
ETの収縮1%に絶縁膜が追従すると10cmに対し1
mmの収縮が発生することになる。その結果、焼成前に
個片分割の為のスナップラインを形成する際に、機械的
に寸法が合わなくなってしまい、本状況に合わせて、1
本ずつ画像認識して分割していけば工数がかかり、実用
的ではない。
Specifically, in the case of a normal PET film, shrinkage of 1% or more occurs at 150 ° C. In many cases, when a PET film is used as a carrier film, it is used with a work size of 10 cm square or more. P
If the insulating film follows the 1% ET shrinkage,
mm shrinkage will occur. As a result, when forming a snap line for dividing the pieces before firing, the dimensions do not match mechanically.
If image recognition is performed for each book and it is divided, it takes time and is not practical.

【0009】具体的には、多層回路基板表層に部品を実
装した後、スナップラインに沿って個片分割した際、ス
ナップラインのずれによって内部配線パターンの一部が
カットされてしまう場合が発生し、その結果、断線が発
生したり、カットされ露出した内部配線に水分が吸着し
化学的マイグレーションを起こしてショートするといっ
た問題につながってしまう。また、金属ケーシングを施
した際、金属ケースと露出した内部配線が接してショー
トするという問題にもつながる。
Specifically, when components are mounted on the surface layer of a multilayer circuit board and then divided into individual pieces along a snap line, a part of the internal wiring pattern may be cut due to a shift of the snap line. As a result, there is a problem that disconnection occurs or moisture is adsorbed on the cut and exposed internal wiring, causing chemical migration and causing a short circuit. In addition, when the metal casing is provided, there is also a problem that the metal case and the exposed internal wiring come into contact with each other to cause a short circuit.

【0010】また、寸法のずれの発生によって、多層回
路基板内のビアホール導体と配線パターンとの接続が不
十分となったり、多層回路基板表面にICなどを実装す
る時の電極位置のずれ、多層回路基板を2次実装する場
合の電極位置のずれなどの発生によって、回路や各実装
の信頼性等が低下するという問題がある。
[0010] In addition, due to the occurrence of the dimensional deviation, the connection between the via-hole conductor in the multilayer circuit board and the wiring pattern becomes insufficient, the electrode position shifts when mounting an IC or the like on the surface of the multilayer circuit board, When the circuit board is mounted secondarily, there is a problem that the reliability of the circuit and each mounting is reduced due to the occurrence of the displacement of the electrode position and the like.

【0011】従って、本発明は、絶縁膜の薄層化に適用
可能であり、個片分割時の内部配線のカット、露出、そ
れに伴う信頼性の低下を抑制した多層回路基板の製造に
適応可能な多層回路基板の前駆体と、それを用いた多層
回路基板の製造方法を提供することを目的とするもので
ある。
Therefore, the present invention can be applied to the thinning of the insulating film, and can be applied to the production of a multilayer circuit board in which the cut and exposure of the internal wiring at the time of dividing into individual pieces and the accompanying reduction in reliability are suppressed. It is an object of the present invention to provide a multilayer circuit board precursor and a method for manufacturing a multilayer circuit board using the same.

【0012】[0012]

【課題を解決するための手段】本発明は、樹脂フィルム
の表面に、セラミック材料と有機バインダとを含むセラ
ミック絶縁膜と、該セラミック絶縁膜表面に内部配線パ
ターンを被着形成してなるとともに、該セラミック絶縁
膜を貫通するビアホール導体を具備してなる多層回路基
板前駆体において、前記樹脂フィルムの前記絶縁膜形成
時から絶縁膜を樹脂フィルムから離脱させるまでの熱履
歴における最大熱収縮率が0.3%以下であることを特
徴とするものである。
According to the present invention, a ceramic insulating film containing a ceramic material and an organic binder is formed on a surface of a resin film, and an internal wiring pattern is formed on the surface of the ceramic insulating film. In the multilayer circuit board precursor having a via-hole conductor penetrating the ceramic insulating film, the maximum thermal shrinkage in the thermal history from the time of forming the insulating film of the resin film to the time of separating the insulating film from the resin film is 0. 0.3% or less.

【0013】また、本発明によれば、樹脂フイルム上
に、セラミック材料と有機バインダとを含む絶縁膜を形
成する工程と、該絶縁膜に貫通孔を形成し、該貫通孔に
導電性ペーストを充填してビアホール導体を形成する工
程と、前記絶縁膜表面に導電性ペーストを配線パターン
に塗布形成する工程と、前記配線パターンを形成した前
記絶縁膜の表面に、ビアホール導体および配線パターン
を有する絶縁膜を積層して積層体を形成する工程と、該
積層体を前記樹脂フィルムから離脱し、該積層体を焼成
する多層回路基板の製造方法であって、前記樹脂フィル
ムへの絶縁膜形成工程から積層体を樹脂フィルムから離
脱させるまでの熱履歴における前記樹脂フィルムの最大
熱収縮率を0.3%以下に制御したことを特徴とするも
のである。
Further, according to the present invention, a step of forming an insulating film containing a ceramic material and an organic binder on a resin film, forming a through hole in the insulating film, and applying a conductive paste to the through hole. Filling a via-hole conductor, applying a conductive paste to the surface of the insulating film to form a wiring pattern, and forming an insulating film having a via-hole conductor and a wiring pattern on the surface of the insulating film on which the wiring pattern is formed. A step of forming a laminate by laminating films, and a method of manufacturing a multilayer circuit board by separating the laminate from the resin film and firing the laminate, comprising: The maximum heat shrinkage of the resin film in the heat history until the laminate is released from the resin film is controlled to 0.3% or less.

【0014】上記の多層回路基板前駆体、多層回路基板
の製造方法においては、前記樹脂フイルムが、室温から
150℃における最大熱収縮率が0.5%以下であるこ
とが望ましい。また、前記樹脂フィルムを低熱収縮性の
支持基板に接着して樹脂フィルムを拘束することによっ
て収縮を抑制することができる。
In the above method for producing a multilayer circuit board precursor and a multilayer circuit board, the resin film preferably has a maximum thermal shrinkage of 0.5% or less from room temperature to 150 ° C. In addition, the resin film is bonded to a low heat shrinkable support substrate to restrain the resin film, thereby suppressing shrinkage.

【0015】また、本発明の前駆体は、1層当りの絶縁
膜の厚みが100μm以下である場合に最適である。更
に好ましくは50μm以下である。なお、ダイシングに
より個片分割する工程を有する場合、絶縁膜と樹脂フィ
ルムとを離脱させる前に行うことが望ましい。
The precursor of the present invention is most suitable when the thickness of the insulating film per layer is 100 μm or less. More preferably, it is 50 μm or less. In the case where there is a step of dividing into individual pieces by dicing, it is preferable to perform the step before separating the insulating film and the resin film.

【0016】本発明によれば、樹脂フィルムの絶縁膜形
成時から樹脂フィルムから絶縁膜を離脱させるまでの熱
履歴における樹脂フィルムの収縮率を0.3%以下に制
御することによって、樹脂フィルム上に形成された絶縁
膜の寸法の変動が抑制される結果、寸法精度が向上し、
多層回路基板におけるダイシング時に内部配線パターン
の一部がカットされ、内部配線が露出するなどの問題を
解消できる。
According to the present invention, the shrinkage ratio of the resin film in the heat history from the time of forming the insulating film of the resin film to the time of separating the insulating film from the resin film is controlled to 0.3% or less. As a result, the dimensional accuracy of the insulating film formed on
It is possible to eliminate the problem that a part of the internal wiring pattern is cut during dicing in the multilayer circuit board and the internal wiring is exposed.

【0017】[0017]

【発明の実施の形態】本発明の多層回路基板前駆体は、
基本構造として、図1に示すように、樹脂フイルム1上
に、セラミック材料と有機バインダとを含むセラミック
絶縁膜2を形成してなり、さらに、この絶縁膜2の表面
には多層回路基板における表面あるいは内部の配線パタ
ーン3が被着形成されてなるものである。またこの絶縁
膜2には、貫通するビアホール導体5が形成されてなる
ものである。
BEST MODE FOR CARRYING OUT THE INVENTION The multilayer circuit board precursor of the present invention comprises:
As a basic structure, as shown in FIG. 1, a ceramic insulating film 2 containing a ceramic material and an organic binder is formed on a resin film 1, and a surface of the insulating film 2 is formed on a surface of a multilayer circuit board. Alternatively, the internal wiring pattern 3 is formed by adhesion. The insulating film 2 is formed by forming a penetrating via-hole conductor 5.

【0018】本発明によれば、この前駆体における樹脂
フィルム1を樹脂フィルム表面に絶縁膜を形成した時か
ら絶縁膜を樹脂フィルムから離脱させるまでの熱履歴に
おける最大熱収縮率を0.3%以下に制御することが重
要である。即ち、この最大熱収縮率が0.3%よりも大
きいと、ワーク内の多層回路基板個片における配線やビ
アホール導体が追従して収縮することによるにずれが発
生し、ダイシング時に内部配線パターンの一部がカット
され、内部配線が露出したり、ビアホール導体間の接続
不良が発生するなどの問題が発生する。
According to the present invention, the maximum thermal shrinkage in the heat history from the time when the insulating film is formed on the surface of the resin film 1 to the time when the insulating film is separated from the resin film in the precursor is 0.3%. It is important to control: That is, if the maximum heat shrinkage ratio is larger than 0.3%, the wiring and via-hole conductors in the multilayer circuit board pieces in the work follow and shrink, resulting in a shift, and the dicing of the internal wiring pattern during dicing. Some of the cuts cause problems such as exposure of internal wiring and poor connection between via-hole conductors.

【0019】なお、この最大熱収縮率とは、樹脂フィル
ムのX−Y方向で収縮率が異なる場合があるために、樹
脂フィルム平面内における最大の収縮率を意味する。
The maximum heat shrinkage means the maximum shrinkage in the plane of the resin film because the shrinkage in the XY directions of the resin film may be different.

【0020】樹脂フィルム1の熱収縮を0.3%以下に
抑制する方法としては、1)熱履歴に対して収縮が小さ
い樹脂によってフィルムを形成する、2)樹脂フィルム
の収縮率が小さくなるように熱履歴を配慮する、3)熱
収縮しないように樹脂フイルムの収縮を拘束する、が挙
げられる。
The methods for suppressing the thermal shrinkage of the resin film 1 to 0.3% or less include: 1) forming a film with a resin having a small shrinkage with respect to the thermal history; and 2) reducing the shrinkage of the resin film. And 3) restraining the shrinkage of the resin film so as not to cause heat shrinkage.

【0021】1)の方法について、市販のPETフイル
ムA、Bの熱収縮挙動を図2に示した。これによれば、
PETフィルムAは80℃以上から急激に熱収縮率が大
きくなり、150℃では1%以上収縮するためにこのフ
ィルムでは、付与される温度を低くしないと収縮率を
0.3%以下に抑制することは非常に難しい。これに対
して、低熱収縮タイプのPETフィルムBは、150℃
で0.5%まで収縮率が低減されたものであるが、熱履
歴における最高温度を150℃とすると、必然的に0.
5%の収縮を発生する。従って、熱履歴を改善するか、
または他の方法と組み合わせることが必要となる。
FIG. 2 shows the heat shrinkage behavior of commercially available PET films A and B in the method 1). According to this,
Since the thermal shrinkage of PET film A rapidly increases from 80 ° C. or higher, and shrinks by 1% or more at 150 ° C., the shrinkage of this film is suppressed to 0.3% or less unless the applied temperature is lowered. It is very difficult. On the other hand, low heat shrinkage type PET film B
Although the shrinkage rate was reduced to 0.5% in the case of the above, if the maximum temperature in the heat history was set to 150 ° C., it was inevitably 0.1%.
Generates 5% shrinkage. So either improve the heat history or
Or it needs to be combined with other methods.

【0022】よって、樹脂フィルム自体の室温〜150
℃における最大熱収縮率は0.5%以下であることが前
駆体としての熱収縮を容易に制御することができる。
Therefore, the room temperature of the resin film itself to 150
When the maximum heat shrinkage at 0.5 ° C. is 0.5% or less, heat shrinkage as a precursor can be easily controlled.

【0023】2)の方法においては、樹脂フィルムに印
加される熱履歴としては、A)絶縁膜を形成するにあた
り、樹脂フィルム上にセラミック材料と有機バインダと
溶媒からなるスラリーを塗布した後、乾燥する工程、
B)絶縁膜の表面に導体ペーストを用いて配線層を印刷
した後、および貫通孔内に導体ペーストを充填した後に
乾燥する工程があげられる。
In the method 2), the thermal history applied to the resin film is as follows: A) In forming an insulating film, a slurry composed of a ceramic material, an organic binder and a solvent is applied on the resin film, and then dried. Process,
B) A step of drying after printing a wiring layer using a conductive paste on the surface of the insulating film and filling the through-hole with the conductive paste.

【0024】そこで、市販の樹脂フィルムを使用した場
合、A)B)の乾燥工程を80℃以下の温度で処理すれ
ば収縮率を0.3%以下にできる。80℃以下の温度で
乾燥させるためには、絶縁膜を形成するスラリー中に配
合する溶媒を低沸点溶媒、例えばトルエンにすればよ
い。そして、その溶媒に合わせた有機バインダを選択す
ればよい。また導体層の形成にあたって、ペースト中に
含有されている有機溶剤を低揮発点にしたもの、例えば
ターピネオールにすれば可能である。
Therefore, when a commercially available resin film is used, the shrinkage can be reduced to 0.3% or less by treating the drying steps A) and B) at a temperature of 80 ° C. or less. In order to dry at a temperature of 80 ° C. or lower, the solvent to be mixed in the slurry for forming the insulating film may be a low boiling point solvent, for example, toluene. Then, an organic binder that matches the solvent may be selected. In forming the conductor layer, the organic solvent contained in the paste can be made to have a low volatile point, for example, terpineol.

【0025】しかし、いずれの方法も0.3%以下にす
るという点では有効であるが、セラミック材料の種類に
よっては溶媒を変更できない場合がある。また、収縮率
をより小さくすることが必要な場合もある。そのような
場合、3)の方法が有効である。
However, although all of the methods are effective in reducing the content to 0.3% or less, the solvent may not be changed depending on the type of the ceramic material. In some cases, it is necessary to reduce the shrinkage rate. In such a case, the method 3) is effective.

【0026】具体的には、図1に示すように、樹脂フィ
ルム1を低熱収縮性を有する支持基板4に接着材で貼り
付けることによって、樹脂フィルム1の熱収縮を支持基
板4によって拘束させるものである。
More specifically, as shown in FIG. 1, a resin film 1 is bonded to a support substrate 4 having low heat shrinkage with an adhesive so that the heat shrinkage of the resin film 1 is restrained by the support substrate 4. It is.

【0027】用いる支持基板4としては、樹脂フィルム
1の絶縁膜形成時から樹脂フィルムから絶縁膜を離脱さ
せるまでの熱履歴における最大熱収縮率が0.05%以
下であることが望ましい。例えば、ガラス基板、アルミ
ナなどのセラミック基板、金属板の群から選ばれる少な
くとも1種が挙げられる。
As the supporting substrate 4 to be used, it is desirable that the maximum thermal shrinkage in the thermal history from the time of forming the insulating film of the resin film 1 to the time of separating the insulating film from the resin film is 0.05% or less. For example, at least one selected from the group consisting of a glass substrate, a ceramic substrate such as alumina, and a metal plate can be used.

【0028】本発明によれば、上記の1)2)3)のう
ちの1つまたは2つ以上の組み合わせ、特に少なくとも
3)の方法を取り入れることによって、あらゆる場合に
おいても適用することができる。
According to the present invention, it can be applied in any case by incorporating one or a combination of two or more of the above 1), 2) and 3), especially at least the method of 3).

【0029】本発明に基づき、多層回路基板を製造する
方法について、図3をもとに説明する。まず、樹脂フィ
ルム11を準備する。この樹脂フィルム11は、これに
付与される熱履歴に対応して、樹脂フィルム11の材質
を適宜選択する、あるいは前記3)の方法に従って、図
3(a)に示すように、樹脂フィルム11を所定の支持
基板12に貼り付ける。
A method of manufacturing a multilayer circuit board according to the present invention will be described with reference to FIG. First, a resin film 11 is prepared. As shown in FIG. 3A, the resin film 11 is formed by appropriately selecting the material of the resin film 11 in accordance with the heat history given to the resin film 11 or according to the method 3). It is attached to a predetermined support substrate 12.

【0030】次に、セラミック材料、有機バインダおよ
び溶剤を混合して調整したスラリーをドクターブレード
法などによって樹脂フィルムの表面に所定の厚みで塗
布、乾燥して絶縁膜13を形成する(b)。特に、多層
回路基板の小型低背化、薄層化にあたり、1層当りの絶
縁膜の乾燥後の厚みが50μm以下となるように塗布
し、塗布膜を樹脂フィルムの最大熱収縮率が0.3%を
超えない温度で乾燥して絶縁膜13を形成する。乾燥温
度は、スラリー中の溶媒の種類によって制御し、例えば
前記2)の方法に従い、溶媒としてトルエンを用い、有
機バインダとしてアクリル系樹脂を用いて、80℃以下
で乾燥することによって樹脂フィルム11上に絶縁膜1
3を形成することができる。
Next, a slurry prepared by mixing a ceramic material, an organic binder and a solvent is applied to the surface of the resin film with a predetermined thickness by a doctor blade method or the like, and dried to form an insulating film 13 (b). In particular, in order to reduce the size and height of the multilayer circuit board and make it thinner, the insulating film per layer is applied so that the thickness after drying is 50 μm or less, and the applied film has a maximum thermal shrinkage of the resin film of 0. The insulating film 13 is formed by drying at a temperature not exceeding 3%. The drying temperature is controlled depending on the type of the solvent in the slurry. For example, according to the method 2), toluene is used as the solvent, an acrylic resin is used as the organic binder, and the resin film 11 is dried at 80 ° C. or less. Insulation film 1
3 can be formed.

【0031】次に、絶縁膜13にビアホールとなる貫通
孔を形成し、その貫通孔内に導体ペーストを充填してビ
アホール導体14を形成する(c)。貫通孔は、例えば
YAGレーザを用いて形成すればよい。一般的にはビア
ホール導体14の体積は絶縁膜13と比較して小さいの
で、自然放置でも十分乾燥するが、ビアホール導体14
の体積が大きくなった場合、或いは工程時間を短縮した
い場合は乾燥をおこなってもよい。但し、このときの乾
燥温度は上記同様に配慮することが必要である。
Next, a through hole serving as a via hole is formed in the insulating film 13, and a conductive paste is filled in the through hole to form a via hole conductor 14 (c). The through holes may be formed using, for example, a YAG laser. In general, the volume of the via-hole conductor 14 is smaller than that of the insulating film 13, so that the via-hole conductor 14 is sufficiently dried even when left naturally.
The drying may be performed when the volume of is increased or when it is desired to reduce the process time. However, it is necessary to consider the drying temperature at this time in the same manner as described above.

【0032】次に、絶縁膜13の表面に配線パターン1
5を導電性ペーストを用いてスクリーン印刷法などによ
って印刷塗布し、再度乾燥する(d)。そして、この時
の乾燥温度も、ペースト中の溶媒の種類によって制御
し、例えば前記2)の方法に従い、溶媒としてターピネ
オールを用いれば、80℃以下で乾燥することができ
る。これによって、ビアホール導体14および配線パタ
ーン15を有した絶縁膜1層の前駆体が得られる。
Next, the wiring pattern 1 is formed on the surface of the insulating film 13.
5 is printed and applied using a conductive paste by a screen printing method or the like, and dried again (d). The drying temperature at this time is also controlled by the type of the solvent in the paste. For example, if terpineol is used as the solvent according to the method 2), the drying can be performed at 80 ° C. or less. Thereby, a precursor of one layer of the insulating film having the via-hole conductor 14 and the wiring pattern 15 is obtained.

【0033】なお、多層回路基板においては、ビアホー
ル導体14、配線パターン15を有する絶縁膜13が積
層された構造体からなるが、このような構造体を作製す
るためには、上記樹脂フィルム11の表面に形成された
1層目の絶縁膜13の上に、上記と同様にしてビアホー
ル導体、配線パターンを有する絶縁膜を積層形成するこ
とによって図3(e)のような積層体Aを形成すること
ができる。
The multilayer circuit board has a structure in which the insulating film 13 having the via hole conductor 14 and the wiring pattern 15 is laminated. In order to manufacture such a structure, the resin film 11 must be formed. By laminating an insulating film having a via-hole conductor and a wiring pattern on the first insulating film 13 formed on the surface in the same manner as above, a laminated body A as shown in FIG. 3E is formed. be able to.

【0034】また、別の積層方法としては、別の樹脂フ
ィルム表面にて、絶縁膜形成、ビアホール導体形成、お
よび配線パターン形成を行って、ビアホール導体14、
配線パターン15を有する絶縁膜13を形成し、この絶
縁膜13を樹脂フィルム11から離脱させ、既作製の絶
縁膜11の上に接着剤等を介して積層一体化させたり、
樹脂フィルムを離脱させずに接着剤を介して積層した
後、樹脂フィルム11を離脱する方法もある。これらの
場合も接着を良好にする為に加温する場合があるが、同
じく接着剤中の溶剤の種類によって温度を制御すればよ
い。
As another laminating method, an insulating film is formed, a via-hole conductor is formed, and a wiring pattern is formed on another resin film surface.
An insulating film 13 having a wiring pattern 15 is formed, and the insulating film 13 is separated from the resin film 11 and laminated and integrated on the already-formed insulating film 11 with an adhesive or the like.
There is also a method in which the resin film 11 is separated after laminating via an adhesive without separating the resin film. In these cases, heating may be performed in order to improve the adhesion, but the temperature may be controlled in accordance with the type of the solvent in the adhesive.

【0035】この積層体の形成にあたって、樹脂フィル
ムに位置合わせ基準を設けておくことによって積層時の
基準を同一にすることができるために、積層精度を高め
ることができる。
In the formation of the laminate, by providing a positioning reference to the resin film, the reference at the time of lamination can be made the same, so that the lamination accuracy can be improved.

【0036】また、多層回路基板個片を樹脂フィルム上
に個々に製造するのは非常に効率が悪いために、この積
層体Aには、複数の多層回路基板個片が一体的に配置さ
れており、この積層体Aの分割によって多層回路基板個
片を作製することができる。
Further, since it is very inefficient to manufacture individual multilayer circuit board pieces on a resin film, a plurality of multilayer circuit board pieces are integrally arranged on the laminate A. Thus, by dividing the laminate A, a multilayer circuit board piece can be manufactured.

【0037】分割の方法としては、例えば焼成前に分割
を行う。具体的には、上記の樹脂フィルム11上の積層
体Aに、溝16を形成して基板個片に分割する(f)。
支持基板12で基準をとり、且つ樹脂フィルム11の熱
収縮も小さいことから、ダイシングによって一括して分
割することが可能である。ダイシングの刃は、樹脂フイ
ルム11の途中まで入るようにして、支持基板12を傷
つけないようにすれば、支持基板12を再利用できて効
果的である。
As a method of division, for example, division is performed before firing. Specifically, a groove 16 is formed in the laminate A on the resin film 11 to divide the substrate into individual pieces (f).
Since the standard is set by the support substrate 12 and the heat shrinkage of the resin film 11 is small, it is possible to divide the resin film 11 at a time by dicing. If the dicing blade is inserted halfway through the resin film 11 so as not to damage the support substrate 12, the support substrate 12 can be reused and effective.

【0038】次に、樹脂フイルム11から積層体Aを離
脱させる(g)。積層体Aを樹脂フィルム11から離脱
させるために、予め樹脂フイルム11表面に熱発泡材を
塗布しておけば、発泡温度で加熱処理を施すことによっ
て、積層体Aを容易に離脱させるとともに、複数の基板
個片aが得られる。なおこの加熱処理で熱収縮が発生し
ても積層体A内の配線パターン15やビアホール導体1
4は位置が確定しているために位置ずれ等の発生はほと
んどない。
Next, the laminate A is detached from the resin film 11 (g). If a thermal foaming material is applied to the surface of the resin film 11 in advance in order to release the laminate A from the resin film 11, the laminate A can be easily released by performing a heating treatment at a foaming temperature. Is obtained. Note that even if heat shrinkage occurs due to this heat treatment, the wiring pattern 15 and the via-hole conductor 1 in the laminate A
In No. 4, since the position is fixed, there is almost no occurrence of a position shift or the like.

【0039】その後、この基板個片aを所定の温度で焼
成し、適宜、各回路基板裏面に2次実装のための外部電
極などを形成することによって多層回路基板を作製する
ことができる。
Thereafter, the substrate piece a is fired at a predetermined temperature, and external electrodes for secondary mounting and the like are formed on the back surface of each circuit board, whereby a multilayer circuit board can be manufactured.

【0040】なお、上記の分割処理について、上記では
分割処理を焼成前に行ったが、分割行為を焼成前に行う
と、多層回路基板を2次実装するための端面電極を形成
する際のバレル処理等が行いやすいという利点がある。
バレル処理によって多層回路基板の面取りを行うことが
できる為に2次実装時の接合強度を向上させることがで
きる。
In the above-described division processing, the division processing was performed before firing, but if the division action was performed before firing, a barrel for forming an end face electrode for secondary mounting of the multilayer circuit board was formed. There is an advantage that processing and the like can be easily performed.
Since the chamfering of the multilayer circuit board can be performed by the barrel processing, the bonding strength at the time of secondary mounting can be improved.

【0041】また、分割処理は、積層体Aを樹脂フィル
ム11から離脱させ、焼成し、部品搭載後に分割をおこ
なってもよい。この場合、大型基板のままで取り扱うこ
とができるために、部品の実装効率がよいという利点が
ある。
In the dividing process, the laminate A may be separated from the resin film 11, fired, and divided after the components are mounted. In this case, there is an advantage that the component mounting efficiency is high because the large substrate can be handled as it is.

【0042】[0042]

【実施例】セラミック材料としてアルミナ55重量部に
対して硼珪酸カルシウムガラス45重量部を混合したセ
ラミック材料に、有機バインダとしてポリメタクリルレ
ートを、溶媒としてトルエンを混合してスラリーを調製
した。
EXAMPLE A slurry was prepared by mixing a ceramic material obtained by mixing 45 parts by weight of calcium borosilicate glass with 55 parts by weight of alumina as a ceramic material, polymethacrylate as an organic binder, and toluene as a solvent.

【0043】一方、図2の室温〜150℃の最大熱収縮
率がそれぞれ1.0%と、0.5%の厚みが0.05m
mのPETフイルムA、B(いずれも大きさ300×3
00mm)を準備し、必要に応じて、このフィルムを厚
さ2mmのガラス製の支持基板にエポキシ樹脂によって
接着した。なお、表1には、樹脂フィルム自体の室温〜
絶縁膜乾燥温度までの最大熱収縮率を記載した。なお、
この支持基板の室温〜150℃の最大熱収縮率は0%で
ある。また、各樹脂フィルムの表面には、140℃で発
泡する熱発泡材を塗布した。
On the other hand, the maximum thermal shrinkage from room temperature to 150 ° C. in FIG.
m PET films A and B (both 300 x 3
00 mm) was prepared, and this film was bonded to a glass support substrate having a thickness of 2 mm with an epoxy resin as needed. In Table 1, the room temperature of the resin film itself is shown.
The maximum heat shrinkage up to the insulating film drying temperature is described. In addition,
The maximum thermal shrinkage of this support substrate from room temperature to 150 ° C. is 0%. Further, a thermal foaming material that foams at 140 ° C. was applied to the surface of each resin film.

【0044】そして、上記のPETフィルム上に、上記
スラリーを乾燥後の絶縁膜厚50μmとなるように塗
布、表1に示すピーク温度65℃、ピーク時間10分、
ピーク温度130℃で5分乾燥し、セラミック絶縁膜を
得た。
Then, the slurry was applied on the PET film so as to have an insulating film thickness of 50 μm after drying, and a peak temperature of 65 ° C. and a peak time of 10 minutes shown in Table 1 were used.
Drying was performed at a peak temperature of 130 ° C. for 5 minutes to obtain a ceramic insulating film.

【0045】そして、絶縁膜にレーザー光によって直径
が150μmの貫通孔を形成するとともに、この貫通孔
内に銀ペーストを充填した。また、銀ペーストにより絶
縁膜表面にスクリーン印刷法で配線パターンを印刷塗布
した。銀ペーストは、銀粉末にホウ珪酸ガラスフリット
を添加したもので、溶媒にはターピネオールまたはブチ
ルカルビトールアセテート、有機バインダにエチルセル
ロースを使用した。なお、配線の印刷膜厚は乾燥後に1
00μmとなるように調整した。尚、スクリーン印刷法
での配線パターンの位置決めは、支持基板の外辺を基準
とした。スクリーン印刷後の配線パターンの乾燥は、タ
ーピネオール使用の場合、ピーク温度65℃、ブチルカ
ルビトートアセテートの場合、ピーク温度130℃で、
いずれもピーク時間20分で実施した。
Then, a through hole having a diameter of 150 μm was formed in the insulating film by laser light, and the through hole was filled with a silver paste. In addition, a wiring pattern was printed and applied to the surface of the insulating film with a silver paste by a screen printing method. The silver paste was obtained by adding borosilicate glass frit to silver powder. Terpineol or butyl carbitol acetate was used as a solvent, and ethyl cellulose was used as an organic binder. The printed film thickness of the wiring is 1 after drying.
It was adjusted to be 00 μm. In addition, the positioning of the wiring pattern by the screen printing method was based on the outer side of the support substrate. The drying of the wiring pattern after screen printing is performed at a peak temperature of 65 ° C. in the case of using terpineol, and a peak temperature of 130 ° C. in the case of butyl carbitol acetate.
All were performed with a peak time of 20 minutes.

【0046】その後、上記絶縁膜の塗布、乾燥と、ビア
ホール導体形成、配線パターンの塗布、乾燥を繰り返
し、絶縁膜16層の積層体を得た。
Thereafter, the application and drying of the insulating film, the formation of via-hole conductors, the application of a wiring pattern and the drying were repeated to obtain a laminate of 16 insulating films.

【0047】次に、ダイシングによりダイシング刃を樹
脂フィルムの途中まで入れて積層体を基板個片に分割し
た。この時点での樹脂フィルムの寸法を測定し、初期の
樹脂フィルムの寸法に対する最大収縮率を表1に示し
た。更に分割された該積層体をピーク温度160℃、ピ
ーク時間10分で加熱処理して、樹脂フィルムを離脱さ
せて各多層回路基板個片を得た。
Next, a dicing blade was inserted halfway through the resin film by dicing to divide the laminate into individual substrate pieces. The dimensions of the resin film at this point were measured, and the maximum shrinkage relative to the initial dimensions of the resin film is shown in Table 1. Further, the divided laminate was subjected to a heat treatment at a peak temperature of 160 ° C. and a peak time of 10 minutes to release the resin film to obtain individual multilayer circuit board pieces.

【0048】その後、各基板個片をピーク温度900℃
で焼成し、外部電極として銀ペーストを塗布、ピーク温
度850℃で焼成し、多層回路基板を得た。
Thereafter, each substrate piece was heated to a peak temperature of 900 ° C.
And a silver paste was applied as an external electrode, and baked at a peak temperature of 850 ° C. to obtain a multilayer circuit board.

【0049】作製した多層回路基板に対して、121
℃、2気圧中に24時間保持し、配線やビアホール導体
の位置ずれに伴う回路不良、配線の露出に伴うマイグレ
ーションの発生によるショートを不良品とし、良品率を
表1に示した。
For the manufactured multilayer circuit board, 121
The temperature was maintained at 2 ° C. and 2 atm for 24 hours, and a defective circuit was determined as a defective due to a circuit failure due to a positional displacement of the wiring or via-hole conductor and a short circuit caused by migration due to the exposure of the wiring.

【0050】[0050]

【表1】 [Table 1]

【0051】表1の結果から明らかなように、樹脂フィ
ルムの熱履歴における熱収縮を0.3%以下とすること
によって良品率の高い多層回路基板を作製することがで
きた。
As is clear from the results shown in Table 1, a multilayer circuit board having a high yield rate can be manufactured by setting the heat shrinkage in the heat history of the resin film to 0.3% or less.

【0052】[0052]

【発明の効果】以上詳述した通り、本発明の多層回路基
板前駆体は、絶縁膜を樹脂フィルムから離脱させるま
で、具体的には樹脂フィルムの表面に絶縁膜を形成し、
配線とともに積層形成した積層体を絶縁膜から離脱する
までの熱履歴における樹脂フィルムの最大熱収縮率を
0.3%以下とすることによって、内部配線のパターン
やビアホール導体の寸法精度や位置精度が向上し、回路
不良や、ダイシング時の配線のカット、露出、それに伴
う信頼性低下といった問題が解決された多層回路基板を
高い歩留りで得ることができる。
As described in detail above, the multilayer circuit board precursor of the present invention forms an insulating film on the surface of the resin film until the insulating film is separated from the resin film,
By setting the maximum thermal shrinkage of the resin film in the heat history until the laminated body formed with the wiring is released from the insulating film to 0.3% or less, the dimensional accuracy and positional accuracy of the internal wiring pattern and the via hole conductor can be improved. It is possible to obtain a high-yield multilayer circuit board in which the problems such as the circuit failure, the cut and the exposure of the wiring at the time of dicing, and the resulting reduction in reliability are solved.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明における多層回路基板前駆体の基本構造
を説明するための概略断面図である。
FIG. 1 is a schematic cross-sectional view for explaining a basic structure of a multilayer circuit board precursor according to the present invention.

【図2】PETフイルムの最大熱収縮率を示すグラフで
ある。
FIG. 2 is a graph showing the maximum heat shrinkage of a PET film.

【図3】本発明における多層回路基板の製造方法を説明
するための工程図である。
FIG. 3 is a process diagram illustrating a method for manufacturing a multilayer circuit board according to the present invention.

【符号の説明】[Explanation of symbols]

1 樹脂フィルム 2 セラミック絶縁膜 3 配線パターン 4 支持基板 5 ビアホール導体 11 樹脂フィルム 12 支持基板 13 絶縁膜 14 ビアホール導体 15 配線パターン 16 ダイシング溝 A 積層体 a 基板個片 REFERENCE SIGNS LIST 1 resin film 2 ceramic insulating film 3 wiring pattern 4 support substrate 5 via hole conductor 11 resin film 12 support substrate 13 insulating film 14 via hole conductor 15 wiring pattern 16 dicing groove A laminated body a substrate piece

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 4G055 AA08 AC09 BA83 BB01 5E346 AA12 AA15 AA32 AA43 CC02 CC17 CC39 DD03 DD13 DD34 EE23 EE24 EE29 FF01 FF05 GG03 GG04 GG06 GG07 GG08 GG09 GG15 GG19 HH33  ──────────────────────────────────────────────────続 き Continued on the front page F term (reference) 4G055 AA08 AC09 BA83 BB01 5E346 AA12 AA15 AA32 AA43 CC02 CC17 CC39 DD03 DD13 DD34 EE23 EE24 EE29 FF01 FF05 GG03 GG04 GG06 GG07 GG08 GG09 GG15 GG19 HH33

Claims (8)

【特許請求の範囲】[Claims] 【請求項1】樹脂フィルムの表面に、セラミック材料と
有機バインダとを含むセラミック絶縁膜と、該セラミッ
ク絶縁膜表面に内部配線パターンを被着形成してなると
ともに、該セラミック絶縁膜を貫通するビアホール導体
を具備してなる多層回路基板前駆体において、前記樹脂
フィルムの前記絶縁膜形成時から絶縁膜を樹脂フィルム
から離脱させるまでの熱履歴における最大熱収縮率が
0.3%以下であることを特徴とする多層回路基板前駆
体。
1. A ceramic insulating film containing a ceramic material and an organic binder on a surface of a resin film, and an internal wiring pattern formed on the surface of the ceramic insulating film, and a via hole penetrating the ceramic insulating film. In the multilayer circuit board precursor having a conductor, the maximum heat shrinkage in the heat history from the time of the formation of the insulating film of the resin film to the time the insulating film is separated from the resin film is 0.3% or less. Characteristic multilayer circuit board precursor.
【請求項2】前記樹脂フイルムが、室温から150℃に
おける最大熱収縮率が0.5%以下であることを特徴と
する請求項1記載の多層回路基板前駆体。
2. The multilayer circuit board precursor according to claim 1, wherein the resin film has a maximum heat shrinkage of 0.5% or less from room temperature to 150 ° C.
【請求項3】前記樹脂フィルムが低熱収縮性の支持基板
に接着されていることを特徴とする請求項1または請求
項2記載の多層回路基板前駆体。
3. The multilayer circuit board precursor according to claim 1, wherein the resin film is adhered to a low heat shrinkable support substrate.
【請求項4】1層当りの絶縁膜の厚みが、100μm以
下であることを特徴とする請求項1乃至請求項3のいず
れか記載の多層回路基板前駆体。
4. The multilayer circuit board precursor according to claim 1, wherein the thickness of the insulating film per layer is 100 μm or less.
【請求項5】樹脂フイルム上に、セラミック材料と有機
バインダとを含む絶縁膜を形成する工程と、該絶縁膜に
貫通孔を形成し、該貫通孔に導電性ペーストを充填して
ビアホール導体を形成する工程と、前記絶縁膜表面に導
電性ペーストを配線パターンに塗布形成する工程と、前
記配線パターンを形成した前記絶縁膜の表面に、ビアホ
ール導体および配線パターンを有する絶縁膜を積層して
積層体を形成する工程と、該積層体を前記樹脂フィルム
から離脱し、該積層体を焼成する多層回路基板の製造方
法であって、前記樹脂フィルムへの絶縁膜形成工程から
前記積層体を樹脂フィルムから離脱させるまでの熱履歴
における前記樹脂フィルムの最大熱収縮率を0.3%以
下に制御したことを特徴とする多層回路基板の製造方
法。
5. A step of forming an insulating film containing a ceramic material and an organic binder on a resin film, forming a through hole in the insulating film, filling the through hole with a conductive paste to form a via hole conductor. Forming, applying and forming a conductive paste on a wiring pattern on the surface of the insulating film, and laminating and laminating an insulating film having a via-hole conductor and a wiring pattern on the surface of the insulating film on which the wiring pattern is formed. Forming a body, and removing the laminate from the resin film, and baking the laminate to produce a multilayer circuit board, wherein the step of forming an insulating film on the resin film includes removing the laminate from the resin film. Wherein the maximum thermal shrinkage of the resin film in the heat history until the resin film is separated from the substrate is controlled to 0.3% or less.
【請求項6】前記樹脂フイルムの室温から150℃にお
ける最大熱収縮率が0.5%以下であることを特徴とす
る請求項5記載の多層回路基板の製造方法。
6. The method for manufacturing a multilayer circuit board according to claim 5, wherein the maximum thermal shrinkage of said resin film from room temperature to 150 ° C. is 0.5% or less.
【請求項7】1層当りの絶縁膜の厚みが、100μm以
下である請求項5または請求項6記載の多層回路基板の
製造方法。
7. The method according to claim 5, wherein the thickness of the insulating film per layer is 100 μm or less.
【請求項8】前記積層体を樹脂フィルムから離脱させる
前に、前記積層体を樹脂フィルムとともに、ダイシング
により多層回路基板個片に分割する工程を具備すること
を特徴とする請求項5乃至請求項7のいずれか記載の多
層回路基板の製造方法。
8. The method according to claim 5, further comprising a step of dividing the laminate together with the resin film into individual multilayer circuit boards by dicing before separating the laminate from the resin film. 8. The method for manufacturing a multilayer circuit board according to any one of items 7.
JP2001102709A 2001-03-30 2001-03-30 Multilayered circuit board precursor and method of manufacturing multilayered circuit board Pending JP2002299835A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001102709A JP2002299835A (en) 2001-03-30 2001-03-30 Multilayered circuit board precursor and method of manufacturing multilayered circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001102709A JP2002299835A (en) 2001-03-30 2001-03-30 Multilayered circuit board precursor and method of manufacturing multilayered circuit board

Publications (1)

Publication Number Publication Date
JP2002299835A true JP2002299835A (en) 2002-10-11

Family

ID=18955868

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001102709A Pending JP2002299835A (en) 2001-03-30 2001-03-30 Multilayered circuit board precursor and method of manufacturing multilayered circuit board

Country Status (1)

Country Link
JP (1) JP2002299835A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010125924A1 (en) * 2009-04-30 2010-11-04 株式会社村田製作所 Ceramic multilayer substrate producing method
JP2016134424A (en) * 2015-01-16 2016-07-25 株式会社村田製作所 Method of manufacturing multilayer wiring board

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010125924A1 (en) * 2009-04-30 2010-11-04 株式会社村田製作所 Ceramic multilayer substrate producing method
CN102415227A (en) * 2009-04-30 2012-04-11 株式会社村田制作所 Ceramic multilayer substrate producing method
CN102415227B (en) * 2009-04-30 2014-07-09 株式会社村田制作所 Ceramic multilayer substrate producing method
JP2016134424A (en) * 2015-01-16 2016-07-25 株式会社村田製作所 Method of manufacturing multilayer wiring board

Similar Documents

Publication Publication Date Title
JP2004134806A (en) Ceramic capacitor baked at same time, and method for forming ceramic capacitor to use in printed circuit board
KR100462289B1 (en) Conductive paste, Ceramic multilayer substrate, and Method for manufacturing ceramic multilayer substrate
JP2000277369A (en) Multilayer ceramic electronic component and conductive paste thereof
JP2006196877A (en) Thick-film capacitor, printed substrate with thick-film capacitor embedded inside, method for forming such capacitor, and method for forming printed substrate
US6942833B2 (en) Ceramic multilayer substrate manufacturing method and unfired composite multilayer body
JP3351043B2 (en) Method for manufacturing multilayer ceramic substrate
US7186307B2 (en) Method for manufacturing a ceramic multilayer circuit board
JP2004106540A (en) Composite and its manufacturing process, and manufacturing process of ceramic substrate
JP2002299835A (en) Multilayered circuit board precursor and method of manufacturing multilayered circuit board
JP2004319706A (en) Conductive paste, and multilayer substrate and its manufacturing method
JPH11224984A (en) Production of ceramic multilayered substrate
JP2004202831A (en) Composite sheet, laminate, method for manufacturing composite sheet and laminate, and laminated component
JP2002299155A (en) Laminated electronic component precursor and method for manufacturing the laminated electronic component
JP3188086B2 (en) Ceramic wiring board, its manufacturing method and its mounting structure
JP2009152614A (en) Multilayer ceramic substrate manufacturing method
JP2001015930A (en) Multilayer printed wiring board and manufacture thereof
JP3898653B2 (en) Manufacturing method of glass ceramic multilayer wiring board
JP2002076628A (en) Manufacturing method of glass ceramic substrate
JP3495203B2 (en) Circuit board manufacturing method
JPH05327220A (en) Manufacture of multilayer ceramic base
JP2003347731A (en) Stacked ceramic electronic part and method for its manufacturing
JP2005183828A (en) Multilayer substrate and its production process
JPH0964230A (en) Manufacture of ceramic substrate
JP2005072500A (en) Composite sheet, laminate, method for manufacturing them, and laminated part
JPH06268376A (en) Manufacture of multilayer circuit board