JP3495203B2 - Circuit board manufacturing method - Google Patents

Circuit board manufacturing method

Info

Publication number
JP3495203B2
JP3495203B2 JP25812296A JP25812296A JP3495203B2 JP 3495203 B2 JP3495203 B2 JP 3495203B2 JP 25812296 A JP25812296 A JP 25812296A JP 25812296 A JP25812296 A JP 25812296A JP 3495203 B2 JP3495203 B2 JP 3495203B2
Authority
JP
Japan
Prior art keywords
circuit board
wiring conductor
green sheet
conductor
glass layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP25812296A
Other languages
Japanese (ja)
Other versions
JPH10107442A (en
Inventor
聡浩 坂ノ上
将文 久高
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP25812296A priority Critical patent/JP3495203B2/en
Publication of JPH10107442A publication Critical patent/JPH10107442A/en
Application granted granted Critical
Publication of JP3495203B2 publication Critical patent/JP3495203B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

【発明の詳細な説明】 【0001】 【発明が属する技術分野】本発明は、オーバーコートガ
ラス層を表面配線導体の表面上に精度よく、しかも積層
した誘電体層間の剥離現象を抑えることができる小型な
積層構造の回路基板の製造方法に関するものである。 【0002】 【従来の技術】積層構造の回路基板は、複数の誘電体層
が積層して成る積層体に、ビアホール導体を含む内部配
線導体を内装し、積層体の表面に表面配線導体を形成
し、さらに、表面配線導体の所定位置、例えば各種電子
部品が搭載される部分や外部との電気的な接続を行う端
子電極部分を除いてオーバーコートガラス層が形成され
て構成されていた。 【0003】このような構造の回路基板の製造方法は、
主に、誘電体層となるグリーンシート多層方法が用いら
れ、生産性を考慮して、複数の回路基板領域を有する大
型のグリーンシートを用いていた。 【0004】例えば、積層体の表面に位置する誘電体層
となる第1グリーンシートの各回路基板領域に、ビアホ
ール導体となる貫通穴を形成し、貫通穴に導電性ペース
トを印刷充填するとともに、このグリーンシート上に、
表面配線導体となる導体膜を印刷形成する。 【0005】また、積層体の表面誘電体層以外の誘電体
層となる第2グリーンシートの各回路基板領域に、ビア
ホール導体となる貫通穴を形成し、貫通穴に導電性ペー
ストを印刷充填するとともに、このグリーンシート上
に、内部配線導体となる導体膜を印刷形成する。 【0006】その後、第1、第2のグリーンシートを順
次積層していた。これにより、未焼成状態の大型積層体
が達成される。 【0007】次に、未焼成状態の大型積層体を各回路基
板領域毎に区画する分割溝をプレス成型などにより形成
する。 【0008】次に、未焼成状態の大型回路積層を焼成処
理して、分割溝で各回路基板領域が区画された大型積層
体を形成する。 【0009】次に、大型積層体の各回路基板領域毎に、
表面配線導体の所定位置を被覆するオーバーコートガラ
ス層を、ガラスペーストの印刷、焼きつけにより形成
し、大型回路基板を形成する。 【0010】最後に、分割溝に沿って分割処理を行い、
大型回路基板から個々の複数の回路基板を抽出してい
た。 【0011】しかし、近時、誘電体層を構成する材料
に、焼成温度を800〜1050℃と比較的低い温度で
焼成可能なガラス−セラミック材料を用いることによ
り、内部配線導体、表面配線導体の材料に、Au、A
g、Cuなどの材料を用いることができ、しかも、表面
配線導体を保護するオーバーコートガラス層までもが、
一体的に焼成可能となった。 【0012】これにより、オーバーコートガラス層の形
成を、焼結収縮した状態の焼成された大型積層体の表面
に形成するのではなく、表面配線導体との位置関係を規
定し易い焼成前の大型積層体の状態で、オーバーコート
ガラス層を形成し、大型積層体、表面配線導体ととも
に、同時に焼成することが可能となる。 【0013】 【発明が解決しようとする課題】しかし、上述の製造方
法のように、未焼成状態の大型回路基板の表面に、オー
バーコートガラス層を、焼成収縮による積層体の寸法の
変動前に形成することができても、積層体を構成する誘
電体層間の剥離現象が逆に発生してしまう。 【0014】即ち、オーバーコートガラス層は、未焼成
大型積層体の各回路基板領域毎に、表面配線の所定位置
のみに形成することから、分割溝が形成される部分には
形成しないことが一般的にである。 【0015】このため、積層処理時の加圧処理により、
未焼成大型積層回路基板において、オーバーコートガラ
ス層となる層が形成されている部分と、形成されていな
い部分とで、積層体のグリーンシート間の接着力が相違
してしてしまい、オーバーコートガラス層となる層が形
成されていない部分の積層体の誘電体層間で剥離現象が
発生してしまう。 【0016】また、オーバーコートガラス層の端部と表
面配線導体の端部との関係においては、表面配線導体の
端部から一定間隔の余分をもって、オーバーコートガラ
ス層を形成する必要があり、さらに、オーバーコートガ
ラス層と分割溝との間に所定間隔を設けていたため、実
際の表面配線導体のパターンに対して、回路基板が大型
化してしまうという問題があった。 【0017】本発明は、上述の問題点に鑑みて案出され
たものであり、その目的は、オーバーコートガラス層を
表面配線導体上に精度よく形成することができ、しか
も、積層体内の誘電体層間の剥離現象を防止でき、小型
な回路基板の製造方法を提供することにある。 【0018】 【課題を解決するための具体的な手段】本発明の回路基
板の製造方法は、複数の回路基板領域を有する1枚の第
1グリーンシートと、少なくとも1枚の第2グリーシー
トを形成する工程と、前記第1グリーンシートの表面で
各回路基板領域に、表面配線導体となる導体膜を形成す
るとともに、前記表面配線導体を露出させる所定部分を
除いて、前記第1グリーンシートの略全面に、各回路基
板領域に跨がり、前記導体膜の一部を被覆するオーバー
コートガラス層となる膜を連続的に形成する工程と、前
記第2グリーンシート上の表面で各回路基板領域に、内
部配線導体となる導体膜を形成する工程と、前記第2グ
リーンシート上に第1グリーンシートを積層して、大型
積層体を形成し、しかる後、前記大型積層体に、各回路
基板領域を区画する分割溝を形成する工程と、前記大型
積層体を焼成し、内部配線導体、表面配線導体及びオー
バーコートガラス層を有する複数の回路基板からなる大
型回路基板を形成する工程と、前記大型回路基板を前記
分割溝に沿って分割し、個々の回路基板に分離する工程
と、を具備することを特徴とするものである。 【0019】 【作用】本発明の製造方法では、オーバーコートガラス
層となる膜は、大型積層体を形成する積層工程前であ
る、第1グリーンシート上の表面配線導体と形成に引き
続いて形成される。 【0020】即ち、オーバーコートガラス層となる膜
は、積層加圧処理による表面寸法の変動や焼成時に発生
する収縮挙動による表面寸法の変動に影響されない状態
で形成されることから、表面配線導体に対して、精度の
高いオーバーコートガラス層が形成できる。 【0021】しかも、分割溝が形成されたていない状態
で、第1グリーンシートの表面配線導体を露出させる所
定部分を除いて、大型積層体の略全面に連続的に形成さ
れている。即ち、積層加圧などの加圧工程を行っても、
大型積層体の略全面に渡って、略均一な積層密度となる
ため、焼成工程における積層密度の差異による誘電体層
間の剥離現象を抑えることができる。 【0022】同時に、オーバーコートガラス層との分割
溝との間隔を無視して、オーバーコートガラス層が形成
できるため、分割溝の形成位置と表面配線導体の端部の
みによって、回路基板の外周部分の寸法が決定されるた
め、回路基板の小型化が可能となる。 【0023】 【発明の実施の形態】以下、本発明の回路基板の製造方
法を図面に基づいて説明する。図1は、本発明に係る回
路基板の断面図である。 【0024】図1において、10は回路基板であり、回
路基板10は、ベースとなる積層体1と、積層体の表面
に形成した表面配線導体2、表面配線導体2の所定位置
を露出するように形成されたオーバーコートガラス層5
とから構成される。 【0025】また、積層体1は、その内部に内部配線導
体3、ビアホール導体4が内装されている。尚、ビアホ
ール導体4は広義には、内配線導体3に含まれるものと
する。また、6は、表面配線導体2に接続される電子部
品6である。 【0026】積層体1は、ガラス−セラミック材料から
なる誘電体層1a〜1eと、誘電体層1a〜1eの各層
間には、所定回路網を達成するや容量成分を発生するた
めの内部配線導体3が配置されている。また、誘電体層
1a〜1eには、その層の厚み方向を貫くビアホール導
体4が形成されている。 【0027】誘電体層1a〜1eは、例えば850〜1
050℃前後の比較的低い温度で焼成可能にするガラス
−セラミック材料からなる。具体的なセラミック材料と
しては、クリストバライト、石英、コランダム(αアル
ミナ)、ムライト、コージライトなどが例示できる。ま
た、ガラス材料として複数の金属酸化物を含むガラスフ
リットを焼成処理することによって、コージェライト、
ムライト、アノーサイト、セルジアン、スピネル、ガー
ナイト、ウイレマイト、ドロマイト、ペタライトやその
置換誘導体の結晶を少なくとも1種類を析出するもので
ある。この誘電体層1a〜1eの厚みは、例えば100
〜300μm程度である。 【0028】内部配線導体膜3、ビアホール導体4は、
Ag系(Ag単体、Ag−PdなどのAg合金)など導
体膜(導体)からなり、内部配線導体膜3の厚みは8〜
15μm程度であり、ビアホール導体4の直径は任意な
値とすることができるが、例えば直径は80〜250μ
mである。 【0029】また、積層体1の表面には、表面配線導体
膜2が形成されている。表面配線導体膜2は、Ag系
(Ag単体、Ag−PdなどのAg合金)やAu系(A
u単体、Au−Pd、Au−PtなどのAu合金)導体
膜からなる。 【0030】表面配線導体膜2は、主に表面の回路配線
を構成するとともに、半田を介して接合される電子部品
6の接続パッドとなったり、また、厚膜抵抗膜、厚膜コ
ンデンサ素子の端子電極となる。特に、誘電体層1aか
ら露出するビアホール導体4と接続する。 【0031】積層体1の全面には、表面配線導体3の上
述の接続パッドや端子電極などを露出するように、オー
バーコートガラス層5が形成されている。オーバーコー
トガラス層5は、800〜1050℃前後で同時焼成さ
れる低融点ガラス材料、好ましくは、誘電体層1a〜1
eに用いたガラス材料を主成分とするガラス材料からな
る。 【0032】このような回路基板は、生産性を考慮し
て、ガラス−セラミック材料の大型グリーンシートを用
いて、グリーンシート多層方法によって形成される。 【0033】まず、回路基板1の製造方法においては、
図2の工程図における(a)〜(d)である積層体1の
誘電体層1aとなる大型の第1グリーンシート、積層体
1の誘電体層1b〜1eとなる大型の第2グリーンシー
ト、内部配線導体3、ビアホール導体4を形成するため
の例えばAg系の導電性ペースト、表面配線導体2を形
成するための例えばAu系、Ag系、の導電性ペース
ト、オーバーコートガラス層5を形成するためのガラス
ペーストを用意する。 【0034】第1及び第2グリーンシートは、複数の回
路基板を抽出できるように、複数の回路基板領域を有し
ており、ガラス−セラミック材料から成なっている。例
えば、セラミック粉末、低融点ガラス成分のフリット、
有機バインダ、有機溶剤を均質混練したスラリーを、ド
クタブレード法によって所定厚みにテープ成型して、所
定大きさに切断してシートを作成する。 【0035】セラミック粉末は、クリストバライト、石
英、コランダム(αアルミナ)、ムライト、コージライ
トなどの絶縁セラミック材料、BaTiO3 、Pb4
2Nb2 12、TiO2 などの誘電体セラミック材
料、Ni−Znフェライト、Mn−Znフェライト(広
義の意味でセラミックという)なとの磁性体セラミック
材料などが挙げられ、その平均粒径1.0〜6.0μ
m、好ましくは1.5〜4.0μmに粉砕したものを用
いる。尚、セラミック材料は2種以上混合して用いられ
てもよい。特に、コランダムを用いた場合、コスト的に
有利となる。 【0036】低融点ガラス成分のフリットは、焼成処理
することによってコージェライト、ムライト、アノーサ
イト、セルジアン、スピネル、ガーナイト、ウイレマイ
ト、ドロマイト、ペタライトやその置換誘導体の結晶や
スピネル構造の結晶相を析出するものであればよく、例
えば、B2 3 、SiO2 、Al2 3 、ZnO、アル
カリ土類酸化物を含むガラスフリットが挙げられる。 【0037】上述のセラミック材料とガラス材料との構
成比率は、850〜1050℃の比較的低温で焼成する
ために、セラミック材料が10〜60wt%、好ましく
は30〜50wt%であり、ガラス材料が90〜40w
t%、好ましくは70〜50wt%である。 【0038】有機バインダは、固形分(セラミック粉
末、低融点ガラス成分のフリット)との濡れ性も重視す
る必要があり、比較的低温で且つ短時間の焼成工程で焼
失できるように熱分解性に優れたものが好ましく、アク
リル酸もしくはメタクリル酸系重合体のようなカルボキ
シル基、アルコール性水酸基を備えたエチレン性不飽和
化合物が好ましい。 【0039】溶剤として、有機系溶剤、水系溶剤を用い
ることができる。例えば、有機溶剤の場合には、2.
2.4−トリメチル−1.3−ペンタジオールモノイソ
ベンチートなどが用いられ、水系溶剤の場合には、水溶
性である必要があり、モノマー及びバインダには、親水
性の官能基、例えばカルボキシル基が付加されている。 【0040】その付加量は酸価で表せば2〜300あ
り、好ましくは5〜100である。付加量が少ない場合
は水への溶解性、固定成分の粉末の分散性が悪くなり、
多い場合は熱分解性が悪くなるため、付加量は、水への
溶解性、分散性、熱分解性を考慮して、上述の範囲で適
宜付加される。 【0041】次に、図2における(e)の工程のよう
に、誘電体層1a〜1eとなる第1及び第2グリーンシ
ートの各回路基板領域に、ビアホール導体4となる貫通
穴をパンチングによって形成する。同時に、図2におけ
る(f)、(g)の工程のように、該貫通穴にビアホー
ル導体4となる導体をAg系導電性ペーストの印刷・充
填によって形成するとともに、特に、(g)の工程のよ
うに、誘電体層1b〜1eとなる第2グリーンシート上
には、内部配線導体3となる導体膜をAg系導電性ペー
ストの印刷・乾燥によって形成する。また、(f)の工
程のように、誘電体層1aとなる第1グリーンシート上
には、表面配線導体2となる導体膜を、Ag系導電性ペ
ーストの印刷・乾燥によって形成する。この第1グリー
ンシート上には、(h)の工程のように、引き続いて、
オーバーコートガラス層5となる膜を、ガラスペースト
の印刷・乾燥によって形成する。 【0042】この工程を終了した状態の第1グリーシー
トを図3に示す。図3において、10aは第1グリーン
シート、21は表面配線導体2となる導体膜、41はビ
アホール導体4となる導体、51はオーバーコートガラ
ス層5となる膜である。 オーバーコートガラス層5と
なる膜は、表面配線導体2となる導体膜の所定位置、例
えば電子部品6の搭載用のパッドや出力端子などとなる
部分を除いて、第1グリーンシートの略全面に渡って形
成される。 【0043】ここで、ビアホール導体4、内部配線導体
膜3のAg系導電性ペーストは、Ag系(Ag単体、A
g−PdなどのAg合金)粉末、ホウ珪酸系低融点ガラ
スフリット、エチルセルロースなどの有機バインダー、
溶剤を均質混合したものが用いられる。 【0044】また、表面配線導体2のAg系導電性ペー
ストは、Ag系(Ag単体、Ag−PdなどのAg合
金)粉末、Pt粉末、低融点ガラスフリット、有機バイ
ンダー、溶剤を均質混合したものが用いられる。 【0045】また、オーバーコートガラス層5のガラス
ペーストは、グリーンシートの焼結挙動を近似させるた
め、グリーンシートの材料に用いた低融点ガラス成分の
フリットを主成分とする例えば、B2 3 、SiO2
Al2 3 、ZnO、アルカリ土類酸化物のガラスフリ
ット、有機バインダー、溶剤を均質混合したものが用い
られる。 【0046】次に、図2における(i)工程のように、
各回路基板領域にビアホール導体4となる導体、内部配
線導体3となる導体膜が形成された誘電体層1b〜1e
となる第2グリーンシート、表面配線導体2となる導体
膜、オーバーコートガラス層5となる膜が形成された誘
電体層1aとなる第1グリーンシートを、積層順に応じ
て積層し、例えば60kgf/cm3 の圧力で圧着等で
一体化して大型積層体を形成する。 【0047】この工程を終了した状態を図4に示す。図
4において、10b〜10eは誘電体層1b〜1eはな
る第2グリーンシートであり、第1グリーシート10a
と積層して、全体として未焼成状態の大型積層体100
を形成する。また、31は内部配線導体3となる導体膜
である。図3において、Xで示す点線は、各回路基板領
域の境界を示し、次の工程で分割溝が形成されることに
なる。 【0048】次に、図2における(j)工程のように、
未焼成状態の大型積層体に、詳しくは、オーバーコート
ガラス層5となる膜及び積層したグリーンシートの一部
を、各回路基板領域を区画するように形成する。 【0049】次に、図2における(k)工程のように、
未焼成状態の大型積層体、表面配線導体2となる導体
膜、オーバーコートガラス層5となる膜を、酸化性雰囲
気または大気雰囲気で同時焼成処理する。尚、この焼成
工程は、脱バインダ過程と焼結過程からなる。 【0050】脱バインダ過程は、誘電体層1a〜1eと
なるグリーンシート、内部配線導体3となる導体膜、ビ
アホール導体4となる導体、表面配線導体2となる導体
膜、オーバーコートガラス層5となる膜に含まれる有機
成分を焼失させるためのものであり、例えば500〜6
00℃の温度領域で行われる。 【0051】また、焼結過程は、ガラス−セラミックの
グリーンシートのガラス成分を結晶化させると同時にセ
ラミック粉末の粒界に均一に分散させ、積層体に一定強
度を与え、内部配線導体3となる導体膜、ビアホール導
体4となる導体、表面配線導体2となる導体膜の導電材
料の金属粉末、Ag粉末を粒成長させて、低抵抗化さ
せ、また、オーバーコートガラス層5となる膜を結晶化
反応させて、誘電体層1a〜1eと一体化させるもので
ある。これは、ピーク温度850〜1050℃に達する
までに行われる。 【0052】ここで、ガラス−セラミック材料が焼結反
応(焼結収縮)を開始する温度(約600℃)よりも低
い温度(例えば550℃)で、導電材料の金属粉末が
(焼結収縮)を開始することになる。 【0053】これにより、各回路基板領域の内部に内部
配線導体3、ビアホール導体4が形成され、且つ表面に
表面配線導体膜2、オーバーコートガラス層5が形成さ
れた大型回路基板が達成されることになる。 【0054】次に、表面配線導体2に接続する厚膜抵抗
素子、各種電子部品6を半田などで接合・実装を行う。 【0055】最後に、図2の(l)の工程のように、各
回路基板を区画する分割溝に沿って分割処理を行う。こ
れにより、大型回路基板からは、図1に示す複数の回路
基板10が抽出されることになる。 【0056】以上のように、本発明の製造方法では、オ
ーバーコートガラス層5となる膜51は、第1グリーン
シート10a、第2グリーンシート10b〜10eの積
層工程前に形成される。 【0057】従って、積層時の積層加圧((i)工程)
によって、グリーンシート10aの平面形状、大型積層
体100の平面形状が若干変形しても、その変形は、オ
ーバーコートガラス層5の印刷形成とは何等関係がない
ため、表面配線導体2上の所定位置に精度よくオーバー
コートガラス層5を形成することができる。 【0058】また、オーバーコートガラス層5となる膜
51は、各回路基板の領域に跨がって、第1グリーンシ
ート10a上の略全面に形成されているため、上述の表
面プレス処理、積層加圧処理時にも、表面配線導体2と
なる導体膜21、内部配線導体膜3となる導体膜31、
オーバーコートガラス層5となる膜51が形成されてい
る部位と、オーバーコートガラス層5となる膜のみが形
成される部位との、加圧後の積層密度を近似させること
ができるため、焼成処理時における焼結挙動が両部位で
近似し、従来のように、オーバーコートガラス層5を形
成していなかった部位での誘電体層の層間剥離現象を有
効に抑えることができる。 【0059】また、分割溝の形成位置を無視して、オー
バーコートガラス層5を形成できるため、従来のよう
に、表面配線導体2とオーバーコートガラス層5との関
係、オーバーコートガラス層5と分割溝を形成する位置
との関係を無視できる。これによって、表面配線導体2
と分割溝との関係のみを考慮すればよく、回路基板10
を小型化することができる。 【0060】 【実験例】本発明者は、オーバーコートガラス層5を分
割溝が形成される領域にも渡って形成した本発明品と、
オーバーコートガラス層5を分割溝が形成される領域に
形成しない従来品とで、その層間剥離現象の発生率を調
べた。尚、オーバーコートガラス層5となる膜の膜厚は
約30μmであり、従来品において、オーバーコートガ
ラス層5の端と分割溝との間隔を、0.3mmとした。 【0061】その結果、試料数、100ケに対して、本
発明品においては、回路基板1の端部に層間剥離が発生
したものはなかったが、従来品においては、51ケにお
いて、層間剥離が発生した。 【0062】 【発明の効果】以上のように本発明によれば、複数の回
路基板が抽出できる大型回路基板において、積層工程前
のグリーンシートの状態で、表面配線導体となる導体
膜、オーバーコートガラス層となる膜を形成したため、
その後の加圧工程により、グリーンシートが変形して
も、表面配線導体との位置関係の精度が保たれることに
なる。即ち、オーバーコートガラス層を精度良く、且つ
簡単に形成することができる。 【0063】また、大型回路基板から複数の回路基板を
抽出するための分割溝が形成される部分にもオーバーコ
ートガラス層を形成したため、焼成処理における焼結挙
動の差異による分割溝周辺の層間剥離現象が有効に抑え
ることができる。 【0064】さらに、従来のオーバーコートガラス層と
分割溝との間の間隔がなくるため、回路基板の小型化が
可能となる。
Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention provides an overcoat glass layer on the surface of a surface wiring conductor with high precision, and can suppress the phenomenon of peeling between laminated dielectric layers. The present invention relates to a method for manufacturing a circuit board having a small laminated structure. 2. Description of the Related Art In a circuit board having a laminated structure, an internal wiring conductor including a via-hole conductor is provided in a laminate formed by laminating a plurality of dielectric layers, and a surface wiring conductor is formed on the surface of the laminate. Further, an overcoat glass layer is formed except for a predetermined position of the surface wiring conductor, for example, a portion on which various electronic components are mounted and a terminal electrode portion for making an electrical connection to the outside. A method of manufacturing a circuit board having such a structure is as follows.
A green sheet multilayer method serving as a dielectric layer is mainly used, and a large green sheet having a plurality of circuit board regions is used in consideration of productivity. [0004] For example, a through-hole serving as a via-hole conductor is formed in each circuit board region of a first green sheet serving as a dielectric layer located on the surface of the laminate, and the through-hole is printed and filled with a conductive paste. On this green sheet,
A conductor film to be a surface wiring conductor is formed by printing. Further, a through hole serving as a via hole conductor is formed in each circuit board region of a second green sheet serving as a dielectric layer other than the surface dielectric layer of the laminate, and a conductive paste is printed and filled in the through hole. At the same time, a conductor film serving as an internal wiring conductor is printed on the green sheet. Thereafter, the first and second green sheets are sequentially laminated. Thereby, a large-sized laminate in an unfired state is achieved. Next, division grooves for partitioning the unsintered large-sized laminate for each circuit board region are formed by press molding or the like. Next, the large-sized circuit laminate in the unfired state is subjected to a baking treatment to form a large-sized laminate in which each circuit board region is partitioned by the dividing grooves. Next, for each circuit board region of the large laminate,
An overcoat glass layer covering a predetermined position of the surface wiring conductor is formed by printing and baking a glass paste to form a large circuit board. Finally, a dividing process is performed along the dividing groove,
Multiple individual circuit boards were extracted from a large circuit board. However, recently, by using a glass-ceramic material which can be fired at a relatively low temperature of 800 to 1050 ° C. as a material constituting the dielectric layer, the internal wiring conductor and the surface wiring conductor can be formed. Au, A for material
g, Cu and other materials can be used, and even the overcoat glass layer that protects the surface wiring conductors,
It can be fired integrally. Thus, the overcoat glass layer is not formed on the surface of the fired large-sized laminate in a sintering-shrinked state, but is formed on a large-sized unfired large-sized laminate in which the positional relationship with the surface wiring conductor can be easily defined. In the state of the laminate, the overcoat glass layer is formed, and can be simultaneously fired together with the large laminate and the surface wiring conductor. However, as in the above-described manufacturing method, an overcoat glass layer is formed on the surface of an unfired large circuit board before the size of the laminate is changed due to shrinkage during firing. Even if it can be formed, the peeling phenomenon between the dielectric layers constituting the laminated body will occur in reverse. That is, since the overcoat glass layer is formed only at a predetermined position of the surface wiring in each circuit board region of the large unfired large-sized laminate, it is generally not formed at the portion where the dividing groove is formed. It is. For this reason, by the pressure treatment at the time of the lamination processing,
In the unsintered large-sized laminated circuit board, the adhesive strength between the green sheets of the laminate differs between the portion where the layer to be the overcoat glass layer is formed and the portion where the layer is not formed, resulting in overcoating. A peeling phenomenon occurs between the dielectric layers of the portion of the laminate where the layer serving as the glass layer is not formed. Further, regarding the relationship between the end of the overcoat glass layer and the end of the surface wiring conductor, it is necessary to form the overcoat glass layer at a certain interval from the end of the surface wiring conductor. In addition, since a predetermined interval is provided between the overcoat glass layer and the dividing groove, there is a problem that the circuit board becomes larger than the actual pattern of the surface wiring conductor. The present invention has been devised in view of the above-mentioned problems, and has as its object to form an overcoat glass layer on a surface wiring conductor with high precision, and to further improve the dielectric properties of the laminated body. An object of the present invention is to provide a method for manufacturing a small circuit board, which can prevent a peeling phenomenon between body layers. A method of manufacturing a circuit board according to the present invention comprises the steps of: forming one first green sheet having a plurality of circuit board areas and at least one second green sheet; Forming a conductive film to be a surface wiring conductor on each circuit board area on the surface of the first green sheet, and excluding a predetermined portion exposing the surface wiring conductor, A step of continuously forming a film to be an overcoat glass layer that covers a part of the conductor film over substantially the entire circuit board region over substantially the entire surface; Forming a conductor film serving as an internal wiring conductor, and laminating a first green sheet on the second green sheet to form a large laminated body. Thereafter, each circuit board is formed on the large laminated body. Forming a dividing groove for partitioning a region, and baking the large-sized laminate to form a large-sized circuit board including a plurality of circuit boards having an internal wiring conductor, a surface wiring conductor, and an overcoat glass layer; Dividing the large circuit board along the dividing groove and separating the circuit board into individual circuit boards. According to the manufacturing method of the present invention, the film to be the overcoat glass layer is formed following the formation with the surface wiring conductor on the first green sheet before the laminating step of forming the large-sized laminate. You. That is, since the film to be the overcoat glass layer is formed without being affected by the fluctuation of the surface dimensions due to the laminating pressure treatment or the fluctuation of the surface dimensions due to the shrinkage behavior generated during firing, the film for the surface wiring conductor is formed. On the other hand, a highly accurate overcoat glass layer can be formed. Further, in the state where the division groove is not formed, the first green sheet is continuously formed on substantially the entire surface of the large-sized laminated body except for a predetermined portion exposing the surface wiring conductor. That is, even if a pressure step such as lamination pressure is performed,
Since a substantially uniform lamination density is obtained over substantially the entire surface of the large-sized laminated body, a peeling phenomenon between dielectric layers due to a difference in lamination densities in the firing step can be suppressed. At the same time, since the overcoat glass layer can be formed ignoring the distance between the overcoat glass layer and the dividing groove, the outer peripheral portion of the circuit board can be formed only by the forming position of the dividing groove and the end of the surface wiring conductor. Is determined, the circuit board can be reduced in size. Hereinafter, a method of manufacturing a circuit board according to the present invention will be described with reference to the drawings. FIG. 1 is a sectional view of a circuit board according to the present invention. In FIG. 1, reference numeral 10 denotes a circuit board. The circuit board 10 exposes a laminate 1 serving as a base, a surface wiring conductor 2 formed on the surface of the laminate, and predetermined positions of the surface wiring conductor 2. Overcoat glass layer 5 formed on
It is composed of The laminated body 1 has an internal wiring conductor 3 and a via-hole conductor 4 therein. The via-hole conductor 4 is included in the inner wiring conductor 3 in a broad sense. Reference numeral 6 denotes an electronic component 6 connected to the surface wiring conductor 2. The laminated body 1 includes dielectric layers 1a to 1e made of a glass-ceramic material and internal wirings for achieving a predetermined circuit network and generating a capacitance component between the dielectric layers 1a to 1e. The conductor 3 is arranged. In the dielectric layers 1a to 1e, via-hole conductors 4 penetrating the thickness direction of the layers are formed. The dielectric layers 1a to 1e are, for example, 850 to 1
It is made of a glass-ceramic material that can be fired at a relatively low temperature of around 050 ° C. Specific examples of the ceramic material include cristobalite, quartz, corundum (α-alumina), mullite, and cordierite. Further, by firing a glass frit containing a plurality of metal oxides as a glass material, cordierite,
It precipitates at least one kind of crystal of mullite, anorthite, serdian, spinel, garnite, willemite, dolomite, petalite or a substituted derivative thereof. The thickness of the dielectric layers 1a to 1e is, for example, 100
About 300 μm. The internal wiring conductor film 3 and the via hole conductor 4
It is made of a conductor film (conductor) such as Ag-based (Ag alone, Ag alloy such as Ag-Pd), and the thickness of the internal wiring conductor film 3 is 8 to
The diameter of the via hole conductor 4 can be set to an arbitrary value. For example, the diameter is 80 to 250 μm.
m. The surface wiring conductor film 2 is formed on the surface of the laminate 1. The surface wiring conductor film 2 is made of an Ag-based material (Ag alone, an Ag alloy such as Ag-Pd) or an Au-based material (A
u, an Au alloy such as Au-Pd and Au-Pt). The surface wiring conductor film 2 mainly constitutes a circuit wiring on the surface, serves as a connection pad for the electronic component 6 to be joined via solder, and serves as a thick film resistance film and a thick film capacitor element. It becomes a terminal electrode. In particular, it is connected to the via-hole conductor 4 exposed from the dielectric layer 1a. An overcoat glass layer 5 is formed on the entire surface of the laminate 1 so as to expose the above-mentioned connection pads and terminal electrodes of the surface wiring conductor 3. The overcoat glass layer 5 is made of a low-melting glass material co-fired at about 800 to 1050 ° C., preferably, the dielectric layers 1 a to 1
It is made of a glass material whose main component is the glass material used for e. Such a circuit board is formed by a green sheet multilayer method using large green sheets of a glass-ceramic material in consideration of productivity. First, in the method of manufacturing the circuit board 1,
A large first green sheet that becomes the dielectric layer 1a of the laminate 1 and a large second green sheet that becomes the dielectric layers 1b to 1e of the laminate 1, which are (a) to (d) in the process diagram of FIG. For example, an Ag-based conductive paste for forming the internal wiring conductor 3 and the via-hole conductor 4, an Au-based, Ag-based conductive paste for forming the surface wiring conductor 2, and an overcoat glass layer 5 are formed. Prepare a glass paste to perform. The first and second green sheets have a plurality of circuit board regions so that a plurality of circuit boards can be extracted, and are made of a glass-ceramic material. For example, ceramic powder, frit of low melting glass component,
A slurry obtained by uniformly kneading an organic binder and an organic solvent is tape-formed to a predetermined thickness by a doctor blade method, and cut into a predetermined size to form a sheet. The ceramic powder includes insulating ceramic materials such as cristobalite, quartz, corundum (α-alumina), mullite, cordierite, BaTiO 3 , Pb 4 F
e 2 Nb 2 O 12, the dielectric ceramic material, such as TiO 2, Ni-Zn ferrite, (referred to ceramic in a broad sense) Mn-Zn ferrite Do to as magnetic ceramic material can be mentioned, its average particle size 1 0.0-6.0μ
m, preferably 1.5 to 4.0 μm. Incidentally, two or more ceramic materials may be used in combination. In particular, the use of corundum is advantageous in terms of cost. The frit of the low-melting glass component precipitates a crystal phase of cordierite, mullite, anorthite, serdian, spinel, garnite, willemite, dolomite, petalite or a substituted derivative thereof or a crystal phase having a spinel structure by firing. Any material may be used, for example, glass frit containing B 2 O 3 , SiO 2 , Al 2 O 3 , ZnO, and alkaline earth oxide. The composition ratio of the above-mentioned ceramic material and glass material is such that the ceramic material is 10 to 60 wt%, preferably 30 to 50 wt% in order to fire at a relatively low temperature of 850 to 1050 ° C. 90-40w
t%, preferably 70 to 50 wt%. It is necessary to give importance to the wettability of the organic binder with a solid content (ceramic powder, frit of a low-melting glass component), and the organic binder is thermally decomposable so that it can be burned off in a relatively low-temperature and short-time firing step. Excellent ones are preferable, and ethylenically unsaturated compounds having a carboxyl group and an alcoholic hydroxyl group such as acrylic acid or methacrylic acid-based polymers are preferable. As the solvent, an organic solvent or an aqueous solvent can be used. For example, in the case of an organic solvent, 2.
For example, 2.4-trimethyl-1.3-pentadiol monoisoventilate is used. In the case of an aqueous solvent, it must be water-soluble, and the monomer and the binder include a hydrophilic functional group such as carboxyl. A group has been added. The amount of addition is 2 to 300, preferably 5 to 100 in terms of acid value. If the added amount is small, the solubility in water and the dispersibility of the powder of the fixed component become poor,
If the amount is large, the thermal decomposability deteriorates. Therefore, the addition amount is appropriately added in the above range in consideration of solubility in water, dispersibility, and thermal decomposability. Next, as shown in FIG. 2E, a through hole serving as a via hole conductor 4 is punched in each circuit board region of the first and second green sheets serving as the dielectric layers 1a to 1e by punching. Form. At the same time, as shown in steps (f) and (g) in FIG. 2, a conductor to be a via-hole conductor 4 is formed in the through-hole by printing and filling with an Ag-based conductive paste. As described above, on the second green sheet to be the dielectric layers 1b to 1e, a conductor film to be the internal wiring conductor 3 is formed by printing and drying an Ag-based conductive paste. Further, as in the step (f), a conductive film to be the surface wiring conductor 2 is formed on the first green sheet to be the dielectric layer 1a by printing and drying an Ag-based conductive paste. On the first green sheet, as in the step (h),
A film to be the overcoat glass layer 5 is formed by printing and drying a glass paste. FIG. 3 shows the first green sheet after the completion of this step. In FIG. 3, 10a is a first green sheet, 21 is a conductor film to be the surface wiring conductor 2, 41 is a conductor to be the via hole conductor 4, and 51 is a film to be the overcoat glass layer 5. The film to be the overcoat glass layer 5 is formed on substantially the entire surface of the first green sheet except for a predetermined position of the conductor film to be the surface wiring conductor 2, for example, a portion to be a pad for mounting the electronic component 6 and an output terminal. Formed across. Here, the Ag-based conductive paste of the via-hole conductor 4 and the internal wiring conductor film 3 is made of an Ag-based paste (Ag alone, A
Ag alloys such as g-Pd) powder, borosilicate low melting point glass frit, organic binders such as ethyl cellulose,
What mixed the solvent homogeneously is used. The Ag-based conductive paste of the surface wiring conductor 2 is a homogeneous mixture of Ag-based (Ag alone, Ag alloy such as Ag-Pd) powder, Pt powder, low melting glass frit, organic binder, and solvent. Is used. In order to approximate the sintering behavior of the green sheet, the glass paste of the overcoat glass layer 5 is mainly composed of the frit of the low melting point glass component used for the material of the green sheet, for example, B 2 O 3 , SiO 2 ,
A homogeneous mixture of Al 2 O 3 , ZnO, glass frit of alkaline earth oxide, organic binder, and solvent is used. Next, as in the step (i) in FIG.
Dielectric layers 1b to 1e each having a conductor serving as via-hole conductor 4 and a conductor film serving as internal wiring conductor 3 formed in each circuit board region.
A second green sheet, a conductor film serving as the surface wiring conductor 2, and a first green sheet serving as the dielectric layer 1a on which the film serving as the overcoat glass layer 5 is formed. A large-sized laminate is formed by pressure bonding at a pressure of 3 cm 3 . FIG. 4 shows a state in which this step has been completed. In FIG. 4, reference numerals 10b to 10e denote second green sheets formed of dielectric layers 1b to 1e, and first green sheets 10a.
And a large laminated body 100 in an unfired state as a whole.
To form Reference numeral 31 denotes a conductor film to be the internal wiring conductor 3. In FIG. 3, dotted lines indicated by X indicate boundaries between circuit board regions, and division grooves will be formed in the next step. Next, as shown in step (j) of FIG.
Specifically, a film to be the overcoat glass layer 5 and a part of the laminated green sheet are formed on the large-sized laminate in an unfired state so as to partition each circuit board region. Next, as shown in step (k) in FIG.
The unsintered large-sized laminate, the conductor film serving as the surface wiring conductor 2, and the film serving as the overcoat glass layer 5 are simultaneously fired in an oxidizing atmosphere or an air atmosphere. This firing step includes a binder removal step and a sintering step. The binder removal process includes the following steps: a green sheet serving as the dielectric layers 1a to 1e, a conductor film serving as the internal wiring conductor 3, a conductor serving as the via hole conductor 4, a conductor film serving as the surface wiring conductor 2, and an overcoat glass layer 5. To burn off organic components contained in the film, for example, 500 to 6
It is performed in a temperature range of 00 ° C. In the sintering process, the glass component of the glass-ceramic green sheet is crystallized and simultaneously dispersed uniformly at the grain boundaries of the ceramic powder to give a certain strength to the laminated body, thereby forming the internal wiring conductor 3. The conductive film, the conductor to be the via hole conductor 4, and the metal powder and the Ag powder of the conductive material of the conductive film to be the surface wiring conductor 2 are grain-grown to lower the resistance, and the film to be the overcoat glass layer 5 is crystallized. In this case, they are integrated with the dielectric layers 1a to 1e. This is done until a peak temperature of 850-1050 <0> C is reached. At this point, at a temperature (for example, 550 ° C.) lower than the temperature (about 600 ° C.) at which the glass-ceramic material starts a sintering reaction (sintering shrinkage), the metal powder of the conductive material (sintering shrinkage) Will start. As a result, a large circuit board is obtained in which the internal wiring conductors 3 and the via hole conductors 4 are formed inside each circuit board area, and the surface wiring conductor film 2 and the overcoat glass layer 5 are formed on the surface. Will be. Next, the thick film resistance element connected to the surface wiring conductor 2 and various electronic components 6 are joined and mounted with solder or the like. Finally, as shown in FIG. 2 (l), a dividing process is performed along the dividing grooves for dividing each circuit board. Thereby, a plurality of circuit boards 10 shown in FIG. 1 are extracted from the large circuit board. As described above, in the manufacturing method of the present invention, the film 51 to be the overcoat glass layer 5 is formed before the first green sheet 10a and the second green sheets 10b to 10e are laminated. Therefore, laminating pressure during laminating (step (i))
Therefore, even if the planar shape of the green sheet 10a and the planar shape of the large laminate 100 are slightly deformed, the deformation has no relation to the print formation of the overcoat glass layer 5, so that the predetermined shape on the surface wiring conductor 2 is not affected. The overcoat glass layer 5 can be formed accurately at the position. Further, since the film 51 to be the overcoat glass layer 5 is formed over substantially the entire surface of the first green sheet 10a over the area of each circuit board, the above-described surface pressing and laminating are performed. Also at the time of the pressurizing process, the conductor film 21 which becomes the surface wiring conductor 2, the conductor film 31 which becomes the internal wiring conductor film 3,
Since the lamination density of the portion where the film 51 to be the overcoat glass layer 5 is formed and the portion where only the film to be the overcoat glass layer 5 is formed can be approximated, the baking treatment is performed. The sintering behavior at the time is similar between the two portions, and the delamination phenomenon of the dielectric layer at the portion where the overcoat glass layer 5 has not been formed can be effectively suppressed as in the related art. Further, since the overcoat glass layer 5 can be formed ignoring the formation positions of the division grooves, the relationship between the surface wiring conductor 2 and the overcoat glass layer 5, the overcoat glass layer 5 and the The relationship with the position where the dividing groove is formed can be ignored. Thereby, the surface wiring conductor 2
Only the relationship between the circuit board and the dividing groove needs to be considered.
Can be reduced in size. EXPERIMENTAL EXAMPLE The inventor of the present invention formed the overcoat glass layer 5 over the region where the dividing groove was formed,
The occurrence rate of the delamination phenomenon between the conventional product in which the overcoat glass layer 5 was not formed in the region where the dividing groove was formed was examined. The thickness of the film to be the overcoat glass layer 5 was about 30 μm, and the distance between the end of the overcoat glass layer 5 and the dividing groove was 0.3 mm in the conventional product. As a result, no delamination occurred at the end of the circuit board 1 in the product of the present invention with respect to the number of samples and 100 samples. There has occurred. As described above, according to the present invention, in a large circuit board from which a plurality of circuit boards can be extracted, a conductor film to be a surface wiring conductor, an overcoat, Because a film to be a glass layer was formed,
Even if the green sheet is deformed by the subsequent pressing step, the accuracy of the positional relationship with the surface wiring conductor is maintained. That is, the overcoat glass layer can be formed accurately and easily. Further, since an overcoat glass layer was formed also at a portion where a dividing groove for extracting a plurality of circuit boards from a large circuit board was formed, delamination around the dividing groove due to a difference in sintering behavior in the firing process. The phenomenon can be effectively suppressed. Further, since there is no space between the conventional overcoat glass layer and the dividing groove, the size of the circuit board can be reduced.

【図面の簡単な説明】 【図1】本発明に係る回路基板の断面図である。 【図2】本発明の回路基板の製造方法を説明するための
工程図である。 【図3】本発明の回路基板の製造方法を説明するための
第1グリーンシートの部分断面図である。 【図4】本発明の回路基板の製造方法を説明するための
大型積層体の部分断面図である。 【符号の説明】 10・・・・・・回路基板 1・・・・・・・積層体 1a〜1e・・・ガラス−セラミック層 2 ・・・・・・表面配線導体 3・・・・・・・内部配線導体 4・・・・・・・ビアホール導体 101a・・・第1グリーンシート 100・・・・大型積層体
BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a sectional view of a circuit board according to the present invention. FIG. 2 is a process chart for explaining a circuit board manufacturing method of the present invention. FIG. 3 is a partial cross-sectional view of a first green sheet for describing a method of manufacturing a circuit board according to the present invention. FIG. 4 is a partial cross-sectional view of a large-sized laminated body for describing a method of manufacturing a circuit board according to the present invention. [Description of Signs] 10 ··· Circuit board 1 ···· Laminated bodies 1a to 1e ··· Glass-ceramic layer 2 ····· Surface wiring conductor 3 ··· ..Inner wiring conductor 4... Via-hole conductor 101a... First green sheet 100...

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H05K 3/46 H05K 3/00 H05K 3/28 ──────────────────────────────────────────────────続 き Continued on the front page (58) Field surveyed (Int.Cl. 7 , DB name) H05K 3/46 H05K 3/00 H05K 3/28

Claims (1)

(57)【特許請求の範囲】 【請求項1】複数の回路基板領域を有する1枚の第1グ
リーンシートと、少なくとも1枚の第2グリーシートを
形成する工程と、 前記第1グリーンシートの表面で各回路基板領域に、表
面配線導体となる導体膜を形成するとともに、前記表面
配線導体を露出させる所定部分を除いて、前記第1グリ
ーンシートの略全面に、各回路基板領域に跨がり、前記
導体膜の一部を被覆するオーバーコートガラス層となる
膜を連続的に形成する工程と、 前記第2グリーンシート上の表面で各回路基板領域に、
内部配線導体となる導体膜を形成する工程と、 前記第2グリーンシート上に第1グリーンシートを積層
して、大型積層体を形成し、しかる後、前記大型積層体
に、各回路基板領域を区画する分割溝を形成する工程
と、 前記大型積層体を焼成し、内部配線導体、表面配線導体
及びオーバーコートガラス層を有する複数の回路基板か
らなる大型回路基板を形成する工程と、 前記大型回路基板を前記分割溝に沿って分割し、個々の
回路基板に分離する工程と、を具備した回路基板の製造
方法。
(57) Claims: a step of forming one first green sheet having a plurality of circuit board regions and at least one second green sheet; each circuit board section on the surface, to form a conductive film serving as a surface wiring conductor, said surface
Except for a predetermined portion exposing the wiring conductor, the first grid
Continuously forming a film that becomes an overcoat glass layer over a portion of the conductor film over substantially the entire surface of the green sheet, covering each circuit board region, and forming each circuit on the surface on the second green sheet. In the substrate area,
Forming a conductor film to be an internal wiring conductor; laminating the first green sheet on the second green sheet to form a large laminated body; and thereafter, forming each circuit board region in the large laminated body. Forming a dividing groove for partitioning; baking the large laminate to form a large circuit board including a plurality of circuit boards having an internal wiring conductor, a surface wiring conductor, and an overcoat glass layer; and Dividing the substrate along the dividing groove and separating the circuit board into individual circuit boards.
JP25812296A 1996-09-30 1996-09-30 Circuit board manufacturing method Expired - Fee Related JP3495203B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25812296A JP3495203B2 (en) 1996-09-30 1996-09-30 Circuit board manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25812296A JP3495203B2 (en) 1996-09-30 1996-09-30 Circuit board manufacturing method

Publications (2)

Publication Number Publication Date
JPH10107442A JPH10107442A (en) 1998-04-24
JP3495203B2 true JP3495203B2 (en) 2004-02-09

Family

ID=17315816

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25812296A Expired - Fee Related JP3495203B2 (en) 1996-09-30 1996-09-30 Circuit board manufacturing method

Country Status (1)

Country Link
JP (1) JP3495203B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10164879B4 (en) * 2000-03-02 2006-06-08 Murata Manufacturing Co., Ltd., Nagaokakyo wiring substrate
JP2001320168A (en) 2000-03-02 2001-11-16 Murata Mfg Co Ltd Wiring board and its manufacturing method, and electronic device using it

Also Published As

Publication number Publication date
JPH10107442A (en) 1998-04-24

Similar Documents

Publication Publication Date Title
JP3495203B2 (en) Circuit board manufacturing method
JPH1070364A (en) Ceramic board, manufacture thereof and split circuit board
JPH10107437A (en) Manufacturing method of circuit board
JP2000277916A (en) Substrate and split substrate
JP3093601B2 (en) Ceramic circuit board
JP3236769B2 (en) Ceramic substrate, method of manufacturing the same, and divided circuit board
JPH10275979A (en) Ceramic board and divided circuit board
JPH09298368A (en) Ceramic wiring board
JP2004259995A (en) Circuit board mounted with electronic component and manufacturing method thereof
JP3493264B2 (en) Circuit board
JPH07297077A (en) Manufacture of multilayered capacitor board
JP2001284819A (en) Laminated circuit board
JP2001345522A (en) Method of manufacturing circuit board and the circuit board
JP3152873B2 (en) Low temperature firing circuit board
JP3093602B2 (en) Manufacturing method of ceramic circuit board
JP2000165043A (en) Circuit board
JPH08213755A (en) Multilayer ceramic circuit board with built-in capacitor and production thereof
JP2001217545A (en) Multilayer circuit board
JP2002141646A (en) Circuit board
JP2002299831A (en) Circuit board
JP2004031699A (en) Ceramic circuit board and method for manufacturing the same
JP2002232093A (en) Circuit board
JP3500244B2 (en) Manufacturing method of ceramic substrate
JP2002076627A (en) Circuit board
JPH10215074A (en) Ceramic multilayer substrate and its manufacturing method

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees