JPH10107437A - Manufacturing method of circuit board - Google Patents

Manufacturing method of circuit board

Info

Publication number
JPH10107437A
JPH10107437A JP25814196A JP25814196A JPH10107437A JP H10107437 A JPH10107437 A JP H10107437A JP 25814196 A JP25814196 A JP 25814196A JP 25814196 A JP25814196 A JP 25814196A JP H10107437 A JPH10107437 A JP H10107437A
Authority
JP
Japan
Prior art keywords
circuit board
conductor
glass
region
ceramic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP25814196A
Other languages
Japanese (ja)
Inventor
Hiroshi Suenaga
弘 末永
Akihiro Sakanoue
聡浩 坂ノ上
Tsutomu Oda
勉 小田
Yoichi Makino
洋一 牧野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP25814196A priority Critical patent/JPH10107437A/en
Publication of JPH10107437A publication Critical patent/JPH10107437A/en
Pending legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a method for manufacturing a circuit board with smaller warp produced in a baking step. SOLUTION: In a method for manufacturing a circuit board, wherein a conductor film to become an internal wiring conductor and a conductor to become a viahole conductor are formed on a glass-ceramic sheet having a circuit board region 101, from which a plurality of circuit boards can be extracted. In a trimmed edge region 102 surrounding the circuit region 101, baking is carried out and then the circuit board region 101 and the trimmed edge region 102 are separated from each other. A dummy viahole conductor 103, having land electrodes 104 whose spacing being 0.1-0.3mm, is formed through the trimmed edge region 102 in the thickness direction thereof.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明が属する技術分野】本発明は、ガラス−セラミッ
ク材料を用いて、低温、例えば800〜1050℃で焼
成可能な回路基板の製造方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a circuit board which can be fired at a low temperature, for example, 800 to 1050.degree.

【0002】[0002]

【従来の技術】従来より、焼成温度を800〜1050
℃と比較的低い温度で焼成可能な材料を用いた回路基板
が提案されている。
2. Description of the Related Art Conventionally, a firing temperature of 800 to 1050 has been used.
There has been proposed a circuit board using a material that can be fired at a relatively low temperature of ° C.

【0003】低温焼成可能な回路基板は、積層体を構成
する誘電体(絶縁)層の材料として、結晶化ガラス粉末
とセラミック粉末との混合物を用い、また、内部配線導
体、ビアホール導体、表面配線導体となる導体材料にA
gなどを用いていた。
A circuit board which can be fired at a low temperature uses a mixture of crystallized glass powder and ceramic powder as a material of a dielectric (insulating) layer constituting a laminated body, and uses an internal wiring conductor, a via hole conductor, and a surface wiring. A for conductor material used as conductor
g or the like was used.

【0004】構造的には、ガラス−セラミックからなる
誘電体(絶縁)層の各層間に、内部配線導体を配置し、
同時に、各層の厚み方向に所定内部配線導体を接続する
ビアホール導体を配置し、さらに、積層体の表面に、I
Cチップなどチップ部品を搭載し、所定配線を構成する
表面配線導体が形成されている。
[0004] Structurally, internal wiring conductors are arranged between dielectric (insulating) layers made of glass-ceramic.
At the same time, via-hole conductors for connecting predetermined internal wiring conductors are arranged in the thickness direction of each layer.
A chip component such as a C chip is mounted, and a surface wiring conductor forming a predetermined wiring is formed.

【0005】このような構造の回路基板は、内部配線導
体がAg系の導体膜であるため、回路の高速性が達成で
きる。また、表面配線導体としては、積層体と一体的に
焼成することから、Ag系またはAu系の導体膜が用い
られていた。
[0005] In a circuit board having such a structure, the internal wiring conductor is an Ag-based conductor film, so that high-speed circuit can be achieved. Further, as the surface wiring conductor, an Ag-based or Au-based conductor film has been used since it is integrally fired with the laminate.

【0006】そして、回路基板の表面にはICチップ、
チップ状電子部品が搭載され、また、回路基板は、大型
なプリント配線基板に半田接合によって実装されてい
た。
Then, an IC chip is provided on the surface of the circuit board.
Chip-shaped electronic components are mounted, and the circuit board is mounted on a large-sized printed wiring board by soldering.

【0007】このような回路基板の製造方法は、複数の
回路基板が抽出できる形状の大型ガラス−セラミックシ
ートを多層する方法が用いられる。
As a method of manufacturing such a circuit board, a method is used in which a large-sized glass-ceramic sheet having a shape from which a plurality of circuit boards can be extracted is multilayered.

【0008】積層体の表面誘電体層となる第1のガラス
−セラミックシートの回路基板となる領域(回路基板領
域)に、ビアホール導体となる貫通穴を形成し、この貫
通穴内に例えばAg系導電性ペーストで印刷・充填し、
同時に表面配線導体となる導体膜を例えばAg系の導電
性ペーストで印刷して形成する。
A through hole serving as a via hole conductor is formed in a region (circuit board region) of the first glass-ceramic sheet serving as a surface dielectric layer of the laminate, which serves as a circuit board, and an Ag-based conductive material is formed in the through hole. Printing and filling with conductive paste,
At the same time, a conductor film serving as a surface wiring conductor is formed by printing with, for example, an Ag-based conductive paste.

【0009】また、表面誘電体層以外の複数の第2のガ
ラス−セラミックシートの回路基板領域に、必要に応じ
てビアホール導体となる貫通穴を形成し、この貫通穴内
に例えばAg系導電性ペーストで印刷・充填し、同時に
内部配線導体となる導体膜を例えばAg系の導電性ペー
ストで印刷して形成する。
A through-hole serving as a via-hole conductor is formed in the circuit board region of the plurality of second glass-ceramic sheets other than the surface dielectric layer, if necessary, and an Ag-based conductive paste is formed in the through-hole. , And at the same time, a conductive film serving as an internal wiring conductor is formed by printing with, for example, an Ag-based conductive paste.

【0010】このような第1及び第2のガラス−セラミ
ックシートを位置決めし、積層して、大型積層体を形成
する。
[0010] Such first and second glass-ceramic sheets are positioned and laminated to form a large laminate.

【0011】その後、回路基板領域を区画する分割溝を
必要に応じて形成して、焼成する。
[0011] After that, a division groove for dividing the circuit board region is formed as necessary, and baked.

【0012】この焼成によって、複数の回路基板領域を
有し、焼結された大型回路基板が達成する。
By this firing, a sintered large circuit board having a plurality of circuit board areas is achieved.

【0013】その後、分割溝に沿って分割または切断に
よって、各回路基板の形状に分離していた。
[0013] Thereafter, the substrate is divided into the shapes of the respective circuit boards by dividing or cutting along the dividing grooves.

【0014】[0014]

【発明が解決しようとする課題】上述の回路基板の製造
方法において、例えば、導体の導電率を高めるため、導
電性ペースト中に金属成分の割合を高める方向になって
おり、導体の焼結開始(焼結収縮が開始する)温度が低
温化する傾向、例えば極端には500℃以下となってい
る。他方、積層体(ガラス−セラミック層)の焼結開始
(焼結収縮が開始する)温度は、600℃以上に設定し
ている。この積層体の焼結開始温度の600℃以上は、
焼成の前段工程である脱バインダー過程で、積層体中の
有機ビヒクル成分が完全に除去できるように設定してい
る。
In the above-mentioned method of manufacturing a circuit board, for example, in order to increase the conductivity of the conductor, the ratio of the metal component in the conductive paste is increased, and the sintering of the conductor is started. The temperature (onset of sintering shrinkage) tends to decrease, for example, extremely below 500 ° C. On the other hand, the sintering start (sintering shrinkage) temperature of the laminate (glass-ceramic layer) is set to 600 ° C. or higher. The sintering start temperature of this laminate of 600 ° C. or more is
It is set so that the organic vehicle component in the laminate can be completely removed in the binder removal step which is the first step of the firing.

【0015】この積層体の焼結開始温度と各導体の焼結
開始温度のギャップにより、例えば積層体が焼結開始す
る時点では、既に導体の焼結反応が開始されており、あ
る程度の強度が達成されている。その結果、複数の回路
基板が抽出できる大型回路基板において、内部配線導体
が形成されている部分と形成されていな部分での焼結挙
動によって発生する収縮挙動が相違し、例えば、最終的
に捨てられる捨て耳領域付近で大きく反り変形が発生し
てしまう。このように、反り変形の大きい回路基板にI
Cチップやチップ状電子部品を搭載しようとしても、安
定的に搭載・接続することができなかったり、また、プ
リント配線基板に回路基板を半田接合によって実装しよ
うとすると、安定して実装できなかっり、熱衝撃により
回路基板にクラックが発生してしまうことがある。
Due to the gap between the sintering start temperature of the laminated body and the sintering start temperature of each conductor, for example, when the sintering of the laminated body is started, the sintering reaction of the conductor has already started, and a certain strength is obtained. Has been achieved. As a result, in a large circuit board from which a plurality of circuit boards can be extracted, the shrinkage behavior caused by the sintering behavior in the portion where the internal wiring conductor is formed and the portion where the internal wiring conductor is not formed is different, for example, finally discarded In the vicinity of the discarded ear region, a large warp deformation occurs. As described above, the circuit board having a large warp deformation has
Even when trying to mount a C chip or chip-shaped electronic component, it cannot be mounted and connected stably, or when trying to mount a circuit board on a printed wiring board by soldering, it cannot be mounted stably. In addition, cracks may occur on the circuit board due to thermal shock.

【0016】本発明は上述の問題点に鑑みて案出された
ものであり、その目的は、焼成された大型回路基板の各
回路基板に大きな反り変形が発生せず、部品の搭載信頼
性が向上するとともに、プリント配線基板への実装信頼
性を高めることができる回路基板の製造方法を提供する
ものである。
The present invention has been devised in view of the above-described problems, and has as its object to prevent large warpage deformation of each of the fired large circuit boards and to improve the mounting reliability of components. An object of the present invention is to provide a method of manufacturing a circuit board which can improve the reliability of mounting on a printed wiring board while improving the circuit board.

【0017】[0017]

【課題を解決するための具体的な手段】本発明は、複数
の回路基板が抽出できる回路基板領域と、該回路基板領
域の周囲に捨て耳領域を有し、且つ内部配線導体となる
導体膜及び/又はビアホール導体となる導体が被着され
た複数のガラス−セラミックシートを積層し、焼成し
て、大型回路基板を得るとともに、該大型回路基板を各
回路基板毎に分割して複数の回路基板を形成する回路基
板の製造方法において、前記各ガラス−セラミックシー
トは、捨て耳領域に、ランド電極を有する複数個のダミ
ービアホール導体が0.1〜0.3mmの間隔で形成さ
れてることを特徴とする回路基板の製造方法である。
SUMMARY OF THE INVENTION The present invention is directed to a conductor film having a circuit board region from which a plurality of circuit boards can be extracted, a discarded ear region around the circuit board region, and an internal wiring conductor. And / or stacking and firing a plurality of glass-ceramic sheets on which conductors serving as via-hole conductors are attached, to obtain a large circuit board, and dividing the large circuit board for each circuit board to form a plurality of circuits. In the method of manufacturing a circuit board for forming a substrate, each of the glass-ceramic sheets may have a plurality of dummy via-hole conductors having land electrodes formed at intervals of 0.1 to 0.3 mm in the discard ear region. A method for manufacturing a circuit board, which is a feature of the present invention.

【0018】[0018]

【作用】本発明によれば、大型回路基板で外周部に存在
する捨て耳領域に、0.1〜0.3mmの間隔でランド
電極を有する厚み方向に貫くダミービアホール導体を形
成した。
According to the present invention, dummy via-hole conductors penetrating in the thickness direction having land electrodes are formed at intervals of 0.1 to 0.3 mm in the abandoned ear region present on the outer periphery of a large-sized circuit board.

【0019】これにより、捨て耳領域でも、焼成工程に
おいて、積層体の焼結開始温度では、各回路基板領域の
内部配線、ビアホール導体と同時に焼結を開始するラン
ド電極を有する厚み方向に貫くダミービアホール導体が
形成されているため、焼結挙動に関しては各回路基板領
域と略同一にすることができる。即ち、回路基板領域内
で焼結挙動中に導体によって、ある程度の強度が得られ
始めた時に、捨て耳領域でもランド電極を有する厚み方
向に貫くダミービアホール導体も同様な状態にとなり、
捨て耳領域での機械的な剛性が高まり、焼結挙動の差に
よる反り変形を防止することになる。
In this way, even in the discarded ear region, in the firing step, at the sintering start temperature of the laminate, a dummy penetrating in the thickness direction having a land electrode which starts sintering simultaneously with the internal wiring and via hole conductor of each circuit board region. Since the via hole conductor is formed, the sintering behavior can be made substantially the same as each circuit board region. That is, when a certain degree of strength is obtained by the conductor during the sintering behavior in the circuit board region, the dummy via hole conductor penetrating in the thickness direction having the land electrode also in the abandoned ear region is in the same state,
The mechanical rigidity in the abandoned ear region is increased, and warpage due to a difference in sintering behavior is prevented.

【0020】捨て耳領域に、0.1〜0.3mmの間隔
で、積層体の厚みを貫くダミービアホール導体を形成し
ているので、積層体の厚みを貫通する方向できの機械的
な剛性を高め、積層体の表面に発生する反り変形を間接
的に抑えることになる。
Since dummy via-hole conductors penetrating the thickness of the laminate are formed at intervals of 0.1 to 0.3 mm in the discarded ear area, the mechanical rigidity that can penetrate the thickness of the laminate is reduced. In other words, the warpage generated on the surface of the laminate is suppressed indirectly.

【0021】0.1mm未満の間隔では、ダミービアホ
ール導体間が接近してしまい、ガラス−セラミックシー
トに貫通孔を形成するする際に、この貫通孔間に亀裂が
形成されてしまい、回路基板領域が脱落してしまい、内
部配線導体などの所定印刷処理を行うことができない。
If the distance is less than 0.1 mm, the gap between the dummy via-hole conductors approaches each other, and when a through-hole is formed in the glass-ceramic sheet, a crack is formed between the through-holes. Is dropped, and it is impossible to perform a predetermined printing process for the internal wiring conductor and the like.

【0022】また、0.3mmを越える間隔では、捨て
耳領域での機械的な剛性が充分に得られず、充分な反り
変形の防止の作用が得されない。
On the other hand, if the interval exceeds 0.3 mm, sufficient mechanical rigidity in the discarded ear region cannot be obtained, and a sufficient effect of preventing warpage cannot be obtained.

【0023】また、ダミービアホール導体のランド電極
が、各層間に形成されている。これは、各層間におい
て、平面的に形成されている。このため、積層体の表面
に発生する反り変形に対して、直接的に抑えることにな
る。
Also, land electrodes of the dummy via hole conductor are formed between the respective layers. This is formed planarly between each layer. For this reason, the warpage generated on the surface of the laminate is directly suppressed.

【0024】従って、積層体の捨て耳領域に形成された
厚み方向のダミービアホール導体と、積層体の捨て耳領
域の各層間に平面的に広がったランド電極とによって、
捨て耳領域での反り変形を防止している。これにより、
捨て耳領域に近接した大型回路基板での回路基板の外周
部分での反り変形が大きく抑えることができ、回路基板
の表面にICチップやチップ状電子部品を搭載するにあ
たり、その搭載信頼性が向上し、また、プリント配線基
板へ実装する場合でも、実装信頼性を高めることができ
る回路基板となる。
Therefore, the dummy via-hole conductors in the thickness direction formed in the discard ear region of the laminate and the land electrodes extending in a plane between the respective layers in the discard ear region of the laminate are formed.
Warp deformation in the discarded ear area is prevented. This allows
A large circuit board close to the abandoned ear area can significantly reduce the warpage of the outer periphery of the circuit board, improving the mounting reliability when mounting IC chips and chip-shaped electronic components on the surface of the circuit board. In addition, even when mounted on a printed wiring board, the circuit board can improve the mounting reliability.

【0025】[0025]

【発明の実施の形態】以下、本発明の回路基板の製造方
法を図面に基づいて説明する。図1は、本発明に係る回
路基板の断面図である。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, a method for manufacturing a circuit board according to the present invention will be described with reference to the drawings. FIG. 1 is a sectional view of a circuit board according to the present invention.

【0026】図1において、10は回路基板であり、1
は基体(以下、積層体という)、2は積層体1の表面に
形成した表面配線導体、3は積層体1内の形成された内
部配線導体、4は積層体1内の形成されたビアホール導
体、5は積層体1の表面に搭載したICチップ部品や電
子部品である。
In FIG. 1, reference numeral 10 denotes a circuit board,
Denotes a substrate (hereinafter, referred to as a laminate), 2 denotes a surface wiring conductor formed on the surface of the laminate 1, 3 denotes an internal wiring conductor formed in the laminate 1, and 4 denotes a via hole conductor formed in the laminate 1. Reference numerals 5 and 5 denote IC chip components and electronic components mounted on the surface of the laminate 1.

【0027】積層体1は、ガラス−セラミック層1a〜
1eと、ガラス−セラミック層1a〜1eの各層間に
は、所定回路網を達成するや容量成分を発生するための
内部配線導体3が配置されている。また、ガラス−セラ
ミック層1a〜1eには、その層の厚み方向を貫くビア
ホール導体4が形成されている。
The laminate 1 has glass-ceramic layers 1a to 1a.
An internal wiring conductor 3 for achieving a predetermined circuit network and generating a capacitance component is arranged between each of the layers 1e and the glass-ceramic layers 1a to 1e. Further, via-hole conductors 4 are formed in the glass-ceramic layers 1a to 1e so as to extend through the thickness direction of the layers.

【0028】ガラス−セラミック層1a〜1eは、例え
ば850〜1050℃前後の比較的低い温度で焼成可能
にするガラス−セラミック材料からなる。具体的なセラ
ミック材料としては、クリストバライト、石英、コラン
ダム(αアルミナ)、ムライト、コージライトなどが例
示できる。また、ガラス材料として複数の金属酸化物を
含むガラスフリットを焼成処理することによって、コー
ジェライト、ムライト、アノーサイト、セルジアン、ス
ピネル、ガーナイト、ウイレマイト、ドロマイト、ペタ
ライトやその置換誘導体の結晶を少なくとも1種類を析
出するものである。このガラス−セラミック層1a〜1
eの厚みは、例えば100〜300μm程度である。
The glass-ceramic layers 1a to 1e are made of a glass-ceramic material which can be fired at a relatively low temperature, for example, about 850 to 1050 ° C. Specific examples of the ceramic material include cristobalite, quartz, corundum (α-alumina), mullite, and cordierite. In addition, by firing a glass frit containing a plurality of metal oxides as a glass material, at least one kind of crystal of cordierite, mullite, anorthite, Celsian, spinel, garnite, willemite, dolomite, petalite or a substituted derivative thereof is obtained. Is deposited. This glass-ceramic layer 1a-1
The thickness of e is, for example, about 100 to 300 μm.

【0029】内部配線導体3、ビアホール導体4は、A
g系(Ag単体、Ag−PdなどのAg合金)など導体
膜(導体)からなり、内部配線導体3の厚みは8〜15
μm程度であり、ビアホール導体4の直径は任意な値と
することができるが、例えば直径は80〜250μmで
ある。
The internal wiring conductor 3 and the via hole conductor 4
The internal wiring conductor 3 is made of a conductor film (conductor) such as g-based (Ag alone, Ag alloy such as Ag-Pd), and has a thickness of 8 to 15
The diameter of the via-hole conductor 4 can be set to an arbitrary value. For example, the diameter is 80 to 250 μm.

【0030】また、積層体1の表面には、表面配線導体
2が形成されている。表面配線導体2は、Ag系(Ag
単体、Ag−PdなどのAg合金)やAu系(Au単
体、Au−Pd、Au−PtなどのAu合金)導体膜か
ら成る。
The surface wiring conductor 2 is formed on the surface of the laminate 1. The surface wiring conductor 2 is made of an Ag (Ag)
It is composed of a simple substance, an Ag alloy such as Ag-Pd, or an Au-based (Au simple substance, an Au alloy such as Au-Pd, Au-Pt) conductive film.

【0031】表面配線導体2は、主に表面の回路配線を
構成するとともに、半田を介して接合される電子部品5
の接続パッドとなったり、また、厚膜抵抗膜、厚膜コン
デンサ素子の端子電極となる。特に、ガラス−セラミッ
ク層1aから露出するビアホール導体4と接続する。さ
らに、ボンディング細線によって接続されるICチップ
5の接続パッド(ワイヤボンディングパッド)として用
いられる。
The surface wiring conductor 2 mainly constitutes a circuit wiring on the surface, and also has an electronic component 5 joined via solder.
, Or a terminal electrode of a thick film resistor film or a thick film capacitor element. In particular, it is connected to the via-hole conductor 4 exposed from the glass-ceramic layer 1a. Further, it is used as a connection pad (wire bonding pad) of the IC chip 5 connected by the bonding thin wire.

【0032】ここで、特に、表面配線導体2にAu系導
体を用いる場合には、特に、Ag系導体(例えばビアホ
ール導体4)との接続部分に注意を払う必要がある。
Here, in particular, when an Au-based conductor is used for the surface wiring conductor 2, it is necessary to pay particular attention to the connection with the Ag-based conductor (for example, via-hole conductor 4).

【0033】このような回路基板は、生産性を考慮し
て、図2に示す大型回路基板で作成される。
Such a circuit board is made of a large circuit board shown in FIG. 2 in consideration of productivity.

【0034】図2は大型基板100の部分の断面であ
り、図3は回路領域101内の表面配線導体2を省略し
た状態の部分平面図である。
FIG. 2 is a cross section of a portion of the large-sized substrate 100, and FIG. 3 is a partial plan view of the circuit region 101 in which the surface wiring conductors 2 are omitted.

【0035】大型回路基板100は、複数の回路基板1
0が配列された成る回路基板の領域101と、その領域
の外周の捨て耳領域102とからなっている。
The large circuit board 100 includes a plurality of circuit boards 1
It comprises a circuit board area 101 in which 0s are arranged, and a discard ear area 102 on the outer periphery of the area.

【0036】大型回路基板100は構造的に、必要に応
じて複数の回路基板10を分割するための分割溝110
が形成されている。尚、回路基板10の分離方法を切断
などで行う場合には、分割溝は形成されていない。
The large-sized circuit board 100 is structurally divided into grooves 110 for dividing the plurality of circuit boards 10 as necessary.
Are formed. When the circuit board 10 is separated by cutting or the like, no division grooves are formed.

【0037】特に、大型回路基板100の外周部に位置
している捨て耳領域102の厚み方向には、最終的な回
路配線とは無関係な複数のダミービアホール導体103
が周設されている。複数のダミービアホール導体103
は、捨て耳領域102の1周を周回するように形成され
ている。尚、図3では、1重に周回するように形成され
ているが、2重、3重に周回させても構わない。
In particular, a plurality of dummy via-hole conductors 103 irrelevant to the final circuit wiring are provided in the thickness direction of the abandoned ear region 102 located on the outer peripheral portion of the large-sized circuit board 100.
Is provided around. Plural dummy via-hole conductors 103
Are formed so as to go around the discard ear region 102 once. In addition, in FIG. 3, it is formed so as to make a single round, but it may be made to double or triple.

【0038】また、ダミービアホール導体103と交差
する各ガラス−セラミック層の層間には、ダミービアホ
ール導体103の直径200μmに比較して、大きな寸
法の形状を有するランド電極104が形成されている。
このランド電極104は、隣接するランド電極104に
結合して、一連のランド電極となっても構わない。
A land electrode 104 having a size larger than that of the dummy via-hole conductor 103 having a diameter of 200 μm is formed between the glass-ceramic layers intersecting the dummy via-hole conductor 103.
This land electrode 104 may be combined with an adjacent land electrode 104 to form a series of land electrodes.

【0039】このように、捨て耳領域102には、その
厚み方向に形成されたダミービアホール導体103、ま
た、各層間に形成されたランド電極104によって、製
造工程中に発生する反り変形を有効に防止することがで
きる。即ち、ダミービアホール導体103によって、反
り変形を起こそうとする厚み方向に働く応力に対して、
厚み方向にその応力を打ち消すように働き、まこ、ラン
ド電極では、反り変形を起こそうとする厚み方向及び平
面方向に働く応力に対して、打ち消そうとする働きをし
て、全体として、捨て耳領域で反り変形を防止するもの
である。
As described above, the dummy ear hole conductor 103 formed in the thickness direction of the discarded ear region 102 and the land electrode 104 formed between the layers effectively prevent the warp deformation generated during the manufacturing process. Can be prevented. That is, with respect to the stress acting in the thickness direction to cause the warp deformation by the dummy via-hole conductor 103,
Acts to cancel the stress in the thickness direction, and in the case of the land and the land electrode, acts to cancel the stress acting in the thickness direction and the plane direction that is likely to cause warpage deformation, and is discarded as a whole This is to prevent warpage deformation in the ear region.

【0040】次に、大型回路基板の製造方法を説明す
る。
Next, a method for manufacturing a large circuit board will be described.

【0041】まず、複数の回路基板が抽出できる回路基
板領域101と、その外周に形成された捨て耳領域10
2とを有し、且つガラス−セラミック層1a〜1eとな
るガラス−セラミック材料から成る大型のガラス−セラ
ミックグリーンシートを形成する。具体的には、セラミ
ック粉末、低融点ガラス成分のフリット、有機バイン
ダ、有機溶剤を均質混練したスラリーを、ドクタブレー
ド法によって所定厚みにテープ成型して、所定大きさに
切断してシートを作成する。
First, a circuit board area 101 from which a plurality of circuit boards can be extracted, and a discard ear area 10 formed around the circuit board area 101.
2 and a large-sized glass-ceramic green sheet made of a glass-ceramic material to be the glass-ceramic layers 1a to 1e. Specifically, a ceramic powder, a frit of a low-melting glass component, an organic binder, and a slurry obtained by homogeneously kneading an organic solvent are tape-formed to a predetermined thickness by a doctor blade method, and cut into a predetermined size to form a sheet. .

【0042】セラミック粉末は、クリストバライト、石
英、コランダム(αアルミナ)、ムライト、コージライ
トなどの絶縁セラミック材料、BaTiO3 、Pb4
2Nb2 12、TiO2 などの誘電体セラミック材
料、Ni−Znフェライト、Mn−Znフェライト(広
義の意味でセラミックという)なとの磁性体セラミック
材料などが挙げられ、その平均粒径1.0〜6.0μ
m、好ましくは1.5〜4.0μmに粉砕したものを用
いる。尚、セラミック材料は2種以上混合して用いられ
てもよい。特に、コランダムを用いた場合、コスト的に
有利となる。
The ceramic powder includes insulating ceramic materials such as cristobalite, quartz, corundum (α-alumina), mullite, cordierite, BaTiO 3 , Pb 4 F
e 2 Nb 2 O 12, the dielectric ceramic material, such as TiO 2, Ni-Zn ferrite, (referred to ceramic in a broad sense) Mn-Zn ferrite Do to as magnetic ceramic material can be mentioned, its average particle size 1 0.0-6.0μ
m, preferably 1.5 to 4.0 μm. Note that two or more ceramic materials may be used in combination. In particular, the use of corundum is advantageous in terms of cost.

【0043】低融点ガラス成分のフリットは、焼成処理
することによってコージェライト、ムライト、アノーサ
イト、セルジアン、スピネル、ガーナイト、ウイレマイ
ト、ドロマイト、ペタライトやその置換誘導体の結晶や
スピネル構造の結晶相を析出するものであればよく、例
えば、B2 3 、SiO2 、Al2 3 、ZnO、アル
カリ土類酸化物を含むガラスフリットが挙げられる。
The frit of the low melting glass component precipitates a crystal phase of cordierite, mullite, anorthite, serdian, spinel, garnite, willemite, dolomite, petalite or a substituted derivative thereof, or a crystal phase having a spinel structure by firing. Any material may be used, for example, glass frit containing B 2 O 3 , SiO 2 , Al 2 O 3 , ZnO, and alkaline earth oxide.

【0044】上述のセラミック材料とガラス材料との構
成比率は、850〜1050℃の比較的低温で焼成する
ために、セラミック材料が10〜60wt%、好ましく
は30〜50wt%であり、ガラス材料が90〜40w
t%、好ましくは70〜50wt%である。
The composition ratio between the ceramic material and the glass material is 10 to 60 wt%, preferably 30 to 50 wt%, for firing at a relatively low temperature of 850 to 1050 ° C. 90-40w
t%, preferably 70 to 50 wt%.

【0045】有機バインダは、固形分(セラミック粉
末、低融点ガラス成分のフリット)との濡れ性も重視す
る必要があり、比較的低温で且つ短時間の焼成工程で焼
失できるように熱分解性に優れたものが好ましく、アク
リル酸もしくはメタクリル酸系重合体のようなカルボキ
シル基、アルコール性水酸基を備えたエチレン性不飽和
化合物が好ましい。
It is necessary to give importance to the wettability of the organic binder with solids (ceramic powder, frit of a low melting point glass component). Excellent ones are preferable, and ethylenically unsaturated compounds having a carboxyl group and an alcoholic hydroxyl group such as acrylic acid or methacrylic acid-based polymers are preferable.

【0046】溶剤として、有機系溶剤、水系溶剤を用い
ることができる。例えば、有機溶剤の場合には、2.
2.4−トリメチル−1.3−ペンタジオールモノイソ
ベンチートなどが用いられ、水系溶剤の場合には、水溶
性である必要があり、モノマー及びバインダには、親水
性の官能基、例えばカルボキシル基が付加されている。
As the solvent, an organic solvent or an aqueous solvent can be used. For example, in the case of an organic solvent, 2.
For example, 2.4-trimethyl-1.3-pentadiol monoisoventilate is used. In the case of an aqueous solvent, it must be water-soluble, and a hydrophilic functional group such as carboxyl is contained in the monomer and the binder. A group has been added.

【0047】その付加量は酸価で表せば2〜300あ
り、好ましくは5〜100である。付加量が少ない場合
は水への溶解性、固定成分の粉末の分散性が悪くなり、
多い場合は熱分解性が悪くなるため、付加量は、水への
溶解性、分散性、熱分解性を考慮して、上述の範囲で適
宜付加される。
The addition amount is from 2 to 300, preferably from 5 to 100, in terms of acid value. If the added amount is small, the solubility in water, the dispersibility of the powder of the fixed component becomes poor,
When the amount is large, the thermal decomposability deteriorates. Therefore, the addition amount is appropriately added in the above range in consideration of solubility in water, dispersibility, and thermal decomposability.

【0048】次に、ガラス−セラミック層1a〜1eと
なる各グリーンシートの回路基板領域101に、ダミー
ビアホール導体103となる貫通穴をパンチングによっ
て形成するとともに、捨て耳領域102に、ダミービア
ホール導体103となる貫通穴をパンチングによって形
成する。この時、ダミービアホール導体103となる貫
通穴の間隔は、0.1〜0.3mmとなるように形成す
る。
Next, a through hole serving as a dummy via-hole conductor 103 is formed by punching in the circuit board region 101 of each green sheet to be the glass-ceramic layers 1a to 1e, and a dummy via-hole conductor 103 is provided in the discard ear region 102. Is formed by punching. At this time, the gap between the through holes serving as the dummy via-hole conductors 103 is formed to be 0.1 to 0.3 mm.

【0049】次に、各グリーンシートの回路基板領域1
01、捨て耳領域102に形成した貫通穴にビアホール
導体4及びダミービアホール導体103となる導体をA
g系導電性ペーストの印刷・充填によって形成するとと
もに、捨て耳領域102にランド電極104となる導体
膜をAg系導電性ペーストの印刷・乾燥処理によって形
成する。
Next, the circuit board area 1 of each green sheet
01, the conductors to be the via-hole conductors 4 and the dummy via-hole conductors 103 in the through holes formed in the discard ear region 102
A conductive film to be the land electrode 104 is formed in the discard ear region 102 by printing and drying the Ag-based conductive paste.

【0050】特に、ガラス−セラミック層1b〜1eと
なるグリーンシートの回路基板領域101に内部配線導
体3となる導体膜を、Ag系導電性ペーストの印刷・乾
燥処理によって形成する。また、ガラス−セラミック層
1aとなるグリーンシートの回路基板領域101に表面
配線導体2となる導体膜をAg系導電性ペーストの印刷
・乾燥処理によって形成する。
In particular, a conductor film serving as the internal wiring conductor 3 is formed on the circuit board region 101 of the green sheet serving as the glass-ceramic layers 1b to 1e by printing and drying an Ag-based conductive paste. Further, a conductor film to be the surface wiring conductor 2 is formed on the circuit board region 101 of the green sheet to be the glass-ceramic layer 1a by printing and drying an Ag-based conductive paste.

【0051】尚、ビアホール導体4、103となる導体
を形成するための導電性ペーストの印刷・充填と、配線
導体2、3又はランド電極104となる導体膜を形成す
るための導電性ペーストの印刷を同一の工程で行っても
構わない。
Printing and filling of a conductive paste for forming the conductors to be the via-hole conductors 4 and 103 and printing of a conductive paste for forming the conductive films to be the wiring conductors 2 and 3 or the land electrodes 104. May be performed in the same step.

【0052】ここで、ビアホール導体4、内部配線導体
3のAg系導電性ペーストは、Ag系(Ag単体、Ag
−PdなどのAg合金)粉末、ホウ珪酸系低融点ガラス
フリット、エチルセルロースなどの有機バインダー、溶
剤を均質混合したものが用いられる。また、表面配線導
体2のAg系導電性ペーストは、Ag系(Ag単体、A
g−PdなどのAg合金)粉末、Pt粉末、低融点ガラ
スフリット、有機バインダー、溶剤を均質混合したもの
が用いられる。
Here, the Ag-based conductive paste of the via-hole conductor 4 and the internal wiring conductor 3 is made of Ag-based (Ag alone, Ag-based).
-Ag alloys such as Pd), borosilicate low melting point glass frit, organic binders such as ethylcellulose, and a homogeneous mixture of solvents are used. The Ag-based conductive paste of the surface wiring conductor 2 is an Ag-based paste (Ag alone, A
Ag alloy powder such as g-Pd), Pt powder, low melting point glass frit, organic binder, and solvent are homogeneously mixed.

【0053】このように回路基板領域101にビアホー
ル導体4となる導体、内部配線導体3となる導体膜が形
成され、且つ捨て耳領域102にダミービアホール導体
103となる導体、ランド電極104となる導体膜が形
成されたガラス−セラミック層1b〜1eとなるグリー
ンシート、表面配線導体2となるAg系の導体膜ガラス
−セラミック層1aとなるグリーンシートを、積層体1
のガラス−セラミック層1a〜1eの積層順に応じて積
層し、圧着等で一体化して大型積層基板を形成する。
尚、その後、必要に応じて、回路基板領域101と捨て
耳領域102とを区画し、且つ、回路基板領域101を
複数の回路基板10に分割し得る分割溝110を形成す
る。
As described above, the conductor serving as the via-hole conductor 4 and the conductor film serving as the internal wiring conductor 3 are formed in the circuit board region 101, and the conductor serving as the dummy via-hole conductor 103 and the conductor serving as the land electrode 104 are formed in the discard ear region 102. A green sheet that becomes the glass-ceramic layers 1b to 1e on which the film is formed and an Ag-based conductor film that becomes the surface wiring conductor 2 and a green sheet that becomes the glass-ceramic layer 1a are formed into a laminate 1
Are laminated according to the lamination order of the glass-ceramic layers 1a to 1e described above, and integrated by pressure bonding or the like to form a large laminated substrate.
After that, if necessary, a division groove 110 that divides the circuit board area 101 and the discard ear area 102 and divides the circuit board area 101 into a plurality of circuit boards 10 is formed.

【0054】次に、未焼成の大型積層基板を、酸化性雰
囲気または大気雰囲気で焼成処理する。焼成工程は、脱
バインダ過程と焼結過程からなる。
Next, the unfired large laminated substrate is fired in an oxidizing atmosphere or an air atmosphere. The firing step includes a binder removal step and a sintering step.

【0055】脱バインダ過程は、ガラス−セラミック層
1a〜1eとなるグリーンシート、内部配線導体3とな
る導体膜、ランド電極104となる導体膜、ビアホール
導体4となる導体、ダミービアホール導体103となる
導体、表面配線導体2となる導体膜に含まれる有機成分
を焼失させるためのものであり、例えば500〜600
℃の温度領域で行われる。
In the binder removal process, green sheets serving as the glass-ceramic layers 1a to 1e, a conductor film serving as the internal wiring conductor 3, a conductor film serving as the land electrode 104, a conductor serving as the via hole conductor 4, and a dummy via hole conductor 103 are provided. The purpose is to burn off organic components contained in the conductor film serving as the conductor and the surface wiring conductor 2. For example, 500 to 600
It is performed in a temperature range of ° C.

【0056】また、焼結過程は、ガラス−セラミックの
グリーンシートのガラス成分を結晶化させると同時にセ
ラミック粉末の粒界に均一に分散させ、積層体に一定強
度を与え、内部配線導体3となる導体膜、ランド電極1
04となる導体膜、ビアホール導体4となる導体、ダミ
ービアホール導体103となる導体、表面配線導体2と
なる導体膜の導電材料の金属粉末、Ag粉末を粒成長さ
せて、低抵抗化させ、ガラス−セラミック層1a〜1e
と一体化させるものである。これは、ピーク温度850
〜1050℃に達するまでに行われる。
In the sintering process, the glass component of the glass-ceramic green sheet is crystallized and simultaneously dispersed uniformly at the grain boundaries of the ceramic powder to give a certain strength to the laminated body to form the internal wiring conductor 3. Conductor film, land electrode 1
The conductive film No. 04, the via hole conductor 4, the dummy via hole conductor 103, the conductive film metal powder and the Ag powder of the conductive material of the surface wiring conductor 2 are grown by grain growth to reduce the resistance. -Ceramic layers 1a to 1e
Is to be integrated. This is a peak temperature of 850
It is carried out until it reaches に 1050 ° C.

【0057】ここで、ガラス−セラミック材料が焼結反
応(焼結収縮)を開始する温度(約600℃)よりも低
い温度(例えば550℃)で、導電材料の金属粉末が
(焼結収縮)を開始することになる。
At this time, at a temperature (for example, 550 ° C.) lower than the temperature (about 600 ° C.) at which the glass-ceramic material starts the sintering reaction (sintering shrinkage), the metal powder of the conductive material is turned (sintering shrinkage). Will start.

【0058】これにより、図2に示すような回路基板領
域101の内部に内部配線導体3、ビアホール導体4が
形成され、且つ表面に表面配線導体2が形成されるとと
もに、捨て耳領域102にランド電極104、厚みを貫
くダミービアホール導体103が形成された大型回路基
板が達成されることになる。
As a result, the internal wiring conductor 3 and the via-hole conductor 4 are formed inside the circuit board area 101 as shown in FIG. 2, and the surface wiring conductor 2 is formed on the surface. A large-sized circuit board on which the electrode 104 and the dummy via-hole conductor 103 penetrating the thickness are formed is achieved.

【0059】その後、必要に応じて、表面配線導体2に
接続する厚膜抵抗素子や所定形状の絶縁保護膜を形成し
て、各種電子部品6を半田などで接合・実装を行う。さ
らに、所定配線導体膜上にICチップもチップ状電子部
品5を搭載して、表面配線導体2との間で接合を行う。
Thereafter, if necessary, a thick-film resistance element connected to the surface wiring conductor 2 and an insulating protective film of a predetermined shape are formed, and various electronic components 6 are joined and mounted by soldering or the like. Further, the chip-shaped electronic component 5 is also mounted on the IC chip on the predetermined wiring conductor film, and the IC chip and the surface wiring conductor 2 are joined.

【0060】最後に、各回路基板を区画する分割溝に沿
って分割処理を行い、図1に示す回路基板10が達成す
ることになる。尚、分割溝を形成しない場合には、切断
などによって各回路基板領域101毎に切断・分離す
る。また、電子部品5などの搭載を分割や切断によって
各回路基板10の状態としてから搭載・接合しても構わ
ない。
Finally, a dividing process is performed along the dividing groove for dividing each circuit board, and the circuit board 10 shown in FIG. 1 is achieved. When the dividing groove is not formed, cutting and separation are performed for each circuit board region 101 by cutting or the like. Further, the mounting of the electronic components 5 and the like may be divided and cut so as to be in the state of each circuit board 10 and then mounted and joined.

【0061】以上の焼成工程において、大型回路基板1
00を構成する回路基板領域101の内部配線導体3、
ビアホール導体4、表面配線導体2、捨て耳領域102
のランド電極104、ダミービアホール導体103と、
ガラス−セラミック層1a〜1eとで焼結収縮を開始す
る温度の差が生じ、これにより、反り変形が発生しよう
とする。
In the above firing step, the large circuit board 1
00, the internal wiring conductors 3 in the circuit board area 101,
Via hole conductor 4, surface wiring conductor 2, discarded ear area 102
A land electrode 104, a dummy via-hole conductor 103,
There is a difference in temperature at which sintering shrinkage starts between the glass-ceramic layers 1a to 1e, thereby causing warpage deformation.

【0062】具体的には、ガラス−セラミック層1a〜
1eで焼結反応する以前に、導電材料の導体粉末の焼結
反応が先に行われる。従って、ガラス−セラミック層1
a〜1eが焼結反応しようとする時点では、導電材料の
導体は焼結反応の進行によりある程度の強度を有してい
ることになる。従って、大型回路基板100の周囲であ
る捨て耳領域102にもランド電極104を有するダミ
ービアホール導体103が形成されているため、実質的
に捨て耳部分102の焼結挙動が実質的に回路基板領域
101の焼結挙動と一致するため、大型回路基板100
の特に自由端である周辺部分で発生する反り変形の発生
を未然に防止することができる。
Specifically, the glass-ceramic layers 1a to 1
Before the sintering reaction in 1e, the sintering reaction of the conductive powder of the conductive material is performed first. Therefore, the glass-ceramic layer 1
When a to 1e are about to undergo a sintering reaction, the conductor of the conductive material has a certain degree of strength due to the progress of the sintering reaction. Therefore, since the dummy via-hole conductor 103 having the land electrode 104 is also formed in the discard ear region 102 around the large-sized circuit board 100, the sintering behavior of the discard ear portion 102 is substantially reduced to the circuit board region. 101, the large circuit board 100
In particular, it is possible to prevent warpage deformation occurring in the peripheral portion which is a free end.

【0063】例えば、捨て耳領域102の厚み方向に貫
くダミービアホール導体103は、反り変形を発生しよ
うとする応力に対して、現行状態を厚み方向に維持しよ
うとするように働き、また、ランド電極104は反り変
形を発生しようとする応力に対して、平面的に阻止しよ
うとする働きを行う。
For example, the dummy via-hole conductor 103 penetrating in the thickness direction of the abandoned ear region 102 acts to maintain the current state in the thickness direction with respect to the stress for generating the warp deformation. Reference numeral 104 functions to planarly prevent a stress that tends to generate warpage deformation.

【0064】これらの相乗効果により、捨て耳領域10
2においても、反り変形の発生を最小限に抑えることが
てき、これによって、捨て耳領域102に隣接する回路
基板10での反り変形の発生を有効に抑えることができ
る。
Due to these synergistic effects, the discarded ear region 10
Also in 2, the occurrence of the warp deformation can be minimized, whereby the occurrence of the warp deformation in the circuit board 10 adjacent to the discard ear region 102 can be effectively suppressed.

【0065】以上のように、本発明によれば、捨て耳領
域102に隣接する回路基板10においても、その回路
基板10上に電子部品5を搭載するにあったても、安定
した搭載を行うことができ、また、このような回路基板
10をプリント配線基板に実装するにあたっても、安定
した実装を行うことができる。
As described above, according to the present invention, even when the electronic component 5 is mounted on the circuit board 10 adjacent to the discard ear region 102, stable mounting is performed. Also, when such a circuit board 10 is mounted on a printed wiring board, stable mounting can be performed.

【0066】[0066]

【実験例】本発明者は、捨て耳領域に形成するダミービ
アホール導体103の間隔の違いによる効果を種々検討
を行った。
[Experimental Examples] The present inventors have conducted various studies on the effects of the difference in the spacing between the dummy via-hole conductors 103 formed in the abandoned ear region.

【0067】捨て耳領域102に形成するダミービアホ
ール導体の直径は、通常の回路基板領域に形成するビア
ホール導体の直径を200μmとして、各層間にビアホ
ール導体103の開口部分に約50μm角のランド電極
104を形成した。そして、ダミー用のビアホール導体
103を形成していないもの、ダミー用導体ビアホール
導体103の間隔を0.05mm、0.1mm、0.2
mm、0.5mmとした大型回路基板100の反り変形
の状況を調べた。尚、大型回路基板100は、100m
m×100mmの回路基板領域101と、その周囲に、
幅5mmの捨て耳領域102が形成されている。この回
路基板領域101から、最終的に100個の回路基板1
0が抽出される。また、大型回路基板の積層数は、例え
ば、6層のガラス−セラミック層が積層されている。
The diameter of the dummy via-hole conductor formed in the abandoned ear region 102 is set to 200 μm for the diameter of the via-hole conductor formed in the normal circuit board region. Was formed. The dummy via-hole conductors 103 were not formed, and the intervals between the dummy via-hole conductors 103 were set to 0.05 mm, 0.1 mm, and 0.2 mm.
The warpage of the large circuit board 100 mm and 0.5 mm was examined. The large circuit board 100 is 100 m
A circuit board area 101 of mx 100 mm and around it,
A discard ear region 102 having a width of 5 mm is formed. From this circuit board area 101, finally, 100 circuit boards 1
0 is extracted. The number of stacked large circuit boards is, for example, six glass-ceramic layers.

【0068】評価として、大型回路基板100全体の表
面部分の変位量Δxを測定した。尚、一般に、部品の搭
載信頼性、プリント配線基板への実装信頼性上を考慮し
た場合、Δxは50μm以内とすることが重要である。
As an evaluation, the displacement Δx of the entire surface of the large circuit board 100 was measured. In general, it is important that Δx be within 50 μm in consideration of component mounting reliability and mounting reliability on a printed wiring board.

【0069】その結果、隣接するビアホール導体103
の間隔が0.05mmでは、グリーンシートにビアホー
ル導体103となる貫通孔をパンチ加工によって形成す
る際に、亀裂が発生し、実質的には試料すら作成するこ
とができなかった。
As a result, the adjacent via-hole conductor 103
When the spacing was 0.05 mm, a crack was generated when a through-hole serving as the via-hole conductor 103 was formed in the green sheet by punching, and even a sample could not be prepared substantially.

【0070】また、間隔が0.1mmではΔxが30μ
mとなり、部品の搭載信頼性、プリント配線基板への実
装信頼性上、良好なものとなる。
When the distance is 0.1 mm, Δx is 30 μm.
m, which is favorable in terms of component mounting reliability and mounting reliability on a printed wiring board.

【0071】さらに、間隔が0.3mmではΔxが45
μmとなり、部品の搭載信頼性、プリント配線基板への
実装信頼性上、良好なものとなる。
Further, when the interval is 0.3 mm, Δx is 45
μm, which is favorable in terms of component mounting reliability and mounting reliability on a printed wiring board.

【0072】さらに、間隔が0.5mmではΔxが10
0μmとなり、搭載信頼性、実装信頼性が不良となる。
Further, when the interval is 0.5 mm, Δx is 10
0 μm, resulting in poor mounting reliability and mounting reliability.

【0073】尚、間隔が比較的狭い場合には、隣接しあ
うダミービアホール導体のランド電極が接合してしま
い、全体として、大型回路基板100の捨て耳領域の層
間にランド電極が周設されるようになるが、このような
構造となっても構わない。
If the interval is relatively small, the land electrodes of the adjacent dummy via-hole conductors are joined to each other, so that the land electrodes are provided on the large circuit board 100 between the abandoned ear regions as a whole. However, such a structure may be adopted.

【0074】[0074]

【発明の効果】以上のように本発明によれば、複数の回
路基板が抽出できる大型回路基板の周囲に周設されてい
る捨て耳領域に、ランド電極を有するダミービアホール
導体を0.1〜0.3mmの間隔で複数形成したため、
焼成工程における捨て耳領域の強度が、実質的に回路基
板領域と同じになるため、大型回路基板全体に対して発
生する反り変形を有効に抑えることができる。
As described above, according to the present invention, a dummy via-hole conductor having a land electrode is provided in a disposable ear region provided around a large circuit board from which a plurality of circuit boards can be extracted. Because it was formed at intervals of 0.3 mm,
Since the strength of the abandoned ear region in the firing step is substantially the same as that of the circuit board region, warpage deformation that occurs in the entire large circuit board can be effectively suppressed.

【0075】これにより、回路基板領域から抽出される
複数の回路基板間で反り量が少なく部品の搭載性に優
れ、また、プリント配線基板への実装性に優れた回路基
板が簡単に達成できるものとなる。
As a result, a circuit board which has a small amount of warpage among a plurality of circuit boards extracted from the circuit board area, has excellent component mountability, and has excellent mountability on a printed wiring board can be easily achieved. Becomes

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明に係る回路基板の断面図である。FIG. 1 is a cross-sectional view of a circuit board according to the present invention.

【図2】本発明に係る大型回路基板の一部断面図であ
る。
FIG. 2 is a partial cross-sectional view of a large circuit board according to the present invention.

【図3】本発明に係る大型回路基板の一部平面図であ
る。
FIG. 3 is a partial plan view of a large circuit board according to the present invention.

【符号の説明】[Explanation of symbols]

10・・・・・・回路基板 1・・・・・・・積層体 1a〜1e・・・ガラス−セラミック層 2 ・・・・・・表面配線導体 3・・・・・・・内部配線導体 4・・・・・・・ビアホール導体 100・・・・・大型回路基板 101・・・・・回路基板領域 102・・・・・捨て耳領域 103 ・・・ダミービアホール導体 104・・・・ランド電極 10 Circuit board 1 Laminated body 1a-1e Glass-ceramic layer 2 Surface wiring conductor 3 Internal wiring conductor 4. Via-hole conductor 100 Large circuit board 101 Circuit board area 102 Discard ear area 103 Dummy via-hole conductor 104 Land electrode

───────────────────────────────────────────────────── フロントページの続き (72)発明者 牧野 洋一 鹿児島県国分市山下町1番1号 京セラ株 式会社鹿児島国分工場内 ──────────────────────────────────────────────────続 き Continued on the front page (72) Inventor Yoichi Makino 1-1-1, Yamashita-cho, Kokubu-shi, Kagoshima Inside the Kyocera Corporation's Kagoshima Kokubu Plant

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 複数の回路基板が抽出できる回路基板領
域と、該回路基板領域の周囲に捨て耳領域を有し、且つ
内部配線導体となる導体膜及び/又はビアホール導体と
なる導体が被着された複数のガラス−セラミックシート
を積層し、焼成して、大型回路基板を得るとともに、該
大型回路基板を各回路基板毎に分割して複数の回路基板
を形成する回路基板の製造方法において、 前記各ガラス−セラミックシートは、捨て耳領域に、ラ
ンド電極を有する複数個のダミービアホール導体が0.
1〜0.3mmの間隔で形成されてることを特徴とする
回路基板の製造方法。
1. A circuit board region from which a plurality of circuit boards can be extracted, and a discarded ear region around the circuit board region, and a conductor film serving as an internal wiring conductor and / or a conductor serving as a via hole conductor are attached. A plurality of glass-ceramic sheets are laminated and fired to obtain a large circuit board, and the large circuit board is divided into each circuit board to form a plurality of circuit boards. In each of the glass-ceramic sheets, a plurality of dummy via-hole conductors having land electrodes are disposed in the discarded ear region.
A method for manufacturing a circuit board, wherein the circuit board is formed at an interval of 1 to 0.3 mm.
JP25814196A 1996-09-30 1996-09-30 Manufacturing method of circuit board Pending JPH10107437A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25814196A JPH10107437A (en) 1996-09-30 1996-09-30 Manufacturing method of circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25814196A JPH10107437A (en) 1996-09-30 1996-09-30 Manufacturing method of circuit board

Publications (1)

Publication Number Publication Date
JPH10107437A true JPH10107437A (en) 1998-04-24

Family

ID=17316094

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25814196A Pending JPH10107437A (en) 1996-09-30 1996-09-30 Manufacturing method of circuit board

Country Status (1)

Country Link
JP (1) JPH10107437A (en)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001094273A1 (en) * 2000-06-07 2001-12-13 Tokuyama Corporation Method for manufacturing aluminum nitride sintered body in which via hole is made
JP2002324952A (en) * 2001-04-24 2002-11-08 Denso Corp Printed circuit board
JP2003110220A (en) * 2001-09-28 2003-04-11 Kyocera Corp Multiple-pattern wiring board
JP2006278760A (en) * 2005-03-29 2006-10-12 Tdk Corp Method and apparatus for manufacturing glass ceramic aggregate substrate
JP2006278808A (en) * 2005-03-30 2006-10-12 Kyocera Corp Multiple unit wiring board
JP2007305886A (en) * 2006-05-15 2007-11-22 Ngk Spark Plug Co Ltd Multipiece substrate
US10002710B2 (en) 2013-04-15 2018-06-19 Murata Manufacturing Co., Ltd. Ceramic multilayer wiring substrate and module including the same
WO2022224526A1 (en) * 2021-04-22 2022-10-27 株式会社村田製作所 Wiring board

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2368851A (en) * 2000-06-07 2002-05-15 Tokuyama Corp Method for manufacturing aluminium nitride sintered body in which via hole is made
GB2368851B (en) * 2000-06-07 2003-12-10 Tokuyama Corp Process for producing sintered aluminium nitride furnished with via holes
US6733822B2 (en) 2000-06-07 2004-05-11 Tokuyama Corporation Process for producing sintered aluminum nitride furnished with via hole
WO2001094273A1 (en) * 2000-06-07 2001-12-13 Tokuyama Corporation Method for manufacturing aluminum nitride sintered body in which via hole is made
JP4731790B2 (en) * 2000-06-07 2011-07-27 株式会社トクヤマ Manufacturing method of small chip for semiconductor mounting substrate
JP2002324952A (en) * 2001-04-24 2002-11-08 Denso Corp Printed circuit board
JP4698100B2 (en) * 2001-09-28 2011-06-08 京セラ株式会社 Multi-wiring board
JP2003110220A (en) * 2001-09-28 2003-04-11 Kyocera Corp Multiple-pattern wiring board
JP2006278760A (en) * 2005-03-29 2006-10-12 Tdk Corp Method and apparatus for manufacturing glass ceramic aggregate substrate
JP4566046B2 (en) * 2005-03-30 2010-10-20 京セラ株式会社 Multiple wiring board
JP2006278808A (en) * 2005-03-30 2006-10-12 Kyocera Corp Multiple unit wiring board
JP2007305886A (en) * 2006-05-15 2007-11-22 Ngk Spark Plug Co Ltd Multipiece substrate
US10002710B2 (en) 2013-04-15 2018-06-19 Murata Manufacturing Co., Ltd. Ceramic multilayer wiring substrate and module including the same
WO2022224526A1 (en) * 2021-04-22 2022-10-27 株式会社村田製作所 Wiring board

Similar Documents

Publication Publication Date Title
JPH09153679A (en) Stacked glass ceramic circuit board
JP2002198660A (en) Circuit board and method of manufacturing the same
JPH10107437A (en) Manufacturing method of circuit board
JP2008251782A (en) Ceramic wiring board and its manufacturing method
JP2001284819A (en) Laminated circuit board
JP4493140B2 (en) Multilayer circuit board
JP3495203B2 (en) Circuit board manufacturing method
JP3152873B2 (en) Low temperature firing circuit board
JP3748283B2 (en) Manufacturing method of laminated glass ceramic circuit board
JP2001345522A (en) Method of manufacturing circuit board and the circuit board
JP2001189550A (en) Circuit board
JPH05235550A (en) Low permittivity glass ceramic multilayer circuit board and manufacture thereof
JP3493264B2 (en) Circuit board
JP2002076609A (en) Circuit board
JP2002232093A (en) Circuit board
JP2002111145A (en) Circuit board
JP2000165043A (en) Circuit board
JP4593817B2 (en) Low temperature fired ceramic circuit board
JP2002141646A (en) Circuit board
JP2000049431A (en) Ceramic circuit board
JP2001345561A (en) Laminated circuit board and method for detecting positional deviation of internal wiring conductor
JP2002076640A (en) Circuit board
JP2002076554A (en) Circuit board for high frequency
JP2002076639A (en) Circuit board
JP2002050842A (en) Circuit board