JP2002076640A - Circuit board - Google Patents

Circuit board

Info

Publication number
JP2002076640A
JP2002076640A JP2000264462A JP2000264462A JP2002076640A JP 2002076640 A JP2002076640 A JP 2002076640A JP 2000264462 A JP2000264462 A JP 2000264462A JP 2000264462 A JP2000264462 A JP 2000264462A JP 2002076640 A JP2002076640 A JP 2002076640A
Authority
JP
Japan
Prior art keywords
hole conductor
conductor
wiring
weight
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000264462A
Other languages
Japanese (ja)
Inventor
Ryokichi Ogata
良吉 緒方
Tsutomu Oda
勉 小田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2000264462A priority Critical patent/JP2002076640A/en
Publication of JP2002076640A publication Critical patent/JP2002076640A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19105Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Conductive Materials (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a circuit board for securing the connection reliability between wiring conductors even if the diameter of an Ag-based via hole conductor is increased, restraining cracks and the projection of the via hole conductor from the surface of a substrate, and flattening the surface of the via hole conductor. SOLUTION: In the circuit board where the Ag-based inner wiring 3 and the via hole conductor 4 penetrating the thickness are arranged among a plurality of dielectric layers 1a-1e made of glass and ceramic constituents and at the dielectric layers 1a-1e, respectively, the via hole conductor 4 is made of an Ag-based conductor, β quartz with 5-8 pts.wt., and at least either of MoO3 and Ru2O where the total is 0.5-8.0 pts.wt. to Ag-based material 100 pts.wt.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、ガラス成分とセラ
ミック成分となるガラス−セラミックから成る誘電体層
を積層して成る回路基板に関するものであり、回路基板
中に形成したビアホール導体に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a circuit board formed by laminating a dielectric layer made of glass-ceramic serving as a glass component and a ceramic component, and to a via-hole conductor formed in the circuit board. .

【0002】[0002]

【従来の技術】従来より、焼成温度を800〜1050
℃と比較的低い温度で焼成可能な材料を用いた回路基板
が広く提案されている。
2. Description of the Related Art Conventionally, a firing temperature of 800 to 1050 has been used.
A circuit board using a material that can be fired at a relatively low temperature of ° C. has been widely proposed.

【0003】回路基板は、複数の誘電体層を積層した基
板と、該積層体の各誘電体層間に配置した内部配線と、
該積層体の表面に配置した表面配線と、各誘電体層の厚
み方向に所定内部配線間、所定内部配線と表面配線との
間を接続するビアホール導体とから構成されている。
[0003] A circuit board includes a board on which a plurality of dielectric layers are laminated, internal wirings arranged between the dielectric layers of the laminate, and
It is composed of surface wirings arranged on the surface of the laminate, and via-hole conductors connecting predetermined internal wirings in the thickness direction of each dielectric layer and connecting predetermined internal wirings and surface wirings.

【0004】尚、積層体の表面に配置した表面配線に
は、ICチップを始め、各種電子部品が搭載されてい
る。
Incidentally, various electronic components such as an IC chip are mounted on the surface wiring arranged on the surface of the laminate.

【0005】上述の内部配線の導電率を高めて回路の高
速化を行うために、内部配線、ビアホール導体、表面配
線としては、金属成分がAg単体またはAg−Pd、A
g−PtなどのAg合金から成るAg系材料が使用され
ている。また、誘電体層としては、上述のAg系材料の
融点から、低温(800〜1050℃)で焼成可能な材
料が用いられている。例えば、ガラス成分とセラミック
成分とから成るガラス−セラミック材料である。
[0005] In order to increase the conductivity of the above-mentioned internal wiring to increase the circuit speed, the internal wiring, the via-hole conductor, and the surface wiring are made of Ag alone or Ag-Pd, A
An Ag-based material made of an Ag alloy such as g-Pt is used. As the dielectric layer, a material that can be fired at a low temperature (800 to 1050 ° C.) based on the melting point of the Ag-based material described above is used. For example, a glass-ceramic material composed of a glass component and a ceramic component.

【0006】上述の内部配線やビアホール導体は、少な
くとも積層状態の基板と一体的に焼成した時の焼結挙動
が近似して、焼成収縮の整合をとるために、多量のガラ
ス成分を含んでいた。仮に、基板材料とビアホール導体
との焼結収縮の整合がとれないと、基板表面におけるビ
アホール導体の表面が、突出してしまい、その結果、基
板表面の配線が形成できず、また、電子部品素子の実装
ができなくなる。
[0006] The above-mentioned internal wiring and via-hole conductor have a similar sintering behavior at least when fired integrally with the laminated substrate, and contain a large amount of glass components in order to match firing shrinkage. . If the sintering shrinkage between the substrate material and the via-hole conductor is not matched, the surface of the via-hole conductor on the substrate surface will protrude. As a result, wiring on the substrate surface cannot be formed. Impossible to implement.

【0007】しかも、特に各内部配線間を接続したり、
内部配線と表面配線とを接続するビアホール導体におい
ては、近年の回路動作の高速化に伴い、その導体抵抗を
下げることが要求されている。この要求を応えるため
に、ビアホール導体の形状を物理的に大径化(直径を8
0μm以上)が必要となっている。
In addition, in particular, connection between each internal wiring,
In the via-hole conductor connecting the internal wiring and the surface wiring, it is required to reduce the conductor resistance with the recent increase in the speed of circuit operation. In order to meet this demand, the diameter of the via hole conductor is physically increased (diameter of 8).
0 μm or more).

【0008】しかし、従来の手法では、基板とビアホー
ル導体とを同時焼成すると、基板材料であるガラス−セ
ラミック材料の焼結収縮とビアホール導体の焼結収縮と
の整合性がとれなくなってしまう。即ち、焼成冷却時に
熱膨張係数差による熱応力が大きくなり、例えば、基板
の表面でビアホール導体の周囲にクラックが発生し、ま
た、導通不具合が生じてしまう。
However, according to the conventional method, if the substrate and the via-hole conductor are simultaneously fired, the sintering shrinkage of the glass-ceramic material as the substrate material and the sintering shrinkage of the via-hole conductor cannot be matched. That is, the thermal stress due to the difference in thermal expansion coefficient increases during firing and cooling. For example, cracks occur around the via-hole conductor on the surface of the substrate, and conduction failure occurs.

【0009】そこで、ガラス成分とセラミック成分とか
ら成る複数の誘電体層間にAgを主成分とする内部配線
を形成するとともに、前記誘電体層に厚みを貫くAg系
材料を主成分とするビアホール導体を配置して成り、該
ビアホール導体は、Ag系材料100重量部に対して、
2〜5wt%のβ石英と、0.1〜1wt%の酸化マグ
ネシウム、酸化アルミニウム、酸化カルシウムの少なく
とも1種類を含有している回路基板が既に提案されてい
る。
Therefore, an internal wiring mainly composed of Ag is formed between a plurality of dielectric layers composed of a glass component and a ceramic component, and a via hole conductor mainly composed of an Ag-based material penetrating through the dielectric layer. And the via-hole conductor is based on 100 parts by weight of the Ag-based material.
A circuit board containing 2 to 5% by weight of β-quartz and 0.1 to 1% by weight of at least one of magnesium oxide, aluminum oxide, and calcium oxide has already been proposed.

【0010】かかる技術によれば、ビアホール導体は、
所定量のβ石英と酸化マグネシウム、酸化アルミニウ
ム、酸化カルシウムの少なくとも1種類の酸化物を含ん
でいる。β石英は、主に基板材料とAg系のビアホール
導体との熱膨張係数の差による熱応力を低下させるもの
であり、また酸化マグネシウム、酸化アルミニウム、酸
化カルシウムの少なくとも1種類の酸化物は、焼結時に
Ag粒子間に存在さて、基板材料が焼結が開始されるま
で、ビアホール導体の焼結を遅らせ、焼成による収縮応
力を低減させるものである。
According to this technique, the via-hole conductor is
It contains a predetermined amount of β-quartz and at least one oxide of magnesium oxide, aluminum oxide, and calcium oxide. β-quartz mainly reduces the thermal stress due to the difference in thermal expansion coefficient between the substrate material and the Ag-based via-hole conductor, and at least one oxide of magnesium oxide, aluminum oxide, and calcium oxide is burned. The sintering of the via-hole conductor is delayed until the sintering of the substrate material is started by being present between the Ag particles at the time of sintering, and the shrinkage stress due to sintering is reduced.

【0011】これにより、ビアホール導体の導体抵抗を
低下させるべく、その直径が大きくなっても、基板との
熱膨張差を緩和し、収縮挙動が近似する。その結果、各
配線導体間の接続信頼性が安定化して、ビアホール導体
及びその開口にクラックが発生することがなく、基板の
表面からビアホール導体の突出を抑えている。
As a result, even if the diameter of the via-hole conductor is increased in order to reduce the conductor resistance of the via-hole conductor, the difference in thermal expansion from the substrate is reduced, and the shrinkage behavior is approximated. As a result, the connection reliability between the wiring conductors is stabilized, and no crack is generated in the via-hole conductor and the opening thereof, and the protrusion of the via-hole conductor from the surface of the substrate is suppressed.

【0012】[0012]

【発明が解決しようとする課題】ここで、基板の平滑性
を向上させるには、ビアホール導体の表面を平坦にする
ことが望まれる。
Here, in order to improve the smoothness of the substrate, it is desired to make the surface of the via-hole conductor flat.

【0013】しかしながら、上述の回路基板では、各配
線導体間の接続信頼性が安定化して、ビアホール導体及
びその開口にクラックが発生することがなく、基板の表
面からビアホール導体の突出を抑えることができるもの
の、図3に示すように、ビアホール導体40において、
そのビアホール導体の径が大きくなると、その中央部が
凹んでしまうという問題点があった。尚、図3におい
て、1aは積層基板1の表面側の誘電体層を示してい
る。
However, in the above-described circuit board, the connection reliability between the wiring conductors is stabilized, and the via-hole conductor and the opening thereof are not cracked, and the protrusion of the via-hole conductor from the surface of the board can be suppressed. Although it is possible, as shown in FIG.
When the diameter of the via-hole conductor is increased, there is a problem that the central portion is dented. In FIG. 3, reference numeral 1a denotes a dielectric layer on the surface side of the laminated substrate 1.

【0014】これは全体として、ビアホール導体40の
収縮挙動が基板材料に近似しているものの、その収縮の
速度が周辺部と中央部とでは若干の差異が発生している
ため、結果として中央部が凹んでしまうものと考えられ
る。
Although the shrinkage behavior of the via-hole conductor 40 is similar to that of the substrate material as a whole, the shrinkage speed is slightly different between the peripheral portion and the central portion. Is considered to be dented.

【0015】本発明は、上述の問題点に鑑みて案出され
たものであり、その目的は、ビアホール導体の径が大型
化しても、各配線導体間の接続信頼性を確保し、クラッ
クの発生を抑え、基板の表面からビアホール導体の突出
量を抑え、且つビアホール導体の表面自身を平坦にする
ことができる回路基板を提供するものである。
The present invention has been devised in view of the above-mentioned problems, and has as its object to ensure the connection reliability between wiring conductors even when the diameter of via-hole conductors is increased, and to prevent cracks. An object of the present invention is to provide a circuit board capable of suppressing occurrence, suppressing the amount of protrusion of a via-hole conductor from the surface of the substrate, and flattening the surface of the via-hole conductor.

【0016】[0016]

【課題を解決するための手段】本発明の回路基板は、ガ
ラス成分とセラミック成分とから成る複数の誘電体層の
層間に、Agを主成分とする内部配線を配するととも
に、前記誘電体層にその厚みを貫くAgを主成分とする
ビアホール導体を配置して成る回路基板において、前記
ビアホール導体は、Ag系導体材料100重量部に対し
て、0.5〜8.0重量部のβ石英と、合計が0.5〜
8.0重量部であるMoO3、Ru2Oの少なくともいず
れかを含有していることを特徴とするものである。
According to the present invention, there is provided a circuit board having an internal wiring mainly composed of Ag disposed between a plurality of dielectric layers comprising a glass component and a ceramic component. A via-hole conductor having Ag as a main component and having a thickness of 0.5 to 8.0 parts by weight of β-quartz based on 100 parts by weight of the Ag-based conductor material. And the total is 0.5 ~
It contains 8.0 parts by weight of at least one of MoO 3 and Ru 2 O.

【0017】[0017]

【発明の実施の形態】以下、本発明の回路基板を図面に
基づいて説明する。図1は、本発明に係る回路基板の断
面図である。図1において、10は回路基板であり、1
は積層基板、21は積層基板1の表面に形成した第1の
表面配線、22は第2の表面配線、3は積層基板1内の
形成された内部配線、4は積層基板1内の形成されたビ
アホール導体、5はICチップ部品であり、6は他の電
子部品である。尚、第1の表面配線21、第2の表面配
線22を、総じて表面配線2という。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, a circuit board according to the present invention will be described with reference to the drawings. FIG. 1 is a sectional view of a circuit board according to the present invention. In FIG. 1, reference numeral 10 denotes a circuit board,
Is a laminated substrate, 21 is a first surface wiring formed on the surface of the laminated substrate 1, 22 is a second surface wiring, 3 is an internal wiring formed in the laminated substrate 1, and 4 is a wiring formed in the laminated substrate 1. The via hole conductor 5 is an IC chip component, and 6 is another electronic component. Note that the first surface wiring 21 and the second surface wiring 22 are generally referred to as surface wiring 2.

【0018】積層基板1は、ガラス−セラミック材料か
ら成る誘電体層1a〜1eと、誘電体層1a〜1eの各
層間に、所定回路網を達成したり、容量成分を発生する
ための内部配線3が配置されている。
The laminated substrate 1 has dielectric layers 1a to 1e made of a glass-ceramic material and internal wirings for achieving a predetermined circuit network and generating a capacitance component between the dielectric layers 1a to 1e. 3 are arranged.

【0019】また、誘電体層1a〜1eには、その層の
厚み方向を貫くビアホール導体4が形成されている。さ
らに、誘電体層1a〜1eを積層した積層基板1の表面
には、表面配線2が形成されている。
In the dielectric layers 1a to 1e, via-hole conductors 4 penetrating in the thickness direction of the layers are formed. Further, a surface wiring 2 is formed on the surface of the laminated substrate 1 on which the dielectric layers 1a to 1e are laminated.

【0020】誘電体層1a〜1eは、例えば850〜1
050℃前後の比較的低い温度で焼成可能にするガラス
ーセラミック材料からなる。具体的なセラミック材料と
しては、クリストバライト、石英、コランダム(αアル
ミナ)、ムライト、コージライトなどの絶縁セラミック
材料、BaTiO3、Pb4Fe2Nb212、TiO2
どの誘電体セラミック材料、Ni−Znフェライト、M
n−Znフェライト(広義の意味でセラミックという)
などの磁性体セラミック材料などが挙げられる。尚、そ
の平均粒径1.0〜6.0μm、好ましくは1.5〜
4.0μmに粉砕したものを用いる。また、セラミック
材料は2種以上混合して用いられてもよい。特に、コラ
ンダムを用いた場合、コスト的に有利となる。
The dielectric layers 1a to 1e are, for example, 850 to 1
It is made of a glass-ceramic material that can be fired at a relatively low temperature of around 050 ° C. Specific ceramic materials include insulating ceramic materials such as cristobalite, quartz, corundum (α-alumina), mullite, cordierite, dielectric ceramic materials such as BaTiO 3 , Pb 4 Fe 2 Nb 2 O 12 , TiO 2 , and Ni -Zn ferrite, M
n-Zn ferrite (ceramic in a broad sense)
And other magnetic ceramic materials. The average particle size is 1.0 to 6.0 μm, preferably 1.5 to 6.0 μm.
Use the one crushed to 4.0 μm. Further, two or more ceramic materials may be used in combination. In particular, the use of corundum is advantageous in terms of cost.

【0021】ガラス成分のフリットは、焼成処理するこ
とによってコージェライト、ムライト、アノーサイト、
セルジアン、スピネル、ガーナイト、ウイレマイト、ド
ロマイト、ペタライトやその置換誘導体の結晶やスピネ
ル構造の結晶相を析出するものであればよく、例えば、
23、SiO2、Al23、ZnO、アルカリ土類酸
化物を含むガラスフリットが挙げられる。この様なガラ
スフリットは、ガラス化範囲が広くまた屈伏点が600
〜800℃付近となっている。
The frit of the glass component is calcined, mullite, anorthite,
Serdian, spinel, garnite, willemite, dolomite, petalite or a substituted derivative thereof or a crystal of a spinel structure may be precipitated, for example,
Glass frit containing B 2 O 3 , SiO 2 , Al 2 O 3 , ZnO, and alkaline earth oxide can be used. Such a glass frit has a wide vitrification range and a yield point of 600
~ 800 ° C.

【0022】この誘電体層1a〜1eの厚みは、例えば
100〜300μm程度である。
The thickness of each of the dielectric layers 1a to 1e is, for example, about 100 to 300 μm.

【0023】内部配線3、ビアホール導体4は、Ag系
(Ag単体、Ag−Pd、Ag−PtなどのAg合金)
を主成分とする導体膜(導体)からなり、内部配線3の
厚みは8〜15μm程度である。また、ビアホール導体
4の直径は任意な値とすることができるが、大径化とし
て低抵抗化するために、80〜350μmとしている。
特に、ビアホール導体4は、Ag系材料、β石英、Mo
3、コージェライト、ムライト、アノーサイト、セル
ジアン、スピネル、ガーナイト、ウイレマイト、ドロマ
イト、ペタライトやその置換誘導体の結晶やスピネル構
造の結晶相を析出し得る、例えばB23、SiO2、A
23、ZnO、アルカリ土類酸化物を含むガラスフリ
ットが挙げられる。
The internal wiring 3 and the via-hole conductor 4 are made of Ag (Ag alone, Ag alloy such as Ag-Pd, Ag-Pt).
And the thickness of the internal wiring 3 is about 8 to 15 μm. The diameter of the via-hole conductor 4 can be set to an arbitrary value, but is set to 80 to 350 μm in order to increase the diameter and reduce the resistance.
In particular, the via-hole conductor 4 is made of an Ag-based material, β quartz, Mo
O 3 , a crystal phase of cordierite, mullite, anorthite, serdian, spinel, garnite, willemite, dolomite, petalite or a substituted derivative thereof or a crystal phase having a spinel structure, for example, B 2 O 3 , SiO 2 , A
Glass frit containing l 2 O 3 , ZnO, and alkaline earth oxide may be used.

【0024】第1の表面配線21は、Ag系(Ag単
体、Ag−Pd、Ag−PtなどのAg合金)を主成分
とする導体膜から成り、主に積層基板1の表面で所定回
路配線を構成するとともに、半田を介して接合される電
子部品6の接続パッドとなったり、また、厚膜抵抗膜、
厚膜コンデンサ素子の端子電極となる。特に、内部配線
3との接続において、この第1の表面配線21と誘電体
層1aから露出するビアホール導体4と接続する。
The first surface wiring 21 is made of a conductive film mainly composed of Ag (Ag alone, Ag-Pd, Ag-Pt or other Ag alloy), and mainly has a predetermined circuit wiring on the surface of the laminated substrate 1. And also serves as a connection pad for the electronic component 6 to be joined via solder.
It becomes the terminal electrode of the thick film capacitor element. In particular, in connection with internal wiring 3, first surface wiring 21 is connected to via-hole conductor 4 exposed from dielectric layer 1a.

【0025】第2の表面配線22は、Au系を主成分と
する導体膜から成り、主にボンディング細線、フリップ
チップによって接続されるICチップ5の接続パッド
(ワイヤボンディングパッド)として用いられる。
The second surface wiring 22 is made of a conductive film mainly composed of Au, and is mainly used as a connection pad (wire bonding pad) of the IC chip 5 connected by a bonding thin wire or a flip chip.

【0026】尚、電子部品6は、積層セラミックコンデ
ンサやチップ抵抗器などのチップ状電子部品やその他発
振装置やトランジスタなどが例示でき、第1の表面配線
21に半田を介して接続されている。
The electronic component 6 can be exemplified by a chip-shaped electronic component such as a multilayer ceramic capacitor or a chip resistor, other oscillating devices or transistors, and is connected to the first surface wiring 21 via solder.

【0027】また、ICチップ5は、所定表面配線(2
1、22)などに接続された、第2の表面配線22にA
lまたはAuのボンディング細線を用いてワイヤボンデ
ィングしたり、ICチップ5の下面に形成したパンプ部
材を介して第2の表面配線22に接続されている。
The IC chip 5 is provided with a predetermined surface wiring (2
1, 22) and the like,
It is connected to the second surface wiring 22 via wire bonding using a l or Au bonding thin wire or via a pump member formed on the lower surface of the IC chip 5.

【0028】上述の回路基板の製造方法について説明す
る。
A method for manufacturing the above-described circuit board will be described.

【0029】まず、誘電体層1a〜1eとなるガラス−
セラミック材料から成るグリーンシートを形成する。具
体的には、上述のセラミック粉末、上述の低融点ガラス
成分のフリット、有機バインダ、有機溶剤を均質混練し
たスラリーを、ドクターブレード法によって所定厚みに
テープ成形して、所定大きさに切断してシートを作成す
る。上述のセラミック材料とガラス材料との構成比率
は、850〜1050℃の比較的低温で安定的に焼成す
るために、セラミック材料が10〜60重量%、好まし
くは30〜50重量%であり、ガラス材料が90〜40
重量%、好ましくは70〜50重量%である。
First, the glass which becomes the dielectric layers 1a to 1e
A green sheet made of a ceramic material is formed. Specifically, the above-mentioned ceramic powder, the above-mentioned frit of the low-melting glass component, the organic binder, and a slurry obtained by homogeneously kneading the organic solvent are tape-formed to a predetermined thickness by a doctor blade method, and cut into a predetermined size. Create a sheet. The composition ratio of the ceramic material and the glass material is 10 to 60% by weight, preferably 30 to 50% by weight of the ceramic material in order to stably fire at a relatively low temperature of 850 to 1050 ° C. 90-40 material
%, Preferably 70 to 50% by weight.

【0030】有機バインダは、固形分(セラミック粉
末、低融点ガラス成分のフリット)との濡れ性も重視す
る必要があり、比較的低温で且つ短時間の焼成工程で焼
失できるように熱分解性に優れたものが好ましく、アク
リル酸もしくはメタクリル酸系重合体のようなカルボキ
シル基、アルコール性水酸基を備えたエチレン性不飽和
化合物が好ましい。
The organic binder also needs to pay attention to the wettability with solids (ceramic powder, frit of low melting point glass component), and is thermally decomposable so that it can be burned off in a relatively low temperature and short firing step. Excellent ones are preferable, and ethylenically unsaturated compounds having a carboxyl group and an alcoholic hydroxyl group such as acrylic acid or methacrylic acid-based polymers are preferable.

【0031】溶剤として、有機系溶剤、水系溶剤を用い
ることができる。例えば、有機溶剤の場合には、2,
2,4−トリメチル−1,3−ペンタンジオールモノイ
ソベンチートなどが用いられ、水系溶剤の場合には、水
溶性である必要があり、モノマー及びバインダには、親
水性の官能基、例えばカルボキシル基が付加されてい
る。その付加量は酸価で表せば2〜300あり、好まし
くは5〜100である。付加量が少ない場合は水への溶
解性、固定成分の粉末の分散性が悪くなり、多い場合は
熱分解性が悪くなるため、付加量は、水への溶解性、分
散性、熱分解性を考慮して、上述の範囲で適宜付加され
る。
As the solvent, an organic solvent or an aqueous solvent can be used. For example, in the case of an organic solvent,
For example, 2,4-trimethyl-1,3-pentanediol monoisoventate or the like is used. In the case of an aqueous solvent, the solvent must be water-soluble, and the monomer and the binder include a hydrophilic functional group such as carboxyl. A group has been added. The amount of addition is 2 to 300, preferably 5 to 100, when expressed in acid value. If the added amount is small, the solubility in water and the dispersibility of the powder of the fixed component deteriorate, and if the added amount is large, the thermal decomposability deteriorates. In consideration of the above, it is appropriately added within the above range.

【0032】次に、誘電体層1a〜1eとなるグリーン
シートに、各誘電体層の厚みを貫くビアホール導体4が
形成される所定径の貫通穴をパンチングによって形成す
る。
Next, through holes of a predetermined diameter in which via-hole conductors 4 are formed through the thicknesses of the respective dielectric layers are formed in the green sheets to be the dielectric layers 1a to 1e by punching.

【0033】この貫通穴は、ビアホール導体4の導体抵
抗を下げるため、必要に応じてその開口直径を80〜3
50μmとしている。
The through-hole has an opening diameter of 80 to 3 as required to reduce the conductor resistance of the via-hole conductor 4.
It is 50 μm.

【0034】次に、グリーンシートに形成した貫通穴
に、ビアホール導体4となる導体を、Ag系導電性ペー
ストの印刷・充填により形成するとともに、グリーンシ
ート上に、各内部配線3となる導体膜を印刷し、乾燥処
理を行う。同時に、最外表に位置するグリーンシート上
に、第1の表面配線21、第2の表面配線22となる導
体膜を印刷し、乾燥処理を行う。
Next, a conductor to be a via-hole conductor 4 is formed in the through hole formed in the green sheet by printing and filling an Ag-based conductive paste, and a conductor film to be each internal wiring 3 is formed on the green sheet. Is printed and a drying process is performed. At the same time, a conductor film to be the first surface wiring 21 and the second surface wiring 22 is printed on the green sheet positioned on the outermost surface, and a drying process is performed.

【0035】ここで、内部配線のAg系導電性ペースト
は、Ag系(Ag単体、Ag−Pd、Ag−Ptなどの
Ag合金)粉末、ホウ珪酸系低融点ガラスフリット、エ
チルセルロースなどの有機バインダー、溶剤を均質混合
したものが用いられる。
Here, the Ag-based conductive paste of the internal wiring includes Ag-based (Ag alone, Ag-Pd, Ag-Pt or other Ag alloy) powder, borosilicate-based low melting point glass frit, organic binder such as ethyl cellulose, or the like. What mixed the solvent homogeneously is used.

【0036】そして、ビアホール導電性ペーストは、A
g系(Ag単体、Ag−Pd、Ag−PtなどのAg合
金)粉末100重量部に対して、0.5〜8.0重量部
のβ石英と、合計が0.5〜8.0重量部であるMoO
3、Ru2Oの少なくともいずれかと、エチルセルロース
などの有機バインダー、及び溶剤を均質混合したものが
用いられる。
The conductive paste for the via hole is A
0.5 to 8.0 parts by weight of β quartz and 0.5 to 8.0 parts by weight based on 100 parts by weight of g-based (Ag alone, Ag alloy such as Ag-Pd, Ag-Pt) powder MoO which is a part
3 , a homogeneous mixture of at least one of Ru 2 O, an organic binder such as ethyl cellulose, and a solvent is used.

【0037】ここでβ石英は、低熱膨張係数の特徴を有
するものであり、ビアホール導体膜の熱膨張係数を基板
材料の熱膨張係数に近づける効果を持ち、焼成冷却時の
熱応力を低減できる。このため、ビアホール導体4の直
径を大きくし、導体抵抗を下げることができる。
Here, β-quartz has a characteristic of a low coefficient of thermal expansion, has an effect of making the coefficient of thermal expansion of the via-hole conductive film close to the coefficient of thermal expansion of the substrate material, and can reduce the thermal stress during firing and cooling. Therefore, the diameter of the via-hole conductor 4 can be increased, and the conductor resistance can be reduced.

【0038】また、MoO3、Ru2Oは、図2に示すよ
うに、ビアホール導体4の表面を平坦にすることができ
る。
As shown in FIG. 2, MoO 3 and Ru 2 O can make the surface of the via-hole conductor 4 flat.

【0039】すなわち、従来のように、β石英と酸化ア
ルミニウム、酸化マグネシウム、酸化カルシウムの少な
くとも1種類の酸化物との組合せでは、有機金属あるい
は比表面積100cm3/g以上の微粉として添加し、
Ag粒子間に効果的に配置し、Agの焼結を遅らせる働
きをするものの、ビアホール導体の収縮挙動を誘電体層
の収縮挙動に近づけるには限界があった。
That is, as in the prior art, in a combination of β-quartz and at least one oxide of aluminum oxide, magnesium oxide and calcium oxide, it is added as an organic metal or a fine powder having a specific surface area of 100 cm 3 / g or more.
Although they are effectively arranged between Ag particles and function to delay the sintering of Ag, there is a limit in making the shrinkage behavior of the via-hole conductor close to that of the dielectric layer.

【0040】これに対し、本発明では、ビアホール導体
4内のMoO3あるいはRu2O自身が、高温領域Agの
焼結を促進するため、ビアホール導体4の収縮挙動を積
層基板1の収縮挙動に効果的に近づけることができるこ
とによる。なお、MoO3、Ru2Oは、それぞれ単体で
添加しても、混合して添加しても良い。
On the other hand, in the present invention, since the MoO 3 or Ru 2 O in the via-hole conductor 4 itself promotes the sintering of the high-temperature region Ag, the shrinkage behavior of the via-hole conductor 4 is changed to the shrinkage behavior of the laminated substrate 1. Because it can be approached effectively. Note that MoO 3 and Ru 2 O may be added alone or as a mixture.

【0041】また、第1の表面配線21が形成される導
電性ペーストは、Ag系(Ag単体、Ag−Pdなどの
Ag合金)粉末、Pt粉末、無機バインダー、有機バイ
ンダー、溶剤を均質混合したものが用いられる。
The conductive paste on which the first surface wiring 21 is formed is obtained by homogeneously mixing Ag-based (Ag alone, Ag alloy such as Ag-Pd) powder, Pt powder, an inorganic binder, an organic binder, and a solvent. Things are used.

【0042】第2の表面配線22が形成される導電性ペ
ーストは、Au系(Au単体、Au−Pd、Au−Pt
などのAu合金)粉末、無機バインダー、有機バインダ
ー、溶剤を均質混合したものが用いられる。尚、第1及
び第2表面配線21、22には、固形成分として、V2
5粉末を各金属成分に対して0.2〜1.0重量部添
加すると、積層基板1表面との接着強度が向上して望ま
しい。
The conductive paste on which the second surface wiring 22 is formed is made of Au (Au alone, Au-Pd, Au-Pt).
A homogeneous mixture of an Au alloy powder, an inorganic binder, an organic binder, and a solvent is used. The first and second surface wirings 21 and 22 have V 2 as a solid component.
When the O 5 powder is added 0.2 to 1.0 parts by weight for each metal component, the desired adhesion strength between the laminated surface of the substrate 1 is improved.

【0043】このようにビアホール導体4となる導体、
内部配線3となる導体膜が形成された誘電体層1b〜1
eとなるグリーンシート、第1の表面配線21となるA
g系の導体膜、第2の表面配線22となるAu系の導体
膜が形成された誘電体層1aとなるグリーンシートを、
積層基板1の誘電体層1a〜1eの積層順に応じて積層
一体化する。
The conductor which becomes the via-hole conductor 4 as described above,
Dielectric layers 1b-1 on which a conductor film to be internal wiring 3 is formed
e, green sheet, and first surface wiring 21, A
A green sheet to be a dielectric layer 1a on which an Au-based conductor film serving as a g-based conductor film and a second surface wiring 22 is formed,
The dielectric layers 1a to 1e of the laminated substrate 1 are laminated and integrated according to the lamination order.

【0044】次に、未焼成の積層基板を、酸化性、中性
雰囲気または大気雰囲気で焼成処理する。焼成処理は、
脱バインダ過程と焼結過程からなる。
Next, the unfired laminated substrate is fired in an oxidizing, neutral atmosphere or air atmosphere. The firing process is
It consists of a binder removal process and a sintering process.

【0045】脱バインダ過程は、誘電体層1a〜1eと
なるグリーンシート、内部配線3となる導体膜、ビアホ
ール導体4となる導体、表面配線21、22となる導体
膜に含まれる有機成分を焼失するためのものであり、例
えば600℃以下の温度領域で行われる。
The binder removal process involves burning off organic components contained in the green sheets serving as the dielectric layers 1a to 1e, the conductor film serving as the internal wiring 3, the conductor serving as the via hole conductor 4, and the conductor film serving as the surface wirings 21 and 22. This is performed, for example, in a temperature range of 600 ° C. or less.

【0046】また、焼結過程は、誘電体層1a〜1eと
なるグリーンシートのガラス成分が結晶化すると同時に
セラミック粉末の粒界に均一に分散し、積層基板に一定
強度を与え、さらに、内部配線3となる導体膜、ビアホ
ール導体4となる導体、表面配線21、22となる導体
膜の導電材料の金属粉末であるAg系材料またはAu材
料を粒成長させて、低抵抗化させ、誘電体層1a〜1e
と一体化させるものである。これは、ピーク温度850
〜1050℃に達するまでに行われる。
In the sintering process, the glass component of the green sheet that becomes the dielectric layers 1a to 1e is crystallized and simultaneously dispersed uniformly at the grain boundaries of the ceramic powder to give a certain strength to the laminated substrate. An Ag-based material or an Au material, which is a metal powder of a conductive material of the conductor film serving as the wiring 3, the conductor serving as the via-hole conductor 4, and the conductor film serving as the surface wirings 21 and 22, is subjected to grain growth to reduce the resistance, Layers 1a to 1e
Is to be integrated. This is a peak temperature of 850
It is carried out until it reaches に 1050 ° C.

【0047】この工程で、内部に内部配線3、ビアホー
ル導体4が形成され、且つ表面に表面配線21、22が
形成された積層基板1が達成されることになる。
In this step, the laminated substrate 1 in which the internal wiring 3 and the via-hole conductor 4 are formed and the surface wirings 21 and 22 are formed on the surface is achieved.

【0048】その後、必要に応じて、第1の表面配線2
1に接続する厚膜抵抗素子や所定形状の絶縁保護膜を形
成して、各種電子部品6を半田などで接合・実装を行
う。さらに、所定配線導体膜上にICチップ5を搭載し
て、第2の表面配線22との間でAlまたはAuのボン
ディング細線によるワイヤボンディング接合や半田バン
プを用いたフリップチップ接続を行う。
Thereafter, if necessary, the first surface wiring 2
A thick-film resistance element connected to 1 and an insulating protective film of a predetermined shape are formed, and various electronic components 6 are joined and mounted with solder or the like. Further, the IC chip 5 is mounted on the predetermined wiring conductor film, and the second surface wiring 22 is subjected to wire bonding bonding using Al or Au bonding fine wires or flip chip connection using solder bumps.

【0049】これにより、図1に示す回路基板が達成で
きる。
Thus, the circuit board shown in FIG. 1 can be achieved.

【0050】上述の説明では、積層基板1の表面には、
第1の表面配線21と第2の表面配線22とが形成され
ているが、例えば、第2の表面配線22を省略しても構
わない。
In the above description, the surface of the laminated substrate 1
Although the first surface wiring 21 and the second surface wiring 22 are formed, for example, the second surface wiring 22 may be omitted.

【0051】ここで、所定内部配線3と表面配線21と
を接続する誘電体層1aに形成されたビアホール導体4
は、Ag系材料で形成されているが、第1の表面配線2
1は、ビアホール導体4と同じようにAg系材料で構成
されているため、安定した接続が達成される。
Here, via-hole conductors 4 formed in dielectric layer 1a connecting predetermined internal wirings 3 and surface wirings 21 are formed.
Is formed of an Ag-based material, but the first surface wiring 2
1 is made of an Ag-based material similarly to the via-hole conductor 4, so that stable connection is achieved.

【0052】[0052]

【実施例】本発明者は、ビアホール導体の形状を直径を
50〜400μmに変化して、同時に、Ag系導電性ペ
ーストとして、Ag系材料100重量部に対して、β石
英、MoO3、Ru2O、さらに、酸化物(酸化カルシウ
ム、酸化マグネシウム、または酸化アルミニウム)を添
加して、その量比による検討を行った。
The present inventors changed the shape of the via-hole conductor from 50 to 400 μm in diameter, and at the same time, as an Ag-based conductive paste, with respect to 100 parts by weight of the Ag-based material, β quartz, MoO 3 , Ru. 2 O and further an oxide (calcium oxide, magnesium oxide, or aluminum oxide) were added, and the amount ratio was examined.

【0053】試料番号1〜15は、ビアホール導体の直
径を350μmとして、試料番号16〜17は、ビアホ
ール導体の直径を80、400μmとした。
In Sample Nos. 1 to 15, the diameter of the via hole conductor was 350 μm, and in Sample Nos. 16 to 17, the diameter of the via hole conductor was 80 and 400 μm.

【0054】また、試料番号1〜5は、Ru2Oを4重
量部添加して、β石英を固形成分に対して0〜9重量部
に変化させた。
In Sample Nos. 1 to 5, Ru 2 O was added in an amount of 4 parts by weight, and β-quartz was changed to 0 to 9 parts by weight with respect to the solid component.

【0055】試料番号6は、β石英(平均粉末粒径7μ
m)4.0重量部添加して、酸化物、MoO3、Ru2
を添加していない。
Sample No. 6 was made of β quartz (average powder particle size 7 μm).
m) 4.0 parts by weight of oxide, MoO 3 , Ru 2 O
Was not added.

【0056】試料番号7〜9は、β石英を固形成分に対
して、4.0重量部添加して、MoO3を固形成分に対
して、0.5〜9.0重量部に変化させた。
In sample numbers 7 to 9, 4.0 parts by weight of β-quartz was added to the solid component, and MoO 3 was changed to 0.5 to 9.0 parts by weight based on the solid component. .

【0057】試料番号10〜12は、β石英を固形成分
に対して、4.0重量部添加して、Ru2Oを固形成分
に対して、0.5〜9.0重量部に変化させた。
In sample numbers 10 to 12, 4.0 parts by weight of β-quartz was added to the solid component, and Ru 2 O was changed to 0.5 to 9.0 parts by weight based on the solid component. Was.

【0058】試料番号13〜15は、β石英を固形成分
に対して、4.0wt%添加して、酸化物として酸化マ
グネシウム、酸化アルミニウム、酸化カルシウム(平均
粉末粒径1μm未満)を固形成分に対して、1.0wt
%添加した。
In Sample Nos. 13 to 15, β-quartz was added to the solid component in an amount of 4.0 wt%, and magnesium oxide, aluminum oxide, and calcium oxide (average powder particle diameter of less than 1 μm) were added as oxides to the solid component. On the other hand, 1.0wt
% Was added.

【0059】その結果は、表1の通りである。尚、良否
の判定において、ビアホール導体の導体抵抗が1mΩ未
満を良、ビアホール導体の周囲の基板部分にクラックが
発生しないものを「良」、ビアホール導体を形成した部
分の基板の突起量が10μm未満を「良」とした。ま
た、ビアホール形状については、ビアホール部分40の
突起量が10μm以上の場合を「C」、図3のビアホー
ル導体40の周辺部のみが盛り上がった場合を「B」、
図2に示すように、ビアホール導体の表面が平坦になっ
た場合を「A」とした。さらに、総合判定の基準とし
て、上記導体抵抗、クラック、突起量の少なくとも1つ
が不良であるものを「バツ印」、上記導体抵抗、クラッ
ク、突起量は全て良であるが、ビアホール形状がBであ
るものを「三角印」、上記導体抵抗、クラック、突起量
が全て良であり、ビアホール形状がAであるものを「丸
印」とした。
Table 1 shows the results. In the judgment of good or bad, the conductor resistance of the via-hole conductor was less than 1 mΩ, the one where no crack was generated in the substrate part around the via-hole conductor was “good”, and the protrusion amount of the substrate in the part where the via-hole conductor was formed was less than 10 μm. Is "good". The via hole shape is “C” when the amount of protrusion of the via hole portion 40 is 10 μm or more, “B” when only the peripheral portion of the via hole conductor 40 in FIG.
As shown in FIG. 2, the case where the surface of the via-hole conductor became flat was defined as “A”. Further, as a criterion for the comprehensive judgment, a conductor having at least one of the above-mentioned conductor resistance, crack, and protrusion amount is “crossed”, and the conductor resistance, crack, and protrusion amount are all good, but the via hole shape is B. Certain ones were indicated by "triangles", and those having the above-mentioned conductor resistance, cracks and protrusion amounts were all good, and the via hole shape was A were indicated by "circles".

【0060】[0060]

【表1】 [Table 1]

【0061】まず、ビアホール導体が、Ag系材料10
0重量部に対して、4重量部のβ石英、0.5〜8重量
部のMoO3 Ru2Oの少なくともいずれかを含有して
いる場合(試料番号2〜4、7〜8、10〜11、16
〜17)、導体抵抗、クラック、突起量が全て良であ
り、ビアホール導体の表面が平坦になる。
First, the via-hole conductor is made of an Ag-based material 10
When 0 part by weight contains at least one of 4 parts by weight of β quartz and 0.5 to 8 parts by weight of MoO 3 or Ru 2 O (sample numbers 2 to 4, 7 to 8, 10 ~ 11,16
17), the conductor resistance, cracks, and protrusion amounts are all good, and the surface of the via-hole conductor becomes flat.

【0062】これに対し、4wt%のβ石英、1wt%
の酸化マグネシウム、酸化アルミニウム、酸化カルシウ
ムの少なくとも1種類を含有する場合(試料番号13〜
15)、導体抵抗、クラック、突起量は全て良である
が、ビアホール形状の周辺部が盛り上がってしまう。
On the other hand, 4 wt% β quartz, 1 wt%
Containing at least one of magnesium oxide, aluminum oxide and calcium oxide (sample numbers 13 to
15) Although the conductor resistance, cracks, and protrusion amounts are all good, the peripheral portion of the via hole shape rises.

【0063】また、β石英を含有していない場合(試料
番号1)では、熱膨張係数を積層基板の熱膨張係数に合
わせることができず、焼結冷却時にクラックが発生して
しまう。
When β-quartz is not contained (sample No. 1), the coefficient of thermal expansion cannot be matched to the coefficient of thermal expansion of the laminated substrate, and cracks occur during sintering and cooling.

【0064】また、β石英が8重量部を越え、過剰に含
有する場合(試料番号5)では、導体抵抗が大きくな
り、例えば1mΩを越えてしまう。
When β-quartz exceeds 8 parts by weight and is excessively contained (sample No. 5), the conductor resistance increases and exceeds, for example, 1 mΩ.

【0065】さらに、MoO3、Ru2O、酸化物を含有
していない場合(試料番号6)では、ビアホール導体と
積層基板との収縮整合性がとれないため、基板の表面に
ビアホール導体の表面が約20μm程度も突出してしま
う。
Further, when MoO 3 , Ru 2 O, and oxide are not contained (sample No. 6), since the shrinkage matching between the via hole conductor and the laminated substrate cannot be obtained, the surface of the via hole conductor is formed on the substrate surface. Will protrude by about 20 μm.

【0066】また、MoO3、Ru2Oが過剰に含有する
場合(試料番号9,12)では、ビアホール導体中にM
oO3、Ru2Oが過剰となり、導体抵抗が1mΩを越え
てしまう。
When MoO 3 and Ru 2 O are excessively contained (Sample Nos. 9 and 12), M
oO 3 and Ru 2 O become excessive, and the conductor resistance exceeds 1 mΩ.

【0067】また、ビアホール導体の直径としては、試
料番号16,17のように、80〜400μmでも安定
した特性のビアホール導体となる。尚、50μmでは、
クラックやビアホール導体の突起は見られないものの、
物理的導体抵抗が大きくなる。
Further, as shown in Sample Nos. 16 and 17, the diameter of the via-hole conductor becomes a via-hole conductor having stable characteristics even at 80 to 400 μm. At 50 μm,
Although cracks and protrusions of via hole conductors are not seen,
Physical conductor resistance increases.

【0068】尚、上述の実験では、Ag系粉末として、
Ag単体を用いたが、Ag−PpやAg−PtなどのA
gを主成分とするAg系材料を用いても同様の効果が得
られることを確認した。
In the above experiment, Ag-based powder was used.
Ag alone was used, but A-Pp or Ag-Pt
It was confirmed that a similar effect was obtained even when an Ag-based material containing g as a main component was used.

【0069】以上の実験により、導体抵抗、クラック、
突起量を考慮すると、ビアホール導体は、Ag系導体材
料100重量部に対して、0.5〜8重量部のβ石英
と、0.5〜8重量部のMoO3、Ru2Oの少なくとも
いずれかを含有させることが重要である。
From the above experiments, it was found that the conductor resistance, crack,
In consideration of the amount of protrusion, the via-hole conductor is 0.5 to 8 parts by weight of β-quartz and 0.5 to 8 parts by weight of MoO 3 or Ru 2 O with respect to 100 parts by weight of the Ag-based conductor material. Is important.

【0070】[0070]

【発明の効果】以上のように本発明によれば、ビアホー
ル導体を、Ag系材料、0.5〜8重量部のβ石英、合
計が0.5〜8.0重量部であるMoO3、Ru2Oの少
なくともいずれかを添加している導電性ペーストを用い
て形成している。これにより、ビアホール導体の径を大
きくして導体抵抗値を下げることが容易に行え、しか
も、基板との収縮整合性が良好なので、基板の平滑性及
びビアホール導体の表面の平滑性に優れた回路基板とな
る。
As described above, according to the present invention, the via-hole conductor is made of an Ag-based material, 0.5 to 8 parts by weight of β quartz, MoO 3 having a total of 0.5 to 8.0 parts by weight, It is formed using a conductive paste to which at least one of Ru 2 O is added. This makes it easy to increase the diameter of the via-hole conductor to lower the conductor resistance value, and furthermore, since the shrinkage matching with the substrate is good, the circuit has excellent substrate smoothness and surface smoothness of the via-hole conductor. It becomes a substrate.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明に係る回路基板の断面図である。FIG. 1 is a cross-sectional view of a circuit board according to the present invention.

【図2】本発明の回路基板のビアホール導体部の拡大図
である。
FIG. 2 is an enlarged view of a via-hole conductor of the circuit board of the present invention.

【図3】従来の回路基板のビアホール導体部の拡大図で
ある。
FIG. 3 is an enlarged view of a via-hole conductor of a conventional circuit board.

【符号の説明】[Explanation of symbols]

10・・回路基板 1・・積層基板 1a〜1e・・誘電体層 2・・表面配線 3・・内部配線 4・・ビアホール導体 10. Circuit board 1. Multilayer board 1a-1e .. Dielectric layer 2. Surface wiring 3. Internal wiring 4. Via-hole conductor

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 23/14 H01L 23/12 C H05K 1/09 N // H01B 1/16 23/14 C M Fターム(参考) 4E351 AA07 AA13 BB01 BB24 BB26 BB31 CC12 CC31 DD05 DD31 DD32 DD58 EE02 EE03 GG02 GG06 5E346 AA12 AA13 AA15 AA38 AA43 BB01 CC18 CC39 DD02 DD34 EE24 FF18 GG02 GG06 GG09 HH07 HH11 5G301 DA03 DA33 DD01 ──────────────────────────────────────────────────の Continued on the front page (51) Int.Cl. 7 Identification symbol FI Theme coat ゛ (Reference) H01L 23/14 H01L 23/12 C H05K 1/09 N // H01B 1/16 23/14 CMF term (Reference) 4E351 AA07 AA13 BB01 BB24 BB26 BB31 CC12 CC31 DD05 DD31 DD32 DD58 EE02 EE03 GG02 GG06 5E346 AA12 AA13 AA15 AA38 AA43 BB01 CC18 CC39 DD02 DD34 EE24 FF18 GG02 GG06 GG09 H301 H33 DA11

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 ガラス成分とセラミック成分とから成る
複数の誘電体層の層間に、Agを主成分とする内部配線
を配するとともに、前記誘電体層にその厚みを貫くAg
を主成分とするビアホール導体を配置して成る回路基板
において、 前記ビアホール導体は、Ag系導体材料100重量部に
対して、0.5〜8.0重量部のβ石英と、合計が0.
5〜8.0重量部であるMoO3、Ru2Oの少なくとも
いずれかを含有していることを特徴とする回路基板。
An internal wiring having Ag as a main component is disposed between a plurality of dielectric layers composed of a glass component and a ceramic component, and the dielectric layer penetrates through its thickness.
Wherein the via hole conductor is 0.5 to 8.0 parts by weight of β-quartz with respect to 100 parts by weight of the Ag-based conductor material, and the total is 0.
Circuit board, characterized by containing a MoO 3, at least one of Ru 2 O is from 5 to 8.0 parts by weight.
JP2000264462A 2000-08-31 2000-08-31 Circuit board Pending JP2002076640A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000264462A JP2002076640A (en) 2000-08-31 2000-08-31 Circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000264462A JP2002076640A (en) 2000-08-31 2000-08-31 Circuit board

Publications (1)

Publication Number Publication Date
JP2002076640A true JP2002076640A (en) 2002-03-15

Family

ID=18751878

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000264462A Pending JP2002076640A (en) 2000-08-31 2000-08-31 Circuit board

Country Status (1)

Country Link
JP (1) JP2002076640A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007123508A (en) * 2005-10-27 2007-05-17 Kyocera Corp Method for manufacturing wiring substrate
JP2007188963A (en) * 2006-01-11 2007-07-26 Tdk Corp Conductive paste and method of manufacturing laminated ceramic element employing the same
JP2008078622A (en) * 2006-08-21 2008-04-03 Murata Mfg Co Ltd Laminated capacitor, circuit board, and circuit module

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007123508A (en) * 2005-10-27 2007-05-17 Kyocera Corp Method for manufacturing wiring substrate
JP2007188963A (en) * 2006-01-11 2007-07-26 Tdk Corp Conductive paste and method of manufacturing laminated ceramic element employing the same
JP2008078622A (en) * 2006-08-21 2008-04-03 Murata Mfg Co Ltd Laminated capacitor, circuit board, and circuit module

Similar Documents

Publication Publication Date Title
JP2002198660A (en) Circuit board and method of manufacturing the same
JPH08236936A (en) Laminated glass-ceramic circuit board
JP2002076640A (en) Circuit board
JPH10107437A (en) Manufacturing method of circuit board
JP2002050842A (en) Circuit board
JP2002076609A (en) Circuit board
JP2000165043A (en) Circuit board
JP2002198626A (en) Manufacturing method of low temperature baking ceramic circuit board
JP3152873B2 (en) Low temperature firing circuit board
JP2002076639A (en) Circuit board
JP2001284819A (en) Laminated circuit board
JP2002198624A (en) Circuit board
JP2002299831A (en) Circuit board
JP2002232093A (en) Circuit board
JP2000049455A (en) Circuit board
JP2002076554A (en) Circuit board for high frequency
JP3493264B2 (en) Circuit board
JP2000049431A (en) Ceramic circuit board
JP3493294B2 (en) Circuit board
JPH10215046A (en) Circuit board
JP4593817B2 (en) Low temperature fired ceramic circuit board
JP2002141625A (en) Circuit board
JP2001345522A (en) Method of manufacturing circuit board and the circuit board
JP2002231860A (en) Electronic part device
JP4502977B2 (en) Unsintered laminated sheet