JP2002198626A - Manufacturing method of low temperature baking ceramic circuit board - Google Patents

Manufacturing method of low temperature baking ceramic circuit board

Info

Publication number
JP2002198626A
JP2002198626A JP2000396720A JP2000396720A JP2002198626A JP 2002198626 A JP2002198626 A JP 2002198626A JP 2000396720 A JP2000396720 A JP 2000396720A JP 2000396720 A JP2000396720 A JP 2000396720A JP 2002198626 A JP2002198626 A JP 2002198626A
Authority
JP
Japan
Prior art keywords
circuit board
glass frit
temperature
conductor
glass
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2000396720A
Other languages
Japanese (ja)
Inventor
Akihiro Sakanoue
聡浩 坂ノ上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2000396720A priority Critical patent/JP2002198626A/en
Publication of JP2002198626A publication Critical patent/JP2002198626A/en
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item

Landscapes

  • Manufacturing Of Printed Wiring (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a low temperature baking ceramic circuit board whose wire bonding strength is ensured. SOLUTION: In a low temperature baking ceramic circuit board 10 for baking a ceramic green sheet lamination, a bonding pad 41 or a flip chip connection pad 42 is formed of conductive paste consisting of an Ag-base metallic element and amorphous glass frit at 800 to 1,000 deg.C, an operation point temperature of amorphous glass frit is lower than a baking temperature of ceramic green sheet, and amorphous glass frit is incorporated in conductive paste 0.5 to 10.0 wt.% (solid content ratio).

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、ガラス−セラミッ
ク材料から成る単層または内部配線導体となる導体膜を
挟持・積層した多層の基体上に、表面配線導体となる導
体を一体的に焼結した低温焼成セラミック回路基板の製
造方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a single-layer glass-ceramic material or a multilayer substrate in which a conductor film serving as an internal wiring conductor is sandwiched and laminated, and a conductor serving as a surface wiring conductor is integrally sintered. And a method for producing a low-temperature fired ceramic circuit board.

【0002】[0002]

【従来の技術】低温焼成セラミック多層回路基板は、基
板材料をガラスとアルミナなどの無機物フィラーから成
るガラスセラミック材料とすることにより、800〜1
000℃で焼成可能とし、低抵抗導体材料であるAu、
Ag、Cuなどを一体焼結により配線導体として用いる
ことができるようになった。
2. Description of the Related Art A low-temperature fired ceramic multilayer circuit board is made of a glass-ceramic material comprising glass and an inorganic filler such as alumina.
Au, which can be fired at 000 ° C. and is a low-resistance conductor material,
Ag, Cu, etc. can be used as a wiring conductor by integral sintering.

【0003】基板材料と表面配線導体となる導体膜の関
係においては、デラミネーションなどが発生せず強固に
接着すること、両者の焼結挙動が近似し基板の反りが発
生しないように、特に基板材料のガラス成分を調整し、
また表面配線導体となる導体膜の導電性ペースト材料を
調整し達成していた。
[0003] Regarding the relationship between the substrate material and the conductor film serving as the surface wiring conductor, the substrate must be firmly adhered without delamination or the like, and the substrate must be particularly sinterable so that the sintering behavior is similar and the substrate does not warp. Adjust the glass composition of the material,
In addition, it has been achieved by adjusting the conductive paste material of the conductor film to be the surface wiring conductor.

【0004】しかし、例えばAgを含む導電性ペースト
により形成された導体膜の収縮開始温度は約600℃以
下で始まり、収縮終了温度が750〜800℃程度とな
り、一般のガラス−セラミック材料からなる基体側の収
縮は800〜1000℃と遅れて収縮するという挙動に
合わないため、例えば、導体膜の収縮終了温度前後でガ
ラス−セラミック材料のガラスの軟化や結晶化反応が行
われるため、基体側に反りが発生してしまう。
However, for example, the shrinkage start temperature of a conductive film formed of a conductive paste containing Ag starts at about 600 ° C. or less, and the shrinkage end temperature becomes about 750 to 800 ° C., and a substrate made of a general glass-ceramic material is used. Since the shrinkage on the side does not conform to the behavior of shrinking with a delay of 800 to 1000 ° C., for example, the softening or crystallization reaction of the glass of the glass-ceramic material is performed around the shrinkage end temperature of the conductive film. Warpage occurs.

【0005】そこで、セラミック基板の焼結開始温度よ
りも低い軟化点をもったガラスフリットを含む導電性ペ
ーストで用いた表面配線導体を形成した低温焼成セラミ
ック回路基板が特開平10−215046公報に開示さ
れている。
Japanese Patent Laid-Open Publication No. Hei 10-215046 discloses a low-temperature fired ceramic circuit board formed with a surface wiring conductor using a conductive paste containing a glass frit having a softening point lower than the sintering start temperature of the ceramic substrate. Have been.

【0006】かかる発明の構成によれば、Ag系導体材
料の焼結反応を、ガラス−セラミック材料の焼結反応と
同時程度に遅らせることができ、その結果、基板の反り
を防止することができる。
According to the structure of the invention, the sintering reaction of the Ag-based conductor material can be delayed at the same time as the sintering reaction of the glass-ceramic material, and as a result, the warpage of the substrate can be prevented. .

【0007】[0007]

【発明が解決しようとする課題】ところで、表面配線導
体は、主に基体の表面の回路配線導体を構成するととも
に、ICチップのボンディング細線が接続されるボンデ
ィングパッドやフリップチップ接続パッドなどの電極パ
ッドを構成する。ここで、Ag系導体材料の焼結反応が
遅い場合、Agの粒成長が十分に行われず、焼成後の電
極パッドの表面にはAgの粒界が多く存在することにな
る。そして、粒界には不純物が多いため、ボンディング
パッドにボンディング細線を圧接したり、もしくはAu
バンプを圧接してフリップチップ接続を行う場合、表面
が純粋な金属結合を行わなくなり、接合強度が低下する
という問題点があった。
By the way, the surface wiring conductor mainly constitutes a circuit wiring conductor on the surface of the base and an electrode pad such as a bonding pad to which a fine bonding wire of an IC chip is connected or a flip chip connection pad. Is configured. Here, when the sintering reaction of the Ag-based conductor material is slow, the grain growth of Ag is not sufficiently performed, and many grain boundaries of Ag are present on the surface of the electrode pad after firing. Since the grain boundary contains many impurities, a bonding thin wire is pressed against the bonding pad or Au is used.
When flip-chip connection is performed by pressing the bumps, there has been a problem that pure metal bonding is not performed on the surface and the bonding strength is reduced.

【0008】本発明は、上述の問題点に鑑みて案出され
たものであり、その目的は、ボンディングパッドもしく
はフリップチップ接続パッドを含む表面配線導体ととも
に内部配線導体及び誘電体層が一体的に焼結可能であ
り、かつ接合強度を確保した低温焼成セラミック回路基
板の製造方法を提供することにある。
The present invention has been devised in view of the above-mentioned problems, and has as its object to integrate an internal wiring conductor and a dielectric layer together with a surface wiring conductor including a bonding pad or a flip chip connection pad. It is an object of the present invention to provide a method of manufacturing a low-temperature fired ceramic circuit board which can be sintered and has a high bonding strength.

【0009】[0009]

【課題を解決するための手段】本発明は、セラミックグ
リーンシート基体上に、Agを主成分とする金属成分と
非晶質ガラスフリットとから成る導電性ペーストにより
ボンディングパッドもしくはフリップチップ接続パッド
を含む表面配線導体膜となる導体を形成するとともに、
前記基体と導体とを800〜1000℃で焼成して成る
低温焼成セラミック回路基板の製造方法において、前記
非晶質ガラスフリットの作業点温度は、前記セラミック
グリーンシート基体の焼成温度より低く、700〜95
0℃の範囲であり、且つ前記非晶質ガラスフリットは、
前記導電性ペーストの固形分比で0.5〜10.0wt
%含有されていることを特徴とすることを低温焼成セラ
ミック回路基板の製造方法である。
According to the present invention, a bonding pad or a flip chip connection pad is formed on a ceramic green sheet substrate by a conductive paste comprising a metal component containing Ag as a main component and an amorphous glass frit. While forming the conductor which becomes the surface wiring conductor film,
In the method for manufacturing a low-temperature fired ceramic circuit board obtained by firing the base and the conductor at 800 to 1000 ° C., the working point temperature of the amorphous glass frit is lower than the firing temperature of the ceramic green sheet base, and 95
0 ° C. and the amorphous glass frit is:
0.5 to 10.0 wt% in the solid content ratio of the conductive paste
% Is a method for producing a low-temperature fired ceramic circuit board.

【0010】なお、作業点とは、加熱、昇温した場合に
ガラスフリットが軟化して所定の粘度(約104ポイ
ズ)になる温度を意味する。
The work point means a temperature at which the glass frit softens when heated and heated to a predetermined viscosity (about 10 4 poise).

【0011】[0011]

【発明の実施の形態】以下、本発明の低温焼成セラミッ
ク回路基板の製造方法を図面に基づいて説明する。図1
は、本発明に係る低温焼成セラミック回路基板の断面図
である。図1において、10は低温焼成セラミック回路
基板であり、1は積層基板、2は積層基板1内に形成さ
れた内部配線導体、3は積層基板1内に形成されたビア
ホール導体、4は積層基板1の表面に形成した表面配線
導体、41、42はそれぞれ表面配線導体4の一部であ
るボンディングパッド及びフリップチップ接続パッド、
5はICチップ部品であり、51はICチップ5をボン
ディングパッド41に接続するためのボンディング細
線、6はフリップチップ、61はフリップチップ6を接
続パッド42に接続するためのバンプ、7は他の電子部
品である。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A method for manufacturing a low-temperature fired ceramic circuit board according to the present invention will be described below with reference to the drawings. FIG.
1 is a sectional view of a low-temperature fired ceramic circuit board according to the present invention. In FIG. 1, reference numeral 10 denotes a low-temperature fired ceramic circuit board, 1 denotes a laminated substrate, 2 denotes an internal wiring conductor formed in the laminated substrate 1, 3 denotes a via-hole conductor formed in the laminated substrate 1, and 4 denotes a laminated substrate. The surface wiring conductors 41 and 42 formed on the surface of the surface wiring conductor 1 are bonding pads and flip chip connection pads which are part of the surface wiring conductor 4, respectively.
5 is an IC chip component, 51 is a bonding thin wire for connecting the IC chip 5 to the bonding pad 41, 6 is a flip chip, 61 is a bump for connecting the flip chip 6 to the connection pad 42, and 7 is another bump. Electronic components.

【0012】積層基板1は、ガラス−セラミック材料か
ら成る誘電体層1a〜1eと、誘電体層1a〜1eの各
層間に、所定回路網を達成したり、容量成分を発生する
ための内部配線導体2が配置されている。
The laminated substrate 1 has dielectric layers 1a to 1e made of a glass-ceramic material and internal wirings for achieving a predetermined circuit network and generating a capacitance component between the dielectric layers 1a to 1e. The conductor 2 is arranged.

【0013】また、誘電体層1a〜1eには、その層の
厚み方向を貫くビアホール導体3が形成されている。
In the dielectric layers 1a to 1e, via-hole conductors 3 penetrating the layers in the thickness direction are formed.

【0014】さらに、誘電体層1a〜1eを積層した積
層基板1の表面には、表面配線導体4が形成されてい
る。
Further, a surface wiring conductor 4 is formed on the surface of the laminated substrate 1 on which the dielectric layers 1a to 1e are laminated.

【0015】誘電体層1a〜1eは、例えば850〜1
050℃前後の比較的低い温度で焼成可能にするガラス
ーセラミック材料からなる。具体的なセラミック材料と
しては、クリストバライト、石英、コランダム(αアル
ミナ)、ムライト、コージェライトなどの絶縁セラミッ
ク材料、BaTiO3、Pb4Fe2Nb212、TiO 2
などの誘電体セラミック材料、Ni−Znフェライト、
Mn−Znフェライト(広義の意味でセラミックとい
う)などの磁性体セラミック材料などが挙げられる。な
お、その平均粒径1.0〜6.0μm、好ましくは1.
5〜4.0μmに粉砕したものを用いる。また、セラミ
ック材料は2種以上混合して用いられてもよい。特に、
コランダムを用いた場合、コスト的に有利となる。
The dielectric layers 1a to 1e are, for example, 850 to 1
Glass that can be fired at a relatively low temperature of around 050 ° C
-Made of ceramic material. With specific ceramic materials
Are cristobalite, quartz, corundum (α
Insulating ceramics such as mina), mullite and cordierite
Material, BaTiOThree, PbFourFeTwoNbTwoO12, TiO Two
Such as dielectric ceramic materials, Ni-Zn ferrite,
Mn-Zn ferrite (ceramic in a broad sense)
And ceramic materials such as magnetic ceramic materials. What
Incidentally, the average particle size is 1.0 to 6.0 μm, preferably 1.
A material pulverized to 5 to 4.0 μm is used. Also, ceramic
The lock material may be used as a mixture of two or more kinds. In particular,
The use of corundum is advantageous in terms of cost.

【0016】また具体的には、ガラス成分のフリット
は、焼成処理することによってコージェライト、ムライ
ト、アノーサイト、セルジアン、スピネル、ガーナイ
ト、ウイレマイト、ドロマイト、ペタライトや、その置
換誘導体の結晶や、スピネル構造の結晶相を析出するも
のであればよく、例えば、B23、SiO2、Al
23、ZnO、アルカリ土類酸化物を含むガラスフリッ
トが挙げられる。このようなガラスフリットは、ガラス
化範囲が広く、また屈伏点が600〜800℃付近とな
っている。
More specifically, the glass component frit is subjected to a firing treatment to obtain a crystal of cordierite, mullite, anorthite, serdian, spinel, garnitite, willemite, dolomite, petalite, a substituted derivative thereof, or a spinel structure. What is necessary is just to precipitate the crystal phase of, for example, B 2 O 3 , SiO 2 , Al
Glass frit containing 2 O 3 , ZnO, and alkaline earth oxide can be used. Such a glass frit has a wide vitrification range and a sag point of about 600 to 800 ° C.

【0017】この誘電体層1a〜1eの厚みは、例えば
100〜300μm程度である。
The thickness of each of the dielectric layers 1a to 1e is, for example, about 100 to 300 μm.

【0018】ビアホール導体3は、Ag系(Ag単体、
Ag−Pd、Ag−PtなどのAg合金)を主成分とす
る導体からなり、ビアホール導体3の直径は任意な値と
することができるが、大径化して低抵抗化するために、
80〜350μmとしている。
The via-hole conductor 3 is made of an Ag-based material (Ag alone,
Ag-Pd, Ag-Pt, or other Ag alloy) as a main component, and the diameter of the via-hole conductor 3 can be any value. However, in order to increase the diameter and lower the resistance,
It is 80 to 350 μm.

【0019】なお、誘電体層1a〜1e内のガラス成分
と概略同一のガラス成分とは、誘電体層1a〜1eに含
有されるガラス成分と全く同じ成分か、組成比率を若干
変更したもの、特性改善のために添加物を加えたもの、
基本特性(熱特性)を大きく変化させない程度で組成を
変更・削除したものであってもよい。
The glass components substantially the same as the glass components in the dielectric layers 1a to 1e may be the same as the glass components contained in the dielectric layers 1a to 1e, or may have a slightly different composition ratio. Additives to improve properties,
The composition may be changed or deleted to the extent that the basic properties (thermal properties) are not significantly changed.

【0020】表面配線導体4は、Ag系(Ag単体、A
g−Pd、Ag−PtなどのAg合金)を主成分とする
導体膜から成り、主に積層基板1の表面で所定回路配線
導体を構成するとともに、AlまたはAuのボンディン
グ細線51を介してICチップ5が接合されるボンディ
ングパッド41、フリップチップ6が接合される接続パ
ッド42、半田を介して接合される電子部品7の接続パ
ッドとなったり、また、厚膜抵抗膜、厚膜コンデンサ素
子の端子電極となる。特に、内部配線導体2との接続に
おいて、表面配線導体4は、誘電体層1aから露出する
ビアホール導体3と接続する。また、電子部品7は、電
子装置やトランジスタなどが例示でき、表面配線導体4
に半田を介して接続されている。
The surface wiring conductor 4 is made of Ag (Ag alone, A
(Ag alloy such as g-Pd, Ag-Pt, etc.) as a main component. A predetermined circuit wiring conductor is mainly formed on the surface of the laminated substrate 1 and an IC is formed through a bonding wire 51 of Al or Au. It serves as a bonding pad 41 to which the chip 5 is bonded, a connection pad 42 to which the flip chip 6 is bonded, a connection pad for the electronic component 7 which is bonded via solder, and a thick film resistor film, a thick film capacitor element. It becomes a terminal electrode. In particular, in connection with the internal wiring conductor 2, the surface wiring conductor 4 is connected to the via-hole conductor 3 exposed from the dielectric layer 1a. The electronic component 7 can be exemplified by an electronic device or a transistor.
Are connected via solder.

【0021】本発明の特徴的なことは、表面配線導体4
のうち少なくともボンディングパッド41もしくはフリ
ップチップ接続パッド42は、Agを主成分とする金属
成分と非晶質ガラスフリットとから成り、非晶質ガラス
フリットの作業点温度はセラミックグリーンシートの焼
成温度より低く、且つ700〜950℃の範囲であり、
且つ非晶質ガラスフリットは、導電性ペースト中に、固
形分(金属成分及びガラス成分)比で0.5〜10.0
wt%含有されていることである。
The present invention is characterized in that the surface wiring conductor 4
At least, the bonding pad 41 or the flip chip connection pad 42 is composed of a metal component containing Ag as a main component and an amorphous glass frit, and the working point temperature of the amorphous glass frit is lower than the firing temperature of the ceramic green sheet. And in the range of 700 to 950 ° C.,
The amorphous glass frit has a solid content (metal component and glass component) ratio of 0.5 to 10.0 in the conductive paste.
wt%.

【0022】次に、低温焼成セラミック回路基板10の
製造方法について説明する。
Next, a method of manufacturing the low-temperature fired ceramic circuit board 10 will be described.

【0023】まず、積層体1の誘電体層1a〜1eとな
る大型のグリーンシート、内部配線導体2、ビアホール
導体3を形成するための例えばAg系の導電性ペース
ト、表面配線導体4を形成するための例えばAu系、A
g系の導電性ペーストを形成するためのガラスペースト
を用意する。
First, a large-sized green sheet to be used as the dielectric layers 1a to 1e of the laminate 1, an internal wiring conductor 2, a conductive paste of, for example, Ag for forming the via hole conductor 3, and a surface wiring conductor 4 are formed. For example Au system, A
A glass paste for forming a g-based conductive paste is prepared.

【0024】ここで、ビアホール導体3、内部配線導体
膜2のAg系導電性ペーストは、Ag系(Ag単体、A
g−PdなどのAg合金)粉末、ホウ珪酸系低融点ガラ
スフリット、エチルセルロースなどの有機バインダー、
溶剤を均質混合したものが用いられる。また、特に、ビ
アホール導体3は、Ag系材料、β石英、誘電体層1a
〜1eを構成する誘電体層のガラス成分と概略同一のガ
ラス成分が挙げられる。
Here, the Ag-based conductive paste of the via-hole conductor 3 and the internal wiring conductor film 2 is made of an Ag-based paste (Ag alone, A
Ag alloys such as g-Pd) powder, borosilicate low melting point glass frit, organic binder such as ethyl cellulose,
What mixed the solvent homogeneously is used. In particular, the via-hole conductor 3 is made of an Ag-based material, β-quartz, a dielectric layer 1a.
To 1e are substantially the same as the glass components of the dielectric layer constituting the dielectric layer.

【0025】グリーンシートは、複数の回路基板を抽出
できるように、複数の回路基板領域を有しており、ガラ
ス−セラミック材料から成っている。例えば、セラミッ
ク粉末、低融点ガラス成分のフリット、有機バインダ、
有機溶剤を均質混練したスラリーを、ドクターブレード
法によって所定厚みにテープ成型して、所定大きさに切
断してシートを作成する。
The green sheet has a plurality of circuit board regions so that a plurality of circuit boards can be extracted, and is made of a glass-ceramic material. For example, ceramic powder, frit of low melting glass component, organic binder,
The slurry obtained by uniformly kneading the organic solvent is tape-formed to a predetermined thickness by a doctor blade method, and cut into a predetermined size to form a sheet.

【0026】上述のセラミック材料とガラス材料との構
成比率は、850〜1050℃の比較的低温で焼成する
ために、セラミック材料が10〜98wt%、好ましく
は30〜95wt%であり、ガラス材料が2〜90wt
%、好ましくは5〜70wt%である。
The composition ratio of the above-mentioned ceramic material and glass material is 10 to 98 wt%, preferably 30 to 95 wt%, for firing at a relatively low temperature of 850 to 1050 ° C. 2-90wt
%, Preferably 5 to 70 wt%.

【0027】有機バインダは、固形分(セラミック粉
末、低融点ガラス成分のフリット)との濡れ性も重視す
る必要があり、比較的低温で且つ短時間の焼成工程で焼
失できるように熱分解性に優れたものが好ましく、アク
リル酸もしくはメタクリル酸系重合体のようなカルボキ
シル基、アルコール性水酸基を備えたエチレン性不飽和
化合物が好ましい。
It is necessary to give importance to the wettability of the organic binder with the solid content (ceramic powder, frit of the low melting point glass component), and the organic binder is thermally decomposable so that it can be burned off in a relatively low temperature and short firing step. Excellent ones are preferable, and ethylenically unsaturated compounds having a carboxyl group and an alcoholic hydroxyl group such as acrylic acid or methacrylic acid-based polymers are preferable.

【0028】溶剤として、有機系溶剤、水系溶剤を用い
ることができる。例えば、有機溶剤の場合には、2,
2,4−トリメチル−1,3−ペンタジオールモノイソ
ベンチートなどが用いられ、水系溶剤の場合には、水溶
性である必要があり、モノマー及びバインダには、親水
性の官能基、例えばカルボキシル基が付加されている。
As the solvent, an organic solvent or an aqueous solvent can be used. For example, in the case of an organic solvent,
For example, 2,4-trimethyl-1,3-pentadiol monoisoventate or the like is used. In the case of an aqueous solvent, it needs to be water-soluble, and the monomer and the binder include a hydrophilic functional group such as carboxyl. A group has been added.

【0029】その付加量は酸価で表せば0.5〜300
であり、好ましくは0.5〜100である。付加量が少
ない場合は水への溶解性、固定成分の粉末の分散性が悪
くなり、多い場合は熱分解性が悪くなるため、付加量
は、水への溶解性、分散性、熱分解性を考慮して、上述
の範囲で適宜付加される。
The amount of addition is 0.5 to 300 in terms of acid value.
And preferably 0.5 to 100. If the added amount is small, the solubility in water and the dispersibility of the powder of the fixed component deteriorate, and if the added amount is large, the thermal decomposability deteriorates. In consideration of the above, it is appropriately added within the above range.

【0030】次に、誘電体層1a〜1eとなるグリーン
シートの各回路基板領域に、ビアホール導体3となる貫
通穴をパンチングによって形成する。同時に、該貫通穴
にビアホール導体3となる導体をAg系導電性ペースト
の印刷・充填によって形成するとともに、特に、誘電体
層1b〜1eとなるグリーンシート上には、内部配線導
体2となる導体膜を、Ag系導電性ペーストの印刷・乾
燥によって形成する。また、誘電体層1aとなるグリー
ンシート上には、表面配線導体4となる導体膜を、Ag
系導電性ペーストの印刷・乾燥によって形成する。
Next, a through hole serving as a via hole conductor 3 is formed in each circuit board region of the green sheet serving as the dielectric layers 1a to 1e by punching. At the same time, a conductor serving as the via-hole conductor 3 is formed in the through hole by printing and filling with an Ag-based conductive paste, and particularly, a conductor serving as the internal wiring conductor 2 is formed on the green sheet serving as the dielectric layers 1b to 1e. The film is formed by printing and drying an Ag-based conductive paste. On the green sheet serving as the dielectric layer 1a, a conductor film serving as the surface wiring conductor 4 is formed of Ag.
It is formed by printing and drying a system conductive paste.

【0031】次に、各回路基板領域にビアホール導体3
となる導体、内部配線導体2となる導体膜が形成された
誘電体層1b〜1eとなるグリーンシート、表面配線導
体4となる導体膜が形成された誘電体層1aとなるグリ
ーンシートを、積層順に応じて積層し、例えば60kg
f/cm2の圧力で圧着等で一体化して大型積層体を形
成する。
Next, a via hole conductor 3 is provided in each circuit board area.
, A green sheet that becomes the dielectric layers 1b to 1e on which the conductor film that becomes the internal wiring conductor 2 is formed, and a green sheet that becomes the dielectric layer 1a on which the conductor film that becomes the surface wiring conductor 4 is formed. Laminated according to the order, for example, 60kg
A large-sized laminate is formed by being integrated by pressure bonding at a pressure of f / cm 2 .

【0032】次に、未焼成状態の大型積層体に、各回路
基板領域を区画するように分割溝を形成する。
Next, division grooves are formed in the large-sized laminate in an unfired state so as to divide each circuit board region.

【0033】次に、未焼成状態の大型積層体を、酸化性
雰囲気または大気雰囲気で同時焼成処理する。なお、こ
の焼成工程は、脱バインダ過程と焼結過程からなる。
Next, the unfired large-sized laminate is simultaneously fired in an oxidizing atmosphere or an air atmosphere. The firing step includes a binder removal step and a sintering step.

【0034】脱バインダ過程は、誘電体層1a〜1eと
なるグリーンシート、内部配線導体2となる導体膜、ビ
アホール導体3となる導体、表面配線導体4となる導体
膜に含まれる有機成分を焼失させるためのものであり、
例えば500〜600℃の温度領域で行われる。
In the binder removal process, the organic components contained in the green sheets serving as the dielectric layers 1a to 1e, the conductor film serving as the internal wiring conductor 2, the conductor serving as the via hole conductor 3, and the conductor film serving as the surface wiring conductor 4 are burned off. Is to let
For example, it is performed in a temperature range of 500 to 600 ° C.

【0035】また、焼結過程は、ガラス−セラミックの
グリーンシートのガラス成分を結晶化させると同時にセ
ラミック粉末の粒界に均一に分散させ、積層体に一定強
度を与え、内部配線導体2となる導体膜、ビアホール導
体3となる導体、表面配線導体4となる導体膜の導電材
料の金属粉末、Ag粉末を粒成長させ、低抵抗化させ
て、誘電体層1a〜1eと一体化させるものである。こ
れは、ピーク温度850〜1050℃に達するまでに行
われる。
In the sintering process, the glass component of the glass-ceramic green sheet is crystallized and simultaneously dispersed uniformly at the grain boundaries of the ceramic powder to give a certain strength to the laminated body, thereby forming the internal wiring conductor 2. A metal powder and an Ag powder of a conductive material of the conductive film, the conductor to be the via-hole conductor 3 and the conductive film to be the surface wiring conductor 4 are grain-grown to reduce the resistance, and are integrated with the dielectric layers 1a to 1e. is there. This is done until a peak temperature of 850-1050 <0> C is reached.

【0036】すなわち、ガラス−セラミック材料が焼結
反応(焼結収縮)を開始する温度(約600℃)よりも
低い温度(例えば550℃)で、導電材料の金属粉末が
(焼結収縮)を開始することになる。
That is, at a temperature (eg, 550 ° C.) lower than the temperature (about 600 ° C.) at which the glass-ceramic material starts a sintering reaction (sintering shrinkage), the metal powder of the conductive material undergoes (sintering shrinkage). Will start.

【0037】ここで、基板の反りを抑制する場合、ガラ
スの流動開始する温度域が低すぎると、十分に導電性ペ
ースト中の金属粉末の焼結を抑制できないため、ガラス
の性質としては、狭い温度領域で粘性が低くなる性質の
物が望ましい。
Here, in the case of suppressing the warpage of the substrate, if the temperature range in which the glass starts to flow is too low, the sintering of the metal powder in the conductive paste cannot be sufficiently suppressed. A material having a property of decreasing the viscosity in a temperature range is desirable.

【0038】これにより、各回路基板領域の内部に内部
配線導体2、ビアホール導体3が形成され、且つ表面に
表面配線導体膜4が形成された大型回路基板が達成され
ることになる。
As a result, a large-sized circuit board having the internal wiring conductor 2 and the via-hole conductor 3 formed inside each circuit board area and the surface wiring conductor film 4 formed on the surface is achieved.

【0039】次に、表面配線導体膜4の一部であるボン
ディングパッド41に、ICチップ5のボンディング細
線51をワイヤボンディングにより接続するとともに、
接続パッド42に、フリップチップ6のAuバンプ61
を超音波熱圧接に接続し、表面配線導体4の他の部分に
接続する厚膜抵抗素子、各種電子部品7を半田などで接
合・実装を行う。
Next, the bonding fine wire 51 of the IC chip 5 is connected to the bonding pad 41 which is a part of the surface wiring conductor film 4 by wire bonding.
Au bumps 61 of flip chip 6 are provided on connection pads 42.
Is connected to the other part of the surface wiring conductor 4, and a thick film resistance element and various electronic components 7 are joined and mounted by soldering or the like.

【0040】最後に、各回路基板を区画する分割溝に沿
って分割処理を行う。これにより、大型回路基板から
は、図1に示す複数の低温焼成セラミック回路基板10
が抽出されることになる。
Finally, a dividing process is performed along the dividing groove for dividing each circuit board. Thereby, a plurality of low-temperature fired ceramic circuit boards 10 shown in FIG.
Is extracted.

【0041】以上のように、本発明では、ボンディング
パッド41もしくはフリップチップ接続パッド42は、
導電性ペースト中の非晶質ガラスフリットの作業点が、
セラミックグリーンシートの焼成温度より低いため、焼
成工程において、まず、ガラスフリットが軟化、流動
し、セラミックグリーンシート(基板材料)との接着
(接合)に寄与する。このとき、ガラスフリットの粘性
が十分に低いため、ボンディングパッド41や接続パッ
ド42の主体である金属粒子間を十分に濡らし、低い温
度からAg粉末の粒成長を助長するため、粒成長が進
み、粒界の割合が低減する。このため、ボンディング細
線51とボンディングパッド41、もしくはAuバンプ
61と接続パッド42が強固な金属結合を行うため、強
固な接合強度を可能な低温焼成セラミック回路基板とな
る。
As described above, according to the present invention, the bonding pad 41 or the flip chip connection pad 42
The working point of the amorphous glass frit in the conductive paste is
Since the firing temperature is lower than the firing temperature of the ceramic green sheet, first, in the firing step, the glass frit softens and flows, and contributes to adhesion (joining) with the ceramic green sheet (substrate material). At this time, since the viscosity of the glass frit is sufficiently low, the metal particles which are the main components of the bonding pad 41 and the connection pad 42 are sufficiently wetted, and the growth of the Ag powder particles is promoted from a low temperature. The proportion of grain boundaries is reduced. For this reason, since the bonding fine wire 51 and the bonding pad 41 or the Au bump 61 and the connection pad 42 perform strong metal bonding, a low-temperature fired ceramic circuit board capable of strong bonding strength is obtained.

【0042】また、ボンディングパッド41もしくはフ
リップチップ接続パッド42となる導電性ペーストに含
まれるガラスフリットは、非晶質ガラスであり、例えば
ホウ珪酸系ガラスが例示できる。例えば、ガラスフフリ
ットが結晶質ガラスの場合、作業点に至る前に結晶化が
始まり、十分に導体中の金属粒子間を濡らさず、粒成長
を促進できなくなる。また、石英ガラスのように焼成温
度で軟化しない場合も同様である。
The glass frit contained in the conductive paste that becomes the bonding pad 41 or the flip chip connection pad 42 is an amorphous glass, for example, borosilicate glass. For example, when the glass frit is made of crystalline glass, crystallization starts before reaching the working point, so that the metal particles in the conductor are not sufficiently wetted and the grain growth cannot be promoted. The same applies to the case where the material does not soften at the firing temperature like quartz glass.

【0043】また、非晶質ガラスフリットは、導体材料
100wt%に対して、0.5〜10wt%含有されて
いる。すなわち、0.5wt%未満では、ガラスフリッ
トが低い温度からAg粉末の粒成長を開始させて、接合
強度を良好にするという効果が十分に得られない。一
方、10wt%より大きいと、焼成後のボンディングパ
ッド41もしくは接続パッド42にガラス成分が残存
し、接合強度を低下させてしまうことによる。
The amorphous glass frit is contained in an amount of 0.5 to 10% by weight based on 100% by weight of the conductor material. That is, if the content is less than 0.5 wt%, the effect of starting the grain growth of the Ag powder from a low temperature of the glass frit and improving the bonding strength cannot be sufficiently obtained. On the other hand, if it is more than 10 wt%, the glass component remains on the bonding pad 41 or the connection pad 42 after firing, and the bonding strength is reduced.

【0044】また、金属成分がAgを主成分とする場
合、焼成温度は850℃〜950℃に選定されるため、
非晶質ガラスフリットの作業点は750℃から950
℃、好ましくは800℃から900℃であることが望ま
しい。すなわち、作業点が700℃未満では、ガラスフ
リットが軟化流動し基板側に入り込んでしまうため、低
い温度からAg粉末の粒成長を開始させて、接合強度を
良好にするという効果が十分に得られない。一方、作業
点が950℃より高いと、焼成後のボンディングパッド
41もしくは接続パッド42中にガラス成分が残存し、
接合強度を低下させてしまうことによる。
When the metal component is mainly composed of Ag, the firing temperature is selected from 850 ° C. to 950 ° C.
Working point of amorphous glass frit is 750 ° C to 950 ° C
C., preferably 800 ° C. to 900 ° C. That is, when the working point is lower than 700 ° C., the glass frit softens and flows and enters the substrate side, so that the effect of starting the grain growth of the Ag powder from a low temperature and improving the bonding strength is sufficiently obtained. Absent. On the other hand, when the working point is higher than 950 ° C., the glass component remains in the bonding pad 41 or the connection pad 42 after firing,
This is because the bonding strength is reduced.

【0045】なお、本発明は上記の実施の形態例に限定
されるものではなく、本発明の要旨を逸脱しない範囲内
での種々の変更や改良等は何ら差し支えない。
It should be noted that the present invention is not limited to the above embodiment, and various changes and improvements may be made without departing from the scope of the present invention.

【0046】例えば、作業点温度が700〜950℃の
範囲である非晶質ガラスフリットが固形分比で0.5〜
10.0wt%含有されている導電性ペーストは、ボン
ディングパッド41もしくは接続パッド42にのみ用い
てもよく、あるいは表面配線導体全てに用いてもよい。
For example, an amorphous glass frit having a working point temperature in the range of 700 to 950 ° C. has a solid content ratio of 0.5 to 0.5%.
The conductive paste containing 10.0 wt% may be used only for the bonding pad 41 or the connection pad 42, or may be used for all surface wiring conductors.

【0047】[0047]

【実施例】次に本発明について、実施例に基づき、更に
詳細に説明する。
Next, the present invention will be described in more detail with reference to examples.

【0048】本発明者は、上記製造方法により、低温焼
成セラミック回路基板10を作製した。なお、誘電体層
1は100μm×5層、内部配線導体2及びボンディン
グパッド41の厚みは10μmとなるようにした。
The inventor manufactured a low-temperature fired ceramic circuit board 10 by the above-described manufacturing method. The thickness of the dielectric layer 1 was 100 μm × 5 layers, and the thickness of the internal wiring conductor 2 and the bonding pad 41 was 10 μm.

【0049】試料番号1〜5は、導電性ペースト中の非
晶質ガラスフリット(ホウ珪酸系ガラス)の含有量を7
wt%にし、ガラス作業点を680〜960℃に変化さ
せた。
Sample Nos. 1 to 5 have a content of amorphous glass frit (borosilicate glass) in the conductive paste of 7
wt% and the glass working point was changed to 680-960 ° C.

【0050】試料番号6,7は、ガラスフリットとして
結晶化ガラス、石英ガラスを用いた。
Sample Nos. 6 and 7 used crystallized glass or quartz glass as the glass frit.

【0051】試料番号8〜10は、導電性ペースト中の
非晶質ガラスフリットのガラス作業点を830℃にし、
含有量を1〜7wt%に変化させた。
Sample Nos. 8 to 10 were prepared by setting the glass working point of the amorphous glass frit in the conductive paste to 830 ° C.
The content was changed from 1 to 7 wt%.

【0052】試料番号11〜14は、導電性ペースト中
の非晶質ガラスフリットのガラス作業点を830℃に
し、含有量を0.3〜15wt%に変化させた。
In Sample Nos. 11 to 14, the glass working point of the amorphous glass frit in the conductive paste was set to 830 ° C., and the content was changed to 0.3 to 15 wt%.

【0053】このようにして得られた低温焼成セラミッ
ク回路基板10のワイヤボンディング強度試験を測定、
評価した。その結果を表1に示す。
The wire bonding strength test of the low temperature fired ceramic circuit board 10 thus obtained was measured.
evaluated. Table 1 shows the results.

【0054】[0054]

【表1】 [Table 1]

【0055】ボンディングパッド41にAuワイヤ51
を用い、200℃に加熱処理しながら熱圧着により2ヶ
所にワイヤボンディングを施し、引張り試験を行ってワ
イヤボンディング強度を測定した。引張り試験の方法
は、ファーストボンディング、セカンドボンディングを
施した部分の中央付近を治具に引っかけ、100mm/
分の速度で垂直方向に引張る方法を採用し、セカンドボ
ンディング側に破断が発生したときの強度をワイヤボン
ディング強度とした。また、引張り試験は、各実施例及
び比較例について30回行った。ワイヤボンディング強
度の評価として、平均値が4g以上であれば、実用的な
条件を満足するものとした。
An Au wire 51 is connected to the bonding pad 41.
The wire bonding was performed at two places by thermocompression bonding while heating at 200 ° C., and a tensile test was performed to measure the wire bonding strength. The method of the tensile test is to hook the vicinity of the center of the part subjected to the first bonding and the second bonding on a jig,
A method of pulling in the vertical direction at a speed of one minute was adopted, and the strength when a break occurred on the second bonding side was defined as the wire bonding strength. Moreover, the tensile test was performed 30 times about each Example and the comparative example. When the average value of the wire bonding strength was 4 g or more, practical conditions were satisfied.

【0056】表1に示すように、導電性ペースト中の非
晶質ガラスフリットの含有量が0〜10wt%、ガラス
作業点が700〜950℃の範囲にある場合(試料N
o.2〜4、8〜10、12〜13)は、ワイヤボンデ
ィング強度が4g以上となった。
As shown in Table 1, when the content of the amorphous glass frit in the conductive paste is 0 to 10 wt% and the glass working point is in the range of 700 to 950 ° C. (Sample N
o. 2-4, 8-10 and 12-13), the wire bonding strength was 4 g or more.

【0057】これに対し、非晶質ガラスフリットのガラ
ス作業点が680℃である場合(試料No.1)は、ワ
イヤボンディング強度が3gとなった。
On the other hand, when the glass working point of the amorphous glass frit was 680 ° C. (sample No. 1), the wire bonding strength was 3 g.

【0058】また、非晶質ガラスフリットのガラス作業
点が960℃である場合(試料No.5)は、ワイヤボ
ンディング強度が3gとなった。
When the glass working point of the amorphous glass frit was 960 ° C. (Sample No. 5), the wire bonding strength was 3 g.

【0059】また、結晶化ガラス、石英ガラスを用いた
場合(試料No.6、7)は、ワイヤボンディング強度
がそれぞれ2g、2gとなった。
When crystallized glass or quartz glass was used (samples Nos. 6 and 7), the wire bonding strength was 2 g and 2 g, respectively.

【0060】また、非晶質ガラスフリットの含有量が
0.3wt%である場合(試料No.11)は、ワイヤ
ボンディング強度が3gとなった。
When the content of the amorphous glass frit was 0.3 wt% (Sample No. 11), the wire bonding strength was 3 g.

【0061】また、非晶質ガラスフリットの含有量が1
5gである場合(試料No.14)は、ワイヤボンディ
ング強度が3gとなった。
The content of the amorphous glass frit is 1
When the weight was 5 g (Sample No. 14), the wire bonding strength was 3 g.

【0062】[0062]

【発明の効果】以上のように本発明によれば、導電性ペ
ースト中の非晶質ガラスフリットの作業点が、セラミッ
クグリーンシートの焼成温度より低いため、焼成工程に
おいて、まず、ガラスフリットが軟化、流動し、セラミ
ック電子部品素子との接着(接合)に寄与する。このと
き、ガラスフリットの粘性が十分に低いため、ボンディ
ングパッドもしくはフリップチップ接続パッドの主体で
ある金属と絶縁物との界面に移行し、Ag粉末の粒成長
を促進し、粒界の割合が低減する。そして、ボンディン
グ細線とボンディングパッド、もしくはAuバンプとフ
リップチップ接続パッドとが純粋な金属結合を行うた
め、接合強度を確保した低温焼成セラミック回路基板が
形成できる。
As described above, according to the present invention, since the working point of the amorphous glass frit in the conductive paste is lower than the firing temperature of the ceramic green sheet, the glass frit is first softened in the firing step. Flows and contributes to adhesion (joining) with the ceramic electronic component element. At this time, since the viscosity of the glass frit is sufficiently low, the glass frit migrates to the interface between the metal and the insulator, which are the main components of the bonding pad or flip chip connection pad, to promote the grain growth of the Ag powder and reduce the ratio of the grain boundary. I do. Then, since the bonding fine wires and the bonding pads or the Au bumps and the flip-chip connection pads perform pure metal bonding, a low-temperature fired ceramic circuit board with high bonding strength can be formed.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明に係る低温焼成セラミック回路基板の断
面図である。
FIG. 1 is a cross-sectional view of a low-temperature fired ceramic circuit board according to the present invention.

【符号の説明】[Explanation of symbols]

10 低温焼成セラミック回路基板 1 積層基板 1a〜1e 誘電体層 2 内部配線導体 3 スルーホール導体 4 表面配線導体 41 ボンディングパッド 42 フリップチップ接続パッド 5 ICチップ 51 ボンディング細線 6 フリップチップ 61 バンプ 7 電子部品 DESCRIPTION OF SYMBOLS 10 Low-temperature firing ceramic circuit board 1 Laminated board 1a-1e Dielectric layer 2 Internal wiring conductor 3 Through-hole conductor 4 Surface wiring conductor 41 Bonding pad 42 Flip chip connection pad 5 IC chip 51 Bonding thin wire 6 Flip chip 61 Bump 7 Electronic component

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H05K 3/46 H01L 23/14 C M Fターム(参考) 4E351 AA07 BB31 CC12 CC22 CC31 DD05 EE02 EE03 EE09 GG01 GG11 5E343 AA02 AA23 BB25 BB72 BB74 DD02 ER39 FF11 GG01 GG18 5E346 AA02 AA12 AA15 AA22 AA32 AA51 CC18 CC39 DD13 DD34 EE24 EE27 EE29 FF45 GG06 GG09 HH11 HH13 ──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. 7 Identification symbol FI theme coat ゛ (Reference) H05K 3/46 H01L 23/14 CM F term (Reference) 4E351 AA07 BB31 CC12 CC22 CC31 DD05 EE02 EE03 EE09 GG01 GG11 5E343 AA02 AA23 BB25 BB72 BB74 DD02 ER39 FF11 GG01 GG18 5E346 AA02 AA12 AA15 AA22 AA32 AA51 CC18 CC39 DD13 DD34 EE24 EE27 EE29 FF45 GG06 GG09 HH11 HH13

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 セラミックグリーンシート基体上に、A
gを主成分とする金属成分と非晶質ガラスフリットとか
ら成る導電性ペーストによりボンディングパッドもしく
はフリップチップ接続パッドを含む表面配線導体膜とな
る導体を形成するとともに、前記基体と導体とを800
〜1000℃で焼成して成る低温焼成セラミック回路基
板の製造方法において、 前記非晶質ガラスフリットの作業点温度は、前記セラミ
ックグリーンシート基体の焼成温度より低く、700〜
950℃の範囲であり、且つ前記非晶質ガラスフリット
は、前記導電性ペーストの固形分比で0.5〜10.0
wt%含有されていることを特徴とすることを低温焼成
セラミック回路基板の製造方法。
1. A ceramic green sheet substrate comprising:
a conductive paste comprising a metal component containing g as a main component and an amorphous glass frit is used to form a conductor serving as a surface wiring conductor film including a bonding pad or a flip-chip connection pad, and the base and the conductor are made 800
A method of manufacturing a low-temperature fired ceramic circuit board, which is fired at a temperature of about 1000 ° C., wherein a working point temperature of the amorphous glass frit is lower than a firing temperature of the ceramic green sheet base;
950 ° C., and the amorphous glass frit has a solid content ratio of 0.5 to 10.0 in the conductive paste.
a method for manufacturing a low-temperature fired ceramic circuit board, wherein
JP2000396720A 2000-12-27 2000-12-27 Manufacturing method of low temperature baking ceramic circuit board Withdrawn JP2002198626A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000396720A JP2002198626A (en) 2000-12-27 2000-12-27 Manufacturing method of low temperature baking ceramic circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000396720A JP2002198626A (en) 2000-12-27 2000-12-27 Manufacturing method of low temperature baking ceramic circuit board

Publications (1)

Publication Number Publication Date
JP2002198626A true JP2002198626A (en) 2002-07-12

Family

ID=18861963

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000396720A Withdrawn JP2002198626A (en) 2000-12-27 2000-12-27 Manufacturing method of low temperature baking ceramic circuit board

Country Status (1)

Country Link
JP (1) JP2002198626A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005048667A1 (en) * 2003-11-14 2005-05-26 Murata Manufacturing Co., Ltd. Conductive paste and multilayer ceramic substrate
JP2006073208A (en) * 2004-08-31 2006-03-16 Canon Inc Formation method of layered product, electron source using it and manufacturing method of image display device
JP5673561B2 (en) * 2010-02-01 2015-02-18 旭硝子株式会社 Light emitting element mounting support, light emitting device, and method of manufacturing light emitting element mounting support
JP2020088183A (en) * 2018-11-27 2020-06-04 京セラ株式会社 Wiring board and electronic device

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005048667A1 (en) * 2003-11-14 2005-05-26 Murata Manufacturing Co., Ltd. Conductive paste and multilayer ceramic substrate
US7569162B2 (en) 2003-11-14 2009-08-04 Murata Manufacturing Co., Ltd. Electrically conductive paste and multilayer ceramic substrate
JP2011023762A (en) * 2003-11-14 2011-02-03 Murata Mfg Co Ltd Method of manufacturing multilayer ceramic substrate
JP2006073208A (en) * 2004-08-31 2006-03-16 Canon Inc Formation method of layered product, electron source using it and manufacturing method of image display device
JP4508785B2 (en) * 2004-08-31 2010-07-21 キヤノン株式会社 LAMINATE FORMATION METHOD, ELECTRON SOURCE USING SAME, AND IMAGE DISPLAY DEVICE MANUFACTURING METHOD
JP5673561B2 (en) * 2010-02-01 2015-02-18 旭硝子株式会社 Light emitting element mounting support, light emitting device, and method of manufacturing light emitting element mounting support
JP2020088183A (en) * 2018-11-27 2020-06-04 京セラ株式会社 Wiring board and electronic device
JP7136672B2 (en) 2018-11-27 2022-09-13 京セラ株式会社 Wiring board and electronic device

Similar Documents

Publication Publication Date Title
JP3331083B2 (en) Low temperature firing ceramic circuit board
JP2002198660A (en) Circuit board and method of manufacturing the same
JPH08236936A (en) Laminated glass-ceramic circuit board
JP2598872B2 (en) Glass ceramic multilayer substrate
JP2002198626A (en) Manufacturing method of low temperature baking ceramic circuit board
JP2002076609A (en) Circuit board
JP2539169B2 (en) Glass ceramics composition
JP2003224338A (en) Glass ceramic wiring substrate
JP3493294B2 (en) Circuit board
JP3152873B2 (en) Low temperature firing circuit board
JP2001284754A (en) Glass ceramic circuit board
JP3642648B2 (en) Circuit board
JP2000049431A (en) Ceramic circuit board
JPH07326835A (en) Low-temperature sintered ceramic circuit board
JP2000285732A (en) Conductive paste and high-frequency electronic component using the same
JP2002076639A (en) Circuit board
JPH11135899A (en) Ceramic circuit board
JP2002198624A (en) Circuit board
JP3493264B2 (en) Circuit board
JP2002076640A (en) Circuit board
JP3336204B2 (en) Circuit board
JP2002050842A (en) Circuit board
JP2695602B2 (en) Glass ceramic multilayer substrate
JP2002232093A (en) Circuit board
JP2002141625A (en) Circuit board

Legal Events

Date Code Title Description
A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20050126