JPH10275979A - Ceramic board and divided circuit board - Google Patents

Ceramic board and divided circuit board

Info

Publication number
JPH10275979A
JPH10275979A JP9078471A JP7847197A JPH10275979A JP H10275979 A JPH10275979 A JP H10275979A JP 9078471 A JP9078471 A JP 9078471A JP 7847197 A JP7847197 A JP 7847197A JP H10275979 A JPH10275979 A JP H10275979A
Authority
JP
Japan
Prior art keywords
ceramic
insulating layer
hole
circuit board
insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9078471A
Other languages
Japanese (ja)
Inventor
Norimitsu Fukamizu
則光 深水
Yuzuru Matsumoto
譲 松本
Michinobu Nakamiya
道信 中宮
Shinichi Enami
信一 榎並
Akira Imoto
晃 井本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP9078471A priority Critical patent/JPH10275979A/en
Publication of JPH10275979A publication Critical patent/JPH10275979A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092Dispersed materials, e.g. conductive pastes or inks
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0097Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/403Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets

Abstract

PROBLEM TO BE SOLVED: To provide a ceramic board and a divided circuit board in which the continuity of an end-face electrode can be ensured even when a part of the end-face electrode is disconnected. SOLUTION: A ceramic board is provided with an insulating base body 13 in which a plurality of insulating layers 10 composed of a ceramic are laminated, with internal interconnections 11 which are formed between the insulating layers 10, with dividing grooves 7 formed on both surfaces of the insulating base body 13 and with a conductive member 21 which is formed in the thickness direction of the insulating base body 13 and which forms end-face electrodes 2. When the insulating base body 13 is divided by the dividing grooves 7, every divided circuit board 1 which comprises a plurality of end-face electrodes 2 is obtained. In this case, the dividing grooves 7 are formed so as to divide both surfaces of the conductive member 21 into two parts, a plurality of interlayer conductors 23 which are formed respectively between the insulating layers 10 are connected to the conductive member 21, and the interlayer conductors 23 are connected to each other by via-hole conductors 12.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、単位ブロック毎に
分割した際には複数の端面電極を有する分割回路基板と
なるセラミック基板および分割回路基板に関するもので
ある。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a ceramic substrate and a divided circuit board which become a divided circuit board having a plurality of end electrodes when divided into unit blocks.

【0002】[0002]

【従来技術】近年、電子機器は小型軽量化、携帯化が進
んでおり、それに用いられる回路ブロックもその動向に
呼応する形で、小型軽量薄型化、表面実装化、複合化が
押し進められている。
2. Description of the Related Art In recent years, electronic devices have become smaller, lighter and more portable, and the circuit blocks used therein have been reduced in size, weight, and thickness, surface-mounted, and composited in accordance with the trend. .

【0003】このような動向の中で、セラミック回路基
板は、その優れた放熱性や低誘電損失等の特徴から従来
より多用されており、表面実装用ハイブリッドICを中
心にして幅広く応用されてきた。
[0003] In such a trend, ceramic circuit boards have been widely used because of their excellent heat dissipation properties and low dielectric loss, and have been widely applied mainly to hybrid ICs for surface mounting. .

【0004】従来、表面実装用ハイブリッドICはセラ
ミック回路基板に半田接合されて用いられている。そし
て、その接合確認と信頼性維持の観点から、セラミック
回路基板は端面電極を有する構造とされている。その端
面電極の構造を製造方法の観点からみると、大別して3
種類の製造方法がある。
Conventionally, hybrid ICs for surface mounting are used by being soldered to a ceramic circuit board. The ceramic circuit board has an end face electrode from the viewpoints of joining confirmation and maintaining reliability. From the viewpoint of the manufacturing method, the structure of the end face electrode can be roughly classified into 3
There are different types of manufacturing methods.

【0005】まずスルーホール厚膜構造と呼ばれる構造
で、既に端面電極用のスルーホールが形成された未焼成
もしくは既焼成のセラミック基板に吸引等の技術を併用
し、厚膜印刷技術等により導電性ペーストをスルーホー
ル内壁面にコーティングし、焼き付ける方法により達成
される構造である。本方法の利点は基板を多数個取りで
処理出来る為、即ち、単位ブロック毎に分割した際には
それぞれが複数の端面電極を有する分割回路基板とな
り、工数削減に有利である。
First, in a structure called a through-hole thick film structure, a technique such as suction is used in combination with an unfired or baked ceramic substrate in which a through hole for an end face electrode has already been formed, and a conductive film is formed by a thick film printing technique or the like. This structure is achieved by a method in which paste is coated on the inner wall surface of a through hole and baked. The advantage of this method is that a plurality of substrates can be processed, that is, when divided into unit blocks, each becomes a divided circuit substrate having a plurality of end face electrodes, which is advantageous in reducing the number of steps.

【0006】第2の構造は単独形成構造と呼ばれる構造
で、単位ブロック毎に分割された分割回路基板に、基本
的に1端面ずつ厚膜印刷技術等を用いて端面電極をパタ
ーンニング、焼き付けする方法で達成される構造であ
る。本方法の利点は実装投影面積でみたときにスルーホ
ールによるデッドスペースがなく、小型化に適した点で
ある。
The second structure is a structure called a single formation structure, in which end electrodes are patterned and baked on a divided circuit board divided for each unit block, basically using a thick film printing technique or the like for each end face. The structure achieved in the method. The advantage of this method is that there is no dead space due to a through hole when viewed in a mounting projection area, and the method is suitable for miniaturization.

【0007】第3の構造は第1の構造を応用したもので
あり、未焼成のグリーンシート1層毎にスルーホールを
形成し、該スルーホールの内壁面に導電性ペーストをコ
ーティングし、該スルーホール厚膜構造をとったものを
積層一体化することにより達成される構造である。この
利点は内部配線と端面電極の接合がとり易い点にある。
The third structure is an application of the first structure, in which a through hole is formed for each unfired green sheet layer, and an inner wall surface of the through hole is coated with a conductive paste. This is a structure achieved by laminating and integrating a hole thick film structure. This advantage is in that the connection between the internal wiring and the end face electrode can be easily made.

【0008】[0008]

【発明が解決しようとする課題】しかしながら、上記3
種の製造方法による構造は各々以下のような欠点があっ
た。即ち、第1のスルーホール厚膜構造では、セラミッ
ク基板が内部配線を有していた場合、内部配線と端面電
極の接続信頼性に欠ける。未焼成のセラミック基板が対
象であるならば、それにパンチング工法等によりスルー
ホールを形成する必要があるが、形成時に内部配線が崩
れて端面電極との接点がとれにくい。
However, the above 3)
Each of the structures according to the various manufacturing methods has the following disadvantages. That is, in the first through-hole thick film structure, when the ceramic substrate has the internal wiring, the connection reliability between the internal wiring and the end face electrode is lacking. If the target is an unsintered ceramic substrate, it is necessary to form a through hole by punching or the like, but the internal wiring collapses during formation, making it difficult to make contact with the end face electrode.

【0009】また、既焼成のセラミック回路基板が対象
であるならば、内部配線に含まれる収縮調整用のフラッ
クス成分等がフリー面であるスルホール内壁面に浮き上
がり、端面電極との接合が難しいという課題が生じる。
この課題を解決する為に、エッチング処理等を行うこと
があるが、本処理はセラミッスを腐食する可能性があ
り、且つコストアップにつながる。また、幅の広い(大
面積)端面電極が必要な場合、フラックス成分等がフリ
ー面であるスルホール内壁面に浮き上がるため、必要な
幅を完全にコーティングすることは難しい。
Further, if a fired ceramic circuit board is the target, a flux component or the like for adjusting shrinkage contained in the internal wiring floats on the inner wall surface of the through hole which is a free surface, and it is difficult to join the end surface electrode. Occurs.
In order to solve this problem, an etching process or the like may be performed, but this process may corrode the ceramics and leads to an increase in cost. Further, when a wide (large area) end face electrode is required, it is difficult to completely coat the required width because a flux component and the like float on the inner wall surface of the through hole which is a free surface.

【0010】さらに、上記理由より、あるいは基板の分
割時に、基板の厚み方向に形成された端面電極が途中で
断線(切断)する場合があり、端面電極の接続信頼性に
欠け、例えば、内部配線同士を電気的に接続する必要が
ある場合でも導通できない事態が生じたり、他の搭載基
板に半田等により接合した場合でも、基板からの信号を
搭載基板に伝達できない事態が生じ、回路的に不備とな
り、所望の特性が得られなくなるという問題があった。
Further, for the above reason or when the substrate is divided, the end face electrode formed in the thickness direction of the substrate may be disconnected (cut) in the middle, and the connection reliability of the end face electrode is lacking. Even when they need to be electrically connected to each other, they may not be able to conduct, or when they are joined to another mounting board by soldering, etc., they may not be able to transmit signals from the board to the mounting board. And there is a problem that desired characteristics cannot be obtained.

【0011】第2の単独形成構造では、端面を露出させ
る為に、多数個取りが出来ない。従ってセラミック回路
基板の表面に部品を実装する際、実装効率を大きく低下
させてしまう。
In the second single formation structure, since the end face is exposed, a large number of pieces cannot be formed. Therefore, when components are mounted on the surface of the ceramic circuit board, the mounting efficiency is greatly reduced.

【0012】第3の構造も第1の構造と同様に端面電極
の幅が広くなると不適切になる。即ち、この構造では、
スルーホール内壁面のみにコーティングすることが困難
であり、一方、グリーンシートに形成されたスルーホー
ルに導体ペーストを充填する場合には、導体ペーストを
スルーホール内壁面のみに残すには導体ペーストの除去
作業が必要となり、また、導体ペーストをそのまま残し
た場合には導体ペーストが余分に必要となるという問題
があった。さらに、一層毎にパンチング等によりスルー
ホールを形成していたため、基板全体でみればスルーホ
ール内壁面が凹凸となり、端面電極表面も凹凸になりや
すいという問題があった。
As in the first structure, the third structure becomes inappropriate when the width of the end face electrode is increased. That is, in this structure,
It is difficult to coat only the inner wall surface of the through hole, but when the conductive paste is filled in the through hole formed in the green sheet, it is necessary to remove the conductive paste to leave the conductive paste only on the inner wall surface of the through hole. There is a problem that an operation is required, and if the conductor paste is left as it is, an extra conductor paste is required. Furthermore, since the through holes are formed for each layer by punching or the like, there is a problem that the inner wall surface of the through holes becomes uneven, and the surface of the end face electrode is also likely to be uneven when viewed as a whole substrate.

【0013】このような理由から、上記第1の構造と同
様に、基板の厚み方向に形成された端面電極が途中で切
断される場合があり、端面電極の接続信頼性に欠けると
いう問題があった。
For these reasons, similarly to the first structure, the end face electrode formed in the thickness direction of the substrate may be cut in the middle, and there is a problem that the connection reliability of the end face electrode is lacking. Was.

【0014】また、第1および第3の構造では、いずれ
も貫通穴を予め形成しておく必要があり、厚膜印刷技術
等により導電性ペーストをスルーホール内壁面にコーテ
ィングするために吸引等の技術を用い無ければならず、
余分な設備投資を行う必要があった。
In each of the first and third structures, it is necessary to form a through hole in advance, and it is necessary to form a conductive paste on the inner wall surface of the through hole by a thick film printing technique or the like. You have to use technology,
Extra capital investment had to be made.

【0015】さらに、第1および第3の構造では、絶縁
基体の表面に形成された分割溝が、分割した際には端面
電極となる導電部材を2分割するように通過していたた
め、分割溝で分割すると導電部材を直接切断することに
なり、導電部材に分割する際の力が作用し、上記したよ
うに導電部材の一部が剥がれたり、断線する場合があっ
たが、この場合には、例えば、内部配線同士を電気的に
接続する必要がある場合でも導通できない事態が生じ、
回路的に不備となり、所望の特性が得られなくなるとい
う問題があった。
Further, in the first and third structures, since the dividing groove formed on the surface of the insulating substrate passes through the conductive member serving as the end face electrode when dividing, the dividing groove is divided into two. When divided by, the conductive member will be cut directly, and the force at the time of dividing into the conductive member acts, and as described above, a part of the conductive member may be peeled or disconnected, but in this case, For example, even when it is necessary to electrically connect the internal wiring, a situation occurs where conduction cannot be performed,
There is a problem that the circuit becomes inadequate and desired characteristics cannot be obtained.

【0016】本発明は、端面電極の一部が断線した場合
でも、端面電極の導通を確保できるセラミック基板およ
び分割回路基板を提供することを目的とする。
SUMMARY OF THE INVENTION It is an object of the present invention to provide a ceramic substrate and a divided circuit board that can maintain conduction of the end electrodes even when a part of the end electrodes is disconnected.

【0017】[0017]

【課題を解決するための手段】本発明のセラミック基板
は、セラミックスからなる絶縁層を複数積層してなる絶
縁基体と、該絶縁基体の厚み方向に形成された一対の端
面電極を形成する導電部材と、前記絶縁基体表面に形成
され前記導電部材表面を2分割するように形成された分
割溝とを備えてなり、前記絶縁基体を前記分割溝で分割
した際にそれぞれが複数の端面電極を有する分割回路基
板となるセラミック基板において、前記絶縁層の間にそ
れぞれ層間導体を形成するとともに、これらの層間導体
の一端を前記導電部材に接続せしめ、さらに前記層間導
体同士をビアホール導体により相互に接続してなるもの
である。ここで、層間導体には内部配線が接続されてい
ることが望ましい。
According to the present invention, there is provided a ceramic substrate comprising: an insulating base formed by laminating a plurality of insulating layers made of ceramic; and a conductive member forming a pair of end face electrodes formed in a thickness direction of the insulating base. And a dividing groove formed on the surface of the insulating base and formed so as to divide the surface of the conductive member into two parts, each of which has a plurality of end face electrodes when the insulating base is divided by the dividing groove. In a ceramic substrate to be a divided circuit board, an interlayer conductor is formed between the insulating layers, one end of each of these interlayer conductors is connected to the conductive member, and the interlayer conductors are connected to each other by a via-hole conductor. It is. Here, it is desirable that an internal wiring is connected to the interlayer conductor.

【0018】また、本発明の分割回路基板は、セラミッ
クスからなる絶縁層を複数積層してなる絶縁基体と、該
絶縁基体の外周面に形成された端面電極とを有する分割
回路基板において、前記絶縁層の間にそれぞれ複数の層
間導体を形成するとともに、これらの層間導体を前記端
面電極に接続せしめ、さらに前記層間導体同士をビアホ
ール導体により相互に接続してなるものである。
Further, the divided circuit board according to the present invention is a divided circuit board comprising: an insulating base formed by laminating a plurality of insulating layers made of ceramic; and an end face electrode formed on an outer peripheral surface of the insulating base. A plurality of interlayer conductors are formed between the layers, these interlayer conductors are connected to the end face electrodes, and the interlayer conductors are interconnected by via-hole conductors.

【0019】[0019]

【作用】本発明のセラミック基板では、分割する際に、
端面電極となる導電部材に力が作用し、端面電極の一部
が剥離したり、断線した場合であっても、分割回路基板
としては、複数の層間導体同士が相互にビアホール導体
で電気的に接続されているため、端面電極に接続した層
間導体が相互に電気的に接続されていることになり、端
面電極全体が導通していることになり、端面電極の接続
信頼性を向上できる。即ち、例えば、内部配線同士を端
面電極を介して接続する場合であっても、また、本発明
の分割回路基板を搭載する搭載基板にハンダにより接合
し、電気的信号を送る場合であっても、電気的信号が相
関導体、ビアホール導体を介して確実に伝達されること
になり、分割回路基板の信頼性を向上できるのである。
In the ceramic substrate of the present invention, when dividing,
Even when a force acts on a conductive member serving as an end surface electrode, and a part of the end surface electrode is peeled or disconnected, as a divided circuit board, a plurality of interlayer conductors are electrically connected to each other by via hole conductors. Since they are connected, the interlayer conductors connected to the end face electrodes are electrically connected to each other, and the entire end face electrodes are conductive, so that the connection reliability of the end face electrodes can be improved. That is, for example, even when the internal wirings are connected to each other via an end face electrode, or when the electrical signals are transmitted by bonding to the mounting board on which the divided circuit board of the present invention is mounted by soldering. In other words, the electric signal is reliably transmitted via the correlation conductor and the via-hole conductor, and the reliability of the divided circuit board can be improved.

【0020】[0020]

【発明の実施の形態】本発明のセラミック基板は、セラ
ミックスからなる絶縁層を複数積層してなる絶縁基体
と、絶縁層間に形成された内部配線と、絶縁基体表面に
形成された分割溝と、絶縁基体の厚み方向に形成された
端面電極を形成する導電部材とを備えてなるもので、絶
縁基体を分割溝で分割した際にそれぞれが複数の端面電
極を有する分割回路基板となるものである。
BEST MODE FOR CARRYING OUT THE INVENTION A ceramic substrate according to the present invention comprises: an insulating substrate formed by laminating a plurality of insulating layers made of ceramic; an internal wiring formed between the insulating layers; a dividing groove formed on the surface of the insulating substrate; A conductive member that forms an end face electrode formed in the thickness direction of the insulating base. When the insulating base is divided by the dividing grooves, each of the divided circuit boards has a plurality of end face electrodes. .

【0021】セラミックスからなる絶縁層とは、ガラス
セラミックからなる絶縁層を含む意味である。絶縁基体
は、この絶縁層を複数積層して構成されており、これら
の絶縁層の間には内部配線が形成されている。
The term “insulating layer made of ceramics” means including an insulating layer made of glass ceramic. The insulating base is formed by laminating a plurality of the insulating layers, and an internal wiring is formed between these insulating layers.

【0022】セラミック基板の表面には分割溝が形成さ
れており、この分割溝は、一対の端面電極を形成する導
電部材表面を2分割するように形成されている。また、
絶縁層の間には、導電部材に接続する層間導体が必要に
応じて形成されており、これらの層間導体はビアホール
導体により電気的に相互に接続されている。層間導体に
は、内部配線が接続されている。層間導体は全ての絶縁
層の間に形成される必要はなく、例えば、内部配線が形
成されている部分のみに形成しても良い。
A dividing groove is formed on the surface of the ceramic substrate, and the dividing groove is formed so as to divide the surface of the conductive member forming the pair of end face electrodes into two. Also,
Interlayer conductors connected to the conductive members are formed as needed between the insulating layers, and these interlayer conductors are electrically connected to each other by via-hole conductors. Internal wiring is connected to the interlayer conductor. The interlayer conductor does not need to be formed between all the insulating layers, and may be formed, for example, only in the portion where the internal wiring is formed.

【0023】そして、分割溝に沿ってセラミック基板を
分割することにより、セラミックスからなる絶縁層を複
数積層してなる絶縁基体と、絶縁層間に形成された内部
配線と、絶縁基体の外周面に形成された端面電極とを有
する分割回路基板が得られる。この分割回路基板の絶縁
層の間には、端面電極に接続する層間導体が必要に応じ
て形成されており、これらの層間導体はビアホール導体
により電気的に相互に接続されている。
By dividing the ceramic substrate along the dividing groove, an insulating substrate formed by laminating a plurality of insulating layers made of ceramics, internal wiring formed between the insulating layers, and an outer peripheral surface of the insulating substrate are formed. The divided circuit board having the end face electrodes thus obtained is obtained. Between the insulating layers of the divided circuit board, interlayer conductors connected to the end face electrodes are formed as necessary, and these interlayer conductors are electrically connected to each other by via-hole conductors.

【0024】本発明のセラミック基板の製造方法は、絶
縁層成形体に露光,現像し、端面電極となる位置に、直
線状の端面電極用貫通溝を形成し、この溝に導電性ペー
ストを充填し、以上の工程を繰り返して、分割した際に
はそれぞれが端面電極を有する分割回路基板が複数形成
されたセラミック基板を製造する方法である。
In the method of manufacturing a ceramic substrate according to the present invention, the insulating layer molded body is exposed and developed to form a straight through groove for an end face electrode at a position to be an end face electrode, and the groove is filled with a conductive paste. Then, the above process is repeated to manufacture a ceramic substrate on which a plurality of divided circuit boards each having an end face electrode are formed when divided.

【0025】また、分割された分割回路基板は最終的に
半田により実装されるため、分割回路基板の端面電極は
半田で接合できるものでなくてはならない。従って、ガ
ラスセラミックを含むセラミックスとの同時焼成を考え
ると、セラミックスは800〜1000℃程度で焼成可
能な材料であり、また、端面電極の構成金属は、銀,パ
ラジウム,白金,銅および銀とパラジウムの合金のうち
の一種を主成分とするものであり、このうちでも銀系合
金もしくは銅が好ましい。銀は半田食われがある為、ニ
ッケル下地でスズめっき等を施したほうが好ましい。ま
た、タングステンやモリブデン等は半田で接続が直接不
可能である為に、この場合にもタングステンやモリブデ
ン等の表面にメッキ等を施したほうが好ましい。
Since the divided circuit boards are finally mounted by soldering, the end electrodes of the divided circuit boards must be able to be joined by soldering. Therefore, considering simultaneous firing with ceramics including glass ceramics, ceramics is a material that can be fired at about 800 to 1000 ° C., and the constituent metals of the end face electrodes are silver, palladium, platinum, copper, and silver and palladium. Of these alloys as main components, and among them, a silver alloy or copper is preferable. Since silver is eroded by solder, it is preferable to apply tin plating or the like on a nickel base. Further, since tungsten or molybdenum or the like cannot be directly connected by soldering, it is preferable to apply plating or the like to the surface of tungsten or molybdenum in this case as well.

【0026】本発明のセラミック基板は、例えば、セラ
ミックスからなる絶縁層が複数積層された絶縁基体を、
分割溝で分割した際にそれぞれが複数の端面電極を有す
る分割回路基板となるセラミック基板の製造方法であっ
て、以下の(a)〜(h)の工程を具備する方法により
作製される。
The ceramic substrate of the present invention comprises, for example, an insulating substrate having a plurality of insulating layers made of ceramic laminated thereon.
This is a method of manufacturing a ceramic substrate which becomes a divided circuit board each having a plurality of end face electrodes when divided by a division groove, and is produced by a method including the following steps (a) to (h).

【0027】(a)セラミックスからなる絶縁層材料、
光硬化可能なモノマー、有機バインダを含有するスリッ
プ材を作製する工程 (b)前記スリップ材を薄層化し乾燥して絶縁層成形体
を形成する工程 (c)該絶縁層成形体に露光処理を施し、前記絶縁層成
形体に前記端面電極の形成位置及びビアホール導体の形
成位置を除いて硬化させる工程 (d)露光処理を施した前記絶縁層成形体を現像処理し
て、端面電極を形成する位置に端面電極用貫通溝を形成
するとともに、ビアホール導体の形成位置にビアホール
用貫通穴を形成する工程 (e)該端面電極用貫通溝内及びビアホール用貫通穴内
に導電性ペーストを充填する工程 (f)前記絶縁層成形体の表面に導電性ペーストを印刷
して、前記端面電極用貫通溝内及び前記ビアホール用貫
通穴内の導電性ペーストと接続される層間導体パターン
を形成する工程 (g)(f)工程で得られた前記絶縁層成形体に対し
て、(b)、(c)、(d)、(e)、(f)を順次繰
り返して前記絶縁層成形体が複数積層された積層成形体
を作製する工程 (h)該積層成形体を焼成する工程 上記のようなセラミック基板の製造方法では、端面電極
として機能する導電部材を、露光現像し、導電性ペース
トの充填により作製できるので、パンチ等でスルーホー
ルを形成する必要が無くなり、製造工程を簡略化でき
る。
(A) an insulating layer material made of ceramics,
Step (b) of forming a slip material containing a photocurable monomer and an organic binder; (b) thinning and drying the slip material to form an insulating layer molded product; and (c) subjecting the insulating layer molded product to exposure treatment. And curing the insulating layer molded body except for the formation position of the end face electrode and the formation position of the via-hole conductor. (D) Developing the exposed insulation molded body to form an end face electrode. Forming a through hole for an end face electrode at a position and forming a through hole for a via hole at a position where a via hole conductor is to be formed; and (e) filling a conductive paste into the through groove for the end face electrode and the through hole for a via hole. f) A conductive paste is printed on the surface of the insulating layer molded body to be connected to the conductive paste in the through-hole for the end face electrode and the through-hole for the via hole. Forming Step (g) The insulating layer molded body obtained in the steps (f) and (b), (c), (d), (e) and (f) are sequentially repeated to form the insulating layer. (H) Step of firing the laminated molded body In the above-described method for manufacturing a ceramic substrate, a conductive member functioning as an end face electrode is exposed and developed, and Since it can be manufactured by filling the paste, it is not necessary to form a through hole with a punch or the like, and the manufacturing process can be simplified.

【0028】さらに、露光現像によって端面電極用貫通
溝を形成するため、従来のパンチ等による製法では困難
であった、十分な長さの端面電極を形成することが可能
となる。また、製造工数も少なく、多数個取りの可能な
セラミック基板が実現可能となる。更に、多数個取りが
できることから、セラミック基板の表面に部品を実装す
る際に実装効率も高くなるという利点があげられる。
Further, since the through-hole for the end face electrode is formed by exposure and development, it is possible to form an end face electrode having a sufficient length, which has been difficult by a conventional manufacturing method using a punch or the like. Further, the number of manufacturing steps is small, and a ceramic substrate that can be obtained in large numbers can be realized. Furthermore, since a large number of devices can be formed, there is an advantage that mounting efficiency is improved when components are mounted on the surface of the ceramic substrate.

【0029】また、端面電極用貫通溝を絶縁層の厚み方
向に、絶縁層一層毎に形成する発想は、従来の技術で説
明した第3の方法と基本的に同様である。但し、第3の
方法のようにスルーホールを形成した場合と異なり、端
面電極用貫通溝に導電性ペーストを埋め込むような形成
方法であることが特徴である。従来のスルーホール方式
では、埋め込まれた導体が剥離するという問題により製
作不能であった、例えば1mmの厚みの基板の端面に1
mmの幅の端面電極を形成するといった幅広の端面電極
形成が可能になる。
The idea of forming a through groove for an end face electrode in the thickness direction of an insulating layer for each insulating layer is basically the same as the third method described in the background art. However, unlike the case where the through hole is formed as in the third method, the method is characterized in that the conductive paste is embedded in the through groove for the end face electrode. In the conventional through-hole method, it was impossible to produce the embedded conductor due to the problem that the embedded conductor was peeled off.
It is possible to form a wide end surface electrode such as forming an end surface electrode having a width of mm.

【0030】セラミック基板の製造方法について詳細に
説明する。先ず、絶縁層となるスリップ材は、セラミッ
ク材料、光硬化可能なモノマー、有機バインダと、有機
溶剤を均質混練して得られた溶剤系のスリップ材であ
る。尚、本発明のセラミックからなる絶縁層において、
セラミックとはガラスセラミックも含む意味である。
The method for manufacturing a ceramic substrate will be described in detail. First, the slip material serving as the insulating layer is a solvent-based slip material obtained by homogeneously kneading a ceramic material, a photocurable monomer, an organic binder, and an organic solvent. In the insulating layer made of the ceramic of the present invention,
Ceramic is meant to include glass ceramic.

【0031】また850〜1050℃で焼成されるいわ
ゆる低温焼成セラミックスを複合回路ブロックとして用
いる場合においては、絶縁層には、セラミック材料とガ
ラス材料(両者を合わせて固形成分という)を一般的に
用いる。
When a so-called low-temperature fired ceramic fired at 850 to 1050 ° C. is used as a composite circuit block, a ceramic material and a glass material (both are called solid components) are generally used for the insulating layer. .

【0032】セラミック材料としては、クリストバライ
ト、石英、コランダム(αアルミナ)、ムライト、ジル
コニア、コージェライト等の粉末であり、その平均粒径
は、好ましくは1.0〜6.0μm、更に好ましくは
1.5〜4.0μmである。これらのセラミック材料は
2種以上混合して用いてもよい。ここで、1.0〜6.
0μmのセラミック材料を用いるのは、セラミック材料
の平均粒径が1.0μm未満の場合はスリップ化するこ
とが困難であり、後述の露光時に露光光が乱反射して充
分な露光ができなくなり、逆に平均粒径が6.0μmを
超えると緻密な絶縁層が得にくくなるからである。
Examples of the ceramic material include powders such as cristobalite, quartz, corundum (α-alumina), mullite, zirconia, and cordierite, and the average particle size thereof is preferably 1.0 to 6.0 μm, and more preferably 1 to 6.0 μm. 0.5 to 4.0 μm. These ceramic materials may be used in combination of two or more. Here, 1.0-6.
When the ceramic material having a thickness of 0 μm is used, it is difficult to form a slip when the average particle size of the ceramic material is less than 1.0 μm. If the average particle size exceeds 6.0 μm, it becomes difficult to obtain a dense insulating layer.

【0033】ガラス材料は、複数の金属酸化物を含むガ
ラスフリットであり、850〜1050℃で焼成した後
に、コージェライト、ムライト、アノーサイト、セルジ
アン、スピネル、ガーナイト、ウィレマイト、ドロマイ
ト、ペタライト及びその置換誘導体の結晶を少なくとも
1種析出するものであれば、強度の高い絶縁層が可能と
なる。特に、アノーサイトまたはセルジアンを析出する
結晶化ガラスフリットを用いると、より強度の高い絶縁
層が得られ、また、コージェライトまたはムライトを析
出し得る結晶化ガラスフリットを用いると、焼成後の熱
膨張率が低い為、回路基板上にIC等のシリコンチップ
を配置するための回路基板としては最適となる。
The glass material is a glass frit containing a plurality of metal oxides, and after firing at 850 to 1050 ° C., cordierite, mullite, anorthite, serdian, spinel, garnite, willemite, dolomite, petalite and its replacement. As long as at least one derivative crystal is deposited, an insulating layer with high strength can be obtained. In particular, when a crystallized glass frit that precipitates anorthite or Celsian is used, an insulating layer with higher strength is obtained, and when a crystallized glass frit that can precipitate cordierite or mullite is used, thermal expansion after firing is performed. Since the rate is low, it is optimal as a circuit board for arranging a silicon chip such as an IC on the circuit board.

【0034】絶縁層の強度、熱膨張率を考慮した最も好
ましいガラス材料としては、B2 3 、SiO2 、Al
2 3 、ZnO、アルカリ土類酸化物を含むガラスフリ
ットである。この様なガラスフリットは、ガラス化範囲
が広く、また屈伏点が600〜800℃付近にある為、
850〜1050℃程度で焼成する場合、低温焼成多層
セラミック回路基板に用いる内部配線、ビアホール導体
となる銅系、銀系及び金系の導電材料の焼結挙動に適し
ている。
The most preferred glass materials in consideration of the strength and the coefficient of thermal expansion of the insulating layer include B 2 O 3 , SiO 2 , Al
It is a glass frit containing 2 O 3 , ZnO, and alkaline earth oxide. Since such a glass frit has a wide vitrification range and a yield point around 600 to 800 ° C.,
When firing at about 850 to 1050 ° C., it is suitable for the sintering behavior of copper-based, silver-based, and gold-based conductive materials serving as internal wiring and via-hole conductors used for low-temperature fired multilayer ceramic circuit boards.

【0035】夫々の成分の作用として、B2 3 、Si
2 は主にネットワークフォーマーとして、Al2 3
は主にインターミディエイトとして、ZnO、アルカリ
土類酸化物は主に更にネットワークモディファイヤーと
して作用する。
As an action of each component, B 2 O 3 , Si
O 2 is mainly used as a network former, and Al 2 O 3
Mainly acts as an intermediate, and ZnO and alkaline earth oxides mainly further act as a network modifier.

【0036】このようなガラス材料は、上述の所定成分
を所定の比率で混合して加熱溶解し、これを急冷後に粉
砕することによって得られる。粉砕されたガラスフリッ
トの平均粒径は1.0〜5.0μm、好ましくは1.5
〜3.5μmである。
Such a glass material can be obtained by mixing the above-mentioned predetermined components in a predetermined ratio, heating and melting, quenching and then pulverizing. The average particle size of the crushed glass frit is 1.0 to 5.0 μm, preferably 1.5
33.5 μm.

【0037】ここで、粉砕されたガラスフリットの平均
粒径を1.0〜5.0μmとしたのは、平均粒径が1.
0μm未満の場合はスリップ化することが困難であり、
後述の露光時に露光光が乱反射して充分な露光ができな
くなり、逆に平均粒径が5.0μmを超えると分散性が
損なわれ、具体的には絶縁材料であるセラミック粉末間
に均等に溶解分散できず、強度が非常に低下してしまう
からである。
Here, the reason why the average particle size of the crushed glass frit is 1.0 to 5.0 μm is that the average particle size is 1.
If the thickness is less than 0 μm, it is difficult to form a slip,
Exposure light is irregularly reflected at the time of exposure to be described later, so that sufficient exposure cannot be performed. Conversely, if the average particle size exceeds 5.0 μm, dispersibility is impaired, and specifically, the powder is uniformly dissolved between ceramic powders as insulating materials This is because they cannot be dispersed and the strength is extremely reduced.

【0038】上述のセラミック材料とガラス材料との構
成比率は、セラミック材料が10重量%〜50重量%、
好ましくは20重量%〜35重量%であり、ガラス材料
が90重量%〜50重量%、好ましくは80重量%〜6
5重量%である。
The composition ratio of the above-mentioned ceramic material and glass material is such that the ceramic material is 10% by weight to 50% by weight,
It is preferably 20% to 35% by weight, and the glass material is 90% to 50% by weight, preferably 80% to 6% by weight.
5% by weight.

【0039】ここで、セラミック材料が10重量%〜5
0重量%、ガラス材料が90重量%〜50重量%とした
のは、セラミック材料が10重量%未満、且つガラス材
料が90重量%を越えると絶縁層にガラス質が増加しす
ぎ、絶縁層の強度等からしても不適切であり、また、セ
ラミック材料が50重量%を越え、且つガラス材料が5
0重量%未満となると、後述の露光時に露光光が乱反射
して充分な露光ができなり、焼成後の絶縁層の緻密性も
損なわれるからである。
Here, the ceramic material is 10% by weight to 5% by weight.
The reason why 0 wt% and the glass material are 90 wt% to 50 wt% is that if the ceramic material is less than 10 wt% and the glass material exceeds 90 wt%, the insulating layer becomes too vitreous and the insulating layer has too much glass. It is unsuitable from the viewpoint of strength and the like, and the ceramic material exceeds 50% by weight and the glass material is 5% by weight.
If the content is less than 0% by weight, exposure light is irregularly reflected at the time of exposure to be described later, and sufficient exposure cannot be performed, and the denseness of the insulating layer after firing is also impaired.

【0040】上述のセラミック材料の他に、スリップ材
の構成材料としては、焼結によって消失される光硬化可
能なモノマー、有機バインダーと、さらに、有機溶剤と
を含んでいる。溶剤系のスリップ材の代わりに水系スリ
ップ材を用いても良い。
In addition to the above-mentioned ceramic materials, the constituent materials of the slip material include a photocurable monomer, an organic binder, and an organic solvent which are eliminated by sintering. A water-based slip material may be used instead of the solvent-based slip material.

【0041】溶剤系スリップ材の光硬化可能なモノマー
は、低温短時間の焼成工程に対応するために、熱分解性
に優れたものでなくてはならない。光硬化可能なモノマ
ーとしては、スリップ材の塗布・乾燥後の露光によっ
て、光重合される必要があり、遊離ラジカルの形成、連
鎖生長付加重合が可能で、2級もしくは3級炭素を有し
たモノマーが好ましく、例えば少なくとも1つの重合可
能なエチレン系基を有するブチルアクリレート等のアル
キルアクリレートおよびそれらに対応するアルキルメタ
クリレートが有効である。また、テトラエチレングリコ
ールジアクリレート等のポリエチレングリコールジアク
リレートおよびそれらに対応するメタクリレートも有効
である。光硬化可能なモノマーは、露光で硬化され、現
像で露光以外部分が容易に除去できるような範囲で添加
され、例えば、固形成分100重量部に対して5〜15
重量部以下である。
The photocurable monomer of the solvent-based slip material must have excellent thermal decomposition properties in order to cope with a low-temperature, short-time baking step. As a photocurable monomer, a monomer having a secondary or tertiary carbon, which needs to be photopolymerized by exposure after application of a slip material and drying, capable of forming free radicals and chain growth addition polymerization. For example, alkyl acrylates such as butyl acrylate having at least one polymerizable ethylenic group and the corresponding alkyl methacrylates are effective. Further, polyethylene glycol diacrylates such as tetraethylene glycol diacrylate and methacrylates corresponding thereto are also effective. The photo-curable monomer is added in such a range that the photo-curable monomer is cured by exposure and a portion other than the exposure can be easily removed by development. For example, 5 to 15 parts by weight based on 100 parts by weight of the solid component
Not more than parts by weight.

【0042】溶剤系スリップ材の有機バインダは、光硬
化可能なモノマー同様に熱分解性の良好なものでなくて
はならない。具体的には600℃以下で熱分解が可能で
なくてはならない。更に好ましくは500℃以下であ
る。熱分解温度が600℃を越えると、絶縁層内に残存
してしまい、カーボンとしてトラップし、基体を灰色に
変色させたり、絶縁層の絶縁抵抗及びQ値までも低下さ
せてしまう。またボイドとなりデラミネーションを起こ
すことがある。
The organic binder of the solvent-based slip material must have good thermal decomposability like the photocurable monomer. Specifically, thermal decomposition must be possible at 600 ° C. or lower. More preferably, the temperature is 500 ° C. or lower. If the thermal decomposition temperature exceeds 600 ° C., it remains in the insulating layer and is trapped as carbon, discoloring the substrate to gray, and lowering the insulation resistance and Q value of the insulating layer. In addition, it may become a void and cause delamination.

【0043】また、スリップ材として、増感剤、光開始
系材料等を必要に応じて添加しても構わない。例えば、
光開始系材料としては、ベンゾフェノン類、アシロイン
エステル類化合物などが挙げられる。
As a slip material, a sensitizer, a photo-initiating material or the like may be added as required. For example,
Examples of the photoinitiating material include benzophenones and acyloin ester compounds.

【0044】上述のように、ガラスセラミックスまたは
セラミック材料、光硬化可能なモノマー、有機バインダ
さらに、有機溶剤とともに混合、混練して、絶縁層とな
る溶剤系スリップ材が構成される。混合・混練方法は従
来より用いられている方法、例えばボールミルによる方
法を用いればよい。スリップ材の薄層化方法は、例え
ば、ドクターブレード法(ナイフコート法)、ロールコ
ート法、印刷法などにより形成され、特に塗布後の絶縁
層成形体の表面が平坦化することが容易なドクターブレ
ード法などが好適である。尚、スリップ材は薄層化の方
法に応じて所定粘度に調整される。
As described above, a glass-ceramic or ceramic material, a photo-curable monomer, an organic binder, and an organic solvent are mixed and kneaded to form a solvent-based slip material serving as an insulating layer. The method of mixing and kneading may be a conventionally used method, for example, a method using a ball mill. The method of thinning the slip material is, for example, a doctor blade method (knife coat method), a roll coat method, a printing method, and the like. A blade method or the like is suitable. The slip material is adjusted to a predetermined viscosity according to the method of thinning.

【0045】また、端面電極となる導体材料の導電性ペ
ーストは、銀系合金または銅のうち少なくとも1つの金
属材料の粉末と、低融点ガラス成分と、有機バインダー
及び有機溶剤とを均質混練したものが好適に使用され
る。内部配線、層間導体及びビアホール導体となる導体
材料の導電性ペーストは端面電極のものと同様でもかま
わないし、銀を主成分としたものでもかまわない。これ
らは、特に焼成温度が850〜1050℃であるため、
金属材料としては、比較的低融点であり、且つ低抵抗材
料が選択され、また、低融点ガラス成分も、絶縁層とな
る絶縁層成形体(スリップ材を塗布、乾燥したもの)と
の焼結挙動を考慮して、その屈伏点が700℃前後とな
るものが使用される。
The conductive paste of the conductive material used as the end face electrode is obtained by homogeneously kneading a powder of at least one metal material of a silver alloy or copper, a low melting point glass component, an organic binder and an organic solvent. Is preferably used. The conductive paste of the conductor material used as the internal wiring, the interlayer conductor and the via hole conductor may be the same as that of the end face electrode, or may be the one containing silver as a main component. These are, in particular, because the firing temperature is 850 to 1050 ° C.
As the metal material, a material having a relatively low melting point and a low resistance is selected, and the low melting point glass component is also sintered with an insulating layer molded article (coated with a slip material and dried) serving as an insulating layer. Taking the behavior into consideration, a material whose yield point is around 700 ° C. is used.

【0046】本発明のセラミック回路基板の製造方法
は、まず、支持基板上にスリップ材料を薄層化(以下、
単に塗布という)・乾燥して絶縁層となる絶縁層成形体
を形成する。
In the method of manufacturing a ceramic circuit board according to the present invention, first, a slip material is thinned on a support substrate (hereinafter, referred to as a “slip material”).
(The coating is simply referred to as coating.) Drying to form an insulating layer molded body that becomes an insulating layer.

【0047】支持基板としては、ガラス基板,有機フィ
ルム,アルミナセラミックなどが例示できる。この支持
基板は、焼成工程前で取り外される。
Examples of the support substrate include a glass substrate, an organic film, and alumina ceramic. This support substrate is removed before the firing step.

【0048】塗布方法としては、ドクターブレード法や
ロールコート法、塗布面積を概略支持基板と同一面積と
するスクリーンを用いた印刷法などによって形成され
る。
As a coating method, it is formed by a doctor blade method, a roll coating method, a printing method using a screen having a coating area approximately the same as that of the supporting substrate, or the like.

【0049】次に、支持基板上に形成した絶縁層成形体
に端面電極となる直線状の端面電極用貫通溝及び必要に
応じビアホール導体となる貫通穴を形成する。尚、実際
には、貫通溝及び貫通穴の下部は支持基板などによって
閉塞されているが、便宜上貫通溝及び貫通穴という。
Next, a straight through groove for an end face electrode serving as an end face electrode and, if necessary, a through hole serving as a via hole conductor are formed in the formed insulating layer formed on the support substrate. In practice, the lower portions of the through-groove and the through-hole are closed by a support substrate or the like, but are referred to as the through-groove and the through-hole for convenience.

【0050】貫通溝及び貫通穴の形成方法は、露光・現
像を用いて行う。尚、ビアホール導体の形成の不要な絶
縁層成形体については、この貫通穴の形成、そして次に
続く導電性ペーストの充填を省略する。
The method for forming the through-grooves and through-holes is performed using exposure and development. The formation of the through hole and the subsequent filling of the conductive paste are omitted for the insulating layer molded body that does not require the formation of the via hole conductor.

【0051】露光処理は、例えば、フォトターゲットを
絶縁層成形体上に近接または載置して、貫通溝および貫
通穴以外の領域に、低圧、高圧、超高圧の水銀灯系の露
光光を照射する。これにより、貫通溝及び貫通穴以外の
領域では、光硬化可能なモノマーが光重合反応を起こ
す。従って、貫通溝及び貫通穴部分のみが現像処理によ
って除去可能な溶化部となる。
In the exposure processing, for example, a photo target is brought close to or placed on the insulating layer molded body, and a region other than the through-groove and the through-hole is irradiated with exposure light of a low-pressure, high-pressure, or ultra-high-pressure mercury lamp system. . As a result, the photocurable monomer causes a photopolymerization reaction in a region other than the through groove and the through hole. Therefore, only the through-groove and the through-hole portion become the fusible portion that can be removed by the developing process.

【0052】現像処理は、クロロセン等の溶剤を例えば
スプレー現像法やパドル現像法によって、貫通溝や貫通
穴である露光溶化部に接触させ、現像を行い、その後、
必要に応じて洗浄及び乾燥を行なう。
In the developing treatment, a solvent such as chlorocene is brought into contact with the exposed and solubilized portion which is a through groove or a through hole by, for example, a spray developing method or a paddle developing method, and development is performed.
Washing and drying are performed as necessary.

【0053】次に、端面電極となる導電部材およびビア
ホール導体を、絶縁層成形体の貫通溝や貫通穴に導電性
ペーストを充填し、乾燥することによって形成する。充
填方法は、例えばスクリーン印刷方法で行なう。
Next, a conductive member serving as an end face electrode and a via-hole conductor are formed by filling a through-hole or a through-hole of the insulating layer molded body with a conductive paste and drying. The filling method is performed by, for example, a screen printing method.

【0054】次に、内部配線および層間導体となるパタ
ーンを導電性ペーストを用いて印刷・乾燥する。印刷方
法は、例えばスクリーン印刷方法で行なう。尚、内部配
線や層間導体が不要な場合は、この工程は省略される。
Next, patterns to be used as internal wirings and interlayer conductors are printed and dried using a conductive paste. The printing method is, for example, a screen printing method. If no internal wiring or interlayer conductor is required, this step is omitted.

【0055】以上、スリップ材の塗布・乾燥による絶縁
層成形体の形成、露光・現像による貫通溝及び貫通穴の
形成、導電性ペーストの印刷形成による導電部材及び内
部配線や層間導体となるパターンの形成で、基本的に1
層分の絶縁層成形体の形成が終了し、これを所望の回数
繰り返すことにより未焼成状態の積層成形体が完成す
る。その後、必要に応じてプレス等を行ない形状を整え
る。
As described above, the formation of the insulating layer molded body by applying and drying the slip material, the formation of the through-grooves and the through-holes by exposure and development, the formation of the conductive member and the pattern to be the internal wiring and the interlayer conductor by printing the conductive paste. In formation, basically 1
The formation of the insulating layer molded body for the layers is completed, and this is repeated a desired number of times to complete the unfired laminated molded body. Thereafter, the shape is adjusted by performing pressing or the like as necessary.

【0056】この後、積層成形体表面に、端面電極用貫
通溝に充填された導電部材表面の中心を分割溝が通過す
るように、分割回路基板毎に分割するための分割溝を形
成する。
After that, on the surface of the laminated molded body, a dividing groove for dividing each divided circuit board is formed so that the dividing groove passes through the center of the surface of the conductive member filled in the end surface electrode through groove.

【0057】最後に焼成を行なう。焼成工程は脱バイン
ダ過程と焼成過程からなり、脱バインダ過程(〜600
℃)で絶縁層成形体、内部配線や層間導体のパターン,
端面電極及びビアホール導体の導電部材の有機成分を消
失する。その後、所定雰囲気、所定温度で絶縁層となる
絶縁層成形体および内部配線や層間導体のパターン,端
面電極となる導電部材,ビアホール導体を一括的に焼成
する。
Finally, firing is performed. The firing step includes a binder removal step and a firing step.
℃), the insulation layer molding, the pattern of internal wiring and interlayer conductor,
The organic components of the conductive member of the end face electrode and the via-hole conductor disappear. Thereafter, the insulating layer molded body serving as the insulating layer, the pattern of the internal wiring and the interlayer conductor, the conductive member serving as the end face electrode, and the via hole conductor are fired at a predetermined atmosphere and at a predetermined temperature.

【0058】尚、セラミック基板を、高周波回路用基板
または高周波用セラミック多層電子部品などの高周波用
途として用いる場合には、以下のような絶縁層材料を用
いることが望ましい。
When the ceramic substrate is used for high-frequency applications such as a high-frequency circuit substrate or a high-frequency ceramic multilayer electronic component, it is desirable to use the following insulating layer material.

【0059】即ち、絶縁層材料はセラミック材料と焼結
助剤からなり、セラミック材料としては比誘電率が10
0以下のものが好ましい。これは、比誘電率が100を
越える絶縁層材料を用いると、内部配線や内部電極間の
浮遊容量が回路上無視できなくなり、小型化を阻害する
からである。このようなセラミック材料として、BaT
4 9 、Ba2 Ti9 20、MgO−CaO−TiO
2 、CaZrO3 、BaO−Ln2 3 −TiO2 ( L
nはランタノイド元素)、SrZrO3 等が例示され
る。これらのセラミック材料は一般的な周知の合成方
法、例えば水熱合成法等で作製されるものである。
That is, the insulating layer material comprises a ceramic material and a sintering aid, and the relative permittivity of the ceramic material is 10%.
Those having 0 or less are preferable. This is because, if an insulating layer material having a relative dielectric constant exceeding 100 is used, the stray capacitance between the internal wiring and the internal electrode cannot be ignored in the circuit, which hinders miniaturization. As such a ceramic material, BaT
i 4 O 9, Ba 2 Ti 9 O 20, MgO-CaO-TiO
2, CaZrO 3, BaO-Ln 2 O 3 -TiO 2 (L
n is a lanthanoid element), SrZrO 3 and the like. These ceramic materials are produced by a general well-known synthesis method, for example, a hydrothermal synthesis method.

【0060】また、セラミック材料の焼結助剤は、上記
セラミック材料の低温焼結化を促進させるもので、絶縁
層材料を850〜1050℃で焼結せしめるものであ
る。従って、焼成過程において、誘電特性に影響を与え
るセラミック材料の結晶構造等を極力維持する焼結助剤
でなくてはならない。例えば、厚膜誘電体で多用される
硼珪酸鉛系ガラスは、焼成過程においてセラミック材料
を溶解させてしまうため利用できない。また、誘電体磁
器のQ値を高い状態で維持するためには、液相焼結で緻
密化が図られた後/又は途中過程において、Q値の高い
結晶化を引き起こすことが好ましい。例えば、Si
2 、B2 3 、Li2 O、CuO等の焼結助剤をセラ
ミック材料に応じて用いればよいが、特には、硼素含有
化合物、アルカリ金属含有化合物が望ましい。
The sintering aid for the ceramic material promotes the low-temperature sintering of the ceramic material, and sinters the insulating layer material at 850 to 1050 ° C. Therefore, in the firing process, it must be a sintering aid that maintains the crystal structure and the like of the ceramic material that affects the dielectric properties as much as possible. For example, lead borosilicate glass frequently used in thick film dielectrics cannot be used because the ceramic material is dissolved in the firing process. In order to maintain the Q value of the dielectric ceramic at a high level, it is preferable to cause crystallization with a high Q value after / or during the process of densification by liquid phase sintering. For example, Si
Sintering aids such as O 2 , B 2 O 3 , Li 2 O, and CuO may be used according to the ceramic material, and in particular, a boron-containing compound and an alkali metal-containing compound are desirable.

【0061】特に、絶縁層材料が、金属元素として少な
くともMg,Ti,Caを含有する複合酸化物であっ
て、その金属元素酸化物による組成式を(1−x)Mg
TiO3 −xCaTiO3 (但し、式中xは重量比を表
し、0.01≦x≦0.15)で表される誘電体セラミ
ック粉末100重量部に対して、焼結助剤として硼素含
有化合物をB2 3 換算で3〜30重量部、アルカリ金
属含有化合物をアルカリ金属炭酸塩換算で1〜25重量
部添加含有するものである場合には、測定周波数7GH
zでのQ値が1300以上、かつ850〜1050℃の
低温でAu、Cu又はAgを主成分とする導電性ペース
トと同時焼成することができ、Q値が高く、高周波領域
で優れた電子部品や基板を得ることができる。この組成
の場合には、測定周波数7GHzでのQ値を3000以
上、特には5000以上とすることも可能となる。
In particular, the insulating layer material is a composite oxide containing at least Mg, Ti, and Ca as metal elements, and the composition formula of the metal element oxide is (1-x) Mg
TiO 3 -xCaTiO 3 (where x represents a weight ratio and 0.01 ≦ x ≦ 0.15) 100 parts by weight of a dielectric ceramic powder expressed as boron-containing compound as a sintering aid Is 3 to 30 parts by weight in terms of B 2 O 3 and 1 to 25 parts by weight of an alkali metal-containing compound in terms of alkali metal carbonate, the measurement frequency is 7 GH.
An electronic component that has a Q value of 1300 or more and can be co-fired with a conductive paste containing Au, Cu or Ag as a main component at a low temperature of 850 to 1050 ° C., has a high Q value, and is excellent in a high frequency region. And a substrate can be obtained. In the case of this composition, the Q value at the measurement frequency of 7 GHz can be 3000 or more, particularly 5000 or more.

【0062】本発明の製造方法で使用するセラミック原
料粉末においては、焼結助剤として硼素含有化合物とア
ルカリ金属含有化合物を同時に添加含有することに特徴
があるが、その理由について説明する。上記誘電体セラ
ミック粉末に対して硼素含有化合物のみを配合した場合
には、その配合量が少ないと焼成温度を十分に低下させ
ることができず、Au、Ag、Cuの融点温度以下の温
度で焼結させることができない。
The ceramic raw material powder used in the production method of the present invention is characterized in that a boron-containing compound and an alkali metal-containing compound are simultaneously added and contained as sintering aids. The reason will be described. When only the boron-containing compound is blended with the dielectric ceramic powder, if the blending amount is small, the firing temperature cannot be sufficiently lowered, and the firing temperature is lower than the melting point of Au, Ag, and Cu. Can not be tied.

【0063】また、配合量が多いと焼結温度は低下する
が、硼素含有化合物は、焼成時等の高温下で主成分のM
gTiO3 −CaTiO3 系と反応するので、配合量が
多すぎた場合は、焼成後においてMgTiO3 −CaT
iO3 の残存量が少なくなり、高いQ値を維持すること
ができない。従って、硼素含有化合物のみを添加した場
合には、低い焼結温度で高周波領域における誘電特性が
優れた誘電体磁器組成物を得ることができないからであ
る。
When the compounding amount is large, the sintering temperature is lowered.
Since it reacts with the gTiO 3 —CaTiO 3 system, if the blending amount is too large, MgTiO 3 —CaT
The remaining amount of iO 3 decreases, and a high Q value cannot be maintained. Therefore, when only a boron-containing compound is added, a dielectric ceramic composition having excellent dielectric properties in a high frequency region at a low sintering temperature cannot be obtained.

【0064】即ち、硼素含有化合物のみを添加した場合
は、その添加量がB2 3 換算で3重量部未満では焼結
温度が1050℃以下にはならない。また、B2 3
算で30重量部よりも多い場合には焼結温度を1050
℃以下に低下できるが、硼素含有化合物は焼成時等高温
下において上述したようにMgTiO3 −CaTiO3
と反応するため、Q値が低下してしまうからである。
That is, when only the boron-containing compound is added, the sintering temperature does not become 1050 ° C. or lower when the addition amount is less than 3 parts by weight in terms of B 2 O 3 . When the amount is more than 30 parts by weight in terms of B 2 O 3 , the sintering temperature is set at 1050.
° C or lower, but the boron-containing compound is MgTiO 3 -CaTiO 3 as described above at a high temperature such as during firing.
This is because the Q value is reduced due to the reaction.

【0065】この組成物の場合、硼素含有化合物の添加
による組成物の焼結温度低下効果と焼成後の磁器組成物
の誘電特性向上効果とは背反関係にあり、硼素含有化合
物のみを添加した組成物では、低い焼結温度と高いQ値
等の優れた誘電特性とを共に備えた組成物を得ることが
困難である。
In the case of this composition, the effect of lowering the sintering temperature of the composition due to the addition of the boron-containing compound and the effect of improving the dielectric properties of the porcelain composition after firing are in a trade-off relationship. It is difficult to obtain a composition having both a low sintering temperature and excellent dielectric properties such as a high Q value.

【0066】一方、誘電体セラミック粉末にLi,N
a,K等のアルカリ金属含有化合物のみを添加した場合
には、たとえ添加量を増加させたとしても、組成物の焼
結温度を低下させることが殆どできず、1050℃以下
で焼結できる組成物を得ることができない。
On the other hand, Li, N was added to the dielectric ceramic powder.
When only an alkali metal-containing compound such as a or K is added, even if the amount of addition is increased, the sintering temperature of the composition can hardly be lowered, and the composition which can be sintered at 1050 ° C. or lower can be obtained. I can't get things.

【0067】アルカリ金属含有化合物を該アルカリ金属
炭酸塩換算で1〜25重量部添加したのは、アルカリ金
属含有化合物、例えばリチウム含有化合物の添加量が1
重量部未満の場合には1100℃でも焼結せず、Au、
Ag、Cuとの同時焼成ができなくなり、逆に、25重
量部を越える場合には結晶相が変化し、誘電特性が劣化
するからである。アルカリ金属含有化合物の添加量は、
誘電体セラミック粉末100重量部に対してアルカリ金
属炭酸塩換算、例えばLi2 CO3 換算で1〜10重量
部が望ましく、とりわけ誘電体磁器のQ値の観点からは
3〜7重量部が望ましい。
The reason why the alkali metal-containing compound is added in an amount of 1 to 25 parts by weight in terms of the alkali metal carbonate is that the addition amount of the alkali metal-containing compound, for example, the lithium-containing compound is 1%.
If it is less than 1 part by weight, sintering does not occur even at 1100 ° C., and Au,
This is because simultaneous sintering with Ag and Cu cannot be performed. Conversely, if the amount exceeds 25 parts by weight, the crystal phase changes and the dielectric properties deteriorate. The addition amount of the alkali metal-containing compound is
For 100 parts by weight of the dielectric ceramic powder, 1 to 10 parts by weight in terms of an alkali metal carbonate, for example, in terms of Li 2 CO 3 , is desirable, and 3 to 7 parts by weight is particularly desirable from the viewpoint of the Q value of the dielectric ceramic.

【0068】アルカリ金属としては、Li,Na,Kを
例示することができ、この中でもQ値の点からLiが特
に望ましい。アルカリ金属含有化合物としては、上記ア
ルカリ金属の炭酸塩,酸化物等を例示することができ
る。
Examples of the alkali metal include Li, Na, and K. Among them, Li is particularly desirable from the viewpoint of the Q value. Examples of the alkali metal-containing compound include the above-mentioned alkali metal carbonates and oxides.

【0069】これに対して、硼素含有化合物とアルカリ
金属含有化合物とを、各々特定量比で組み合わせ添加配
合した場合には、硼素含有化合物とMgTiO3 −Ca
TiO3 系等との過度の反応が抑制され、かつ、硼素含
有化合物のみの添加の場合と比較してさらに焼結温度を
低下させることができると同時にQ値の低下を抑制でき
る。
On the other hand, when the boron-containing compound and the alkali metal-containing compound are combined and added at specific ratios, the boron-containing compound and the MgTiO 3 —Ca
Excessive reaction with a TiO 3 system or the like is suppressed, and the sintering temperature can be further reduced as compared with the case where only a boron-containing compound is added, and at the same time, a decrease in the Q value can be suppressed.

【0070】上記した特定組み合わせ配合組成により、
従来困難とされていた誘電体磁器組成物の焼結温度の低
温度化とQ値等の誘電特性の高性能化を同時に達成した
もので、Au、Ag及びCuの少なくとも一種を主成分
とする金属導体との同時焼成が可能であるとともに、高
性能でかつ小型化されたセラミック積層体が得られるの
である。
According to the specific combination composition described above,
Achieved simultaneously lowering the sintering temperature of the dielectric ceramic composition and improving the performance of the dielectric properties such as Q value, which have been considered difficult, and mainly contains at least one of Au, Ag and Cu. It is possible to obtain a high-performance and compact ceramic laminate while simultaneously firing with a metal conductor.

【0071】尚、CaTiO3 の重量比xを0.01≦
x≦0.15としたのは、CaTiO3 の重量比xが
0.01未満の場合には、共振周波数の温度係数τfが
マイナス側に大きくなり、また、前記重量xが0.15
を越える場合には共振周波数の温度係数τfがプラス側
に大きくなるからである。よって、CaTiO3 の重量
比xは0.01〜0.15が望ましく、とりわけ、共振
周波数の温度係数τfの観点からは、0.05〜0.1
0が望ましい。
The weight ratio x of CaTiO 3 is set to 0.01 ≦
The reason why x ≦ 0.15 is that when the weight ratio x of CaTiO 3 is less than 0.01, the temperature coefficient τf of the resonance frequency becomes large on the negative side, and the weight x becomes 0.15.
Is exceeded, the temperature coefficient τf of the resonance frequency increases to the plus side. Therefore, the weight ratio x of CaTiO 3 is desirably 0.01 to 0.15, and particularly, 0.05 to 0.1 from the viewpoint of the temperature coefficient τf of the resonance frequency.
0 is desirable.

【0072】また、絶縁層材料が、金属元素として少な
くともCa,Zrを含有する複合酸化物であって、これ
らのモル比による組成式をxCaO・ZrO2 と表した
時、前記xが0.87≦x≦1.36を満足する誘電体
セラミック粉末100重量部に対して、焼結助剤として
硼素含有化合物をB2 3 換算でa重量部、アルカリ金
属含有化合物をアルカリ金属炭酸塩換算でb重量部の範
囲で添加含有してなり、かつ、前記a,bが0≦a≦3
0、0≦b≦20、1.5≦a+bを満足するものであ
る場合には、900〜1050℃程度の比較的低温でA
g系やCu系、Au系等の導体金属と同時に焼成でき、
誘電体セラミックスの比誘電率εrを使用周波数に適し
たものを選べ、かつQ値が高い等の特徴を有し、高周波
電子部品や基板の小型化と高性能化を実現できる。
Further, when the insulating layer material is a composite oxide containing at least Ca and Zr as metal elements, and when the composition formula based on these molar ratios is expressed as xCaO.ZrO 2 , x is 0.87 With respect to 100 parts by weight of dielectric ceramic powder satisfying ≦ x ≦ 1.36, a part by weight of a boron-containing compound as a sintering aid is calculated as B 2 O 3 , and an alkali metal-containing compound is calculated as an alkali metal carbonate. b, and a and b are 0 ≦ a ≦ 3.
When 0, 0 ≦ b ≦ 20 and 1.5 ≦ a + b are satisfied, A is set at a relatively low temperature of about 900 to 1050 ° C.
Can be fired at the same time as conductor metals such as g-based, Cu-based, and Au-based,
The dielectric ceramics can be selected from those having a relative permittivity εr suitable for the frequency used, and has such features as a high Q value, so that high-frequency electronic components and substrates can be reduced in size and improved in performance.

【0073】そして、硼素含有化合物及び/又はアルカ
リ金属含有化合物を添加したのは焼成温度を低下させる
ことができるからである。しかしながら、硼素含有化合
物を単独で含有する場合ある一定量を越えると焼成時等
の高温下で主成分のCaO−ZrO2 からなる高Q値の
結晶相と反応するので、配合量が多すぎた場合は、焼成
後において未反応のCaO−ZrO2 からなる高Q値の
結晶相の残存量が少なくなり、高いQ値を維持すること
ができない。
The reason for adding the boron-containing compound and / or the alkali metal-containing compound is that the firing temperature can be lowered. However, when the boron-containing compound alone is contained, if it exceeds a certain amount, it reacts with a high Q value crystal phase composed of CaO-ZrO 2 as a main component at a high temperature during firing or the like, so that the compounding amount is too large. In this case, the residual amount of the high-Q value crystal phase composed of unreacted CaO—ZrO 2 after firing is reduced, and the high Q value cannot be maintained.

【0074】硼素含有化合物の添加による組成物の焼結
温度低下効果と焼成後の磁器組成物の誘電特性向上効果
とは背反関係にあり、硼素含有化合物のみを添加した組
成物では、低い焼結温度と高いQ値等の優れた誘電特性
とを共に備えた組成物を得ることが困難である。
The effect of lowering the sintering temperature of the composition due to the addition of the boron-containing compound and the effect of improving the dielectric properties of the porcelain composition after sintering are in a trade-off relationship. It is difficult to obtain a composition having both temperature and excellent dielectric properties such as a high Q value.

【0075】一方、誘電体セラミック粉末にLi,Na
等のアルカリ金属含有化合物のみを添加した場合には、
高Q値を維持したまま組成物の焼結温度を充分に低下さ
せることができない。
On the other hand, Li, Na is added to the dielectric ceramic powder.
When only an alkali metal-containing compound such as is added,
The sintering temperature of the composition cannot be sufficiently lowered while maintaining a high Q value.

【0076】硼素含有化合物とアルカリ金属含有化合物
とを、各々特定量比で組み合わせ添加含有することが望
ましいが、これは硼素含有化合物とCaO−ZrO2
らなる高Q値の結晶相との過度の反応が抑制され、か
つ、硼素含有化合物のみの添加の場合と比較してさらに
焼結温度を低下させることができると同時に、高Q値を
達成できるため、Agを主成分とする金属導体との同時
焼成が可能となるからである。
It is desirable that the boron-containing compound and the alkali metal-containing compound be added in combination in a specific amount ratio, respectively, because excessive mixing between the boron-containing compound and the high Q-value crystal phase composed of CaO—ZrO 2 . The reaction is suppressed, and the sintering temperature can be further reduced as compared with the case where only the boron-containing compound is added, and at the same time, a high Q value can be achieved. This is because simultaneous firing becomes possible.

【0077】さらに、絶縁層材料は、金属元素として少
なくともBa、Tiを含有する複合酸化物であって、こ
れらのモル比による組成式を、BaO・x(Ti1-a
a)O2 と表した時、前記x、aが、3.5≦x≦
4.5、0≦a≦0.20を満足する誘電体セラミック
粉末100重量部に対して、焼結助剤として亜鉛含有化
合物をZnO換算で4〜30重量部、硼素含有化合物を
2 3 換算で1〜20重量部、アルカリ金属含有化合
物をアルカリ金属炭酸塩換算で1〜10重量部添加含有
するものである場合には、比誘電率が20〜40で、Q
f値が30000〔GHz〕以上であり、−40〜85
℃の温度範囲で共振周波数の温度係数τfを−40〜+
40〔ppm/℃〕の範囲で、かつ、焼成温度を950
℃以下とすることが可能となり、Agを主成分とする導
体を具備した電子部品を、誘電体磁器と導体を同時焼成
して形成することが可能となる。
Further, the insulating layer material is a composite oxide containing at least Ba and Ti as metal elements, and a composition formula based on a molar ratio of these is expressed as BaO · x (Ti 1 -aZ
r a ) When expressed as O 2 , x and a are in the range of 3.5 ≦ x ≦
4.5, 100 parts by weight of dielectric ceramic powder satisfying 0 ≦ a ≦ 0.20, 4 to 30 parts by weight of a zinc-containing compound as ZnO conversion and B 2 O as a sintering aid 3 to 1 part by weight, and 1 to 10 parts by weight of an alkali metal-containing compound in terms of an alkali metal carbonate, the relative dielectric constant is 20 to 40;
The f value is 30,000 [GHz] or more, and -40 to 85
The temperature coefficient τf of the resonance frequency in the temperature range of ℃ is -40 to +
40 [ppm / ° C] and the firing temperature is 950
° C or less, and an electronic component having a conductor containing Ag as a main component can be formed by simultaneously firing a dielectric porcelain and a conductor.

【0078】即ち、Tiの一部をZrで置換することに
より、Qf値を30000以上と大幅に向上することが
できる。
That is, by partially replacing Ti with Zr, the Qf value can be significantly improved to 30,000 or more.

【0079】また、主成分に亜鉛含有化合物を添加する
ことによってもある程度Qf値を向上することができ、
しかも共振周波数の温度係数τfをプラスからマイナス
側に移行させることができる。
Further, by adding a zinc-containing compound to the main component, the Qf value can be improved to some extent.
In addition, the temperature coefficient τf of the resonance frequency can be shifted from the plus side to the minus side.

【0080】そして、硼素含有化合物及びアルカリ金属
含有化合物を組み合わせて添加含有することにより、上
記の特性を維持しつつ、焼成温度を950℃以下とする
ことができ、850〜950℃の比較的低温で、Agを
含有する導体金属と同時焼成でき、高周波領域で優れた
特性を示す。
By combining and adding the boron-containing compound and the alkali metal-containing compound, the calcination temperature can be reduced to 950 ° C. or less while maintaining the above-mentioned characteristics, and the relatively low temperature of 850 to 950 ° C. Thus, it can be co-fired with a conductive metal containing Ag, and exhibits excellent characteristics in a high frequency region.

【0081】硼素含有化合物とアルカリ金属含有化合物
を同時に添加含有することに特徴があるが、その理由に
ついて説明する。誘電体セラミック粉末に対して硼素含
有化合物のみを配合した場合には、その配合量が少ない
と焼成温度を十分に低下させることができず、Agの融
点温度以下の温度で焼結させることができない。
The feature is that the boron-containing compound and the alkali metal-containing compound are simultaneously added and contained. The reason will be described. When only the boron-containing compound is blended with the dielectric ceramic powder, if the blending amount is small, the sintering temperature cannot be sufficiently lowered, and sintering cannot be performed at a temperature lower than the melting point of Ag. .

【0082】また、配合量が多いと焼結温度は低下する
が、硼素含有化合物は、焼成時等の高温下でBaO−x
(Ti1-a Zra )O2 系と反応するので、配合量が多
すぎた場合は、焼成後においてBaTi4 9 結晶相の
残存量が少なくなり、高いQ値を維持することができな
い。従って、硼素含有化合物のみを添加した場合には、
低い焼結温度と高周波領域での誘電特性が共に優れた誘
電体磁器組成物を得ることができないからである。
When the compounding amount is large, the sintering temperature is lowered. However, the boron-containing compound is not easily treated with BaO-x
Since it reacts with the (Ti 1-a Zr a ) O 2 system, if the blending amount is too large, the remaining amount of the BaTi 4 O 9 crystal phase after firing decreases, and a high Q value cannot be maintained. . Therefore, when only the boron-containing compound is added,
This is because a dielectric ceramic composition having both low sintering temperature and excellent dielectric characteristics in a high frequency region cannot be obtained.

【0083】即ち、硼素含有化合物のみを添加した場合
は、その添加量がB2 3 換算で1重量部未満では焼結
温度が950℃以下にはならない。また、B2 3 換算
で20重量部よりも多い場合には焼結温度を950℃以
下に低下できるが、硼素含有化合物は焼成時等高温下に
おいて上述したように高Q値のBaTi4 9 結晶相と
反応するため、Q値が低下してしまうからである。
That is, when only the boron-containing compound is added, the sintering temperature does not become 950 ° C. or lower when the addition amount is less than 1 part by weight in terms of B 2 O 3 . When the amount is more than 20 parts by weight in terms of B 2 O 3 , the sintering temperature can be lowered to 950 ° C. or lower. However, the boron-containing compound has a high Q value BaTi 4 O This is because the Q value is reduced due to the reaction with the 9 crystal phase.

【0084】この組成物の場合、硼素含有化合物の添加
による組成物の焼結温度低下効果と焼成後の磁器組成物
の誘電特性向上効果とは背反関係にあり、硼素含有化合
物のみを添加した組成物では、低い焼結温度と高いQ値
等の優れた誘電特性とを共に備えた組成物を得ることが
困難である。
In the case of this composition, the effect of lowering the sintering temperature of the composition due to the addition of the boron-containing compound and the effect of improving the dielectric properties of the porcelain composition after firing are in a trade-off relationship, and the composition containing only the boron-containing compound is added. It is difficult to obtain a composition having both a low sintering temperature and excellent dielectric properties such as a high Q value.

【0085】一方、セラミック材料にLi,Na等のア
ルカリ金属含有化合物のみを添加した場合には、例え添
加量を増加させたとしても、組成物の焼結温度を低下さ
せることが殆どできず、950℃以下で焼結できる組成
物を得ることができない。
On the other hand, when only an alkali metal-containing compound such as Li or Na is added to the ceramic material, the sintering temperature of the composition can hardly be lowered even if the amount of addition is increased. A composition that can be sintered at 950 ° C. or lower cannot be obtained.

【0086】これに対して、硼素含有化合物とアルカリ
金属含有化合物とを、各々特定量比で組み合わせ添加配
合した組成物では、硼素含有化合物とBaTi4 9
晶相との過度の反応が抑制され、かつ、硼素含有化合物
のみの添加の場合と比較してさらに焼結温度を低下させ
ることができると同時にQ値の低下を抑制できる。
On the other hand, in the composition in which the boron-containing compound and the alkali metal-containing compound are added in combination in a specific ratio, the excessive reaction between the boron-containing compound and the BaTi 4 O 9 crystal phase is suppressed. In addition, the sintering temperature can be further reduced as compared with the case where only a boron-containing compound is added, and at the same time, a decrease in the Q value can be suppressed.

【0087】上記した特定組み合わせ配合組成により、
従来困難とされていた誘電体磁器組成物の焼結温度の低
温度化とQ値向上を同時に達成したもので、Agを主成
分とする金属導体との同時焼成が可能となる。
According to the specific combination composition described above,
The sintering temperature of the dielectric porcelain composition and the improvement of the Q value, which have conventionally been considered difficult, have been achieved at the same time, and simultaneous firing with a metal conductor containing Ag as a main component is possible.

【0088】[0088]

【実施例】図1は、本発明の製造方法により作製された
セラミック基板を分割溝に沿って分割して得られた分割
回路基板の斜視図である。図1において、符号1は分割
回路基板を示しており、入出力端子、電源端子、グラン
ド端子等の端子が端面電極2として示されている。図1
においては、端面電極2は分割回路基板1の側面4面に
計10箇所形成されている。また、分割回路基板1の表
面には、表面電極(配線)3が形成され、この表面電極
3には抵抗器やコンデンサ等のチップ部品4が接続され
ている。また、分割回路基板1にはキャビティ部5が形
成されており、このキャビティ部5には半導体ベアチッ
プ6が収容され、ワイヤにより表面電極3と接続されて
いる。
FIG. 1 is a perspective view of a divided circuit board obtained by dividing a ceramic substrate manufactured by the manufacturing method of the present invention along a dividing groove. In FIG. 1, reference numeral 1 denotes a divided circuit board, and terminals such as input / output terminals, power supply terminals, and ground terminals are shown as end face electrodes 2. FIG.
In the example, the end face electrodes 2 are formed at a total of ten places on the four side surfaces of the divided circuit board 1. A surface electrode (wiring) 3 is formed on the surface of the divided circuit board 1, and a chip component 4 such as a resistor or a capacitor is connected to the surface electrode 3. A cavity 5 is formed in the divided circuit board 1, and a semiconductor bare chip 6 is accommodated in the cavity 5, and is connected to the surface electrode 3 by a wire.

【0089】このような分割回路基板1は、この分割回
路基板1が集合した、図2および図3に示すようなセラ
ミック基板を分割溝7に沿って分割して得られる。
Such a divided circuit board 1 is obtained by dividing a ceramic substrate on which the divided circuit boards 1 are assembled as shown in FIGS.

【0090】本発明のセラミック基板は、図4に示すよ
うに、絶縁層10a〜10e、内部配線11、ビアホー
ル導体12、一対の端面電極2となる導電部材21、層
間導体23とからなり、絶縁層10a〜10eにより絶
縁基体13が形成され、表面には表面電極3が形成され
ている。尚、図2においては、表面電極3の記載は省略
している。
As shown in FIG. 4, the ceramic substrate of the present invention comprises insulating layers 10a to 10e, internal wirings 11, via hole conductors 12, conductive members 21 serving as a pair of end face electrodes 2, and interlayer conductors 23. The insulating base 13 is formed by the layers 10a to 10e, and the surface electrode 3 is formed on the surface. In FIG. 2, illustration of the surface electrode 3 is omitted.

【0091】絶縁層10a〜10eはガラスセラミック
材料からなり、それぞれの厚みは40〜150μmであ
る。このような絶縁層10aと絶縁層10b、絶縁層1
0bと絶縁層10c、絶縁層10dと絶縁層10e間に
は、内部配線11が形成されている。内部配線11は、
金系、銀系、銅系の金属材料、例えば銀系導体からなっ
ている。また、内部配線11は、絶縁層10bの厚みを
貫くビアホール導体12によって接続されているものも
あれば、容量結合等で分布定数的に接続されるものもあ
る。このビアホール導体12も内部配線11と同様に金
系、銀系、銅系の金属材料、例えば銀系導体からなって
いる。
The insulating layers 10a to 10e are made of a glass ceramic material, and each has a thickness of 40 to 150 μm. Such an insulating layer 10a, an insulating layer 10b, an insulating layer 1
The internal wiring 11 is formed between the insulating layer 10b and the insulating layer 10c, and between the insulating layer 10d and the insulating layer 10e. The internal wiring 11
It is made of a gold-based, silver-based, or copper-based metal material, for example, a silver-based conductor. The internal wiring 11 may be connected by a via-hole conductor 12 penetrating through the thickness of the insulating layer 10b, or may be connected in a distributed manner by capacitive coupling or the like. The via-hole conductor 12 is also made of a gold-based, silver-based, or copper-based metal material, for example, a silver-based conductor, like the internal wiring 11.

【0092】絶縁基体13の表面には、絶縁層10eの
ビアホール導体12と接続する表面電極3が形成されて
おり、この表面電極3上には、必要に応じて厚膜抵抗体
膜や厚膜保護膜が形成されたり、メッキ処理されたり、
また、図1に示したように、ICを含む各種電子部品が
半田やボンディング細線によって接合される。
On the surface of the insulating substrate 13, a surface electrode 3 connected to the via-hole conductor 12 of the insulating layer 10e is formed. On this surface electrode 3, a thick-film resistor film or a thick-film If a protective film is formed, plated,
Further, as shown in FIG. 1, various electronic components including an IC are joined by solder or a thin bonding wire.

【0093】そして、本発明では、図3乃至図5に示す
ように、導電部材21には、各絶縁層間に形成された層
間導体23が接続されており、これらの層間導体23は
ビアホール導体12により電気的に接続されている。絶
縁層10aと絶縁層10bの間の内部配線11と、絶縁
層10dと絶縁層10e間の内部配線11は、層間導体
23に接続されている。
In the present invention, as shown in FIGS. 3 to 5, the conductive member 21 is connected to the interlayer conductors 23 formed between the respective insulating layers. Are electrically connected to each other. The internal wiring 11 between the insulating layers 10a and 10b and the internal wiring 11 between the insulating layers 10d and 10e are connected to the interlayer conductor 23.

【0094】即ち、導電部材21は図4および図5に示
すように、絶縁基体13を厚み方向に貫くように形成さ
れており、この導電部材21の中央部には分割溝7が形
成されている。導電部材21には層間導体23が接続さ
れ、これらの層間導体23はビアホール12により相互
に接続されている。よって、導電部材21、層間導体2
3およびビアホール12は相互に電気的に接続されてい
ることになる。
That is, the conductive member 21 is formed so as to penetrate the insulating base 13 in the thickness direction as shown in FIGS. 4 and 5, and the dividing groove 7 is formed in the center of the conductive member 21. I have. The conductive members 21 are connected to interlayer conductors 23, and these interlayer conductors 23 are connected to each other by the via holes 12. Therefore, the conductive member 21 and the interlayer conductor 2
3 and the via hole 12 are electrically connected to each other.

【0095】本発明の分割回路基板は、図6に示される
中間構造を経て製造される。まず、絶縁層10a〜10
eとなるスリップ材を作成する。
The divided circuit board of the present invention is manufactured through the intermediate structure shown in FIG. First, the insulating layers 10a to 10a
Create a slip material to be e.

【0096】溶剤系スリップ材は、例えば、ガラス材料
であるSiO2 、Al2 3 、ZnO、MgO、B2
3 を主成分とする結晶化ガラス粉末50重量%とセラミ
ック材料であるアルミナ粉末50重量%とからなるガラ
ス−セラミック粉末と、光硬化可能なモノマー、例えば
ポリオキシエチル化トリメチロールプロパントリアクリ
レートと、有機バインダ、例えばアルキルメタクリレー
トと、可塑剤とを、有機溶剤、例えばエチルカルビトー
ルアセテートに混合し、ボールミルで約48時間混練し
て作成される。
Examples of the solvent-based slip material include glass materials such as SiO 2 , Al 2 O 3 , ZnO, MgO, and B 2 O.
A glass-ceramic powder comprising 50% by weight of a crystallized glass powder containing 3 as a main component and 50% by weight of an alumina powder as a ceramic material, a photocurable monomer such as polyoxyethylated trimethylolpropane triacrylate, It is prepared by mixing an organic binder such as alkyl methacrylate and a plasticizer with an organic solvent such as ethyl carbitol acetate, and kneading the mixture in a ball mill for about 48 hours.

【0097】尚、この実施例では溶剤系スリップ材を作
成しているが、上述のように親水性の官能基を付加した
光硬化可能なモノマー、例えば多官能基メタクリレート
モノマー、有機バインダ、例えばカルボキシル変性アル
キルメタクリレートを用いて、イオン交換水で混練した
水系スリップ材を作成しても構わない。
In this embodiment, a solvent-based slip material is prepared. However, as described above, a photo-curable monomer having a hydrophilic functional group added thereto, for example, a polyfunctional methacrylate monomer, an organic binder such as carboxylic acid Using a modified alkyl methacrylate, an aqueous slip material kneaded with ion-exchanged water may be prepared.

【0098】また、内部配線11、ビアホール導体1
2、導電部材21、層間導体23となる導電性ペースト
を作成する。導電性ペーストは、低融点で且つ低抵抗の
金属材料である例えば銀粉末と、硼珪酸系低融点ガラ
ス、例えばB2 3 −SiO2 −BaOガラス、CaO
−B2 3 −SiO2 ガラス、CaO−Al2 3 −B
23 −SiO2 ガラスと、有機バインダ、例えばエチ
ルセルロースとを、有機溶剤、例えば2,2,4−トリ
メチル−1,3−ペンタジオ−ルモノイソブチレートに
混合し、ボールミルで均質に混練して作成する。
The internal wiring 11 and the via-hole conductor 1
2. A conductive paste to be the conductive member 21 and the interlayer conductor 23 is prepared. The conductive paste is a low melting point and low resistance metal material such as silver powder, and a borosilicate low melting point glass such as B 2 O 3 —SiO 2 —BaO glass or CaO.
-B 2 O 3 -SiO 2 glass, CaO-Al 2 O 3 -B
2 O 3 —SiO 2 glass and an organic binder, for example, ethyl cellulose, are mixed with an organic solvent, for example, 2,2,4-trimethyl-1,3-pentadiol monoisobutyrate, and kneaded uniformly with a ball mill. create.

【0099】そして、先ず、図6(a)に示すように、
上述のスリップ材を、用意された支持基板14上に塗布
して乾燥を行い、最下層となる絶縁層成形体20aを形
成する。具体的には、まず、支持基板14上に、上述の
スリップ材をドクターブレード法によって塗布した後乾
燥して、絶縁層10a〜10eの最下層である絶縁層1
0aとなる絶縁層成形体20aを形成する。ここで、支
持基板14としては、マイラーフイルムを用い、焼成工
程前に取り外される。塗布後の乾燥条件は60〜80℃
で20分乾燥であり、薄層化・乾燥された絶縁層成形体
20aの厚みは120μmである。
Then, first, as shown in FIG.
The above-mentioned slip material is applied onto the prepared support substrate 14 and dried to form the lowermost insulating layer molded body 20a. Specifically, first, the above-mentioned slip material is applied on the support substrate 14 by a doctor blade method, and then dried, and the insulating layer 1 which is the lowermost layer of the insulating layers 10a to 10e is formed.
Then, the insulating layer molded body 20a which becomes 0a is formed. Here, a mylar film is used as the support substrate 14 and is removed before the firing step. Drying condition after application is 60-80 ° C
For 20 minutes, and the thickness of the thinned and dried insulating layer molded body 20a is 120 μm.

【0100】この絶縁層成形体20aには端面電極2と
なる導電部材21およびビアホール導体12が形成され
るため、図6(b)に示すように、端面電極用貫通溝2
7およびビアホール導体12用の貫通穴29の形成を行
う。端面電極用貫通溝27およびビアホール導体12用
の貫通穴29の形成は、露光処理、現像処理、洗浄・乾
燥処理を行うことにより形成する。
Since the conductive member 21 to be the end face electrode 2 and the via-hole conductor 12 are formed in the insulating layer molded body 20a, as shown in FIG.
7 and the through-hole 29 for the via-hole conductor 12 are formed. The through-hole 27 for the end face electrode and the through-hole 29 for the via-hole conductor 12 are formed by performing an exposure process, a development process, and a cleaning / drying process.

【0101】露光処理は、例えば、フォトターゲットを
絶縁層成形体20a上に近接または載置して、端面電極
用貫通溝27および貫通穴29以外の領域に、低圧、高
圧、超高圧の水銀灯系の露光光を照射する。これによ
り、端面電極用貫通溝27および貫通穴29以外の領域
では、光硬化可能なモノマーが光重合反応を起こす。従
って、端面電極用貫通溝27、貫通穴29部分のみが現
像処理によって除去可能な溶化部となる。
The exposure process is performed, for example, by placing a photo target close to or on the insulating layer molded body 20a, and applying a low-pressure, high-pressure, or ultra-high-pressure mercury lamp system to a region other than the end surface electrode through groove 27 and through hole 29. Is irradiated. As a result, the photocurable monomer causes a photopolymerization reaction in a region other than the end surface electrode through groove 27 and the through hole 29. Accordingly, only the through-holes 27 and the through-holes 29 for the end face electrodes become fusible portions that can be removed by the developing process.

【0102】具体的には、露光処理は、絶縁層成形体2
0a上に端面電極用貫通溝27および貫通穴29が形成
される領域が遮光されるようなフォトターゲットを載置
して、超高圧水銀灯(10mW/cm2 )を光源として
用いて露光を行なう。
Specifically, the exposure treatment is performed on the insulating layer molded body 2
A photo target is placed on Oa so that the region where the end surface electrode through groove 27 and the through hole 29 are formed is shielded from light, and exposure is performed using an ultrahigh pressure mercury lamp (10 mW / cm 2 ) as a light source.

【0103】これにより、端面電極用貫通溝27および
貫通穴29が形成される領域の絶縁層成形体20aにお
いては光硬化可能なモノマの光重合反応がおこらず、端
面電極用貫通溝27および貫通穴29が形成される領域
以外の絶縁層成形体20aにおいては、光重合反応が起
こる。ここで光重合反応が起こった部位を不溶化部とい
い、光重合反応が起こらない部位を溶化部という。尚、
120μm程度の絶縁層成形体は、超高圧水銀灯(10
mW/cm2 )を20〜30秒程度照射すれば露光を行
うことができる。
As a result, the photopolymerization reaction of the photocurable monomer does not occur in the insulating layer molded body 20a in the area where the end face electrode through groove 27 and the through hole 29 are formed. In the insulating layer molded body 20a other than the region where the hole 29 is formed, a photopolymerization reaction occurs. Here, the part where the photopolymerization reaction has occurred is called an insolubilized part, and the part where the photopolymerization reaction does not occur is called a solubilized part. still,
An insulating layer molded body having a thickness of about 120 μm is formed of an ultra-high pressure mercury lamp (10
mW / cm 2 ) for about 20 to 30 seconds, the exposure can be performed.

【0104】現像処理は、クロロセン等の溶剤を例えば
スプレー現像法やパドル現像法によって、絶縁層成形体
20aの露光溶化部に接触させ、現像を行う。その後、
必要に応じて洗浄及び乾燥を行なう。現像処理は、絶縁
層成形体20aの溶化部を現像液で除去するもので、具
体的には1,1,1−トリクロロエタンをスプレー法で
現像を行う。
In the developing treatment, a solvent such as chlorocene is brought into contact with the exposed and solubilized portion of the insulating layer molded body 20a by, for example, a spray developing method or a paddle developing method to perform development. afterwards,
Washing and drying are performed as necessary. The development treatment is to remove the solubilized portion of the insulating layer molded body 20a with a developer, and specifically, 1,1,1-trichloroethane is developed by a spray method.

【0105】この現像処理により、絶縁層成形体20a
に100〜200μm幅で直線状の端面電極用貫通溝2
7および貫通穴29を形成することができる。尚、この
長さは、必要とされる端面電極の長さだけ設定すること
が可能で、一般的には0.5mmから3.0mm程度ま
で可能である。その後、現像によって生じる不要なカス
などを洗浄、乾燥工程により完全に除去する。
By this developing treatment, the insulating layer molded body 20a
100 to 200 μm wide straight groove for end face electrode 2
7 and the through hole 29 can be formed. It should be noted that this length can be set only for the required length of the end face electrode, and can generally be set to about 0.5 mm to about 3.0 mm. Thereafter, unnecessary debris and the like generated by the development are completely removed by a washing and drying process.

【0106】次に、図6(c)に示すように、端面電極
用貫通溝27および貫通穴29に導体ペーストを充填
し、乾燥する。具体的には、上述の工程で形成した端面
電極用貫通溝27および貫通穴29に上述の導電性ペー
ストを充填し、乾燥する。端面電極用貫通溝27および
貫通穴29に相当する部位のみに印刷可能なスクリーン
を用いて印刷し、その後、50℃・10分乾燥する。
Next, as shown in FIG. 6C, the conductive paste is filled in the through-holes 27 for the end face electrodes and the through-holes 29 and dried. Specifically, the above-described conductive paste is filled in the through-holes 27 and the through-holes 29 for the end face electrodes formed in the above-described steps, and dried. Printing is performed using a screen that can be printed only on the portions corresponding to the through-holes 27 and the through-holes 29 for the end face electrodes, and then dried at 50 ° C. for 10 minutes.

【0107】次に、焼成後に内部配線11、層間導体1
2となるパターンを印刷・乾燥を行う。具体的には、図
6(d)に示すように、絶縁層10aと絶縁層10bと
の間に配置される内部配線11となる内部配線パターン
26、この内部配線パターン26、ビアホール導体1
2、導電部材21に接続する層間導体パターン30をス
クリーン印刷法にて形成し、乾燥を行う。
Next, after firing, the internal wiring 11, the interlayer conductor 1
Printing and drying of the pattern to be 2 are performed. Specifically, as shown in FIG. 6D, the internal wiring pattern 26 serving as the internal wiring 11 disposed between the insulating layer 10a and the insulating layer 10b, the internal wiring pattern 26, the via hole conductor 1
2. An interlayer conductive pattern 30 connected to the conductive member 21 is formed by a screen printing method and dried.

【0108】そして、前述した絶縁層成形体の形成か
ら、パターン26、30の形成までの工程を繰り返す。
このようにして、最上層の絶縁層成形体20eを形成
し、露光・現像処理により端面電極用貫通溝27および
ビアホール導体12を形成するための貫通穴29を形成
し、導電部材21やビアホール導体12となる導電性ペ
ーストを印刷充填して、5層の積層成形体を形成する。
尚、内部配線パターン26や層間導体パターン30が不
要な場合には、前述したパターン26、30の作製工程
が省略される。
Then, the steps from the formation of the insulating layer molded body to the formation of the patterns 26 and 30 are repeated.
In this manner, the uppermost insulating-layer molded body 20e is formed, and the through-hole 29 for forming the through-hole 27 for the end face electrode and the via-hole conductor 12 is formed by exposure and development processing. The conductive paste of No. 12 is printed and filled to form a five-layer laminate.
When the internal wiring pattern 26 and the interlayer conductor pattern 30 are unnecessary, the above-described steps of forming the patterns 26 and 30 are omitted.

【0109】続いて、表面電極3となる導体膜を印刷・
乾燥により形成する。これは、各絶縁層成形体20a〜
20e、内部配線パターン26、層間導体パターン3
0、ビアホール導体12および端面電極2となる導電部
材との一括焼成時に、表面電極3となる導体膜をも一括
的に焼成しようとするものである。
Subsequently, a conductor film to be the surface electrode 3 is printed and
It is formed by drying. This is because each of the insulating layer molded bodies 20a-
20e, internal wiring pattern 26, interlayer conductor pattern 3
0, when the via hole conductor 12 and the conductive member to be the end face electrode 2 are fired at the same time, the conductor film to be the surface electrode 3 is also to be fired at a time.

【0110】次に、必要に応じて、積層成形体の形状を
プレスで整え、分割溝7を形成し、支持基板14を取り
外す。分割溝7は、図2乃至図4に示すように積層成形
体に形成された導電部材21の中心を通過するように形
成されている。このような分割溝7の形成は、スナップ
刃を用いて形成されている。
Next, if necessary, the shape of the laminated molded product is adjusted by pressing, the dividing groove 7 is formed, and the support substrate 14 is removed. The dividing groove 7 is formed so as to pass through the center of the conductive member 21 formed in the laminated molded body as shown in FIGS. The formation of such a dividing groove 7 is formed using a snap blade.

【0111】次に、焼成を行う。焼成は、脱バインダー
工程と、本焼成工程からなる。脱バインダー工程は概ね
600℃以下の温度領域であり、絶縁層成形体20a〜
20e及びパターン26、30、導電部材21、ビアホ
ール導体12の導電部材に含まれている有機バインダ、
光硬化可能なモノマを消失する過程であり、本焼成工程
は、ピーク温度850〜1050℃、例えば、900℃
30分ピークの焼成過程であり、絶縁層となる絶縁層成
形体20a〜20eおよびパターン26、30,端面電
極2,ビアホール導体12となる導電部材を一括的に焼
成する。
Next, firing is performed. The firing includes a binder removal step and a main firing step. The debinding step is performed in a temperature range of about 600 ° C. or less, and the insulating layer molded bodies 20 a to
20e and organic binders included in the conductive members of the patterns 26, 30, the conductive member 21, and the via-hole conductor 12,
This is a process of erasing the photo-curable monomer, and the main firing step is performed at a peak temperature of 850 to 1050 ° C., for example, 900 ° C.
This is a baking process at a peak of 30 minutes, in which the insulating layer molded bodies 20a to 20e to be the insulating layers and the conductive members to be the patterns 26 and 30, the end face electrodes 2, and the via hole conductors 12 are collectively fired.

【0112】これにより、図4に示すように、5層の絶
縁層10a〜10eの所定の間に内部配線11、ビアホ
ール導体12、端面電極2となる導電部材、層間導体2
3が形成され、さらに、表面電極3が形成された本発明
のセラミック基板が作製される。
As a result, as shown in FIG. 4, the internal wiring 11, the via-hole conductor 12, the conductive member to be the end face electrode 2, the interlayer conductor 2 are provided between predetermined portions of the five insulating layers 10a to 10e.
3 is formed, and further, the ceramic substrate of the present invention on which the surface electrode 3 is formed is manufactured.

【0113】その後、表面処理として、厚膜抵抗膜や厚
膜保護膜の印刷・焼きつけ、メッキ処理、さらにICチ
ップを含む電子部品の接合を行う。そして、この後、分
割溝7に沿って分割することにより、図1に示したよう
な分割回路基板1が得られる。即ち、分割回路基板の端
面電極2は、図1に示すように、絶縁基体の外周面に沿
った形でその一部が電気的な接続用の電極として機能す
るように形成されている。
Thereafter, as a surface treatment, printing and baking of a thick-film resistive film and a thick-film protective film, plating, and bonding of electronic components including an IC chip are performed. After that, by dividing along the dividing groove 7, the divided circuit board 1 as shown in FIG. 1 is obtained. That is, as shown in FIG. 1, the end surface electrode 2 of the divided circuit board is formed along the outer peripheral surface of the insulating base so that a part thereof functions as an electrode for electrical connection.

【0114】上記セラミック基板の製造方法によれば、
貫通穴や端面電極用貫通溝がフォトターゲットを用い
て、露光・現像処理によって作製されるため、フォトタ
ーゲットのパターンによっても、種々の大きさの端面電
極が形成され、接続する相手部材に対応した形状,大き
さとすることができ、従来の製造方法、即ち、金型やN
Cパンチの打ち抜きでは得ることができない相対位置精
度の高い貫通穴の形成が可能である。
According to the method for manufacturing a ceramic substrate,
Since the through-holes and the through-holes for the end face electrodes are formed by exposure and development using a photo target, end face electrodes of various sizes are formed depending on the pattern of the photo target, and correspond to the mating member to be connected. It can be shaped and sized, and can be manufactured using conventional manufacturing methods, such as
It is possible to form a through hole with high relative positional accuracy that cannot be obtained by punching a C punch.

【0115】また、この端面電極の形成プロセスにおい
て、スルーホールを設ける必要が無いため、吸引等の厚
膜印刷技術によらず導電性ペーストを端面電極部に導体
をコーティングする事が可能となり、製造プロセスの簡
略化、及び余分な設備投資の削減が可能となる。
Further, in the process of forming the end face electrodes, it is not necessary to provide through holes, so that it is possible to coat a conductive paste on the end face electrode portions with a conductive paste without using a thick film printing technique such as suction. The process can be simplified and unnecessary capital investment can be reduced.

【0116】また、絶縁層となるスリップ材の塗布によ
り絶縁層成形体が形成されるため、絶縁層成形体の表面
が、内部配線の配線パターンの積層状態にかかわらず、
常に平面状態を維持でき、絶縁層成形体上に配線パター
ンを形成するにあたって、非常に精度が高くなる。
Further, since the insulating layer molded body is formed by applying the slip material serving as the insulating layer, the surface of the insulating layer molded body is irrespective of the lamination state of the wiring pattern of the internal wiring.
The planar state can always be maintained, and the precision in forming the wiring pattern on the molded insulating layer becomes extremely high.

【0117】そして、本発明のセラミック基板では、分
割する際に、端面電極となる導電部材に力が作用し、端
面電極の一部が剥離したり、断線した場合であっても、
分割回路基板としては、複数の層間導体同士が相互にビ
アホール導体で電気的に接続されているため、端面電極
に接続した層間導体が相互に電気的に接続されているこ
とになり、端面電極の接続信頼性を向上できる。
In the ceramic substrate of the present invention, when the substrate is divided, a force is applied to the conductive member serving as the end face electrode, and even if a part of the end face electrode is peeled off or disconnected.
As a divided circuit board, a plurality of interlayer conductors are electrically connected to each other by via-hole conductors, so that the interlayer conductors connected to the end face electrodes are electrically connected to each other, and Connection reliability can be improved.

【0118】即ち、図4においては、絶縁層10aと1
0bの間と、絶縁層10dと10eの間に形成されてい
る内部配線11は、層間導体23、ビアホール導体12
および導電部材21と相互に接続され、これらの内部配
線11同士が導通している構造となっており、セラミッ
ク基板を分割することにより端面電極2が断線したとし
ても、絶縁層10aと10bの間と、絶縁層10dと1
0eの間に形成されている内部配線11同士の導通は、
層間導体23、ビアホール導体12により確保され、分
割回路基板の信頼性を向上できる。
That is, in FIG. 4, the insulating layers 10a and 1a
0b and the internal wiring 11 formed between the insulating layers 10d and 10e include an interlayer conductor 23, a via-hole conductor 12
The internal wiring 11 is connected to the conductive member 21 so that the internal wirings 11 are electrically connected to each other. Even if the end face electrode 2 is disconnected by dividing the ceramic substrate, the gap between the insulating layers 10a and 10b is maintained. And insulating layers 10d and 1
0e, the conduction between the internal wires 11 formed between
The reliability is ensured by the interlayer conductor 23 and the via-hole conductor 12, and the reliability of the divided circuit board can be improved.

【0119】上述の実施例では、内部配線11として、
Au系、Ag系、Cu系の低融点金属材料を用いた低温
焼成のセラミック基板の製造方法で説明したが、内部配
線11として、タングステン、モリブデンなどの高融点
金属材料を用いた、1300℃前後で焼成されるセラミ
ック基板に、本発明の製造方法を適用しても構わない。
この場合、スリップ材のガラス材料の組成を所定成分と
し、さらにセラミック材料との混合比率を所定に設定す
る必要がある。
In the above embodiment, the internal wiring 11 is
A low-temperature firing ceramic substrate manufacturing method using Au-based, Ag-based, and Cu-based low-melting point metal materials has been described. The manufacturing method of the present invention may be applied to a ceramic substrate fired in the above.
In this case, it is necessary to set the composition of the glass material of the slip material as a predetermined component, and further set the mixing ratio with the ceramic material to a predetermined value.

【0120】[0120]

【発明の効果】本発明によれば、内部配線と端面電極の
接続信頼性が良好であり、かつ生産コストの削減が可能
な端面電極構造を可能とする事ができる。また、製造工
数も少なく、多数個取りの可能なセラミック回路基板が
実現可能となる。また、多数個取りができることから、
セラミック回路基板の表面に部品を実装する際に実装効
率も高くなる利点があげられる。
According to the present invention, it is possible to provide an end face electrode structure which has good connection reliability between the internal wiring and the end face electrode and can reduce the production cost. Further, the number of manufacturing steps is small, and a ceramic circuit board that can be manufactured in large numbers can be realized. Also, because you can take many pieces,
There is an advantage that mounting efficiency is increased when components are mounted on the surface of the ceramic circuit board.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明のセラミック基板を分割して得られた分
割回路基板の斜視図である。
FIG. 1 is a perspective view of a divided circuit board obtained by dividing a ceramic substrate of the present invention.

【図2】本発明のセラミック基板を示す斜視図である。FIG. 2 is a perspective view showing a ceramic substrate of the present invention.

【図3】図2の一対の端面電極を形成する導電部材近傍
の平面図である。
FIG. 3 is a plan view of the vicinity of a conductive member forming a pair of end face electrodes of FIG. 2;

【図4】本発明のセラミック基板の導電部材近傍の断面
図である。
FIG. 4 is a cross-sectional view of the vicinity of a conductive member of the ceramic substrate of the present invention.

【図5】端面電極を形成する導電部材近傍を説明するた
めの概念図である。
FIG. 5 is a conceptual diagram for explaining the vicinity of a conductive member forming an end face electrode.

【図6】本発明の製造方法を説明するための工程図であ
る。
FIG. 6 is a process chart for explaining the manufacturing method of the present invention.

【符号の説明】[Explanation of symbols]

1・・・分割回路基板 2・・・端面電極 4・・・チップ部品 7・・・分割溝 10a〜10e・・・絶縁層 11・・・内部配線 12・・・ビアホール導体 13・・・絶縁基体 14・・・支持基板 20a〜20e・・・絶縁層成形体 21・・・導電部材 23・・・層間導体 26・・・内部配線パターン 27・・・端面電極用貫通溝 29・・・貫通穴 30・・・層間導体パターン DESCRIPTION OF SYMBOLS 1 ... Divided circuit board 2 ... End surface electrode 4 ... Chip component 7 ... Divided groove 10a-10e ... Insulating layer 11 ... Internal wiring 12 ... Via hole conductor 13 ... Insulation Base 14 Support substrate 20a to 20e Insulating layer molded body 21 Conductive member 23 Interlayer conductor 26 Internal wiring pattern 27 Through groove for end face electrode 29 Through Hole 30: Interlayer conductor pattern

───────────────────────────────────────────────────── フロントページの続き (72)発明者 榎並 信一 鹿児島県国分市山下町1番4号 京セラ株 式会社総合研究所内 (72)発明者 井本 晃 鹿児島県国分市山下町1番4号 京セラ株 式会社総合研究所内 ──────────────────────────────────────────────────続 き Continuing from the front page (72) Inventor Shinichi Enami 1-4-1 Yamashita-cho, Kokubu-shi, Kagoshima Inside the Kyocera Research Institute (72) Inventor Akira Imoto 1-4-4 Yamashita-cho, Kokubu-shi, Kagoshima Kyocera Inside Research Institute, Inc.

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】セラミックスからなる絶縁層を複数積層し
てなる絶縁基体と、該絶縁基体の厚み方向に形成された
一対の端面電極を形成する導電部材と、前記絶縁基体表
面に形成され前記導電部材表面を2分割するように形成
された分割溝とを備えてなり、前記絶縁基体を前記分割
溝で分割した際にそれぞれが複数の端面電極を有する分
割回路基板となるセラミック基板において、前記絶縁層
の間にそれぞれ層間導体を形成するとともに、これらの
層間導体の一端を前記導電部材に接続せしめ、さらに前
記層間導体同士をビアホール導体により相互に接続して
なることを特徴とするセラミック基板。
An insulating base formed by laminating a plurality of insulating layers made of ceramics; a conductive member forming a pair of end electrodes formed in a thickness direction of the insulating base; and a conductive member formed on a surface of the insulating base. A dividing groove formed so as to divide the surface of the member into two parts, wherein when the insulating substrate is divided by the dividing grooves, each of the ceramic substrates becomes a divided circuit board having a plurality of end surface electrodes, A ceramic substrate, wherein interlayer conductors are formed between layers, one end of each of these interlayer conductors is connected to the conductive member, and the interlayer conductors are interconnected by via-hole conductors.
【請求項2】層間導体には内部配線が接続されているこ
とを特徴とする請求項1記載のセラミック基板。
2. The ceramic substrate according to claim 1, wherein an internal wiring is connected to the interlayer conductor.
【請求項3】セラミックスからなる絶縁層を複数積層し
てなる絶縁基体と、該絶縁基体の外周面に形成された端
面電極とを有する分割回路基板において、前記絶縁層の
間にそれぞれ層間導体を形成するとともに、これらの層
間導体の一端を前記端面電極に接続せしめ、さらに前記
層間導体同士をビアホール導体により相互に接続してな
ることを特徴とする分割回路基板。
3. A divided circuit board having an insulating base formed by laminating a plurality of insulating layers made of ceramics and end electrodes formed on the outer peripheral surface of the insulating base. A divided circuit board formed, wherein one end of each of these interlayer conductors is connected to the end face electrode, and the interlayer conductors are connected to each other by via-hole conductors.
JP9078471A 1997-03-28 1997-03-28 Ceramic board and divided circuit board Pending JPH10275979A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9078471A JPH10275979A (en) 1997-03-28 1997-03-28 Ceramic board and divided circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9078471A JPH10275979A (en) 1997-03-28 1997-03-28 Ceramic board and divided circuit board

Publications (1)

Publication Number Publication Date
JPH10275979A true JPH10275979A (en) 1998-10-13

Family

ID=13662939

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9078471A Pending JPH10275979A (en) 1997-03-28 1997-03-28 Ceramic board and divided circuit board

Country Status (1)

Country Link
JP (1) JPH10275979A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2847385A1 (en) * 2002-11-19 2004-05-21 Samsung Electro Mech MULTILAYER CERAMIC SUBSTRATE AND MANUFACTURING METHOD THEREOF
FR2847716A1 (en) * 2002-11-25 2004-05-28 Samsung Electro Mech MULTILAYER CERAMIC SUBSTRATE AND MANUFACTURING METHOD THEREOF
JP2008130618A (en) * 2006-11-16 2008-06-05 Murata Mfg Co Ltd Multilayer wiring board
WO2014104300A1 (en) * 2012-12-27 2014-07-03 京セラ株式会社 Wiring board, electronic device, and light-emitting device
JP2014124091A (en) * 2014-04-02 2014-07-03 Murata Mfg Co Ltd DC-DC converter module
CN114094419A (en) * 2020-07-16 2022-02-25 佳能株式会社 Intermediate connection member for electrically interconnecting two circuit units

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2847385A1 (en) * 2002-11-19 2004-05-21 Samsung Electro Mech MULTILAYER CERAMIC SUBSTRATE AND MANUFACTURING METHOD THEREOF
FR2847716A1 (en) * 2002-11-25 2004-05-28 Samsung Electro Mech MULTILAYER CERAMIC SUBSTRATE AND MANUFACTURING METHOD THEREOF
JP2008130618A (en) * 2006-11-16 2008-06-05 Murata Mfg Co Ltd Multilayer wiring board
WO2014104300A1 (en) * 2012-12-27 2014-07-03 京セラ株式会社 Wiring board, electronic device, and light-emitting device
JPWO2014104300A1 (en) * 2012-12-27 2017-01-19 京セラ株式会社 Wiring board, electronic device and light emitting device
US10251269B2 (en) 2012-12-27 2019-04-02 Kyocera Corporation Wiring board, electronic device, and light emitting apparatus
JP2014124091A (en) * 2014-04-02 2014-07-03 Murata Mfg Co Ltd DC-DC converter module
CN114094419A (en) * 2020-07-16 2022-02-25 佳能株式会社 Intermediate connection member for electrically interconnecting two circuit units

Similar Documents

Publication Publication Date Title
JP3236782B2 (en) Ceramic substrate, method of manufacturing the same, and divided circuit board
JPH10275979A (en) Ceramic board and divided circuit board
JP3580688B2 (en) Manufacturing method of multilayer ceramic circuit board
JP3231987B2 (en) Method for manufacturing multilayer ceramic circuit board
JP2006256956A (en) Glass ceramic sintered compact and circuit member for microwave
JP3236769B2 (en) Ceramic substrate, method of manufacturing the same, and divided circuit board
JP3550283B2 (en) High frequency composite circuit board
JP4922616B2 (en) Wiring board and manufacturing method thereof
JP4061188B2 (en) Composite sheet manufacturing method and laminate manufacturing method
JP2000277916A (en) Substrate and split substrate
JP3651925B2 (en) Manufacturing method of multilayer capacitor substrate
JP2001015878A (en) High-frequency wiring board and its manufacture
JP3389383B2 (en) High frequency composite circuit block and method of manufacturing the same
JP3236783B2 (en) Manufacturing method of ceramic laminate
JP2004031699A (en) Ceramic circuit board and method for manufacturing the same
JP3667948B2 (en) High frequency composite circuit block
JP3563580B2 (en) High frequency composite circuit board and method of manufacturing the same
JP3495203B2 (en) Circuit board manufacturing method
JP3559310B2 (en) Manufacturing method of multilayer ceramic circuit board
JP2005072500A (en) Composite sheet, laminate, method for manufacturing them, and laminated part
JPH11186733A (en) High-frequency composite circuit block
JP4610113B2 (en) Manufacturing method of ceramic multilayer substrate
JP3591805B2 (en) High frequency circuit board
JP2001185851A (en) Producing method for multilayer substrate
JP3297532B2 (en) Multilayer capacitor substrate

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040119

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040323