JP3231987B2 - Method for manufacturing multilayer ceramic circuit board - Google Patents

Method for manufacturing multilayer ceramic circuit board

Info

Publication number
JP3231987B2
JP3231987B2 JP34011995A JP34011995A JP3231987B2 JP 3231987 B2 JP3231987 B2 JP 3231987B2 JP 34011995 A JP34011995 A JP 34011995A JP 34011995 A JP34011995 A JP 34011995A JP 3231987 B2 JP3231987 B2 JP 3231987B2
Authority
JP
Japan
Prior art keywords
insulating layer
molded body
internal wiring
layer molded
wiring pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP34011995A
Other languages
Japanese (ja)
Other versions
JPH09181450A (en
Inventor
譲 松本
則光 深水
道信 中宮
晃 井本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=18333909&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP3231987(B2) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP34011995A priority Critical patent/JP3231987B2/en
Publication of JPH09181450A publication Critical patent/JPH09181450A/en
Application granted granted Critical
Publication of JP3231987B2 publication Critical patent/JP3231987B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、多層セラミック回
路基板の製造方法に関するものであり、例えば、電圧制
御発振器(VCO),ミキサ部,フィルター素子, 発振
子,コイル,コンデンサ等の多層セラミック回路基板の
製造方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a multilayer ceramic circuit board, for example, a multilayer ceramic circuit board such as a voltage controlled oscillator (VCO), a mixer, a filter element, an oscillator, a coil, and a capacitor. And a method for producing the same.

【0002】[0002]

【従来技術】一般に多層セラミック回路基板は、ガラス
−セラミックなどの絶縁層を複数積層してなり、その内
部には、タングステン等の高融点金属材料、金,銀,銅
などの低抵抗材料からなる内部配線やビアホール導体が
形成されている。
2. Description of the Related Art In general, a multilayer ceramic circuit board is formed by laminating a plurality of insulating layers such as glass-ceramic, and inside thereof is formed of a high melting point metal material such as tungsten and a low resistance material such as gold, silver and copper. Internal wiring and via hole conductors are formed.

【0003】多層セラミック回路基板の製造方法は、大
きく分けて2つに大別できる。
The method of manufacturing a multilayer ceramic circuit board can be roughly divided into two methods.

【0004】その1つが、絶縁層となるガラス材料・セ
ラミック材料を含有するスリップ材を形成し、ドクター
ブレード法などによってグリーンシートを作成し、次
に、グリーンシートにビアホール導体となる位置にNC
パンチや金型などで貫通穴を形成し、次に内部配線パタ
ーン及びビアホール導体に応じてグリーンシート上に導
電性ペーストを印刷・充填し、次に、これらのグリーン
シートを複数積層して、この積層成形体を一括して同時
焼成するグリーンシート積層方式である。
One of them is to form a slip material containing a glass material and a ceramic material to be an insulating layer, to form a green sheet by a doctor blade method or the like, and then to form an NC in the green sheet at a position to be a via hole conductor.
A through hole is formed with a punch or a mold, and then a conductive paste is printed and filled on a green sheet according to the internal wiring pattern and via-hole conductor, and then a plurality of these green sheets are laminated. This is a green sheet laminating method in which laminated molded bodies are simultaneously fired at once.

【0005】いま1つが、絶縁層となる絶縁ペーストと
内部配線となる導電性ペーストを交互に印刷し、印刷積
層体を形成し、この積層成形体を一括して同時焼成する
印刷積層方式である。尚、この印刷積層方式において、
異なる絶縁層間の内部配線を接続するビアホール導体
は、例えば、スリップ材を印刷する際に、下部に位置す
る内部配線となる導体膜が露出するように印刷パターン
を制御することにより形成されていた。
The other is a printing lamination method in which an insulating paste serving as an insulating layer and a conductive paste serving as an internal wiring are alternately printed to form a printed laminated body, and the laminated molded bodies are simultaneously fired simultaneously. . In this printing lamination method,
Via-hole conductors that connect internal wirings between different insulating layers have been formed by controlling a printing pattern such that, for example, when a slip material is printed, a conductive film serving as an internal wiring located below is exposed.

【0006】[0006]

【発明が解決しようとする課題】しかしながら、上述の
グリーンシート積層方式による製造方法は、絶縁層とな
るグリーンシートを作成するためのテープ成型工程が必
要であること、さらに異なる絶縁層間の内部配線を接続
するためのビアホール導体となる貫通穴を開ける工程が
必要となる。孔開け工程は、金型やNCパンチを用いる
ことが一般的であり、NCパンチの場合、1つずつ穴を
開けなくてはならないため、工数がかかり高価になって
しまう。
However, the above-described manufacturing method using the green sheet laminating method requires a tape molding step for forming a green sheet to be an insulating layer, and further requires the internal wiring between different insulating layers. A step of forming a through-hole serving as a via-hole conductor for connection is required. In the hole punching step, it is general to use a mold or an NC punch. In the case of the NC punch, since holes must be formed one by one, the number of steps is increased and the cost is increased.

【0007】また、1枚のグリーンシートに複数種類の
穴径を作成する場合、例えば電源用、アース用の導体と
なるビアホール導体を大きく設定したい場合には、その
都度金型やNCパンチを交換する必要があり極めて煩雑
となってしまう。尚、NCパンチで貫通穴を形成する場
合に、その穴径は最小100μm 程度が限界であり、そ
れ以上でなければ貫通穴は形成できなかった。
When a plurality of types of hole diameters are formed in one green sheet, for example, when a large via hole conductor serving as a power supply or grounding conductor is desired to be set, the mold and the NC punch are replaced each time. And it becomes extremely complicated. When a through hole is formed by the NC punch, the hole diameter is limited to a minimum of about 100 μm, and the through hole cannot be formed unless it is more than 100 μm.

【0008】これに対して、印刷積層方式による製造方
法は、上述のテープ成型工程及びビアホール導体となる
貫通穴の形成工程が不要になるため、製造工程は簡略化
されるものの、異なる絶縁層間に配置される内部配線間
を接続する手段として、絶縁層となる絶縁ペースト材の
印刷塗布のパターンを制御して、下部に位置する内部配
線の導体膜の接続部分のみが露出するが、この露出部分
の開口径は150μm以上にしなくては、絶縁ペースト
材のダレなどによって導通不良が発生する可能性があ
り、高密度の内部配線を達成することが困難であった。
また、導体膜の積層数が増加すると、絶縁ペースト材を
印刷しても、この印刷面が平坦にならず、その上に導体
膜を印刷するにあたり、安定な導体膜を形成することが
できないという問題点があった。
On the other hand, the manufacturing method based on the printing lamination method eliminates the need for the above-described tape molding step and the step of forming a through-hole serving as a via-hole conductor, and thus simplifies the manufacturing process. As means for connecting between the internal wirings to be arranged, a pattern of printing and coating of an insulating paste material serving as an insulating layer is controlled so that only a connection portion of the conductor film of the internal wiring located below is exposed. If the opening diameter is not more than 150 μm, conduction failure may occur due to sagging of the insulating paste material, and it has been difficult to achieve high-density internal wiring.
In addition, when the number of stacked conductive films increases, even if an insulating paste material is printed, the printed surface is not flattened, and when the conductive film is printed thereon, a stable conductive film cannot be formed. There was a problem.

【0009】さらに、上記いずれの方法においても基板
内部に導体配線パターンを形成するが、その導体膜厚は
焼成前の状態で、せいぜい30μm以下に抑えなければ
ならない。その理由は、導体膜厚が厚くなるとそれによ
り発生する段差の影響で絶縁層間の密着が不充分とな
り、焼成後に層間密着不良(デラミネーション)を起こ
し品質が低下してしまう。最近では、この多層セラミッ
ク回路基板を車載用基板等の大電流容量が要求される分
野にも適用する動きがあり、そのためには導体膜厚をで
きるだけ厚くする必要があるが、上記品質上の問題もあ
って、導体膜厚についての制約があった。
Further, in any of the above methods, a conductor wiring pattern is formed inside a substrate, and the thickness of the conductor must be kept at most 30 μm or less before firing. The reason is that when the conductor film thickness is increased, the adhesion between the insulating layers becomes insufficient due to the influence of the step generated thereby, and poor adhesion (delamination) occurs after firing and the quality is reduced. Recently, there has been a movement to apply this multilayer ceramic circuit board to fields requiring a large current capacity, such as an in-vehicle board. To this end, it is necessary to make the conductor film as thick as possible. For this reason, there were restrictions on the conductor film thickness.

【0010】[0010]

【課題を解決するための手段】本発明のセラミック回路
基板は、複数の絶縁層成形体を積層してなるとともに、
所定位置に内部配線パターンが形成された積層成形体を
作製した後、該積層成形体を焼成する多層セラミック回
路基板の製造方法であって、前記積層成形体が、セラミ
ックからなる絶縁層材料と、光硬化可能なモノマーと、
有機バインダーとを含有するパターン用絶縁層成形体の
表面を、内部配線パターンの形成部を除いて露光処理し
硬化させた後、現像処理し未硬化の部分を除去すること
により、内部配線パターン状の貫通溝を形成し、該貫通
溝内に導電性ペーストが充填されたパターン用絶縁層成
形体を、前記複数の絶縁層成形体の所定位置に介装して
構成されている方法である。
A ceramic circuit board according to the present invention is formed by laminating a plurality of molded insulating layers.
A method for manufacturing a multilayer ceramic circuit board, in which after forming a laminated molded body having an internal wiring pattern formed at a predetermined position, firing the laminated molded body, the laminated molded body includes an insulating layer material made of ceramic, A photo-curable monomer;
The surface of the patterned insulating layer molded body containing the organic binder is exposed and cured except for the portion where the internal wiring pattern is formed, and then developed to remove the uncured portion, thereby forming the internal wiring pattern. Is formed, and a patterned insulating layer molded body in which a conductive paste is filled in the through groove is interposed at predetermined positions of the plurality of insulating layer molded bodies.

【0011】また、本発明の多層セラミック回路基板の
製造方法は、セラミックからなる絶縁層材料と、光硬化
可能なモノマーと、有機バインダーとを含有するスリッ
プ材を薄層化し乾燥して絶縁層成形体を形成する工程
と、該絶縁層成形体の表面を露光処理して硬化させる工
程と、前記露光処理により硬化された絶縁層成形体の表
面に内部配線パターン厚みに相当する厚みのパターン用
絶縁層成形体を積層する工程と、前記パターン用絶縁層
成形体の表面を前記内部配線パターンの形成部を除いて
露光処理して硬化させる工程と、露光処理後の前記パタ
ーン用絶縁層成形体を現像処理し、前記内部配線パター
ンの形成部を除去して内部配線パターン状の貫通溝を形
成する工程と、該貫通溝内に導電性ペーストを充填する
工程と、少なくとも前記パターン用絶縁層成形体の表面
に前記絶縁層成形体を積層する工程から露光処理工程を
繰り返して形成された積層成形体を焼成する工程とを具
備する方法である。
The method of manufacturing a multilayer ceramic circuit board according to the present invention is characterized in that a slip material containing a ceramic insulating layer material, a photocurable monomer and an organic binder is thinned and dried to form an insulating layer. Forming a body, exposing and curing the surface of the insulating layer molded body, and forming a pattern insulation having a thickness corresponding to the internal wiring pattern thickness on the surface of the insulating layer molded body cured by the exposure treatment. Laminating a layer molded body, exposing and curing the surface of the pattern insulating layer molded body except for the portion where the internal wiring pattern is formed, and curing the patterned insulating layer molded body after the exposure processing. Developing, removing a formation portion of the internal wiring pattern to form a through-groove having an internal wiring pattern shape, and filling a conductive paste in the through-groove; A method comprising a step of firing the serial pattern insulating layer molded body molded laminate said formed by repeating the exposure process from the step of laminating an insulating layer molded article on the surface of the.

【0012】尚、絶縁層材料としてセラミックを挙げて
いるが、本発明においては、絶縁層材料のセラミックと
はガラスセラミックも含む意味である。
Although ceramic is used as the material of the insulating layer, in the present invention, the ceramic of the material of the insulating layer includes glass ceramic.

【0013】[0013]

【作用】本発明によれば、絶縁層成形体の表面に内部配
線パターンを形成することなく、絶縁層成形体に内部配
線パターン形状の溝を形成し、この溝に導電性ペースト
を充填することにより内部配線パターンを形成したの
で、多層セラミック回路基板の内部配線パターンの厚み
を従来より厚くしても、絶縁層間の密着不充分に起因す
る基板焼成後のデラミネーションを引き起こすことがな
くなり、内部配線の膜厚が厚い基板の品質向上を図るこ
とができる。これにより、大電流容量が要求される車載
用途等の基板に対しても、内部配線の膜厚が厚い基板を
容易に製造することが可能となる。またその製造方法は
容易である為、製造コストが安価であるというメリット
もある。
According to the present invention, a groove having an internal wiring pattern shape is formed in an insulating layer molded body without forming an internal wiring pattern on the surface of the insulating layer molded body, and the groove is filled with a conductive paste. Since the internal wiring pattern is formed by the method described above, even if the internal wiring pattern of the multilayer ceramic circuit board is made thicker than before, delamination after firing the substrate due to insufficient adhesion between the insulating layers does not occur. The quality of a substrate having a large thickness can be improved. This makes it possible to easily manufacture a substrate having a thick internal wiring even for a substrate that is required to have a large current capacity, such as a vehicle-mounted application. In addition, since the manufacturing method is easy, there is an advantage that the manufacturing cost is low.

【0014】[0014]

【発明の実施の形態】本発明の多層セラミック回路基板
は、複数の絶縁層成形体を積層し、所定位置に内部配線
パターンが形成された積層成形体を作製し、該積層成形
体を焼成することにより得られるものであるが、絶縁層
成形体となるスリップ材は、セラミック材料、ガラス材
料、光硬化可能なモノマー、有機バインダーと、有機溶
剤を均質混練して得られた溶剤系のスリップ材である。
BEST MODE FOR CARRYING OUT THE INVENTION A multilayer ceramic circuit board according to the present invention is obtained by laminating a plurality of molded insulating layers, producing a laminated molded body having an internal wiring pattern formed at a predetermined position, and firing the laminated molded body. The slip material used as the insulating layer molded body is a solvent-based slip material obtained by homogeneously kneading a ceramic material, a glass material, a photocurable monomer, an organic binder, and an organic solvent. It is.

【0015】また850〜1050℃で焼成される低温
焼成多層セラミック回路基板においては、絶縁層には、
セラミック材料とガラス材料(両者を合わせて固形成分
という)とが互いに結合しあい強度を向上させている。
In the low-temperature fired multilayer ceramic circuit board fired at 850 to 1050 ° C., the insulating layer includes:
The ceramic material and the glass material (both are referred to as solid components) are bonded to each other to improve the strength.

【0016】このようなセラミック材料としては、クリ
ストバライト、石英、コランダム(αアルミナ)、ムラ
イト、ジルコニア、コーディエライト等の粉末であり、
その平均粒径は、好ましくは1.0〜6.0μm、更に
好ましくは1.5〜4.0μmである。これらのセラミ
ック材料は2種以上混合して用いてもよい。ここで、
1.0〜6.0μmのセラミック材料を用いるのは、セ
ラミック材料の平均粒径が1.0μm未満の場合はスリ
ップ化することが困難であり、後述の露光時に露光光が
乱反射して充分な露光ができなくなり、逆に平均粒径が
6.0μmを超えると緻密な絶縁層が得にくくなるから
である。
Examples of such ceramic materials include powders such as cristobalite, quartz, corundum (α-alumina), mullite, zirconia, cordierite, and the like.
The average particle size is preferably 1.0 to 6.0 µm, more preferably 1.5 to 4.0 µm. These ceramic materials may be used in combination of two or more. here,
The use of a ceramic material having a thickness of 1.0 to 6.0 μm makes it difficult to form a slip when the average particle diameter of the ceramic material is less than 1.0 μm. This is because exposure cannot be performed, and conversely, if the average particle size exceeds 6.0 μm, it becomes difficult to obtain a dense insulating layer.

【0017】ガラス材料は、複数の金属酸化物を含むガ
ラスフリットであり、850〜1050℃で焼成した後
に、コーディエライト、ムライト、アノーサイト、セル
ジアン、スピネル、ガーナイト、ウィレマイト、ドロマ
イト、ペタライト及びその置換誘導体の結晶を少なくと
も1種析出するものであれば、強度の高い絶縁層が可能
となる。特に、アノーサイトまたはセルジアンを析出す
る結晶化ガラスフリットを用いると、より強度の高い絶
縁層が得られ、また、コージェライトまたはムライトを
析出し得る結晶化ガラスフリットを用いると、焼成後の
熱膨張率が低い為、回路基板上にIC等のシリコンチッ
プを配置するための回路基板としては最適となる。
The glass material is a glass frit containing a plurality of metal oxides, and after firing at 850 to 1050 ° C., cordierite, mullite, anorthite, serdian, spinel, garnite, willemite, dolomite, petalite and the like. As long as at least one crystal of the substituted derivative is deposited, an insulating layer with high strength can be obtained. In particular, when a crystallized glass frit that precipitates anorthite or Celsian is used, an insulating layer with higher strength is obtained, and when a crystallized glass frit that can precipitate cordierite or mullite is used, thermal expansion after firing is performed. Since the rate is low, it is optimal as a circuit board for arranging a silicon chip such as an IC on the circuit board.

【0018】絶縁層の強度、熱膨張率を考慮した最も好
ましいガラス材料としては、B2 3 、SiO2 、Al
2 3 、ZnO、アルカリ土類酸化物を含むガラスフリ
ットである。この様なガラスフリットは、ガラス化範囲
が広く、また屈伏点が600〜800℃付近にある為、
850〜1050℃程度で焼成する場合、低温焼成多層
セラミック回路基板に用いる内部配線、ビアホール導体
となる銅系、銀系及び金系の導電材料の焼結挙動に適し
ている。
The most preferred glass materials in consideration of the strength of the insulating layer and the coefficient of thermal expansion are B 2 O 3 , SiO 2 , Al
It is a glass frit containing 2 O 3 , ZnO, and alkaline earth oxide. Since such a glass frit has a wide vitrification range and a yield point around 600 to 800 ° C.,
When firing at about 850 to 1050 ° C., it is suitable for the sintering behavior of copper-based, silver-based, and gold-based conductive materials serving as internal wiring and via-hole conductors used for low-temperature fired multilayer ceramic circuit boards.

【0019】夫々の成分の作用として、B2 3 、Si
2 は、主にネットワークフォーマーとして、Al2
3 は、主にインターミディエイトとして、ZnO、アル
カリ土類酸化物は、主にネットワークモディファイヤー
として作用する。
As the action of each component, B 2 O 3 , Si
O 2 is mainly as a network former, Al 2 O
3 mainly acts as an intermediate, and ZnO and alkaline earth oxides mainly act as a network modifier.

【0020】このようなガラス材料は、上述の所定成分
を所定の比率で混合して加熱溶解し、これを急冷後に粉
砕することによって得られる。粉砕されたガラスフリッ
トの平均粒径は、1.0〜5.0μm、好ましくは1.
5〜3.5μmである。
Such a glass material is obtained by mixing and heating and dissolving the above-mentioned predetermined components in a predetermined ratio, followed by quenching and pulverization. The average particle size of the crushed glass frit is 1.0 to 5.0 μm, preferably 1.
5 to 3.5 μm.

【0021】ここで、粉砕されたガラスフリットの平均
粒径を1.0〜5.0μmとしたのは、平均粒径が1.
0μm未満の場合はスリップ化することが困難であり、
後述の露光時に露光光が乱反射して充分な露光ができな
くなり、逆に平均粒径が5.0μmを超えると分散性が
損なわれ、具体的には絶縁材料であるセラミック粉末間
に均等に溶解分散できず、強度が非常に低下してしまう
からである。
Here, the reason why the average particle size of the ground glass frit is 1.0 to 5.0 μm is that the average particle size is 1.
If the thickness is less than 0 μm, it is difficult to form a slip,
Exposure light is irregularly reflected at the time of exposure to be described later, so that sufficient exposure cannot be performed. Conversely, if the average particle size exceeds 5.0 μm, dispersibility is impaired, and specifically, the powder is uniformly dissolved between ceramic powders, which are insulating materials. This is because they cannot be dispersed and the strength is extremely reduced.

【0022】上述のセラミック材料とガラス材料との構
成比率は、セラミック材料が10重量%〜50重量%、
好ましくは20重量%〜35重量%であり、ガラス材料
が90重量%〜50重量%、好ましくは80重量%〜6
5重量%である。
The composition ratio of the above-mentioned ceramic material and glass material is such that the ceramic material is 10% by weight to 50% by weight,
It is preferably 20% to 35% by weight, and the glass material is 90% to 50% by weight, preferably 80% to 6% by weight.
5% by weight.

【0023】ここで、セラミック材料が10重量%〜5
0重量%、ガラス材料が90重量%〜50重量%とした
のは、セラミック材料が10重量%未満、且つガラス材
料が90重量%を越えると、絶縁層にガラス質が増加し
すぎ、絶縁層の強度等からしても不適切であり、また、
セラミック材料が50重量%を越え、且つガラス材料が
50重量%未満となると、後述の露光時に露光光が乱反
射して充分な露光ができなり、焼成後の絶縁層の緻密性
も損なわれるからである。
Here, the ceramic material is 10% by weight to 5% by weight.
The reason why the weight is 0% by weight and the glass material is 90% by weight to 50% by weight is that if the ceramic material is less than 10% by weight and the glass material exceeds 90% by weight, the glass quality of the insulating layer is excessively increased, and It is inappropriate even from the strength of
When the amount of the ceramic material exceeds 50% by weight and the amount of the glass material is less than 50% by weight, the exposure light is irregularly reflected at the time of exposure to be described later, so that sufficient exposure cannot be performed, and the denseness of the insulating layer after firing is also impaired. is there.

【0024】上述のセラミック材料、ガラス材料の他
に、スリップ材の構成材料としては、焼結によって消失
される光硬化可能なモノマー、有機バインダーと、更
に、有機溶剤を含んでいる。
In addition to the above-mentioned ceramic material and glass material, the constituent materials of the slip material include a photocurable monomer which is lost by sintering, an organic binder, and an organic solvent.

【0025】尚、有機溶剤は主にスリップの粘度等を調
整するものであり、焼成工程の脱バインダ過程で完全に
消失してしまう。
Incidentally, the organic solvent mainly adjusts the viscosity of the slip and the like, and is completely lost during the binder removal process in the firing step.

【0026】スリップ材の光硬化可能なモノマーは、低
温短時間の焼成工程に対応するために、熱分解性に優れ
たものでなくてはならない。光硬化可能なモノマーとし
ては、スリップ材の塗布・乾燥後の露光によって光重合
される必要があり、遊離ラジカルの形成、連鎖生長付加
重合が可能で、2級もしくは3級炭素を有したモノマー
が好ましく、例えば少なくとも1つの重合可能なエチレ
ン系基を有するブチルアクリレート等のアルキルアクリ
レートおよびそれらに対応するアルキルメタクリレート
が有効である。また、テトラエチレングリコールジアク
リレート等のポリエチングリコールジアクリレートおよ
びそれらに対応するメタクリレートも有効である。光硬
化可能なモノマーは、露光で硬化され、現像で露光以外
部分が容易に除去できるような範囲で添加され、例え
ば、固形分に対して5〜15重量%である。
The photocurable monomer of the slip material must be excellent in thermal decomposability in order to cope with a low-temperature and short-time firing step. As a photocurable monomer, it is necessary to be photopolymerized by exposure after application and drying of a slip material, and a monomer having a secondary or tertiary carbon capable of forming free radicals and chain growth addition polymerization is used. Preference is given to alkyl acrylates such as, for example, butyl acrylate having at least one polymerizable ethylenic group and their corresponding alkyl methacrylates. Further, polyethyne glycol diacrylates such as tetraethylene glycol diacrylate and methacrylates corresponding thereto are also effective. The photocurable monomer is added in such a range that it can be cured by exposure and a portion other than the exposure can be easily removed by development, and is, for example, 5 to 15% by weight based on the solid content.

【0027】スリップ材の有機バインダは、光硬化可能
なモノマー同様に熱分解性の良好なものでなくてはなら
ない。同時にスリップの粘性を決めるものである為、固
形分との濡れ性も重視せねばならず、本発明者等の検討
によればアクリル酸もしくはメタクリル酸系重合体のよ
うなカルボキシル基、アルコール性水酸基を備えたエチ
レン性不飽和化合物が好ましい。添加量としては固形分
に対して25重量%以下が好ましい。
The organic binder of the slip material must have good thermal decomposability as well as a photocurable monomer. At the same time, the viscosity of the slip is determined, so wettability with solids must be emphasized. According to the study of the present inventors, carboxyl groups such as acrylic acid or methacrylic acid polymers, alcoholic hydroxyl groups Preferred are ethylenically unsaturated compounds with The addition amount is preferably 25% by weight or less based on the solid content.

【0028】スリップ材における光硬化可能なモノマー
及び有機バインダは上述したように熱分解性の良好なも
のでなくてはならないが、具体的には600℃以下で熱
分解が可能でなくてはならない。更に好ましくは500
℃以下である。熱分解温度が600℃を越えると、絶縁
層内に残存してしまい、カーボンとしてトラップし、基
板を灰色に変色させたり、絶縁層の絶縁抵抗までも低下
させてしまう。またボイドとなりデラミネーションを起
こすことがある。
As described above, the photocurable monomer and the organic binder in the slip material must have good thermal decomposability, but specifically, must be capable of thermal decomposition at 600 ° C. or lower. . More preferably 500
It is below ° C. If the thermal decomposition temperature exceeds 600 ° C., it remains in the insulating layer, is trapped as carbon, changes the color of the substrate to gray, and lowers the insulation resistance of the insulating layer. In addition, it may become a void and cause delamination.

【0029】また、スリップ材として、増感剤、光開始
系材料等を必要に応じて添加しても構わない。例えば、
光開始系材料としては、ベンゾフェノン類、アシロイン
エステル類化合物などが挙げられる。
As a slip material, a sensitizer, a photo-initiating material or the like may be added as required. For example,
Examples of the photoinitiating material include benzophenones and acyloin ester compounds.

【0030】上述のように、セラミック材料、ガラス材
料、光硬化可能なモノマー、有機バインダ、さらに、有
機溶剤とともに混合、混練して、絶縁層となる溶剤系ス
リップ材が構成される。混合・混練方法は従来より用い
られている方法、例えばボールミルによる方法を用いれ
ばよい。スリップ材の薄層化方法は、例えば、ドクター
ブレード法(ナイフコート法)、ロールコート法、印刷
法などにより形成され、特に塗布後の絶縁膜の表面が平
坦化することが容易なドクターブレード法などが好適で
ある。尚、薄層化の方法に応じて所定粘度に調整され
る。
As described above, a solvent-based slip material to be an insulating layer is formed by mixing and kneading with a ceramic material, a glass material, a photocurable monomer, an organic binder, and an organic solvent. The method of mixing and kneading may be a conventionally used method, for example, a method using a ball mill. The method of thinning the slip material is, for example, a doctor blade method (knife coating method), a roll coating method, a printing method, and the like, in particular, a doctor blade method in which the surface of the insulating film after application is easily flattened. And the like are preferred. The viscosity is adjusted to a predetermined value according to the method of thinning.

【0031】また、内部配線やビアーホール導体となる
導体材料の導電性ペーストは、金、銀、銅もしくはその
合金のうち少なくとも1つの金属材料の粉末と、低融点
ガラス成分と、有機バインダーと及び有機溶剤とを均質
混練したものが使用される。
Further, the conductive paste of the conductor material to be the internal wiring and the via-hole conductor includes powder of at least one metal material of gold, silver, copper or an alloy thereof, a low-melting glass component, an organic binder, A mixture obtained by homogeneously kneading an organic solvent is used.

【0032】特に、焼成温度が850〜1050℃であ
るため、金属材料としては、比較的低融点であり、且つ
低抵抗材料が選択され、また、低融点ガラス成分も、絶
縁層となる絶縁層成形体(スリップ材を塗布、乾燥した
もの)との焼結挙動を考慮して、その屈伏点が700℃
前後となるものが使用される。
In particular, since the firing temperature is 850 to 1050 ° C., a relatively low melting point and low resistance material is selected as the metal material, and the low melting glass component is also used as the insulating layer. Considering the sintering behavior with the molded body (the one coated with the slip material and dried), its yield point is 700 ° C.
The one before and after is used.

【0033】本発明の多層セラミック回路基板の製造方
法は、まず、支持基板上にスリップ材料を薄層化(以
下、単に塗布という)・乾燥して絶縁層となる絶縁層成
形体を形成する。
In the method for manufacturing a multilayer ceramic circuit board according to the present invention, first, a slip material is thinned (hereinafter simply referred to as “application”) and dried on a supporting substrate to form an insulating layer molded body serving as an insulating layer.

【0034】塗布方法としては、ドクターブレード法や
ロールコート法、塗布面積を概略支持基板と同一面積と
するスクリーンを用いた印刷法などによって形成され
る。乾燥方法としては、バッチ式乾燥炉、インライン式
乾燥炉を用いて行われ、乾燥条件は120℃以下が望ま
しい。また、急激な乾燥は表面にクラックを発生する可
能性があるため、急加熱は避けることが重要となる。
The coating is performed by a doctor blade method, a roll coating method, a printing method using a screen having a coating area approximately equal to that of the supporting substrate, or the like. The drying is performed using a batch drying oven or an inline drying oven, and the drying condition is desirably 120 ° C. or lower. Also, rapid drying may cause cracks on the surface, so it is important to avoid rapid heating.

【0035】ここで、支持基板としては、ガラス基板、
有機フィルム、アルミナセラミックなどが例示できる。
この支持基板は、焼成工程前で取り外されるが、特にア
ルミナセラミックなどの場合には、同時に焼成を行い、
完成品の多層セラミック基板の一部を構成するようにし
ても構わない。従って、このアルミナ支持基板に、内部
配線や表面配線を形成しておいても構わない。
Here, a glass substrate,
Examples thereof include an organic film and an alumina ceramic.
This support substrate is removed before the firing step, but in the case of alumina ceramics and the like, firing is performed simultaneously,
A part of the finished multilayer ceramic substrate may be constituted. Therefore, an internal wiring or a surface wiring may be formed on this alumina support substrate.

【0036】次に、支持基板上に形成した絶縁層成形体
にビアホール導体となる貫通穴を形成する。尚、実際に
は、貫通穴の下部は、支持基板などによって閉塞されて
いるが、便宜上貫通穴という。貫通穴の形成方法は、露
光・現像を用いて行う。尚、ビアホール導体の形成の不
要な絶縁層成形体については、この貫通穴の形成及びビ
アホール導体となる導電性ペーストの充填を省略する。
Next, a through-hole serving as a via-hole conductor is formed in the molded insulating layer formed on the supporting substrate. Note that the lower part of the through hole is actually closed by a support substrate or the like, but is referred to as a through hole for convenience. The method of forming the through holes is performed using exposure and development. In the case of an insulating layer molded body that does not require the formation of via-hole conductors, the formation of the through-holes and the filling of the conductive paste to be the via-hole conductor are omitted.

【0037】露光処理は、例えば、フォトターゲットを
絶縁基板上に近接または載置して、貫通穴以外の領域
に、低圧、高圧、超高圧の水銀灯系の露光光を照射す
る。これにより、貫通穴以外の領域では、光硬化可能な
モノマーが光重合反応を起こす。
In the exposure processing, for example, a photo target is brought close to or placed on an insulating substrate, and regions other than the through holes are irradiated with low-pressure, high-pressure, or ultra-high-pressure mercury lamp exposure light. As a result, in a region other than the through hole, the photocurable monomer causes a photopolymerization reaction.

【0038】従って、貫通穴部分のみが現像処理によっ
て除去可能な溶化部となる。尚、実際には、フォトター
ゲットを絶縁層成形体に接触させて露光した方が露光精
度は向上する。また、最適露光時間は絶縁層成形体の厚
み、貫通穴の直径などで決まる。尚、露光装置は所謂写
真製版技術に用いられる一般的なものでよい。
Therefore, only the through-hole portion becomes a solubilized portion that can be removed by the developing process. Actually, the exposure accuracy is improved when the photo target is brought into contact with the molded article of the insulating layer and exposed. In addition, the optimum exposure time is determined by the thickness of the molded insulating layer, the diameter of the through hole, and the like. Incidentally, the exposure apparatus may be a general one used in so-called photoengraving technology.

【0039】現像処理は、クロロセン等の溶剤を例えば
スプレー現像法やパドル現像法によって、貫通穴である
露光溶化部に接触させ、現像を行う。その後必要に応じ
て洗浄及び乾燥を行う。
In the developing treatment, a solvent such as chlorocene is brought into contact with the exposed and solubilized portion which is a through hole by, for example, a spray developing method or a paddle developing method to perform development. Thereafter, washing and drying are performed as necessary.

【0040】次に、ビアホール導体となる導体部材を、
導電性ペーストの充填・乾燥によって形成する。充填方
法は、例えばスクリーン印刷方法で行なう。
Next, a conductor member serving as a via-hole conductor is
It is formed by filling and drying a conductive paste. The filling method is performed by, for example, a screen printing method.

【0041】次に、内部配線となるパターンを形成す
る。まず、ビアホール導体が充填された絶縁層成形体上
に、上記スリップ材を塗布・乾燥して内部配線パターン
の膜厚に相当する厚みのパターン用絶縁層成形体を形成
する。このパターン用絶縁層成形体に内部配線パターン
形状の貫通溝を形成する。この貫通溝は、上記と同様の
露光処理及び現像処理を行って形成する。
Next, a pattern to be an internal wiring is formed. First, the above-mentioned slip material is applied and dried on the insulating layer molded body filled with the via hole conductor to form a pattern insulating layer molded body having a thickness corresponding to the thickness of the internal wiring pattern. A through groove having the shape of an internal wiring pattern is formed in the insulating layer molded body for pattern. This through groove is formed by performing the same exposure processing and development processing as described above.

【0042】次に、内部配線パターンとなる導体部材
を、貫通溝への導電性ペーストの充填・乾燥によって形
成する。充填方法は、例えばスクリーン印刷方法で行な
う。この貫通溝も、ビアホール導体用の貫通穴と同様、
便宜上貫通溝といい、また、内部配線が不要な層につい
ては、この工程は省略される。
Next, a conductive member serving as an internal wiring pattern is formed by filling and drying the conductive paste in the through groove. The filling method is performed by, for example, a screen printing method. This through groove is also similar to the through hole for the via hole conductor.
This step is omitted for a layer that is called a through groove for convenience and does not require internal wiring.

【0043】以上、スリップ材の塗布・乾燥による絶縁
層成形体の形成、露光・現像による貫通穴の形成、導電
性ペーストの貫通穴への充填によるビアホール導体とな
る導体部材の形成、更に露光・現像による内部配線パタ
ーン形成用の貫通溝の形成とその溝への導電性ペースト
の充填による内部配線パターンの形成で、基本的に1層
分の絶縁層成形体及び内部配線パターンの形成が終了
し、これを所望の回数繰り返すことにより未焼成状態の
多層セラミック回路基板が完成する。その後、必要に応
じてプレス等を行ない形状を整えたり、分割用のスリッ
トを形成する。
As described above, the formation of the insulating layer molded body by applying and drying the slip material, the formation of the through-hole by exposure and development, the formation of the conductor member to be the via-hole conductor by filling the through-hole with the conductive paste, the exposure and the The formation of a through groove for forming an internal wiring pattern by development and the formation of the internal wiring pattern by filling the groove with a conductive paste basically completes the formation of the insulating layer molded body for one layer and the internal wiring pattern. This is repeated a desired number of times to complete the unfired multilayer ceramic circuit board. Thereafter, the shape is adjusted by pressing or the like as necessary, or a slit for division is formed.

【0044】最後に焼成を行なう。焼成工程は脱バイン
ダ過程と焼成過程からなり、脱バインダ過程(〜600
℃)で絶縁層成形体、内部配線パターン及びビアホール
導体の導体部材の有機成分を消失し、その後、所定雰囲
気、所定温度で絶縁層成形体及び内部配線パターン、ビ
アホール導体となる導体部材を一括的に焼成する。
Finally, firing is performed. The firing step includes a binder removal step and a firing step.
C)), the organic components of the insulating layer molded body, the internal wiring pattern, and the conductor member of the via hole conductor are eliminated, and then the insulating layer molded body, the internal wiring pattern, and the conductor member to be the via hole conductor are collectively subjected to a predetermined atmosphere and a predetermined temperature. Baking.

【0045】このようにして得られた多層セラミック回
路基板は、基板の表面に各種処理を行う。例えば、表層
に厚膜導体パターンを印刷、焼きつけをおこなったり、
厚膜抵抗体及び厚膜保護膜を印刷、焼きつけをおこなっ
たり、また薄膜導体パターンを形成したり、メッキ被覆
処理をおこなったり、さらにICチップを含む各種電子
部品の接合を行う。
The multilayer ceramic circuit board thus obtained is subjected to various processes on the surface of the board. For example, printing and printing a thick film conductor pattern on the surface layer,
The thick film resistor and the thick film protective film are printed and baked, a thin film conductor pattern is formed, a plating coating process is performed, and various electronic components including an IC chip are joined.

【0046】尚、表面厚膜導体パターン、厚膜抵抗体及
び厚膜保護膜の形成においては、上述の絶縁層成形体と
内部配線パターンの多層化後に形成された積層成形体に
印刷を行い、未焼成状態の多層セラミック回路基板の焼
成工程で、同時に焼成しても構わない。また、表面厚膜
導体パターンの一部、例えば最上層のビアホール導体と
なる導体部材と接続する表面ランド電極のみを未焼成状
態の多層セラミック回路基板上に印刷し、同時に焼成し
ても構わない。
In the formation of the surface thick film conductor pattern, the thick film resistor, and the thick film protective film, printing is performed on the above-mentioned laminated molded body formed after the insulating layer molded body and the internal wiring pattern are multilayered. The firing may be performed simultaneously in the firing step of the unfired multilayer ceramic circuit board. Further, only a part of the surface thick film conductor pattern, for example, only the surface land electrode connected to the conductor member serving as the uppermost via hole conductor may be printed on the unfired multilayer ceramic circuit board and fired at the same time.

【0047】また、上記例では、露光現像により貫通溝
を形成し、この溝に導体ペーストを充填して内部配線パ
ターンを形成したが、露光現像以外の方法でパターン用
絶縁層成形体に貫通溝を形成しても良い。
In the above example, the through-groove was formed by exposure and development, and the internal wiring pattern was formed by filling the groove with the conductive paste. However, the through-groove was formed on the pattern insulating layer molded body by a method other than exposure and development. May be formed.

【0048】[0048]

【実施例】以下、本発明の実施例を説明する。図1は、
本発明に係る多層セラミック回路基板の断面図である。
尚、この実施例は、内部配線導体として金系、銀系、銅
系導体を使用した低温焼成の多層セラミック回路基板で
説明する。
Embodiments of the present invention will be described below. FIG.
1 is a cross-sectional view of a multilayer ceramic circuit board according to the present invention.
In this embodiment, a multilayer ceramic circuit board which is fired at a low temperature and uses gold, silver and copper conductors as internal wiring conductors will be described.

【0049】本発明に係る多層セラミック回路基板10
は、絶縁層1a〜1f、内部配線2、ビアホール導体3
とからなり、回路基板10の表面には表面配線4、厚膜
抵抗体膜5、各種電子部品6が形成されている。
The multilayer ceramic circuit board 10 according to the present invention
Are insulating layers 1a to 1f, internal wiring 2, via-hole conductor 3
The surface wiring 4, the thick film 5, and various electronic components 6 are formed on the surface of the circuit board 10.

【0050】絶縁層1a〜1fは、ガラス−セラミック
材料からなり、その厚みは40〜150μmである。こ
のような複数の絶縁層1a〜1f間には、内部配線2が
配置されている。内部配線2は、金系、銀系、銅系の金
属材料、例えば銀系導体からなっている。また、異なる
絶縁層1a〜1f間の内部配線2は、絶縁層1a〜1f
の厚みを貫くビアホール導体3によって接続されてい
る。このビアホール導体3も内部配線2と同様に金系、
銀系、銅系の金属材料、例えば銀系導体からなってい
る。
The insulating layers 1a to 1f are made of a glass-ceramic material and have a thickness of 40 to 150 μm. The internal wiring 2 is arranged between the plurality of insulating layers 1a to 1f. The internal wiring 2 is made of a gold-based, silver-based, or copper-based metal material, for example, a silver-based conductor. The internal wiring 2 between the different insulating layers 1a to 1f is
Are connected by a via-hole conductor 3 penetrating through the substrate. This via-hole conductor 3 is also made of a gold-based material like the internal wiring 2.
It is made of a silver-based or copper-based metal material, for example, a silver-based conductor.

【0051】多層セラミック回路基板10の表面には、
絶縁層1aのビアホール導体3と接続する表面配線4が
形成されており、この表面配線4上には、必要に応じ
て、厚膜抵抗体膜5や図示していないが厚膜保護膜が形
成されたり、メッキ処理されたり、またICを含む各種
電子部品6が半田やボンディング細線によって接合され
ている。
On the surface of the multilayer ceramic circuit board 10,
A surface wiring 4 connected to the via-hole conductor 3 of the insulating layer 1a is formed. On this surface wiring 4, a thick-film resistor film 5 and a thick-film protective film (not shown) are formed as necessary. Various types of electronic components 6 including ICs, plated, and ICs are joined by soldering or bonding thin wires.

【0052】このような多層セラミック回路基板10
は、図2に示す製造工程によって製造される。
Such a multilayer ceramic circuit board 10
Are manufactured by the manufacturing process shown in FIG.

【0053】<使用する材料の説明>まず、絶縁層1a
〜1fとなるスリップ材を作成する。
<Description of Materials Used> First, the insulating layer 1a
A slip material of 〜1f is created.

【0054】溶剤系スリップ材は、例えば、ガラス材料
であるSiO2 、Al2 3 、ZnO、MgO、B2
3 を主成分とする結晶化ガラス粉末70重量%とセラミ
ック材料であるアルミナ粉末30重量%とからなるガラ
ス−セラミック粉末と、光硬化可能なモノマー、例えば
ポリオキシエチル化トリメチロールプロパントリアクリ
レートと、有機バインダ、例えばアルキルメタクリレー
トと、可塑剤とを、有機溶剤、例えばエチルカルビトー
ルアセテートに混合し、ボールミルで約48時間混練し
て作成される。
Examples of the solvent-based slip material include glass materials such as SiO 2 , Al 2 O 3 , ZnO, MgO, and B 2 O.
A glass-ceramic powder comprising 70% by weight of a crystallized glass powder containing 3 as a main component and 30% by weight of an alumina powder as a ceramic material; a photocurable monomer such as polyoxyethylated trimethylolpropane triacrylate; It is prepared by mixing an organic binder such as alkyl methacrylate and a plasticizer with an organic solvent such as ethyl carbitol acetate, and kneading the mixture in a ball mill for about 48 hours.

【0055】尚、上述の実施例では溶剤系スリップ材を
作成しているが、上述のように親水性の官能基を付加し
た光硬化可能なモノマー、例えば多官能基メタクリレー
トモノマー、有機バインダ、例えばカルボキシル変性ア
ルキルメタクリレートを用いて、イオン交換水で混練し
た水系スリップ材を作成しても構わない。
In the above embodiment, a solvent-based slip material is prepared. However, as described above, a photocurable monomer having a hydrophilic functional group added thereto, for example, a polyfunctional methacrylate monomer, an organic binder, for example, An aqueous slip material kneaded with ion-exchanged water may be prepared by using a carboxyl-modified alkyl methacrylate.

【0056】また、内部配線2、ビアホール導体3とな
る導電性ペーストを作成する。導電性ペーストは、低融
点で且つ低抵抗の金属材料である例えば銀粉末と、硼珪
酸系低融点ガラス、例えばB2 3 −SiO2 −BaO
ガラス、CaO−B2 3 −SiO2 ガラス、CaO−
Al2 3 −B2 3 −SiO2 ガラスと、有機バイン
ダ、例えばエチルセルロースとを、有機溶剤、例えば
2,2,4−トリメチル−1,3−ペンタジオ−ルモノ
イソブチレ−トに混合しボールミルで均質に混練して作
成される。
Further, a conductive paste for forming the internal wiring 2 and the via hole conductor 3 is prepared. The conductive paste is a low melting point and low resistance metal material such as silver powder, and a borosilicate low melting point glass such as B 2 O 3 —SiO 2 —BaO.
Glass, CaO-B 2 O 3 -SiO 2 glass, CaO-
And Al 2 O 3 -B 2 O 3 -SiO 2 glass, an organic binder, such as ethyl cellulose, an organic solvent, for example 2,2,4-trimethyl-1,3 Pentajio - Rumonoisobuchire - mixed bets homogeneous in a ball mill It is made by kneading.

【0057】<製造工程の説明>上述のスリップ材を、
用意された支持基板上に、塗布・乾燥を行い、最下層と
なる絶縁層成形体を形成する。
<Explanation of the manufacturing process>
On the prepared supporting substrate, application and drying are performed to form a lowermost insulating layer molded body.

【0058】具体的には、図2(a)に示すように、ま
ず、支持基板15上に、上述のスリップ材をドクターブ
レード法によって塗布・乾燥して、図1における絶縁層
1a〜1fの最下層である絶縁層1fを構成する絶縁層
成形体31fを形成する。ここで、支持基板15として
は、マイラーフイルムを用い、焼成工程前に取り外され
る。塗布後の乾燥条件は、60〜80℃で20分乾燥で
あり、薄層化・乾燥された絶縁層成形体31fの厚み
は、絶縁層1fの厚みより導体膜厚分である50μmだ
け小さい厚みである50μmとされている。
Specifically, as shown in FIG. 2A, first, the above-mentioned slip material is applied and dried on the support substrate 15 by a doctor blade method, and the insulating layers 1a to 1f in FIG. An insulating layer molded body 31f constituting the lowermost insulating layer 1f is formed. Here, a mylar film is used as the supporting substrate 15 and is removed before the firing step. The drying condition after application is drying at 60 to 80 ° C. for 20 minutes, and the thickness of the thinned and dried insulating layer molded body 31f is smaller than the thickness of the insulating layer 1f by 50 μm, which is the conductor film thickness. 50 μm.

【0059】次に、絶縁層成形体31fに貫通穴の形成
を行う。貫通穴の形成は、露光処理、現像処理、洗浄・
乾燥処理により行う。
Next, a through hole is formed in the insulating layer molded body 31f. The formation of the through-hole consists of exposure processing, development processing,
The drying is performed.

【0060】具体的には、露光処理は、図2(b)に示
すように、絶縁層成形体31f上に、貫通穴が形成され
る領域が遮光されるようなフォトターゲット33を載置
して、超高圧水銀灯(10mW/cm2 )を光源として
用いて露光を行なう。
More specifically, in the exposure process, as shown in FIG. 2B, a photo target 33 is placed on the insulating layer molded body 31f so that the area where the through hole is formed is shielded from light. Then, exposure is performed using an ultra-high pressure mercury lamp (10 mW / cm 2 ) as a light source.

【0061】これにより、貫通穴が形成される領域の絶
縁層成形体31fにおいては、光硬化可能なモノマの光
重合反応がおこらず、貫通穴が形成される領域以外の絶
縁層成形体31fにおいては、光重合反応が起こる。こ
こで光重合反応が起こった部位を不溶化部といい、光重
合反応が起こらない部位を溶化部という。尚、50μm
程度の絶縁層成形体31fは、超高圧水銀灯(10mW
/cm2 )を5〜10秒程度照射すれば露光を行うこと
ができる。
As a result, in the insulating layer molded body 31f in the region where the through hole is formed, the photopolymerization reaction of the photocurable monomer does not occur, and in the insulating layer molded body 31f other than the region where the through hole is formed. Causes a photopolymerization reaction. Here, the part where the photopolymerization reaction has occurred is called an insolubilized part, and the part where the photopolymerization reaction does not occur is called a solubilized part. In addition, 50 μm
The insulating layer molded body 31f of the order is an ultra-high pressure mercury lamp (10 mW
/ Cm 2 ) for about 5 to 10 seconds, exposure can be performed.

【0062】現像処理は、絶縁層成形体31fの溶化部
を現像液で除去するもので、具体的にはトリエタノール
アミン水溶液を現像液として用いてスプレー現像を行
う。この現像処理により、図2(c)に示すように、絶
縁層成形体31fに直径80〜100μmの貫通穴35
を形成することができる。その後、絶縁層成形体31f
を現像により生じる不要なカスなどを洗浄、乾燥工程に
より完全に除去する。
In the developing treatment, the solubilized portion of the insulating layer molded body 31f is removed with a developing solution. Specifically, spray developing is performed using an aqueous triethanolamine solution as a developing solution. By this developing treatment, as shown in FIG. 2C, the through-hole 35 having a diameter of 80 to 100 μm is formed in the insulating layer molded body 31f.
Can be formed. After that, the insulating layer molded body 31f
Unnecessary residues generated by development are completely removed by washing and drying processes.

【0063】次に、貫通穴35へ導体ペーストの充填・
乾燥して導体部材を形成する。具体的には、図2(d)
に示すように、上述の工程で形成した貫通穴35内に上
述の導電性ペーストを充填し、乾燥する。貫通穴35に
相当する部位のみに印刷可能なスクリーンを用いた印刷
によって、ビアホール導体3となる導体部材36を形成
し、その後、80℃で10分乾燥する。
Next, filling of the through hole 35 with the conductive paste
Dry to form a conductor member. Specifically, FIG.
As shown in (2), the above-described conductive paste is filled in the through-hole 35 formed in the above-described process, and dried. The conductor member 36 to be the via-hole conductor 3 is formed by printing using a screen that can print only the portion corresponding to the through hole 35, and then dried at 80 ° C. for 10 minutes.

【0064】次に、内部配線2となる内部配線パターン
の形成を行う。まず、図2(e)に示すように、ビアホ
ール導体となる導体部材36が形成された絶縁層成形体
31f上に、上述のスリップ材をドクターブレード法に
より塗布・乾燥して、図1における絶縁層1f上の配線
膜厚に相当する厚みである50μmのパターン用絶縁層
成形体38fを形成する。このパターン用絶縁層成形体
38fに、上述の貫通穴35を形成したのと同様の方法
で、図2(f)に示すように、露光処理、現像処理、洗
浄・乾燥処理を行って、図2(g)に示すように、内部
配線パターンを形成する為の貫通溝37を形成する。更
に、図2(h)に示すように、この貫通溝37内に上述
の導電性ペーストをスクリーン印刷して充填し、内部配
線2となる内部配線パターン39を形成して、80℃で
10分乾燥する。
Next, an internal wiring pattern to be the internal wiring 2 is formed. First, as shown in FIG. 2E, the above-mentioned slip material is applied and dried by the doctor blade method on the insulating layer formed body 31f on which the conductor member 36 to be a via-hole conductor is formed. A patterned insulating layer molded body 38f having a thickness of 50 μm corresponding to the wiring film thickness on the layer 1f is formed. As shown in FIG. 2 (f), an exposure process, a development process, and a washing / drying process are performed in the same manner as in the case where the above-described through hole 35 is formed in the pattern insulating layer molded body 38f. As shown in FIG. 2 (g), a through groove 37 for forming an internal wiring pattern is formed. Further, as shown in FIG. 2 (h), the above-mentioned conductive paste is filled in the through-groove 37 by screen printing to form an internal wiring pattern 39 serving as the internal wiring 2, and then at 80 ° C. for 10 minutes. dry.

【0065】こうして、内部配線パターン39を含むパ
ターン用絶縁層成形体38f及びビアホール導体3を含
む絶縁層成形体31fが形成される。
In this manner, a patterned insulating layer molded body 38f including the internal wiring pattern 39 and an insulating layer molded body 31f including the via hole conductor 3 are formed.

【0066】次に、再度、絶縁膜の塗布・乾燥工程を繰
り返し、下から2層目の絶縁層成形体を形成する。即
ち、図3に示すように、絶縁層1eとなる絶縁層成形体
31eを塗布・乾燥した後、露光・現像処理により貫通
穴35を形成し、ビアホール導体3となる導体部材36
を印刷充填し、更に、パターン用絶縁層成形体38eを
塗布・乾燥した後、露光・現像処理により貫通溝37を
形成し、内部配線2となる内部配線パターン39の形成
を繰り返す。このようにして、上から2層目の絶縁層成
形体31b、パターン用絶縁層成形体38bを形成し、
露光・現像処理により貫通穴35を形成し、ビアホール
導体3となる導体部材36、及び内部配線2となる配線
パターン39を印刷充填する。最上層だけは、絶縁層1
aの膜厚に相当する厚みの絶縁層成形体31aのみを形
成し、貫通穴35を形成した後、ビアホール導体3とな
る導体部材36を印刷充填して、所定積層数の積層成形
体を形成する。
Next, the steps of coating and drying the insulating film are repeated again to form a second-layer insulating layer molded body from the bottom. That is, as shown in FIG. 3, after applying and drying an insulating layer molded body 31e to be the insulating layer 1e, a through hole 35 is formed by exposure and development processing, and a conductor member 36 to be the via hole conductor 3 is formed.
And then applying and drying a pattern insulating layer molded body 38e, forming a through groove 37 by exposure and development processing, and repeatedly forming an internal wiring pattern 39 to be the internal wiring 2. In this manner, the second-layer insulating layer molded body 31b and the pattern insulating layer molded body 38b from the top are formed.
A through hole 35 is formed by exposure and development, and a conductor member 36 serving as the via-hole conductor 3 and a wiring pattern 39 serving as the internal wiring 2 are printed and filled. Only the top layer is insulating layer 1
After forming only the insulating layer molded body 31a having a thickness corresponding to the film thickness a, forming the through hole 35, and printing and filling the conductor member 36 to be the via-hole conductor 3, a predetermined number of laminated molded bodies is formed. I do.

【0067】最後に、表面配線4となる導体膜を印刷・
乾燥により形成する。これは、各絶縁層成形体31a〜
31f、パターン用絶縁層成形体38b〜38f、内部
配線2となる配線パターン39、ビアホール導体3とな
る導体部材36の一括焼成時に、表面配線4となる導体
膜をも一括的に焼成しようとするものである。
Finally, a conductor film to be the surface wiring 4 is printed and
It is formed by drying. This is because each of the insulating layer molded bodies 31a to 31a
At the time of firing of 31f, the pattern insulating layer molded bodies 38b to 38f, the wiring pattern 39 serving as the internal wiring 2, and the conductor member 36 serving as the via hole conductor 3, the conductor film serving as the surface wiring 4 is also to be fired collectively. Things.

【0068】次に、必要に応じて、積層成形体をプレス
で形状を整えたり、また、支持基板15を取り外す。
尚、一般に大量生産のために、図3に示すような積層成
形体が多数集合した一枚のセラミック基板を作製するこ
とが行われているが、この場合には分割溝を形成するこ
とも必要となる。
Next, if necessary, the shape of the laminated molded product is adjusted by pressing, and the support substrate 15 is removed.
In general, for mass production, a single ceramic substrate having a large number of laminated molded bodies as shown in FIG. 3 is manufactured. In this case, it is necessary to form a dividing groove. Becomes

【0069】次に、焼成を行う。焼成は、脱バインダー
工程と、本焼成工程からなる。脱バインダー工程は、概
ね600℃以下の温度領域であり、絶縁層成形体31a
〜31f、パターン用絶縁層成形体38b〜38f及び
内部配線パターン39、導体部材36に含まれている有
機バインダー、光硬化可能なモノマーを消失する過程で
あり、本焼成工程は、ピーク温度850〜1050℃、
例えば、900℃30分ピークの焼成過程である。
Next, firing is performed. The firing includes a binder removal step and a main firing step. The binder removal step is performed in a temperature range of approximately 600 ° C. or less, and the insulating layer molded body 31 a
To 31f, a pattern insulating layer molded body 38b to 38f, an internal wiring pattern 39, an organic binder contained in the conductor member 36, and a photocurable monomer are eliminated. 1050 ° C,
For example, it is a baking process of a peak at 900 ° C. for 30 minutes.

【0070】これにより6層の絶縁層1a〜1f間に内
部配線2、ビアホール導体3が形成され、さらに表面配
線4が形成された多層セラミック回路基板が達成され
る。
As a result, the internal wiring 2 and the via hole conductor 3 are formed between the six insulating layers 1a to 1f, and a multilayer ceramic circuit board having the surface wiring 4 formed thereon is achieved.

【0071】その後、表面処理として、さらに、厚膜抵
抗膜5や厚膜保護膜の印刷・焼きつけ、メッキ処理、さ
らにICチップを含む電子部品6の接合を行う。
Thereafter, as a surface treatment, printing and baking of the thick-film resistive film 5 and the thick-film protective film, plating, and bonding of electronic components 6 including IC chips are further performed.

【0072】尚、回路基板10の上面側または下面側の
みに表面配線4、厚膜抵抗膜5、電子部品6を形成して
もよい。
The surface wiring 4, the thick film 5, and the electronic components 6 may be formed only on the upper surface or the lower surface of the circuit board 10.

【0073】また、表面配線4は、絶縁層成形体31a
〜31f、38b〜38fを焼成した焼結体の表面に、
印刷・乾燥し、所定雰囲気で焼きつけを行っても構わな
い。
Further, the surface wiring 4 is made of an insulating layer molded body 31a.
~ 31f, 38b ~ 38f on the surface of the sintered body fired,
Printing, drying, and baking in a predetermined atmosphere may be performed.

【0074】例えば、内部配線2にAg系導体を用い、
表面配線4としてCu系導体を用いる場合、絶縁層成形
体31a〜31f、38b〜38fと内部配線パターン
39の導体膜からなる積層成形体を、酸化性雰囲気又は
中性雰囲気で焼成し、焼成された焼結体の表面に、Cu
系導体の印刷・乾燥を行い、中性雰囲気又は還元性雰囲
気・780℃(AgとCuの共晶点)以下の温度で焼成
する。
For example, when an Ag-based conductor is used for the internal wiring 2,
In the case where a Cu-based conductor is used as the surface wiring 4, a laminated molded body composed of the insulating layer molded bodies 31a to 31f, 38b to 38f and the conductor film of the internal wiring pattern 39 is fired in an oxidizing atmosphere or a neutral atmosphere and fired. Cu on the surface of the sintered body
The system conductor is printed and dried, and fired at a temperature of 780 ° C. (eutectic point of Ag and Cu) in a neutral atmosphere or a reducing atmosphere.

【0075】また、支持基板15がアルミナセラミック
基板を用いた場合には、焼成前に取り外すことなく、多
層セラミック回路基板の下部層としてそのまま残存させ
ても構わない。この場合、支持基板15であるアルミナ
セラミック基板にビアホール導体や内部配線パターンを
予め形成してもよい。
When the support substrate 15 is an alumina ceramic substrate, it may be left as a lower layer of the multilayer ceramic circuit board without being removed before firing. In this case, via-hole conductors and internal wiring patterns may be formed in advance on the alumina ceramic substrate serving as the support substrate 15.

【0076】このような製造方法によれば、ビアホール
導体3用の貫通穴35及び内部配線を形成する為の貫通
溝37が、フォトターゲット33を用いて、露光・現像
処理によって作成されるために、フォトターゲット33
のパターンによっては、複数種類の径の貫通穴35や種
々の形状の貫通溝37を任意に形成することができる。
これは、多層セラミック回路基板中にアース導体の内部
配線や電源で電圧の内部配線を用いる場合、導電率を考
慮して、孔径や形状,厚みを任意に設定できるため極め
て有益である。
According to such a manufacturing method, the through hole 35 for the via hole conductor 3 and the through groove 37 for forming the internal wiring are formed by exposure and development using the photo target 33. , Photo target 33
Depending on the pattern, through holes 35 having a plurality of diameters and through grooves 37 having various shapes can be arbitrarily formed.
This is extremely useful when the internal wiring of the ground conductor or the internal wiring of the voltage is used in the power supply in the multilayer ceramic circuit board, since the hole diameter, shape and thickness can be arbitrarily set in consideration of the conductivity.

【0077】また、従来の製造方法、即ち、金型やNC
パンチの打ち抜きや、スリップ材の印刷パターンによる
接続では得ることができない径、例えば80μmで、さ
らに相対位置精度の高い貫通穴35の形成が可能である
ため、高密度の内部配線2を有する多層セラミック回路
基板が簡単に製造できる。
Further, the conventional manufacturing method, that is, the mold and the NC
A multi-layer ceramic having a high-density internal wiring 2 is capable of forming a through-hole 35 with a diameter, for example, 80 μm, which cannot be obtained by punching a punch or connection by a printing pattern of a slip material, and with high relative positional accuracy. The circuit board can be easily manufactured.

【0078】また、従来のグリーンシート積層方式によ
る製造方法による場合と異なり、絶縁層となるグリーン
シートを作成するためのテープ成型工程が不要となり、
さらに異なる絶縁層間の内部配線を接続するためのビア
ホール導体となる貫通穴を金型やNCパンチを用いて開
ける工程が不要となるため、工数を大幅に削減して安価
に多層セラミック回路基板の製造方法を製造することが
できる。
Further, unlike the case of the conventional green sheet laminating method, a tape forming step for forming a green sheet to be an insulating layer is not required, and
Furthermore, since there is no need to use a die or an NC punch to form a through-hole serving as a via-hole conductor for connecting internal wiring between different insulating layers, the number of steps is significantly reduced, and a multilayer ceramic circuit board is manufactured at low cost. A method can be manufactured.

【0079】さらに、内部配線パターン39の厚みは絶
縁層成形体の厚みにより制御できるため、任意の厚みの
内部配線を形成することができる。また、内部配線厚み
が厚くなったとしても、従来のように導体膜厚が厚くな
ることによる段差の発生がなく、絶縁層間の密着性を向
上することができる。
Further, since the thickness of the internal wiring pattern 39 can be controlled by the thickness of the insulating layer molded body, an internal wiring having an arbitrary thickness can be formed. Further, even if the thickness of the internal wiring is increased, there is no step difference due to the increase in the conductor film thickness as in the conventional case, and the adhesion between the insulating layers can be improved.

【0080】また、絶縁層となるスリップ材の塗布によ
り絶縁層成形体が形成されるため、絶縁層成形体の表面
が、内部配線の導体層成形体の積層状態に係わらず、常
に平面状態を維持できるため、絶縁層成形体上に導体膜
を非常に精度良く形成することができる。
Further, since the insulating layer molded body is formed by applying the slip material serving as the insulating layer, the surface of the insulating layer molded body is always in a flat state regardless of the lamination state of the conductor layer molded body of the internal wiring. Since it can be maintained, the conductor film can be formed on the insulating layer molded body with high accuracy.

【0081】尚、上述の実施例では、内部配線2とし
て、Au系、Ag系、Cu系の低融点金属材料を用いた
低温焼成多層セラミック回路基板で説明したが、内部配
線2として、タングステン、モリブデンなどの高融点金
属材料が用いた、1300℃前後で焼成される多層セラ
ミック回路基板であっても構わない。この場合、スリッ
プ材のガラス材料の組成を所定成分とし、さらにセラミ
ック材料との混合比率を所定に設定する必要がある。
In the above-described embodiment, the low-temperature fired multilayer ceramic circuit board using a low melting point metal material of Au, Ag, or Cu as the internal wiring 2 has been described. It may be a multilayer ceramic circuit board made of a high melting point metal material such as molybdenum and fired at about 1300 ° C. In this case, it is necessary to set the composition of the glass material of the slip material as a predetermined component, and further set the mixing ratio with the ceramic material to a predetermined value.

【0082】[0082]

【発明の効果】以上のように、本発明によれば、多層セ
ラミック回路基板の内部配線パターンの厚みを従来より
厚くしても、絶縁層間の密着不充分に起因する基板焼成
後のデラミネーションを引き起こすことがなくなり、内
部配線の膜厚が厚い基板の品質向上を図ることができ
る。これにより、大電流容量が要求される車載用途等の
基板に対しても、内部配線の膜厚が厚い基板を容易に製
造することができ、さらに製造方法自体が容易である
為、製造コストを安価にできる。
As described above, according to the present invention, even if the internal wiring pattern of the multilayer ceramic circuit board is made thicker than before, the delamination after firing the board due to insufficient adhesion between the insulating layers can be achieved. This does not occur, and the quality of a substrate having a thick internal wiring can be improved. As a result, a substrate having a large internal wiring thickness can be easily manufactured even for a substrate for an in-vehicle use or the like that requires a large current capacity, and the manufacturing method itself is easy. It can be cheap.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の製造方法により得られた多層セラミッ
ク回路基板の断面図である。
FIG. 1 is a cross-sectional view of a multilayer ceramic circuit board obtained by a manufacturing method of the present invention.

【図2】本発明の多層セラミック回路基板の製造方法を
説明する工程図である。
FIG. 2 is a process diagram illustrating a method for manufacturing a multilayer ceramic circuit board according to the present invention.

【図3】本発明の積層成形体を示す断面図である。FIG. 3 is a cross-sectional view showing a laminated molded article of the present invention.

【符号の説明】[Explanation of symbols]

1a〜1f・・・絶縁層 2・・・内部配線 3・・・ビアホール導体 4・・・表面配線 5・・・厚膜抵抗体膜 6・・・電子部品 10・・・多層セラミック回路基板 15・・・支持基板 31a〜31f・・・絶縁層成形体 33・・・フォトターゲット 35・・・貫通穴 36・・・導体部材 37・・・貫通溝 38b〜38f・・・パターン用絶縁層成形体 39・・・内部配線パターン 1a to 1f insulating layer 2 internal wiring 3 via-hole conductor 4 surface wiring 5 thick resistor film 6 electronic component 10 multilayer ceramic circuit board 15 ... Support substrate 31a-31f ... Insulating layer molded body 33 ... Photo target 35 ... Through hole 36 ... Conductor member 37 ... Through groove 38b-38f ... Pattern insulating layer molding Body 39 ・ ・ ・ Internal wiring pattern

フロントページの続き (56)参考文献 特開 昭49−41854(JP,A) 特開 平7−15143(JP,A) (58)調査した分野(Int.Cl.7,DB名) H05K 3/46 Continuation of the front page (56) References JP-A-49-41854 (JP, A) JP-A-7-15143 (JP, A) (58) Fields investigated (Int. Cl. 7 , DB name) H05K 3 / 46

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】複数の絶縁層成形体を積層してなるととも
に、所定位置に内部配線パターンが形成された積層成形
体を作製した後、該積層成形体を焼成する多層セラミッ
ク回路基板の製造方法であって、前記積層成形体が、セ
ラミックからなる絶縁層材料と、光硬化可能なモノマー
と、有機バインダーとを含有するパターン用絶縁層成形
体の表面を、内部配線パターンの形成部を除いて露光処
理し硬化させた後、現像処理し未硬化の部分を除去する
ことにより、内部配線パターン状の貫通溝を形成し、該
貫通溝内に導電性ペーストが充填されたパターン用絶縁
層成形体を、前記複数の絶縁層成形体の所定位置に介装
して構成されていることを特徴とする多層セラミック回
路基板の製造方法。
1. A method of manufacturing a multilayer ceramic circuit board, comprising: laminating a plurality of insulating layer molded bodies, producing a laminated molded body having an internal wiring pattern formed at a predetermined position, and firing the laminated molded body. The laminated molded body, the surface of the pattern insulating layer molded body containing an insulating layer material made of ceramic, a photocurable monomer, and an organic binder, except for the portion where the internal wiring pattern is formed After being exposed and cured, by developing and removing the uncured portion, a through groove having an internal wiring pattern shape is formed, and the pattern insulating layer molded body in which the conductive paste is filled in the through groove. Is provided at predetermined positions of the plurality of insulating layer molded bodies.
【請求項2】セラミックからなる絶縁層材料と、光硬化
可能なモノマーと、有機バインダーとを含有するスリッ
プ材を薄層化し乾燥して絶縁層成形体を形成する工程
と、該絶縁層成形体の表面を露光処理して硬化させる工
程と、前記露光処理により硬化された絶縁層成形体の表
面に内部配線パターン厚みに相当する厚みのパターン用
絶縁層成形体を積層する工程と、前記パターン用絶縁層
成形体の表面を前記内部配線パターンの形成部を除いて
露光処理して硬化させる工程と、露光処理後の前記パタ
ーン用絶縁層成形体を現像処理し、前記内部配線パター
ンの形成部を除去して内部配線パターン状の貫通溝を形
成する工程と、該貫通溝内に導電性ペーストを充填する
工程と、少なくとも前記パターン用絶縁層成形体の表面
に前記絶縁層成形体を積層する工程から露光処理工程を
繰り返して形成された積層成形体を焼成する工程とを具
備することを特徴とする多層セラミック回路基板の製造
方法。
2. A step of thinning and drying a slip material containing a ceramic insulating layer material, a photocurable monomer, and an organic binder to form an insulating layer molded body, and the insulating layer molded body. A step of exposing and curing the surface of the substrate, a step of laminating a pattern insulating layer molded body having a thickness corresponding to the internal wiring pattern thickness on the surface of the insulating layer molded body cured by the exposure treatment, Exposing and curing the surface of the insulating layer molded body except for the part where the internal wiring pattern is formed, and developing the patterned insulating layer molded body after the exposure processing to form the internal wiring pattern forming part. Removing and forming a through-groove in the form of an internal wiring pattern; filling the through-groove with a conductive paste; and forming the insulating layer molded body on at least the surface of the pattern insulating layer molded body. Method for manufacturing a multilayer ceramic circuit board characterized by comprising a step of firing the laminate molded body formed by repeating the exposure process from the step of laminating.
JP34011995A 1995-12-27 1995-12-27 Method for manufacturing multilayer ceramic circuit board Expired - Fee Related JP3231987B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP34011995A JP3231987B2 (en) 1995-12-27 1995-12-27 Method for manufacturing multilayer ceramic circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34011995A JP3231987B2 (en) 1995-12-27 1995-12-27 Method for manufacturing multilayer ceramic circuit board

Publications (2)

Publication Number Publication Date
JPH09181450A JPH09181450A (en) 1997-07-11
JP3231987B2 true JP3231987B2 (en) 2001-11-26

Family

ID=18333909

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34011995A Expired - Fee Related JP3231987B2 (en) 1995-12-27 1995-12-27 Method for manufacturing multilayer ceramic circuit board

Country Status (1)

Country Link
JP (1) JP3231987B2 (en)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11160356A (en) * 1997-11-25 1999-06-18 Matsushita Electric Ind Co Ltd Probe card for wafer collective measurement and inspection and ceramic multilayer interconnection board as well as their manufacture
JP3683891B2 (en) * 2003-01-31 2005-08-17 Tdk株式会社 Method for manufacturing ceramic green sheet and method for manufacturing electronic component using ceramic green sheet
JP4573025B2 (en) * 2003-08-28 2010-11-04 Tdk株式会社 Method for manufacturing ceramic green sheet and method for manufacturing electronic component using ceramic green sheet
JP4151846B2 (en) * 2004-03-03 2008-09-17 Tdk株式会社 Multilayer ceramic electronic component, circuit board, etc., and method for producing ceramic green sheet for use in production of the component, substrate, etc.
WO2006043350A1 (en) * 2004-10-18 2006-04-27 Murata Manufacturing Co., Ltd. Process for producing stacked ceramic electronic component and composite laminate
JP4821302B2 (en) * 2005-12-14 2011-11-24 Tdk株式会社 Ceramic multilayer substrate and manufacturing method thereof
JP6151548B2 (en) * 2013-01-25 2017-06-21 京セラ株式会社 Probe card substrate and probe card

Also Published As

Publication number Publication date
JPH09181450A (en) 1997-07-11

Similar Documents

Publication Publication Date Title
JP4789299B2 (en) Multilayer substrate manufacturing method
JP3231987B2 (en) Method for manufacturing multilayer ceramic circuit board
JP3580688B2 (en) Manufacturing method of multilayer ceramic circuit board
JP3236782B2 (en) Ceramic substrate, method of manufacturing the same, and divided circuit board
JP3677301B2 (en) Ceramic circuit board and method for manufacturing ceramic circuit board
JP4044830B2 (en) Composite sheet manufacturing method and laminated part manufacturing method
JP3236785B2 (en) Manufacturing method of multilayer ceramic substrate
JP3236769B2 (en) Ceramic substrate, method of manufacturing the same, and divided circuit board
JPH0818236A (en) Method for manufacturing layered ceramic circuit board
JPH07176444A (en) Manufacture for laminated inductor
JP3651925B2 (en) Manufacturing method of multilayer capacitor substrate
JP3231918B2 (en) Manufacturing method of multilayer ceramic circuit board
JP3559310B2 (en) Manufacturing method of multilayer ceramic circuit board
JPH10275979A (en) Ceramic board and divided circuit board
JP2004202831A (en) Composite sheet, laminate, method for manufacturing composite sheet and laminate, and laminated component
JP3389383B2 (en) High frequency composite circuit block and method of manufacturing the same
JPH0715143A (en) Manufacture of multilayer ceramic circuit substrate
JP3860696B2 (en) Multilayer substrate manufacturing method
JP3500244B2 (en) Manufacturing method of ceramic substrate
JP3393676B2 (en) Method for manufacturing multilayer ceramic circuit board
JPH08213755A (en) Multilayer ceramic circuit board with built-in capacitor and production thereof
JP2002299821A (en) Method of manufacturing multilayered substrate
JP3522007B2 (en) Manufacturing method of multilayer ceramic circuit board
JPH11112110A (en) High-frequency composite circuit board
JP3322961B2 (en) Semiconductor module manufacturing method

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 6

Free format text: PAYMENT UNTIL: 20070914

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 7

Free format text: PAYMENT UNTIL: 20080914

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 7

Free format text: PAYMENT UNTIL: 20080914

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 8

Free format text: PAYMENT UNTIL: 20090914

LAPS Cancellation because of no payment of annual fees