JP3500244B2 - Manufacturing method of ceramic substrate - Google Patents

Manufacturing method of ceramic substrate

Info

Publication number
JP3500244B2
JP3500244B2 JP34225695A JP34225695A JP3500244B2 JP 3500244 B2 JP3500244 B2 JP 3500244B2 JP 34225695 A JP34225695 A JP 34225695A JP 34225695 A JP34225695 A JP 34225695A JP 3500244 B2 JP3500244 B2 JP 3500244B2
Authority
JP
Japan
Prior art keywords
insulating layer
groove
electrode
molded body
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP34225695A
Other languages
Japanese (ja)
Other versions
JPH09186426A (en
Inventor
晃 井本
譲 松本
則光 深水
道信 中宮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP34225695A priority Critical patent/JP3500244B2/en
Publication of JPH09186426A publication Critical patent/JPH09186426A/en
Application granted granted Critical
Publication of JP3500244B2 publication Critical patent/JP3500244B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、単位ブロック毎に
分割した際にはそれぞれが複数の端面電極を有する分割
回路基板となるセラミック基板の製造方法に関するもの
である。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a ceramic substrate, which is a divided circuit substrate having a plurality of end face electrodes when divided into unit blocks.

【0002】[0002]

【従来の技術】近年、電子機器は小型軽量化、携帯化が
進んでおり、それに用いられる回路ブロックもその動向
に呼応する形で、小型軽量薄型化、表面実装化、複合化
が押し進められている。
2. Description of the Related Art In recent years, electronic devices have been made smaller and lighter and more portable, and the circuit blocks used therein have been made smaller, lighter and thinner, surface-mounted, and made more complex in response to the trend. There is.

【0003】このような動向の中で、セラミック回路基
板は、その優れた放熱性や低誘電損失等の特徴から従来
より多用されており、表面実装用ハイブリッドICを中
心にして幅広く応用されてきた。
[0003] In such a trend, ceramic circuit boards have been widely used conventionally because of their excellent heat dissipation and low dielectric loss, and have been widely applied mainly to surface mounting hybrid ICs. .

【0004】従来、表面実装用ハイブリッドICはセラ
ミック回路基板に半田接合されて用いられている。そし
て、その接合確認と信頼性維持の観点から、セラミック
回路基板は端面電極を有する構造とされている。その端
面電極の構造を製造方法の観点からみると、大別して3
種類の製造方法がある。
Conventionally, surface mounting hybrid ICs have been used by being soldered to a ceramic circuit board. Then, from the viewpoint of confirmation of the bonding and maintenance of reliability, the ceramic circuit board has a structure having end face electrodes. From the viewpoint of the manufacturing method, the structure of the end face electrode is roughly classified into 3
There are different types of manufacturing methods.

【0005】まずスル−ホ−ル厚膜構造と呼ばれる構造
で、既に端面電極用のスル−ホ−ルが形成された未焼成
もしくは既焼成のセラミック基板に吸引等の技術を併用
し、厚膜印刷技術等により導電性ペ−ストをスル−ホ−
ル内壁面にコーティングし、焼き付ける方法により達成
される構造である。本方法の利点は基板を多数個取りで
処理出来る為、即ち、単位ブロック毎に分割した際には
それぞれが複数の端面電極を有するセラミック基板とな
り、工数削減に有利である。
First, in a structure called a through-hole thick film structure, a technique such as suction is used in combination with an unfired or pre-fired ceramic substrate on which a through-hole for an end face electrode is already formed. The conductive paste is printed through the printing technology.
This is a structure achieved by coating the inner wall surface of the resin and baking it. The advantage of this method is that a large number of substrates can be processed, that is, when divided into unit blocks, each becomes a ceramic substrate having a plurality of end face electrodes, which is advantageous in reducing the number of steps.

【0006】第2の構造は単独形成構造と呼ばれる構造
で、単位ブロックに分割されたものに、基本的に1端面
ずつ厚膜印刷技術等を用いて端面電極をパタ−ンニン
グ、焼き付けする方法で達成される構造である。本方法
の利点は実装投影面積でみたときにスルーホールによる
デッドスペースがなく、小型化に適した点である。
The second structure is a structure called a single formation structure, which is a method of patterning and baking the end face electrodes into one divided into unit blocks, basically by using a thick film printing technique or the like for each end face. Achieved structure. The advantage of this method is that there is no dead space due to through holes in the mounting projected area and it is suitable for miniaturization.

【0007】第3の構造は第1の構造を応用したもので
あり、セラミック基板が多層化されて構成されている
際、その未焼成のグリーンシート1層毎にスルーホール
を形成し、該スルーホールの内壁面に導電性ペ−ストを
コーティングし、該スルーホール厚膜構造をとったもの
を積層一体化することにより達成される構造である。こ
の利点は内部配線と端面電極の接合がとり易い点にあ
る。
The third structure is an application of the first structure. When the ceramic substrate is formed in multiple layers, a through hole is formed in each green sheet of the green sheet, and the through hole is formed. This structure is achieved by coating the inner wall surface of the hole with a conductive paste and laminating and integrating the through-hole thick film structure. The advantage is that the internal wiring and the end face electrodes can be easily joined.

【0008】[0008]

【発明が解決しようとする課題】しかしながら、上記3
種の製造方法による構造は各々以下のような欠点があっ
た。即ち、第1のスル−ホ−ル厚膜構造では、セラミッ
ク基板が内部配線を有していた場合、内部配線と端面電
極の接続信頼性に欠ける。未焼成のセラミック基板が対
象であるならば、それにパンチング工法等によりスル−
ホ−ルを形成しなくてはならないが、形成時に、内部配
線が崩れて端面電極との接点がとれにくい。また、既焼
成のセラミック回路基板が対象であるならば、内部配線
に含まれる収縮調整用のフラックス成分等がフリー面で
あるスルホール内壁面に浮き上がり、端面電極との接合
が難しいという課題が生じる。この課題を解決する為
に、エッチング処理等を行うことがあるが、本処理はセ
ラミクッスを腐食する可能性があり、且つコストアップ
につながる。また、幅の広い端面電極が必要な場合、フ
ラックス成分等がフリー面であるスルホール内壁面に浮
き上がるため、必要な幅を完全にコーティングすること
は難しい。
[Problems to be Solved by the Invention] However, the above 3
The structures produced by the seed manufacturing methods have the following drawbacks. In other words, in the first through-hole thick film structure, when the ceramic substrate has the internal wiring, the connection reliability between the internal wiring and the end face electrode is lacking. If the target is an unfired ceramic substrate, it may be punched by a punching method.
It is necessary to form a hole, but during formation, the internal wiring collapses and it is difficult to make contact with the end face electrode. Further, if the target is a pre-fired ceramic circuit board, the flux component for shrinkage adjustment contained in the internal wiring floats up on the inner wall surface of the through hole, which is a free surface, and there arises a problem that it is difficult to bond the end surface electrode. In order to solve this problem, an etching process or the like may be performed, but this process may corrode the ceramic mix and leads to an increase in cost. Further, when a wide end face electrode is required, it is difficult to completely coat the required width because flux components and the like float up on the inner wall surface of the through hole which is a free surface.

【0009】第2の単独形成構造では、端面を露出させ
ないとならない為に、多数個取りが出来ない。従ってセ
ラミック回路基板の表面に部品を実装する際、実装効率
を大きく低下させてしまう。
In the second single formation structure, it is impossible to take a large number of pieces because the end faces must be exposed. Therefore, when components are mounted on the surface of the ceramic circuit board, the mounting efficiency is greatly reduced.

【0010】第3の構造も第1の構造と同様に端面電極
の幅が広くなると不適切になる。即ち、この構造では、
スルーホール内壁面のみにコーティングすることが困難
であり、一方、グリーンシートに形成されたスルーホー
ルに導体ペーストを充填する場合には、導体ペーストを
スルーホール内壁面のみに残すには導体ペーストの除去
作業が必要となり、また、導体ペーストをそのまま残し
た場合には導体ペーストが余分に必要となるという問題
があった。さらに、一層毎にパンチング等によりスルー
ホールを形成していたため、スルーホール内壁面が凹凸
となり、端面電極表面も凹凸になりやすいという問題が
あった。
Similarly to the first structure, the third structure becomes unsuitable when the width of the end face electrode is increased. That is, in this structure,
It is difficult to coat only the inner wall surface of the through hole. On the other hand, when filling the through hole formed in the green sheet with the conductor paste, the conductor paste must be removed to leave only the inner wall surface of the through hole. There is a problem in that work is required, and when the conductor paste is left as it is, an extra conductor paste is required. Further, since the through hole is formed by punching or the like for each layer, there is a problem that the inner wall surface of the through hole becomes uneven and the surface of the end face electrode tends to become uneven.

【0011】[0011]

【課題を解決するための手段】本発明のセラミック基板
の製造方法は、セラミックスからなる絶縁層を複数積層
してなる絶縁基体と、前記絶縁層間に形成された内部配
線とを備えてなり、前記絶縁基体に形成された分割溝で
分割した際にそれぞれが複数の端面電極を有する分割回
路基板となるセラミック基板の製造方法において、セラ
ミックスからなる絶縁層材料、光硬化可能なモノマー、
有機バインダを含有するスリップ材を薄層化し乾燥して
絶縁層成形体を形成する工程と、該絶縁層成形体の表面
に少なくとも前記端面電極の形成位置を除いて露光処理
を施し、硬化させる工程と、露光処理後の前記絶縁層成
形体を現像処理して、端面電極を形成する位置に環状の
端面電極用貫通溝を形成する工程と、該端面電極用貫通
溝内に導電性ペーストを充填する工程と、前記絶縁層成
形体の表面に導電性ペーストを印刷して内部配線パター
ンを形成する工程と、前記端面電極用貫通溝内に導電性
ペーストを充填した前記絶縁層成形体に露光処理前の絶
縁層成形体を積層する工程と、露光処理から積層までの
工程を繰り返して形成された積層成形体に、前記分割回
路基板毎に分割するための分割溝を前記環状の端面電極
用貫通溝の内側の柱状体を通過するように形成する工程
と、該分割溝が形成された積層成形体を焼成する工程と
を具備してなることを特徴とする。また、焼成後に、端
面電極の表面を半田ぬれ性の良好な金属でめっき処理す
ることが望ましい。
A method of manufacturing a ceramic substrate according to the present invention comprises an insulating substrate formed by laminating a plurality of insulating layers made of ceramics, and internal wiring formed between the insulating layers. In a method of manufacturing a ceramic substrate that becomes a divided circuit board having a plurality of end face electrodes when divided by a dividing groove formed in an insulating substrate, an insulating layer material made of ceramics, a photocurable monomer,
A step of forming a thin layer of a slip material containing an organic binder to form an insulating layer molded body, and a step of performing an exposure treatment on the surface of the insulating layer molded body except at least the position where the end face electrode is formed and curing the same. And a step of developing the insulating layer molded body after the exposure processing to form an annular end face electrode through groove at a position where the end face electrode is formed, and filling the end face electrode through groove with a conductive paste. And a step of forming an internal wiring pattern by printing a conductive paste on the surface of the insulating layer molded body, and an exposure treatment on the insulating layer molded body filled with the conductive paste in the end face electrode through groove A division groove for dividing each of the divided circuit boards is formed in the laminated molded body formed by repeating the step of stacking the previous insulating layer molded body and the steps from the exposure process to the stacking, to penetrate the annular end surface electrode. Inside the groove Forming so as to pass through the Jo body, characterized by comprising; and a step of firing a molded laminate said dividing grooves are formed. After firing, it is desirable to plate the surface of the end face electrode with a metal having good solder wettability.

【0012】尚、本発明において、セラミックスからな
る絶縁層材料とあるが、この場合のセラミックには、ガ
ラスセラミックも含む意味である。
In the present invention, the insulating layer material made of ceramics is used, but the ceramic in this case also includes glass ceramics.

【0013】[0013]

【作用】本発明によれば、内部配線と端面電極の接続信
頼性が良好であり、製造工数も少なく、多数個取りの可
能なセラミック回路基板が実現可能となる。更に、多数
個取りが出来ることから、セラミック回路基板の表面に
部品を実装する際に実装効率も高くなるという利点があ
げられる。
According to the present invention, it is possible to realize a ceramic circuit board which has good connection reliability between the internal wiring and the end face electrodes, has a small number of manufacturing steps, and can be manufactured in large numbers. Furthermore, since a large number can be taken, there is an advantage that the mounting efficiency becomes high when the components are mounted on the surface of the ceramic circuit board.

【0014】本発明の製造方法では、端面電極を絶縁層
の厚み方向に、絶縁層一層毎に形成する発想は、従来の
技術で説明した第3の方法と基本的に同様である。但
し、第3の方法のようにスルーホールを形成した場合と
異なり、端面電極に相当する部分(端面電極用貫通溝)
に端面電極導体を埋め込むような形成方法であることが
特徴である。この方法によれば、スルーホール方式では
埋め込んだ導体が脱離するという問題により製作不能で
あった、例えば1mmの厚みの基板の端面に1mmの幅
の端面電極を形成するといった幅広の端面電極形成が可
能になる。
In the manufacturing method of the present invention, the concept of forming the end face electrode in the thickness direction of the insulating layer for each insulating layer is basically the same as the third method described in the prior art. However, unlike the case where a through hole is formed as in the third method, a portion corresponding to an end face electrode (end face electrode through groove)
The method is characterized in that it is a forming method in which the end face electrode conductor is embedded in. According to this method, it was impossible to manufacture the through-hole method due to the problem that the embedded conductor was detached. For example, a wide end face electrode was formed by forming an end face electrode with a width of 1 mm on the end face of a substrate with a thickness of 1 mm. Will be possible.

【0015】そして、本発明により製造されたセラミッ
ク基板では、単位ブロック毎に分割する為の分割溝が端
面電極となる筒状の導電部材部分を跨ることにより、こ
の分割溝で本発明のセラミック基板を分割すると、外周
面に端面電極が露出した分割回路基板が形成されること
になる。
In the ceramic substrate manufactured according to the present invention, the dividing groove for dividing each unit block straddles the cylindrical conductive member portion serving as the end face electrode, so that the dividing groove is used to form the ceramic substrate of the present invention. When divided into, the divided circuit board with the end face electrodes exposed on the outer peripheral surface is formed.

【0016】本発明のセラミック基板の製造方法では、
環状の端面電極用貫通溝は絶縁層の積層方向に形成され
るため、端面電極を形成する導体部材は積層一体化後に
セラミック基板の厚み方向に筒状に構成される。端面電
極を形成する導体部材は、平面方向でみた場合閉ループ
状に形成されている。このように端面電極を形成する導
体部材が閉ループ状(環状)に形成されているため、セ
ラミック基板を分割した際には、分割回路基板の端面電
極部に全て電極が形成でき、分割回路基板を実装するマ
ザーボードとの接続信頼性をより向上することができ
る。但し、製造方法によっては閉ループが形成できない
場合がある。本発明の製造方法を実施すれば閉ループ構
造が可能であるが、グリーンシート積層方法であれば柱
状に欠落部が存在する。しかしながら、それは微小部に
とどまるため、実際には問題とはならず、ここではそれ
らの欠落部があることも踏まえて筒状と示している。
In the method for manufacturing a ceramic substrate of the present invention,
Since the annular through-hole for the end surface electrode is formed in the stacking direction of the insulating layers, the conductor member forming the end surface electrode is formed into a tubular shape in the thickness direction of the ceramic substrate after the stacking and integration. The conductor member forming the end face electrode is formed in a closed loop shape when viewed in the plane direction. Since the conductor member forming the end face electrode is formed in a closed loop shape (annular shape) in this way, when the ceramic substrate is divided, all electrodes can be formed on the end face electrode portions of the divided circuit board, and the divided circuit board is formed. The connection reliability with the mounted motherboard can be further improved. However, a closed loop may not be formed depending on the manufacturing method. A closed loop structure is possible by carrying out the manufacturing method of the present invention, but in the case of the green sheet laminating method, columnar missing parts exist. However, since it remains only in minute portions, it is not a problem in practice, and is shown here as a tubular shape in consideration of the presence of these missing portions.

【0017】[0017]

【発明の実施の形態】本発明のセラミック基板の製造方
法は、絶縁層成形体に露光,現像し、端面電極となる位
置に、環状の端面電極用貫通溝を形成し、この溝に導体
ペーストを充填し、以上の工程を繰り返して、分割した
際にはそれぞれが端面電極を有する分割回路基板が複数
形成されたセラミック基板を製造する方法である。
BEST MODE FOR CARRYING OUT THE INVENTION A method for manufacturing a ceramic substrate according to the present invention comprises exposing a molded insulating layer to light and developing it to form an annular through-hole for an end face electrode at a position to be an end face electrode, and forming a conductor paste in this groove. Is filled, and the above steps are repeated to produce a ceramic substrate having a plurality of divided circuit boards each having an end face electrode when divided.

【0018】また、本発明の製造方法では、端面電極用
貫通溝に充填された筒状の導電部材の内部には、積層一
体化後に絶縁層と同一組成の柱状体が存在している。こ
の構造のまま分割溝に沿って分割すると十分な面積の端
面電極が形成できないため、分割前に、筒状の導電部材
の内部の柱状体を取り除かなくてはならないが、この取
り除く工程はセラミック基板をハイブリッドIC単位ブ
ロックとして使用する前(分割前)であればどの過程で
もよい。例えば、積層一体化後、焼成前に行ってもよい
し、焼成後でもかまわない。
Further, in the manufacturing method of the present invention, the columnar body having the same composition as that of the insulating layer is present inside the tubular conductive member filled in the end face electrode through-groove after the lamination and integration. Since the end face electrodes having a sufficient area cannot be formed if the structure is divided along the dividing groove with this structure, the columnar body inside the cylindrical conductive member must be removed before the division. Is used as a hybrid IC unit block (before division), any process may be performed. For example, it may be performed after the lamination and integration and before firing, or after firing.

【0019】また、分割された分割回路基板は最終的に
半田により実装されるため、分割回路基板の端面電極は
半田で接合できるものでなくてはならない。従って、ガ
ラスセラミックを含むセラミックスとの同時焼成を考え
ると、セラミックスは800〜1,000℃程度で焼成
可能な材料であり、端子電極の構成金属は、銀,パラジ
ウム,白金,銅および銀とパラジウムの合金のうちの一
種を主成分とするものであり、このうちでも銀系合金も
しくは銅が好ましい。銀は半田食われがある為、ニッケ
ル下地でスズめっき等を施したほうが好ましい。また、
タングステンやモリブデン等は半田で接続が直接不可能
である為に、この場合にもタングステンやモリブデン等
の表面にメッキ等を施したほうが好ましい。
Further, since the divided circuit boards thus divided are finally mounted by soldering, the end surface electrodes of the divided circuit boards must be able to be joined by soldering. Therefore, considering simultaneous firing with ceramics including glass ceramics, ceramics is a material that can be fired at about 800 to 1,000 ° C., and the constituent metals of the terminal electrodes are silver, palladium, platinum, copper, and silver and palladium. One of these alloys is the main component, and among these, silver-based alloys or copper are preferable. Since silver has solder erosion, tin plating or the like is preferably applied on a nickel base. Also,
Since it is impossible to directly connect tungsten or molybdenum with solder, it is preferable to plate the surface of tungsten or molybdenum in this case as well.

【0020】本発明の製造方法について詳細に説明す
る。
The manufacturing method of the present invention will be described in detail.

【0021】先ず、絶縁層となるスリップ材は、ガラス
セラミックスまたはセラミック材料、光硬化可能なモノ
マー、有機バインダと、有機溶剤を均質混練して得られ
た溶剤系のスリップ材である。
First, the slip material to be the insulating layer is a solvent-based slip material obtained by homogeneously kneading a glass ceramic or ceramic material, a photocurable monomer, an organic binder, and an organic solvent.

【0022】また850〜1050℃で焼成されるいわ
ゆる低温焼成セラミックスを複合回路ブロックとして用
いる場合においては、絶縁層には、セラミック材料とガ
ラス材料(両者を合わせて固形成分という)を一般的に
用いる。
When a so-called low temperature fired ceramics fired at 850 to 1050 ° C. is used as a composite circuit block, a ceramic material and a glass material (both are referred to as a solid component) are generally used for the insulating layer. .

【0023】ここで、セラミック材料の平均粒径が1.
0μm未満の場合は、スリップ化することが困難であ
り、後述の露光時に露光光が乱反射して充分な露光がで
きなくなる。逆に平均粒径が6.0μmを超えると緻密
な絶縁層が得にくい。
Here, the average particle size of the ceramic material is 1.
When the thickness is less than 0 μm, it is difficult to make slipping, and the exposure light is diffusely reflected at the time of exposure to be described later, so that sufficient exposure cannot be performed. On the contrary, if the average particle diameter exceeds 6.0 μm, it is difficult to obtain a dense insulating layer.

【0024】上述のセラミック材料の他に、スリップ材
の構成材料としては、焼結によって消失される光硬化可
能なモノマー、有機バインダーと、さらに、有機溶剤と
を含んでいる。溶剤系のスリップ材の代わりに水系スリ
ップ材を用いても良い。
In addition to the above-mentioned ceramic material, the constituent material of the slip material contains a photo-curable monomer that is lost by sintering, an organic binder, and further an organic solvent. An aqueous slip material may be used instead of the solvent slip material.

【0025】溶剤系スリップ材の光硬化可能なモノマー
は、低温短時間の焼成工程に対応するために、熱分解性
に優れたものでなくてはならない。光硬化可能なモノマ
ーとしては、スリップ材の塗布・乾燥後の露光によっ
て、光重合される必要があり、遊離ラジカルの形成、連
鎖生長付加重合が可能で、2級もしくは3級炭素を有し
たモノマーが好ましく、例えば少なくとも1つの重合可
能なエチレン系基を有するブチルアクリレート等のアル
キルアクリレートおよびそれらに対応するアルキルメタ
クリレートが有効である。また、テトラエチレングリコ
ールジアクリレート等のポリエチレングリコールジアク
リレートおよびそれらに対応するメタクリレートも有効
である。光硬化可能なモノマーは、露光で硬化され、現
像で露光以外部分が容易に除去できるような範囲で添加
され、例えば、固形成分に対して5〜15重量%以下で
ある。
The photo-curable monomer of the solvent-based slip material must have excellent thermal decomposability in order to cope with a low temperature and short time firing process. The photo-curable monomer must be photo-polymerized by exposure after coating and drying of the slip material, which can form free radicals and chain-growth addition polymerization, and has a secondary or tertiary carbon. Alkyl acrylates such as butyl acrylates having at least one polymerizable ethylenic group and their corresponding alkyl methacrylates are effective. Polyethylene glycol diacrylates such as tetraethylene glycol diacrylate and their corresponding methacrylates are also effective. The photo-curable monomer is added in such a range that it is cured by exposure and the portion other than exposed is easily removed by development, and is, for example, 5 to 15% by weight or less based on the solid component.

【0026】溶剤系スリップ材の有機バインダは、光硬
化可能なモノマー同様に熱分解性の良好なものでなくて
はならない。具体的には600℃以下で熱分解が可能で
なくてはならない。更に好ましくは500℃以下であ
る。熱分解温度が600℃を越えると、絶縁層内に残存
してしまい、カーボンとしてトラップし、基体を灰色に
変色させたり、絶縁層の絶縁抵抗及びQ値までも低下さ
せてしまう。またボイドとなりデラミネーションを起こ
すことがある。
The organic binder of the solvent-based slip material must have good thermal decomposability like the photocurable monomer. Specifically, it must be capable of thermal decomposition at 600 ° C or lower. More preferably, it is 500 ° C. or lower. When the thermal decomposition temperature exceeds 600 ° C., it remains in the insulating layer and is trapped as carbon, causing the substrate to change color to gray, and also lowering the insulation resistance and Q value of the insulating layer. Also, it may become void and cause delamination.

【0027】また、スリップ材として、増感剤、光開始
系材料等を必要に応じて添加しても構わない。例えば、
光開始系材料としては、ベンゾフェノン類、アシロイン
エステル類化合物などが挙げられる。
Further, as the slip material, a sensitizer, a photoinitiating material, etc. may be added as required. For example,
Examples of the photoinitiator-based material include benzophenones and acyloin ester compounds.

【0028】上述のように、ガラスセラミックスまたは
セラミック材料、光硬化可能なモノマー、有機バインダ
さらに、有機溶剤とともに混合、混練して、絶縁層とな
る溶剤系スリップ材が構成される。混合・混練方法は従
来より用いられている方法、例えばボールミルによる方
法を用いればよい。スリップ材の薄層化方法は、例え
ば、ドクターブレード法(ナイフコート法)、ロールコ
ート法、印刷法などにより形成され、特に塗布後の絶縁
層成形体の表面が平坦化することが容易なドクターブレ
ード法などが好適である。尚、スリップ材は薄層化の方
法に応じて所定粘度に調整される。
As described above, the glass-based ceramic or ceramic material, the photo-curable monomer, the organic binder, and the organic solvent are mixed and kneaded together to form a solvent-based slip material that serves as an insulating layer. The mixing / kneading method may be a conventionally used method, for example, a method using a ball mill. A method for thinning the slip material is, for example, a doctor blade method (knife coating method), a roll coating method, a printing method, or the like, and in particular, a doctor can easily flatten the surface of the insulating layer molded body after coating. A blade method or the like is suitable. The slip material is adjusted to have a predetermined viscosity according to the thinning method.

【0029】また、端面電極となる導体材料の導電性ペ
ーストは、銀系合金または銅のうち少なくとも1つの金
属材料の粉末と、低融点ガラス成分と、有機バインダー
と及び有機溶剤とを均質混練したものが好適に使用され
る。内部配線及びビアホール導体となる導体材料の導電
性ペーストは端面電極のものと同様でもかまわないし、
銀を主成分としたものでもかまわない。これらは、特に
焼成温度が850〜1050℃であるため、金属材料と
しては、比較的低融点であり、且つ低抵抗材料が選択さ
れ、また、低融点ガラス成分も、絶縁層となる絶縁層成
形体(スリップ材を塗布、乾燥したもの)との焼結挙動
を考慮して、その屈伏点が700℃前後となるものが使
用される。
Further, the conductive paste of the conductor material to be the end face electrodes is obtained by homogeneously kneading the powder of at least one metal material of silver alloy or copper, the low melting point glass component, the organic binder and the organic solvent. Those are preferably used. The conductive paste of the conductive material to be the internal wiring and the via hole conductor may be the same as that of the end face electrode,
It may be made of silver as a main component. In particular, since the firing temperature is 850 to 1050 ° C., a relatively low melting point and low resistance material is selected as the metal material, and the low melting point glass component also serves as an insulating layer. Considering the sintering behavior with the body (slip material applied and dried), a material whose yield point is around 700 ° C. is used.

【0030】本発明のセラミック回路基板の製造方法
は、まず、支持基板上にスリップ材料を薄層化(以下、
単に塗布という)・乾燥して絶縁層となる絶縁層成形体
を形成する。
In the method for manufacturing a ceramic circuit board of the present invention, first, a slip material is thinned (hereinafter
The coating is simply applied) and dried to form an insulating layer molded body that will become an insulating layer.

【0031】支持基板としては、ガラス基板,有機フィ
ルム,アルミナセラミックなどが例示できる。この支持
基板は、焼成工程前で取り外される。
Examples of the supporting substrate include a glass substrate, an organic film, and alumina ceramic. This support substrate is removed before the firing step.

【0032】塗布方法としては、ドクターブレード法や
ロールコート法、塗布面積を概略支持基板と同一面積と
するスクリーンを用いた印刷法などによって形成され
る。
As a coating method, a doctor blade method, a roll coating method, a printing method using a screen having a coating area substantially the same as the supporting substrate, or the like is used.

【0033】次に、支持基板上に形成した絶縁層成形体
に端面電極となる環状の端面電極用貫通溝及び必要に応
じビアホール導体となる貫通穴を形成する。尚、実際に
は、貫通溝及び貫通穴の下部は支持基板などによって閉
塞されているが、便宜上貫通溝及び貫通穴という。
Next, a ring-shaped through hole for an end surface electrode which becomes an end surface electrode and a through hole which becomes a via hole conductor are formed in the insulating layer molded body formed on the supporting substrate. Although the lower portions of the through-groove and the through-hole are actually closed by a support substrate or the like, they are referred to as the through-groove and the through-hole for convenience.

【0034】貫通溝及び貫通穴の形成方法は、露光・現
像を用いて行う。尚、ビアホール導体の形成の不要な絶
縁層成形体については、この貫通穴の形成、そして次に
続く導電性ペーストの充填を省略する。
The through groove and the through hole are formed by exposure and development. For the insulating layer molded body that does not require the formation of via-hole conductors, the formation of the through holes and the subsequent filling of the conductive paste are omitted.

【0035】露光処理は、例えば、フォトターゲットを
絶縁層成形体上に近接または載置して、貫通溝および貫
通穴以外の領域に、低圧、高圧、超高圧の水銀灯系の露
光光を照射する。これにより、貫通溝及び貫通穴以外の
領域では、光硬化可能なモノマーが光重合反応を起こ
す。従って、貫通溝及び貫通穴部分のみが現像処理によ
って除去可能な溶化部となる。
In the exposure process, for example, a photo target is brought close to or placed on the insulating layer molded body, and the regions other than the through groove and the through hole are irradiated with low-pressure, high-pressure, and ultra-high-pressure mercury lamp exposure light. . As a result, the photocurable monomer causes a photopolymerization reaction in regions other than the through groove and the through hole. Therefore, only the penetrating groove and the penetrating hole become the solubilized portion that can be removed by the developing process.

【0036】現像処理は、クロロセン等の溶剤を例えば
スプレー現像法やパドル現像法によって、貫通溝や貫通
穴である露光溶化部に接触させ、現像を行う。その後、
必要に応じて洗浄及び乾燥を行なう。
The developing treatment is carried out by bringing a solvent such as chlorocene into contact with the exposed and solubilized portion which is a through groove or a through hole by, for example, a spray developing method or a paddle developing method. afterwards,
Wash and dry as necessary.

【0037】次に、端面電極及びビアホール導体となる
導体部材を、絶縁層成形体の貫通溝や貫通穴に導電性ペ
ーストを充填し、乾燥することによって形成する。充填
方法は、例えばスクリーン印刷方法で行なう。
Next, a conductor member serving as an end face electrode and a via-hole conductor is formed by filling a through groove or through hole of the insulating layer molded body with a conductive paste and drying. The filling method is, for example, a screen printing method.

【0038】次に、内部配線となるパターンを導電性ペ
ーストを用いて印刷・乾燥する。印刷方法は、例えばス
クリーン印刷方法で行なう。尚、内部配線が不要な場合
は、この工程は省略される。また、この内部配線パター
ンの形成は、貫通溝形成後に形成しても良い。
Next, a pattern to be the internal wiring is printed and dried using a conductive paste. The printing method is, for example, a screen printing method. If the internal wiring is not needed, this step is omitted. The internal wiring pattern may be formed after the through groove is formed.

【0039】以上、スリップ材の塗布・乾燥による絶縁
層成形体の形成、露光・現像による貫通溝及び貫通穴の
形成、導電性ペーストの印刷形成による導体部材及び内
部配線となるパターンの形成で、基本的に1層分の絶縁
層成形体及び内部配線パターンの形成が終了し、これを
所望の回数繰り返すことにより未焼成状態の積層成形体
が完成する。その後、必要に応じてプレス等を行ない形
状を整えたり、分割用のスリット(分割溝)を形成す
る。
As described above, the formation of the insulating layer molded body by applying and drying the slip material, the formation of through-grooves and through-holes by exposure and development, and the formation of the pattern of the conductor member and the internal wiring by the printing of the conductive paste, Basically, the formation of the insulating layer molded body and the internal wiring pattern for one layer is completed, and this is repeated a desired number of times to complete the unfired laminated molded body. After that, a shape is adjusted by pressing or the like as needed, and slits (division grooves) for division are formed.

【0040】次に、端面電極用貫通溝に充填された筒状
の導体部材内部の柱状体を取り除く。本工程は先述のご
とく未焼成状態のセラミック回路基板状態で実施するこ
とは本発明においては限定されるものではないが、加工
の容易性から積層成形体を形成した後除去することが好
ましい。方法としては金型による打ち抜き方法等が好ま
しいが、ドリルによる工法等でも実用可能である。
Next, the columnar body inside the tubular conductor member filled in the end face electrode through groove is removed. Although it is not limited in the present invention that this step is carried out in the unfired state of the ceramic circuit board as described above, it is preferable to remove it after forming the laminated molded body for ease of processing. As a method, a punching method with a die is preferable, but a method using a drill is also practical.

【0041】この後、積層成形体に、環状の端面電極用
貫通溝の内側の柱状体を通過するように、分割回路基板
毎に分割するための分割溝を形成する。
Thereafter, a division groove for dividing each divided circuit board is formed in the laminated molded body so as to pass through the columnar body inside the annular end surface electrode through groove.

【0042】最後に焼成を行なう。焼成工程は脱バイン
ダ過程と焼成過程からなり、脱バインダ過程(〜600
℃)で絶縁層成形体、内部配線パターン,端面電極及び
ビアホール導体の導体部材の有機成分を消失する。その
後、所定雰囲気、所定温度で絶縁層となる絶縁層成形体
および内部配線パターン,端面電極,ビアホール導体と
なる導体部材を一括的に焼成する。
Finally, firing is performed. The firing process consists of a binder removal process and a firing process.
At (° C), the organic components of the insulating layer molded body, internal wiring patterns, end face electrodes, and conductor members of the via-hole conductor disappear. After that, the insulating layer molded body which becomes the insulating layer and the internal wiring pattern, the end face electrode, and the conductor member which becomes the via-hole conductor are collectively fired at a predetermined atmosphere and a predetermined temperature.

【0043】[0043]

【実施例】図1は、本発明の製造方法により作製された
セラミック基板を分割溝に沿って分割し、得られた分割
回路基板の斜視図である。図1において、符号1は分割
回路基板を示しており、入出力端子、電源端子、グラン
ド端子等の端子が端面電極2として示されている。図1
においては、端面電極2は分割回路基板1の側面4面に
計10箇所形成されている。また、分割回路基板1の表
面には、表層電極(配線)3が形成され、この表層電極
3には抵抗器やコンデンサ等のチップ部品4が接続され
ている。また、分割回路基板1にはキャビティ部5が形
成されており、このキャビティ部5には半導体ベアチッ
プ6が収容され、ワイヤにより表層電極3と接続されて
いる。
FIG. 1 is a perspective view of a divided circuit board obtained by dividing a ceramic substrate manufactured by the manufacturing method of the present invention along a dividing groove. In FIG. 1, reference numeral 1 denotes a divided circuit board, and terminals such as input / output terminals, power supply terminals, and ground terminals are shown as end surface electrodes 2. Figure 1
In the above, the end surface electrodes 2 are formed on the four side surfaces of the divided circuit board 1 at a total of 10 positions. A surface layer electrode (wiring) 3 is formed on the surface of the divided circuit board 1, and a chip component 4 such as a resistor or a capacitor is connected to the surface layer electrode 3. A cavity 5 is formed in the divided circuit board 1, and a semiconductor bare chip 6 is housed in the cavity 5 and connected to the surface layer electrode 3 by a wire.

【0044】このような分割回路基板1は、この分割回
路基板1が集合した、図2に示すようなセラミック基板
を分割溝に沿って分割することにより得られる。
Such a divided circuit board 1 is obtained by dividing a ceramic board, which is a collection of the divided circuit boards 1 as shown in FIG. 2, along the dividing grooves.

【0045】この実施例では、セラミック基板を、内部
配線導体として金系、銀系、銅系導体を使用した低温焼
成のセラミックにより形成した場合について説明する。
In this embodiment, a case where the ceramic substrate is made of a low temperature fired ceramic using a gold-based, silver-based or copper-based conductor as an internal wiring conductor will be described.

【0046】本発明のセラミック基板は、図3に示すよ
うに、絶縁層10a〜10g、内部配線11、ビアホー
ル導体12とからなり、絶縁層10a〜10gにより絶
縁基体13が形成され、表面には表面配線3が形成され
ている。
As shown in FIG. 3, the ceramic substrate of the present invention comprises insulating layers 10a to 10g, internal wiring 11, and via-hole conductors 12. An insulating base 13 is formed by the insulating layers 10a to 10g, and the surface thereof is formed. The surface wiring 3 is formed.

【0047】絶縁層10a〜10fは、ガラスセラミッ
ク材料からなり、それぞれの厚みは40〜150μmで
ある。このような絶縁層10aと絶縁層10b、絶縁層
10cと絶縁層10d、絶縁層10eと絶縁層10f間
には、内部配線11が配置されている。内部配線11
は、金系、銀系、銅系の金属材料、例えば銀系導体から
なっている。また、内部配線11は、絶縁層10gの厚
みを貫くビアホール導体12によって接続されているも
のもあれば、容量結合等で分布定数的に接続されるもの
もある。このビアホール導体12も内部配線11と同様
に金系、銀系、銅系の金属材料、例えば銀系導体からな
っている。
The insulating layers 10a to 10f are made of a glass ceramic material and have a thickness of 40 to 150 μm. The internal wiring 11 is arranged between the insulating layer 10a and the insulating layer 10b, the insulating layer 10c and the insulating layer 10d, and the insulating layer 10e and the insulating layer 10f. Internal wiring 11
Is made of a gold-based, silver-based, or copper-based metal material, for example, a silver-based conductor. Further, some of the internal wirings 11 are connected by a via-hole conductor 12 penetrating the thickness of the insulating layer 10g, and some of them are connected in a distributed constant manner by capacitive coupling or the like. Like the internal wiring 11, the via-hole conductor 12 is also made of a gold-based, silver-based, or copper-based metal material, for example, a silver-based conductor.

【0048】絶縁基体13の表面には、絶縁層10gの
ビアホール導体12と接続する表面配線3が形成されて
おり、この表面配線3上には、必要に応じて、厚膜抵抗
体膜や厚膜保護膜が形成されたり、メッキ処理された
り、また、図1に示すように、ICを含む各種電子部品
が半田やボンディング細線によって接合されている。
A surface wiring 3 connected to the via-hole conductor 12 of the insulating layer 10g is formed on the surface of the insulating substrate 13, and a thick film resistor film or a thick film is formed on the surface wiring 3 as needed. A film protective film is formed or plated, and as shown in FIG. 1, various electronic components including ICs are joined by solder or bonding fine wires.

【0049】このような本発明のセラミック基板は、図
2及び図3に示される中間構造を経て製造される。
Such a ceramic substrate of the present invention is manufactured through the intermediate structure shown in FIGS.

【0050】まず、絶縁層10a〜10fとなるスリッ
プ材を作成する。
First, a slip material to be the insulating layers 10a to 10f is prepared.

【0051】溶剤系スリップ材は、例えば、ガラス材料
であるSiO2 、Al2 3 、ZnO、MgO、B2
3 を主成分とする結晶化ガラス粉末50重量%とセラミ
ック材料であるアルミナ粉末50重量%とからなるガラ
ス−セラミック粉末と、光硬化可能なモノマー、例えば
ポリオキシエチル化トリメチロールプロパントリアクリ
レートと、有機バインダ、例えばアルキルメタクリレー
トと、可塑剤とを、有機溶剤、例えばエチルカルビトー
ルアセテートに混合し、ボールミルで約48時間混練し
て作成される。
Solvent-based slip materials are, for example, glass materials such as SiO 2 , Al 2 O 3 , ZnO, MgO and B 2 O.
A glass-ceramic powder consisting of 50% by weight of a crystallized glass powder containing 3 as a main component and 50% by weight of an alumina powder which is a ceramic material; and a photocurable monomer such as polyoxyethylated trimethylolpropane triacrylate. It is prepared by mixing an organic binder such as alkyl methacrylate and a plasticizer with an organic solvent such as ethyl carbitol acetate, and kneading the mixture in a ball mill for about 48 hours.

【0052】尚、上述の実施例では溶剤系スリップ材を
作成しているが、上述のように親水性の官能基を付加し
た光硬化可能なモノマー、例えば多官能基メタクリレー
トモノマー、有機バインダ、例えばカルボキシル変性ア
ルキルメタクリレートを用いて、イオン交換水で混練し
た水系スリップ材を作成しても構わない。
Although a solvent-based slip material is prepared in the above-mentioned embodiment, a photo-curable monomer having a hydrophilic functional group added thereto, for example, a polyfunctional methacrylate monomer, an organic binder, for example, is added as described above. A carboxyl-modified alkyl methacrylate may be used to prepare an aqueous slip material kneaded with ion-exchanged water.

【0053】また、内部配線11、ビアホール導体1
2、端面電極2となる導電性ペーストを作成する。導電
性ペーストは、低融点で且つ低抵抗の金属材料である例
えば銀粉末と、硼珪酸系低融点ガラス、例えばB2 3
−SiO2 −BaOガラス、CaO−B2 3 −SiO
2 ガラス、CaO−Al2 3 −B2 3 −SiO2
ラスと、有機バインダ、例えばエチルセルロースとを、
有機溶剤、例えば2,2,4−トリメチル−1,3−ペ
ンタジオ−ルモノイソブチレ−トに混合し、ボールミル
で均質に混練して作成する。
In addition, the internal wiring 11 and the via-hole conductor 1
2. Prepare a conductive paste to be the end face electrode 2. The conductive paste is a metal material having a low melting point and a low resistance, such as silver powder, and a borosilicate low melting glass such as B 2 O 3
-SiO 2 -BaO glass, CaO-B 2 O 3 -SiO
2 glass, and CaO-Al 2 O 3 -B 2 O 3 -SiO 2 glass, an organic binder, such as ethyl cellulose,
It is prepared by mixing it with an organic solvent such as 2,2,4-trimethyl-1,3-pentadiol monoisobutyrate and uniformly kneading with a ball mill.

【0054】そして、先ず、図4(a)に示すように、
上述のスリップ材を用意された支持基板14上に塗布し
て乾燥を行い、最下層となる絶縁層成形体20aを形成
する。具体的には、まず、支持基板14上に、上述のス
リップ材をドクターブレード法によって塗布した後乾燥
して、焼成後の絶縁層10a〜10gの最下層である絶
縁層10aとなる絶縁層成形体20aを形成する。ここ
で、支持基板14としては、マイラーフイルムを用い、
焼成工程前に取り外される。塗布後の乾燥条件は、60
〜80℃で20分乾燥であり、薄層化・乾燥された絶縁
層成形体20aの厚みは120μmである。
Then, first, as shown in FIG.
The above-mentioned slip material is applied onto the prepared support substrate 14 and dried to form the insulating layer molded body 20a which is the lowermost layer. Specifically, first, the above-mentioned slip material is applied onto the supporting substrate 14 by the doctor blade method and then dried to form the insulating layer 10a which is the lowermost layer of the insulating layers 10a to 10g after firing. Form body 20a. Here, as the support substrate 14, a Mylar film is used,
It is removed before the firing process. The drying condition after coating is 60
It is dried at -80 ° C for 20 minutes, and the thickness of the insulating layer molded body 20a that has been thinned and dried is 120 µm.

【0055】この絶縁層成形体20aには端面電極2に
相当する導体部材21が形成されるため、図4(b)に
示すように、環状の端面電極用貫通溝23の形成を行
う。端面電極用貫通溝23は平面方向からみると、図6
に示すように、閉ループを形成している。端面電極用貫
通溝23の形成は、露光処理、現像処理、洗浄・乾燥処
理を行うことにより形成する。
Since the conductor member 21 corresponding to the end surface electrode 2 is formed on the insulating layer molded body 20a, the annular end surface electrode through groove 23 is formed as shown in FIG. 4B. When viewed from the plane direction, the through-groove 23 for the end surface electrode is shown in FIG.
As shown in, a closed loop is formed. The end surface electrode through groove 23 is formed by performing an exposure process, a development process, and a cleaning / drying process.

【0056】露光処理は、例えば、フォトターゲットを
絶縁層成形体20a上に近接または載置して、端面電極
用貫通溝23以外の領域に、低圧、高圧、超高圧の水銀
灯系の露光光を照射する。これにより、端面電極用貫通
溝23以外の領域では、光硬化可能なモノマーが光重合
反応を起こす。従って、端面電極用貫通溝23部分のみ
が現像処理によって除去可能な溶化部となる。
In the exposure process, for example, a photo target is placed close to or placed on the insulating layer molded body 20a, and low-pressure, high-pressure, and ultra-high-pressure exposure light of a mercury lamp system is applied to a region other than the end face electrode through groove 23. Irradiate. As a result, the photocurable monomer causes a photopolymerization reaction in a region other than the end surface electrode through groove 23. Therefore, only the end surface electrode through groove 23 becomes a solubilized portion that can be removed by the developing process.

【0057】具体的には、露光処理は、絶縁層成形体2
0a上に端面電極用貫通溝23が形成される領域が遮光
されるようなフォトターゲットを載置して、超高圧水銀
灯(10mW/cm2 )を光源として用いて露光を行な
う。
Specifically, the exposure process is performed by the insulating layer molding 2
A photo target is mounted on the surface 0a such that the region where the end surface electrode through groove 23 is formed is shielded from light, and exposure is performed using an ultrahigh pressure mercury lamp (10 mW / cm 2 ) as a light source.

【0058】これにより、端面電極用貫通溝23が形成
される領域の絶縁層成形体20aにおいては光硬化可能
なモノマの光重合反応がおこらず、端面電極用貫通溝2
3が形成される領域以外の絶縁層成形体20aにおいて
は、光重合反応が起こる。ここで光重合反応が起こった
部位を不溶化部といい、光重合反応が起こらない部位を
溶化部という。尚、120μm程度の絶縁層成形体は、
超高圧水銀灯(10mW/cm2 )を20〜30秒程度
照射すれば露光を行うことができる。
As a result, the photopolymerization reaction of the photo-curable monomer does not occur in the insulating layer molding 20a in the region where the end face electrode through groove 23 is formed, and the end face electrode through groove 2 is formed.
In the insulating layer molded body 20a other than the region where 3 is formed, a photopolymerization reaction occurs. The portion where the photopolymerization reaction has occurred is called the insolubilized portion, and the portion where the photopolymerization reaction does not occur is called the solubilized portion. In addition, the insulating layer molded body of about 120 μm is
Exposure can be performed by irradiating an ultrahigh pressure mercury lamp (10 mW / cm 2 ) for about 20 to 30 seconds.

【0059】現像処理は、クロロセン等の溶剤を例えば
スプレー現像法やパドル現像法によって、絶縁層成形体
20aである露光溶化部に接触させ、現像を行う。その
後、必要に応じて洗浄及び乾燥を行なう。現像処理は、
絶縁層成形体20aの溶化部を現像液で除去するもの
で、具体的には1,1,1−トリクロロエタンをスプレ
ー法で現像を行う。
The developing treatment is carried out by bringing a solvent such as chlorocene into contact with the exposed and solubilized portion which is the insulating layer molded body 20a by, for example, a spray developing method or a puddle developing method. Then, if necessary, washing and drying are performed. The development process is
The solubilized portion of the insulating layer molded body 20a is removed by a developing solution, and specifically, 1,1,1-trichloroethane is developed by a spray method.

【0060】この現像処理により、絶縁層成形体20a
に100〜200μm幅で環状の端面電極用貫通溝23
を形成することができる。その後、絶縁層成形体20a
を現像によって生じる不要なカスなどを洗浄、乾燥工程
により完全に除去する。尚、端面電極用貫通溝23は、
平面的に見て閉ループ状(環状)であれば良く、楕円
形,四角形,その他の形状であっても良いことは勿論で
ある。
By this development processing, the insulating layer molding 20a is formed.
An annular through hole 23 for an end face electrode having a width of 100 to 200 μm
Can be formed. Then, the insulating layer molded body 20a
Unnecessary dust and the like caused by development are completely removed by washing and drying steps. Incidentally, the end surface electrode through groove 23,
Needless to say, it may have an oval shape, a square shape, or any other shape as long as it has a closed loop shape (annular shape) in plan view.

【0061】次に、端面電極用貫通溝23に導体ペース
トを充填し、乾燥して、図4(c)に示すように、端面
電極2を形成するための導体部材21を形成する。具体
的には、上述の工程で形成した端面電極用貫通溝23に
上述の導電性ペーストを充填し、乾燥する。端面電極用
貫通溝23に相当する部位のみに印刷可能なスクリーン
を用いる印刷によって、端面電極となる導体部材21を
形成し、その後、50℃・10分乾燥する。
Next, a conductor paste is filled in the end face electrode through-grooves 23 and dried to form a conductor member 21 for forming the end face electrode 2 as shown in FIG. 4C. Specifically, the above-mentioned conductive paste is filled in the end surface electrode through-grooves 23 formed in the above-described process and dried. The conductor member 21 to be an end face electrode is formed by printing using a screen that can be printed only on the portion corresponding to the end face electrode through groove 23, and then dried at 50 ° C. for 10 minutes.

【0062】次に、焼成後に内部配線11となるパター
ンを印刷・乾燥を行う。具体的には、図4(c)に示す
ように、絶縁層10aと絶縁層10bとの間に配置され
る内部配11となる内部配線パターン26をスクリーン
印刷法にて形成し、乾燥を行う。
Next, after firing, a pattern to be the internal wiring 11 is printed and dried. Specifically, as shown in FIG. 4C, an internal wiring pattern 26, which is the internal wiring 11 arranged between the insulating layer 10a and the insulating layer 10b, is formed by a screen printing method and dried. .

【0063】そして、前述した絶縁層成形体20aの形
成から、内部配線パターン26の形成までの工程を繰り
返す。このようにして、図5に示すように、最上層の絶
縁層成形体10gを形成し、露光・現像処理により端面
電極用貫通溝23およびビアホールを形成するための貫
通穴を形成し、端面電極用貫通溝23やビアホール導体
13となる導電性ペーストを印刷充填して、7層の積層
成形体27を形成する。尚、内部配線パターン26が不
要な場合には、前述した内部配線パターン26の作製工
程が省略される。
Then, the steps from the formation of the insulating layer molded body 20a to the formation of the internal wiring pattern 26 are repeated. In this way, as shown in FIG. 5, the uppermost insulating layer molded body 10g is formed, and through holes for forming the end face electrode through-grooves 23 and via holes are formed by the exposure / development process. A conductive paste to be the through-holes 23 and the via-hole conductors 13 is printed and filled to form a seven-layer laminated compact 27. When the internal wiring pattern 26 is unnecessary, the above-mentioned manufacturing process of the internal wiring pattern 26 is omitted.

【0064】続いて、表面配線4となる導体膜を印刷・
乾燥により形成する。これは、各絶縁体成形体層20a
〜20g、内部配線11となる配線パターン26、ビア
ホール導体13および端面電極2となる導体部材21と
の一括焼成時に、表面配線3となる導体膜をも一括的に
焼成しようとするものである。
Subsequently, a conductor film to be the surface wiring 4 is printed and
Formed by drying. This is for each insulator molded body layer 20a.
˜20 g, the wiring pattern 26 to be the internal wiring 11, the via hole conductor 13 and the conductor member 21 to be the end face electrode 2 are collectively fired, and the conductor film to be the surface wiring 3 is also to be collectively fired.

【0065】次に、必要に応じて、積層成形体27をプ
レスで形状を整え、分割溝7を形成し、支持基板14を
取り外す。分割溝は、積層成形体27に、分割回路基板
1毎に分割するための分割溝7を環状の端面電極用貫通
溝23の内側の柱状体29を通過するように形成されて
いる。このような分割溝の形成は、ダイシングソーを用
いて形成されている。
Next, if necessary, the laminated molded body 27 is shaped by a press to form the dividing grooves 7, and the supporting substrate 14 is removed. The division groove is formed in the laminated molded body 27 so that the division groove 7 for dividing each divided circuit board 1 passes through the columnar body 29 inside the annular end surface electrode through groove 23. The division groove is formed by using a dicing saw.

【0066】次に端面電極2となる筒状の導体部材21
で囲まれた円柱状の柱状体29を取り除く。除去は金型
による打ち抜きで実施する。この際、金型のクリアラン
スを配慮した上で、柱状体29とともに、円筒状の導体
部材21の内面が僅かな厚み取り除かれる。本工程は先
述のごとく未焼成状態で実施することは本発明において
は限定されるものではないが、加工の容易性から積層成
形体27を形成した後除去することが好ましい。方法と
しては上述したように金型による打ち抜き方法等が好ま
しいが、ドリルによる工法等でも実用可能である。
Next, a cylindrical conductor member 21 to be the end surface electrode 2 is formed.
The cylindrical columnar body 29 surrounded by is removed. The removal is performed by punching with a mold. At this time, the inner surface of the cylindrical conductor member 21 as well as the columnar body 29 is removed by a slight thickness in consideration of the mold clearance. Although it is not limited in the present invention that this step is carried out in a non-fired state as described above, it is preferable to remove it after forming the laminated compact 27 for ease of processing. As a method, as described above, a punching method using a die is preferable, but a construction method using a drill is also practical.

【0067】次に、焼成を行う。焼成は、脱バインダー
工程と、本焼成工程からなる。脱バインダー工程は、概
ね600℃以下の温度領域であり、絶縁層成形体20a
〜20g及び内部配線パターン26、導体部材21に含
まれている有機バインダ、光硬化可能なモノマを消失す
る過程であり、本焼成工程は、ピーク温度850〜10
50℃、例えば、900℃30分ピークの焼成過程であ
り、絶縁層となる絶縁層成形体10a〜10gおよび内
部配線パターン26,端面電極2,ビアホール導体12
となる導体部材21を一括的に焼成する。
Next, firing is performed. The firing includes a binder removal step and a main firing step. The binder removal step is performed in a temperature range of approximately 600 ° C. or lower, and the insulating layer molded body 20a
.About.20 g, the internal wiring pattern 26, the organic binder contained in the conductor member 21, and the photocurable monomer are lost, and the main firing step is performed at a peak temperature of 850 to 10.
It is a firing process at a peak of 50 ° C., for example, 900 ° C. for 30 minutes.
The conductor member 21 to be the same is collectively fired.

【0068】これにより、図3に示すように、7層の絶
縁層10a〜10gの所定の間に内部配線11、ビアホ
ール導体12が形成され、さらに、表面配線3が形成さ
れた本発明のセラミック基板が作製される。
As a result, as shown in FIG. 3, the internal wiring 11 and the via-hole conductor 12 are formed between the seven insulating layers 10a to 10g at predetermined intervals, and the surface wiring 3 is further formed on the ceramic of the present invention. A substrate is produced.

【0069】その後、表面処理として、さらに、厚膜抵
抗膜や厚膜保護膜の印刷・焼きつけ、メッキ処理、さら
にICチップを含む電子部品の接合を行う。そして、こ
の後、分割溝7に沿って分割することにより、図1に示
したような分割回路基板1が得られる。
Thereafter, as surface treatment, printing / baking of a thick film resistance film or a thick film protective film, plating treatment, and joining of electronic parts including an IC chip are further performed. Then, after that, by dividing along the dividing groove 7, the divided circuit board 1 as shown in FIG. 1 is obtained.

【0070】発明のセラミック基板の製造方法によれ
ば、貫通穴や貫通溝がフォトターゲットを用いて、露光
・現像処理によって作製されるため、フォトターゲット
のパターンによっても、複雑形状や種々の大きさの端面
電極が形成され、接続する相手部材に対応した形状,大
きさとすることができる。
According to the method for manufacturing a ceramic substrate of the present invention, since the through holes and the through grooves are formed by the exposure and development processing using the photo target, the complicated shape and various sizes can be obtained depending on the pattern of the photo target. The end surface electrode is formed, and it can have a shape and size corresponding to the mating member to be connected.

【0071】また、従来の製造方法、即ち、金型やNC
パンチの打ち抜きでは得ることができない大きな径、ま
たは小さな径の貫通溝や貫通穴を形成でき、さらに相対
位置精度の高い貫通穴の形成が可能である。
In addition, the conventional manufacturing method, that is, the mold and NC
It is possible to form a through groove or a through hole having a large diameter or a small diameter which cannot be obtained by punching a punch, and it is possible to form a through hole with high relative positional accuracy.

【0072】また、絶縁層となるスリップ材の塗布によ
り絶縁層成形体が形成されるため、絶縁層成形体の表面
が、内部配線の配線パターンの積層状態にかかわらず、
常に平面状態が維持でき、絶縁層成形体上に配線パター
ンを形成するにあたって、非常に精度が高くなる。
Further, since the insulating layer molded body is formed by applying the slip material to be the insulating layer, the surface of the insulating layer molded body is irrespective of the laminated state of the wiring patterns of the internal wiring.
The planar state can be maintained at all times, and the precision becomes extremely high when forming the wiring pattern on the insulating layer molded body.

【0073】上述の実施例では、内部配線11として、
Au系、Ag系、Cu系の低融点金属材料を用いた低温
焼成のセラミック基板の製造方法で説明したが、内部配
線11として、タングステン、モリブデンなどの高融点
金属材料を用いた、1300℃前後で焼成されるセラミ
ック基板に、本発明の製造方法を適用しても構わない。
この場合、スリップ材のガラス材料の組成を所定成分と
し、さらにセラミック材料との混合比率を所定に設定す
る必要がある。
In the above embodiment, the internal wiring 11 is
The method of manufacturing a low-temperature fired ceramic substrate using a Au-based, Ag-based, or Cu-based low-melting-point metal material has been described. The manufacturing method of the present invention may be applied to the ceramic substrate that is fired in.
In this case, it is necessary to set the composition of the glass material of the slip material as a predetermined component and set the mixing ratio with the ceramic material to a predetermined value.

【0074】[0074]

【発明の効果】以上のように、本発明によれば、種々の
形状,大きさの端面電極を形成できるとともに、内部配
線と端面電極の接続信頼性が良好であり、製造工数も少
なく、多数個取りの可能なセラミック回路基板が実現可
能となる。更に、多数個取りが出来ることから、セラミ
ック回路基板の表面に部品を実装する際に実装効率も高
くなる利点があげられる。
As described above, according to the present invention, end face electrodes of various shapes and sizes can be formed, the connection reliability between the internal wiring and the end face electrode is good, the number of manufacturing steps is small, and It is possible to realize a ceramic circuit board that can be individually taken. Furthermore, since it is possible to take a large number of chips, there is an advantage that mounting efficiency becomes high when components are mounted on the surface of the ceramic circuit board.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の製造方法により製造されたセラミック
基板を分割して得られた分割回路基板の斜視図である。
FIG. 1 is a perspective view of a divided circuit board obtained by dividing a ceramic substrate manufactured by a manufacturing method of the present invention.

【図2】本発明の製造方法により得られたセラミック基
板を示す斜視図である。
FIG. 2 is a perspective view showing a ceramic substrate obtained by the manufacturing method of the present invention.

【図3】図2のA線における断面図である。3 is a cross-sectional view taken along the line A of FIG.

【図4】本発明の製造方法を説明するための工程図であ
る。
FIG. 4 is a process drawing for explaining the manufacturing method of the present invention.

【図5】焼成前の積層成形体を示す断面図である。FIG. 5 is a cross-sectional view showing a laminated molded body before firing.

【図6】端面電極用貫通溝が形成された状態を示す斜視
図である。
FIG. 6 is a perspective view showing a state in which an end surface electrode through groove is formed.

【符号の説明】[Explanation of symbols]

1・・・分割回路基板 2・・・端面電極 4・・・電子部品 7・・・分割溝 10a〜10g・・・絶縁層 11・・・内部配線 12・・・ビアホール導体 13・・・絶縁基体 14・・・支持基板 20a〜20g・・・絶縁層成形体 21・・・導体部材 23・・・端面電極用貫通溝 26・・・配線パターン 27・・・積層成形体 29・・・柱状体 1-divided circuit board 2 ... Edge electrode 4 ... Electronic components 7: Dividing groove 10a to 10g ... Insulating layer 11 ... Internal wiring 12 ... Via hole conductor 13 ... Insulating substrate 14 ... Support substrate 20a to 20g ... Insulating layer molded body 21 ... Conductor member 23 ... Penetration groove for end face electrode 26 ... Wiring pattern 27 ... Laminated body 29: Columnar body

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平4−148553(JP,A) 特開 平8−18235(JP,A) 特開 平9−186458(JP,A) (58)調査した分野(Int.Cl.7,DB名) H05K 1/02 H05K 1/11 H05K 3/40 H05K 3/46 H01L 23/12 H01L 23/13 H01L 25/00 ─────────────────────────────────────────────────── ─── Continuation of the front page (56) References JP-A-4-148553 (JP, A) JP-A-8-18235 (JP, A) JP-A-9-186458 (JP, A) (58) Field (Int.Cl. 7 , DB name) H05K 1/02 H05K 1/11 H05K 3/40 H05K 3/46 H01L 23/12 H01L 23/13 H01L 25/00

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】セラミックスからなる絶縁層を複数積層し
てなる絶縁基体と、前記絶縁層間に形成された内部配線
とを備えてなり、前記絶縁基体に形成された分割溝で分
割した際にそれぞれが複数の端面電極を有する分割回路
基板となるセラミック基板の製造方法において、 セラミックスからなる絶縁層材料、光硬化可能なモノマ
ー、有機バインダを含有するスリップ材を薄層化し乾燥
して絶縁層成形体を形成する工程と、 該絶縁層成形体の表面に少なくとも前記端面電極の形成
位置を除いて露光処理を施し、硬化させる工程と、 露光処理後の前記絶縁層成形体を現像処理して、端面電
極を形成する位置に環状の端面電極用貫通溝を形成する
工程と、 該端面電極用貫通溝内に導電性ペーストを充填する工程
と、 前記絶縁層成形体の表面に導電性ペーストを印刷して内
部配線パターンを形成する工程と、 前記端面電極用貫通溝内に導電性ペーストを充填した前
記絶縁層成形体に露光処理前の絶縁層成形体を積層する
工程と、 露光処理から積層までの工程を繰り返して形成された積
層成形体に、前記分割回路基板毎に分割するための分割
溝を前記環状の端面電極用貫通溝の内側の柱状体を通過
するように形成する工程と、 該分割溝が形成された積層成形体を焼成する工程とを具
備してなることを特徴とするセラミック基板の製造方
法。
1. An insulating substrate comprising a plurality of insulating layers made of ceramics and an internal wiring formed between the insulating layers, each of which is divided by a dividing groove formed in the insulating substrate. In a method for manufacturing a ceramic substrate, which is a divided circuit substrate having a plurality of end face electrodes, an insulating layer material is formed by thinning and drying an insulating layer material made of ceramics, a photocurable monomer, and a slip material containing an organic binder. And a step of curing by exposing the surface of the insulating layer formed body except at least the position where the end face electrode is formed, and curing the insulating layer formed body after the exposure treatment. A step of forming an annular end surface electrode through groove at a position where an electrode is formed; a step of filling a conductive paste into the end surface electrode through groove; Of a conductive paste to form an internal wiring pattern, a step of laminating an insulating layer molded body before exposure processing on the insulating layer molded body filled with a conductive paste in the end face electrode through groove, and an exposure step A division groove for dividing each divided circuit board is formed so as to pass through the columnar body inside the annular end surface electrode through groove in a laminated molded body formed by repeating the steps from processing to lamination. A method of manufacturing a ceramic substrate, comprising: a step; and a step of firing a laminated compact having the dividing groove formed therein.
【請求項2】焼成後に、端面電極の表面を半田ぬれ性の
良好な金属でめっき処理することを特徴とする請求項1
記載のセラミック基板の製造方法。
2. The surface of the end face electrode is plated with a metal having a good solder wettability after firing.
A method for manufacturing the ceramic substrate described above.
JP34225695A 1995-12-28 1995-12-28 Manufacturing method of ceramic substrate Expired - Fee Related JP3500244B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP34225695A JP3500244B2 (en) 1995-12-28 1995-12-28 Manufacturing method of ceramic substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34225695A JP3500244B2 (en) 1995-12-28 1995-12-28 Manufacturing method of ceramic substrate

Publications (2)

Publication Number Publication Date
JPH09186426A JPH09186426A (en) 1997-07-15
JP3500244B2 true JP3500244B2 (en) 2004-02-23

Family

ID=18352319

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34225695A Expired - Fee Related JP3500244B2 (en) 1995-12-28 1995-12-28 Manufacturing method of ceramic substrate

Country Status (1)

Country Link
JP (1) JP3500244B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002353425A (en) * 2001-05-29 2002-12-06 Kyocera Corp Saphire substrate and manufacturing method therefor

Also Published As

Publication number Publication date
JPH09186426A (en) 1997-07-15

Similar Documents

Publication Publication Date Title
JP3236782B2 (en) Ceramic substrate, method of manufacturing the same, and divided circuit board
JP3580688B2 (en) Manufacturing method of multilayer ceramic circuit board
JP3236769B2 (en) Ceramic substrate, method of manufacturing the same, and divided circuit board
JP4044830B2 (en) Composite sheet manufacturing method and laminated part manufacturing method
JP3231987B2 (en) Method for manufacturing multilayer ceramic circuit board
JP3236785B2 (en) Manufacturing method of multilayer ceramic substrate
JP2000277916A (en) Substrate and split substrate
JP3500244B2 (en) Manufacturing method of ceramic substrate
JP3563577B2 (en) Electronic component surface mounting substrate
JP3550283B2 (en) High frequency composite circuit board
JPH0818236A (en) Method for manufacturing layered ceramic circuit board
JP2001044644A (en) Multilayer circuit board and its manufacture
JP2005044925A (en) Method of manufacturing composite sheet and method of manufacturing multilayer component
JP3389383B2 (en) High frequency composite circuit block and method of manufacturing the same
JP2004179525A (en) Composite sheet, laminated component, and manufacturing method thereof
JP2004296543A (en) Method for manufacturing composite sheet and method for manufacturing lamination component
JP2004031699A (en) Ceramic circuit board and method for manufacturing the same
JP2005072500A (en) Composite sheet, laminate, method for manufacturing them, and laminated part
JP2000323838A (en) Manufacture of multilayer substrate
JP3393676B2 (en) Method for manufacturing multilayer ceramic circuit board
JP3322961B2 (en) Semiconductor module manufacturing method
JP4610113B2 (en) Manufacturing method of ceramic multilayer substrate
JPH0715143A (en) Manufacture of multilayer ceramic circuit substrate
JP2004063703A (en) Ceramic multilayered circuit board and its manufacturing method
JP3860696B2 (en) Multilayer substrate manufacturing method

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081205

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees