JP2004063703A - Ceramic multilayered circuit board and its manufacturing method - Google Patents

Ceramic multilayered circuit board and its manufacturing method Download PDF

Info

Publication number
JP2004063703A
JP2004063703A JP2002218951A JP2002218951A JP2004063703A JP 2004063703 A JP2004063703 A JP 2004063703A JP 2002218951 A JP2002218951 A JP 2002218951A JP 2002218951 A JP2002218951 A JP 2002218951A JP 2004063703 A JP2004063703 A JP 2004063703A
Authority
JP
Japan
Prior art keywords
overcoat layer
terminal electrode
circuit board
ceramic
multilayer circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002218951A
Other languages
Japanese (ja)
Inventor
Norimitsu Fukamizu
深水　則光
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2002218951A priority Critical patent/JP2004063703A/en
Publication of JP2004063703A publication Critical patent/JP2004063703A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Abstract

<P>PROBLEM TO BE SOLVED: To obtain a reliable ceramic multilayer circuit substrate having no steps between the surfaces of dielectric substrate, excellent in solderbility, having a strong joint strength of terminal electrodes to the dielectric substrate, and preventing water from outside. <P>SOLUTION: The ceramic multilayer circuit substrate A with a plurality of terminal electrodes 9 for transmitting signal outside is attached on the surface of the ceramic dielectric substrate 1. An overcoat layer 10 having a thickness of 25 μm or more is formed on a periphery of the terminal electrodes 9 so that the overcoat is practically on the same plane as the surface of the electrodes 9, and the electrodes 9 comprise approximately square with curved face of a curvature radius of 0.1 mm or more at the corners of the substrate 1 located inside. <P>COPYRIGHT: (C)2004,JPO

Description

【０００１】
【発明の属する技術分野】
本発明は、移動体通信機等に使用される高周波モジュールなどに用いられるセラミック多層回路基板に関し、信号を外部のマザーボードに伝達する為の端子電極構造の改良に関するものである。
【０００２】
【従来技術】
近年、電子機器は小型軽量化、携帯化が進んでおり、それに用いられる回路ブロックもその動向に呼応する形で、小型軽量薄型化、表面実装化、更には複合モジュール化が押し進められている。このような動向の中で、セラミックを用いたセラミック多層回路基板が、素子内蔵による小型化や低誘電損失性等の特徴から多用されている。
【０００３】
セラミック多層回路基板は、通常、基板の主面の一方にＩＣチップやチップコンデンサ等の小型部品が実装され、もう一方の面に、基板をマザーボードに接続するための端子電極が形成されている。
【０００４】
この端子電極は、基板をマザーボードに半田を介して接続する役割をもち、電気信号を伝えると共にマザーボードに配線基板を固定する機能が要求される。
【０００５】
この要求に対し、従来より図６に示すように、配線基板３１の裏面に端子電極３２が形成され、その端子電極３２の周囲は、基板と同一材料からなるオーバーコート層３３によって被覆され、端子電極３２が周縁部から剥離するのを防止している。
【０００６】
【発明が解決しようとする課題】
しかしながら、上記のように、端子電極３２の周縁部をオーバーコート層３３によって被覆した構造においては、実際に半田などによって接続される接続面は、オーバーコート層３３よりも一段凹んだ位置に形成されることになる。そのために、種々の問題が発生する。
【０００７】
まず、端子電極３２が配線基板３１表面より一段凹んだ位置に形成されるが、この段差が大きくなると、配線基板３１をマザーボードに半田にて接合する際にその接続信頼性が低下するという問題があった。
【０００８】
そこで、この端子電極３２の段差を小さくするためには、オーバーコート層３３を薄くすることが効果的であるが、その結果、半田による接合後の端子電極３２のはがれ強度が低下し、配線基板３１とマザーボードとの接合強度の劣化が発生する。
【０００９】
しかも、オーバーコート層３３の厚みが薄くなる場合には、外部の水分等の浸入に対する能力が低下し、配線基板の長期絶縁信頼性が低下するという問題があった。
【００１０】
また、端子電極３２は、半田などによって他の回路基板と接合されるが、このような端子電極３２に過度の応力が付加した時に、端子電極３２の周囲のオーバーコート層３３にクラックが発生しやすく、クラックを経由して水分が侵入し信頼性を低下させてしまうという問題があった。
【００１１】
従って、本発明は、誘電体基板表面との間に段差がなく、半田実装性に優れ、外部からの水分の侵入を防止した信頼性の高いセラミック多層回路基板と、それを効率的に製造するための方法を提供することを目的とするものである。
【００１２】
【課題を解決するための手段】
本発明のセラミック多層回路基板は、セラミック誘電体基板の表面に信号を外部に伝達するための複数の端子電極を被着形成してなり、該端子電極の周囲には、端子電極と実質的に同一平面となるようにオーバーコート層が形成されているとともに、前記端子電極の基板内側に位置する１つの角部が曲率半径０．１ｍｍ以上の曲面からなる略方形からなることを特徴とするものである。
【００１３】
また、上記セラミック多層回路基板によれば、前記オーバーコート層が、前記誘電体基板の端子電極形成面における配線回路層の表面に形成されており、その厚みが２５μｍ以上であることを特徴とする。
【００１４】
また、このようなセラミック多層回路基板を製造するための方法として、（ａ）少なくとも光硬化可能なモノマー及びオリゴマー、セラミック材料を含有するセラミックスリップを支持板上に塗布、乾燥して第１のオーバーコート層成形体を形成する工程と、（ｂ）該第１のオーバーコート層成形体表面に、角部が曲率半径０．１ｍｍ以上の曲面からなる略方形の端子電極形状が遮光されるようなマスクを載置し、該マスクを介して露光処理を行い、露光部分を硬化させる工程と、（ｃ）前記第１のオーバーコート層成形体の現像処理を行ない、前記端子電極用の貫通孔を形成する工程と、（ｄ）前記第１のオーバーコート層成形体における前記端子電極形成用の貫通孔内に、導体ペーストを充填して端子電極を形成する工程と、（ｅ）前記端子電極が形成された前記第１のオーバーコート層成形体の表面に、前記セラミックスリップを塗布して第２のオーバーコート層成形体を形成する工程と、（ｆ）前記第２のオーバーコート層成形体に対して、露光・現像処理を施し、ビアホール形成用の貫通孔を形成する工程と、（ｇ）前記貫通孔に導体ペーストを充填して、ビアホール導体を形成するとともに、必要に応じ、該第２のオーバーコート層の表面に導体ペーストを回路パターンに印刷塗布する工程と、（ｈ）前記第１および第２のオーバーコート層成形体による積層成形体から支持板を除去する工程と、（ｊ）支持板を剥離した前記積層成形体を焼成する工程と、を具備することを特徴とする。
【００１５】
本発明によれば、前記端子電極の表面と、その周囲に形成されたオーバーコート層との表面が実質的に同一平面からなるために、この多層回路基板をマザーボードに半田付けする際に、端子電極付近の凹凸の影響を受けず、安定した半田付けを行なうことが可能となる。
【００１６】
また、前記オーバーコート層は、前記誘電体基板の端子電極形成面における配線回路層の表面に形成され、２５μｍ以上の厚みで形成されることによって、外部の水分等の浸入に対する絶縁能力の向上を図ることが可能となり、基板の長期絶縁信頼性が向上する。
【００１７】
さらに、端子電極の形状が、オーバーコート層に対して埋め込まれた構造となり、且つ端子電極の角部が特定の曲率半径からなる曲面によって形成することによって、端子電極に過度の応力が付加された場合においても、端子電極の周囲の誘電体層にクラックが発生するのを効果的に防止することができる。
【００１８】
また、本発明の製造方法によれば、端子電極の表面と常に同一平面にできるために、このオーバーコート層の厚みを任意の厚みに設計できる。その結果、外部の水分等の浸入に対する絶縁能力の向上を図るために必要な厚みのオーバーコート層を形成することができ、多層回路基板の長期絶縁信頼性が向上する。
【００１９】
さらに、端子電極の角部をＲ形状することで、成形、積層、焼成の各工程において角部への過度の歪の発生を防止することができるために、端子電極の周囲の誘電体層にクラックが発生するのを防止し、製品の信頼性が向上する。
【００２０】
【発明の実施の形態】
図１に、本発明のセラミック多層回路基板の一例の（ａ）概略斜視図および（ｂ）概略断面図を示した。
【００２１】
図１のセラミック多層回路基板Ａによれば、セラミック焼結体からなる誘電体基板１の側面および表面には、側面導体層２や表面導体層３が、また裏面にはマザーボードなどに実装するための端子電極９が形成されている。そして、この回路基板Ａの表面には、ＩＣ、インダクタ、抵抗、コンデンサなどのチップ部品４が半田によって実装され、表面導体層３と接続されている。
【００２２】
また、誘電体基板１の表面にはキャビティ部５が形成されており、このキャビティ部５には半導体ベアチップ６が収容され、ワイヤにより表面導体層３と接続されている。誘電体基板１の表面導体層３上には、必要に応じて厚膜抵抗体膜や厚膜保護膜が形成されたり、メッキ処理される。
【００２３】
また、誘電体基板１は、具体的には、図１（ｂ）の概略断面図に示すように、誘電体層１ａ〜１ｈの積層体によって形成され、各誘電体層間には、内部導体層７が設けられ、ビアホール導体８によって内部導体層７間、または表面導体層３と電気的に接続されている。
【００２４】
さらに、誘電体基板１の裏面の（ａ）概略斜視図と、（ｂ）（ｃ）要部拡大断面図を図２に示した。本発明の配線基板においては、図２に示されるように、誘電体基板１の裏面における縁部または内側に、複数の端子電極９が配列されている。そして、図１（ｂ）に示される通り、端子電極９の周囲には、端子電極９の表面と実質的に同一平面となるようなオーバーコート層１０が形成されている。そして、誘電体基板１の裏面に形成されている表面導体層３は、端子電極９を除き、このオーバーコート層１０によって被覆されている。なお、「実質的に同一平面」とは、段差が２μｍ以下、特に１μｍ以下であることを意味する。
【００２５】
このように、端子電極９の表面と、オーバーコート層１０との表面が実質的に同一平面からなるために、この多層回路基板をマザーボードに半田付けする際に、端子電極９をマザーボードに対し、安定した半田付けを行なうことが可能となる。
【００２６】
また、このオーバーコート層１０は、表面導体層３に対しては、保護層として機能しており、水分の侵入によって表面導体層３のみならず、ビアホール導体８、内部導体層７間の絶縁抵抗が低下するのを防止することができる。
【００２７】
このような水分などの侵入を有効に防止する上で、このオーバーコート層１０の厚みは２５μｍ以上、特に３０μｍ以上であることが望ましい。
【００２８】
また、本発明によれば、図２に示すように、端子電極９は、略方形形状からなり、図２（ｂ）に示すように、誘電体基板１の縁部に形成された端子電極９の外形の中で、誘電体基板１の内側に位置する角部が、曲率半径（Ｒ）が０．１ｍｍ以上、特に０．２ｍｍ以上の曲面からなる略方形形状からなる。また、図２（ｃ）に示すように、誘電体基板１の内側に形成された端子電極９の場合には、４つの角部が０．１ｍｍ以上、特に０．２ｍｍ以上，さらには０．３ｍｍ以上の曲面からなる略方形形状からなる。
【００２９】
これは、曲率半径が０．１ｍｍ以上とすることによって、オーバーコート層１０と同一平面に形成されている端子電極９が半田などによって外部の回路基板に実装された構造において、熱膨張差や外的衝撃等によって端子電極９に過度の応力が付加した場合においても、端子電極９の周囲のオーバーコート層１０にクラックが発生するのを防止することができる。
【００３０】
従って、この曲率半径が０．１ｍｍよりも小さいと、角部への歪みの集中が発生し、この角部周辺のオーバーコート層１０にクラックが発生してしまい、結果的にオーバーコート層１０の保護層としての機能が失われてしまう。
【００３１】
本発明において、誘電体基板１やオーバーコート層１０は、導体層や端子電極などを低抵抗金属の銅、銀、金、アルミニウムの群から選ばれる少なくとも１種などの金属を用いるために、８００〜１０００℃の低温で焼成可能な低温焼成セラミックスからなることが望ましく、特に、誘電体基板１やオーバーコート層１０は、同じセラミックスからなることが望ましい。
【００３２】
低温焼成セラミックスとしては、例えば、ＳｉＯ２−Ｂ２Ｏ３系、ＳｉＯ２−Ｂ２Ｏ３−Ａｌ２Ｏ３系、ＳｉＯ２−Ａｌ２Ｏ３−アルカリ金属酸化物系、さらには、これらの系にアルカリ金属酸化物、ＺｎＯ、ＰｂＯ、Ｐｂ、ＺｒＯ２、ＴｉＯ２、等を配合した金属酸化物による混合組成物や、それらをガラス化した非晶質ガラスや結晶化ガラス、さらには、それらのガラスに、Ａｌ２Ｏ３、ＳｉＯ２、フォルステライト、コージェライト、ムライト、ＡｌＮ、Ｓｉ３Ｎ４、ＳｉＣ、ＭｇＴｉＯ３、ＣａＴｉＯ３などの骨材（フィラー）を２０〜８０質量％の割合で添加混合したもの等が挙げられる。
【００３３】
なお、誘電体層１ａ〜１ｈは、通常、１５０μｍ以下の厚さからなるが、特に小型化を図る上では、７５μｍ以下、特に３０〜７５μｍの厚さから構成される。
【００３４】
一方、ビアホール導体８、内部導体層７、表面導体層３、端子電極９は、前述した通り、銅、銀、金、アルミニウムの群から選ばれる少なくとも１種を主たる金属成分とする導体材料によって形成されるが、これらはセラミック誘電体基板１と同時焼成によって形成する上で、Ｂ２Ｏ３−ＳｉＯ２、Ｂ２Ｏ３−ＳｉＯ２−ＰｂＯ、Ｂ２Ｏ３−ＳｉＯ２−ＺｎＯ、Ｂ２Ｏ３−ＳｉＯ２−ＢａＯ、ＣａＯ−Ｂ２Ｏ３−ＳｉＯ２、ＣａＯ−Ａｌ２Ｏ３−Ｂ２Ｏ３−ＳｉＯ２などの低融点ガラスを含むことが望ましい。
【００３５】
また、回路基板の表面に形成される表面導体層３、端子電極９の表面には、半田との濡れ性を改善するために、ニッケル、金などのメッキ層が１〜３μｍの厚みで形成される。
【００３６】
次に、本発明のセラミック回路基板の製造方法を、図３、図４に基いて説明する。
【００３７】
先ず、誘電体層１ａ〜１ｈを形成するためのスリップ材を作製する。本発明によれば、光硬化性のセラミックスリップ材を調製する。例えば、前述したようなセラミック粉末、ガラス粉末、あるいはそれらの混合粉末に、光硬化可能なモノマー、例えばポリオキシエチル化トリメチロールプロパントリアクリレートと、有機バインダ、例えばアルキルメタクリレートと、可塑剤とを、有機溶剤、例えばエチルカルビトールアセテートに混合し、ボールミルで混練して調製する。
【００３８】
尚、上述の実施例では、溶剤系スリップ材を作製しているが、親水性の官能基を付加した光硬化可能なモノマー、例えば多官能基メタクリレートモノマー、有機バインダ、例えばカルボキシル変性アルキルメタクリレートを用いて、イオン交換水で混練した水系スリップ材であっても良い。
【００３９】
次に、表面導体層３、内部導体層７、ビアホール導体８および端子電極９を形成するための導電性ペーストを調製する。導電性ペーストは、銅、銀、金、アルミニウムの群から選ばれる少なくとも１種の低抵抗金属粉末に、前述したような低融点ガラス、さらにはエチルセルロースなどの有機バインダ、トルエン、２，２，４−トリメチル−１，３−ペンタジオールモノイソブチレートなどの有機溶剤を混合し、３本ローラにより均質混練して調製される。
【００４０】
本発明のセラミック回路基板の製造方法として、まず、図３（ａ）に示すように、樹脂フィルム、金属フィルムなどからなる基材２０上に、前記光硬化性を有するセラミックスリップ材を所定の厚みで全面に塗布してセラミック成形体層２１を形成する。
【００４１】
そして、図３（ｂ）に示すように、このセラミック成形体層２１に、端子電極形状の貫通孔２１ａを形成する。この貫通孔２１ａの形成にあたっては、感光性を有するセラミック成形体層２１上に、貫通孔２１ａが形成される領域が遮光されるようなフォトターゲットを載置して、例えば、超高圧水銀灯を光源として用いて露光を行なう。これにより、セラミック成形体層２１の貫通孔２１ａが形成される領域においては、光硬化可能なモノマーの光重合反応がおこらず、貫通孔２１ａが形成される領域以外のセラミック成形体層２１の領域においては、光重合反応が起こる。ここで光重合反応が起こった部位を露光部といい、光重合反応が起こらない部位を非露光部という。その後、現像処理を行う。現像処理は、セラミック成形体層２１の非露光部を現像液で除去するもので、具体的には、例えば、トリエタノールアミン水溶液などの現像液を噴霧処理して行う。この現像処理により、セラミック成形体層２１における非露光部を溶解除去して貫通孔２１ａを形成する。
【００４２】
この時、フォトターゲットとしては、貫通孔２１ａの角部が図２に示したような曲率半径を有するＲ形状のパターンを有することが必要である。
【００４３】
その後、図３（ｃ）に示すように、貫通孔２１内に前記導体ペーストをスクリーン印刷などによって、充填して端子電極パターン２２を形成する。かかる工程によれば、セラミック成形体層２１の厚みが、端子電極パターン２２の厚みと同一となるとともに、端子電極パターン２２の基材２０側表面と、セラミック成形体層２１の基材２０側表面とは実質的に同一平面を形成することになる。
【００４４】
次に、図３（ｄ）に示すように、端子電極パターン２２およびセラミック成形体層２２の表面に、表面導体層３を形成する導体パターン２３をスクリーン印刷法等によって印刷、塗布形成する。
【００４５】
そして、図３（ｅ）に示すように、この導体パターン２３を形成した全面に、上記セラミックスリップ材を全面に塗布して誘電体層２４を形成する。
【００４６】
その後、図４（ｆ）に示すように、誘電体層２４に必要に応じて貫通孔２５を形成し、図４（ｇ）に示すように、この誘電体層２４の貫通孔２５内に前記導体ペーストをスクリーン印刷等によって充填してビアホール導体２６を形成する。
【００４７】
なお、貫通孔２５の形成にあたっては、図３（ｂ）の貫通孔２１ａの形成と同様な方法で形成される。この誘電体層２４を光硬化性の樹脂を含むスリップで形成し、露光・現像処理することによって、貫通孔２５として、直径が５００μｍ以下、特に２００μｍ以下、深さが２００μｍ以下、特に１００μｍ以下の貫通孔を高い精度で形成することができる。
【００４８】
そして、ビアホール導体２６を形成した誘電体層２４を表面に、前記図３（ｄ）（ｅ）、図４（ｆ）（ｇ）に示すように、貫通孔形成、貫通孔への導体ペースト充填を繰り返し、図４（ｈ）のような積層物２７を形成する。
【００４９】
そして、この積層物２７から、基材２０を除去して、図４（ｉ）の積層体２８を形成した後、所定の温度で焼成することによって本発明の多層回路基板を作製することができる。なお、焼成にあたっては、作製された積層体２８を脱バイ工程で、成形体中に含まれている有機バインダ、光硬化可能なモノマーを消失し、焼成工程にて窒素などの不活性雰囲気中で８００〜１０５０℃の温度で焼成することによって緻密化させる。
【００５０】
その後、必要に応じて、表面処理として、さらに、基板表面に厚膜抵抗膜や厚膜保護膜の印刷・焼きつけ、メッキ処理、さらにＩＣチップを含む電子部品４、６の接合を行うことによってセラミック回路基板を作製することができる。
【００５１】
尚、図２のセラミック回路基板においては、誘電体基板１の上面側のみに表面導体層３、電子部品４、６が形成されているが、絶縁体基板１の下面側にも形成してもよい。
【００５２】
また、表面導体層３は、絶縁層１ａ〜１ｈの焼成された積層体の表面に、印刷・乾燥し、所定雰囲気で焼きつけを行っても良い。例えば、内部導体層７、８、９にＡｇ系導体を用い、表面導体層３としてＣｕ系導体を用いる場合、焼成された積層体の表面に、Ｃｕ系導体の印刷・乾燥を行い、中性雰囲気又は還元性雰囲気で７８０℃（ＡｇとＣｕの共晶点）以下の温度で焼成する。
【００５３】
【実施例】
以下に、図３、４に基づき、本発明を具体例で説明する。
【００５４】
先ず、マイラーフィルム２０上にオーバーコート層となる感光性スラリーを塗布乾燥し、焼成後の厚みが３５μｍとなるセラミック成形体層２１を形成した。感光性スラリーは、セラミック原料粉末と、光硬化可能なモノマー（ポリオキシエチル化トリメチロールプロパントリアクリレート）と、有機バインダ（アルキルメタクリレート）と、可塑剤とを、有機溶剤（エチルカルビトールアセテート）に混合し、ボールミルで混練して作製した。
【００５５】
セラミック原料粉末は、０．９５モルＭｇＴｉＯ３−０．０５モルＣａＴｉＯ３で表される主成分１００質量部に対して、ＢをＢ２Ｏ３換算で１０質量部、ＬｉをＬｉＣＯ３換算で５質量部添加したものを用いた。
【００５６】
次に、セラミック成形体層２１上に、フォトターゲットを載置して、超高圧水銀灯（照度３０ｍＷ／ｃｍ２）を光源として１０秒間露光した。フォトターゲットは、端子電極部となる１．０ｍｍ〜０．５ｍｍ角の略方形状のパターンを必要数適宜の間隔にて配置し、かつそのパターンの角部を曲率半径を０．０５〜１．５になるように設計したマスクを用いた。そしてトリエタノールアミン水溶液を現像液として用いてスプレー現像により端子電極用の貫通孔２１ａを形成した。
【００５７】
次に、貫通孔２１ａに導電性ペーストを充填してビアホール導体２２を形成し、引き続き、導体ペーストを印刷して焼成後の厚さが１５μｍの導体パターン２３を印刷形成した。
【００５８】
なお、導体ペーストは、Ａｇ粉末に、バリウムホウ珪酸ガラス粉末と、セルロース、有機溶剤を加えボールミルで混合したものを使用した。
【００５９】
この後、さらに上記のような工程を繰り返して、６層の誘電体層と内部配線層、表面配線層を有する積層体２７を形成した。
【００６０】
その後、大気中で３００℃で８時間で脱バインダ処理した後、９００℃大気中で６時間焼成を行い、多層回路基板を作製した。作製した多層回路基板について、以下の評価を行った。
【００６１】
端子電極にスズメッキ銅線を半田付けし、垂直に引っ張り上げ、端子電極が外れた後の、端子電極形成部分の周囲のオーバーコート層へのクラックの発生の有無を観察した。
【００６２】
また、プリント基板からなるマザーボード表面の回路に、端子電極を半田付けすることで、多層回路基板をマザーボードに実装した。そして、この実装基板を湿度８５％、８５℃の高温多湿雰囲気中で１００時間保持した毎に、所定の回路の容量値を測定し、容量変化が観察されるまでの時間を表１に示した。なお、測定は最高１０００時間まで測定した。
【００６３】
測定では、図５に示すように、多層回路基板Ａの最下層に、端子電極９と接続され、オーバーコート層１０によって被覆されたグランド層１１を形成し、誘電体層１ｈを挟んで対向電極７ａを形成して、この多層回路基板ＡをマザーボードＢに、半田１３によって実装した後のマザーボードＢ表面の回路１４と、多層回路基板Ａにおいて対向電極７ａに電気的に接続された端子１５との間の容量を測定した。結果は表１に示した。
【００６４】
比較例
従来の多層回路基板の製造方法に基づき、実施例１で用いたセラミック組成物と全く同じ組成物のスラリーを用いてドクターブレード法によってグリーンシートを作製した後、このセラミックグリーンシートに、実施例１で用いた導電性ペーストを用いて、焼成後の厚みが１５μｍとなる表面導体層、内部導体層および端子電極を印刷形成し、あるいはグリーンシートにマイクロドリルで貫通孔を形成して導体ペーストを充填して直径が１５０μｍのビアホール導体を形成し、それらを積層した。さらに、上記スラリーを端子電極の周囲に、焼成後の厚みが１５〜３０μｍとなるようにスクリーン印刷してオーバーコート層を形成した。
【００６５】
その後、実施例と同様な条件で脱バインダ処理、焼成を行い、セラミック多層回路基板を得た。そして、実施例１と同様な評価を行った。
【００６６】
【表１】

Figure 2004063703
【００６７】
表１の結果から明らかなように、従来品においては、オーバーコート層と電極部の段差にクラックや接合が不十分な部分が発生し、オーバーコート層の厚みが薄い場合、クラックの発生はないものの高温高湿中での信頼性に欠け、また、オーバーコート層を厚くすると、クラックの発生が見られた。
【００６８】
これに対して、本発明によれば、水分の侵入防止のために、オーバーコート層の厚みを厚くしても引っ張り試験後においてもオーバーコート層にクラックの発生はほとんど認められず、高温多湿雰囲気中でも高い信頼性を示した。但し、端子電極の略方形形状において、角部の曲率半径が０．１ｍｍよりも小さいと、角部を起点とするオーバーコート層のクラックの発生が認められた。
【００６９】
【発明の効果】
以上のように、本発明によれば、端子電極の周囲に同一平面となるオーバーコート層を形成し、且つ端子電極の回路基板の内側に位置する角部が曲率半径０．１ｍｍ以上の曲面からなる略方形によって形成することによって、端子電極の接着強度を高めることができるとともに、マザーボードに半田付けする際に安定した半田付けを行なうことが可能となる。
【００７０】
また、オーバーコート層の厚みを任意の厚みとすることが可能となるために、外部の水分等の侵入に対する絶縁能力が向上した長期絶縁信頼性の高い基板を提供することが出来る。
【図面の簡単な説明】
【図１】本発明のセラミック多層回路基板の一例を示す（ａ）概略斜視図と、（ｂ）概略断面図である。
【図２】本発明のセラミック多層回路基板における端子電極の構造を説明するための（ａ）概略裏面図、（ｂ）（ｃ）端子電極の拡大図である。
【図３】本発明のセラミック多層回路基板の製造方法を説明するための工程図である。
【図４】本発明のセラミック多層回路基板の製造方法を説明するための図３に続く工程図である。
【図５】特性評価用のセラミック多層回路基板の要部拡大断面図である。
【図６】従来のセラミック多層回路基板の概略断面図である。
【符号の説明】
Ａ　セラミック多層回路基板
１　誘電体基板
１ａ〜１ｈ　誘電体層
２　側面導体層
３　表面導体層
４　チップ部品
７　内部導体層
８　ビアホール導体
９　端子電極
１０　オーバーコート層[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a ceramic multilayer circuit board used for a high-frequency module used for a mobile communication device or the like, and relates to an improvement in a terminal electrode structure for transmitting a signal to an external motherboard.
[0002]
[Prior art]
2. Description of the Related Art In recent years, electronic devices have become smaller and lighter and more portable, and circuit blocks used for them have been developed to be smaller, lighter and thinner, to be surface-mounted, and to be made into composite modules in response to the trend. In such a trend, ceramic multilayer circuit boards using ceramics are frequently used due to features such as miniaturization due to the built-in elements and low dielectric loss.
[0003]
In the ceramic multilayer circuit board, small components such as an IC chip and a chip capacitor are usually mounted on one of the main surfaces of the substrate, and terminal electrodes for connecting the substrate to a motherboard are formed on the other surface.
[0004]
The terminal electrodes have a role of connecting the board to the motherboard via solder, and are required to have functions of transmitting electric signals and fixing the wiring board to the motherboard.
[0005]
In response to this requirement, as shown in FIG. 6, a terminal electrode 32 is formed on the back surface of a wiring board 31, and the periphery of the terminal electrode 32 is covered with an overcoat layer 33 made of the same material as the substrate. The electrode 32 is prevented from peeling off from the peripheral portion.
[0006]
[Problems to be solved by the invention]
However, as described above, in the structure in which the peripheral portion of the terminal electrode 32 is covered with the overcoat layer 33, the connection surface to be actually connected by solder or the like is formed at a position one step lower than the overcoat layer 33. Will be. Therefore, various problems occur.
[0007]
First, the terminal electrode 32 is formed at a position depressed by one step from the surface of the wiring board 31. However, if the level difference becomes large, there is a problem that the connection reliability is reduced when the wiring board 31 is joined to a mother board by soldering. there were.
[0008]
In order to reduce the level difference of the terminal electrode 32, it is effective to reduce the thickness of the overcoat layer 33. As a result, the peel strength of the terminal electrode 32 after soldering is reduced, and Deterioration of the bonding strength between the motherboard 31 and the motherboard occurs.
[0009]
In addition, when the thickness of the overcoat layer 33 is reduced, there is a problem that the ability to infiltrate external moisture and the like is reduced, and the long-term insulation reliability of the wiring board is reduced.
[0010]
Further, the terminal electrode 32 is bonded to another circuit board by soldering or the like. When an excessive stress is applied to such a terminal electrode 32, a crack occurs in the overcoat layer 33 around the terminal electrode 32. There is a problem that moisture is likely to enter through cracks and reduce reliability.
[0011]
Therefore, the present invention provides a highly reliable ceramic multilayer circuit board having no step between the surface of the dielectric substrate and excellent solder mountability and preventing intrusion of moisture from the outside, and efficiently manufacturing the same. It is intended to provide a method for the above.
[0012]
[Means for Solving the Problems]
The ceramic multilayer circuit board of the present invention is formed by applying a plurality of terminal electrodes for transmitting signals to the outside on the surface of the ceramic dielectric substrate, and around the terminal electrodes, the terminal electrodes are substantially formed. An overcoat layer is formed so as to be on the same plane, and one corner portion of the terminal electrode located inside the substrate has a substantially rectangular shape having a curved surface with a radius of curvature of 0.1 mm or more. It is.
[0013]
According to the ceramic multilayer circuit board, the overcoat layer is formed on the surface of the wiring circuit layer on the terminal electrode forming surface of the dielectric substrate, and has a thickness of 25 μm or more. .
[0014]
Further, as a method for manufacturing such a ceramic multilayer circuit board, (a) a ceramic slip containing at least a photocurable monomer and oligomer and a ceramic material is applied to a support plate and dried to form a first overcoat. (B) forming a substantially rectangular terminal electrode shape having a curved surface with a radius of curvature of 0.1 mm or more on the surface of the first overcoat layer molded product; Placing a mask, performing an exposure process through the mask, and curing the exposed portion; and (c) performing a development process of the first overcoat layer molded body, and forming a through hole for the terminal electrode. Forming a terminal electrode by filling a conductive paste into the through-hole for forming the terminal electrode in the first overcoat layer molded body; and (e) forming the terminal electrode. A step of applying the ceramic slip to a surface of the first overcoat layer formed body on which the secondary electrode is formed to form a second overcoat layer formed body; (f) the second overcoat layer Exposing and developing the molded body to form a through-hole for forming a via-hole; and (g) filling the through-hole with a conductive paste to form a via-hole conductor and, if necessary, A step of printing and applying a conductive paste on the surface of the second overcoat layer in a circuit pattern; and (h) a step of removing a support plate from the laminate formed by the first and second overcoat layer molded bodies. (J) baking the laminated molded body from which the support plate has been peeled off.
[0015]
According to the present invention, since the surface of the terminal electrode and the surface of the overcoat layer formed therearound are substantially coplanar, when the multilayer circuit board is soldered to a motherboard, Stable soldering can be performed without being affected by irregularities near the electrodes.
[0016]
Further, the overcoat layer is formed on the surface of the wiring circuit layer on the terminal electrode forming surface of the dielectric substrate, and is formed to have a thickness of 25 μm or more, thereby improving the insulating ability against penetration of external moisture and the like. It is possible to improve the long-term insulation reliability of the substrate.
[0017]
In addition, excessive stress was applied to the terminal electrode by forming the terminal electrode into a structure embedded in the overcoat layer and forming the corners of the terminal electrode with a curved surface having a specific radius of curvature. Also in this case, it is possible to effectively prevent cracks from being generated in the dielectric layer around the terminal electrodes.
[0018]
In addition, according to the manufacturing method of the present invention, the overcoat layer can be designed to have an arbitrary thickness because it can be always flush with the surface of the terminal electrode. As a result, it is possible to form an overcoat layer having a thickness necessary for improving the insulation ability against intrusion of external moisture and the like, and to improve the long-term insulation reliability of the multilayer circuit board.
[0019]
Furthermore, by forming the corners of the terminal electrodes into an R shape, it is possible to prevent the occurrence of excessive strain on the corners in each of the forming, laminating, and firing steps. Cracks are prevented from occurring, and product reliability is improved.
[0020]
BEST MODE FOR CARRYING OUT THE INVENTION
FIG. 1 shows (a) a schematic perspective view and (b) a schematic cross-sectional view of an example of the ceramic multilayer circuit board of the present invention.
[0021]
According to the ceramic multilayer circuit board A shown in FIG. 1, the side surface conductor layer 2 and the surface conductor layer 3 are mounted on the side and surface of the dielectric substrate 1 made of a ceramic sintered body, and the back surface is mounted on a motherboard or the like. Are formed. On the surface of the circuit board A, chip components 4 such as ICs, inductors, resistors, and capacitors are mounted by soldering and connected to the surface conductor layer 3.
[0022]
A cavity 5 is formed on the surface of the dielectric substrate 1, and a semiconductor bare chip 6 is accommodated in the cavity 5, and is connected to the surface conductor layer 3 by a wire. On the surface conductor layer 3 of the dielectric substrate 1, a thick resistor film or a thick protective film is formed or plated as required.
[0023]
The dielectric substrate 1 is specifically formed of a laminate of dielectric layers 1a to 1h, as shown in a schematic sectional view of FIG. 1B, and an internal conductor layer is interposed between the dielectric layers. 7 are provided, and are electrically connected between the internal conductor layers 7 or to the surface conductor layer 3 by via-hole conductors 8.
[0024]
Further, FIG. 2 shows (a) a schematic perspective view of the back surface of the dielectric substrate 1 and (b) and (c) an enlarged sectional view of a main part. In the wiring board of the present invention, as shown in FIG. 2, a plurality of terminal electrodes 9 are arranged on the edge or inside on the back surface of the dielectric substrate 1. As shown in FIG. 1B, an overcoat layer 10 is formed around the terminal electrode 9 so as to be substantially flush with the surface of the terminal electrode 9. The surface conductor layer 3 formed on the back surface of the dielectric substrate 1 is covered with the overcoat layer 10 except for the terminal electrodes 9. Note that “substantially the same plane” means that the step is 2 μm or less, particularly 1 μm or less.
[0025]
As described above, since the surface of the terminal electrode 9 and the surface of the overcoat layer 10 are substantially coplanar, when the multilayer circuit board is soldered to the motherboard, the terminal electrode 9 is moved relative to the motherboard. Stable soldering can be performed.
[0026]
Further, the overcoat layer 10 functions as a protective layer for the surface conductor layer 3, and the insulation resistance between the via-hole conductor 8 and the internal conductor layer 7 as well as the surface conductor layer 3 due to the penetration of moisture. Can be prevented from decreasing.
[0027]
In order to effectively prevent such intrusion of moisture and the like, the thickness of the overcoat layer 10 is desirably 25 μm or more, particularly preferably 30 μm or more.
[0028]
According to the present invention, as shown in FIG. 2, the terminal electrode 9 has a substantially rectangular shape, and as shown in FIG. 2B, the terminal electrode 9 formed on the edge of the dielectric substrate 1. Of the outer shape, the corner located inside the dielectric substrate 1 has a substantially rectangular shape having a curved surface with a radius of curvature (R) of 0.1 mm or more, particularly 0.2 mm or more. Further, as shown in FIG. 2C, in the case of the terminal electrode 9 formed inside the dielectric substrate 1, the four corners are 0.1 mm or more, particularly 0.2 mm or more, and more preferably 0.1 mm or more. It has a substantially square shape with a curved surface of 3 mm or more.
[0029]
This is because the terminal electrode 9 formed on the same plane as the overcoat layer 10 is mounted on an external circuit board by soldering or the like by setting the radius of curvature to 0.1 mm or more. Even when an excessive stress is applied to the terminal electrode 9 due to a mechanical shock or the like, it is possible to prevent the overcoat layer 10 around the terminal electrode 9 from cracking.
[0030]
Therefore, if the radius of curvature is smaller than 0.1 mm, distortion concentrates on the corners, and cracks occur in the overcoat layer 10 around the corners. The function as a protective layer is lost.
[0031]
In the present invention, the dielectric substrate 1 and the overcoat layer 10 are made of a low-resistance metal such as at least one selected from the group consisting of copper, silver, gold, and aluminum. It is desirable that the dielectric substrate 1 and the overcoat layer 10 be composed of the same ceramics, and that the dielectric substrate 1 and the overcoat layer 10 be composed of the same ceramics.
[0032]
Examples of low-temperature fired ceramics include SiO 2 —B 2 O 3 , SiO 2 —B 2 O 3 —Al 2 O 3 , SiO 2 —Al 2 O 3 —alkali metal oxides, and the like. A mixed composition of a metal oxide in which an alkali metal oxide, ZnO, PbO, Pb, ZrO 2 , TiO 2, etc. are blended into a system, an amorphous glass or a crystallized glass obtained by vitrifying them, and further, Aggregates (fillers) such as Al 2 O 3 , SiO 2 , forsterite, cordierite, mullite, AlN, Si 3 N 4 , SiC, MgTiO 3 , and CaTiO 3 in a ratio of 20 to 80 mass%. Additives and the like can be mentioned.
[0033]
The dielectric layers 1a to 1h usually have a thickness of 150 μm or less. However, in order to reduce the size in particular, the dielectric layers 1a to 1h have a thickness of 75 μm or less, particularly 30 to 75 μm.
[0034]
On the other hand, the via-hole conductor 8, the internal conductor layer 7, the surface conductor layer 3, and the terminal electrode 9 are formed of a conductor material containing at least one main metal component selected from the group consisting of copper, silver, gold, and aluminum, as described above. These are formed by co-firing with the ceramic dielectric substrate 1, and are made of B 2 O 3 —SiO 2 , B 2 O 3 —SiO 2 —PbO, B 2 O 3 —SiO 2 —ZnO, B 2 It is desirable to include a low-melting glass such as O 3 —SiO 2 —BaO, CaO—B 2 O 3 —SiO 2 , or CaO—Al 2 O 3 —B 2 O 3 —SiO 2 .
[0035]
On the surface of the surface conductor layer 3 and the terminal electrodes 9 formed on the surface of the circuit board, a plating layer of nickel, gold or the like is formed with a thickness of 1 to 3 μm to improve wettability with solder. You.
[0036]
Next, a method for manufacturing a ceramic circuit board according to the present invention will be described with reference to FIGS.
[0037]
First, a slip material for forming the dielectric layers 1a to 1h is manufactured. According to the present invention, a photocurable ceramic slip material is prepared. For example, the above-described ceramic powder, glass powder, or a powder mixture thereof, a photocurable monomer, for example, polyoxyethylated trimethylolpropane triacrylate, and an organic binder, for example, alkyl methacrylate, and a plasticizer. It is prepared by mixing with an organic solvent such as ethyl carbitol acetate and kneading with a ball mill.
[0038]
In the above-described embodiment, a solvent-based slip material is prepared, but a photocurable monomer having a hydrophilic functional group added thereto, for example, a polyfunctional methacrylate monomer, an organic binder, for example, a carboxyl-modified alkyl methacrylate is used. Alternatively, an aqueous slip material kneaded with ion-exchanged water may be used.
[0039]
Next, a conductive paste for forming the surface conductor layer 3, the internal conductor layer 7, the via-hole conductor 8, and the terminal electrode 9 is prepared. The conductive paste is formed by adding at least one low-resistance metal powder selected from the group consisting of copper, silver, gold, and aluminum to the above-mentioned low-melting glass, an organic binder such as ethyl cellulose, toluene, 2,2,4, An organic solvent such as trimethyl-1,3-pentadiol monoisobutyrate is mixed, and the mixture is homogeneously kneaded by a three-roller.
[0040]
As shown in FIG. 3A, the method for manufacturing a ceramic circuit board according to the present invention comprises first applying the photocurable ceramic slip material to a predetermined thickness on a base material 20 such as a resin film or a metal film. To form a ceramic molded body layer 21.
[0041]
Then, as shown in FIG. 3B, a through-hole 21 a having a terminal electrode shape is formed in the ceramic molded body layer 21. In forming the through-hole 21a, a photo target is placed on the ceramic molded body layer 21 having photosensitivity so that the area where the through-hole 21a is formed is shielded from light. Exposure is performed using Accordingly, in the region of the ceramic molded body layer 21 where the through hole 21a is formed, the photopolymerization reaction of the photocurable monomer does not occur, and the region of the ceramic molded body layer 21 other than the region where the through hole 21a is formed. In, a photopolymerization reaction occurs. Here, the portion where the photopolymerization reaction has occurred is referred to as an exposed portion, and the portion where the photopolymerization reaction does not occur is referred to as a non-exposed portion. Thereafter, a development process is performed. The developing treatment is for removing the non-exposed portions of the ceramic molded body layer 21 with a developing solution, and specifically, is performed by spraying a developing solution such as a triethanolamine aqueous solution. By this developing treatment, the non-exposed portion in the ceramic molded body layer 21 is dissolved and removed to form the through-hole 21a.
[0042]
At this time, as the photo target, it is necessary that the corner of the through hole 21a has an R-shaped pattern having a radius of curvature as shown in FIG.
[0043]
Thereafter, as shown in FIG. 3C, the conductor paste is filled in the through holes 21 by screen printing or the like to form terminal electrode patterns 22. According to this step, the thickness of the ceramic molded body layer 21 becomes the same as the thickness of the terminal electrode pattern 22, and the surface of the terminal electrode pattern 22 on the base material 20 side and the surface of the ceramic molded body layer 21 on the base material 20 side Will form a substantially same plane.
[0044]
Next, as shown in FIG. 3D, a conductor pattern 23 for forming the surface conductor layer 3 is printed and coated on the surface of the terminal electrode pattern 22 and the ceramic molded body layer 22 by a screen printing method or the like.
[0045]
Then, as shown in FIG. 3 (e), the above-mentioned ceramic slip material is applied to the entire surface on which the conductor pattern 23 is formed to form a dielectric layer 24.
[0046]
Thereafter, as shown in FIG. 4F, a through hole 25 is formed in the dielectric layer 24 as necessary, and as shown in FIG. 4G, the through hole 25 is formed in the through hole 25 of the dielectric layer 24. The via paste 26 is formed by filling the conductor paste by screen printing or the like.
[0047]
In forming the through holes 25, the through holes 25 are formed in the same manner as the formation of the through holes 21a in FIG. The dielectric layer 24 is formed of a slip containing a photocurable resin, and is exposed and developed to form a through hole 25 having a diameter of 500 μm or less, particularly 200 μm or less, and a depth of 200 μm or less, particularly 100 μm or less. Through holes can be formed with high accuracy.
[0048]
Then, as shown in FIGS. 3 (d) (e), 4 (f) and 4 (g), a through hole is formed, and a conductive paste is filled into the through hole, as shown in FIGS. Is repeated to form a laminate 27 as shown in FIG.
[0049]
Then, after removing the base material 20 from the laminate 27 to form the laminate 28 of FIG. 4I, the multilayer circuit board of the present invention can be manufactured by firing at a predetermined temperature. . In the firing, the prepared laminate 28 is removed from the organic binder and the photo-curable monomer contained in the molded body in the de-buying step, and the firing is performed in an inert atmosphere such as nitrogen in the firing step. It is densified by firing at a temperature of 800 to 1050 ° C.
[0050]
Then, if necessary, as a surface treatment, printing and baking of a thick-film resistive film or a thick-film protective film on the substrate surface, plating, and bonding of electronic components 4 and 6 including IC chips are performed. A circuit board can be manufactured.
[0051]
In the ceramic circuit board of FIG. 2, the surface conductor layer 3 and the electronic components 4 and 6 are formed only on the upper surface side of the dielectric substrate 1. Good.
[0052]
Further, the surface conductor layer 3 may be printed and dried on the surface of the fired laminate of the insulating layers 1a to 1h and baked in a predetermined atmosphere. For example, when an Ag-based conductor is used for the inner conductor layers 7, 8, and 9 and a Cu-based conductor is used for the surface conductor layer 3, the Cu-based conductor is printed and dried on the surface of the fired laminate to obtain a neutral conductor. Firing is performed at a temperature of 780 ° C. (eutectic point of Ag and Cu) or less in an atmosphere or a reducing atmosphere.
[0053]
【Example】
Hereinafter, the present invention will be described with reference to FIGS.
[0054]
First, a photosensitive slurry to be an overcoat layer was applied on the mylar film 20 and dried to form a ceramic molded body layer 21 having a thickness of 35 μm after firing. The photosensitive slurry is obtained by mixing a ceramic raw material powder, a photocurable monomer (polyoxyethylated trimethylolpropane triacrylate), an organic binder (alkyl methacrylate), and a plasticizer into an organic solvent (ethyl carbitol acetate). It was prepared by mixing and kneading with a ball mill.
[0055]
The ceramic raw material powder is such that B is 10 parts by mass in terms of B 2 O 3 and Li is 5 parts by mass in terms of LiCO 3 with respect to 100 parts by mass of the main component represented by 0.95 mol MgTiO 3 -0.05 mol CaTiO 3. What was added by mass part was used.
[0056]
Next, a photo target was placed on the ceramic molded body layer 21 and exposed for 10 seconds using an ultra-high pressure mercury lamp (illuminance: 30 mW / cm 2 ) as a light source. In the photo target, a substantially rectangular pattern of 1.0 mm to 0.5 mm square serving as a terminal electrode portion is disposed at an appropriate number of required intervals, and the corners of the pattern have a radius of curvature of 0.05 to 1. A mask designed to be 5 was used. Then, through holes 21a for terminal electrodes were formed by spray development using an aqueous solution of triethanolamine as a developing solution.
[0057]
Next, a conductive paste was filled in the through-holes 21a to form the via-hole conductors 22, and then the conductor paste was printed to form a conductor pattern 23 having a thickness of 15 μm after firing.
[0058]
The conductor paste used was obtained by adding a barium borosilicate glass powder, a cellulose, and an organic solvent to an Ag powder and mixing the resulting mixture with a ball mill.
[0059]
Thereafter, the above steps were further repeated to form a laminate 27 having six dielectric layers, an internal wiring layer, and a surface wiring layer.
[0060]
Then, after performing binder removal treatment at 300 ° C. for 8 hours in the air, baking was performed for 6 hours in the air at 900 ° C. to produce a multilayer circuit board. The following evaluation was performed about the produced multilayer circuit board.
[0061]
A tin-plated copper wire was soldered to the terminal electrode, pulled up vertically, and after the terminal electrode was detached, the occurrence of cracks in the overcoat layer around the terminal electrode forming portion was observed.
[0062]
Further, a multilayer circuit board was mounted on the motherboard by soldering terminal electrodes to a circuit on the surface of the motherboard made of a printed board. Each time the mounting board was held in a high-temperature and high-humidity atmosphere of 85% humidity and 85 ° C. for 100 hours, the capacitance value of a predetermined circuit was measured, and the time until a capacitance change was observed is shown in Table 1. . The measurement was performed for up to 1000 hours.
[0063]
In the measurement, as shown in FIG. 5, a ground layer 11 connected to the terminal electrode 9 and covered with the overcoat layer 10 is formed on the lowermost layer of the multilayer circuit board A, and the counter electrode is sandwiched between the dielectric layers 1h. 7a, the circuit 14 on the surface of the motherboard B after the multilayer circuit board A is mounted on the motherboard B with the solder 13 and the terminal 15 electrically connected to the counter electrode 7a in the multilayer circuit board A. The volume between them was measured. The results are shown in Table 1.
[0064]
Comparative Example A green sheet was prepared by a doctor blade method using a slurry having the same composition as the ceramic composition used in Example 1 based on a conventional method for manufacturing a multilayer circuit board. Using the conductive paste used in Example 1, a surface conductive layer, an internal conductive layer, and a terminal electrode having a thickness of 15 μm after firing are printed and formed, or a through hole is formed in a green sheet with a microdrill to form a conductive paste. To form a via-hole conductor having a diameter of 150 μm, and these were laminated. Further, the slurry was screen-printed around the terminal electrodes so as to have a thickness after firing of 15 to 30 μm to form an overcoat layer.
[0065]
Thereafter, binder removal processing and firing were performed under the same conditions as in the example, to obtain a ceramic multilayer circuit board. Then, the same evaluation as in Example 1 was performed.
[0066]
[Table 1]
Figure 2004063703
[0067]
As is evident from the results in Table 1, in the conventional product, cracks and insufficient bonding occurred at the steps between the overcoat layer and the electrode portion, and no cracks occurred when the overcoat layer was thin. However, it lacked reliability in high temperature and high humidity, and cracks were observed when the overcoat layer was thickened.
[0068]
On the other hand, according to the present invention, even if the thickness of the overcoat layer is increased to prevent the penetration of moisture, almost no cracks are observed in the overcoat layer even after the tensile test, and the high-temperature and high-humidity atmosphere Among them, it showed high reliability. However, in the substantially square shape of the terminal electrode, when the radius of curvature of the corner was smaller than 0.1 mm, generation of cracks in the overcoat layer starting from the corner was recognized.
[0069]
【The invention's effect】
As described above, according to the present invention, an overcoat layer that is flush with the terminal electrode is formed around the terminal electrode, and the corner of the terminal electrode located inside the circuit board has a radius of curvature of 0.1 mm or more from a curved surface. By forming the terminal electrode in a substantially rectangular shape, the adhesive strength of the terminal electrode can be increased, and stable soldering can be performed when soldering to the motherboard.
[0070]
In addition, since the thickness of the overcoat layer can be set to an arbitrary thickness, it is possible to provide a substrate having a long-term insulation reliability with an improved insulating ability against invasion of external moisture and the like.
[Brief description of the drawings]
FIGS. 1A and 1B are a schematic perspective view and a schematic cross-sectional view showing an example of a ceramic multilayer circuit board according to the present invention.
FIGS. 2A and 2B are schematic back views and (B) and (c) enlarged views of terminal electrodes for explaining the structure of terminal electrodes in the ceramic multilayer circuit board of the present invention.
FIG. 3 is a process diagram illustrating a method for manufacturing a ceramic multilayer circuit board according to the present invention.
FIG. 4 is a process drawing following FIG. 3 for illustrating the method for manufacturing a ceramic multilayer circuit board of the present invention.
FIG. 5 is an enlarged sectional view of a main part of a ceramic multilayer circuit board for characteristic evaluation.
FIG. 6 is a schematic sectional view of a conventional ceramic multilayer circuit board.
[Explanation of symbols]
A Ceramic multilayer circuit board 1 Dielectric substrates 1a to 1h Dielectric layer 2 Side conductor layer 3 Surface conductor layer 4 Chip component 7 Internal conductor layer 8 Via hole conductor 9 Terminal electrode 10 Overcoat layer

Claims (5)

セラミック誘電体基板の表面に信号を外部に伝達するための複数の端子電極を被着形成してなるセラミック多層回路基板において、前記端子電極の周囲に該端子電極と実質的に同一平面となるようにオーバーコート層が形成されているとともに、前記端子電極の基板内側に位置する１つの角部が曲率半径０．１ｍｍ以上の曲面からなる略方形からなることを特徴とするセラミック多層回路基板。In a ceramic multilayer circuit board in which a plurality of terminal electrodes for transmitting a signal to the outside are formed on a surface of a ceramic dielectric substrate, the periphery of the terminal electrode is substantially flush with the terminal electrode. A ceramic multilayer circuit board, wherein an overcoat layer is formed on the substrate, and one corner of the terminal electrode located inside the substrate has a substantially rectangular shape having a curved surface with a radius of curvature of 0.1 mm or more. 前記オーバーコート層が、前記誘電体基板の端子電極形成面における配線回路層の表面に形成されていることを特徴とする請求項１記載のセラミック多層回路基板。2. The ceramic multilayer circuit board according to claim 1, wherein the overcoat layer is formed on a surface of a wiring circuit layer on a terminal electrode forming surface of the dielectric substrate. 前記オーバーコート層の厚みが２５μｍ以上であることを特徴とする請求項１または請求項２記載のセラミック多層回路基板。3. The ceramic multilayer circuit board according to claim 1, wherein the thickness of the overcoat layer is 25 μm or more. （ａ）少なくとも光硬化可能なモノマー及びオリゴマー、セラミック材料を含有するセラミックスリップを支持板上に塗布、乾燥して第１のオーバーコート層成形体を形成する工程と、
（ｂ）該第１のオーバーコート層成形体表面に、角部が曲率半径０．１ｍｍ以上の曲面からなる略方形の端子電極形状が遮光されるようなマスクを載置し、該マスクを介して露光処理を行い、露光部分を硬化させる工程と、
（ｃ）前記第１のオーバーコート層成形体の現像処理を行ない、前記端子電極用の貫通孔を形成する工程と、
（ｄ）前記第１のオーバーコート層成形体における前記端子電極形成用の貫通孔内に、導体ペーストを充填して端子電極を形成する工程と、
（ｅ）前記端子電極が形成された前記第１のオーバーコート層成形体の表面に、前記セラミックスリップを塗布して第２のオーバーコート層成形体を形成する工程と、
（ｆ）前記第２のオーバーコート層成形体に対して、露光・現像処理を施し、ビアホール形成用の貫通孔を形成する工程と、
（ｇ）前記貫通孔に導体ペーストを充填して、ビアホール導体を形成するとともに、必要に応じ、該第２のオーバーコート層の表面に導体ペーストを回路パターンに印刷塗布する工程と、
（ｈ）前記第１および第２のオーバーコート層成形体による積層成形体から支持板を除去する工程と、
（ｊ）支持板を剥離した前記積層成形体を焼成する工程と、
を具備することを特徴とするセラミック多層回路基板の製造方法。(A) coating a ceramic slip containing at least a photocurable monomer and oligomer and a ceramic material on a support plate and drying to form a first overcoat layer molded body;
(B) A mask is placed on the surface of the first overcoat layer molded body so that a substantially square terminal electrode shape having a curved surface with a radius of curvature of 0.1 mm or more is shielded from light, and the mask is placed through the mask. Performing an exposure process to cure the exposed portion;
(C) performing a developing process of the first overcoat layer molded body to form a through hole for the terminal electrode;
(D) filling a through-hole for forming the terminal electrode in the first overcoat layer molded body with a conductive paste to form a terminal electrode;
(E) applying the ceramic slip to a surface of the first overcoat layer formed body on which the terminal electrodes are formed to form a second overcoat layer formed body;
(F) exposing and developing the second overcoat layer molded body to form a through hole for forming a via hole;
(G) filling the through-hole with a conductive paste to form a via-hole conductor and, if necessary, printing and applying a conductive paste on the surface of the second overcoat layer in a circuit pattern;
(H) removing a support plate from a laminate formed from the first and second overcoat layer molded bodies;
(J) baking the laminated molded body from which the support plate has been peeled off;
A method for manufacturing a ceramic multilayer circuit board, comprising: 前記第１のオーバーコート層成形体の焼成後の厚みが２５μｍ以上であることを特徴とする請求項４記載のセラミック多層回路基板の製造方法。5. The method for manufacturing a ceramic multilayer circuit board according to claim 4, wherein the thickness of the first overcoat layer formed body after firing is 25 [mu] m or more.
JP2002218951A 2002-07-26 2002-07-26 Ceramic multilayered circuit board and its manufacturing method Pending JP2004063703A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002218951A JP2004063703A (en) 2002-07-26 2002-07-26 Ceramic multilayered circuit board and its manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002218951A JP2004063703A (en) 2002-07-26 2002-07-26 Ceramic multilayered circuit board and its manufacturing method

Publications (1)

Publication Number Publication Date
JP2004063703A true JP2004063703A (en) 2004-02-26

Family

ID=31939979

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002218951A Pending JP2004063703A (en) 2002-07-26 2002-07-26 Ceramic multilayered circuit board and its manufacturing method

Country Status (1)

Country Link
JP (1) JP2004063703A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8174939B2 (en) 2006-09-07 2012-05-08 Panasonic Corporation Optical head and optical disc device
CN103177875A (en) * 2011-12-23 2013-06-26 株式会社村田制作所 Monolithic ceramic electronic component

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8174939B2 (en) 2006-09-07 2012-05-08 Panasonic Corporation Optical head and optical disc device
CN103177875A (en) * 2011-12-23 2013-06-26 株式会社村田制作所 Monolithic ceramic electronic component
JP2013134999A (en) * 2011-12-23 2013-07-08 Murata Mfg Co Ltd Laminated ceramic electronic component
US9148109B2 (en) 2011-12-23 2015-09-29 Murata Manufacturing Co. Ltd. Monolithic ceramic electronic component

Similar Documents

Publication Publication Date Title
JP2003101225A (en) Ceramic substrate and divided circuit board
JP2000277916A (en) Substrate and split substrate
JP2004063703A (en) Ceramic multilayered circuit board and its manufacturing method
JP4061188B2 (en) Composite sheet manufacturing method and laminate manufacturing method
JP2004179181A (en) Method of manufacturing composite sheet and laminated component
JP2005216999A (en) Multilayer wiring board, high frequency module and portable terminal apparatus
JP3236769B2 (en) Ceramic substrate, method of manufacturing the same, and divided circuit board
JPH11273997A (en) Electronic part and its manufacture
JP2004031699A (en) Ceramic circuit board and method for manufacturing the same
JP4666950B2 (en) Composite, composite manufacturing method, and laminated part manufacturing method
JP2001044644A (en) Multilayer circuit board and its manufacture
JPH09298368A (en) Ceramic wiring board
JP2004259995A (en) Circuit board mounted with electronic component and manufacturing method thereof
JP3563577B2 (en) Electronic component surface mounting substrate
JP3500244B2 (en) Manufacturing method of ceramic substrate
JP3495203B2 (en) Circuit board manufacturing method
JP2002141646A (en) Circuit board
JP2005072500A (en) Composite sheet, laminate, method for manufacturing them, and laminated part
JP2004179525A (en) Composite sheet, laminated component, and manufacturing method thereof
JP2001015930A (en) Multilayer printed wiring board and manufacture thereof
JPH11103170A (en) Multilayered ceramic circuit board with built-in resistor
JP2001185851A (en) Producing method for multilayer substrate
JP2002231860A (en) Electronic part device
JP4610113B2 (en) Manufacturing method of ceramic multilayer substrate
JP3493264B2 (en) Circuit board

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050118

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060922

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060926

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070206