JP3236769B2 - Ceramic substrate, method of manufacturing the same, and divided circuit board - Google Patents

Ceramic substrate, method of manufacturing the same, and divided circuit board

Info

Publication number
JP3236769B2
JP3236769B2 JP34225595A JP34225595A JP3236769B2 JP 3236769 B2 JP3236769 B2 JP 3236769B2 JP 34225595 A JP34225595 A JP 34225595A JP 34225595 A JP34225595 A JP 34225595A JP 3236769 B2 JP3236769 B2 JP 3236769B2
Authority
JP
Japan
Prior art keywords
insulating layer
molded body
electrode
insulating
divided
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP34225595A
Other languages
Japanese (ja)
Other versions
JPH09186458A (en
Inventor
則光 深水
譲 松本
道信 中宮
晃 井本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP34225595A priority Critical patent/JP3236769B2/en
Publication of JPH09186458A publication Critical patent/JPH09186458A/en
Application granted granted Critical
Publication of JP3236769B2 publication Critical patent/JP3236769B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0097Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/403Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、単位ブロック毎に
分割した際にはそれぞれが複数の端面電極を有する分割
回路基板となるセラミック基板及びその製造方法並びに
分割回路基板に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a ceramic substrate which becomes a divided circuit board having a plurality of end electrodes when divided into unit blocks, a method of manufacturing the same, and a divided circuit board.

【0002】[0002]

【従来技術】近年、電子機器は小型軽量化、携帯化が進
んでおり、それに用いられる回路ブロックもその動向に
呼応する形で、小型軽量薄型化、表面実装化、複合化が
押し進められている。
2. Description of the Related Art In recent years, electronic devices have become smaller, lighter and more portable, and the circuit blocks used therein have been reduced in size, weight, and thickness, surface-mounted, and composited in accordance with the trend. .

【0003】このような動向の中で、セラミック回路基
板は、その優れた放熱性や低誘電損失等の特徴から従来
より多用されており、表面実装用ハイブリッドICを中
心にして幅広く応用されてきた。
[0003] In such a trend, ceramic circuit boards have been widely used because of their excellent heat dissipation properties and low dielectric loss, and have been widely applied mainly to hybrid ICs for surface mounting. .

【0004】従来、表面実装用ハイブリッドICはセラ
ミック回路基板に半田接合されて用いられている。そし
て、その接合確認と信頼性維持の観点から、セラミック
回路基板は端面電極を有する構造とされている。その端
面電極の構造を製造方法の観点からみると、大別して3
種類の製造方法がある。
Conventionally, hybrid ICs for surface mounting are used by being soldered to a ceramic circuit board. The ceramic circuit board has an end face electrode from the viewpoints of joining confirmation and maintaining reliability. From the viewpoint of the manufacturing method, the structure of the end face electrode can be roughly classified into 3
There are different types of manufacturing methods.

【0005】まずスル−ホ−ル厚膜構造と呼ばれる構造
で、既に端面電極用のスル−ホ−ルが形成された未焼成
もしくは既焼成のセラミック基板に吸引等の技術を併用
し、厚膜印刷技術等により導電性ペ−ストをスル−ホ−
ル内壁面にコーティングし、焼き付ける方法により達成
される構造である。本方法の利点は基板を多数個取りで
処理出来る為、即ち、単位ブロック毎に分割した際には
それぞれが複数の端面電極を有する分割回路基板とな
り、工数削減に有利である。
[0005] First, in a structure called a through-hole thick film structure, an unfired or fired ceramic substrate on which a through-hole for an end face electrode has already been formed is combined with a technique such as suction to form a thick film. Conductive paste is converted to sulfo by printing technology, etc.
This is a structure achieved by a method of coating and baking on the inner wall surface of the fuel tank. The advantage of this method is that a plurality of substrates can be processed, that is, when divided into unit blocks, each becomes a divided circuit substrate having a plurality of end face electrodes, which is advantageous in reducing the number of steps.

【0006】第2の構造は単独形成構造と呼ばれる構造
で、単位ブロックに分割された分割回路基板に、基本的
に1端面ずつ厚膜印刷技術等を用いて端面電極をパタ−
ンニング、焼き付けする方法で達成される構造である。
本方法の利点は実装投影面積でみたときにスルーホール
によるデッドスペースがなく、小型化に適した点であ
る。
[0006] The second structure is a so-called single structure, in which end electrodes are patterned on a divided circuit board divided into unit blocks, basically using a thick film printing technique or the like.
This is a structure achieved by lining and baking.
The advantage of this method is that there is no dead space due to a through hole when viewed in a mounting projection area, and the method is suitable for miniaturization.

【0007】第3の構造は第1の構造を応用したもので
あり、セラミック基板が多層化されて構成されている
際、その未焼成のグルーンシート1層毎にスルーホール
を形成し、該スルーホールの内壁面に導電性ペ−ストを
コーティングし、該スルーホール厚膜構造をとったもの
を積層一体化することにより達成される構造である。こ
の利点は内部配線と端面電極の接合がとり易い点にあ
る。
[0007] The third structure is an application of the first structure. When the ceramic substrate has a multilayer structure, a through hole is formed for each unfired green sheet layer. This structure is achieved by coating a conductive paste on the inner wall surface of the hole and laminating and integrating the through-hole thick film structure. This advantage is in that the connection between the internal wiring and the end face electrode can be easily made.

【0008】[0008]

【発明が解決しようとする課題】しかしながら、上記3
種の製造方法による構造は各々以下のような欠点があっ
た。即ち、第1のスル−ホ−ル厚膜構造では、セラミッ
ク基板が内部配線を有していた場合、内部配線と端面電
極の接続信頼性に欠ける。未焼成のセラミック基板が対
象であるならば、それにパンチング工法等によりスル−
ホ−ルを形成する必要があるが、形成時に内部配線が崩
れて端面電極との接点がとれにくい。
However, the above 3)
Each of the structures according to the various manufacturing methods has the following disadvantages. That is, in the first through-hole thick film structure, when the ceramic substrate has the internal wiring, the connection reliability between the internal wiring and the end face electrode is lacking. If the target is an unfired ceramic substrate, the through-hole is punched by a punching method or the like.
Although it is necessary to form a hole, the internal wiring collapses during the formation, making it difficult to make contact with the end face electrode.

【0009】また、既焼成のセラミック回路基板が対象
であるならば、内部配線に含まれる収縮調整用のフラッ
クス成分等がフリー面であるスルホール内壁面に浮き上
がり、端面電極との接合が難しいという課題が生じる。
この課題を解決する為に、エッチング処理等を行うこと
があるが、本処理はセラミッスを腐食する可能性があ
り、且つコストアップにつながる。また、幅の広い端面
電極が必要な場合、フラックス成分等がフリー面である
スルホール内壁面に浮き上がるため、必要な幅を完全に
コーティングすることは難しい。
Further, if a fired ceramic circuit board is the target, a flux component or the like for adjusting shrinkage contained in the internal wiring floats on the inner wall surface of the through hole which is a free surface, and it is difficult to join the end surface electrode. Occurs.
In order to solve this problem, an etching process or the like may be performed, but this process may corrode the ceramics and leads to an increase in cost. Further, when a wide end face electrode is required, it is difficult to completely coat the required width because a flux component and the like float on the inner wall surface of the through hole which is a free surface.

【0010】第2の単独形成構造では、端面を露出させ
る為に、多数個取りが出来ない。従ってセラミック回路
基板の表面に部品を実装する際、実装効率を大きく低下
させてしまう。
In the second single formation structure, since the end face is exposed, a large number of pieces cannot be formed. Therefore, when components are mounted on the surface of the ceramic circuit board, the mounting efficiency is greatly reduced.

【0011】第3の構造も第1の構造と同様に端面電極
の幅が広くなると不適切になる。即ち、この構造では、
スルーホール内壁面のみにコーティングすることが困難
であり、一方、グリーンシートに形成されたスルーホー
ルに導体ペーストを充填する場合には、導体ペーストを
スルーホール内壁面のみに残すには導体ペーストの除去
作業が必要となり、また、導体ペーストをそのまま残し
た場合には導体ペーストが余分に必要となるという問題
があった。さらに、一層毎にパンチング等によりスルー
ホールを形成していたため、スルーホール内壁面が凹凸
となり、端面電極表面も凹凸になりやすいという問題が
あった。
As in the first structure, the third structure becomes unsuitable when the width of the end face electrode is increased. That is, in this structure,
It is difficult to coat only the inner wall surface of the through hole, but when the conductive paste is filled in the through hole formed in the green sheet, it is necessary to remove the conductive paste to leave the conductive paste only on the inner wall surface of the through hole. There is a problem that an operation is required, and if the conductor paste is left as it is, an extra conductor paste is required. Further, since the through holes are formed for each layer by punching or the like, there is a problem that the inner wall surface of the through holes becomes uneven, and the surface of the end face electrode is also likely to be uneven.

【0012】また、第1および第3の構造では、図8に
示すように、絶縁基体40の表面に形成された分割溝4
1が、分割した際には端面電極となる円筒状の導電部材
43を通過していたため、分割溝41で分割すると導電
部材43を直接切断することになり、導電部材43に分
割する際の力が作用し、導電部材43が剥がれ落ちる
等、導電部材43と絶縁基体40の接続信頼性が低下す
るという問題があった。
Further, in the first and third structures, as shown in FIG.
When the substrate 1 was divided, it passed through the cylindrical conductive member 43 serving as an end surface electrode. Therefore, when the substrate 1 was divided by the dividing groove 41, the conductive member 43 was directly cut, and the force required to divide the conductive member 43 was reduced. Act, and the connection reliability between the conductive member 43 and the insulating base 40 is reduced, such as the conductive member 43 peeling off.

【0013】さらに、従来から種々の端面構造や導体形
状が用いられてきたが、金型を用いるパンチング工法に
より端面電極を作成した場合、円及び楕円等の単純形状
による設計を強いられ、導電部材43と絶縁基体40の
接続信頼性や量産性に優れた端面構造が得られなった。
Furthermore, various end face structures and conductor shapes have conventionally been used. However, when end face electrodes are formed by a punching method using a mold, design using a simple shape such as a circle and an ellipse is forced, and a conductive member is formed. An end face structure excellent in connection reliability and mass productivity between the insulating substrate 43 and the insulating base 40 was not obtained.

【0014】[0014]

【課題を解決するための手段】本発明のセラミック基板
は、セラミックスからなる絶縁層を複数積層してなる絶
縁基体と、前記絶縁層間に形成された内部配線と、前記
絶縁基体表面に形成された分割溝と、前記絶縁基体の厚
み方向に形成された端面電極を形成する導電部材とを備
えてなり、前記絶縁基体を前記分割溝で分割した際にそ
れぞれが複数の端面電極を有する分割回路基板となるセ
ラミック基板において、前記導電部材が略U字状をな
し、隣り合う分割回路基板の前記導電部材の端部同士が
前記分割溝を挟んで対向するように所定間隔をおいて形
成してなるとともに、一対の前記導電部材の対向する端
部間に前記分割溝が形成された突出部を介在させたもの
である。
According to the present invention, there is provided a ceramic substrate comprising: an insulating base formed by laminating a plurality of insulating layers made of ceramic; an internal wiring formed between the insulating layers; and a surface formed on the surface of the insulating base. A divided circuit board, comprising: a dividing groove; and a conductive member that forms an end face electrode formed in a thickness direction of the insulating base, and each of the divided circuit boards includes a plurality of end face electrodes when the insulating base is divided by the dividing groove. In the ceramic substrate to be formed, the conductive members are formed in a substantially U shape, and are formed at predetermined intervals so that ends of the conductive members of adjacent divided circuit boards face each other with the division groove interposed therebetween. In addition, a protruding portion in which the dividing groove is formed is interposed between opposing ends of the pair of conductive members.

【0015】また、本発明のセラミック基板の製造方法
は、セラミックスからなる絶縁層を複数積層してなる絶
縁基体と、前記絶縁層間に形成された内部配線とを備え
てなり、前記絶縁基体に形成された分割溝で分割した際
にそれぞれが複数の端面電極を有する分割回路基板とな
るセラミック基板の製造方法において、セラミックスか
らなる絶縁層材料、光硬化可能なモノマー、有機バイン
ダを含有するスリップ材を薄層化し乾燥して絶縁層成形
体を形成する工程と、該絶縁層成形体の表面に前記端面
電極の形成位置を除いて露光処理を施す工程と、露光処
理を施した前記絶縁層成形体を現像処理して、端面電極
を形成する位置に一対の略U字状の端面電極用貫通溝を
その端部同士が対向するように所定間隔をおいて形成す
る工程と、該端面電極用貫通溝内に導電性ペーストを充
填する工程と、前記絶縁層成形体の表面に導電性ペース
トを印刷して内部配線パターンを形成する工程と、前記
端面電極用貫通溝内に導電性ペーストを充填した前記絶
縁層成形体に露光処理前の絶縁層成形体を積層する工程
と、露光処理から積層までの工程を繰り返して形成され
た積層成形体の表面に、前記分割回路基板毎に分割する
ための分割溝を前記一対の略U字状の端面電極用貫通溝
の間を通過するように形成する工程と、該分割溝が形成
された積層成形体を焼成する工程とを具備する方法であ
る。焼成後に、端面電極の表面を半田ぬれ性の良好な金
属でめっき処理することが望ましい。
Further, a method of manufacturing a ceramic substrate according to the present invention comprises: an insulating base formed by laminating a plurality of insulating layers made of ceramic; and an internal wiring formed between the insulating layers. In the method of manufacturing a ceramic substrate to be a divided circuit board each having a plurality of end face electrodes when divided by the divided groove, the insulating layer material made of ceramics, photocurable monomer, slip material containing an organic binder A step of forming an insulating layer molded body by thinning and drying; a step of exposing the surface of the insulating layer molded body except for a position where the end face electrode is formed; and a step of exposing the insulating layer molded body Forming a pair of substantially U-shaped end surface electrode through grooves at predetermined positions at positions where the end surface electrodes are to be formed so that the end portions thereof face each other; and A step of filling a conductive paste in the electrode through-groove, a step of printing a conductive paste on the surface of the insulating layer molded body to form an internal wiring pattern, and a step of forming a conductive paste in the end face electrode through-groove. A step of laminating the insulating layer molded body before the exposure processing on the insulating layer molded body filled with Forming a divided groove for passing through between the pair of substantially U-shaped end surface electrode through-grooves, and firing the laminated molded body having the divided groove formed therein. It is. After firing, it is desirable to plate the surface of the end face electrode with a metal having good solder wettability.

【0016】さらに、本発明の分割回路基板では、絶縁
基体の外周面に形成された凹部に、該凹部に沿って端面
電極を形成してなる分割回路基板において、前記凹部
に、該凹部の内方に突出し、かつ、前記端面電極の端部
を被覆する突出部を設けてなるものである。
Further, according to the divided circuit board of the present invention, in the divided circuit board formed by forming an end face electrode along the concave portion formed on the outer peripheral surface of the insulating base, the concave portion is formed in the concave portion. And a protrusion that protrudes toward the end and covers the end of the end face electrode.

【0017】尚、本発明のセラミックスからなる絶縁層
において、セラミックとはガラスセラミックも含む意味
である。
In the insulating layer made of the ceramic of the present invention, the term "ceramic" includes glass ceramic.

【0018】[0018]

【作用】本発明のセラミック基板によれば、単位ブロッ
ク毎に分割する為の分割溝を、端面電極となる相向かい
合う2つのU字形の間を通るように形成したため、分割
溝に沿って分割しても、端面電極となる導電部材を直接
分割することがなくなり、絶縁基体からの導電部材の剥
がれが抑制され、この導電部材と絶縁基体との接続信頼
性を向上することができる。
According to the ceramic substrate of the present invention, since the dividing groove for dividing each unit block is formed so as to pass between two opposed U-shapes serving as end face electrodes, the dividing groove is divided along the dividing groove. Even if the conductive member serving as the end face electrode is not directly divided, peeling of the conductive member from the insulating base is suppressed, and connection reliability between the conductive member and the insulating base can be improved.

【0019】また、内部配線と端面電極の接続信頼性が
良好であり、製造工数も少なく、多数個取りの可能なセ
ラミック基板が実現可能となる。更に、多数個取りがで
きることから、セラミック基板の表面に部品を実装する
際に実装効率も高くなるという利点があげられる。
Further, the reliability of connection between the internal wiring and the end face electrode is good, the number of manufacturing steps is small, and a ceramic substrate which can be formed in a large number can be realized. Furthermore, since a large number of devices can be formed, there is an advantage that mounting efficiency is improved when components are mounted on the surface of the ceramic substrate.

【0020】本発明のセラミック基板の製造方法では、
端面電極を絶縁層の厚み方向に、絶縁層一層毎に形成す
る発想は、従来の技術で説明した第3の方法と基本的に
同様である。但し、第3の方法のようにスルーホールを
形成した場合と異なり、端面電極に相当する部分(端面
電極用貫通溝)に端面電極導体を埋め込むような形成方
法であることが特徴である。スルーホール方式では、埋
め込まれた導体が剥離するという問題により製作不能で
あった、例えば1mmの厚みの基板の端面に1mmの幅
の端面電極を形成するといった幅広の端面電極形成が可
能になる。
In the method for manufacturing a ceramic substrate according to the present invention,
The idea of forming the end face electrodes in the thickness direction of the insulating layer for each insulating layer is basically the same as the third method described in the related art. However, unlike the case where the through hole is formed as in the third method, a feature is that the formation method is such that the end face electrode conductor is buried in a portion corresponding to the end face electrode (through groove for the end face electrode). In the through-hole method, a wide end face electrode can be formed, for example, an end face electrode having a width of 1 mm is formed on an end face of a substrate having a thickness of 1 mm, which cannot be manufactured due to a problem that an embedded conductor is separated.

【0021】そして、本発明の分割回路基板では、絶縁
基体の外周面に形成された凹部の内方に突出した突出部
により、半円筒状の端面電極の端部が被覆されることに
なり、端面電極が分割回路基板の外周面には露出せず、
外部から直接的に力が作用するようなことが殆どなく、
分割回路基板の取り扱い時に端面電極が剥がれ落ちる等
の問題も改善される。
According to the divided circuit board of the present invention, the end of the semi-cylindrical end face electrode is covered by the protrusion protruding inward from the recess formed on the outer peripheral surface of the insulating base, The end face electrode is not exposed on the outer peripheral surface of the divided circuit board,
There is almost no direct force acting from the outside,
Problems such as peeling off of the end face electrodes when handling the divided circuit board are also improved.

【0022】[0022]

【発明の実施の形態】本発明のセラミック基板は、一対
のU字状の導電部材を、絶縁基体に形成された分割溝を
挟んで端部同士が対向するように所定間隔をおいて形成
してなるものである。本発明のセラミック基板の絶縁基
体は、セラミックまたはガラスセラミックからなる絶縁
層を複数積層して構成されており、これらの絶縁層の間
には内部配線が形成されている。そして、このセラミッ
ク基板には、分割溝が形成されており、この分割溝は、
端部同士が対向するように形成された一対の略U字状の
導電部材の間に形成されている。この分割溝に沿ってセ
ラミック基板を分割することにより、絶縁基体の外周面
に形成された凹部に、該凹部の内方に突出した突出部が
形成され、この突出部により、端面電極の端部が被覆さ
れた複数の端面電極を有する分割回路基板が得られる。
BEST MODE FOR CARRYING OUT THE INVENTION A ceramic substrate according to the present invention is formed by forming a pair of U-shaped conductive members at predetermined intervals so that the ends thereof face each other across a dividing groove formed in an insulating base. It is. The insulating substrate of the ceramic substrate according to the present invention is configured by laminating a plurality of insulating layers made of ceramic or glass ceramic, and internal wiring is formed between these insulating layers. And a division groove is formed in this ceramic substrate, and this division groove
It is formed between a pair of substantially U-shaped conductive members formed so that their ends face each other. By dividing the ceramic substrate along the dividing groove, a protrusion is formed in the recess formed on the outer peripheral surface of the insulating substrate, and the protrusion protrudes inward of the recess. A divided circuit board having a plurality of end face electrodes coated with is obtained.

【0023】本発明のセラミック基板の製造方法は、絶
縁層成形体に露光,現像し、端面電極となる位置に、略
U字状の端面電極用貫通溝を形成し、この溝に導体ペー
ストを充填し、以上の工程を繰り返して、分割した際に
はそれぞれが端面電極を有する分割回路基板が複数形成
されたセラミック基板を製造する方法である。
In the method of manufacturing a ceramic substrate according to the present invention, the insulating layer molded body is exposed and developed to form a substantially U-shaped end face electrode through groove at a position to be an end face electrode, and a conductive paste is filled in this groove. This is a method of manufacturing a ceramic substrate in which a plurality of divided circuit boards each having an end face electrode are formed when filling and dividing are performed by repeating the above steps.

【0024】また、本発明の製造方法では、端部同士を
対向して形成された一対の半円筒状の導電部材の内部に
は、絶縁層成形体の積層一体化後に絶縁層成形体と同一
組成の柱状体が存在している。この構造のまま分割溝に
沿って分割すると端面電極が形成できないため、分割前
に導電部材の内部の柱状体を取り除かなくてはならない
が、この取り除く工程はセラミック基板をハイブリッド
IC単位ブロックとして使用する前(分割前)であれば
どの過程でも良い。例えば、積層一体化後、焼成前に行
っても良いし、焼成後でもかまわない。
Further, in the manufacturing method of the present invention, the inside of the pair of semi-cylindrical conductive members formed with the ends facing each other is the same as the insulating layer molded body after the lamination and integration of the insulating layer molded body. Columns of composition are present. If the structure is divided along the dividing groove with this structure, an end face electrode cannot be formed. Therefore, the columnar body inside the conductive member must be removed before the division, but this removing step uses a ceramic substrate as a hybrid IC unit block. Any process may be used before (before division). For example, it may be performed after lamination and integration and before firing, or after firing.

【0025】また、分割された分割回路基板は最終的に
半田により実装されるため、分割回路基板の端面電極は
半田で接合できるものでなくてはならない。従って、ガ
ラスセラミックを含むセラミックスとの同時焼成を考え
ると、セラミックスは800〜1,000℃程度で焼成
可能な材料であり、また、端子電極の構成金属は、銀,
パラジウム,白金,銅および銀とパラジウムの合金のう
ちの一種を主成分とするものであり、このうちでも銀系
合金もしくは銅が好ましい。銀は半田食われがある為、
ニッケル下地でスズめっき等を施したほうが好ましい。
また、タングステンやモリブデン等は半田で接続が直接
不可能である為に、この場合にもタングステンやモリブ
デン等の表面にメッキ等を施したほうが好ましい。
Since the divided circuit boards are finally mounted by soldering, the end electrodes of the divided circuit boards must be able to be joined by soldering. Therefore, considering simultaneous firing with ceramics including glass ceramics, ceramics are materials that can be fired at about 800 to 1,000 ° C., and the constituent metals of the terminal electrodes are silver,
The main component is one of palladium, platinum, copper, and an alloy of silver and palladium. Among them, a silver alloy or copper is preferable. Because silver is eroded by solder,
It is preferable to apply tin plating or the like on a nickel base.
Further, since tungsten or molybdenum or the like cannot be directly connected by soldering, it is preferable to apply plating or the like to the surface of tungsten or molybdenum in this case as well.

【0026】本発明の製造方法について詳細に説明す
る。
The production method of the present invention will be described in detail.

【0027】先ず、絶縁層となるスリップ材は、ガラス
セラミックスまたはセラミック材料、光硬化可能なモノ
マー、有機バインダと、有機溶剤を均質混練して得られ
た溶剤系のスリップ材である。
First, the slip material serving as the insulating layer is a solvent-based slip material obtained by homogeneously kneading a glass ceramic or ceramic material, a photocurable monomer, an organic binder, and an organic solvent.

【0028】また850〜1050℃で焼成されるいわ
ゆる低温焼成セラミックスを複合回路ブロックとして用
いる場合においては、絶縁層には、セラミック材料とガ
ラス材料(両者を合わせて固形成分という)を一般的に
用いる。
When so-called low-temperature fired ceramics fired at 850 to 1050 ° C. is used as the composite circuit block, a ceramic material and a glass material (both are referred to as a solid component) are generally used for the insulating layer. .

【0029】セラミック材料としては、クリストバライ
ト、石英、コランダム(αアルミナ)、ムライト、ジル
コニア、コージェライト等の粉末であり、その平均粒径
は、好ましくは1.0〜6.0μm、更に好ましくは
1.5〜4.0μmである。これらのセラミック材料は
2種以上混合して用いてもよい。ここで、1.0〜6.
0μmのセラミック材料を用いるのは、セラミック材料
の平均粒径が1.0μm未満の場合は、スリップ化する
ことが困難であり、後述の露光時に露光光が乱反射して
充分な露光ができなくなり、逆に平均粒径が6.0μm
を超えると緻密な絶縁層が得にくくなるからである。
The ceramic material is a powder such as cristobalite, quartz, corundum (α-alumina), mullite, zirconia, cordierite, etc., having an average particle size of preferably 1.0 to 6.0 μm, more preferably 1 to 6.0 μm. 0.5 to 4.0 μm. These ceramic materials may be used in combination of two or more. Here, 1.0-6.
When the ceramic material having a thickness of 0 μm is used, when the average particle size of the ceramic material is less than 1.0 μm, it is difficult to form a slip, and the exposure light is diffusely reflected at the time of exposure described below, and sufficient exposure cannot be performed. Conversely, the average particle size is 6.0 μm
This is because if it exceeds 300, it becomes difficult to obtain a dense insulating layer.

【0030】ガラス材料は、複数の金属酸化物を含むガ
ラスフリットであり、850〜1050℃で焼成した後
に、コージェライト、ムライト、アノーサイト、セルジ
アン、スピネル、ガーナイト、ウィレマイト、ドロマイ
ト、ペタライト及びその置換誘導体の結晶を少なくとも
1種析出するものであれば、強度の高い絶縁層が可能と
なる。特に、アノーサイトまたはセルジアンを析出する
結晶化ガラスフリットを用いると、より強度の高い絶縁
層が得られ、また、コージェライトまたはムライトを析
出し得る結晶化ガラスフリットを用いると、焼成後の熱
膨張率が低い為、回路基板上にIC等のシリコンチップ
を配置するための回路基板としては最適となる。
The glass material is a glass frit containing a plurality of metal oxides, and after firing at 850 to 1050 ° C., cordierite, mullite, anorthite, serdian, spinel, garnite, willemite, dolomite, petalite and its replacement. As long as at least one derivative crystal is deposited, an insulating layer with high strength can be obtained. In particular, when a crystallized glass frit that precipitates anorthite or Celsian is used, an insulating layer with higher strength is obtained, and when a crystallized glass frit that can precipitate cordierite or mullite is used, thermal expansion after firing is performed. Since the rate is low, it is optimal as a circuit board for arranging a silicon chip such as an IC on the circuit board.

【0031】絶縁層の強度、熱膨張率を考慮した最も好
ましいガラス材料としては、B2 3 、SiO2 、Al
2 3 、ZnO、アルカリ土類酸化物を含むガラスフリ
ットである。この様なガラスフリットは、ガラス化範囲
が広く、また屈伏点が600〜800℃付近にある為、
850〜1050℃程度で焼成する場合、低温焼成多層
セラミック回路基板に用いる内部配線、ビアホール導体
となる銅系、銀系及び金系の導電材料の焼結挙動に適し
ている。
The most preferred glass materials in consideration of the strength of the insulating layer and the coefficient of thermal expansion are B 2 O 3 , SiO 2 , Al
It is a glass frit containing 2 O 3 , ZnO, and alkaline earth oxide. Since such a glass frit has a wide vitrification range and a yield point around 600 to 800 ° C.,
When firing at about 850 to 1050 ° C., it is suitable for the sintering behavior of copper-based, silver-based, and gold-based conductive materials serving as internal wiring and via-hole conductors used for low-temperature fired multilayer ceramic circuit boards.

【0032】夫々の成分の作用として、B2 3 、Si
2 は、主にネットワークフォーマーとして、Al2
3 は、主にインターミディエイトとして、ZnO、アル
カリ土類酸化物は、主に更にネットワークモディファイ
ヤーとして作用する。
As an action of each component, B 2 O 3 , Si
O 2 is mainly as a network former, Al 2 O
3 mainly acts as an intermediate, and ZnO and alkaline earth oxides mainly act as a network modifier.

【0033】このようなガラス材料は、上述の所定成分
を所定の比率で混合して加熱溶解し、これを急冷後に粉
砕することによって得られる。粉砕されたガラスフリッ
トの平均粒径は、1.0〜5.0μm、好ましくは1.
5〜3.5μmである。
Such a glass material can be obtained by mixing the above-mentioned predetermined components at a predetermined ratio, heating and melting, quenching and then pulverizing. The average particle size of the crushed glass frit is 1.0 to 5.0 μm, preferably 1.
5 to 3.5 μm.

【0034】ここで、粉砕されたガラスフリットの平均
粒径を1.0〜5.0μmとしたのは、平均粒径が1.
0μm未満の場合はスリップ化することが困難であり、
後述の露光時に露光光が乱反射して充分な露光ができな
くなり、逆に平均粒径が5.0μmを超えると分散性が
損なわれ、具体的には絶縁材料であるセラミック粉末間
に均等に溶解分散できず、強度が非常に低下してしまう
からである。
Here, the average particle size of the ground glass frit is set to 1.0 to 5.0 μm because the average particle size is 1.
If the thickness is less than 0 μm, it is difficult to form a slip,
Exposure light is irregularly reflected at the time of exposure to be described later, so that sufficient exposure cannot be performed. Conversely, if the average particle size exceeds 5.0 μm, dispersibility is impaired, and specifically, the powder is uniformly dissolved between ceramic powders, which are insulating materials. This is because they cannot be dispersed and the strength is extremely reduced.

【0035】上述のセラミック材料とガラス材料との構
成比率は、セラミック材料が10重量%〜50重量%、
好ましくは20重量%〜35重量%であり、ガラス材料
が90重量%〜50重量%、好ましくは80重量%〜6
5重量%である。
The composition ratio of the above-mentioned ceramic material and glass material is such that the ceramic material is 10% by weight to 50% by weight,
It is preferably 20% to 35% by weight, and the glass material is 90% to 50% by weight, preferably 80% to 6% by weight.
5% by weight.

【0036】ここで、セラミック材料が10重量%〜5
0重量%、ガラス材料が90重量%〜50重量%とした
のは、セラミック材料が10重量%未満、且つガラス材
料が90重量%を越えると、絶縁層にガラス質が増加し
すぎ、絶縁層の強度等からしても不適切であり、また、
セラミック材料が50重量%を越え、且つガラス材料が
50重量%未満となると、後述の露光時に露光光が乱反
射して充分な露光ができなり、焼成後の絶縁層の緻密性
も損なわれるからである。
Here, the ceramic material is 10% by weight to 5% by weight.
The reason why the weight is 0% by weight and the glass material is 90% by weight to 50% by weight is that if the ceramic material is less than 10% by weight and the glass material exceeds 90% by weight, the glass quality of the insulating layer is excessively increased, and It is inappropriate even from the strength of
When the amount of the ceramic material exceeds 50% by weight and the amount of the glass material is less than 50% by weight, the exposure light is irregularly reflected at the time of exposure to be described later, so that sufficient exposure cannot be performed, and the denseness of the insulating layer after firing is also impaired. is there.

【0037】上述のセラミック材料の他に、スリップ材
の構成材料としては、焼結によって消失される光硬化可
能なモノマー、有機バインダーと、さらに、有機溶剤と
を含んでいる。溶剤系のスリップ材の代わりに水系スリ
ップ材を用いても良い。
In addition to the above ceramic materials, the constituent materials of the slip material include a photocurable monomer, an organic binder, and an organic solvent, which are lost by sintering. A water-based slip material may be used instead of the solvent-based slip material.

【0038】溶剤系スリップ材の光硬化可能なモノマー
は、低温短時間の焼成工程に対応するために、熱分解性
に優れたものでなくてはならない。光硬化可能なモノマ
ーとしては、スリップ材の塗布・乾燥後の露光によっ
て、光重合される必要があり、遊離ラジカルの形成、連
鎖生長付加重合が可能で、2級もしくは3級炭素を有し
たモノマーが好ましく、例えば少なくとも1つの重合可
能なエチレン系基を有するブチルアクリレート等のアル
キルアクリレートおよびそれらに対応するアルキルメタ
クリレートが有効である。また、テトラエチレングリコ
ールジアクリレート等のポリエチレングリコールジアク
リレートおよびそれらに対応するメタクリレートも有効
である。光硬化可能なモノマーは、露光で硬化され、現
像で露光以外部分が容易に除去できるような範囲で添加
され、例えば、固形成分に対して5〜15重量%以下で
ある。
The photo-curable monomer of the solvent-based slip material must be excellent in thermal decomposability in order to cope with a low-temperature and short-time baking step. As a photocurable monomer, a monomer having a secondary or tertiary carbon, which needs to be photopolymerized by exposure after application of a slip material and drying, capable of forming free radicals and chain growth addition polymerization. For example, alkyl acrylates such as butyl acrylate having at least one polymerizable ethylenic group and the corresponding alkyl methacrylates are effective. Further, polyethylene glycol diacrylates such as tetraethylene glycol diacrylate and methacrylates corresponding thereto are also effective. The photo-curable monomer is added in such a range that it can be cured by exposure and a portion other than the exposure can be easily removed by development, and is, for example, 5 to 15% by weight or less based on the solid component.

【0039】溶剤系スリップ材の有機バインダは、光硬
化可能なモノマー同様に熱分解性の良好なものでなくて
はならない。具体的には600℃以下で熱分解が可能で
なくてはならない。更に好ましくは500℃以下であ
る。熱分解温度が600℃を越えると、絶縁層内に残存
してしまい、カーボンとしてトラップし、基体を灰色に
変色させたり、絶縁層の絶縁抵抗及びQ値までも低下さ
せてしまう。またボイドとなりデラミネーションを起こ
すことがある。
The organic binder of the solvent-based slip material must have good thermal decomposability like the photo-curable monomer. Specifically, thermal decomposition must be possible at 600 ° C. or lower. More preferably, the temperature is 500 ° C. or lower. If the thermal decomposition temperature exceeds 600 ° C., it remains in the insulating layer and is trapped as carbon, discoloring the substrate to gray, and lowering the insulation resistance and Q value of the insulating layer. In addition, it may become a void and cause delamination.

【0040】また、スリップ材として、増感剤、光開始
系材料等を必要に応じて添加しても構わない。例えば、
光開始系材料としては、ベンゾフェノン類、アシロイン
エステル類化合物などが挙げられる。
As a slip material, a sensitizer, a photo-initiating material or the like may be added as required. For example,
Examples of the photoinitiating material include benzophenones and acyloin ester compounds.

【0041】上述のように、ガラスセラミックスまたは
セラミック材料、光硬化可能なモノマー、有機バインダ
さらに、有機溶剤とともに混合、混練して、絶縁層とな
る溶剤系スリップ材が構成される。混合・混練方法は従
来より用いられている方法、例えばボールミルによる方
法を用いればよい。スリップ材の薄層化方法は、例え
ば、ドクターブレード法(ナイフコート法)、ロールコ
ート法、印刷法などにより形成され、特に塗布後の絶縁
層成形体の表面が平坦化することが容易なドクターブレ
ード法などが好適である。尚、スリップ材は薄層化の方
法に応じて所定粘度に調整される。
As described above, a glass-ceramic or ceramic material, a photocurable monomer, an organic binder, and an organic solvent are mixed and kneaded to form a solvent-based slip material serving as an insulating layer. The method of mixing and kneading may be a conventionally used method, for example, a method using a ball mill. The method of thinning the slip material is, for example, a doctor blade method (knife coat method), a roll coat method, a printing method, and the like. A blade method or the like is suitable. The slip material is adjusted to a predetermined viscosity according to the method of thinning.

【0042】また、端面電極となる導体材料の導電性ペ
ーストは、銀系合金または銅のうち少なくとも1つの金
属材料の粉末と、低融点ガラス成分と、有機バインダー
及び有機溶剤とを均質混練したものが好適に使用され
る。内部配線及びビアホール導体となる導体材料の導電
性ペーストは端面電極のものと同様でもかまわないし、
銀を主成分としたものでもかまわない。これらは、特に
焼成温度が850〜1050℃であるため、金属材料と
しては、比較的低融点であり、且つ低抵抗材料が選択さ
れ、また、低融点ガラス成分も、絶縁層となる絶縁層成
形体(スリップ材を塗布、乾燥したもの)との焼結挙動
を考慮して、その屈伏点が700℃前後となるものが使
用される。
The conductive paste of the conductive material used as the end face electrode is obtained by homogeneously kneading a powder of at least one metal material of a silver alloy or copper, a low melting point glass component, an organic binder and an organic solvent. Is preferably used. The conductive paste of the conductor material to be the internal wiring and via-hole conductor may be the same as that of the end face electrode,
A material containing silver as a main component may be used. Since these materials have a firing temperature of 850 to 1050 ° C. in particular, a metal material having a relatively low melting point and a low resistance material is selected. Taking into account the sintering behavior with a body (one coated with a slip material and dried), one having a deformation point of about 700 ° C. is used.

【0043】本発明のセラミック回路基板の製造方法
は、まず、支持基板上にスリップ材料を薄層化(以下、
単に塗布という)・乾燥して絶縁層となる絶縁層成形体
を形成する。
In the method of manufacturing a ceramic circuit board according to the present invention, first, a slip material is thinned on a support substrate (hereinafter, referred to as a “slip material”).
(The coating is simply referred to as coating.) Drying to form an insulating layer molded body that becomes an insulating layer.

【0044】支持基板としては、ガラス基板,有機フィ
ルム,アルミナセラミックなどが例示できる。この支持
基板は、焼成工程前で取り外される。
Examples of the support substrate include a glass substrate, an organic film, and an alumina ceramic. This support substrate is removed before the firing step.

【0045】塗布方法としては、ドクターブレード法や
ロールコート法、塗布面積を概略支持基板と同一面積と
するスクリーンを用いた印刷法などによって形成され
る。
The coating is performed by a doctor blade method, a roll coating method, a printing method using a screen having a coating area approximately the same as that of the support substrate, or the like.

【0046】次に、支持基板上に形成した絶縁層成形体
に端面電極となる略U字状の端面電極用貫通溝及び必要
に応じビアホール導体となる貫通穴を形成する。尚、実
際には、貫通溝及び貫通穴の下部は支持基板などによっ
て閉塞されているが、便宜上貫通溝及び貫通穴という。
Next, a substantially U-shaped through groove for an end face electrode serving as an end face electrode and a through hole serving as a via hole conductor are formed on the insulating layer formed body formed on the support substrate, if necessary. In practice, the lower portions of the through-groove and the through-hole are closed by a support substrate or the like, but are referred to as the through-groove and the through-hole for convenience.

【0047】貫通溝及び貫通穴の形成方法は、露光・現
像を用いて行う。尚、ビアホール導体の形成の不要な絶
縁層成形体については、この貫通穴の形成、そして次に
続く導電性ペーストの充填を省略する。
The method for forming the through-grooves and through-holes is performed using exposure and development. The formation of the through hole and the subsequent filling of the conductive paste are omitted for the insulating layer molded body that does not require the formation of the via hole conductor.

【0048】露光処理は、例えば、フォトターゲットを
絶縁層成形体上に近接または載置して、貫通溝および貫
通穴以外の領域に、低圧、高圧、超高圧の水銀灯系の露
光光を照射する。これにより、貫通溝及び貫通穴以外の
領域では、光硬化可能なモノマーが光重合反応を起こ
す。従って、貫通溝及び貫通穴部分のみが現像処理によ
って除去可能な溶化部となる。この際の端面電極用貫通
溝の形状は、端部同士が対向するように一対の略U字状
の端面電極用貫通溝を所定間隔をおいて形成される。
In the exposure processing, for example, a photo target is brought close to or placed on the molded article of the insulating layer, and a region other than the through groove and the through hole is irradiated with exposure light of a low-pressure, high-pressure, or ultra-high-pressure mercury lamp system. . As a result, the photocurable monomer causes a photopolymerization reaction in a region other than the through groove and the through hole. Therefore, only the through-groove and the through-hole portion become the fusible portion that can be removed by the developing process. At this time, the shape of the end surface electrode through-groove is such that a pair of substantially U-shaped end surface electrode through-grooves are formed at predetermined intervals so that the end portions face each other.

【0049】現像処理は、クロロセン等の溶剤を例えば
スプレー現像法やパドル現像法によって、貫通溝や貫通
穴である露光溶化部に接触させ、現像を行う。一対のU
字状の端面電極用貫通溝の端部同士の間には、絶縁層成
形体の一部が残存している。
In the developing treatment, a solvent such as chlorocene is brought into contact with the exposed and solubilized portion which is a through groove or a through hole by, for example, a spray developing method or a paddle developing method to perform development. A pair of U
A part of the insulating layer molded body remains between the ends of the U-shaped end face electrode through groove.

【0050】その後、必要に応じて洗浄及び乾燥を行な
う。
Thereafter, washing and drying are performed as required.

【0051】次に、端面電極及びビアホール導体となる
導電部材を、絶縁層成形体の貫通溝や貫通穴に導電性ペ
ーストを充填し、乾燥することによって形成する。充填
方法は、例えばスクリーン印刷方法で行なう。
Next, a conductive member to be an end face electrode and a via hole conductor is formed by filling a through-hole and a through-hole of the insulating layer molded body with a conductive paste and drying. The filling method is performed by, for example, a screen printing method.

【0052】次に、内部配線となるパターンを導電性ペ
ーストを用いて印刷・乾燥する。印刷方法は、例えばス
クリーン印刷方法で行なう。尚、内部配線が不要な場合
は、この工程は省略される。また、この内部配線パター
ンの形成は、貫通溝形成後に形成しても良い。
Next, a pattern to be an internal wiring is printed and dried using a conductive paste. The printing method is, for example, a screen printing method. If no internal wiring is required, this step is omitted. The internal wiring pattern may be formed after the formation of the through groove.

【0053】以上、スリップ材の塗布・乾燥による絶縁
層成形体の形成、露光・現像による貫通溝及び貫通穴の
形成、導電性ペーストの印刷形成による導電部材及び内
部配線となるパターンの形成で、基本的に1層分の絶縁
層成形体及び内部配線パターンの形成が終了し、これを
所望の回数繰り返すことにより未焼成状態の積層成形体
が完成する。その後、必要に応じてプレス等を行ない形
状を整える。
As described above, the formation of the insulating layer molded body by applying and drying the slip material, the formation of the through-grooves and the through-holes by exposure and development, the formation of the conductive member and the pattern to be the internal wiring by the printing of the conductive paste, Basically, the formation of the insulating layer molded body and the internal wiring pattern for one layer is completed, and this is repeated a desired number of times to complete the unfired laminated molded body. Thereafter, the shape is adjusted by performing pressing or the like as necessary.

【0054】この後、積層成形体に、端部が対向するよ
うに形成された一つの略U字状の端面電極用貫通溝の間
を分割溝が通過するように、分割回路基板毎に分割する
ための分割溝を形成する。この分割溝の形成工程は、一
対の略U字状の端面電極用貫通溝の内側に形成された半
円筒状の導電部材内部の柱状体を取り除く前に行うこと
が望ましい。
Thereafter, the laminated molded body is divided into divided circuit boards so that the divided grooves pass between one substantially U-shaped end surface electrode through-grooves formed so that the ends are opposed to each other. To form a dividing groove. This step of forming the dividing groove is desirably performed before removing the columnar body inside the semi-cylindrical conductive member formed inside the pair of substantially U-shaped end face electrode through grooves.

【0055】次に、端面電極用貫通溝に充填された一対
の半円筒状の導電部材内部の柱状体を取り除く。本工程
は先述のごとく未焼成状態のセラミック回路基板状態で
実施することは本発明においては限定されるものではな
いが、加工の容易性から積層成形体を形成した後除去す
ることが好ましい。方法としては金型による打ち抜き方
法等が好ましいが、ドリルによる工法等でも実用可能で
ある。
Next, the columnar bodies inside the pair of semi-cylindrical conductive members filled in the through-holes for the end face electrodes are removed. It is not limited in the present invention that the present step is performed in the unfired state of the ceramic circuit board as described above, but it is preferable to remove the laminated molded body after forming it from the viewpoint of easiness of processing. As a method, a punching method using a die or the like is preferable, but a method using a drill or the like is also practical.

【0056】最後に焼成を行なう。焼成工程は脱バイン
ダ過程と焼成過程からなり、脱バインダ過程(〜600
℃)で絶縁層成形体、内部配線パターン,端面電極及び
ビアホール導体の導電部材の有機成分を消失する。その
後、所定雰囲気、所定温度で絶縁層となる絶縁層成形体
および内部配線パターン,端面電極,ビアホール導体と
なる導電部材を一括的に焼成する。
Finally, firing is performed. The firing step includes a binder removal step and a firing step.
C), the organic components of the insulating layer molded body, the internal wiring pattern, the end face electrode, and the conductive member of the via-hole conductor disappear. Thereafter, the insulating layer molded body serving as the insulating layer and the internal wiring pattern, the end surface electrode, and the conductive member serving as the via hole conductor are fired at a predetermined atmosphere and at a predetermined temperature.

【0057】[0057]

【実施例】図1は、本発明の製造方法により作製された
セラミック基板を分割溝に沿って分割し、得られた分割
回路基板の斜視図である。図1において、符号1は分割
回路基板を示しており、入出力端子、電源端子、グラン
ド端子等の端子が端面電極2として示されている。図1
においては、端面電極2は分割回路基板1の側面4面に
計10箇所形成されている。また、分割回路基板1の表
面には、表面電極(配線)3が形成され、この表面電極
3には抵抗器やコンデンサ等のチップ部品4が接続され
ている。また、分割回路基板1にはキャビティ部5が形
成されており、このキャビティ部5には半導体ベアチッ
プ6が収容され、ワイヤにより表層電極3と接続されて
いる。
FIG. 1 is a perspective view of a divided circuit board obtained by dividing a ceramic substrate manufactured by the manufacturing method of the present invention along a dividing groove. In FIG. 1, reference numeral 1 denotes a divided circuit board, and terminals such as input / output terminals, power supply terminals, and ground terminals are shown as end face electrodes 2. FIG.
In the example, the end face electrodes 2 are formed at a total of ten places on the four side surfaces of the divided circuit board 1. A surface electrode (wiring) 3 is formed on the surface of the divided circuit board 1, and a chip component 4 such as a resistor or a capacitor is connected to the surface electrode 3. A cavity 5 is formed in the divided circuit board 1, and a semiconductor bare chip 6 is accommodated in the cavity 5, and is connected to the surface electrode 3 by a wire.

【0058】このような分割回路基板1は、この分割回
路基板1が集合した、図2に示すようなセラミック基板
を分割溝に沿って分割することにより得られる。
Such a divided circuit board 1 is obtained by dividing a ceramic substrate as shown in FIG. 2 on which the divided circuit boards 1 are assembled along the dividing grooves.

【0059】この実施例では、セラミック基板を、内部
配線導体として金系、銀系、銅系導体を使用した低温焼
成のセラミックにより形成した場合について説明する。
In this embodiment, a case will be described in which the ceramic substrate is formed of a low-temperature fired ceramic using a gold-based, silver-based, or copper-based conductor as the internal wiring conductor.

【0060】本発明のセラミック基板は、図3に示すよ
うに、絶縁層10a〜10g、内部配線11、ビアホー
ル導体12、端面電極2となる導電部材21とからな
り、絶縁層10a〜10gにより絶縁基体13が形成さ
れ、表面には表面電極3が形成されている。尚、図2に
おいては、表面電極3の記載は省略している。
As shown in FIG. 3, the ceramic substrate of the present invention comprises insulating layers 10a to 10g, internal wirings 11, via hole conductors 12, and conductive members 21 to be the end face electrodes 2, and is insulated by the insulating layers 10a to 10g. A base 13 is formed, and a surface electrode 3 is formed on the surface. In FIG. 2, illustration of the surface electrode 3 is omitted.

【0061】絶縁層10a〜10gはガラスセラミック
材料からなり、それぞれの厚みは40〜150μmであ
る。このような絶縁層10aと絶縁層10b、絶縁層1
0cと絶縁層10d、絶縁層10eと絶縁層10f、絶
縁層10fと絶縁層10g間には、内部配線11が配置
されている。内部配線11は、金系、銀系、銅系の金属
材料、例えば銀系導体からなっている。また、内部配線
11は、絶縁層10gの厚みを貫くビアホール導体12
によって接続されているものもあれば、容量結合等で分
布定数的に接続されるものもある。このビアホール導体
12も内部配線11と同様に金系、銀系、銅系の金属材
料、例えば銀系導体からなっている。
The insulating layers 10a to 10g are made of a glass ceramic material, and each has a thickness of 40 to 150 μm. Such an insulating layer 10a, an insulating layer 10b, an insulating layer 1
The internal wiring 11 is disposed between the insulating layer 10c and the insulating layer 10d, between the insulating layer 10e and the insulating layer 10f, and between the insulating layer 10f and the insulating layer 10g. The internal wiring 11 is made of a gold-based, silver-based, or copper-based metal material, for example, a silver-based conductor. Further, the internal wiring 11 includes a via-hole conductor 12 penetrating through the thickness of the insulating layer 10g.
Some are connected in a distributed manner by capacitive coupling or the like. The via-hole conductor 12 is also made of a gold-based, silver-based, or copper-based metal material, for example, a silver-based conductor, like the internal wiring 11.

【0062】絶縁基体13の表面には、絶縁層10gの
ビアホール導体12と接続する表面電極3が形成されて
おり、この表面電極3上には、必要に応じて厚膜抵抗体
膜や厚膜保護膜が形成されたり、メッキ処理されたり、
また、図1に示したように、ICを含む各種電子部品が
半田やボンディング細線によって接合される。
A surface electrode 3 connected to the via-hole conductor 12 of the insulating layer 10g is formed on the surface of the insulating substrate 13, and a thick resistor film or a thick film is formed on the surface electrode 3 as necessary. If a protective film is formed, plated,
Further, as shown in FIG. 1, various electronic components including an IC are joined by solder or a thin bonding wire.

【0063】本発明の分割回路基板は、図2及び図3に
示される中間構造を経て製造される。まず、絶縁層10
a〜10gとなるスリップ材を作成する。
The divided circuit board of the present invention is manufactured through the intermediate structure shown in FIGS. First, the insulating layer 10
A slip material of a to 10 g is prepared.

【0064】溶剤系スリップ材は、例えば、ガラス材料
であるSiO2 、Al2 3 、ZnO、MgO、B2
3 を主成分とする結晶化ガラス粉末50重量%とセラミ
ック材料であるアルミナ粉末50重量%とからなるガラ
ス−セラミック粉末と、光硬化可能なモノマー、例えば
ポリオキシエチル化トリメチロールプロパントリアクリ
レートと、有機バインダ、例えばアルキルメタクリレー
トと、可塑剤とを、有機溶剤、例えばエチルカルビトー
ルアセテートに混合し、ボールミルで約48時間混練し
て作成される。
Solvent-based slip materials include, for example, glass materials such as SiO 2 , Al 2 O 3 , ZnO, MgO, and B 2 O.
A glass-ceramic powder comprising 50% by weight of a crystallized glass powder containing 3 as a main component and 50% by weight of an alumina powder as a ceramic material, a photocurable monomer such as polyoxyethylated trimethylolpropane triacrylate, It is prepared by mixing an organic binder such as alkyl methacrylate and a plasticizer with an organic solvent such as ethyl carbitol acetate, and kneading the mixture in a ball mill for about 48 hours.

【0065】尚、この実施例では溶剤系スリップ材を作
成しているが、上述のように親水性の官能基を付加した
光硬化可能なモノマー、例えば多官能基メタクリレート
モノマー、有機バインダ、例えばカルボキシル変性アル
キルメタクリレートを用いて、イオン交換水で混練した
水系スリップ材を作成しても構わない。
In this embodiment, a solvent-based slip material is prepared. However, as described above, a photocurable monomer having a hydrophilic functional group added thereto, for example, a polyfunctional methacrylate monomer, an organic binder such as carboxylic acid Using a modified alkyl methacrylate, an aqueous slip material kneaded with ion-exchanged water may be prepared.

【0066】また、内部配線11、ビアホール導体1
2、端面電極2となる導電性ペーストを作成する。導電
性ペーストは、低融点で且つ低抵抗の金属材料である例
えば銀粉末と、硼珪酸系低融点ガラス、例えばB2 3
−SiO2 −BaOガラス、CaO−B2 3 −SiO
2 ガラス、CaO−Al2 3 −B2 3 −SiO2
ラスと、有機バインダ、例えばエチルセルロースとを、
有機溶剤、例えば2,2,4−トリメチル−1,3−ペ
ンタジオ−ルモノイソブチレ−トに混合し、ボールミル
で均質に混練して作成する。
The internal wiring 11 and the via-hole conductor 1
2. A conductive paste to be the end face electrode 2 is prepared. The conductive paste includes a low melting point and low resistance metal material such as silver powder and a borosilicate low melting point glass such as B 2 O 3.
—SiO 2 —BaO glass, CaO—B 2 O 3 —SiO
2 glass, and CaO-Al 2 O 3 -B 2 O 3 -SiO 2 glass, an organic binder, such as ethyl cellulose,
It is prepared by mixing with an organic solvent, for example, 2,2,4-trimethyl-1,3-pentadiolmonoisobutyrate, and kneading it homogeneously with a ball mill.

【0067】そして、先ず、図4(a)に示すように、
上述のスリップ材を用意された支持基板14上に塗布し
て乾燥を行い、最下層となる絶縁層成形体20aを形成
する。具体的には、まず、支持基板14上に、上述のス
リップ材をドクターブレード法によって塗布した後乾燥
して、焼成後の絶縁層10a〜10gの最下層である絶
縁層10aとなる絶縁層成形体20aを形成する。ここ
で、支持基板14としては、マイラーフイルムを用い、
焼成工程前に取り外される。塗布後の乾燥条件は、60
〜80℃で20分乾燥であり、薄層化・乾燥された絶縁
層成形体20aの厚みは120μmである。
Then, first, as shown in FIG.
The slip material described above is applied to the prepared support substrate 14 and dried to form the lowermost insulating layer molded body 20a. Specifically, first, the above-mentioned slip material is applied on the support substrate 14 by a doctor blade method, and then dried, and then the insulating layer 10a to be the lowermost layer of the fired insulating layers 10a to 10g is formed. The body 20a is formed. Here, a mylar film is used as the support substrate 14,
Removed before firing process. Drying conditions after application are 60
Drying is performed at -80 ° C for 20 minutes, and the thickness of the thinned and dried insulating layer molded body 20a is 120 µm.

【0068】この絶縁層成形体20aには端面電極2に
相当する導電部材21が形成されるため、図4(b)に
示すように、端面電極用貫通溝23の形成を行う。一対
の端面電極用貫通溝23は、平面方向からみると、図6
に示すように、それらの端部24同士が所定間隔をおい
て対向して形成されている。端面電極用貫通溝23の形
成は、露光処理、現像処理、洗浄・乾燥処理を行うこと
により形成する。
Since the conductive member 21 corresponding to the end face electrode 2 is formed in the insulating layer molded body 20a, the end face electrode through groove 23 is formed as shown in FIG. 4B. When viewed from the plane, the pair of end surface electrode through-grooves 23 is shown in FIG.
As shown in FIG. 3, the ends 24 are formed facing each other at a predetermined interval. The end surface electrode through groove 23 is formed by performing an exposure process, a development process, and a cleaning / drying process.

【0069】露光処理は、例えば、フォトターゲットを
絶縁層成形体20a上に近接または載置して、端面電極
用貫通溝23以外の領域に、低圧、高圧、超高圧の水銀
灯系の露光光を照射する。これにより、端面電極用貫通
溝23以外の領域では、光硬化可能なモノマーが光重合
反応を起こす。従って、端面電極用貫通溝23部分のみ
が現像処理によって除去可能な溶化部となる。
In the exposure processing, for example, a photo target is brought close to or placed on the insulating layer molded body 20a, and low-pressure, high-pressure, and ultra-high-pressure mercury lamp-based exposure light is applied to regions other than the end surface electrode through-grooves 23. Irradiate. As a result, the photocurable monomer causes a photopolymerization reaction in a region other than the end surface electrode through groove 23. Accordingly, only the portion of the through-hole 23 for the end face electrode is a fusible portion that can be removed by the developing process.

【0070】具体的には、露光処理は、絶縁層成形体2
0a上に端面電極用貫通溝23が形成される領域が遮光
されるようなフォトターゲットを載置して、超高圧水銀
灯(10mW/cm2 )を光源として用いて露光を行な
う。
Specifically, the exposure treatment is performed on the insulating layer molded body 2
A photo target is placed on Oa so that the region where the end face electrode through groove 23 is formed is shielded from light, and exposure is performed using an ultra-high pressure mercury lamp (10 mW / cm 2 ) as a light source.

【0071】これにより、端面電極用貫通溝23が形成
される領域の絶縁層成形体20aにおいては光硬化可能
なモノマの光重合反応がおこらず、端面電極用貫通溝2
3が形成される領域以外の絶縁層成形体20aにおいて
は、光重合反応が起こる。ここで光重合反応が起こった
部位を不溶化部といい、光重合反応が起こらない部位を
溶化部という。尚、120μm程度の絶縁層成形体は、
超高圧水銀灯(10mW/cm2 )を20〜30秒程度
照射すれば露光を行うことができる。
As a result, the photopolymerization reaction of the photocurable monomer does not occur in the insulating layer molded body 20a in the region where the end face electrode through groove 23 is formed, and the end face electrode through groove 2
The photopolymerization reaction occurs in the insulating layer molded body 20a other than the region where 3 is formed. Here, the part where the photopolymerization reaction has occurred is called an insolubilized part, and the part where the photopolymerization reaction does not occur is called a solubilized part. In addition, the insulating layer molded body of about 120 μm
Exposure can be performed by irradiating an ultra-high pressure mercury lamp (10 mW / cm 2 ) for about 20 to 30 seconds.

【0072】現像処理は、クロロセン等の溶剤を例えば
スプレー現像法やパドル現像法によって、絶縁層成形体
20aである露光溶化部に接触させ、現像を行う。その
後、必要に応じて洗浄及び乾燥を行なう。現像処理は、
絶縁層成形体20aの溶化部を現像液で除去するもの
で、具体的には1,1,1−トリクロロエタンをスプレ
ー法で現像を行う。
In the developing treatment, a solvent such as chlorocene is brought into contact with the exposed and solubilized portion, which is the insulating layer molded body 20a, by, for example, a spray developing method or a paddle developing method to perform development. Thereafter, washing and drying are performed as necessary. The development process is
This is for removing the solubilized portion of the insulating layer molded body 20a with a developer, and specifically, 1,1,1-trichloroethane is developed by a spray method.

【0073】この現像処理により、絶縁層成形体20a
に100〜200μm幅でU字状の端面電極用貫通溝2
3を形成することができる。その後、絶縁層成形体20
aを現像によって生じる不要なカスなどを洗浄、乾燥工
程により完全に除去する。尚、端面電極用貫通溝23
は、平面的に見て一部が開口したもの(U字状)であれ
ば良く、楕円形,四角形,その他の閉ループ状のものの
一部が開口した形状であっても良いことは勿論である。
By this developing treatment, the insulating layer molded body 20a
U-shaped end face electrode through groove 2 having a width of 100 to 200 μm
3 can be formed. Then, the insulating layer molded body 20
Unnecessary residue generated by development a is completely removed by washing and drying processes. In addition, the through groove 23 for the end face electrode
Any shape may be used as long as it is partially open (U-shaped) in plan view, and may be, for example, an elliptical shape, a square shape, or another closed-loop shape with a partially open shape. .

【0074】次に、端面電極用貫通溝23に導体ペース
トを充填し、乾燥して、図4(c)に示すように、端面
電極2を形成するための導電部材21を形成する。具体
的には、上述の工程で形成した端面電極用貫通溝23に
上述の導電性ペーストを充填し、乾燥する。端面電極用
貫通溝23に相当する部位のみに印刷可能なスクリーン
を用いる印刷によって、端面電極2となる導電部材21
を形成し、その後、50℃・10分乾燥する。
Next, a conductive paste is filled in the through-hole 23 for the end face electrode and dried to form a conductive member 21 for forming the end face electrode 2 as shown in FIG. 4C. Specifically, the above-described conductive paste is filled in the end surface electrode through-groove 23 formed in the above-described step, and dried. The conductive member 21 which becomes the end face electrode 2 by printing using a screen which can be printed only on the portion corresponding to the end face electrode through groove 23
And then dried at 50 ° C. for 10 minutes.

【0075】次に、焼成後に内部配線11となるパター
ンを印刷・乾燥を行う。具体的には、図4(c)に示す
ように、絶縁層10aと絶縁層10bとの間に配置され
る内部配線11となる内部配線パターン26をスクリー
ン印刷法にて形成し、乾燥を行う。
Next, a pattern to be the internal wiring 11 after firing is printed and dried. More specifically, as shown in FIG. 4C, an internal wiring pattern 26 serving as the internal wiring 11 disposed between the insulating layer 10a and the insulating layer 10b is formed by a screen printing method and dried. .

【0076】そして、前述した絶縁層成形体20aの形
成から、内部配線パターン26の形成までの工程を繰り
返す。このようにして、図5に示すように、最上層の絶
縁層成形体20gを形成し、露光・現像処理により端面
電極用貫通溝23およびビアホールを形成するための貫
通穴を形成し、端面電極用貫通溝23やビアホール導体
12となる導電性ペーストを印刷充填して、7層の積層
成形体27を形成する。尚、内部配線パターン26が不
要な場合には、前述した内部配線パターン26の作製工
程が省略される。
Then, the steps from the formation of the insulating layer molded body 20a to the formation of the internal wiring pattern 26 are repeated. In this manner, as shown in FIG. 5, the uppermost insulating layer molded body 20g is formed, and through-holes for forming the through-holes 23 for the end face electrodes and the via holes are formed by exposure and development processes. The conductive paste that becomes the through-grooves 23 and the via-hole conductors 12 is printed and filled to form a seven-layer laminated body 27. If the internal wiring pattern 26 is unnecessary, the above-described step of manufacturing the internal wiring pattern 26 is omitted.

【0077】続いて、表面電極3となる導体膜を印刷・
乾燥により形成する。これは、各絶縁層成形体20a〜
20g、内部配線11となる配線パターン26、ビアホ
ール導体12および端面電極2となる導電部材21との
一括焼成時に、表面電極3となる導体膜をも一括的に焼
成しようとするものである。
Subsequently, a conductor film to be the surface electrode 3 is printed and
It is formed by drying. This is because each of the insulating layer molded bodies 20a-
At the time of firing the 20 g, the wiring pattern 26 to be the internal wiring 11, the via hole conductor 12, and the conductive member 21 to be the end face electrode 2, the conductive film to be the surface electrode 3 is also to be fired at a time.

【0078】次に、必要に応じて、積層成形体27の形
状をプレスで整え、分割溝7を形成し、支持基板14を
取り外す。分割溝7は、図2および図6に示すように積
層成形体27に対向して形成された一対の端面電極用貫
通溝23の内側の柱状体29を通過するように形成され
ている。このような分割溝7の形成は、ダイシングソー
を用いて形成されている。
Next, if necessary, the shape of the laminated molded body 27 is adjusted by pressing, the dividing groove 7 is formed, and the support substrate 14 is removed. The division groove 7 is formed so as to pass through the columnar body 29 inside the pair of end surface electrode through grooves 23 formed facing the laminated molded body 27 as shown in FIGS. 2 and 6. Such division grooves 7 are formed by using a dicing saw.

【0079】次に端面電極2となる一対の半円筒状の導
電部材21で囲まれた円柱状の柱状体29を取り除く。
除去は金型による打ち抜きで実施する。この際、金型の
クリアランスを配慮した上で、柱状体29とともに、一
対の導電部材21の内面が僅かな厚み取り除かれる。本
工程は先述のごとく未焼成状態で実施することは本発明
においては限定されるものではないが、加工の容易性か
ら積層成形体27を形成した後除去することが好まし
い。方法としては上述したように金型による打ち抜き方
法等が好ましいが、ドリルによる工法等でも実用可能で
ある。
Next, the columnar body 29 surrounded by the pair of semi-cylindrical conductive members 21 to be the end surface electrodes 2 is removed.
Removal is performed by punching with a die. At this time, the inner surfaces of the pair of conductive members 21 are removed with a slight thickness together with the columnar bodies 29 while taking into account the clearance of the mold. It is not limited in the present invention that this step is performed in the unfired state as described above, but it is preferable to remove after forming the laminated molded body 27 from the viewpoint of easiness of processing. As a method, a punching method using a die or the like is preferable as described above, but a method using a drill or the like is also practical.

【0080】次に、焼成を行う。焼成は、脱バインダー
工程と、本焼成工程からなる。脱バインダー工程は、概
ね600℃以下の温度領域であり、絶縁層成形体20a
〜20g及び内部配線パターン26、導電部材21に含
まれている有機バインダ、光硬化可能なモノマを消失す
る過程であり、本焼成工程は、ピーク温度850〜10
50℃、例えば、900℃30分ピークの焼成過程であ
り、絶縁層となる絶縁層成形体10a〜10gおよび内
部配線パターン26,端面電極2,ビアホール導体12
となる導電部材21を一括的に焼成する。
Next, firing is performed. The firing includes a binder removal step and a main firing step. The binder removal step is performed in a temperature range of about 600 ° C. or less, and the insulating layer molded body 20 a
-20 g, the internal wiring pattern 26, the organic binder contained in the conductive member 21, and the photo-curable monomer are eliminated.
This is a baking process at 50 ° C., for example, at 900 ° C. for 30 minutes, and the insulating layer molded bodies 10 a to 10 g serving as the insulating layer, the internal wiring pattern 26, the end face electrode 2, and the via hole conductor 12
The conductive member 21 to be formed is fired collectively.

【0081】これにより、図3に示すように、7層の絶
縁層10a〜10gの所定の間に内部配線11、ビアホ
ール導体12、端面電極2となる導電部材21が形成さ
れ、さらに、表面電極3が形成された本発明のセラミッ
ク基板が作製される。
As a result, as shown in FIG. 3, the internal wiring 11, the via-hole conductor 12, and the conductive member 21 serving as the end face electrode 2 are formed between predetermined portions of the seven insulating layers 10a to 10g. The ceramic substrate of the present invention on which 3 is formed is manufactured.

【0082】その後、表面処理として、さらに、厚膜抵
抗膜や厚膜保護膜の印刷・焼きつけ、メッキ処理、さら
にICチップを含む電子部品の接合を行う。そして、こ
の後、分割溝7に沿って分割することにより、図1に示
したような分割回路基板1が得られる。即ち、分割回路
基板1は、図7に示すように、絶縁基体の外周面に形成
された凹部31に、該凹部31の内方に突出し、かつ、
端面電極2の端部24を被覆する突出部33が設けられ
て形成されている。
Thereafter, as a surface treatment, printing and baking of a thick-film resistive film and a thick-film protective film, plating, and bonding of electronic components including an IC chip are further performed. After that, by dividing along the dividing groove 7, the divided circuit board 1 as shown in FIG. 1 is obtained. That is, as shown in FIG. 7, the divided circuit board 1 protrudes inward of the concave portion 31 formed on the outer peripheral surface of the insulating base, and
A projection 33 covering the end 24 of the end face electrode 2 is provided and formed.

【0083】発明のセラミック基板の製造方法によれ
ば、貫通穴や端面電極用貫通溝がフォトターゲットを用
いて、露光・現像処理によって作製されるため、フォト
ターゲットのパターンによっても、複雑形状や種々の大
きさの端面電極が形成され、接続する相手部材に対応し
た形状,大きさとすることができる。
According to the method for manufacturing a ceramic substrate of the present invention, since the through holes and the through grooves for the end face electrodes are formed by exposure and development using a photo target, complicated shapes and various shapes can be obtained depending on the pattern of the photo target. Is formed, and can be formed in a shape and size corresponding to the mating member to be connected.

【0084】また、従来の製造方法、即ち、金型やNC
パンチの打ち抜きでは得ることができない大きな径、ま
たは小さな径の貫通溝や貫通穴を形成でき、さらに相対
位置精度の高い貫通穴の形成が可能である。
Further, the conventional manufacturing method, that is, the mold and the NC
It is possible to form a through groove or a through hole having a large diameter or a small diameter that cannot be obtained by punching a punch, and it is possible to form a through hole with high relative positional accuracy.

【0085】また、絶縁層となるスリップ材の塗布によ
り絶縁層成形体が形成されるため、絶縁層成形体の表面
が、内部配線の配線パターンの積層状態にかかわらず、
常に平面状態を維持でき、絶縁層成形体上に配線パター
ンを形成するにあたって、非常に精度が高くなる。
Further, since the insulating layer molded body is formed by applying the slip material serving as the insulating layer, the surface of the insulating layer molded body is irrespective of the lamination state of the wiring pattern of the internal wiring.
The planar state can always be maintained, and the precision in forming the wiring pattern on the molded insulating layer becomes extremely high.

【0086】さらに、本発明の分割回路基板では、絶縁
基体の外周面に形成された凹部の内方に突出した突出部
により、端面電極の端部が被覆されることになり、端面
電極が分割回路基板の外周面には露出せず、外部から直
接的に力が作用するようなことが殆どなく、分割回路基
板の取り扱い時に端面電極が剥がれ落ちる等の問題を改
善することができる。また、セラミック基板の分割時に
おいても、端面電極となる導電部材を直接分割すること
がないため力が作用せず、端面電極の剥離を防止するこ
とができる。
Further, in the divided circuit board of the present invention, the end of the end face electrode is covered by the projecting portion projecting inward from the recess formed on the outer peripheral surface of the insulating base, and the end face electrode is divided. It is not exposed to the outer peripheral surface of the circuit board, and there is almost no possibility that a force is directly applied from the outside. Thus, it is possible to improve the problem that the end face electrode peels off when the divided circuit board is handled. In addition, even when the ceramic substrate is divided, the conductive member serving as the end face electrode is not directly divided, so that no force acts and separation of the end face electrode can be prevented.

【0087】上述の実施例では、内部配線11として、
Au系、Ag系、Cu系の低融点金属材料を用いた低温
焼成のセラミック基板の製造方法で説明したが、内部配
線11として、タングステン、モリブデンなどの高融点
金属材料を用いた、1300℃前後で焼成されるセラミ
ック基板に、本発明の製造方法を適用しても構わない。
この場合、スリップ材のガラス材料の組成を所定成分と
し、さらにセラミック材料との混合比率を所定に設定す
る必要がある。
In the above embodiment, the internal wiring 11 is
The method of manufacturing a low-temperature sintering ceramic substrate using a Au-based, Ag-based, or Cu-based low-melting-point metal material has been described, but a high-melting-point metal material such as tungsten or molybdenum is used as the internal wiring 11 at around 1300 ° C. The manufacturing method of the present invention may be applied to a ceramic substrate fired in the above.
In this case, it is necessary to set the composition of the glass material of the slip material as a predetermined component, and further set the mixing ratio with the ceramic material to a predetermined value.

【0088】[0088]

【発明の効果】本発明によれば、内部配線と端面電極の
接続信頼性が良好であり、分割時及び、使用時に端面電
極の導体部が剥がれ落ちる等の問題が改善される。ま
た、製造工数も少なく、多数個取りの可能なセラミック
回路基板が実現可能となる。また、多数個取りができる
ことから、セラミック回路基板の表面に部品を実装する
際に実装効率も高くなる利点があげられる。
According to the present invention, the connection reliability between the internal wiring and the end face electrode is good, and the problem that the conductor of the end face electrode peels off at the time of division and use is improved. Further, the number of manufacturing steps is small, and a ceramic circuit board that can be manufactured in large numbers can be realized. In addition, since a large number of individual components can be obtained, there is an advantage that mounting efficiency is increased when components are mounted on the surface of the ceramic circuit board.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の製造方法により製造されたセラミック
基板を分割して得られた分割回路基板の斜視図である。
FIG. 1 is a perspective view of a divided circuit board obtained by dividing a ceramic substrate manufactured by a manufacturing method of the present invention.

【図2】本発明の製造方法により得られたセラミック基
板を示す斜視図である。
FIG. 2 is a perspective view showing a ceramic substrate obtained by the manufacturing method of the present invention.

【図3】図2のA線における断面図である。FIG. 3 is a sectional view taken along line A in FIG. 2;

【図4】本発明の製造方法を説明するための工程図であ
る。
FIG. 4 is a process chart for explaining the manufacturing method of the present invention.

【図5】焼成前の積層成形体を示す断面図である。FIG. 5 is a cross-sectional view showing a laminated molded body before firing.

【図6】図3における一対の略U字状の導電部材近傍を
示す斜視図である。
FIG. 6 is a perspective view showing the vicinity of a pair of substantially U-shaped conductive members in FIG. 3;

【図7】分割回路基板の端面電極部分を拡大して示す斜
視図である。
FIG. 7 is an enlarged perspective view showing an end face electrode portion of the divided circuit board.

【図8】従来のセラミック基板の導電部材部分を拡大し
て示す平面図である。
FIG. 8 is an enlarged plan view showing a conductive member portion of a conventional ceramic substrate.

【符号の説明】[Explanation of symbols]

1・・・分割回路基板 2・・・端面電極 4・・・チップ品 7・・・分割溝 10a〜10g・・・絶縁層 11・・・内部配線 12・・・ビアホール導体 13・・・絶縁基体 14・・・支持基板 20a〜20g・・・絶縁層成形体 21・・・導電部材 23・・・端面電極用貫通溝 24・・・端部 26・・・配線パターン 27・・・積層成形体 29・・・柱状体 31・・・凹部 33・・・突出部 DESCRIPTION OF SYMBOLS 1 ... Divided circuit board 2 ... End surface electrode 4 ... Chip product 7 ... Divided groove 10a-10g ... Insulating layer 11 ... Internal wiring 12 ... Via-hole conductor 13 ... Insulated Substrate 14 Support substrate 20a to 20g Insulating layer molded body 21 Conductive member 23 End surface electrode through groove 24 End 26 Wiring pattern 27 Lamination molding Body 29: Column 31: Recess 33: Projection

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平5−37109(JP,A) 特開 平7−192961(JP,A) 特開 平7−15143(JP,A) (58)調査した分野(Int.Cl.7,DB名) H05K 3/46 H05K 1/02 H05K 3/00 ────────────────────────────────────────────────── ─── Continuation of the front page (56) References JP-A-5-37109 (JP, A) JP-A 7-192961 (JP, A) JP-A-7-15143 (JP, A) (58) Field (Int.Cl. 7 , DB name) H05K 3/46 H05K 1/02 H05K 3/00

Claims (4)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】セラミックスからなる絶縁層を複数積層し
てなる絶縁基体と、前記絶縁層間に形成された内部配線
と、前記絶縁基体表面に形成された分割溝と、前記絶縁
基体の厚み方向に形成された端面電極を形成する導電部
材とを備えてなり、前記絶縁基体を前記分割溝で分割し
た際にそれぞれが複数の端面電極を有する分割回路基板
となるセラミック基板において、前記導電部材が略U字
状をなし、隣り合う分割回路基板の前記導電部材の端部
同士が前記分割溝を挟んで対向するように所定間隔をお
いて形成してなるとともに、一対の前記導電部材の対向
する端部間に前記分割溝が形成された突出部を介在させ
たことを特徴とするセラミック基板。
An insulating substrate formed by laminating a plurality of insulating layers made of ceramic; an internal wiring formed between the insulating layers; a dividing groove formed on a surface of the insulating substrate; A conductive member that forms the formed end surface electrode, wherein when the insulating substrate is divided by the division groove, each of the ceramic substrates becomes a divided circuit board having a plurality of end surface electrodes, wherein the conductive member is substantially U-shaped, formed at predetermined intervals such that ends of the conductive members of adjacent divided circuit boards are opposed to each other across the division groove, and opposed ends of a pair of the conductive members. A ceramic substrate, characterized in that a projection in which the division groove is formed is interposed between the portions.
【請求項2】セラミックスからなる絶縁層を複数積層し
てなる絶縁基体と、前記絶縁層間に形成された内部配線
とを備えてなり、前記絶縁基体に形成された分割溝で分
割した際にそれぞれが複数の端面電極を有する分割回路
基板となるセラミック基板の製造方法において、 セラミックスからなる絶縁層材料、光硬化可能なモノマ
ー、有機バインダを含有するスリップ材を薄層化し乾燥
して絶縁層成形体を形成する工程と、 該絶縁層成形体の表面に前記端面電極の形成位置を除い
て露光処理を施す工程と、 露光処理を施した前記絶縁層成形体を現像処理して、端
面電極を形成する位置に一対の略U字状の端面電極用貫
通溝をその端部同士が対向するように所定間隔をおいて
形成する工程と、 該端面電極用貫通溝内に導電性ペーストを充填する工程
と、 前記絶縁層成形体の表面に導電性ペーストを印刷して内
部配線パターンを形成する工程と、 前記端面電極用貫通溝内に導電性ペーストを充填した前
記絶縁層成形体に露光処理前の絶縁層成形体を積層する
工程と、 露光処理から積層までの工程を繰り返して形成された積
層成形体の表面に、前記分割回路基板毎に分割するため
の分割溝を前記一対の略U字状の端面電極用貫通溝の間
を通過するように形成する工程と、 該分割溝が形成された積層成形体を焼成する工程とを具
備してなることを特徴とするセラミック基板の製造方
法。
2. An insulating substrate comprising a plurality of insulating layers made of ceramics, and an internal wiring formed between the insulating layers, each of which is divided by a dividing groove formed in the insulating substrate. Is a method of manufacturing a ceramic substrate to be a divided circuit board having a plurality of end surface electrodes, comprising: forming an insulating layer material made of ceramics, a photocurable monomer, and a slip material containing an organic binder; Forming an end surface electrode, exposing the surface of the insulating layer molded body to an exposure process except for the position where the end face electrode is formed, and developing the exposed insulating layer molded body to form an end face electrode. Forming a pair of substantially U-shaped end face electrode through-grooves at predetermined positions such that their ends face each other, and filling the end face electrode through-grooves with a conductive paste. A step of printing a conductive paste on the surface of the insulating layer molded body to form an internal wiring pattern; and a step of exposing the insulating layer molded body filled with the conductive paste into the end face electrode through-grooves before an exposure process. And a pair of substantially U-shaped dividing grooves for dividing the divided circuit boards on the surface of the laminated molded body formed by repeating the steps of laminating the insulating layer molded body and exposing to laminating. A method of manufacturing a ceramic substrate, comprising: a step of forming between the through-holes for end surface electrodes in a shape of a circle; and a step of firing the laminated molded body in which the divided grooves are formed.
【請求項3】焼成後に、端面電極の表面を半田ぬれ性の
良好な金属でめっき処理することを特徴とする請求項2
記載のセラミック基板の製造方法。
3. After the firing, the surface of the end face electrode is plated with a metal having good solder wettability.
The manufacturing method of the ceramic substrate described in the above.
【請求項4】絶縁基体の外周面に形成された凹部に、該
凹部に沿って端面電極を形成してなる分割回路基板にお
いて、前記凹部に、該凹部の内方に突出し、かつ、前記
端面電極の端部を被覆する突出部を設けてなることを特
徴とする分割回路基板。
4. A divided circuit board having an end surface electrode formed in a concave portion formed on an outer peripheral surface of an insulating base along the concave portion, wherein the concave portion protrudes inward of the concave portion and the end surface A divided circuit board provided with a protrusion for covering an end of an electrode.
JP34225595A 1995-12-28 1995-12-28 Ceramic substrate, method of manufacturing the same, and divided circuit board Expired - Fee Related JP3236769B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP34225595A JP3236769B2 (en) 1995-12-28 1995-12-28 Ceramic substrate, method of manufacturing the same, and divided circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34225595A JP3236769B2 (en) 1995-12-28 1995-12-28 Ceramic substrate, method of manufacturing the same, and divided circuit board

Publications (2)

Publication Number Publication Date
JPH09186458A JPH09186458A (en) 1997-07-15
JP3236769B2 true JP3236769B2 (en) 2001-12-10

Family

ID=18352313

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34225595A Expired - Fee Related JP3236769B2 (en) 1995-12-28 1995-12-28 Ceramic substrate, method of manufacturing the same, and divided circuit board

Country Status (1)

Country Link
JP (1) JP3236769B2 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3528771B2 (en) 2000-08-25 2004-05-24 株式会社村田製作所 Manufacturing method of center electrode assembly
JP2002198460A (en) * 2000-12-27 2002-07-12 Kyocera Corp Batch-process wiring substrate
JP4784689B2 (en) * 2008-03-07 2011-10-05 株式会社村田製作所 Electronic component and manufacturing method thereof
WO2011148491A1 (en) * 2010-05-27 2011-12-01 三菱電機株式会社 Process for production of semiconductor device
JP6573872B2 (en) * 2014-03-19 2019-09-11 日本碍子株式会社 Ceramic substrate and manufacturing method thereof

Also Published As

Publication number Publication date
JPH09186458A (en) 1997-07-15

Similar Documents

Publication Publication Date Title
JP3236782B2 (en) Ceramic substrate, method of manufacturing the same, and divided circuit board
JP3236769B2 (en) Ceramic substrate, method of manufacturing the same, and divided circuit board
JP3580688B2 (en) Manufacturing method of multilayer ceramic circuit board
US20040134875A1 (en) Circuit-parts sheet and method of producing a multi-layer circuit board
JP3231987B2 (en) Method for manufacturing multilayer ceramic circuit board
JP2000277916A (en) Substrate and split substrate
JP3236785B2 (en) Manufacturing method of multilayer ceramic substrate
JP2004179181A (en) Method of manufacturing composite sheet and laminated component
JP3500244B2 (en) Manufacturing method of ceramic substrate
JPH10275979A (en) Ceramic board and divided circuit board
JP3550283B2 (en) High frequency composite circuit board
JP2004202831A (en) Composite sheet, laminate, method for manufacturing composite sheet and laminate, and laminated component
JP3563577B2 (en) Electronic component surface mounting substrate
JPH0818236A (en) Method for manufacturing layered ceramic circuit board
JPH07297077A (en) Manufacture of multilayered capacitor board
JP3389383B2 (en) High frequency composite circuit block and method of manufacturing the same
JP2001044644A (en) Multilayer circuit board and its manufacture
JP2004296543A (en) Method for manufacturing composite sheet and method for manufacturing lamination component
JP3495203B2 (en) Circuit board manufacturing method
JP2005044925A (en) Method of manufacturing composite sheet and method of manufacturing multilayer component
JP2005072500A (en) Composite sheet, laminate, method for manufacturing them, and laminated part
JP3393676B2 (en) Method for manufacturing multilayer ceramic circuit board
JP2002141646A (en) Circuit board
JP2004179525A (en) Composite sheet, laminated component, and manufacturing method thereof
JPH11103170A (en) Multilayered ceramic circuit board with built-in resistor

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070928

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080928

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080928

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090928

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090928

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100928

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees