JP2001217545A - Multilayer circuit board - Google Patents

Multilayer circuit board

Info

Publication number
JP2001217545A
JP2001217545A JP2000027399A JP2000027399A JP2001217545A JP 2001217545 A JP2001217545 A JP 2001217545A JP 2000027399 A JP2000027399 A JP 2000027399A JP 2000027399 A JP2000027399 A JP 2000027399A JP 2001217545 A JP2001217545 A JP 2001217545A
Authority
JP
Japan
Prior art keywords
circuit board
multilayer circuit
wiring pattern
land
insulating layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000027399A
Other languages
Japanese (ja)
Other versions
JP4493140B2 (en
Inventor
Yoichi Makino
洋一 牧野
Akihiro Sakanoue
聡浩 坂ノ上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2000027399A priority Critical patent/JP4493140B2/en
Publication of JP2001217545A publication Critical patent/JP2001217545A/en
Application granted granted Critical
Publication of JP4493140B2 publication Critical patent/JP4493140B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a multilayer circuit board which can avoid the migration between terminal electrodes and effectively suppress a stray capacitance from occurring near the terminal electrodes. SOLUTION: The multilayer circuit board comprises silvery conductor films for forming inner wiring patterns 2 between insulation layers 1a-1e on a laminate board 10 composed of laminated glass-ceramic insulation layers, land electrodes 7a-7f formed to be connected to the inner wiring patterns 2 between the insulation layers 1a-1e, and semicircular terminal electrodes 6 formed on the end faces of the laminate board 10 so as to expose a part of the land electrodes 7a-7f. Connecting patterns 8a-8f are formed at positions mutually shifted between the adjacent insulation layers in the laminate thickness direction.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、ガラス−セラミッ
クの基板材料を絶縁層に、銀などの導体材料を内部配線
パターンに用いた多層回路基板の端面端子電極の構造に
関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a structure of an end terminal electrode of a multilayer circuit board using a glass-ceramic substrate material as an insulating layer and a conductive material such as silver for an internal wiring pattern.

【0002】[0002]

【従来の技術】従来より、焼成温度を800〜1050
℃と比較的低い温度で焼成可能な材料を用いた多層回路
基板が提案されている。
2. Description of the Related Art Conventionally, a firing temperature of 800 to 1050 has been used.
A multilayer circuit board using a material that can be fired at a relatively low temperature of ° C. has been proposed.

【0003】このような多層回路基板の典型的な構造
は、複数の絶縁層からなる積層基板の各層間に内部配線
パターンを有し、同時に、積層基板の厚み方向に所定内
部配線パターンを接続するビアホール導体を有し、さら
に積層基板の表面に、ICチップや各種チップ状電子部
品を搭載するための表面配線パターンが形成されてい
た。
[0003] A typical structure of such a multilayer circuit board has an internal wiring pattern between each layer of a laminated substrate comprising a plurality of insulating layers, and at the same time, connects a predetermined internal wiring pattern in the thickness direction of the laminated substrate. It has a via-hole conductor, and a surface wiring pattern for mounting an IC chip and various chip-shaped electronic components is formed on the surface of the laminated substrate.

【0004】このような多層回路基板では、配線パター
ンの材料に、銀などの低抵抗材料を用いることができる
ため、所定回路網の導電率を高めことができる。これに
より、回路動作の高速化、高周波動作の対応が比較的容
易となる。
In such a multilayer circuit board, a low-resistance material such as silver can be used as a material for the wiring pattern, so that the conductivity of a predetermined circuit network can be increased. This makes it relatively easy to increase the speed of the circuit operation and deal with high-frequency operation.

【0005】通常、多層回路基板は、プリント配線基板
上に実装された、所定配線(外部回路)に接続されてい
た。具体的には、多層回路基板の接合底面に入出力端子
電極を形成したり、また、多層回路基板の端面に平面状
の平面状端子電極を形成し、半田などを介して接続され
ていた。さらに、多層回路基板の表面に入出力端子電極
を形成し、プリント配線基板に機械的な接合(実装)した
後、この表面側の入出力端子電極とプリント配線基板の
所定配線との間をボンディングワイヤなどを介して接続
していた。
[0005] Usually, the multilayer circuit board is connected to a predetermined wiring (external circuit) mounted on a printed wiring board. Specifically, input / output terminal electrodes are formed on the joint bottom surface of the multilayer circuit board, or flat planar terminal electrodes are formed on the end face of the multilayer circuit board, and are connected via solder or the like. Furthermore, after forming input / output terminal electrodes on the surface of the multilayer circuit board and mechanically joining (mounting) the printed wiring board, bonding between the input / output terminal electrodes on the front side and predetermined wiring of the printed wiring board is performed. They were connected via wires.

【0006】近年、多層回路基板の小型化の要求が増大
し、これに伴い外部プリント配線基板との接合構造を、
多層回路基板の端面に、厚み方向に延びる半円形状の凹
部を形成し、この半円形状凹部の内壁面に、内部配線パ
ターンに接続するランド電極と導通する内壁導体膜を形
成していた。このような構造を、以下、単に半円形状端
子電極とう。
In recent years, there has been an increasing demand for miniaturization of a multilayer circuit board, and accordingly, a bonding structure with an external printed wiring board has been increased.
A semicircular recess extending in the thickness direction is formed on an end face of the multilayer circuit board, and an inner wall conductive film that is electrically connected to a land electrode connected to the internal wiring pattern is formed on an inner wall surface of the semicircular recess. Hereinafter, such a structure is simply referred to as a semicircular terminal electrode.

【0007】そして、この多層回路基板とプリント配線
基板との接合を、この半円形状の端子電極を対して半田
接合して、機械的且つ電気的に接合する(特開平9−3
30991号)。これより、多層回路基板とプリント配
線基板とが半田を介して接合された場合、半田のはい上
がり部(メニスカス)は、多層回路基板の端面から内部
側に凹んだ半円形状端子電極内に形成されることにな
り、プリント配線基板上に実装専有面積が小さい多層回
路基板が達成される。
The multilayer circuit board and the printed wiring board are mechanically and electrically joined to each other by soldering the semicircular terminal electrodes to each other (Japanese Patent Laid-Open No. 9-3).
No. 30991). Thus, when the multilayer circuit board and the printed wiring board are joined via solder, the solder rising portion (meniscus) is formed in the semicircular terminal electrode that is recessed inward from the end face of the multilayer circuit board. As a result, a multilayer circuit board having a small mounting area on a printed wiring board is achieved.

【0008】図4は、従来の多層回路基板の円形状端子
電極部分の斜視図である。
FIG. 4 is a perspective view of a circular terminal electrode portion of a conventional multilayer circuit board.

【0009】図4において、1は多層回路基板であり、
1a〜1eは絶縁層であり、61は半円形状端子電極で
あり、71a〜71fはランド電極であり、81a〜8
1fは所定配線パターンと接続する接続部である。
In FIG. 4, 1 is a multilayer circuit board,
1a to 1e are insulating layers, 61 is a semicircular terminal electrode, 71a to 71f are land electrodes, and 81a to 8l.
Reference numeral 1f denotes a connection portion connected to a predetermined wiring pattern.

【0010】[0010]

【発明が解決しようとする課題】しかし、上述の多層回
路基板1の半円形状端子電極61は、その凹部61aの
内面に、導体膜61bが形成されているものの、同時
に、多層回路基板1の端面部分にランド電極71a〜7
1fの両端部が露出するようになっていた。
However, the semicircular terminal electrode 61 of the multilayer circuit board 1 has a conductive film 61b formed on the inner surface of the concave portion 61a. Land electrodes 71a to 7a
Both ends of 1f were exposed.

【0011】そして、多層回路基板1の端面に、複数の
半円形状端子電極61が配置される場合、隣接する端子
電極61で、ランド電極71a〜71fの両端部の露出
部分が互いに近接することになる。これにより、プリン
ト配線基板上に半田接合すると、この露出部分間でマイ
グレーションが発生してしまうという問題があった。
When a plurality of semicircular terminal electrodes 61 are arranged on the end face of the multilayer circuit board 1, the exposed portions of both ends of the land electrodes 71a to 71f in the adjacent terminal electrodes 61 are close to each other. become. As a result, when soldering is performed on the printed wiring board, there is a problem that migration occurs between the exposed portions.

【0012】さらに、ランド電極と内部配線パターンと
を接続する接続パターンが、絶縁層を介して対向するこ
とになり、その間で浮遊容量成分が発生して、特に、高
周波動作する回路において高周波特性に悪影響を及ぼす
ことがあった。
Further, the connection pattern for connecting the land electrode and the internal wiring pattern is opposed to each other with an insulating layer interposed therebetween, and a stray capacitance component is generated therebetween. May have adverse effects.

【0013】本発明は、上述の問題に鑑みて案出された
ものであり、その目的は、半円形状端子電極間でマイグ
レーションを防止できるとともに、浮遊容量による高周
波特性劣化の少ない端子電極構造を有する回路基板を提
供するものである。
The present invention has been devised in view of the above-mentioned problems, and an object of the present invention is to provide a terminal electrode structure that can prevent migration between semicircular terminal electrodes and that causes little deterioration in high-frequency characteristics due to stray capacitance. And a circuit board having the same.

【0014】[0014]

【課題を解決するための手段】本発明は、800℃から
1050℃で焼成可能なガラス−セラミック材料からな
る絶縁層を積層してなる多層回路基板の各絶縁層間に、
Ag系の内部配線パターン及びランド電極を形成すると
ともに、前記多層回路基板の端面に、半円形状の凹部を
形成し、該凹部の内壁に前記ランド電極の一部を露出さ
せて成る多層回路基板において、前記各絶縁層間にラン
ド電極と内部配線パターンとを接続する接続パターンを
形成するとともに、該各接続パターンを平面視した時、
積層厚み方向に隣接する絶縁層間で互いに異なる位置に
形成されていることを特徴とする多層回路基板である。
According to the present invention, there is provided a multi-layer circuit board comprising insulating layers made of a glass-ceramic material which can be fired at 800 ° C. to 1050 ° C.
A multilayer circuit board comprising an Ag-based internal wiring pattern and a land electrode, a semicircular recess formed in an end face of the multilayer circuit board, and a part of the land electrode exposed on an inner wall of the recess. In the above, while forming a connection pattern for connecting the land electrode and the internal wiring pattern between the insulating layers, when each of the connection patterns in plan view,
A multilayer circuit board, which is formed at different positions between insulating layers adjacent to each other in a lamination thickness direction.

【0015】また、好ましくは、前記ランド電極は、多
層回路基板の端面から少なくとも100μm以上、内部
側に配置されている多層回路基板である。
Preferably, the land electrode is a multilayer circuit board disposed at least 100 μm or more inside from the end face of the multilayer circuit board.

【作用】本発明の多層回路基板は、各ランド電極と内部
配線パターンとの接続パターンの形成位置が、積層厚み
方向で隣接する絶縁層間で互いに異なっている。このた
め、積層厚み方向で隣接しあう接続パターン間で発生す
る浮遊容量成分を抑えることができる。
In the multilayer circuit board of the present invention, the formation positions of the connection patterns between the land electrodes and the internal wiring patterns are different between the adjacent insulating layers in the lamination thickness direction. For this reason, the stray capacitance component generated between the connection patterns adjacent to each other in the stacking thickness direction can be suppressed.

【0016】これにより、高周波動作を行う回路におい
て、高周波特性の変動を防止でき、安定した回路動作が
可能になる。
Thus, in a circuit that performs high-frequency operation, fluctuations in high-frequency characteristics can be prevented, and stable circuit operation can be performed.

【0017】また、半円形状端子電極を構成するランド
電極の両端部が、基板の端面から内側に位置するように
配置されている。即ち、ランド電極は、半円形状の凹部
内に露出しているものの、その両端部がは、積層基板の
端面から露出することが一切ない。
Further, both ends of the land electrode constituting the semicircular terminal electrode are arranged so as to be located inside from the end face of the substrate. That is, although the land electrode is exposed in the semicircular concave portion, both ends are never exposed from the end surface of the laminated substrate.

【0018】従って、多層回路基板の隣接しあう半円形
状端子電極において、その間でマイグレーションが発生
することがない。このマイグレーションを完全に防止す
るためには、積層位置ずれなどを考慮して、その両端部
が積層基板の端面から内部側に100μm以上、逃がす
ことが重要になる。
Accordingly, migration does not occur between adjacent semicircular terminal electrodes of the multilayer circuit board. In order to completely prevent this migration, it is important that both ends be allowed to escape from the end face of the laminated substrate by 100 μm or more to the inside in consideration of the displacement of the lamination position.

【0019】[0019]

【発明の実施の形態】以下、本発明の多層回路基板を図
面に基づいて説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, a multilayer circuit board according to the present invention will be described with reference to the drawings.

【0020】図1は、本発明に係る多層回路基板の断面
図であり、図2は、半円形状端子電極部分の斜視図であ
る。
FIG. 1 is a sectional view of a multilayer circuit board according to the present invention, and FIG. 2 is a perspective view of a semicircular terminal electrode portion.

【0021】図1において、1は多層回路基板であり、
10は積層基板であり、1a〜1fは絶縁層であり、6
は半円形状端子電極であり、7a〜7fはランド電極で
あり、8a〜8fは所定配線パターンと接続する接続パ
ターン(接続部)である。2は内部配線パターンであ
り、3はビアホール導体、4は積層基板10の表面に形
成した表面配線パターンであり、5は電子部品素子であ
る。
In FIG. 1, reference numeral 1 denotes a multilayer circuit board;
10 is a laminated substrate, 1a to 1f are insulating layers, 6
Is a semicircular terminal electrode, 7a to 7f are land electrodes, and 8a to 8f are connection patterns (connection portions) connected to a predetermined wiring pattern. 2 is an internal wiring pattern, 3 is a via hole conductor, 4 is a surface wiring pattern formed on the surface of the laminated substrate 10, and 5 is an electronic component element.

【0022】多層回路基板1を構成する積層基板10
は、ガラス−セラミック材料からなる絶縁層1a〜1e
と、絶縁層1a〜1eの各層間には、所定回路網を達成
するや容量成分を発生するための内部配線パターン2が
配置されている。また、絶縁層1a〜1eには、その層
の厚み方向を貫くビアホール導体3が形成されている。
The laminated board 10 constituting the multilayer circuit board 1
Are insulating layers 1a to 1e made of a glass-ceramic material.
In addition, between each of the insulating layers 1a to 1e, an internal wiring pattern 2 for achieving a predetermined circuit network and generating a capacitance component is arranged. In the insulating layers 1a to 1e, via-hole conductors 3 penetrating in the thickness direction of the layers are formed.

【0023】絶縁層1a〜1eは、例えば850〜10
50℃前後の比較的低い温度で焼成可能にするガラス−
セラミック材料からなる。具体的なセラミック材料とし
ては、クリストバライト、石英、コランダム(αアルミ
ナ)、ムライト、コージライト、などが例示できる。ま
た、ガラス材料として複数の金属酸化物を含むガラスフ
リットを焼成処理することによって、コージェライト、
ムライト、アノーサイト、セルジアン、スピネル、ガー
ナイト、ウイレマイト、ドロマイト、ペタライトやその
置換誘導体の結晶を少なくとも1種類を析出するもので
ある。この絶縁層1a〜1eの厚みは、例えば100〜
300μm程度である。
The insulating layers 1a to 1e are, for example, 850 to 10
Glass that can be fired at a relatively low temperature of around 50 ° C
Made of ceramic material. Specific examples of the ceramic material include cristobalite, quartz, corundum (α-alumina), mullite, and cordierite. Further, by firing a glass frit containing a plurality of metal oxides as a glass material, cordierite,
It precipitates at least one kind of crystal of mullite, anorthite, serdian, spinel, garnite, willemite, dolomite, petalite or a substituted derivative thereof. The thickness of the insulating layers 1a to 1e is, for example, 100 to
It is about 300 μm.

【0024】内部配線パターン2、ビアホール導体3
は、銀系材料(銀単体または、Ag−Pdなどの銀合
金)を主成分とする導体膜(導体)からなる。例えば、
内部配線パターン2は、その厚みが8〜15μm程度で
あり、ビアホール導体3は、その直径を任意な値とする
ことができるが、例えば80〜250μmである。
Internal wiring pattern 2, via hole conductor 3
Is composed of a conductor film (conductor) mainly composed of a silver-based material (silver alone or a silver alloy such as Ag-Pd). For example,
The internal wiring pattern 2 has a thickness of about 8 to 15 μm, and the via-hole conductor 3 can have an arbitrary diameter, for example, 80 to 250 μm.

【0025】また、積層基板10の表面には、表面配線
パターン4が形成されている。この表面配線パターン4
は、例えば、銀系材料を主成分とする導体材料から構成
されている。この表面配線パターン4は、所定回路網を
形成するとともに、半田を介して接合される電子部品素
子5を接合する接続パッドであったり、また、厚膜抵抗
膜、厚膜コンデンサ素子の端子電極であったり、ビアホ
ール導体3との接続をおこなったりする。また、積層基
板10の表面に実装したICチップなどの電子部品素子
5とボンディング細線によって接続される接続パッドで
あったりする。
A surface wiring pattern 4 is formed on the surface of the laminated substrate 10. This surface wiring pattern 4
Is made of, for example, a conductor material mainly containing a silver-based material. The surface wiring pattern 4 forms a predetermined circuit network and is a connection pad for bonding an electronic component element 5 bonded via solder, or a terminal electrode of a thick film resistor film or a thick film capacitor element. Or a connection with the via-hole conductor 3. Also, an electronic component element such as an IC chip mounted on the surface of the laminated substrate 10
It may be a connection pad connected to 5 by a bonding thin wire.

【0026】このような積層基板10の表面に、ICチ
ップや各チップ部品の電子部品素子5が配置されてい
る。
On the surface of such a laminated substrate 10, an electronic component element 5 of an IC chip or each chip component is arranged.

【0027】また、積層基板10の端面には、半円形状
端子電極6が形成されている。この半円形状端子電極6
は、積層基板10の端面に形成された半円筒上の凹部6
aと、該凹部6aの内壁面に被着形成された導体膜6b
とから構成されている。
A semicircular terminal electrode 6 is formed on the end face of the laminated substrate 10. This semicircular terminal electrode 6
Are concave portions 6 on a semi-cylinder formed on the end face of the laminated substrate 10.
a, and a conductive film 6b adhered to the inner wall surface of the concave portion 6a
It is composed of

【0028】尚、半円形状端子電極6の導体膜6bと配
線パターン2、4との接続は、図2に示すように、凹部
6aの周囲に形成されたランド電極7a〜7fと該配線
パターン2、4とを接続する接続パターン8a〜8fか
ら構成されている。
The connection between the conductor film 6b of the semicircular terminal electrode 6 and the wiring patterns 2 and 4 is made by connecting the land electrodes 7a to 7f formed around the recess 6a with the wiring patterns 2 and 4, as shown in FIG. The connection patterns 8a to 8f are connected to the connection patterns 2 and 4.

【0029】ここで、ランド電極7a〜7fの両端部
は、積層基板10の端面から内部に100μm以上入り
込んで配置されており、積層基板10の端面からは、一
切露出していない。
Here, both end portions of the land electrodes 7a to 7f are arranged so as to enter at least 100 μm from the end surface of the laminated substrate 10 and are not exposed at all from the end surface of the laminated substrate 10.

【0030】また、半円形状端子電極6を構成する半円
筒状の凹部6aは、開口幅が100μm以上となってい
る。
The semi-cylindrical concave portion 6a constituting the semi-circular terminal electrode 6 has an opening width of 100 μm or more.

【0031】ここで、半円形状端子電極6を構成するラ
ンド電極7aは、積層基板10の表面に形成されたラン
ド電極であり、また、接続パターン8aは、表面配線パ
ターン4と接続するものである。
Here, the land electrode 7a constituting the semicircular terminal electrode 6 is a land electrode formed on the surface of the laminated substrate 10, and the connection pattern 8a is connected to the surface wiring pattern 4. is there.

【0032】また、ランド電極7bは、積層基板10を
構成する絶縁層1aと1bとの層間に形成されたランド
電極であり、また、接続パターン8bは、この層間に形
成された内部配線パターン2と接続するものである。
The land electrode 7b is a land electrode formed between the layers of the insulating layers 1a and 1b constituting the laminated substrate 10, and the connection pattern 8b is formed of the internal wiring pattern 2 formed between the layers. Is to connect.

【0033】さらに、ランド電極7cは、積層基板10
を構成する絶縁層1bと1cとの層間に形成されたラン
ド電極であり、また、接続パターン8cは、この層間に
形成された内部配線パターン2と接続するものである。
Further, the land electrode 7c is connected to the laminated substrate 10
Is a land electrode formed between the layers of the insulating layers 1b and 1c, and the connection pattern 8c is connected to the internal wiring pattern 2 formed between the layers.

【0034】同様に、ランド電極7d、7eは、積層基
板10を構成する絶縁層1cと1dとの層間、絶縁層1
dと1eとの層間に形成された各々ランド電極であり、
また、接続パターン8d、8eは、この層間に形成され
た内部配線パターン2と接続するものである。
Similarly, the land electrodes 7d and 7e are provided between the insulating layers 1c and 1d of the laminated substrate 10 and between the insulating layers 1c and 1d.
land electrodes formed between the layers d and 1e,
The connection patterns 8d and 8e connect to the internal wiring patterns 2 formed between the layers.

【0035】このようなランド電極7a、7f及び接続
パターン8a、8fは、表面配線パターン4と実質的に
同一の構造で、同一工程で形成される。また、ランド電
極7b〜7e及び接続パターン8b〜8たは、各絶縁層
1a〜1fの層間に配置される内部配線パターン2と実
質的に同一の構造で、同一工程で形成される。
The land electrodes 7a and 7f and the connection patterns 8a and 8f have substantially the same structure as the surface wiring pattern 4 and are formed in the same step. The land electrodes 7b to 7e and the connection patterns 8b to 8 have substantially the same structure as the internal wiring pattern 2 disposed between the insulating layers 1a to 1f, and are formed in the same step.

【0036】ここで、本発明の多層回路基板では、ラン
ド電極7b〜7eと対応する各絶縁層間に配置される内
部配線パターン2とを接続する接続パターン8b〜8e
(実質的には、内部配線パターン2の一部)の形成位置
が、隣接する絶縁層1aと1b、1bと1c、1cと1
d・・との間で互いに異なる位置に形成されている。
Here, in the multilayer circuit board of the present invention, the connection patterns 8b to 8e for connecting the land electrodes 7b to 7e to the internal wiring patterns 2 arranged between the corresponding insulating layers.
(Substantially a part of the internal wiring pattern 2) is formed in the adjacent insulating layers 1a and 1b, 1b and 1c, 1c and 1
are formed at different positions from each other.

【0037】好ましくは、隣接しあう接続パターン8b
〜8eは、絶縁層の厚み方向で、図2に示すように、全
く対向しないようにすることが理想である。
Preferably, adjacent connection patterns 8b
Ideally, as shown in FIG. 2, No. to 8 e do not face each other in the thickness direction of the insulating layer.

【0038】さらに、上述したように、積層基板10の
内部及び表面に形成されたランド電極7a〜7fの両端
は、積層基板10の端面から内部側に100μm以上入
り込んで配置されている。
Further, as described above, both ends of the land electrodes 7a to 7f formed inside and on the surface of the laminated substrate 10 are arranged so as to enter the inner side from the end face of the laminated substrate 10 by 100 μm or more.

【0039】まず、厚み方向に配置される接続パターン
8b〜8eが互いに変位していることとにより、隣接す
る接続パターン8b〜8eの厚み方向に発生する浮遊容
量の発生を小さくできる。
First, since the connection patterns 8b to 8e arranged in the thickness direction are displaced from each other, the generation of the stray capacitance generated in the thickness direction of the adjacent connection patterns 8b to 8e can be reduced.

【0040】これは、特に高周波動作する回路を構成す
る配線パターンにおいて、その先端部分が同一電位に接
続されるものの、その間で容量が同一電位部分から離れ
れば、離れる程、高周波動作の特性が大きく変動する。
In particular, in a wiring pattern constituting a circuit operating at a high frequency, the tip of the circuit is connected to the same potential. However, as the capacitance is further away from the same potential, the characteristic of the high frequency operation increases as the distance increases. fluctuate.

【0041】尚、説明では、積層基板10の表面に形成
された接続パターン8a、8fについては詳述していな
いが、表面に接続パターン8a、8fを形成する必要が
ある場合、図のように、接続パターン8aと8bとを、
8eと8fとを夫々異なる位置に形成することが重要と
なる。
In the description, the connection patterns 8a and 8f formed on the surface of the laminated substrate 10 are not described in detail. However, when it is necessary to form the connection patterns 8a and 8f on the surface, as shown in FIG. , Connection patterns 8a and 8b,
It is important to form 8e and 8f at different positions.

【0042】このようにランド電極7a〜7fが凹部6
aに露出する一部は、導体膜6bによって被覆されてい
るため、ランド電極7a〜7fの積層厚み方向で対向し
ても、この部分で発生する浮遊容量成分は、高周波特性
上、大きな影響はない。
As described above, the land electrodes 7a to 7f are
Since the part exposed to a is covered with the conductor film 6b, even if the land electrodes 7a to 7f face each other in the stacking thickness direction, the stray capacitance component generated at this part does not greatly affect the high frequency characteristics. Absent.

【0043】尚、ランド電極7a〜7fにおける電極幅
(凹部6aから内部に入り込んだ距離)は、不要容量の
影響を少なくするため、実質的に100μm以下とする
ことが重要である。尚、この値以上の電極幅になると、
接続部分から離れるようになり、高周波回路において浮
遊容量成分が無視できなくなる。
It is important that the electrode width of the land electrodes 7a to 7f (the distance from the concave portion 6a to the inside) is substantially 100 μm or less in order to reduce the influence of unnecessary capacitance. If the electrode width exceeds this value,
As a result, the stray capacitance component cannot be ignored in the high-frequency circuit.

【0044】このような多層回路基板の製造方法につい
て説明する。
A method for manufacturing such a multilayer circuit board will be described.

【0045】まず、ガラス−セラミック材料からなる絶
縁層1a〜1eとなるグリーンシートを形成する。具体
的には、セラミック粉末、低融点ガラス成分のフリッ
ト、有機バインダ、有機溶剤を均質混練したスラリー
を、ドクターブレード法によって所定厚みにテープ成形
して、所定大きさに切断してシートを作成する。
First, green sheets to be the insulating layers 1a to 1e made of a glass-ceramic material are formed. Specifically, a ceramic powder, a frit of a low-melting glass component, an organic binder, and a slurry obtained by homogeneously kneading an organic solvent are tape-formed to a predetermined thickness by a doctor blade method, and cut into a predetermined size to form a sheet. .

【0046】セラミック粉末は、クリストバライト、石
英、コランダム(αアルミナ)、ムライト、コージライ
トなどの絶縁セラミック材料、BaTiO3、Pb4Fe
2NbO12、TiO2などの誘電体セラミック材料、Ni
−Znフェライト、Mn−Znフェライト(広義の意味
でセラミックという)などの磁性体セラミック材料など
が挙げられ、その平均粒径1.0〜6.0μm、好まし
くは1.5〜4.0μmに粉砕したものを用いる。尚、
セラミック材料は2種以上混合して用いられてもよい。
特に、コランダムを用いた場合、コスト的に有利とな
る。
The ceramic powder includes insulating ceramic materials such as cristobalite, quartz, corundum (α-alumina), mullite, cordierite, BaTiO 3 , Pb 4 Fe
2 Dielectric ceramic materials such as NbO 12 and TiO 2 , Ni
Magnetic ceramic materials such as -Zn ferrite and Mn-Zn ferrite (ceramics in a broad sense) and the like, and pulverized to an average particle size of 1.0 to 6.0 m, preferably 1.5 to 4.0 m. Use what was done. still,
Two or more ceramic materials may be used in combination.
In particular, the use of corundum is advantageous in terms of cost.

【0047】低融点ガラス成分のフリットは、焼成処理
することによってコージェライト、ムライト、アノーサ
イト、セルジアン、スピネル、ガーナイト、ウイレマイ
ト、ドロマイト、ペタライトやその置換誘導体の結晶や
スピネル構造の結晶相を析出するものであればよく、例
えば、B23、SiO2、Al23、ZnO、アルカリ
土類酸化物を含むガラスフリットが挙げられる。
The frit of the low melting glass component precipitates a crystal phase of cordierite, mullite, anorthite, serdian, spinel, garnite, willemite, dolomite, petalite or a substituted derivative thereof or a crystal phase having a spinel structure by firing. Any material may be used, for example, glass frit containing B 2 O 3 , SiO 2 , Al 2 O 3 , ZnO, and alkaline earth oxide.

【0048】この様なガラスフリットは、ガラス化範囲
が広く、また屈伏点が600〜800℃付近にあるた
め、850〜1050℃程度の低温焼成に適し、Ag系
内部配線パターン2、Ag系表面配線パターン4となる
導体膜との焼結挙動が近似している。尚、このガラスフ
リットの平均粒径は、1.0〜6.0μm、1.5〜
3.5μmである。
Since such a glass frit has a wide vitrification range and a sag point of about 600 to 800 ° C., it is suitable for firing at a low temperature of about 850 to 1050 ° C., the Ag-based internal wiring pattern 2 and the Ag-based surface. The sintering behavior with the conductor film to be the wiring pattern 4 is similar. The average particle size of the glass frit is 1.0 to 6.0 μm, 1.5 to
3.5 μm.

【0049】上述のセラミック材料とガラス材料との構
成比率は、850〜1050℃の比較的低温で焼成する
ために、セラミック材料が10〜60wt%、好ましく
は30〜50wt%であり、ガラス材料が90〜40w
t%、好ましくは70〜50wt%である。
The composition ratio of the above-mentioned ceramic material and glass material is such that the ceramic material is 10 to 60 wt%, preferably 30 to 50 wt%, since firing at a relatively low temperature of 850 to 1050 ° C. 90-40w
t%, preferably 70 to 50 wt%.

【0050】有機バインダは、固形分(セラミック粉
末、低融点ガラス成分のフリット)との濡れ性も重視す
る必要があり、比較的低温で且つ短時間の焼成工程で焼
失できるように熱分解性に優れたものが好ましく、アク
リル酸もしくはメタクリル酸系重合体のようなカルボキ
シル基、アルコール性水酸基を備えたエチレン性不飽和
化合物が好ましい。
It is necessary to give importance to the wettability of the organic binder with the solid content (ceramic powder, frit of the low melting point glass component), and the organic binder has a thermal decomposition property so that it can be burned off at a relatively low temperature and in a short firing step. Excellent ones are preferable, and ethylenically unsaturated compounds having a carboxyl group and an alcoholic hydroxyl group such as acrylic acid or methacrylic acid-based polymers are preferable.

【0051】溶剤として、有機系溶剤、水系溶剤を用い
ることができる。例えば、有機溶剤の場合には、2.2.
4-トリメチル-1.3-ペンタンジオールモノイソベンチ
ートなどが用いられ、水系溶剤の場合には、水溶性であ
る必要があり、モノマー及びバインダには、親水性の官
能基、例えばカルボキシル基が付加されている。その付
加量は酸価で表せば2〜300であり、好ましくは5〜
100である。付加量が少ない場合は水への溶解性、固
定成分の粉末の分散性が悪くなり、多い場合は熱分解性
が悪くなるため、付加量は、水への溶解性、分散性、熱
分解性を考慮して、上述の範囲で適宜付加される。
As the solvent, an organic solvent or an aqueous solvent can be used. For example, in the case of an organic solvent, 2.2.
For example, 4-trimethyl-1.3-pentanediol monoisoventilate is used. In the case of an aqueous solvent, it must be water-soluble, and a hydrophilic functional group such as a carboxyl group is contained in the monomer and the binder. Has been added. The amount of addition is 2 to 300 in terms of acid value, preferably 5 to 300.
100. If the added amount is small, the solubility in water and the dispersibility of the powder of the fixed component deteriorate, and if the added amount is large, the thermal decomposability deteriorates. In consideration of the above, it is appropriately added within the above range.

【0052】次に、絶縁層1a〜1eとなるグリーンシ
ートには、各層のビアホール導体3の形成位置に対応し
て、所定径の貫通穴をパンチングによって形成する。ま
た、同時に、積層基板10の端面に位置する部分に、端
子電極6凹部6aを形成するための貫通穴を形成する。
Next, in the green sheets to be the insulating layers 1a to 1e, through holes having a predetermined diameter are formed by punching corresponding to the formation positions of the via hole conductors 3 in each layer. At the same time, a through hole for forming the concave portion 6a of the terminal electrode 6 is formed in a portion located on the end face of the laminated substrate 10.

【0053】次に、絶縁層1a〜1eとなるグリーンシ
ートのビアホール導体3となる貫通穴の内部に、ビアホ
ール導体3となる導体をAg系導電性ペーストの印刷・
充填で形成する。さらに、絶縁層1a〜1eの表面に、
内部配線パターン2となる導体、表面配線パターン4と
なる導体膜をAg系導電性ペーストの印刷で形成する。
この内部配線パターン2及び表面配線パターン4となる
導体膜を形成するにあたり、端子電極6の凹部6aとな
る貫通穴に接するようにランド電極7a〜7fとなる導
体膜及びこのランド電極7a〜7eと配線パターン2、
4との接続を行う接続パターン8a〜8eとなる導体膜
を、Ag系導電性ペーストの印刷により形成する。尚、
このランド電極7a〜7eとなる導体膜を形成する際、
貫通穴の内壁面の一部にも導電性ペーストが塗布される
ように、印刷製版を制御する。
Next, the conductor to be the via-hole conductor 3 is printed and printed with an Ag-based conductive paste inside the through-hole to be the via-hole conductor 3 of the green sheet to be the insulating layers 1a to 1e.
Formed by filling. Further, on the surfaces of the insulating layers 1a to 1e,
A conductor serving as the internal wiring pattern 2 and a conductor film serving as the surface wiring pattern 4 are formed by printing an Ag-based conductive paste.
In forming the conductor film serving as the internal wiring pattern 2 and the surface wiring pattern 4, the conductor films serving as the land electrodes 7a to 7f and the land electrodes 7a to 7e are brought into contact with the through holes serving as the concave portions 6a of the terminal electrodes 6. Wiring pattern 2,
Conductive films serving as connection patterns 8a to 8e for connection to the conductive layer 4 are formed by printing an Ag-based conductive paste. still,
When forming a conductor film to be the land electrodes 7a to 7e,
The printing plate making is controlled so that the conductive paste is also applied to a part of the inner wall surface of the through hole.

【0054】ここで、ビアホール導体3、内部配線パタ
ーン2、ランド電極7a〜7e、接続パターン8a〜8
eとなる導体膜を形成するAg系導電性ペーストは、A
g系(Ag単体、Ag−PdなどのAg合金)粉末、ホ
ウ珪酸系低融点ガラスフリット、エチルセルロースなど
の有機バインダー、溶剤を均質混合したものが用いられ
る。
Here, the via hole conductor 3, the internal wiring pattern 2, the land electrodes 7a to 7e, and the connection patterns 8a to 8
Ag-based conductive paste for forming a conductive film to be e
A homogeneous mixture of g-based (Ag alone, Ag alloy such as Ag-Pd) powder, borosilicate low-melting glass frit, organic binder such as ethyl cellulose, and a solvent is used.

【0055】また、表面配線パターン4となる導体膜を
形成するAg系導電性ペーストは、Ag粉末を主成分と
して、Pt粉末、低融点ガラスフリット、有機バインダ
ー、溶剤を均質混合したものが用いられる。尚、その他
に、V25粉末を各金属成分に対して0.2〜1.0w
t%の添加すると、積層基板10との接着強度が向上し
て望ましい。次に、絶縁層1a〜1eとなるグリーンシ
ートを、積層基板10の積層順に応じて積層一体化す
る。
The Ag-based conductive paste for forming the conductive film to be the surface wiring pattern 4 is a mixture of a Pt powder, a low melting glass frit, an organic binder, and a solvent homogeneously containing Ag powder as a main component. . In addition, V 2 O 5 powder was added to each metal component in an amount of 0.2 to 1.0 w.
Addition of t% is desirable because the adhesion strength with the laminated substrate 10 is improved. Next, the green sheets to be the insulating layers 1a to 1e are laminated and integrated according to the lamination order of the laminated substrate 10.

【0056】次に、未焼成状態の積層基板10の下部側
の表面に、必要応じて、表面配線パターン4となる導体
膜、ランド電極7f、接続パターン8fを、上述のよう
に導電性ペーストの印刷により形成する。
Next, on the lower surface of the unsintered laminated substrate 10, a conductor film to be the surface wiring pattern 4, a land electrode 7f, and a connection pattern 8f are provided, if necessary, with the conductive paste as described above. It is formed by printing.

【0057】次に、端子電極6となる貫通穴の内壁面
に、導体膜6bとなる導体膜を、Ag系材料を主成分と
する導電性ペーストでもって印刷・塗布する。
Next, a conductive film serving as the conductive film 6b is printed and applied on the inner wall surface of the through hole serving as the terminal electrode 6 using a conductive paste mainly composed of an Ag-based material.

【0058】次に、この未焼成状態の積層体を、端子電
極6となる貫通穴を跨ぐように分割溝を形成する。
Next, a division groove is formed in the unfired laminate so as to straddle the through hole serving as the terminal electrode 6.

【0059】次に、未焼成の積層体を、酸化性雰囲気ま
たは大気雰囲気で焼成処理する。焼成処理は脱バインダ
過程と焼結過程からなる。
Next, the unfired laminate is fired in an oxidizing atmosphere or an air atmosphere. The firing process includes a binder removal process and a sintering process.

【0060】脱バインダ過程は、絶縁層1a〜1eとな
るグリーンシート、内部配線パターン2となる導体膜、
ビアホール導体3となる導体、表面配線パターン4とな
る導体膜、ランド電極7a〜7fとなる導体膜、接続パ
ターン8a〜8fとなる導体膜、導体膜6bとなる導体
膜に含まれる有機成分を焼失するためのものであり、例
えば600℃以下の温度領域で行われる。
The binder removal process includes a green sheet serving as the insulating layers 1a to 1e, a conductor film serving as the internal wiring pattern 2,
Organic components contained in the conductor to be the via hole conductor 3, the conductor film to be the surface wiring pattern 4, the conductor film to be the land electrodes 7a to 7f, the conductor film to be the connection patterns 8a to 8f, and the conductor film to be the conductor film 6b This is performed, for example, in a temperature range of 600 ° C. or less.

【0061】また、焼結過程は、ガラス−セラミックの
グリーンシートのガラス成分を結晶化させると同時にセ
ラミック粉末の粒界に均一に分散させ、積層体に一定強
度を与え、内部配線パターン2となる導体膜、ビアホー
ル導体3となる導体、表面配線パターン4となる導体
膜、ランド電極7a〜7fとなる導体膜、接続パターン
8a〜8fとなる導体膜、導体膜6bとなる導体膜の金
属粉末、Ag系粉末を、粒成長させることにより、各導
体を低抵抗化させ、絶縁層1a〜1eと一体化させるも
のである。これは、ピーク温度850〜1050℃に達
するまでに行われる。
In the sintering process, the glass component of the glass-ceramic green sheet is crystallized and simultaneously dispersed uniformly at the grain boundaries of the ceramic powder to give a certain strength to the laminate, thereby forming the internal wiring pattern 2. A conductor film, a conductor serving as a via-hole conductor 3, a conductor film serving as a surface wiring pattern 4, a conductor film serving as land electrodes 7a to 7f, a conductor film serving as connection patterns 8a to 8f, and metal powder of a conductor film serving as a conductor film 6b; The resistance of each conductor is reduced by grain growth of the Ag-based powder, and is integrated with the insulating layers 1a to 1e. This is done until a peak temperature of 850-1050 <0> C is reached.

【0062】この工程で、内部に内部配線パターン2、
ビアホール導体3が形成され、且つ表面に表面配線パタ
ーン4が形成された積層基板10が達成されることにな
る。
In this step, the internal wiring patterns 2 and
The laminated substrate 10 in which the via-hole conductor 3 is formed and the surface wiring pattern 4 is formed on the surface is achieved.

【0063】その後、必要に応じて、表面配線パターン
4に接続する厚膜抵抗膜や所定形状の絶縁保護膜を形成
して、さらに、各種電子部品素子5を接合・実装する。
各種電子部品素子5によって、その接合構造が相違す
る。例えば、チップ状電子部品では、表面配線パターン
4と半田による接合である。また、ICチップでは、表
面配線パターン4との間でAlまたはAuのボンディン
グ細線を用いたワイヤボンディング接合である。
Thereafter, if necessary, a thick film resistive film or an insulating protective film of a predetermined shape connected to the surface wiring pattern 4 is formed, and various electronic component elements 5 are further joined and mounted.
The bonding structure differs depending on the various electronic component elements 5. For example, in the case of a chip-shaped electronic component, the bonding is performed by soldering with the surface wiring pattern 4. In the case of the IC chip, wire bonding is performed using a bonding wire of Al or Au with the surface wiring pattern 4.

【0064】その後、各積層基板10に形成した分割溝
にそって、分割・切断処理を行う。これにより、図1に
示す多層回路基板が達成することになる。尚、ICチッ
プと表面配線パターン4とのボンディング細線を用いた
接合は、分割処理の後に行っても構わない。
After that, a dividing / cutting process is performed along the dividing groove formed in each laminated substrate 10. Thereby, the multilayer circuit board shown in FIG. 1 is achieved. The bonding between the IC chip and the surface wiring pattern 4 using the fine bonding wire may be performed after the division processing.

【0065】また、半円形状端子電極6となる貫通穴
は、内部配線パターン2となる導体膜、ランド電極7a
〜7fとなる導体膜、接続パターン8a〜8fとなる導
体膜を形成した各グリーンシートに形成し、その後、各
積層処理しても構わない。
The through hole serving as the semicircular terminal electrode 6 is formed of the conductor film serving as the internal wiring pattern 2 and the land electrode 7a.
To 7f, and a conductor film to be the connection patterns 8a to 8f may be formed on each green sheet, and then each lamination process may be performed.

【0066】尚、上述のランド電極7a〜7f(総じて
単に符号7を付与する)及び接続パターン8a〜8f
(総じて単に符号8を付与する)の形状は、他の例を図
に示す。
The above-mentioned land electrodes 7a to 7f (generally denoted by a reference numeral 7) and connection patterns 8a to 8f
Other examples of the shape (generally, the reference numeral 8 is simply given) are shown in the drawings.

【0067】図3(a)〜(e)の各図において、中央
の円は、夫々分割処理により、半円形状端子電極6の凹
部6aとなる貫通穴であり、この貫通穴を通る中心線は
分割される線を示す。
In each of FIGS. 3 (a) to 3 (e), the center circle is a through hole which becomes the concave portion 6a of the semicircular terminal electrode 6 by the dividing process, and the center line passing through this through hole. Indicates a line to be divided.

【0068】そして、点線は、積層厚み方向に隣接する
ランド電極7及び接続パターン8の形状を示す。
The dotted lines show the shapes of the land electrodes 7 and the connection patterns 8 which are adjacent to each other in the direction of the layer thickness.

【0069】ランド電極7の形状は、図3(a)のよう
に、概略C字状を基調にした形状、図3(b)〜(c)
のように、概略三角形状を基調した形状、図3(d)〜
(e)のように、概略四角形状を基調とした形状などが
例示でる。この場合、各ランド電極7は、貫通穴の内壁
面に接しているいるものの、実線でしめす分割線には到
達されていない。この間隔は、Agのマイグレーション
及び印刷のずれを考慮して、位置ずれが発生していない
状態で、少なくとも100μmの間隔を有している。
The shape of the land electrode 7 is substantially C-shaped as shown in FIG. 3A, and FIGS. 3B to 3C.
As shown in FIG. 3 (d) to FIG.
As shown in (e), a shape based on a substantially square shape is exemplified. In this case, although each land electrode 7 is in contact with the inner wall surface of the through hole, it does not reach the dividing line indicated by the solid line. This interval has an interval of at least 100 μm in a state where no positional shift occurs in consideration of Ag migration and printing shift.

【0070】また、接続パターン8は、積層方向で隣接
する接続パターン8とが対向していない。これにより、
内部配線パターン2に近い側での不要の浮遊容量を低減
できることになる。
The connection pattern 8 is not opposed to the connection pattern 8 adjacent in the stacking direction. This allows
Unnecessary stray capacitance on the side close to the internal wiring pattern 2 can be reduced.

【0071】尚、上述の製造方法では、グリーンシート
多層による、表面配線パターン及び端子電極の導体膜
を、積層基板と一体的に焼成する旨説明しているが、表
面配線パターン及び端子電極の導体膜を、焼成された積
層基板に別に焼き付け処理しても構わない。
In the above-mentioned manufacturing method, the surface wiring pattern and the conductor film of the terminal electrode of the multi-layered green sheet are described as being baked integrally with the laminated substrate. The film may be separately printed on the fired laminated substrate.

【0072】[0072]

【発明の効果】以上のように、本発明によれば、800
℃から1050℃で焼成可能なガラス−セラミック材料
からなる絶縁層を積層した積層基板に、表層配線パター
ン及び内部配線パターンとなるAg系導体膜を一体的に
形成し、積層体基板の端面に、端子電極を設けた多層回
路基板である。
As described above, according to the present invention, 800
An Ag-based conductor film serving as a surface wiring pattern and an internal wiring pattern is integrally formed on a laminated substrate on which an insulating layer made of a glass-ceramic material that can be fired at 10 ° C. to 1050 ° C. is laminated. It is a multilayer circuit board provided with terminal electrodes.

【0073】そして、ランド電極と内部配線パターンと
を接続する接続パターンの形成位置は、積層厚み方向で
隣接しあう接続パターンどうしが、互いに異なる位置と
なっている。即ち、この隣接しあう層間の接続パターン
どうしは対向していない。このため、接続パターン間で
生じる浮遊容量を有効に抑えることができ、高周波回路
を多層基板に形成しても、高周波特性の変動が少ない多
層回路基板となる。
The connection pattern for connecting the land electrode and the internal wiring pattern is formed such that the connection patterns that are adjacent to each other in the lamination thickness direction are different from each other. That is, the connection patterns between the adjacent layers do not face each other. For this reason, the stray capacitance generated between the connection patterns can be effectively suppressed, and a multilayer circuit board with less variation in high-frequency characteristics even when a high-frequency circuit is formed on the multilayer board.

【0074】また、端子電極を構成する電極ランドの両
端部が、積層基板の端面から内部に位置されている。こ
のため、基板の端面にランド電極が露出しないため、隣
接する端子電極間でAgのマイグレーションによる短絡
が有効に防止できるため、隣接する端子電極間の間隔を
狭くすることができ、もって、小型の多層回路基板が達
成できる。
Further, both end portions of the electrode land constituting the terminal electrode are located inside from the end face of the laminated substrate. For this reason, since the land electrode is not exposed on the end face of the substrate, a short circuit due to migration of Ag can be effectively prevented between the adjacent terminal electrodes, so that the interval between the adjacent terminal electrodes can be narrowed, so that the size of the device can be reduced. A multilayer circuit board can be achieved.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明に係る多層回路基板の断面図である。FIG. 1 is a sectional view of a multilayer circuit board according to the present invention.

【図2】本発明の多層回路基板における端面部分の斜視
図である。
FIG. 2 is a perspective view of an end face portion of the multilayer circuit board of the present invention.

【図3】(a)〜(e)は、ランド電極、接続パターンの形
状及び積層方向に隣接する接続パターンとの関係を示す
部分平面図である。
FIGS. 3A to 3E are partial plan views showing the relationship between the shape of a land electrode, a connection pattern, and a connection pattern adjacent in the stacking direction.

【図4】従来の多層回路基板における端面部分の斜視図
である。
FIG. 4 is a perspective view of an end face portion of a conventional multilayer circuit board.

【符号の説明】[Explanation of symbols]

10 ・・・・・積層基板 1a〜1e・・・ 絶縁層 2 ・・・・・ 内部配線パターン 3 ・・・・・ ビアホール導体 4 ・・・・・ 表面配線パターン 5 ・・・・・ 電子部品素子 6 ・・・・・ 半円形状端子電極 7、7a〜7f・・・・・ランド電極 8、8a〜8f・・・・・ 接続パターン 10 laminated board 1a-1e insulating layer 2 internal wiring pattern 3 via-hole conductor 4 surface wiring pattern 5 electronic components Element 6 ····· Semicircular terminal electrode 7, 7a to 7f ····· Land electrode 8, 8a to 8f ······ Connection pattern

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5E346 AA02 AA05 AA12 AA22 AA32 AA38 AA43 AA45 BB16 CC18 CC39 DD02 DD13 DD34 EE24 EE29 FF05 FF18 GG04 GG05 GG06 GG08 GG09 HH06 HH08 HH22  ──────────────────────────────────────────────────続 き Continued on the front page F term (reference) 5E346 AA02 AA05 AA12 AA22 AA32 AA38 AA43 AA45 BB16 CC18 CC39 DD02 DD13 DD34 EE24 EE29 FF05 FF18 GG04 GG05 GG06 GG08 GG09 HH06 HH08 HH22

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 800℃から1050℃で焼成可能なガ
ラス−セラミック材料からなる絶縁層を積層してなる多
層回路基板の各絶縁層間に、Ag系の内部配線パターン
及びランド電極を形成するとともに、前記多層回路基板
の端面に、半円形状の凹部を形成し、該凹部の内壁に前
記ランド電極の一部を露出させて成る多層回路基板にお
いて、 前記各絶縁層間にランド電極と内部配線パターンとを接
続する接続パターンを形成するとともに、該各接続パタ
ーンを平面視した時、積層厚み方向に隣接する絶縁層間
で互いに異なる位置に形成されていることを特徴とする
多層回路基板。
An Ag-based internal wiring pattern and a land electrode are formed between insulating layers of a multilayer circuit board formed by laminating insulating layers made of a glass-ceramic material that can be fired at 800 ° C. to 1050 ° C. In a multilayer circuit board formed by forming a semicircular recess on an end face of the multilayer circuit board and exposing a part of the land electrode on an inner wall of the recess, a land electrode and an internal wiring pattern are provided between the insulating layers. A multilayer circuit board, wherein, when viewed in plan, each connection pattern is formed at a different position between adjacent insulating layers in the stacking thickness direction.
【請求項2】 前記ランド電極は、基板端面から100
μm以上内部側に配置されていることを特徴とする請求
項1記載の多層回路基板。
2. The method according to claim 1, wherein the land electrode is located 100 meters from an end face of the substrate.
2. The multi-layer circuit board according to claim 1, wherein the multi-layer circuit board is disposed on the inner side of at least μm.
JP2000027399A 2000-01-31 2000-01-31 Multilayer circuit board Expired - Fee Related JP4493140B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000027399A JP4493140B2 (en) 2000-01-31 2000-01-31 Multilayer circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000027399A JP4493140B2 (en) 2000-01-31 2000-01-31 Multilayer circuit board

Publications (2)

Publication Number Publication Date
JP2001217545A true JP2001217545A (en) 2001-08-10
JP4493140B2 JP4493140B2 (en) 2010-06-30

Family

ID=18552974

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000027399A Expired - Fee Related JP4493140B2 (en) 2000-01-31 2000-01-31 Multilayer circuit board

Country Status (1)

Country Link
JP (1) JP4493140B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003024168A1 (en) * 2001-09-06 2003-03-20 Noritake Co., Limited Ceramic electronic component and production method therefor
JP2006165108A (en) * 2004-12-03 2006-06-22 Asahi Glass Co Ltd Ceramic circuit board
JP2007173666A (en) * 2005-12-26 2007-07-05 Kyocera Corp Multipiece wiring board and electronic part housing package
JP2017527123A (en) * 2014-09-09 2017-09-14 セラムテック ゲゼルシャフト ミット ベシュレンクテル ハフツングCeramTec GmbH Multi-layer cooling body

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003024168A1 (en) * 2001-09-06 2003-03-20 Noritake Co., Limited Ceramic electronic component and production method therefor
US6826031B2 (en) * 2001-09-06 2004-11-30 Noritake Co., Limited Ceramic electronic component and production method therefor
JP2006165108A (en) * 2004-12-03 2006-06-22 Asahi Glass Co Ltd Ceramic circuit board
JP2007173666A (en) * 2005-12-26 2007-07-05 Kyocera Corp Multipiece wiring board and electronic part housing package
JP4619285B2 (en) * 2005-12-26 2011-01-26 京セラ株式会社 Multi-cavity wiring board and electronic component storage package
JP2017527123A (en) * 2014-09-09 2017-09-14 セラムテック ゲゼルシャフト ミット ベシュレンクテル ハフツングCeramTec GmbH Multi-layer cooling body

Also Published As

Publication number Publication date
JP4493140B2 (en) 2010-06-30

Similar Documents

Publication Publication Date Title
JP2002198660A (en) Circuit board and method of manufacturing the same
JP2001284808A (en) Laminated circuit board
JP4493140B2 (en) Multilayer circuit board
JPH10107437A (en) Manufacturing method of circuit board
JPH03125504A (en) Delay line
JP2001284819A (en) Laminated circuit board
JP2002076609A (en) Circuit board
JP2001189550A (en) Circuit board
JP4593817B2 (en) Low temperature fired ceramic circuit board
JP2003046241A (en) Circuit board
JP3493294B2 (en) Circuit board
JP2002076554A (en) Circuit board for high frequency
JP3493264B2 (en) Circuit board
JP3495203B2 (en) Circuit board manufacturing method
JP2012146940A (en) Electronic component and electronic device
JP2002076639A (en) Circuit board
JP2002231860A (en) Electronic part device
JP2002198624A (en) Circuit board
JP2002198626A (en) Manufacturing method of low temperature baking ceramic circuit board
JP2000049431A (en) Ceramic circuit board
JPH11186681A (en) Board for mounting electronic parts
JP2001217515A (en) Circuit board
JP2001345522A (en) Method of manufacturing circuit board and the circuit board
JP2002076640A (en) Circuit board
JP2002111145A (en) Circuit board

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070119

A131 Notification of reasons for refusal

Effective date: 20091026

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Effective date: 20091221

Free format text: JAPANESE INTERMEDIATE CODE: A523

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Effective date: 20100309

Free format text: JAPANESE INTERMEDIATE CODE: A01

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100406

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130416

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees