JP2002299427A - 基板カセット、基板汚染防止装置および半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 基板への不純物の混入を効果的に抑制するこ
とができる、基板カセット、基板汚染防止装置および半
導体装置の製造方法を提供する。 【解決手段】 半導体装置を製造する際に用いられる基
板カセットであって、基板１を収納する収納部５と、基
板を出し入れできる開口部２ｃと、収納部に気体を送り
込む気体供給口３とを備える。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体の特性に大
きな影響を持つ不純物による汚染を減らすことができる
基板カセット、基板汚染防止装置および半導体装置の製
造方法に関する。

【０００２】

【従来の技術】半導体装置の製造工程において、リン
（Ｐ）やボロン（Ｂ）等の不純物が半導体の不適切な部
分に付着すると、半導体の特性が大きく劣化する場合が
生じる。たとえば、液晶表示装置（ＬＣＤ:Liquid Crys
tal Display）の駆動に用いられる、多結晶体シリコン
膜の上に形成された薄膜トランジスタ（以下、ＴＦＴ：
Thin Film Transistor）の場合には、上記不純物の悪影
響がとくに強く表れる。なかでも、多結晶体シリコン膜
の上面および下面に、ボロン（Ｂ）、リン（Ｐ）、有機
物等の不純物が付着すると、ＴＦＴの特性は劣化し、そ
の結果、歩留りが大幅に低下する。ＬＣＤのＴＦＴの多
結晶体シリコン膜は、下地膜をプラズマＣＶＤによって
成膜した後、クリーンルーム雰囲気にさらし、次いで減
圧ＣＶＤによりアモルファスシリコン膜を成膜し、レー
ザアニールにより結晶化して多結晶体シリコン膜とす
る。クリーンルーム雰囲気に半導体装置をさらさないよ
うにするために、アモルファスシリコン膜をプラズマＣ
ＶＤで成膜すると、電荷担体の移動度が低下するので、
上記のように、２種類の成膜装置を用いる場合もある。

【０００３】クリーンルーム雰囲気は、外部の空気によ
って部分的に置換しながら、循環使用する。その際、ク
リーンルームの天井等にＨＥＰＡ(High Efficiency Par
ticle Adsorption)フィルタを配置してパーティクルを
除去するが、Ｂ、Ｐ、有機物等の不純物は、除去されず
に素通りする。上記の不純物は、人や器物の持ち込み等
にともないクリーンルーム内に蓄積したり、また、部分
的に置換された外部からの空気に含まれてクリーンルー
ム内に侵入する。したがって、クリーンルーム雰囲気
は、パーティクルに関しては抑制されているが、不純物
に関しては、特別の対策を施さない限り、クリーンルー
ム雰囲気の不純物濃度が高い状態が放置される場合が生
じる。

【０００４】このため、上記のＴＦＴの製造工程におい
て、クリーンルーム雰囲気にさらす際に、製造途中のＴ
ＦＴに不純物が付着する場合が生じる。上述のように、
上記ＴＦＴの製造工程において、製造途中のＴＦＴをク
リーンルーム雰囲気にさらすことは避けられない。

【０００５】図１４は、ガラス基板上にＬＣＤ用のＴＦ
Ｔを作製する際に、製造途中のガラス基板を収納し、ま
た搬送するのに用いられる基板カセットを示す斜視図で
ある。上記の基板カセット１１０は、壁１０２によって
基板を収納する筐体が形成されている。この基板カセッ
トには、基板の出し入れを行なう開口部１０２ｃのみな
らず、側壁の開口部１０２ａおよび裏面壁の開口部１０
２ｂが設けられている。

【０００６】図１５は、ガラス基板の不純物分布を示す
図である。図１４の基板カセットの開口部に面したガラ
ス基板の部分がとくに不純物汚染が大きく、ガラス基板
の中央部では、不純物汚染について良好な分布が得られ
ている。ガラス基板は、その１枚全体が１つの表示画面
を形成するものであり、一部でも不純物汚染があり、そ
の部分の画素のトランジスタ特性が劣化すると、表示不
良などの不具合を生じて使用することができなくなる。

【０００７】図１６は、上記プロセスによって製造した
多結晶シリコン膜上に形成したｐチャネル型トランジス
タ（以下、ｐ型トランジスタ）およびｎ型トランジスタ
のゲート電圧とドレイン電流との関係を示す図である。
ＬＣＤの画素には、ｐ型トランジスタとｎ型トランジス
タとが対になって配置される。これら２つのトランジス
タは、ゲート電圧ゼロを挟んで対称であることが望まし
い。しかし、図１６において、ｐ型トランジスタのオフ
電流（ゲート電圧ゼロにおけるドレイン電流）は高く、
ドレイン電流を１桁上昇させるのに必要なゲート電圧上
昇分であるＳ値が高いことが分る。上記のオフ電流が高
いことは、誤動作の原因となり、また消費電力を増加さ
せる。また、Ｓ値が高いことは、ゲート電圧印加による
ドレイン電流の制御性に不足することを意味する。ま
た、図１６では、ｐ型トランジスタとｎ型トランジスタ
の閾値電圧Ｖthの中心がゼロから大きくずれている。こ
れらの特性はＴＦＴやＬＣＤの基本性能に関わるもので
あり、上述のように、歩留りに直ちに影響する。

【０００８】上記のＴＦＴの特性の劣化は、多結晶体シ
リコン膜の上面および下面の少なくとも一方に、とくに
下面にクリーンルーム雰囲気から不純物が付着すること
によって生じることが判明している。このため、次に示
す対策がとられている。 （ａ）ロット処理の工程の間に、クリーンルーム雰囲気
にさらす時間を短縮するため工程間ストレージを短縮す
る。 （ｂ）処理装置のローダ部およびアンローダ部、ならび
に保管庫に不純物を吸着するケミカルフィルタを配置し
てクリーンルーム雰囲気がそのままＴＦＴの上下面に接
触しないようにする。 （ｃ）ロット処理の直前に酸洗処理などにより、不純物
を除去する。

【０００９】上記の対策により、特性の低下の少ないＴ
ＦＴを製造することが可能である。

【００１０】

【発明が解決しようとする課題】しかしながら、上記の
対策は、次に示すような問題を生じさせる。 （ａ）工程間ストレージの短縮の場合、保管庫に装入す
る期間を短縮するために、たとえば、多結晶体シリコン
膜に影響が及ぶ工程の間では、１時間以内に次工程の処
理にかかるような工程管理を行なう。このような工程管
理を行なうと、ロット流動の自由度がなくなり、大掛か
りな全体の工程調整が必要となる。 （ｂ）ケミカルフィルタ等を用いる場合、対象とする不
純物に対応させてその不純物を吸着する種類のイオン樹
脂を積層する。不純物の種類が多い場合には、積層する
イオン樹脂の種類も多くなり、大型のフィルタとならざ
るをえない。このため、処理装置のローダ部やアンロー
ダ部に装着する場合、処理装置の容積を非常に大きいも
のにする。また、ケミカルフィルタの不純物除去率低下
の使用限度が不明確、すなわち劣化の程度が不明確なた
めに早目に交換をすることになり、ケミカルフィルタ自
体の高価なことと併せてコストアップ要因となる。ま
た、処理装置へのケミカルフィルタの装着は、大掛かり
な装置改造や設計変更等を必要とする。 （ｃ）酸洗処理を行なう場合も、酸洗にともなって水洗
設備や乾燥設備が必要となり、大型の設備とならざるを
えない。

【００１１】本発明の目的は、簡便な設備により、基板
への不純物の混入を効果的に抑制することができる、基
板カセット、基板汚染防止装置および半導体装置の製造
方法を提供することにある。

【００１２】

【課題を解決するための手段】本発明の基板カセット
は、半導体装置を製造する際に用いられる基板カセット
であって、基板を収納する収納部と、基板を出し入れで
きる開口部と、収納部に気体を送り込む気体供給口とを
備える（請求項１）。

【００１３】上記の構成により、基板を収納する基板カ
セットに周囲の雰囲気、すなわちクリーンルーム雰囲
気、と異なる不純物濃度の低い雰囲気を送り込むことが
できる。このため、基板にクリーンルーム雰囲気が触れ
ないようにすることにより、基板に形成される半導体装
置の特性劣化を防止することができる。上記のクリーン
ルーム雰囲気と別系統から供給される気体は、上記気体
供給口から供給され、上記開口部から放出され、実質的
にクリーンルーム雰囲気が収納部に入ってこないように
されている。

【００１４】この結果、トランジスタ特性の劣化のため
に歩留り低下を生じることがなく、製造能率を向上さ
せ、製造コストを低減することが可能となる。上記の収
納部には、通常、２０枚程度の基板が収納部に設けられ
た支持部に掛け渡され収納される。本基板カセットは、
半導体装置の特性に重大な影響を及ぼす処理工程の前後
の搬入、搬出についてのみ用いることにより大きな効果
をあげることができるが、他の処理工程にまで拡大して
用いてもよい。

【００１５】なお、以後の説明において、パーティクル
は塵埃等を指し、不純物はリン、ボロン、ナトリウム、
カリウム等のイオン状態の不純物、および有機物等を指
す。

【００１６】また、本発明の基板カセットに供給される
気体は、不純物濃度が疑わしいクリーンルーム雰囲気よ
りも低い不純物濃度を有することを前提としている。こ
のため、リンやボロンなど半導体の特性に影響の大きい
不純物だけでなく、不純物一般の濃度を低くすることに
より、不純物に関する疑わしさを排除して確実に半導体
の不純物汚染を防止することができる。

【００１７】本発明の基板カセットでは、気体供給口が
設けられた区画と収納部が設けられた区画とを隔てるよ
うに、気体の流通が可能な通気壁が配置されることがで
きる（請求項２）。

【００１８】上記の通気壁は、上記の気体の流れに対し
て抵抗となり、気体供給口が配置されている側の空間に
おける気体圧力が少し上昇した状態が実現する。このよ
うに、気体圧力が上昇した状態が実現すると、その気体
は通気壁全体を通って収納部に送り込まれる。このた
め、収納部の一部を通って気体が流れる状態を避けるこ
とができ、不純物の低い気体は収納部に収納された半導
体装置すべてに接触して流れるようにできる。この結
果、クリーンルーム雰囲気が一部の半導体装置に接し、
不純物が付着することを防止することができる。

【００１９】本発明の基板カセットでは、開口部は前面
に設けられ、開口部以外の部分は閉鎖した壁に囲まれる
ことができる（請求項３）。

【００２０】この構成により、筒状容器の後方から気体
を導入して前方の開口部へと気体を流し、基板をクリー
ンルーム雰囲気から保護することができる。

【００２１】本発明の基板カセットでは、通気壁をフィ
ルタとすることができる（請求項４）。

【００２２】フィルタは、上述の通気壁の機能を果たす
ことができるので、さらにクリーン度を高めたうえで、
収納部にわたって広げて不純物の低い気体を供給し、ク
リーンルーム雰囲気が収納部に侵入することを防止する
ことができる。

【００２３】上記本発明の基板カセットでは、たとえ
ば、フィルタをＨＥＰＡ(High Efficiency Particle Ad
sorption)フィルタとすることができる（請求項５）。

【００２４】この構成により、さらにパーティクル密度
を減らしたうえで、クリーンルーム雰囲気が収納部に侵
入することを防止することができる。

【００２５】上記本発明の基板カセットでは、たとえ
ば、フィルタをケミカルフィルタとすることができる
（請求項６）。

【００２６】この構成により、クリーンルーム雰囲気よ
りも低い不純物濃度の気体からさらに不純物を除去し、
より不純物汚染のおそれの少ない状態を実現することが
できる。

【００２７】上記本発明の基板カセットでは、気体の供
給源としての貯蔵ボンベをさらに備えることができる
（請求項７）。

【００２８】この構成によれば、クリーンルームの移動
に際して、基板カセットへの気体供給路の着脱に特別配
慮しなくても、常に上記貯蔵ボンベから気体の供給を受
け基板等を保護することができる。また、気体供給路を
クリーンルームの各部分に張り巡らす必要がなくなる。

【００２９】上記本発明の基板カセットでは、基板が、
ガラス基板上の多結晶体シリコン薄膜に形成された薄膜
トランジスタを備えることができる（請求項８）。

【００３０】アクティブ駆動方式の液晶表示装置に設け
られるＴＦＴが多結晶体シリコン薄膜で構成される場
合、不純物の影響をとくに鋭敏に受ける。このため、液
晶表示装置に設けられる多結晶体シリコン薄膜を含むＴ
ＦＴの製造に本発明の製造装置を用いることにより、高
品質が安定して得られ、歩留りが大きく向上し、製造コ
ストを低減することが可能となる。

【００３１】本発明の基板汚染防止装置は、上記のいず
れかの基板カセットを収める基板カセット収納部と、ク
リーンルームの雰囲気と異なる気体の供給源と、供給源
から気体を導く供給路の接続端である気体供給接続部と
を備える（請求項９）。

【００３２】上記の構成により、基板の処理待ち時間
や、移動時間内に基板がクリーンルーム雰囲気内の汚染
物質に汚染される可能性を低くすることができる。な
お、上記の基板カセット収納部は、とくに本発明の基板
カセットのために設けたものでなくてもよい。従来の基
板カセット収納部をそのまま用いてもよいし、従来とく
に基板カセット収納部を設けずに、フラットな箇所に基
板カセットを置く場合には、そのフラットな箇所であっ
てもよい。要は、上記本発明の基板カセットを置くスペ
ースがあればよい。

【００３３】本発明の基板汚染防止装置は、気体の供給
源として、圧縮し乾燥させることにより不純物を除いた
乾燥空気を貯蔵するタンクとすることができる（請求項
１０）。

【００３４】半導体装置の製造工場では、通常、上記の
ような乾燥空気をクリーンルーム内等に供給する体制が
整っている。この乾燥空気は、圧縮し乾燥させて不純物
を除いているので、不純物が低いという点ではクリーン
ルーム雰囲気よりも確実性が高い。このため、基板等を
確実に不純物の汚染から防止することができる。上記乾
燥空気がボンベに貯蔵されていてもよい。

【００３５】上記本発明の基板汚染防止装置では、基板
カセット収納部と気体供給接続部とが、基板カセットを
移動させるＡＧＶ(Auto Guided Vehicle)に設けられ、
気体供給接続部が気体供給口に接続されることができる
（請求項１１）。

【００３６】この構成により、気体供給路をＡＧＶに取
り付け、ＡＧＶに保持されている期間だけクリーンルー
ム雰囲気にさらさないようにすることができる。ＡＧＶ
で移動する期間だけクリーンルーム雰囲気から保護する
だけでも効果がある。また、ＡＧＶで移動する期間のみ
保護する場合には実施化が非常に容易となる。

【００３７】上記本発明の基板汚染防止装置では、基板
カセット収納部と気体供給接続部とが、基板の処理装置
のローダ部またはアンローダ部に設けられ、気体供給接
続部が気体供給口に接続されることができる（請求項１
２）。

【００３８】ローダ部またはアンローダ部に収納された
基板カセットに気体を供給することにより、ローダ部ま
たはアンローダ部における待機時間中の不純物汚染を確
実に防止することができる。ローダ部またはアンローダ
部を壁等で囲むことができれば、ローダ部またはアンロ
ーダ部の空間の雰囲気を上記の気体で置換することがで
き、基板の不純物汚染をさらに確実に防止することが可
能となる。

【００３９】上記本発明の基板汚染防止装置では、基板
カセット収納部と気体供給接続部とが、基板の処理装置
のローダ部またはアンローダ部に設けられ、気体供給接
続部がローダ部またはアンローダ部の空間に開放される
ことができる（請求項１３）。

【００４０】基板カセットに収納された基板がローダ部
に置かれている時間とアンローダ部に置かれている時間
との合計は、基板の処理順序によらず、そのロット内で
はほぼ同じとみることができる。すなわち、自らの処理
時間を除いてロットの他のすべての基板が処理される時
間、ローダ部とアンローダ部に置かれ待機している。ロ
ーダ部およびアンローダ部に乾燥空気等を供給すること
により、これらローダ部やアンローダ部での処理待ち時
間に、基板が不純物に汚染される確率および程度を大幅
に低減することが可能となる。

【００４１】上記本発明の基板汚染防止装置では、乾燥
空気のタンクから気体の供給を受けない場合には、気体
の供給源としての貯蔵用ボンベをさらに備えることがで
きる（請求項１４）。

【００４２】クリーンルーム内での基板の不純物汚染は
クリーンルーム雰囲気暴露時間にほぼ比例するので、所
定の時間だけクリーンルーム雰囲気に触れないように保
護するだけでも、汚染防止の効果を得ることができる。
上記の構成により、ＡＧＶで移動する期間のみ保護する
場合には、気体供給路をクリーンルーム内に配設する必
要がなくなり、実施化が非常に容易となる。また、ロー
ダ、アンローダ部に滞在している期間だけクリーンルー
ム雰囲気から保護する場合には、気体供給路をクリーン
ルームに配設する必要がなくなる。また、貯蔵用ボンベ
を備えるＡＧＶと組み合わせることによっても、気体供
給路をクリーンルーム内に張り巡らすことなく、さらに
高い確率でクリーンルーム雰囲気からの不純物汚染を防
止することが可能となる。

【００４３】本発明の半導体装置の製造方法は、基板上
に下地膜を形成する工程と、その下地膜の上に半導体薄
膜を形成する工程と、半導体薄膜にトランジスタを形成
する工程とを備える半導体装置の製造方法である。この
製造方法では、基板に対する、少なくとも、下地膜を形
成した処理装置からの搬出から、半導体薄膜を形成する
処理装置への搬入までの工程を、上記のいずれかの基板
カセットまたはいずれかの基板汚染防止装置を用いて行
なう（請求項１５）。

【００４４】ＴＦＴにおいて、不純物の影響が最も強く
表れるのは、半導体薄膜のチャネルの下の部分に接して
不純物が付着した場合である。この部分に不純物が付着
することがないように、関係する処理工程の間、上記の
基板カセットを用いることにより、トランジスタ特性の
劣化を確実に防止することが可能となる。

【００４５】本発明の半導体装置の製造方法は、基板上
に下地膜を形成する工程と、その下地膜の上に半導体薄
膜を形成する工程と、半導体薄膜にトランジスタを形成
する工程とを備える半導体装置の製造方法である。この
製造方法では、基板に対する、少なくとも、半導体薄膜
を形成する処理装置からの搬出から、半導体薄膜の上に
ゲート絶縁膜を形成する処理装置への搬入までの工程
を、上記のいずれかの基板カセットまたはいずれかの基
板汚染防止装置を用いて行なう（請求項１６）。

【００４６】上記の構成により、半導体薄膜のチャネル
に接する上の部分に不純物が付着することがないよう
に、関係する処理工程の間、上記の基板カセットを用い
ることにより、トランジスタ特性の劣化を防止すること
が可能となる。

【００４７】上記本発明の半導体装置の製造方法では、
下地膜形成工程において、下地膜としてＣＶＤ(Chemica
l Vapor Deposition)により絶縁膜を形成し、半導体薄
膜形成工程において、下地膜の上に、ＣＶＤによってア
モルファスシリコン膜を形成することができる（請求項
１７）。

【００４８】ＣＶＤによって絶縁膜とアモルファスシリ
コン膜を形成することにより、欠陥の少ない膜を能率よ
く形成することができる。ＣＶＤのうちでも、とくに減
圧ＣＶＤによりアモルファスシリコン膜を形成すると、
移動度の高い電荷担体を得ることができる。しかし、絶
縁膜を形成したＣＶＤ装置、たとえばプラズマＣＶＤ装
置から減圧ＣＶＤ装置へ移動する際に、基板をクリーン
ルーム雰囲気にさらすことになる。少なくとも、この移
動に際して上記本発明の基板カセットを用いて、基板を
クリーンルーム雰囲気にさらすことを避けることによ
り、不純物汚染のおそれのないアモルファスシリコン膜
を得ることができる。

【００４９】上記本発明の半導体装置の製造方法では、
半導体薄膜形成工程は、下地膜の上にアモルファスシリ
コン膜を形成する工程と、レーザアニールによってアモ
ルファスシリコン膜を多結晶体シリコン膜とする工程と
を備え、少なくとも、下地膜を形成した処理装置からの
搬出から、アモルファスシリコン膜形成装置への搬入お
よび搬出を経て、レーザアニール処理装置への搬入まで
の工程を、基板カセットまたは基板汚染防止装置を用い
て行なうことができる（請求項１８）。

【００５０】この構成により、多結晶体シリコンに構成
されるＴＦＴの場合であっても、ＴＦＴの下側に付着す
る不純物による汚染を確実に避けることができ、歩留り
を一層向上させることができる。

【００５１】上記本発明の半導体装置の製造方法では、
半導体薄膜形成工程は、下地膜の上にアモルファスシリ
コン膜を形成する工程と、レーザアニールによってアモ
ルファスシリコン膜を多結晶体シリコン膜とする工程と
を備え、少なくとも、アモルファスシリコン膜形成装置
からの搬出から、レーザアニール処理装置への搬入およ
び搬出を経て、多結晶体シリコン膜の上にゲート絶縁膜
を形成する処理装置への搬入までの工程を、基板カセッ
トまたは前記基板汚染防止装置を用いて行なうことがで
きる（請求項１９）。

【００５２】この構成により、多結晶体シリコンに構成
されるＴＦＴの場合であっても、ＴＦＴの上側に付着す
る不純物による汚染を確実に避けることができ、歩留り
を一層向上させることができる。

【００５３】

【発明の実施の形態】次に図面を用いて本発明の実施の
形態について説明する。

【００５４】（実施の形態１）図１は、本発明の実施の
形態１における基板カセットを示す斜視図である。この
基板カセット１０には、クリーンルーム内に配設された
気体供給路（図示せず）を通って乾燥空気が気体供給口
３から基板カセットに供給される。この基板カセットで
は、裏面壁２ｂと側面壁と上下面壁２ａとに開口部が設
けられていない。この基板カセットでは、液晶表示装置
用のＴＦＴが形成されるガラス基板１の出し入れのため
に、前面部の開口部２ｃのみが設けられている。このた
め、気体供給接続部３ａを経て気体供給口３から供給さ
れた乾燥空気は、裏面側から前面側へと、ちょうど筒状
容器の底から容器の口に向かうように基板カセット１０
の内部を流れる。

【００５５】図２は、図１に示す基板カセットの縦断面
図である。気体供給口３から導入された乾燥空気は、気
体供給口３と基板収納部５とを隔てるＨＥＰＡフィルタ
４の通気抵抗を受け、気体供給口の側の空間に滞留して
圧力を高くする。乾燥空気の流れ２１は、気体供給口の
側の空間からＨＥＰＡフィルタ全体の通気箇所を通って
基板収納部５に入る。このため、基板収納部に収納され
ている基板のそれぞれを覆うように流れ、開口部２ｃか
ら出て行く。この結果、クリーンルーム雰囲気が基板収
納部５に入り込み、基板に接触することが防止され、し
たがって、基板がクリーンルーム内の不純物によって汚
染されることを避けることができる。

【００５６】このような、クリーンルーム雰囲気による
基板の汚染は、図３に示すように、基板を基板搬送アー
ム１２によって基板カセットに搬入する場合にも、また
同様に基板カセットから搬出する場合にも防止すること
ができる。

【００５７】上記本実施の形態における基板カセットを
用いることにより、簡便な装置でクリーンルーム雰囲気
内の不純物によって汚染されない半導体装置を製造する
ことができる。この結果、液晶表示装置用のＴＦＴを高
い歩留りで製造することができる。

【００５８】（実施の形態２）図４は、本発明の実施の
形態２における基板汚染防止装置を示す図である。本実
施の形態では、ＡＧＶ(Automatic Guided Vehicle)１５
に気体の貯蔵用ボンベ１６を備え、クリーンルーム雰囲
気よりもリン、ボロン等の不純物濃度が低い気体を基板
カセット１０に供給する。気体供給口３の部分には、着
脱機構を含む気体供給接続口３ａが備えられ、着脱を簡
便に行なうことができるようになっている。気体供給口
３から供給された上記の気体は、ＨＥＰＡフィルタ４の
通気抵抗を受けてＨＥＰＡフィルタの全面を通って、基
板収納部５に送り込まれ、クリーンルーム１１に放出さ
れる。なお、上述のように、上記の基板カセット収納部
は、とくに本発明の基板カセットのために設けたもので
なくてもよい。従来の基板カセット収納部をそのまま用
いてもよいし、従来とくに基板カセット収納部を設けず
に、フラットな箇所に基板カセットを置く場合には、そ
のフラットな箇所であってもよい。要は、上記本発明の
基板カセットを置くスペースがあればよい。以後の実施
の形態においても同様である。

【００５９】この結果、クリーンルーム内に張り巡らす
気体供給路の長さを減らして、簡便に基板カセットに上
記の気体を供給することができ、設備コスト等を低減す
ることが可能となる。

【００６０】（実施の形態３）図５は、本発明の実施の
形態３における基板汚染防止装置を示す図である。本実
施の形態では、処理装置２２に隣接して設けられたロー
ダ部、アンローダ部２０において、基板カセットに不純
物濃度の低い気体をボンベ１６から供給する。ローダ、
アンローダ部２０において、処理のために搬送ロボット
１７によって基板が基板カセットから搬出されたりまた
は搬入されたりする間においても、上記の気体は、ボン
ベ１６から基板カセットに供給され、基板１がクリーン
ルーム雰囲気１１ａにさらされることがない。このた
め、供給路をクリーンルームに張り巡らすことなく、コ
ンパクトに構成し、基板の不純物汚染を防止することが
可能となる。

【００６１】（実施の形態４）図６は、本発明の実施の
形態４における基板汚染防止装置を示す図である。本実
施の形態では、ローダ、アンローダ部２０において、供
給路６から着脱機構を備えた気体供給接続部３ａを経
て、気体が基板カセットに導入される。その他の部分の
構成は、実施の形態１および３と同じである。クリーン
ルームを建設する時点から、気体の供給路を配置する場
合には、本実施の形態における供給路６を設けることに
より、たとえば、ボンベの交換等がなくメンテナンスが
容易である。

【００６２】（実施の形態５）図７は、本発明の実施の
形態５における基板汚染防止装置を示す図である。本実
施の形態では、ローダ、アンローダ部２０において、供
給路６ａからローダ、アンローダ部２０の空間に上記の
気体が供給される。気体供給接続部３ａはローダ、アン
ローダ部に開放されている。本実施の形態においては、
基板カセットに気体は、直接、供給されず、ローダ、ア
ンローダ部の空間の雰囲気をクリーンルーム雰囲気と異
なった雰囲気とする。このため、基板カセットの出入に
関係なく、基板カセット内の基板がクリーンルーム雰囲
気にさらされることがなく、基板が不純物によって汚染
されるのを多くの手間をかけずに可能とする。

【００６３】（実施の形態６）図８〜図１３は、本発明
の実施の形態６における半導体装置の製造方法を示す図
である。まず、プラズマＣＶＤ装置により、ガラス基板
３１の上に下地膜３２としてシリコン酸化膜を上層とす
る（シリコン酸化膜/シリコン窒化膜）の２層膜を成膜
する（図８）。ここで、ガラス基板の領域５１ａ，５１
ｂは、表示画面の１画素に配置されるｎチャネル型トラ
ンジスタおよびｐチャネル型トランジスタの領域であ
る。また、領域５２は、駆動回路領域におけるｎチャネ
ル型トランジスタの領域である。

【００６４】このプラズマＣＶＤ装置のローダ、アンロ
ーダ部は、実施の形態３に示したボンベ１６を備え、図
５に示すように、基板カセットに気体を供給する。この
後、プラズマＣＶＤ装置からガラス基板３１を搬出する
に際し、実施の形態２のＡＧＶ１５を用い、図４に示す
ように、基板カセット１０にＡＧＶに備えたボンベから
気体を供給する。

【００６５】このＡＧＶは、基板カセットを減圧ＣＶＤ
装置のローダ、アンローダ部に搬入する。この減圧ＣＶ
Ｄ装置のローダ、アンローダ部も、図５に示すようにボ
ンベを備え、基板カセットに気体を供給する。この減圧
ＣＶＤ装置では、図９に示すように、上記の下地膜の上
にアモルファスシリコン膜を成膜する。この後、実施の
形態２のＡＧＶを用いて、上記の基板カセットをレーザ
アニール装置に搬入する。このレーザアニール装置で、
上記のアモルファスシリコン膜をアニールして多結晶体
シリコン膜とする（図１０）。このレーザアニール装置
のローダ、アンローダ部では、図７に示す実施の形態５
のように、ローダ、アンローダ部の空間に不純物濃度の
低い気体を供給する。

【００６６】この後の処理装置への搬入および処理装置
からの搬出に、本発明の基板カセットを用いることもで
きるが、用いなくてもよい。不純物は、下地膜形成から
アモルファスシリコン膜形成までの処理工程で最も大き
く影響する。

【００６７】レーザアニールを行なって多結晶体シリコ
ン膜を形成した後は、チャネル形状３３ｃにパターニン
グする（図１１）。その後、図１２に示すように、ゲー
ト絶縁膜３４を成膜する。その後の工程の詳細は省略す
るが、ゲート電極３５を形成し、層間絶縁膜３６を形成
する。その後、ソース、ドレイン３３ｕ，３３ｖにそれ
ぞれの導電型の不純物を注入し、ソース、ドレイン配線
３７を形成し、パッシベーション膜３８を形成して、Ｔ
ＦＴを完成する。

【００６８】上記の製造方法により、不純物汚染を排除
して優れたトランジスタ特性を有するＴＦＴを簡便な装
置により得ることができる。この結果、ＴＦＴの製造に
おいて歩留りが向上するので、製造コストを低減するこ
とが可能となる。

【００６９】上記において、本発明の実施の形態につい
て説明を行なったが、上記に開示された本発明の実施の
形態は、あくまで例示であって、本発明の範囲はこれら
発明の実施の形態に限定されない。本発明の範囲は、特
許請求の範囲の記載によって示され、さらに特許請求の
範囲の記載と均等の意味および範囲内でのすべての変更
を含むものである。

【図面の簡単な説明】

【図１】 本発明の実施の形態１における基板カセット
を示す図である。

【図２】 図１の製造装置の縦断面図である。

【図３】 図１の製造装置から基板を出し入れする際の
模式図である。

【図４】 本発明の実施の形態２における基板汚染防止
装置を示す図である。

【図５】 本発明の実施の形態３における基板汚染防止
装置を示す図である。

【図６】 本発明の実施の形態４における基板汚染防止
装置を示す図である。

【図７】 本発明の実施の形態５における基板汚染防止
装置を示す図である。

【図８】 本発明の実施の形態６における半導体装置の
製造方法において、ガラス基板に下地膜を形成した段階
の断面図である。

【図９】 図８の下地膜の上に、アモルファスシリコン
膜を形成した段階の断面地である。

【図１０】 アモルファスシリコン膜にレーザアニール
処理を施し多結晶体シリコン膜とした段階の断面図であ
る。

【図１１】 多結晶体シリコン膜をパターニングしてチ
ャネル形状を形成した段階の断面図である。

【図１２】 ゲート絶縁膜を形成した段階の断面図であ
る。

【図１３】 ＴＦＴの断面図である。

【図１４】 従来の基板カセットを示す斜視図である。

【図１５】 従来の基板カセットを用いた場合の基板上
の不純物の汚染を示す図である。

【図１６】 従来の基板カセットを用いて形成したＴＦ
Ｔにおけるｎチャネル型トランジスタおよびｐチャネル
型トランジスタのゲート電圧―ドレイン電流特性を示す
図である。

【符号の説明】

１ 基板（ガラス基板）、２ａ 基板カセットの側壁，
天井，底面、２ｂ 基板カセットの裏面壁、２ｃ 基板
カセットの前面（開口部）、３ 気体供給口、３ａ 気
体供給接続部、４ ＨＥＰＡフィルタ、５ 基板収納
部、６，６ａ 気体供給路、９ 把手、１０ 基板カセ
ット、１１ クリーンルーム、１１ａ クリーンルーム
雰囲気、１２ 基板搬送アーム、１５ ＡＧＶ、１６
ボンベ、１７ 基板搬送ロボット、２１ クリーンルー
ム雰囲気と異なる気体の流れ。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｂ６５Ｇ 49/06 Ｇ０２Ｆ 1/1333 ５００ ５Ｆ１１０ Ｇ０２Ｆ 1/1333 ５００ Ｈ０１Ｌ 21/02 Ｄ Ｈ０１Ｌ 21/02 21/20 29/786 Ｂ６５Ｄ 85/38 Ｇ 21/336 Ｒ // Ｈ０１Ｌ 21/20 Ｈ０１Ｌ 29/78 ６２７Ｚ Ｆターム(参考） 2H090 JB02 JC17 JC18 JC19 LA04 3E062 AA01 AB10 BA20 BB09 BB10 EB02 EC10 3E096 AA06 BA15 BB03 CA08 CB03 DA01 DA17 DA30 DC02 EA20Y FA03 FA30 GA09 GA20 5F031 CA05 DA01 EA14 GA58 MA11 MA28 MA30 NA03 NA07 NA16 NA17 5F052 AA02 CA02 DA02 DB02 JA01 5F110 AA30 BB02 DD02 DD13 DD14 GG02 GG13 GG44 PP03 QQ30

Claims (19)

【特許請求の範囲】
1. 【請求項１】 半導体装置を製造する際に用いられる基
   板カセットであって、 基板を収納する収納部と、 前記基板を出し入れできる開口部と、 前記収納部に気体を送り込む気体供給口とを備える、基
   板カセット。
2. 【請求項２】 前記気体供給口が設けられた区画と前記
   収納部が設けられた区画とを隔てるように、前記気体の
   流通が可能な通気壁が配置されている、請求項１に記載
   の基板カセット。
3. 【請求項３】 前記開口部は前面に設けられ、前記開口
   部以外の部分は閉鎖した壁に囲まれている、請求項１ま
   たは２に記載の基板カセット。
4. 【請求項４】 前記通気壁がフィルタである、請求項１
   〜３のいずれかに記載の基板カセット。
5. 【請求項５】 前記フィルタがＨＥＰＡ(High Efficien
   cy Particle Adsorption)フィルタである、請求項４に
   記載の基板カセット。
6. 【請求項６】 前記フィルタがケミカルフィルタであ
   る、請求項４に記載の基板カセット。
7. 【請求項７】 前記気体の供給源としての貯蔵ボンベを
   さらに備える、請求項１〜６のいずれかに記載の基板カ
   セット。
8. 【請求項８】 前記基板が、ガラス基板上の多結晶体シ
   リコン薄膜に形成された薄膜トランジスタを備える、請
   求項１〜７のいずれかに記載の基板カセット。
9. 【請求項９】 前記請求項１〜８のいずれかに記載の基
   板カセットを収める基板カセット収納部と、前記クリー
   ンルームの雰囲気と異なる気体の供給源と、前記供給源
   から気体を導く供給路の接続端である気体供給接続部と
   を備える、基板汚染防止装置。
10. 【請求項１０】 前記気体の供給源が、圧縮し、乾燥さ
    せることにより不純物を除いた乾燥空気を貯蔵するタン
    クである、請求項９に記載の基板汚染防止装置。
11. 【請求項１１】 前記基板カセット収納部と前記気体供
    給接続部とが、前記基板カセットを移動させるＡＧＶ(A
    uto Guided Vehicle)に設けられ、前記気体供給接続部
    が前記気体供給口に接続される、請求項９または１０に
    記載の基板汚染防止装置。
12. 【請求項１２】 前記基板カセット収納部と前記気体供
    給接続部とが、前記基板の処理装置のローダ部またはア
    ンローダ部に設けられ、前記気体供給接続部が前記気体
    供給口に接続される、請求項９または１０に記載の基板
    汚染防止装置。
13. 【請求項１３】 前記基板カセット収納部と前記気体供
    給接続部とが、前記基板の処理装置のローダ部またはア
    ンローダ部に設けられ、前記気体供給接続部がローダ部
    またはアンローダ部の空間に開放されている、請求項９
    または１０に記載の基板汚染防止装置。
14. 【請求項１４】 前記気体の供給源としての貯蔵用ボン
    ベをさらに備える、請求項９、１１〜１３のいずれかに
    記載の基板汚染防止装置。
15. 【請求項１５】 基板上に下地膜を形成する工程と、そ
    の下地膜の上に半導体薄膜を形成する工程と、前記半導
    体薄膜にトランジスタを形成する工程とを備える半導体
    装置の製造方法であって、 前記基板に対する、少なくとも、前記下地膜を形成した
    処理装置からの搬出から、前記半導体薄膜を形成する処
    理装置への搬入までの工程を、前記請求項１〜８のいず
    れかの基板カセットまたは請求項９〜１４のいずれかの
    基板汚染防止装置を用いて行なう、半導体装置の製造方
    法。
16. 【請求項１６】 基板上に下地膜を形成する工程と、そ
    の下地膜の上に半導体薄膜を形成する工程と、前記半導
    体薄膜にトランジスタを形成する工程とを備える半導体
    装置の製造方法であって、 前記基板に対する、少なくとも、前記半導体薄膜を形成
    する処理装置からの搬出から、前記半導体薄膜の上にゲ
    ート絶縁膜を形成する処理装置への搬入までの工程を、
    前記請求項１〜８のいずれかの基板カセットまたは請求
    項９〜１４のいずれかの基板汚染防止装置を用いて行な
    う、半導体装置の製造方法。
17. 【請求項１７】 前記下地膜形成工程では、下地膜とし
    てＣＶＤ(ChemicalVapor Deposition)により絶縁膜を形
    成し、前記半導体薄膜形成工程では、前記下地膜の上
    に、ＣＶＤによってアモルファスシリコン膜を形成す
    る、請求項１５または１６に記載の半導体装置の製造方
    法。
18. 【請求項１８】 前記半導体薄膜形成工程は、前記下地
    膜の上にアモルファスシリコン膜を形成する工程と、レ
    ーザアニールによって前記アモルファスシリコン膜を多
    結晶体シリコン膜とする工程とを備え、少なくとも、前
    記下地膜を形成した処理装置からの搬出から、前記アモ
    ルファスシリコン膜形成装置への搬入および搬出を経
    て、前記レーザアニール処理装置への搬入までの工程
    を、前記基板カセットまたは前記基板汚染防止装置を用
    いて行なう、請求項１５または１７に記載の半導体装置
    の製造方法。
19. 【請求項１９】 前記半導体薄膜形成工程は、前記下地
    膜の上にアモルファスシリコン膜を形成する工程と、レ
    ーザアニールによって前記アモルファスシリコン膜を多
    結晶体シリコン膜とする工程とを備え、少なくとも、前
    記アモルファスシリコン膜形成装置からの搬出から、前
    記レーザアニール処理装置への搬入および搬出を経て、
    前記多結晶体シリコン膜の上にゲート絶縁膜を形成する
    処理装置への搬入までの工程を、前記基板カセットまた
    は前記基板汚染防止装置を用いて行なう、請求項１６ま
    たは１７に記載の半導体装置の製造方法。