JP2002290338A - サンプリング速度変換のための装置及び方法 - Google Patents

Abstract

(57)【要約】 （修正有） 【課題】ディジタル信号ストリングのサンプリング速度
変換装置又は方法（リサンプラ）において、出力ストリ
ングの補間誤差を少なくする。 【解決手段】リサンプラの主要部を評価器、調整ユニッ
ト、タイマ及びインターポレータで構成する。評価器は
入出力ストリングスからセットポイント位相（φｓｅ
ｔ，ｋ）、サンプリング速度比（Ｒｋ）を算出し、調整
ユニットはΦｋ、Ｒｋからタイマを介してインターポレ
ータを制御する信号を作る。かくしてインターポレータ
は誤差の小さい補間をして出力信号ストリング（Ｓｏｕ
ｔ）をつくる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本出願は、２００１年１月１
８日に出願されたドイツ特許出願第１０１ ０２１６
６．６号を基礎とする外国出願の優先権を主張するもの
であり、当該出願の内容は、参照を通じてこれに採り入
れられている。

【０００２】本発明は、入力サンプリング速度を伴うデ
ィジタル入力信号ストリングを、入力サンプリング速度
とは異なる出力サンプリング速度を伴うディジタル出力
信号ストリングに変換するための装置に関する。この種
の装置は、一般にリサンプラと呼ばれる。また本発明
は、それに対応する方法にも関連を有する。

【０００３】

【従来の技術】この種のリサンプラは、例えば、ヨーロ
ッパ特許第０ ６６５ ５４６ Ａ２号から知ることが
できる。リサンプラにおいては、入力サンプリング速度
と出力サンプリング速度の間の関係が最初に決定されな
ければならない。前述の書類においては、これがゲート
時間測定を通じて達成されている。サンプリングされた
値は、インターポーレータ内において、出力サンプリン
グ速度によって特定される出力サンプリング時間を用い
て補間される。このプロセスでは、インターポーレータ
が、検出されたサンプリング速度比によって制御され
る。サンプリング速度比の決定が測定の不正確性の影響
を受けることから、ダウン−サンプリングの場合にはイ
ンターポーレータの出力に、アップ−サンプリングの場
合にはインターポーレータの入力に備えられる、例え
ば、ＦＩＦＯ等のバッファ記憶媒体（バッファ・ストレ
ージ）内においてバッファリングが行われる。この場
合、ＦＩＦＯメモリの積分的な振る舞いが利用されるこ
とになる。ヨーロッパ特許第０ ６６５ ５４６ Ａ１
号は、バッファ記憶媒体のフィル・レベルの関数として
インターポーレータを制御するサンプリング速度比の調
整を行うことを提案している。

【０００４】

【発明が解決しようとする課題】ヨーロッパ特許第０
６６５ ５４６ Ａ２号において提案されているバッフ
ァ記憶媒体のフィル・レベルの関数としたサンプリング
速度比の調整は、バッファ記憶媒体・メモリのフィル・
レベルが変化したとき、リサンプラを通るディジタル信
号の群伝播時間遅延が変化するという欠点を有する。モ
バイル無線電話等の応用においては、バッファ記憶媒体
のフィル・レベルに比較的大きな変化（例えば、＋／−
１）、即ち、１ストレージ単位の変化が、リサンプラを
通る信号の伝播時間遅延における変動をもたらすことか
ら、これは許容可能でない。ヨーロッパ特許第０ ６６
５ ５４６ Ａ１号において提案されているバッファ記
憶媒体のフィル・レベル・コントローラによれば、クロ
ック・レート比における偏りが、比較的遅れて、その比
の比較的大きな離調がすでに生じた後において検出され
る。これは、不適切なサンプリング時間に起因した、よ
り大きな補間誤差をもたらすことになる。

【０００５】従って、本発明の目的は、入力サンプリン
グ速度を伴うディジタル入力信号ストリングを、出力サ
ンプリング速度を伴うディジタル出力信号ストリングに
変換するための装置（リサンプラ）及び方法（リサンプ
リング）を提供することとし、それにおいて当該装置及
び／又は方法は、高い精度で機能する。

【０００６】

【課題を解決するための手段】本発明の原理によれば、
この目的は、装置については特許請求の範囲の請求項１
の特徴を通じて、方法については請求項９の特徴を通じ
て達成される。従属請求項は、これらの装置及び／又は
方法の好適な改良を含んでいる。即ち、本発明の装置
は、請求項１に記載の通り、入力サンプリング速度（ｆ
_{ｉ ｎ}）を伴うディジタル入力信号ストリング（Ｓ_ｉｎ）
を出力サンプリング速度（ｆｏｕｔ）を伴うディジタル
出力信号ストリング（Ｓ_ｏｕｔ）に変換するための装置
において：前記入力サンプリング速度（ｆ_ｉｎ）と前記
出力サンプリング速度（ｆ_ｏｕｔ）の間におけるサンプ
リング速度比（Ｒ_ｋ）及び前記出力信号ストリング（Ｓ
_{ｏ ｕｔ}）のセットポイント位相（φ_{ｓｅｔ，ｋ}）を評価
する評価ユニット（１１）；前記評価ユニット（１１）
に接続され、前記出力信号ストリング（Ｓ_ｏｕｔ）の実
際の位相（φ_{ａｃｔｕａｌ，ｋ}）と前記出力信号ストリ
ング（Ｓ_ｏｕｔ）の前記セットポイント位相（φ
_{ｓｅｔ，ｋ}）を比較し、評価後のサンプリング速度比
（Ｒ_ｋ）及び前記セットポイント位相（φ_{ｓｅｔ，ｋ}）
からの前記実際の位相（φ_{ａｃｔｕａｌ，ｋ}）の偏差
（Δφ_ｋ）の関数として制御信号（Ｒ_ＴＣ，ｋ）を生成
する調整ユニット（１２）；及び、時間的位置が前記制
御信号（Ｒ_ＴＣ，ｋ）によって決定されるサンプリング
時間（ｔ’_１、ｔ’_２、．．．、ｔ’_６）における出力
信号ストリング（Ｓ_ｏｕｔ）を生成するために、前記入
力信号ストリング（Ｓ_ｉｎ）の補間を行うインターポー
レータ（７）；を包むことを特徴とする。また、請求項
２に記載の装置は、請求項１記載の装置において、前記
調整ユニット（１２）は、前記セットポイント位相（φ
_{ｓｅｔ，ｋ}）からの前記実際の位相（φ
_{ａｃｔｕａｌ，ｋ}）の偏差（Δφ_ｋ）を用いて前記サン
プリング速度比（Ｒ_ｋ）を増加もしくは減少させて、制
御信号（Ｒ_ＴＣ，ｋ）を生成するレギュレータ（５３）
を含むことを特徴とする。また、請求項３に記載の装置
は、請求項２記載の装置において、前記レギュレータ
（５３）は、前記セットポイント位相（φ_{ｓｅｔ，ｋ}）
からの前記実際の位相（φ_{ａｃｔｕａｌ，ｋ}）の偏差
（Δφ_ｋ）と比例させて、前記サンプリング速度比（Ｒ
_ｋ）を増加もしくは減少させる比例コントローラである
ことを特徴とする。また、請求項４に記載の装置は、請
求項１記載の装置において、前記評価ユニット（１１）
は、評価の基礎とする各測定期間の中点において前記出
力信号ストリング（Ｓ_ｏｕｔ）の位相（φ_ｋ）を評価
し、前記測定期間の半分の長さ（Ｎ／２）に対応する位
相オフセット（Ｎ／２・Ｒ_ｋ）及び前記セットポイント
位相（φ_{ｓｅｔ，ｋ}）からの前記実際の位相（φ
_{ａｃｔｕａｌ，ｋ}）の最大予想偏差（Δφ_ｋ）より大き
い別の位相オフセット（Ｎ／ｍ・Ｒ_ｋ）の加算を行う加
算器（５１）が備わることを特徴とする。また、請求項
５に記載の装置は、請求項１記載の装置において、前記
調整ユニット（１２）は、第１の調整周期の間において
は、減算器に対してセットポイント位相
（φ_{ｓｅｔ，ｋ}）を供給し、その後に続く調整周期の間
においては、遅延エレメント（５６）内で１測定期間だ
け遅延された実際の位相（φ_{ａｃｔｕａｌ ，ｋ}）を供給
するスイッチング装置（５７）を含むことを特徴とす
る。また、請求項６に記載の装置は、請求項１記載の装
置において、前記調整ユニット（１２）と前記インター
ポーレータ（７）の間には、前記制御信号
（Ｒ_{ＴＣ ，ｋ}）から、前記入力信号ストリング
（Ｓ_ｉｎ）の前記サンプリング時間（ｔ_１、
ｔ_２、．．．、ｔ_１０）と相対的に前記出力信号ストリ
ング（Ｓ_ｏｕｔ）の前記サンプリング時間（ｔ’_１、
ｔ’_２、．．．、ｔ’_６）を識別する時間シフト信号
（Ｏｆｆｓｅｔ）及び前記出力信号ストリング（Ｓ
_ｏｕｔ）のサンプリング時間（ｔ’_１、
ｔ’_２、．．．、ｔ’_６）が前記入力信号ストリング
（Ｓ_ｉｎ）の特定のサンプリング期間（ｔ_１−ｔ_２、ｔ
_２−ｔ_３、．．．、ｔ_９−ｔ_１０）の間に存在するか否
かを識別するインジケータ信号（Ｅ）を生成するタイミ
ング・コントロール・ユニット（１３）が備わることを
特徴とする。また、請求項７に記載の装置は、請求項６
記載の装置において、前記タイミング・コントロール・
ユニット（１３）は、加算器（３７）を含み、その出力
は遅延エレメント（３８）の入力に接続されており、そ
の第１の入力は前記遅延エレメント（３８）の出力に接
続されており、それにおいて前記遅延エレメント（３
８）の出力は、前記遅延エレメント（３８）の出力値が
前記入力信号ストリング（Ｓ_ｉｎ）のスケーリング後の
サンプリング期間より小さいか否かを決定する検出器
（３９）に接続されており、それにおいて前記検出器
（３９）が前記遅延エレメント（３８）の出力値は前記
入力信号ストリング（Ｓ_ｉｎ）のスケーリング後のサン
プリング期間より小さいと決定したとき、スケーリング
後のサンプリング期間により縮小されている前記制御信
号（Ｒ_ＴＣ，ｋ）が前記加算器（３７）の第２の入力に
与えられるものとし、前記検出器（３９）が前記遅延エ
レメント（３８）の出力値は前記入力信号ストリング
（Ｓ_ｉｎ）のスケーリング後のサンプリング期間より大
きいかそれに等しいと決定したとき、スケーリング後の
サンプリング期間が前記加算器（３７）の第２の入力に
与えられるものとすることを特徴とする。また、請求項
８に記載の装置は、請求項７記載の装置において、前記
時間シフト信号（Ｏｆｆｓｅｔ）は、前記遅延エレメン
ト（３８）から生成され、前記インジケータ信号（Ｅ）
は前記検出器（３９）の出力から生成されることを特徴
とする。また、本発明の方法は、請求項９に記載の通
り、入力サンプリング速度（ｆ_{ｉ ｎ}）を伴うディジタル
入力信号ストリング（Ｓ_ｉｎ）を出力サンプリング速度
（ｆ_ｏｕｔ）を伴うディジタル出力信号ストリング（Ｓ
_ｏｕｔ）に変換するための方法において：前記入力サン
プリング速度（ｆ_ｉｎ）と前記出力サンプリング速度
（ｆ_ｏｕｔ）の間におけるサンプリング速度比（Ｒ_ｋ）
及び前記出力信号ストリング（Ｓ_{ｏ ｕｔ}）のセットポイ
ント位相（φ_{ｓｅｔ，ｋ}）を評価するステップ（１
１）；前記出力信号ストリング（Ｓ_ｏｕｔ）の実際の位
相（φ_{ａｃｔｕａｌ，ｋ}）と前記出力信号ストリング
（Ｓ_ｏｕｔ）の前記セットポイント位相
（φ_{ｓｅｔ，ｋ}）を比較するステップ（５２）；評価後
のサンプリング速度比（Ｒ_ｋ）及び前記セットポイント
位相（φ_{ｓｅｔ ，ｋ}）からの前記実際の位相（φ
_{ａｃｔｕａｌ，ｋ}）の偏差（Δφ_ｋ）の関数として制御
信号（Ｒ_ＴＣ，ｋ）を生成するステップ（５３）；及
び、時間的位置が前記制御信号（Ｒ_ＴＣ，ｋ）によって
特定される、サンプリング時間（ｔ’_１、
ｔ’_２、．．．、ｔ’_６）における出力信号ストリング
（Ｓ_{ｏｕ ｔ}）を生成するために、前記入力信号ストリン
グ（Ｓ_ｉｎ）の補間を行うインタ−ポ−レ−タ（７）；
を含むことを特徴とする。また、請求項１０に記載の方
法は、請求項９記載の方法において、前記サンプリング
速度比（Ｒ_ｋ）を、前記セットポイント位相（φ
_{ｓｅｔ，ｋ}）からの前記実際の位相（φ
_{ａｃｔｕａｌ，ｋ}）の偏差（Δφ_ｋ）を用いて増加もし
くは減少させて、制御信号（Ｒ_ＴＣ，ｋ）を生成するこ
とを特徴とする。また、請求項１１に記載の方法は、請
求項９記載の方法において、前記入力信号ストリング
（Ｓ_ｉｎ）の位相（φ_ｋ）は、評価の基礎とする各測定
期間の中点において評価され、かつそれにおいて、前記
評価後の位相（φ_ｋ）に対し、前記測定期間の半分の長
さ（Ｎ／２）に対応する位相オフセット（Ｎ／２・
Ｒ_ｋ）及び前記セットポイント位相（φ_{ｓｅｔ，ｋ}）か
らの前記実際の位相（φ_{ａｃｔｕ ａｌ，ｋ}）の最大予想
偏差（Δφ_ｋ）より大きい別の位相オフセット（Ｎ／ｍ
・Ｒ_ｋ）の加算が行われることを特徴とする。また、請
求項１２に記載の方法は、請求項９記載の方法におい
て、前記出力信号ストリング（Ｓ_ｏｕｔ）のサンプリン
グ時間（ｔ’_１、ｔ’_２、．．．、ｔ’ _６）を制御する
ためのタイミング制御（１３）が行われ、かつそれにお
いて、前記入力信号ストリング（Ｓ_ｉｎ）の前記サンプ
リング時間（ｔ_１、ｔ_２、．．．、ｔ_１０）と相対的に
前記出力信号ストリング（Ｓ_ｏｕｔ）の前記サンプリン
グ時間（ｔ’_１、ｔ’_２、．．．、ｔ’_６）を識別する
時間シフト信号（Ｏｆｆｓｅｔ）及び前記出力信号スト
リング（Ｓ_ｏｕｔ）の前記サンプリング時間（ｔ’ _１、
ｔ’_２、．．．、ｔ’_６）が前記入力信号ストリング
（Ｓ_ｉｎ）の特定のサンプリング期間（ｔ_１−ｔ_２、ｔ
_２−ｔ_３、．．．、ｔ_９−ｔ_１０）の間に存在するか否
かを識別するインジケータ信号（Ｅ）が、前記制御信号
（Ｒ_ＴＣ，ｋ）から生成されることを特徴とする。

【０００７】本発明は、インターポーレータの制御及び
／又は出力信号ストリングのサンプリング時間の決定に
おける精度が、その調整を入力サンプリング速度と出力
サンプリング速度の間におけるサンプリング速度比の評
価だけを基礎として行うのではなく、同時に位相角の評
価に基づいて行った場合に格段に改善できるという認識
に基づいている。発明の位相コヒーレント調整の結果、
サンプリング速度比における偏差は、当該偏差が大きく
なり、バッファ記憶媒体（ＦＩＦＯ）のストレージ・レ
ベルにおける上昇もしくは降下をもたらすに充分となる
前に検出される。従って、ストレージ・レベルにおける
変化に関連したリサンプラを通る群伝播時間遅延の大き
な変化が回避され、インターポーレータの補間精度が向
上する。

【０００８】以下、本発明によるリサンプラ及びリサン
プリングの実施の形態について、図面を参照して詳細に
説明する。

【０００９】

【発明の実施の形態】図１は、本発明が基礎とするリサ
ンプラ１の基本原理を示している。リサンプラ１には、
クロックｆ_ｉｎで動作する第１のディジタル信号プロセ
ッサ・ユニット２、及びクロックｆ_ｏｕｔで動作する第
２のディジタル信号プロセッサ・ユニット３が接続され
ている。第１のディジタル信号プロセッサ・ユニット２
は、例えば、２４ビット幅の、ディジタル・サンプル値
を生成し、それらがリサンプラ１に送られる。更に、リ
サンプラ（サンプリング速度コンバータ）には、第１の
ディジタル信号プロセッサ・ユニット２からクロックｖ
_ｉｎ・ｆ_ｉｎが、第２のディジタル信号プロセッサ・ユ
ニット３からクロックｖ_ｏｕｔ・ｆ_ｏｕｔがそれぞれ与
えられる。ｖ_ｉｎ及びｖ_ｏｕｔは、整数の、つまり端数
のない倍数であり、好ましくはそれを１とすることがで
きる。クロックｆ_ｉｎ及びｆ_ｏｕｔは、一般に非同期で
あり、かつ互いに対して任意の比を有し、通常それは整
数にならない。リサンプラ１は、クロックｆ_ｉｎで動作
する第１のディジタル信号プロセッサ・ユニット２のデ
ィジタル・サンプル値を、クロックｆ_ｏｕｔで動作する
第２のディジタル信号プロセッサ・ユニット３のディジ
タル・サンプル値に変換するタスクを有する。なお、ｆ
_ｏｕｔがｆ_ｉｎより小さい場合には、ダウン−サンプリ
ングについて論じていることになる。ｆ_ｏｕｔがｆ_ｉｎ
より大きい場合にはアップ−サンプリングについて論じ
ていることになる。

【００１０】図２は、本発明によるリサンプラ１の実施
の形態を示している。ここにはダウン−サンプリングの
場合が示されている。リサンプラ１の第１のブロック４
は、入力クロックｆ_ｉｎで動作し、一方、リサンプラ１
の第２のブロック５は、出力クロックｆ_ｏｕｔで動作す
る。このリサンプラ１に送られるディジタル入力信号ス
トリングＳ_ｉｎは、クロックｆ_ｉｎを伴ってインターポ
ーレータ７に送られる。出力サンプリング速度ｆ_ｏｕｔ
に対応するサンプリング時間で出力信号ストリングＳ
_ｏｕｔのサンプル値を生成する補間は、インターポーレ
ータ７において実行される。これを図８に示す。サンプ
リング時間ｔ_１、ｔ_３、．．．、ｔ_１０におけるサンプ
ル値Ａは、入力信号ストリングＳ_ｉｎに対応しており、
一方、ｔ’ _１、ｔ’_２、．．．、ｔ’_６におけるサンプ
ル値Ａは、出力信号ストリングＳ_{ｏ ｕｔ}に対応してい
る。

【００１１】ここに図示したダウン−サンプリングの場
合は、インターポーレータ７の後に、この実施の形態に
おいてはＦＩＦＯ（先入れ先出し）として実装されるバ
ッファ記憶媒体６が続く。特に、バッファ記憶媒体６
は、遷移段階の間に、インターポーレータ７によって生
成されたサンプル値をバッファするべく機能し、そのサ
ンプル値は、バッファ記憶媒体６の出力から、クロック
ｆ_ｏｕｔで取り出される。本発明の目的は、バッファ記
憶媒体６のフィル・レベルを正確に一定に維持し、バッ
ファ記憶媒体６のフィル・レベルにおける変動を回避す
ることである。従って、インターポーレータ７が従来技
術における場合のように、バッファ記憶媒体６のフィル
・レベル検出に基づいて調整されることはなく、その理
由として、この種の調整の介在が、バッファ記憶媒体６
のフィル・レベルに少なくとも１回の変化があるときに
限って可能となることが挙げられる。それに代えて、本
発明による調整は、サンプリング速度比Ｒ＝ｆ_ｉｎ／ｆ
_ｏｕｔの評価及びそれに加えて入力サンプリング速度ｆ
_ｉｎを参照した出力サンプリング速度ｆ_ｏｕｔの位相角
φの評価を基礎としている。

【００１２】サンプリング速度比Ｒを決定するために、
入力サンプリング速度ｆ_ｉｎがカウンタ８に供給され、
その出力が、サンプリング・エレメント９で出力サンプ
リング速度ｆ_ｏｕｔでサンプリングされる。このように
して生成された信号は、この実施の形態の場合において
は、１次のカスケード接続された積分−櫛形フィルタ
（ＣＩＣフィルタ）１０に通される。このＣＩＣフィル
タ１０の後には、サンプリング速度比Ｒならびに位相角
φを評価するための評価器１１が備わる。評価器１１
は、Ｎ個のサンプル値の各セットを評価し、長さＮの、
この種の測定期間のそれぞれの終了時において、サンプ
リング速度比ｆ_ｉｎ／ｆ_ｏｕｔに関する評価値Ｒ_ｋ及び
出力クロックｆ_ｏｕｔの位相角位置に関する位相φ_ｋに
関して生成する。これらの評価値は、調整ユニット１２
に送られ、そこではこれらの評価値から制御信号Ｒ
_ＴＣ，ｋが生成される。この制御信号Ｒ_ＴＣ，ｋは、タ
イミング・コントロール・ユニット１３に送られるが、
このユニットは、入力信号ストリングＳ_ｉｎのサンプリ
ング時間ｔ_１、ｔ_２、．．．、ｔ_１０と相対的に出力信
号ストリングＳ_ｏｕｔのサンプリング時間ｔ’_１、ｔ’
_２、．．．、ｔ’_６を識別する時間シフト信号Ｏｆｆｓ
ｅｔを生成し、更に、出力信号ストリングＳ_ｏｕｔのサ
ンプリング時間が入力信号ストリングＳ_ｉｎの特定のサ
ンプリング間隔の間に存在するか否かを識別するインジ
ケータ信号Ｅを生成する。

【００１３】図２に示した本発明によるリサンプラ１の
個別のエレメントについて以下に詳しく説明する。

【００１４】図３は、サンプリング速度比Ｒを得るため
のエレメント、ＣＩＣフィルタ１０をはじめ、評価器１
１のブロック図を示している。

【００１５】図２に示したダウン−サンプリングの場合
であれば、入力サンプリング速度ｆ _ｉｎがカウンタ８に
送られるが、このカウンタは、シングル・エッジ・カウ
ンタ又はダブル・エッジ・カウンタとして構成すること
ができる。カウンタ８からのターゲット値は、グレイ・
エンコーダ１４に送られ、それにおいてターゲット値の
グレイ・エンコーディングが行われる。グレイ・エンコ
ーディングは、インクリメント又はデクリメントの間に
１つの個々のビットだけが変化するという周知の特性を
有している。従って、続くサンプリング・エレメント９
における出力サンプリング速度ｆ_ｏｕｔでのサンプリン
グにおける誤差は、最大で１ビットになる。グレイ・エ
ンコーディングは、その後のグレイ・デコーダ１５にお
いて逆変換される。ただし、これらのグレイ・エンコー
ダ１４及びグレイ・デコーダ１５は、オプションであ
り、省略することもできる。サンプリング速度比は、カ
ウンタ−サンプラ以外の手段によって決定することも可
能である。なお、アップ−サンプリングの場合には、ｆ
_ｉｎ及びｆ_ｏｕｔの関数が相互に交換される。

【００１６】図示の実施の形態においては、グレイ・デ
コーダ１５の出力信号が１次のＣＩＣフィルタ１０に与
えられる。加算器１６及び遅延エレメント１７を含む第
１段においては、サンプル値が連続的に合計される。サ
ンプリング・コンバータ１８においては、この実施の形
態のサンプリング速度が６を因数として下げられ、従っ
て、その後の処理については、加算器１６の出力の値の
うち６つに１つだけが選択される。減算器１９及び遅延
エレメント２８を含む第２段においては、長さＮ／６の
各ブロックの最初の値が、その最後の値から減算される
が、言い換えればこれは、ＣＩＣフィルタ１０の出力に
おける値が、それぞれＮ／６のサンプル値のブロック単
位の合計を表すということになる。これらのブロック単
位の合計値は、評価器１１に送られる。なおＮは、意図
された評価器１１の測定間隔の長さを表す。

【００１７】評価器１１は、複数の遅延エレメント２
０、２１、２２、２３及び２４のチェーンを含む。この
遅延チェーン２０〜２４から選択された初期値、中間値
及び最終値が、サンプリング速度比に関する評価値を計
算するために加算器２５、２６及び２７に与えられ、ま
た位相に関する評価値を計算するために加算器２８、２
９及び３０に与えられる。乗算器３１及び３２において
は、それぞれのサンプリング・コンバータ３３及び３４
において残存値６によるサンプリング速度のリダクショ
ンが行われる前に、適切なスケーリングが実行され、そ
の結果、サンプリング速度比に関する評価値Ｒ_ｋ及び２
πに正規化された位相に関する評価値φ_ｋ／２πが、Ｎ
個の入力値を含む各測定間隔の後に評価器１１の出力に
おいて利用できる。

【００１８】図３に示した評価器の正確な動作方法につ
いては、同一譲り受け人及び同一発明者によるドイツ特
許出願第１００ ３９ ６６６ Ａ１号に詳細な説明が
ある。このドイツ特許出願第１００ ３９ ６６６ Ａ
１号の内容は、参照を通じて本件出願に完全に採り入れ
られている。

【００１９】図４に、タイミング・コントロール・ユニ
ット１３のブロック図を示す。調整ユニット１２は、サ
ンプリング速度比の評価値Ｒ_ｋ及び位相の評価値φ_ｋか
ら、図５を参照して詳細な説明を後述するように制御信
号Ｒ_ＴＣ，ｋを生成する；この制御信号がタイミング・
コントロール・ユニット１３に送られる。制御信号Ｒ
_ＴＣ，ｋは、加算器３５において１だけ下げられる。タ
イミング・コントロール・ユニット１３のタスクは、入
力信号ストリングＳ_ｉｎのサンプリング時間ｔ_１、
ｔ_２、．．．、ｔ_１０と相対的に出力信号ストリングＳ
_ｏｕｔのサンプリング時間ｔ’_１、ｔ’_２、．．．、
ｔ’_６を特徴づける時間シフト信号（Ｏｆｆｓｅｔ）を
インターポーレータ７に提供することである。これに関
して、この実施の形態の入力信号ストリングＳ_ｉｎのサ
ンプリング周期が１に正規化される。別の正規化の場合
には、１に代わる適切な正規化の値を減算に使用する。
更に、コントロール・ユニット１３は、インジケータ信
号Ｅ、即ち、インターポーレータ７に対して、入力信号
ストリングＳ_ｉｎの次のサンプリング周期の間に出力信
号ストリングＳ_ｏｕｔのサンプリング時間が存在するか
否かを示す信号を生成する。

【００２０】加算器３５の出力は、スイッチング装置
（マルチプレクサＭＵＸ）３６に接続されている。スイ
ッチング装置３６は、スイッチング入力４１においてロ
ジック「１」を受け取っているときには、その出力を加
算器３５に接続する。それ以外の場合には、その出力を
他方の入力に接続しており、そこには値−１が継続して
供給されている。スイッチング装置３６の出力は、加算
器３７に接続されている。加算器３７の出力は、遅延エ
レメント３８に接続されており、このエレメントは、デ
ィジタル値のそれぞれを、入力信号ストリングＳ_ｉｎの
１サンプリング周期ｔ_ＴＣ０（ｎ）だけ、例えば、ｔ_２
−ｔ_１だけシフトする。遅延エレメント３８の出力は、
加算器３７の第２の入力及び検出器３９に接続されてい
る。検出器３９は、遅延エレメント３８の現在の出力値
が１より大きいか、あるいはそれより小さいかについて
の決定を行う。遅延エレメント３８の現在の出力値が１
より小さい場合には、検出器３９はその出力４０におい
てロジック「１」を生成する；それ以外であれば、ロジ
ック「０」を生成する。つまり、遅延エレメント３８
（レジスタ）の現在の出力値が１より小さいときには、
値Ｒ_ＴＣ，ｋ−１が加算器３７の入力に印加される；そ
れ以外の場合には、値−１が、スイッチング装置３６を
介して加算器３７の入力に印加される。遅延エレメント
３８の出力値は、時間シフト信号Ｏｆｆｓｅｔを構成す
るが、検出器３９の出力値は、インジケータ信号Ｅを形
成する。

【００２１】図４に示したタイミング・コントロール・
ユニット１３の動作方法及びインターポーレータ７のそ
れについて、図８を参照して説明する。図８は、入力信
号ストリングＳ_ｉｎに従って、時間ｔ_１、ｔ_２、ｔ_３、
ｔ_４、ｔ_５、ｔ_６、ｔ_７、ｔ _８、ｔ_９及びｔ_１０におい
てサンプリングされた振幅Ａの信号を表している。リサ
ンプラ１においてリサンプリングの後は、この信号が時
間ｔ’_１、ｔ’_２、ｔ’_３、ｔ’_４、ｔ’_５、ｔ’_６に
おいてサンプリングされる。入力信号ストリングＳ_ｉｎ
のサンプリング時間ｔ_１、ｔ_２、．．．、ｔ_１０と相対
的な出力信号ストリングＳ_ｏｕｔのサンプリング時間
ｔ’_１、ｔ’_２、．．．、ｔ’_６の時間位置は、タイミ
ング・コントロール・ユニット１３によって、時間シフ
ト信号Ｏｆｆｓｅｔ及びインジケータ信号Ｅを用いてイ
ンターポーレータ７に示される。

【００２２】図８に示した例においては、制御信号Ｒ
_ＴＣ，ｋ＝５／３が仮定されている。制御信号Ｒ
_ＴＣ，ｋは、本質的にサンプリング速度比Ｒ＝ｆ_ｉｎ／
ｆ_ｏｕｔであるが、本発明によればこれは、図５〜図７
を参照して詳細を後述する位相評価に基づいて調整され
る。更に、ここでは、時間シフト信号Ｏｆｆｓｅｔに関
する遅延エレメント（レジスタ）３８の開始値が２／３
であることを仮定している。２／３＜１であることから
インジケータ信号Ｅ＝１となる。インターポーレータ７
に関して見ると、これは、出力信号ストリングＳ_ｏｕｔ
のサンプル値が、入力信号ストリングＳ_ｉｎのサンプリ
ング周期の２／３だけ時間ｔ_１より後になるサンプリン
グ時間ｔ’_１において、補間によって生成されなければ
ならないことを意味する。

【００２３】スイッチング装置３６は加算器３７の入力
を加算器３５に接続し、その結果、制御信号Ｒ_ＴＣ，ｋ
−１＝２／３が遅延エレメント（レジスタ）３８のレジ
スタ状態に加算され、遅延エレメント（レジスタ）３８
の出力に値Ｏｆｆｓｅｔ＝４／３が現れる。これにより
４／３＞１が真となることから検出器３９の出力が
「０」になり、インジケータ信号Ｅ＝０の状態であるこ
とから、ｔ_２とｔ_３の間においては、インターポーレー
タ７が補間を行わない。続くクロックでは、検出器３９
の出力がロジック状態「０」である結果として、加算器
３７の入力に−１が印加され、遅延エレメント（レジス
タ）３８の出力における信号ＯｆｆｓｅｔがＯｆｆｓｅ
ｔ＝１／３になる。１／３＜１であることから、インジ
ケータ信号はＥ＝１となる。従って、インターポーレー
タ７は入力信号ストリングＳ_ｉｎのサンプリング周期の
１／３だけ時間ｔ_３より後にシフトされた位置、つまり
図８の位置ｔ_２において補間を実行し、出力信号ストリ
ングＳ_ｏｕｔの次の値を生成する。

【００２４】次のクロック・パルスにおいて、値Ｒ
_ＴＣ，ｋ−１＝２／３が再び加算器３７に印加され、そ
の結果、遅延エレメント（レジスタ）の出力が３／３＝
１になる。検出器３９の出力は「０」であり、またイン
ジケータ信号Ｅ＝０であることから、ｔ_４とｔ_５の間に
おいては補間が行われない。次のクロック・パルスに応
答して、−１が加算器３７の入力に印加され、遅延エレ
メント（レジスタ）３８の出力が０になる。検出器３９
によってインジケータ信号Ｅが「１」にセットされるこ
とから、次の補間がｔ’_３＝ｔ_５において行われる。こ
のシーケンスが、図８に示したように継続される。タイ
ミング・コントロール・ユニット１３においては、Ｒ
_ＴＣ，ｋが、Ｎ／Ｖ_ｏｕｔ出力値を生成するために常に
使用される。

【００２５】次に、調整ユニット１２の構造及び動作に
ついて、図５〜図７を参照して以下に説明する。

【００２６】図５は、調整ユニット１２の実施の形態を
示している。各測定期間の後、調整ユニット１２には、
サンプリング速度比に関する評価値Ｒ_ｋ及び２πに正規
化された位相に関する評価値φ_ｋ／２πが供給される。
指数ｋは、図７に示される測定期間を示す。図７に示さ
れる例においては、各測定期間が出力信号ストリングＳ
_ｏｕｔのクロックｆ_ｏｕｔに基づく６つのサンプル値を
含む。図３に示した評価ユニット１１の実施の形態で
は、評価はそれぞれ、各測定期間の中点において行われ
る。しかしながら、調整のために、評価は次の測定期間
の開始時に必要になる。つまり、図７の中央の行に示さ
れるように、Ｎ／２・Ｒ_ｋの位相オフセットを評価値φ
_ｋ／２πに加算しなければならない。

【００２７】図５に示した実施の形態においては、追加
の位相オフセットＮ／ｍ・Ｒ_ｋが加算され、それにおい
てｍは、１以上の数、例えば、ｍ＝１２とすることがで
きる。この追加のオフセットの目的は、予測可能なもっ
とも大きい調整の偏差の場合においても、結果として得
られるセットポイント位相φ_{ｓｅｔ，ｋ}が次の測定期間
の開始の手前とならないことの保証にある。図示した実
施の形態においては、上記の位相シフトが、乗算器（５
０）及び加算器５１によって生成されるが、前者は、位
相シフトが適正に選択されるのであればビットシフト演
算（ビット・シフタ）として実装することも可能であ
る。

【００２８】次の測定期間の開始時においては、２πに
正規化された位相φ_{ｓｅｔ，ｋ}／２πと、２πに正規化
された実際の位相φ_{ａｃｔｕａｌ，ｋ}／２πが比較され
る。減算器５２において偏差Δφ_ｋ／２πが決定され、
レギュレータ５３に供給される。レギュレータ５３に
は、更に、サンプリング速度比に関する評価値Ｒ_ｋも供
給される。レギュレータ５３は、レギュレータ５３の出
力において生成される制御信号Ｒ_ＴＣ，ｋが、本質的
に、先行する測定期間内において評価されたサンプリン
グ速度比Ｒ_ｋと対応するように作用する。しかしそれで
も、調整される測定期間の終了時において、実際の位相
φ_{ａｃｔｕａｌ，ｋ}とセットポイント位相φ _{ｓｅｔ，ｋ}
が一致する結果に到達するように、制御信号Ｒ_ＴＣ，ｋ
が制御変数Δφ_ｋ／２πに基づいてわずかに修正され
る。理想的には、レギュレータの定常状態において、Ｒ
_ｋと制御信号Ｒ_ＴＣ，ｋが一致する。

【００２９】タイミング・コントロール・ユニット１３
によって使用される実際のサンプリング速度比を表す制
御信号Ｒ_ＴＣ，ｋが、乗算器５４において測定持続時間
Ｎによる乗算がされるように、出力信号ストリングＳ
_ｏｕｔの２πに正規化された実際の位相φ
_{ａｃｔｕａｌ，ｋ}は形成される。これにおいても、実際
の乗算を回避するために、ビットシフト演算（ビット・
シフタ）によって乗算器５４を置き換えることができ
る。このようにしてｋ番目の測定期間の間に位相シフト
が決定されて加算器５５に供給されるが、その出力は、
１測定期間の長さによるシフトを毎回もたらす遅延エレ
メント５６（レジスタ）に接続されている。後述する初
期化の間を除いて、スイッチング・エレメント５７は、
常に出力を遅延エレメント５６に接続するように切り替
えられている。その結果、遅延エレメント５６の出力が
加算器５５の入力の１つに返される。遅延エレメント
（レジスタ）５６の出力が、ｋ番目の測定期間の開始時
における実際の位相φ_{ａｃｔｕａｌ，ｋ}を表すことか
ら、ｋ＋１番目の測定期間φ_{ａｃｔｕａｌ，ｋ＋１}／２
πの開始時における実際の位相φ_{ａｃｔｕａｌ，ｋ＋１}
は、ｋ番目の測定期間の開始時における位相φ
_{ａｃｔｕａｌ，ｋ}に、ｋ番目の測定期間の間に生成され
た位相シフトを加算することによって計算される。従っ
て、実際の位相は、その時点において現在となっている
それぞれの測定期間内に生じた位相シフトを考慮するこ
とによって、継続的に更新される。

【００３０】調整の開始時においては、実際の位相が未
知である。従って、初期化の間における調整の開始時に
は、加算器５１の出力がスイッチング・エレメント（マ
ルチプレクサＭＵＸ）５７を介して減算器５２の＋入力
に接続され、その結果、減算器５２の入力信号の同一性
に起因して制御変数Δφ_ｋ／２πの初期値が０になる。

【００３１】図６は、レギュレータ５３の実施の形態を
示している。この実施の形態においては、レギュレータ
５３が比例コントローラ形式、即ち、評価されたサンプ
リング速度比Ｒ_ｋにおいて生じた変化が制御変数Δφ_ｋ
／２πに比例する形式となり、それにおいて比例定数
は、この実施の形態においては３／４Ｎである。この比
例定数及び制御変数Δφ_ｋ／２πは、乗算器５８に印加
されるが、比例定数が適切に選択される場合には、それ
をビットシフト演算（ビット・シフタ）として実装する
ことが可能である。実際の調整は減算器５９によって達
成され、そこには、乗算器５８の出力及びサンプリング
速度比の評価後の値Ｒ_ｋが与えられる。

【００３２】次に図７を用いて、図５に示した調整ユニ
ット１２の動作方法をより詳細に説明する。図７の最初
の行には、例えば、ｆ_ｏｕｔクロック・パルスの立ち上
がりエッジによって表される出力信号ストリングＳ
_ｏｕｔのサンプリング時間が、矢印を用いて表されてい
る。２行目には、各測定期間の中点において、評価ユニ
ット１１が位相に関して決定する評価値の２πに正規化
された値Δφ_ｋ／２πが示されている。それぞれの続く
測定期間の開始時において出力クロックｆ_ｏｕｔに関す
る位相を獲得するために、各位相を、この例の場合であ
れば３．５・Ｒ_ｋだけシフトしなければならない。これ
により、次の測定期間の開始時におけるセットポイント
の位相φ_{ｓｅｔ，ｋ}がもたらされる。

【００３３】最初の測定期間においては、この測定期間
の間に初めて評価値Ｒ_１及びφ_１が決定されることか
ら、まだ調整を行うことができない。２番目の測定期間
においては、スイッチング装置（マルチプレクサ）５７
によって開始位相評価φ_{ｓｔａ ｒｔ}／２πが設定され、
それが調整ユニット１２の実際の位相の初期化に使用さ
れる。この２番目の測定期間の終了時においては、初め
て、制御変数Δφ_２／２π、即ち、２番目の測定期間の
終了時におけるセットポイント位相からの実際の位相の
偏差を表す変数を決定することができる。図７に示した
例においては、２番目の測定期間の間のクロックｆ
_ｏｕｔが長すぎた。このクロックｆ_ｏｕｔは、３番目の
測定期間の間に短縮され、その結果、３番目の測定期間
の終了時において、理想的には実際の位相が正確にセッ
トポイント位相に一致する。

【００３４】本発明によるレギュレーション・ユニット
は、継続的にサンプリング速度比を修正し、特に入力サ
ンプリング速度ｆ_ｉｎ又は出力サンプリング速度ｆ
_ｏｕｔに変化があったときにその修正を行う。レギュレ
ータの定常状態においては、バッファ記憶媒体（ＦＩＦ
Ｏ）６のフィル・レベルにおける変化が回避されること
から、リサンプラ１を通じた群伝播時間遅延における比
較的大きな変化を生じることがない。

【００３５】本発明は、説明した実施の形態に限定され
ない。特に、評価器１１は図３に示したそれと異なるよ
うに構成することも可能である。図４及び図５に示した
調整ユニット１２及びコントロール・ユニット１３とは
別の手段も考えられる。アップ−サンプリング動作にお
けるリサンプラ１に対して本発明の適用を見出すことが
可能であり、それにおいては、図２に示したｆ_ｉｎ及び
ｆ_ｏｕｔの関数を交換し、バッファ記憶媒体（ＦＩＦ
Ｏ）６をインターポレータ７の手前に配置する必要があ
る。

【図面の簡単な説明】

【図１】 リサンプラの概要図である。

【図２】 本発明によるリサンプラのブロック図であ
る。

【図３】 サンプリング速度比及び位相角を決定するた
め本発明のリサンプラの詳細な部分を示すブロック図で
ある。

【図４】 本発明によるリサンプラのタイミング・コン
トロール・ユニットのブロック図である。

【図５】 本発明によるリサンプラの調整ユニットのブ
ロック図である。

【図６】 図５に示した調整ユニットのレギュレータの
詳細な表現である。

【図７】 図５に示した調整ユニットの動作方法を説明
する説明図である。

【図８】 図４に示したタイミング・コントロール・ユ
ニットの動作方法を説明する説明図である。

【符号の説明】

１ リサンプラ ２ 第１のディジタル信号プロセッサ・ユニット ３ 第２のディジタル信号プロセッサ・ユニット ４ リサンプラの第１のブロック ５ リサンプラの第２のブロック ６ バッファ記憶媒体 ７ インターポーレータ ８ シングル又はダブル・エッジ・カウンタ １０ １次のＣＩＣフィルタ １１ 評価器 １２ 調整ユニット １３ タイマ（タイミング・コントロール・ユニット） １４ グレイ・エンコーダ １５ グレイ・デコーダ １６ 加算器 １７ 遅延エレメント １８ サンプリング・コンバータ １９ 減算器 ２０ 遅延エレメント ２１ 遅延エレメント ２２ 遅延エレメント ２３ 遅延エレメント ２４ 遅延エレメント ２５ 加算器 ２６ 加算器 ２７ 加算器 ２８ 加算器 ２９ 加算器 ３０ 加算器 ３１ 乗算器 ３２ 乗算器 ３３ サンプリング・コンバータ ３４ サンプリング・コンバータ ３５ 加算器 ３６ スイッチング装置 ３７ 加算器 ３８ 遅延エレメント ３９ 検出器 ４０ 検出器の出力 ４１ スイッチング入力 ５０ 乗算器 ５３ 調整ユニット ５４ 乗算器 ５５ 加算器 ５６ 遅延エレメント ５７ スイッチング・エレメント ５８ 乗算器 Ｓ_ｏｕｔ 出力信号ストリング Ｓ_ｉｎ 入力信号ストリング ｆ_ｉｎ 入力サンプリングレート ｆ_ｏｕｔ 出力サンプリングレート Ｒ_ｋ サンプリング速度比又はサンプリング速度比の評
価値 φ_ｋ 位相又は位相に関する評価値 φ_{ｓｅｔ，ｋ} セットポイント位相 φ_{ａｃｔｕａｌ，ｋ} 実際の位相 Ｒ_ＴＣ、ｋ サンプリング速度比又はサンプリング速度
比の評価値 Ｅ インジケータ信号 Ｏｆｆｓｅｔ 時間シフト信号

───────────────────────────────────────────────────── フロントページの続き (72)発明者 マルクス フライドホーフ ドイツ，タウフキルヒェン Ｄ−82024, ラートハウスシュトラーセ 22 (72)発明者 クルト シュミット ドイツ，グラフィング Ｄ−85567，ディ ートリッヒ−ボンホエッフェル−シュトラ ーセ ２ Ｆターム(参考） 5K041 AA04 CC07 EE02 HH41 HH43 JJ24

Claims (12)

【特許請求の範囲】
1. 【請求項１】 入力サンプリング速度（ｆ_ｉｎ）を伴う
   ディジタル入力信号ストリング（Ｓ_ｉｎ）を出力サンプ
   リング速度（ｆ_ｏｕｔ）を伴うディジタル出力信号スト
   リング（Ｓ_ｏｕｔ）に変換するための装置において：前
   記入力サンプリング速度（ｆ_ｉｎ）と前記出力サンプリ
   ング速度（ｆ_ｏｕｔ）の間におけるサンプリング速度比
   （Ｒ_ｋ）及び前記出力信号ストリング（Ｓ_{ｏ ｕｔ}）のセ
   ットポイント位相（φ_{ｓｅｔ，ｋ}）を評価する評価ユニ
   ット（１１）；前記評価ユニット（１１）に接続され、
   前記出力信号ストリング（Ｓ_ｏｕｔ）の実際の位相（φ
   _{ａｃｔｕａｌ，ｋ}）と前記出力信号ストリング（Ｓ
   _ｏｕｔ）の前記セットポイント位相（φ_{ｓｅｔ，ｋ}）を
   比較し、評価後のサンプリング速度比（Ｒ_ｋ）及び前記
   セットポイント位相（φ_{ｓｅｔ，ｋ}）からの前記実際の
   位相（φ_{ａｃｔｕａｌ，ｋ}）の偏差（Δφ_ｋ）の関数と
   して制御信号（Ｒ_ＴＣ，ｋ）を生成する調整ユニット
   （１２）；及び、 時間的位置が前記制御信号（Ｒ_ＴＣ，ｋ）によって決定
   されるサンプリング時間（ｔ’_１、ｔ’_２、．．．、
   ｔ’_６）における出力信号ストリング（Ｓ_ｏｕｔ）を生
   成するために、前記入力信号ストリング（Ｓ_ｉｎ）の補
   間を行うインターポーレータ（７）；を含むことを特徴
   とする装置。
2. 【請求項２】 前記調整ユニット（１２）は、前記セッ
   トポイント位相（φ _{ｓｅｔ，ｋ}）からの前記実際の位相
   （φ_{ａｃｔｕａｌ，ｋ}）の偏差（Δφ_ｋ）を用いて前記
   サンプリング速度比（Ｒ_ｋ）を増加もしくは減少させ
   て、制御信号（Ｒ_ＴＣ，ｋ）を生成するレギュレータ
   （５３）を含むことを特徴とする請求項１記載の装置。
3. 【請求項３】 前記レギュレータ（５３）は、前記セッ
   トポイント位相（φ _{ｓｅｔ，ｋ}）からの前記実際の位相
   （φ_{ａｃｔｕａｌ，ｋ}）の偏差（Δφ_ｋ）と比例させ
   て、前記サンプリング速度比（Ｒ_ｋ）を増加もしくは減
   少させる比例コントローラであることを特徴とする請求
   項２記載の装置。
4. 【請求項４】 前記評価ユニット（１１）は、評価の基
   礎とする各測定期間の中点において前記出力信号ストリ
   ング（Ｓ_ｏｕｔ）の位相（φ_ｋ）を評価し、前記測定期
   間の半分の長さ（Ｎ／２）に対応する位相オフセット
   （Ｎ／２・Ｒ_ｋ）及び前記セットポイント位相（φ
   _{ｓｅｔ，ｋ}）からの前記実際の位相（φ_{ａｃ
   ｔｕａｌ，ｋ}）の最大予想偏差（Δφ_ｋ）より大きい別
   の位相オフセット（Ｎ／ｍ・Ｒ_ｋ：ｍは１以上の数）の
   加算を行う加算器（５１）が備わることを特徴とする請
   求項１記載の装置。
5. 【請求項５】 前記調整ユニット（１２）は、第１の調
   整周期の間においては、減算器に対してセットポイント
   位相（φ_{ｓｅｔ，ｋ}）を供給し、その後に続く調整周期
   の間においては、遅延エレメント（５６）内で１測定期
   間だけ遅延された実際の位相（φ_{ａｃｔｕａｌ，ｋ}）を
   供給するスイッチング装置（５７）を含むことを特徴と
   する請求項１記載の装置。
6. 【請求項６】 前記調整ユニット（１２）と前記インタ
   ーポーレータ（７）の間には、前記制御信号（Ｒ
   _ＴＣ，ｋ）から、前記入力信号ストリング（Ｓ_ｉｎ）の
   前記サンプリング時間（ｔ_１、ｔ_２、．．．、ｔ_１０）
   と相対的に前記出力信号ストリング（Ｓ_ｏｕｔ）の前記
   サンプリング時間（ｔ’_１、ｔ’_２、．．．、ｔ’_６）
   を識別する時間シフト信号（Ｏｆｆｓｅｔ）及び前記出
   力信号ストリング（Ｓ_ｏｕｔ）のサンプリング時間
   （ｔ’_１、ｔ’_２、．．．、ｔ’_６）が前記入力信号ス
   トリング（Ｓ_ｉｎ）の特定のサンプリング期間（ｔ_１−
   ｔ_２、ｔ_２−ｔ_３、．．．、ｔ_９−ｔ_１０）の間に存在
   するか否かを識別するインジケータ信号（Ｅ）を生成す
   るタイミング・コントロール・ユニット（１３）が備わ
   ることを特徴とする請求項１記載の装置。
7. 【請求項７】 前記タイミング・コントロール・ユニッ
   ト（１３）は、加算器（３７）を含み、その出力は遅延
   エレメント（３８）の入力に接続されており、その第１
   の入力は前記遅延エレメント（３８）の出力に接続され
   ており、それにおいて前記遅延エレメント（３８）の出
   力は、前記遅延エレメント（３８）の出力値が前記入力
   信号ストリング（Ｓ_ｉｎ）のスケーリング後のサンプリ
   ング期間より小さいか否かを決定する検出器（３９）に
   接続されており、それにおいて前記検出器（３９）が前
   記遅延エレメント（３８）の出力値は前記入力信号スト
   リング（Ｓ_ｉｎ）のスケーリング後のサンプリング期間
   より小さいと決定したとき、スケーリング後のサンプリ
   ング期間により縮小されている前記制御信号（Ｒ
   _ＴＣ，ｋ）が前記加算器（３７）の第２の入力に与えら
   れるものとし、前記検出器（３９）が前記遅延エレメン
   ト（３８）の出力値は前記入力信号ストリング
   （Ｓ_ｉｎ）のスケーリング後のサンプリング期間より大
   きいかそれに等しいと決定したとき、スケーリング後の
   サンプリング期間が前記加算器（３７）の第２の入力に
   与えられるものとすることを特徴とする請求項６記載の
   装置。
8. 【請求項８】 前記時間シフト信号（Ｏｆｆｓｅｔ）
   は、前記遅延エレメント（３８）から生成され、前記イ
   ンジケータ信号（Ｅ）は前記検出器（３９）の出力から
   生成されることを特徴とする請求項７記載の装置。
9. 【請求項９】 入力サンプリング速度（ｆ_ｉｎ）を伴う
   ディジタル入力信号ストリング（Ｓ_ｉｎ）を出力サンプ
   リング速度（ｆ_ｏｕｔ）を伴うディジタル出力信号スト
   リング（Ｓ_ｏｕｔ）に変換するための方法において：前
   記入力サンプリング速度（ｆ_ｉｎ）と前記出力サンプリ
   ング速度（ｆ_ｏｕｔ）の間におけるサンプリング速度比
   （Ｒ_ｋ）及び前記出力信号ストリング（Ｓ_{ｏ ｕｔ}）のセ
   ットポイント位相（φ_{ｓｅｔ，ｋ}）を評価するステップ
   （１１）；前記出力信号ストリング（Ｓ_ｏｕｔ）の実際
   の位相（φ_{ａｃｔｕａｌ，ｋ}）と前記出力信号ストリン
   グ（Ｓ_ｏｕｔ）の前記セットポイント位相（φ
   _{ｓｅｔ，ｋ}）を比較するステップ（５２）；評価後のサ
   ンプリング速度比（Ｒ_ｋ）及び前記セットポイント位相
   （φ_{ｓｅｔ ，ｋ}）からの前記実際の位相（φ
   _{ａｃｔｕａｌ，ｋ}）の偏差（Δφ_ｋ）の関数として制御
   信号（Ｒ_ＴＣ，ｋ）を生成するステップ（５３）；及
   び、時間的位置が前記制御信号（Ｒ_ＴＣ，ｋ）によって
   特定される、サンプリング時間（ｔ’_１、
   ｔ’_２、．．．、ｔ’_６）における出力信号ストリング
   （Ｓ_{ｏｕ ｔ}）を生成するために、前記入力信号ストリン
   グ（Ｓ_ｉｎ）の補間を行うインタ−ポ−レ−タ（７）；
   を含むことを特徴とする方法。
10. 【請求項１０】 前記サンプリング速度比（Ｒ_ｋ）を、
    前記セットポイント位相（φ_{ｓｅｔ，ｋ}）からの前記実
    際の位相（φ_{ａｃｔｕａｌ，ｋ}）の偏差（Δφ_ｋ）を用
    いて増加もしくは減少させて、制御信号（Ｒ_ＴＣ，ｋ）
    を生成することを特徴とする請求項９記載の方法。
11. 【請求項１１】 前記入力信号ストリング（Ｓ_ｉｎ）の
    位相（φ_ｋ）は、評価の基礎とする各測定期間の中点に
    おいて評価され、かつそれにおいて、前記評価後の位相
    （φ_ｋ）に対し、前記測定期間の半分の長さ（Ｎ／２）
    に対応する位相オフセット（Ｎ／２・Ｒ_ｋ）及び前記セ
    ットポイント位相（φ_{ｓｅｔ，ｋ}）からの前記実際の位
    相（φ_{ａｃｔｕａｌ，ｋ}）の最大予想偏差（Δφ_ｋ）よ
    り大きい別の位相オフセット（Ｎ／ｍ・Ｒ_ｋ：ｍは１以
    上の数）の加算が行われることを特徴とする請求項９記
    載の方法。
12. 【請求項１２】 前記出力信号ストリング（Ｓ_ｏｕｔ）
    のサンプリング時間（ｔ’_１、ｔ’_２、．．．、
    ｔ’_６）を制御するためのタイミング制御（１３）が行
    われ、かつそれにおいて、前記入力信号ストリング（Ｓ
    _ｉｎ）の前記サンプリング時間（ｔ_１、ｔ_２、．．．、
    ｔ_１０）と相対的に前記出力信号ストリング
    （Ｓ_ｏｕｔ）の前記サンプリング時間（ｔ’_１、
    ｔ’_２、．．．、ｔ’_６）を識別する時間シフト信号
    （Ｏｆｆｓｅｔ）及び前記出力信号ストリング（Ｓ
    _ｏｕｔ）の前記サンプリング時間（ｔ’_１、
    ｔ’_２、．．．、ｔ’_６）が前記入力信号ストリング
    （Ｓ_ｉｎ）の特定のサンプリング期間（ｔ_１−ｔ_２、ｔ
    _２−ｔ_３、．．．、ｔ_９−ｔ_１０）の間に存在するか否
    かを識別するインジケータ信号（Ｅ）が、前記制御信号
    （Ｒ_ＴＣ，ｋ）から生成されることを特徴とする請求項
    ９記載の方法。